知財求人 - 知財ポータルサイト「IP Force」
▶ テキサス インスツルメンツ インコーポレイテッドの特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-06-04
(45)【発行日】2024-06-12
(54)【発明の名称】パッド制限構成可能論理デバイス
(51)【国際特許分類】
H01L 21/82 20060101AFI20240605BHJP
H01L 21/822 20060101ALI20240605BHJP
H01L 27/04 20060101ALI20240605BHJP
H03K 19/173 20060101ALI20240605BHJP
【ＦＩ】
H01L21/82 M
H01L27/04 E
H01L27/04 F
H01L21/82 A
H03K19/173 150
【請求項の数】
19
(21)【出願番号】P 2021510102
(86)(22)【出願日】2019-08-16
(65)【公表番号】
(43)【公表日】2021-12-09
(86)【国際出願番号】 US2019046762
(87)【国際公開番号】W WO2020041112
(87)【国際公開日】2020-02-27
【審査請求日】2022-08-05
(31)【優先権主張番号】16/107,388
(32)【優先日】2018-08-21
(33)【優先権主張国・地域又は機関】US
(73)【特許権者】
【識別番号】507107291
【氏名又は名称】テキサス インスツルメンツ インコーポレイテッド
(74)【代理人】
【識別番号】100098497
【弁理士】
【氏名又は名称】片寄 恭三
(72)【発明者】
【氏名】ジョアオ カルロス ブリトー
(72)【発明者】
【氏名】フィリップ アンソニー コイル
【審査官】石塚 健太郎
(56)【参考文献】
【文献】特開昭６４－６２０２０（ＪＰ，Ａ）
【文献】特開平９－９３１１９（ＪＰ，Ａ）
【文献】特開昭６０－７０７４２（ＪＰ，Ａ）
【文献】特開２００８－１９２９６７（ＪＰ，Ａ）
【文献】米国特許第０６０３４５４０（ＵＳ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０１Ｌ ２１／８２
Ｈ０１Ｌ ２１／８２２
Ｈ０１Ｌ ２７／０４
Ｈ０３Ｋ １９／１７３
(57)【特許請求の範囲】
【請求項1】
集積回路であって、第１の数の機能ボンドパッドと、
第１の機能と機能入力と機能出力とを有する第１の機能回路と、
前記第１の機能と異なる第２の機能と機能入力と機能出力とを有する第２の機能回路と、
前記機能ボンドパッドに接続される入力と、出力とを有する第２の数の入力回路であって、前記第２の数が前記第１の数と等しい、前記第２の数の入力回路と、
入力と出力とを有する第３の数の出力回路であって、前記第３の数が前記第１の数よりも少ない、前記第３の数の出力回路と、
前記入力回路の第１の入力回路の出力を前記第１の機能回路だけの機能入力に結合し、前記第１の機能回路だけの機能出力を前記出力回路の第１の出力回路の入力に結合するストラップ構造と、
前記第１の機能回路の第１の機能に基づいて前記第１の出力回路だけの出力を１つ又はそれ以上の機能ボンドパッドに結合する選択構造と、
を含む、集積回路。
【請求項2】
請求項１に記載の集積回路であって、前記ストラップ構造が、ヴィアを含む、集積回路。
【請求項3】
請求項１に記載の集積回路であって、前記ストラップ構造が、ヴィアと相互接続される上部金属レベル層リードを含む、集積回路。
【請求項4】
請求項１に記載の集積回路であって、前記第２の機能回路の機能入力が前記入力回路の出力に非結合のままであり、前記第２の機能回路の機能出力が前記出力回路の入力に非結合のままである、集積回路。
【請求項5】
請求項１に記載の集積回路であって、前記第１及び第２の機能回路が、デジタル論理回路である、集積回路。
【請求項6】
集積回路であって、第１の数の機能ボンドパッドと、
第１の機能と機能入力と機能出力とを有する第１の機能回路と、
前記第１の機能と異なる第２の機能と機能入力と機能出力とを有する第２の機能回路と、
前記機能ボンドパッドに接続される入力と出力とを有する第２の数の入力回路であって、前記第２の数が前記第１の数と等しい、前記第２の数の入力回路と、
入力と出力とを有する第３の数の出力回路であって、前記第３の数が前記第１の数よりも少ない、前記第３の数の出力回路と、
前記入力回路の第１の入力回路だけの出力を前記第１の機能回路の機能入力に結合する第１のストラップ要素と、
前記第１の機能回路だけの機能出力を前記出力回路の第１の出力回路の入力に結合する第２のストラップ要素と、
前記第１の機能回路の第１の機能に基づいて前記第１の出力回路だけの出力を１つ又はそれ以上の機能ボンドパッドに結合する選択構造と、
を含む、集積回路。
【請求項7】
請求項６に記載の集積回路であって、前記第１の機能回路が、デジタル論理回路である、集積回路。
【請求項8】
請求項６に記載の集積回路であって、前記第２の機能回路が、デジタル論理回路である、集積回路。
【請求項9】
請求項６に記載の集積回路であって、前記第１の機能回路がデジタル論理回路であり、前記第２の機能回路がデジタル論理回路である、集積回路。
【請求項10】
請求項６に記載の集積回路であって、前記第１の機能回路が、１つの論理機能を有するデジタル論理回路であり、前記第２の機能回路が、前記１つの論理機能と異なる別の論理機能を有する別のデジタル論理回路である、集積回路。
【請求項11】
請求項６に記載の集積回路であって、前記第１のストラップ要素が、前記第１の入力回路の出力を前記第１の機能回路だけの機能入力に結合し、前記第２のストラップ要素が、前記第１の機能回路だけの機能出力を前記第１の出力回路の入力に結合する、集積回路。
【請求項12】
請求項６に記載の集積回路であって、前記第１の出力回路の出力を前記機能ボンドパッドの機能ボンドパッドに結合する第３のストラップ要素を更に含む、集積回路。
【請求項13】
請求項６に記載の集積回路であって、前記第１の入力回路の入力が前記機能ボンドパッドの１つの機能ボンドパッドに結合され、前記第１の出力回路の出力が前記機能ボンドパッドの別の機能ボドパッドに結合される、集積回路。
【請求項14】
請求項６に記載の集積回路であって、前記第１の入力回路の入力が前記機能ボンドパッドの１つの機能ボンドパッドに結合され、
前記集積回路が、前記第１の出力回路の出力を前記機能ボンドパッドの別の機能ボンドパッドに結合する第３のストラップ要素を更に含む、集積回路。
【請求項15】
集積回路であって、第１の数の機能ボンドパッドと、
第１の機能と機能入力と機能出力とを有する第１の機能回路と、
前記第１の機能と異なる第２の機能と機能入力と機能出力とを有する第２の機能回路と、
前記機能ボンドパッドの幾つかに接続される入力と、出力とを有する第２の数の入力回路であって、前記第２の数が前記第１の数と等しい、前記第２の数の入力回路と、
入力と出力とを有する第３の数の出力回路であって、前記第３の数が前記第１の数よりも少ない、前記第３の数の出力回路と、
前記入力回路の第１の入力回路だけの出力を前記第１の機能回路だけの機能入力に結合する第１のストラップ構造と、
前記第１の機能回路だけの機能出力を前記出力回路の第１の出力回路だけの入力に結合する第２のストラップ構造と、
前記第１の出力回路だけの出力を前記入力回路の何れにも結合されない機能ボンドパッドに結合する第３のストラップ構造と、
を含む、集積回路。
【請求項16】
請求項１５に記載の集積回路であって、前記第１の機能回路がデジタル論理回路である、集積回路。
【請求項17】
請求項１５に記載の集積回路であって、前記第２の機能回路がデジタル論理回路である、集積回路。
【請求項18】
請求項１５に記載の集積回路であって、前記第１の機能回路がデジタル論理回路であり、前記第２の機能回路がデジタル論理回路である、集積回路。
【請求項19】
請求項１５に記載の集積回路であって、前記第１のストラップ構造が前記第１の入力回路の出力を前記第１の機能回路だけの機能入力に結合し、前記第２のストラップ構造が前記第１の機能回路だけの機能出力を前記第１の出力回路の入力に結合する、集積回路。
【発明の詳細な説明】
【技術分野】
【0001】
標準のデジタル論理、集積回路、又はＩＣ論理のファミリーは、１９６０年代に設計及び開発された最初のＩＣ部品であり、現在は、何百もの異なる部品及び仕様を提供している。デジタル論理回路は、インバータ、ＡＮＤ、ＮＡＮＤ、ＯＲ、ＮＯＲ、排他的ＯＲ、又はＸＯＲなどの、基本ブール論理機能を提供する。デジタル論理回路は、フリップフロップ、マルチプレクサ、デマルチプレクサ、ラインバッファ、及びラインドライバなどの複合機能も提供する。
【0002】
経時的に、標準の論理ＩＣのファミリーは、ますます複雑になる製造プロセス、複数の論理機能、複数の異なる電圧、電流、及びタイミング仕様、並びに複数の異なる封入パッケージを備えて設計及び開発された。
【0003】
これら論理ＩＣの多くは元々、当時最新のプロセス技術において、大きな設計チームによって部品ごとに数十年間にわたって設計及び開発された。この設計方法は、半導体時代の初期段階においてビジネスとして理にかなうものであった。しかしながら、これらの論理ファミリーはコモディティ化（commoditized）されるようになってきたため、この古い手法を用いて新しい論理ファミリーを生成することは金銭的に実現可能ではない。
【0004】
また、論理ＩＣの複数の特徴又は使用が、顧客への論理ＩＣの配送を遅らせたり、又は論理ＩＣの大規模な在庫を必要としたりする。複数の論理ＩＣの在庫がなければ、特定の論理ＩＣについての新規の顧客注文は、より早期の注文と共に製造指示に入れ、その後、論理ＩＣの新規バッチの製造を待たなければならず、これが顧客への配送を遅らせる。代替として、顧客の注文に即時に応じるために、完全に完成及び試験されたＩＣが入手可能であるが、決して生じない可能性のある未知の注文に応じるために待機する、複数の異なる仕様を備えた複数のＩＣの十分な在庫が必要であり、これにはコストがかかる。
【0005】
在庫に対する顧客配送時間の問題は、多数の論理ＩＣのファミリー、及び各ファミリーにおいて利用可能な多数の論理機能によって倍増する。これらのファミリーは、供給電圧、バイポーラ、ＣＭＯＳ、及びＢｉＣＭＯＳ技術、耐過電圧入力、異なる入力仕様、異なる出力駆動仕様、ライブ挿入能力、及び入力対出力伝搬遅延などの、複数の異なる電気的仕様を提供する。各ファミリーは、バッファ／ラインドライバ、フリップフロップ、組み合わせ論理、カウンタ、シフトレジスタ、エンコーダ／マルチプレクサ、デコーダ／デマルチプレクサ、ゲート、トランシーバ、レベル変換器、位相ロックループ、及びバススイッチなどの、複数の論理機能も提供し得る。
【0006】
現行の電気的仕様を維持しながら、既存及び新規の論理デバイスのコストを削減することが望ましい。
【発明の概要】
【0007】
電子デバイスが、外部表面を有するパッケージング材料を含む。１４の外部端子が外部表面に露出される。集積回路が半導体ダイ上に形成される。集積回路及び半導体ダイはパッケージング材料に封入され、１４の外部端子はボンドワイヤ又は他の導体を用いて半導体ダイ上の１４のボンドパッドに接続される。ボンドパッドの各々は、半導体ダイ上に最小面積を有する。
【0008】
ボンドパッドのうちの一つが回路電力のための電力ボンドパッドであり、別の一つのボンドパッドは回路接地のための接地ボンドパッドである。
【0009】
他の１２のボンドパッドは、機能入力信号及び機能出力信号のためのものである。本開示において、ボンドパッドへの言及は、機能入力信号及び機能出力信号のためのボンドパッドを指す。
【0010】
電力ボンドパッド及び１２のボンドパッドは、各々、そのボンドパッドのための静電放電回路の上にある。
【0011】
半導体ダイは、各ボンドパッドについて一つの入力回路を有する。各入力回路は、一つのボンドパッドに結合される入力リードを有し、また出力リードを有する。
【0012】
コア回路要素が、デジタル論理回路のいくつかのセットを提供し、各セットは半導体ダイ上に異なるデジタル論理機能を提供する。デジタル論理回路又は機能の各セットは、四つの論理ゲート、六つのインバータ、六つのバッファ、及び二つのフリップフロップなどの、限定数の同じ論理機能を提供する。
【0013】
開示される、コア回路要素におけるデジタル論理回路又は機能のセットは、四つの２入力ＮＡＮＤゲートのセット、四つの２入力ＮＯＲゲートのセット、四つの２入力ＡＮＤゲートのセット、３状態出力を有する四つのバスバッファゲートのセット、３状態出力を有する四つのバスバッファのセット、四つの２入力ＯＲゲートのセット、四つの２入力ＸＯＲゲートのセット、四つの２入力ＸＮＯＲゲートのセット、二つのＤ型フリップフロップのセット、ヘキサインバータ、オープンドレインを有するヘキサインバータのセット、六つのインバータのセット、三つの３入力ＮＡＮＤゲートのセット、三つの３入力ＡＮＤゲートのセット、三つの３入力ＮＯＲゲートのセット、シュミットトリガ入力を有する四つの２入力ＮＯＲゲートのセット、及び、オープンドレイン出力を有する四つの２入力ＮＡＮＤゲートのセットを含む。
【0014】
コア回路要素は、デジタル論理機能の入力及び出力の各々について、論理入力リード及び論理出力リードを含む。論理入力リードを入力回路出力リードに結合することができる。
【0015】
六つの出力回路は各々、出力回路インリード及び出力回路アウトリードを有する。電子デバイスの構成により必要に応じて、出力回路インリードは選択されたデジタル論理機能の論理出力リードに結合され得、出力回路アウトリードは選択されたボンドパッドに結合され得る。
【0016】
第１の導電リードが入力回路出力リードに接続される。第２の導電リードが第１の導電リードに近接し、また論理入力リードに接続される。
【0017】
第３の導電リードが論理出力リードに接続される。第４の導電リードが、第３の導電リードに近接しており、出力回路インリードに接続される。
【0018】
電子デバイスの構成により必要に応じて、バイアが、共に構成された第１及び第２の導電リードを接続し、また共に構成された第３及び第４の導電リードを接続し、第５の導電リードが出力回路アウトリード及びボンドパッドに接続される。
【図面の簡単な説明】
【0019】
【0020】
【0021】
【0022】
【0023】
【0024】
【0025】
【0026】
【0027】
【0028】
【0029】
【図11A】オープンドレイン出力を有するＩＮＶＥＲＴＥＲについての記号である。
【図11B】オープンドレイン出力を有する六つのＩＮＶＥＲＴＥＲのセットを提供する、封入された集積回路を表す平面図である。
【0030】
【0031】
【0032】
【0033】
【図15A】シュミットトリガ入力を有する２入力ＮＯＲゲートについての記号である。
【図15B】シュミットトリガ入力を有する四つの２入力ＮＯＲゲートのセットを提供する、封入された集積回路を表す平面図である。
【0034】
【図16A】オープンドレイン出力を有する２入力ＮＡＮＤゲートについての記号である。
【図16B】オープンドレイン出力を有する四つの２入力ＮＡＮＤゲートのセットを提供する、封入された集積回路を表す平面図である。
【0035】
【0036】
【0037】
【0038】
【図20】四つの２入力ＮＡＮＤゲートのセットを提供する論理回路の概略図である。
【0039】
【0040】
【0041】
【図23】半導体ダイ、ボンドワイヤ、及びリードフレームの理想的な平面図である。
【0042】
【0043】
【0044】
【0045】
【0046】
【0047】
【0048】
【図30】上位レベル金属相互接続を追加する前の、ダイを処理する中間ステージの平面図である。
【発明を実施するための形態】
【0049】
本明細書における記述は当業者のためのものであり、本開示を理解するために必要でない多くのプロセス及び構造上の細部は省いている。図面における図は、ゲート及びフリップフロップ論理機能を実装する半導体ダイの抽象的な高レベル表現である。図面は、説明を簡略化し本開示を容易に理解するために、半導体ダイにおける複数レベルの個々のトランジスタ及びそれらの製造などの実装の細部を意図的に省いている。当業者であれば、これらの抽象的表現の記載を理解し、また、本開示の下記の説明においてより詳細な構造又は要素が省かれていることを理解されよう。
【0050】
本明細書に開示される半導体ダイ上の集積回路の実際の実装は非常に小さく、画像化することは困難である。添付の図面は、それらが表す実際の半導体ダイを必ずしも大きく拡大したものではなく、こうした集積回路内に存在する周知の個々の回路のすべてを示すことは意図していない。
【0051】
「接続する」という用語は、介在回路のない直接接続を意味しても意味しなくてもよい。「結合する」という用語は、記述される構造又は他の記述されていないと理解される構造が、「結合された」要素間に存在し得ることを暗示し得る。
【0052】
在庫及び顧客配送時間の問題は、初期の半導体処理工程におけるデジタル論理機能のグループ及び別個の論理機能についての区別された後期処理工程のためのマスタ設計を用いて、より効率的に対処することができる。後期処理工程は、マスタ設計において利用可能な論理機能のグループから所望の論理機能を構成するために、バイアなどと相互接続される上位レベル金属層リードを使用することとし得る。
【0053】
こうした技術の進歩を達成する際に考慮すべき点の一つは、多数の既知の論理機能部品を、一つのマスタ設計において実装可能であり、後期処理工程において区別することが可能な、より小さな第１の論理機能グループに低減させることである。この考慮すべき点は、パッケージピンの数について同じ機械仕様を有し、動作、入力、及び出力について整合性を持つ電気仕様及びタイミング仕様を有する、論理機能の限定グループを選択することを含む。
【0054】
こうした進歩を達成する際に考慮すべき別の点は、論理機能の第１のグループのためのマスタ設計を実装するマスタダイのサイズが、マスタダイ上に形成されるボンドパッドの数及びサイズによって制限されることである。ボンドパッドの数は、第１のグループの論理機能についての入力数及び出力数に加えて、電力及び回路接地のためのボンドパッドによって影響される。ボンドパッドの最小サイズは、パッケージ内のマスタダイのアセンブリ製造可能性によって制限される。ボンドパッドの数が第１のグループの論理機能によって影響される状態では、ボンドパッドに必要なエリアによって半導体ダイエリアが実質的に決定される。
【0055】
考慮すべき別の点は、回路をマスタダイ上に配置することである。この点について、ダイエリアを効率的に用いるための一つのやり方は、入力及び出力のための静電放電（ＥＳＤ）保護回路をボンドパッドの下に配置することである。ボンドパッド及びＥＳＤ回路のこの配置によって、機能論理回路をマスタダイの中央に配置することができる。接続リード、及びバイアなどの構成構造は、ボンドパッドと中央に位置する機能論理との間に配置され得る。
【0056】
これらの考慮すべき点の中で、マスタダイにおいて実装されるべき既知の論理機能部分のセットの非限定的な例が、下記の段落で説明する論理機能のセットを含み得る。
【0057】
図１Ａ及び図１Ｂはそれぞれ、ＮＡＮＤゲートインバータ１００についての記号、及び、封入されたクワッドＮＡＮＤゲート集積回路（ＩＣ）１１０の平面図を示す。ＮＡＮＤゲート１００は、Ａ入力リード、Ｂ入力リード、及びＹ出力リードを有する。
【0058】
ＩＣ１１０は、パッケージ本体１１２と、１から１４の番号が付けられた１４のピン又は端子１１４とを有する。ピン１は入力１Ａとして識別され、ピン２は入力１Ｂとして識別され、ピン３は出力１Ｙとして識別される。ピン１、２、及び３は、第１のＮＡＮＤゲートの入力及び出力を提供する。ピン４は入力２Ａとして識別され、ピン５は入力２Ｂとして識別され、ピン６は出力２Ｙとして識別される。ピン４、５、及び６は、第２のＮＡＮＤゲートの入力及び出力を提供する。ピン７は回路接地ＧＮＤへの接続を提供する。ピン８は出力３Ｙとして識別され、ピン９は入力３Ａとして識別され、ピン１０は入力３Ｂとして識別される。ピン８、９、及び１０６は、第３のＮＡＮＤゲートの出力及び入力を提供する。ピン１１は出力４Ｙとして識別され、ピン１２は入力４Ａとして識別され、ピン１３は入力４Ｂとして識別される。ピン１１、１２、及び１３は、第４のＮＡＮＤゲートの出力及び入力を提供する。ピン１４は、Ｖｃｃ又は回路電力への接続を提供する。
【0059】
ＩＣ１１０の一例は、テキサス インスツルメンツ インコーポレイテッドからの部品番号ＳＮ５４ＨＣ００、ＳＮ７４ＨＣ００のＱｕａｄｒｕｐｌｅ ２－Ｉｎｐｕｔ Ｐｏｓｉｔｉｖｅ－ＮＡＮＤ Ｇａｔｅｓである。
【0060】
図２Ａ及び図２Ｂはそれぞれ、四つの２入力ＮＯＲゲート２０２、２０４、２０６、及び２０８についての記号、及び、封入されたクワッドＮＯＲゲート集積回路２１０の平面図を示す。ＮＯＲゲート２０２、２０４、２０６、及び２０８の各々は、Ａ入力、Ｂ入力、及びＹ出力を有する。
【0061】
ＩＣ２１０は、パッケージ本体２１２と、１から１４の番号が付けられた１４のピン又は端子２１４とを有する。ピン１は出力１Ｙとして識別され、ピン２は入力１Ａとして識別され、ピン３は入力１Ｂとして識別される。ピン１、２、及び３は、第１のＮＯＲゲートの出力及び入力を提供する。ピン４は出力２Ｙとして識別され、ピン５は入力２Ａとして識別され、ピン６は入力２Ｂとして識別される。ピン４、５、及び６は、第２のＮＯＲゲートの出力及び入力を提供する。ピン７は回路接地ＧＮＤへの接続を提供する。ピン８は入力３Ａとして識別され、ピン９は入力３Ｂとして識別され、ピン１０は出力３Ｙとして識別される。ピン８、９、及び１０は、第３のＮＯＲゲートの入力及び出力を提供する。ピン１１は入力４Ａとして識別され、ピン１２は入力４Ｂとして識別され、ピン１３は出力４Ｙとして識別される。ピン１１、１２、及び１３は、第４のＮＯＲゲートの入力及び出力を提供する。ピン１４は、Ｖｃｃ又は回路電力への接続を提供する。
【0062】
ＩＣ２１０の一例は、テキサス インスツルメンツ インコーポレイテッドからの部品番号ＳＮ５４ＨＣ０２、ＳＮ７４ＨＣ０２のＱｕａｄｒｕｐｌｅ ２－Ｉｎｐｕｔ Ｐｏｓｉｔｉｖｅ－ＮＯＲ Ｇａｔｅｓである。
【0063】
【0064】
ＩＣ３１０は、パッケージ本体３１２と、１から１４の番号が付けられた１４のピン又は端子３１４とを有する。ピン１は入力１Ａとして識別され、ピン２は入力１Ｂとして識別され、ピン３は出力１Ｙとして識別される。ピン１、２、及び３は、第１のＡＮＤゲートの入力及び出力を提供する。ピン４は入力２Ａとして識別され、ピン５は入力２Ｂとして識別され、ピン６は出力２Ｙとして識別される。ピン４、５、及び６は第２のＡＮＤゲートの入力及び出力を提供する。ピン７は回路接地ＧＮＤへの接続を提供する。ピン８は出力３Ｙとして識別され、ピン９は入力３Ａとして識別され、ピン１０は入力３Ｂとして識別される。ピン８、９、及び１０は、第３のＡＮＤゲートの出力及び入力を提供する。ピン１１は出力４Ｙとして識別され、ピン１２は入力４Ａとして識別され、ピン１３は入力４Ｂとして識別される。ピン１１、１２、及び１３は、第４のＡＮＤゲートの出力及び入力を提供する。ピン１４は、Ｖｃｃ又は回路電力への接続を提供する。
【0065】
ＩＣ３１０の一例は、テキサス インスツルメンツ インコーポレイテッドからの部品番号ＳＮ５４ＨＣ０８、ＳＮ７４ＨＣ０８のＱｕａｄｒｕｐｌｅ ２－Ｉｎｐｕｔ Ｐｏｓｉｔｉｖｅ－ＡＮＤ Ｇａｔｅｓである。
【0066】
図４Ａ及び図４Ｂはそれぞれ、３状態出力を有する四つのバスバッファゲート４０２、４０４、４０６、及び４０８についての記号、並びに、封入されたクワッドバスバッファゲート集積回路４２０の平面図を示す。各バスバッファゲート４０２、４０４、４０６、及び４０８は、出力イネーブルＯＥ＿入力及び出力を有するインバータ４１２と、インバータ４１２の出力、Ａ入力、及びＹ出力に接続される３状態イネーブル入力を有するバッファ４１４とを有する。
【0067】
ＩＣ４２０は、パッケージ本体４２２と、１から１４の番号が付けられた１４のピン又は端子４２４とを有する。ピン１は入力１ＯＥ＿として識別され、ピン２は入力１Ａとして識別され、ピン３は出力１Ｙとして識別される。ピン１、２、及び３は、第１のバスバッファゲートの入力及び出力を提供する。ピン４は入力２ＯＥ＿として識別され、ピン５は入力２Ａとして識別され、ピン６は出力２Ｙとして識別される。ピン４、５、及び６は、第２のバスバッファゲートの入力及び出力を提供する。ピン７は回路接地ＧＮＤへの接続を提供する。ピン８は出力３Ｙとして識別され、ピン９は入力３Ａとして識別され、ピン１０は入力３ＯＥ＿として識別される。ピン８、９、及び１０は、第３のバスバッファゲートの出力及び入力を提供する。ピン１１は出力４Ｙとして識別され、ピン１２は入力４Ａとして識別され、ピン１３は入力４ＯＥ＿として識別される。ピン１１、１２、及び１３は、第４のバスバッファゲートの出力及び入力を提供する。ピン１４はＶｃｃ又は回路電力への接続を提供する。
【0068】
ＩＣ４１０の一例は、テキサス インスツルメンツ インコーポレイテッドからの部品番号ＳＮ５４ＨＣ１２５、ＳＮ７４ＨＣ１２５のＱｕａｄｒｕｐｌｅ Ｂｕｓ Ｂｕｆｆｅｒ Ｇａｔｅｓ Ｗｉｔｈ ３－Ｓｔａｔｅ Ｏｕｔｐｕｔｓである。
【0069】
図５Ａ及び図５Ｂはそれぞれ、３状態出力を有する四つのバッファ５０２、５０４、５０６、及び５０８についての記号、並びに、封入されたクワッドバスバッファ集積回路５２０の平面図を示す。各バスバッファ５０２、５０４、５０６、及び５０８は、３状態イネーブル入力ＯＥ、Ａ入力、及びＹ出力を有する。
【0070】
ＩＣ５２０は、パッケージ本体５２２と、１から１４の番号が付けられた１４のピン又は端子５２４とを有する。ピン１は入力１ＯＥとして識別され、ピン２は入力１Ａとして識別され、ピン３は出力１Ｙとして識別される。ピン１、２、及び３は、第１のバスバッファの入力及び出力を提供する。ピン４は入力２ＯＥとして識別され、ピン５は入力２Ａとして識別され、ピン６は出力２Ｙとして識別される。ピン４、５、及び６は、第２のバスバッファの入力及び出力を提供する。ピン７は回路接地ＧＮＤへの接続を提供する。ピン８は出力３Ｙとして識別され、ピン９は入力３Ａとして識別され、ピン１０は入力３ＯＥとして識別される。ピン８、９、及び１０は、第３のバスバッファの出力及び入力を提供する。ピン１１は出力４Ｙとして識別され、ピン１２は入力４Ａとして識別され、ピン１３は入力４ＯＥとして識別される。ピン１１、１２、及び１３は、第４のバスバッファの出力及び入力を提供する。ピン１４は、Ｖｃｃ又は回路電力への接続を提供する。
【0071】
ＩＣ５１０の一例は、テキサス インスツルメンツ インコーポレイテッドからの部品番号ＳＮ５４ＨＣ１２６、ＳＮ７４ＨＣ１２６のＱｕａｄ Ｂｕｆｆｅｒ Ｗｉｔｈ ３－Ｓｔａｔｅ Ｏｕｔｐｕｔｓである。
【0072】
【0073】
ＩＣ６１０は、パッケージ本体６１２と、１から１４の番号が付けられた１４のピン又は端子６１４とを有する。ピン１は入力１Ａとして識別され、ピン２は入力１Ｂとして識別され、ピン３は出力１Ｙとして識別される。ピン１、２、及び３は、第１のＯＲゲートの入力及び出力を提供する。ピン４は入力２Ａとして識別され、ピン５は入力２Ｂとして識別され、ピン６は出力２Ｙとして識別される。ピン４、５、及び６は、第２のＯＲゲートの入力及び出力を提供する。ピン７は回路接地ＧＮＤへの接続を提供する。ピン８は出力３Ｙとして識別され、ピン９は入力３Ａとして識別され、ピン１０は入力３Ｂとして識別される。ピン８、９、及び１０は、第３のＯＲゲートの出力及び入力を提供する。ピン１１は出力４Ｙとして識別され、ピン１２は入力４Ａとして識別され、ピン１３は入力４Ｂとして識別される。ピン１１、１２、及び１３は、第４のＯＲゲートの出力及び入力を提供する。ピン１４はＶｃｃ又は回路電力への接続を提供する。
【0074】
ＩＣ６１０の一例は、テキサス インスツルメンツ インコーポレイテッドからの部品番号ＳＮ５４ＨＣ３２、ＳＮ７４ＨＣ３２のＱｕａｄｒｕｐｌｅ ２－Ｉｎｐｕｔ Ｐｏｓｉｔｉｖｅ－ＯＲ Ｇａｔｅｓである。
【0075】
【0076】
ＩＣ７１０は、パッケージ本体７１２と、１から１４の番号が付けられた１４のピン又は端子７１４とを有する。ピン１は入力１Ａとして識別され、ピン２は入力１Ｂとして識別され、ピン３は出力１Ｙとして識別される。ピン１、２、及び３は、第１のＸＯＲゲートの入力及び出力を提供する。ピン４は入力２Ａとして識別され、ピン５は入力２Ｂとして識別され、ピン６は出力２Ｙとして識別される。ピン４、５、及び６は、第２のＸＯＲゲートの入力及び出力を提供する。ピン７は回路接地ＧＮＤへの接続を提供する。ピン８は出力３Ｙとして識別され、ピン９は入力３Ａとして識別され、ピン１０は入力３Ｂとして識別される。ピン８、９、及び１０は、第３のＸＯＲゲートの出力及び入力を提供する。ピン１１は出力４Ｙとして識別され、ピン１２は入力４Ａとして識別され、ピン１３は入力４Ｂとして識別される。ピン１１、１２、及び１３は、第４のＸＯＲゲートの出力及び入力を提供する。ピン１４はＶｃｃ又は回路電力への接続を提供する。
【0077】
ＩＣ７１０の一例は、テキサス インスツルメンツ インコーポレイテッドからの部品番号ＳＮ５４ＨＣ８６、ＳＮ７４ＨＣ８６のＱｕａｄｒｕｐｌｅ ２－Ｉｎｐｕｔ Ｅｘｃｌｕｓｉｖｅ－ＯＲ Ｇａｔｅｓである。
【0078】
図８Ａ及び図８Ｂはそれぞれ、四つの２入力ＸＮＯＲゲート８０２、８０４、８０６、及び８０８についての記号、並びに、封入されたクワッドＸＮＯＲゲート集積回路２１０の平面図を示す。ＸＮＯＲゲート８０２、８０４、８０６、及び８０８の各々は、Ａ入力、Ｂ入力、及びＹ出力を有する。
【0079】
ＩＣ８１０は、パッケージ本体８１２と、１から１４の番号が付けられた１４のピン又は端子８１４とを有する。ピン１は入力１Ａとして識別され、ピン２は入力１Ｂとして識別され、ピン３は出力１Ｙとして識別される。ピン１、２、及び３は、第１のＸＮＯＲゲートの入力及び出力を提供する。ピン４は出力２Ｙとして識別され、ピン５は入力２Ａとして識別され、ピン６は入力２Ｂとして識別される。ピン４、５、及び６は、第２のＸＮＯＲゲートの出力及び入力を提供する。ピン７は回路接地ＧＮＤへの接続を提供する。ピン８は入力３Ａとして識別され、ピン９は入力３Ｂとして識別され、ぴん１０は出力３Ｙとして識別される。ピン８、９、及び１０は、第３のＸＮＯＲゲートの出力及び入力を提供する。ピン１１は出力４Ｙとして識別され、ピン１２は入力４Ａとして識別され、ピン１３は入力４Ｂとして識別される。ピン１１、１２、及び１３は、第４のＸＮＯＲゲートの出力及び入力を提供する。ピン１４はＶｃｃ又は回路電力への接続を提供する。
【0080】
ＩＣ６１０の一例は、テキサス インスツルメンツ インコーポレイテッドからの部品番号ＳＮ５４ＨＣ３２、ＳＮ７４ＨＣ３２のＱｕａｄｒｕｐｌｅ ２－Ｉｎｐｕｔ Ｅｘｃｌｕｓｉｖｅ－ＮＯＲ Ｇａｔｅｓである。
【0081】
図９Ａ及び図９Ｂはそれぞれ、Ｄ型フリップフロップ９００についての記号、並びに、クリア及びプリセット集積回路９１０を有する、封入されたデュアルＤ型フリップフロップの平面図を示す。各フリップフロップ９００は、Ｄ入力、ＣＬＫ又はクロック入力、ＰＲＥ＿又はプリセット＿入力、ＣＬＲ＿又はクリア＿入力、Ｑ出力、及びＱ＿出力を有する。
【0082】
ＩＣ９１０は、パッケージ本体９１２と、１から１４の番号が付けられた１４のピン又は端子９１４とを有する。ピン１は入力１ＣＬＲ＿として識別され、ピン２は入力１Ｄとして識別され、ピン３は入力１ＣＬＫとして識別され、ピン４は入力１ＰＲＥ＿として識別され、ピン５は出力１Ｑとして識別され、ピン６は出力１Ｑ＿として識別される。ピン１、２、３、４、５、及び６は、第１のＤ型フリップフロップの入力及び出力を提供する。ピン７は回路接地ＧＮＤへの接続を提供する。ピン８は出力２Ｑ＿として識別され、ピン９は出力２Ｑとして識別され、ピン１０は入力２ＰＲＥ＿として識別され、ピン１１は入力２ＣＬＫとして識別され、ピン１２は入力２Ｄとして識別され、ピン１３は入力２ＣＬＲ＿として識別される。ピン８、９、１０、１１、１２、及び１３は、第２のＤ型フリップフロップの出力及び入力を提供する。ピン１４はＶｃｃ又は回路電力への接続を提供する。
【0083】
ＩＣ９１０の一例は、テキサス インスツルメンツ インコーポレイテッドからの部品番号ＳＮ５４ＨＣ７４、ＳＮ７４ＨＣ７４、Ｄｕａｌ Ｄ－Ｔｙｐｅ Ｐｏｓｉｔｉｖｅ－Ｅｄｇｅ－Ｔｒｉｇｇｅｒｅｄ Ｆｌｉｐ Ｆｌｏｐｓ Ｗｉｔｈ Ｃｌｅａｒ Ａｎｄ Ｐｒｅｓｅｔである。
【0084】
【0085】
ＩＣ１０１０は、パッケージ本体１０１２と、１から１４の番号が付けられた１４のピン又は端子１０１４とを有する。ピン１は入力１Ａとして識別され、ピン２は出力１Ｙとして識別される。ピン１及び２は、第１のインバータの入力及び出力を提供する。ピン３は入力２Ａとして識別され、ピン４は出力２Ｙとして識別される。ピン３及び４は第２のインバータの入力及び出力を提供する。ピン５は入力３Ａとして識別され、ピン６は出力３Ｙとして識別される。ピン５及び６は、第３のインバータの入力及び出力を提供する。ピン７は回路接地ＧＮＤへの接続を提供する。ピン８は出力４Ｙとして識別され、ピン９は入力４Ａとして識別される。ピン８及び９は、第４のインバータの出力及び入力を提供する。ピン１０は出力５Ｙとして識別され、ピン１１は入力５Ａとして識別される。ピン１０及び１１は、第５のインバータの出力及び入力を提供する。ピン１２は、出力６Ｙとして識別され、ピン１３は、入力６Ａとして識別される。ピン１２及び１３は、第６のインバータの出力及び入力を提供する。ピン１４はＶｃｃ又は回路電力への接続を提供する。
【0086】
ＩＣ１０１０の一例は、テキサス インスツルメンツ インコーポレイテッドからの部品番号ＳＮ５４ＨＣ０４、ＳＮ７４ＨＣ０４のＨｅｘ Ｉｎｖｅｒｔｅｒｓである。
【0087】
図１１Ａ及び図１１Ｂはそれぞれ、オープンドレイン出力を有するインバータ１１００についての記号、並びに、オープンドレイン出力を有する封入されたヘキサインバータ集積回路１１１０の平面図を示す。インバータ１１００は、Ａ入力とオープンドレイン出力を有するＹ出力とを有する。
【0088】
ＩＣ１１１０は、パッケージ本体１１１２と、１から１４の番号が付けられた１４のピン又は端子１１１４とを有する。ピン１は入力１Ａとして識別され、ピン２は出力１Ｙとして識別される。ピン１及び２は、第１のインバータの入力及び出力を提供する。ピン３は入力２Ａとして識別され、ピン４は出力２Ｙとして識別される。ピン３及び４は、第２のインバータの入力及び出力を提供する。ピン５は入力３Ａとして識別され、ピン６は出力３Ｙとして識別される。ピン５及び６は、第３のインバータの入力及び出力を提供する。ピン７は、回路接地ＧＮＤへの接続を提供する。ピン８は出力４Ｙとして識別され、ピン９は入力４Ａとして識別される。ピン８及び９は、第４のインバータの出力及び入力を提供する。ピン１０は出力５Ｙとして識別され、ピン１１は入力５Ａとして識別される。ピン１０及び１１は、第５のインバータの出力及び入力を提供する。ピン１２は出力６Ｙとして識別され、ピン１３は入力６Ａとして識別される。ピン１２及び１３は、第６のインバータの出力及び入力を提供する。ピン１４はＶｃｃ又は回路電力への接続を提供する。
【0089】
ＩＣ１１１０の一例は、テキサス インスツルメンツ インコーポレイテッドからの部品番号ＳＮ５４ＨＣ０５、ＳＮ７４ＨＣ０５のＨｅｘ Ｉｎｖｅｒｔｅｒｓ Ｗｉｔｈ Ｏｐｅｎ－Ｄｒａｉｎ Ｏｕｔｐｕｔｓである。
【0090】
図１２Ａ及び図１２Ｂはそれぞれ、３入力ＮＡＮＤゲート１２００についての記号、及び、封入されたトリプル３入力ＮＡＮＤゲート集積回路１２１０の平面図を示す。ＮＡＮＤゲート１２００は、Ａ入力、Ｂ入力、Ｃ入力、及びＹ出力を有する。
【0091】
ＩＣ１２１０は、パッケージ本体１２１２と、１から１４の番号が付けられた１４のピン又は端子１２１４とを有する。ピン１は入力１Ａとして識別され、ピン２は入力１Ｂとして識別され、ピン１３は入力１Ｃとして識別され、ピン１２は出力１Ｙとして識別される。ピン１、２、１３、及び１４は、第１のＮＡＮＤゲートの入力及び出力を提供する。ピン３は入力２Ａとして識別され、ピン４は入力２Ｂとして識別され、ピン５は入力２Ｃとして識別され、ピン６は出力２Ｙとして識別される。ピン３、４、５、及び６は、第２のＮＡＮＤゲートの入力及び出力を提供する。ピン７は回路接地ＧＮＤへの接続を提供する。ピン８は出力３Ｙとして識別され、ピン９は入力３Ａとして識別され、ピン１０は入力３Ｂとして識別され、ピン１１は入力３Ｃとして識別される。ピン８、９、１０、及び１１は、第３のＮＡＮＤゲートの出力及び入力を提供する。ピン１４はＶｃｃ又は回路電力への接続を提供する。
【0092】
ＩＣ１２１０の一例は、テキサス インスツルメンツ インコーポレイテッドからの部品番号ＳＮ５４ＨＣ１０、ＳＮ７４ＨＣ１０のＴｒｉｐｌｅ ３－Ｉｎｐｕｔ Ｐｏｓｉｔｉｖｅ－ＮＡＮＤ Ｇａｔｅｓである。
【0093】
図１３Ａ及び図１３Ｂはそれぞれ、三つの３入力ＡＮＤゲート１３０２、１３０４、及び１３０６についての記号、並びに、封入されたトリプル３入力ＡＮＤゲート集積回路１３１０の平面図を示す。ＡＮＤゲート１３０２、１３０４、及び１３０６の各々は、Ａ入力、Ｂ入力、Ｃ入力、及びＹ出力を有する。
【0094】
ＩＣ１３１０は、パッケージ本体１３１２と、１から１４の番号が付けられた１４のピン又は端子１３１４とを有する。ピン１は入力１Ａとして識別され、ピン２は入力１Ｂとして識別され、ピン１３は入力１Ｃとして識別され、ピン１２は出力１Ｙとして識別される。ピン１、２、１３、及び１４は第１のＡＮＤゲートの入力及び出力を提供する。ピン３は入力２Ａとして識別され、ピン４は入力２Ｂとして識別され、ピン５は入力２Ｃとして識別され、ピン６は出力２Ｙとして識別される。ピン３、４、５、及び６は第２のＡＮＤゲートの入力及び出力を提供する。ピン７は回路接地ＧＮＤへの接続を提供する。ピン８は出力３Ｙとして識別され、ピン９は入力３Ａとして識別され、ピン１０は入力３Ｂとして識別され、ピン１１は入力３Ｃとして識別される。ピン８、９、１０、及び１１は第３のＡＮＤゲートの出力及び入力を提供する。ピン１４はＶｃｃ又は回路電力への接続を提供する。
【0095】
ＩＣ１３１０の一例は、テキサス インスツルメンツ インコーポレイテッドからの部品番号ＳＮ５４ＨＣ１１、ＳＮ７４ＨＣ１１のＴｒｉｐｌｅ ３－Ｉｎｐｕｔ ＡＮＤ Ｇａｔｅｓである。
【0096】
図１４Ａ及び図１４Ｂはそれぞれ、三つの３入力ＮＯＲゲート１４０２、１４０４、及び１４０６についての記号、並びに、封入されたトリプル３入力ＮＯＲゲート集積回路１４１０の平面図を示す。ＮＯＲゲート１４０２、１４０４、及び１４０６の各々は、Ａ入力、Ｂ入力、Ｃ入力、及びＹ出力を有する。
【0097】
ＩＣ１４１０は、パッケージ本体１４１２と、１から１４の番号が付けられた１４のピン又は端子１４１４とを有する。ピン１は入力１Ａとして識別され、ピン２は入力１Ｂとして識別され、ピン１３は入力１Ｃとして識別され、ピン１２は出力１Ｙとして識別される。ピン１、２、１３、及び１４は、第１のＮＯＲゲートの入力及び出力を提供する。ピン３は入力２Ａとして識別され、ピン４は入力２Ｂとして識別され、ピン５は入力２Ｃとして識別され、ピン６は出力２Ｙとして識別される。ピン３、４、５、及び６は、第２のＮＯＲゲートの入力及び出力を提供する。ピン７は回路接地ＧＮＤへの接続を提供する。ピン８は出力３Ｙとして識別され、ピン９は入力３Ａとして識別され、ピン１０は入力３Ｂとして識別され、ピン１１は入力３Ｃとして識別される。ピン８、９、１０、及び１１は、第３のＮＯＲゲートの出力及び入力を提供する。ピン１４はＶｃｃ又は回路電力への接続を提供する。
【0098】
ＩＣ１４１０の一例は、テキサス インスツルメンツ インコーポレイテッドからの部品番号ＣＤ５４ＨＣ２７、ＣＤ７４ＨＣ２７のＴｒｉｐｌｅ ３－Ｉｎｐｕｔ ＮＯＲ Ｇａｔｅｓである。
【0099】
図１５Ａ及び図１５Ｂはそれぞれ、シュミットトリガ入力を有するＮＯＲゲート１５００についての記号、及び、シュミットトリガ入力を有する封入されたクワッドＮＯＲゲート集積回路１５１０の平面図を示す。ＮＯＲゲート１５００は、Ａ入力、Ｂ入力、及びＹ出力を有する。
【0100】
ＩＣ１５１０は、パッケージ本体１５１２と、１から１４の番号が付けられた１４のピン又は端子１５１４とを有する。ピン１は入力１Ａとして識別され、ピン２は入力１Ｂとして識別され、ピン３は出力１Ｙとして識別される。ピン１、２、及び３は、第１のＮＯＲゲートの入力及び出力を提供する。ピン４は入力２Ａとして識別され、ピン５は入力２Ｂとして識別され、ピン６は出力２Ｙとして識別される。ピン４、５、及び６は、第２のＮＯＲゲートの入力及び出力を提供する。ピン７は回路接地ＧＮＤへの接続を提供する。ピン８は出力３Ｙとして識別され、ピン９は入力３Ａとして識別され、ピン１０は入力３Ｂとして識別される。ピン８、９、及び１０は、第３のＮＯＲゲートの出力及び入力を提供する。ピン１１は出力４Ｙとして識別され、ピン１２は入力４Ａとして識別され、ピン１３は入力４Ａとして識別される。ピン１１、１２、及び１３は、第４のＮＯＲゲートの出力及び入力を提供する。ピン１４はＶｃｃ又は回路電力への接続を提供する。
【0101】
ＩＣ１５１０の一例は、テキサス インスツルメンツ インコーポレイテッドからの部品番号ＳＮ５４ＨＣ７００２、ＳＮ７４ＨＣ７００２のＱｕａｄｒｕｐｌｅ Ｐｏｓｉｔｉｖｅ－ＮＯＲ Ｇａｔｅｓ Ｗｉｔｈ Ｓｃｈｍｉｔｔ－Ｔｒｉｇｇｅｒ Ｉｎｐｕｔｓである。
【0102】
図１６Ａ及び図１６Ｂはそれぞれ、オープンドレイン出力を有するＮＡＮＤゲート１６００についての記号、及び、オープンドレイン出力を有する封入されたクワッドＮＡＮＤゲート集積回路１６１０の平面図を示す。ＮＡＮＤゲート１６００は、Ａ入力、Ｂ入力、及びＹ出力を有する。
【0103】
ＩＣ１６１０は、パッケージ本体１６１２と、１から１４の番号が付けられた１４のピン又は端子１６１４とを有する。ピン１は入力１Ａとして識別され、ピン２は入力１Ｂとして識別され、ピン３は出力１Ｙとして識別される。ピン１、２、及び３は、第１のＮＡＮＤゲートの入力及び出力を提供する。ピン４は入力２Ａとして識別され、ピン５は入力２Ｂとして識別され、ピン６は出力２Ｙとして識別される。ピン４、５、及び６は、第２のＮＡＮＤゲートの入力及び出力を提供する。ピン７は回路接地ＧＮＤへの接続を提供する。ピン８は出力３Ｙとして識別され、ピン９は入力３Ａとして識別され、ピン１０は入力３Ｂとして識別される。ピン８、９、及び１０は、第３のＮＡＮＤゲートの出力及び入力を提供する。ピン１１は出力４Ｙとして識別され、ピン１２は入力４Ａとして識別され、ピン１３は入力４Ｂとして識別される。ピン１１、１２、及び１３は、第４のＮＯＲゲートの出力及び入力を提供する。ピン１４はＶｃｃ又は回路電力への接続を提供する。
【0104】
ＩＣ１６１０の一例は、テキサス インスツルメンツ インコーポレイテッドからの部品番号ＳＮ５４ＨＣ０３、ＳＮ７４ＨＣ０３のＱｕａｄｒｕｐｌｅ ２－Ｉｎｐｕｔ Ｐｏｓｉｔｉｖｅ－ＮＡＮＤ Ｇａｔｅｓ Ｗｉｔｈ Ｏｐｅｎ－Ｄｒａｉｎ Ｏｕｔｐｕｔｓである。
【0105】
図１７Ａは、第１の側部１７０２、第２の側部１７０４、第１の側部１７０２に対向する第３の側部１７０６、及び第２の側部１７０４に対向する第４の側部１７０８を有する、マスタダイ１７００の図を示す。このマスタダイ１７００の図は、概して回路要素の相対位置を示し、特定の回路要素を示すことは意図されていない。ダイ１７００は、ダイ周縁付近に１から１４の番号が付けられた合計１４のボンドパッドエリア１７１０を設ける。完成したダイにおいて、各ボンドパッドエリアは実際のボンドパッドを担持し、下記では、ボンドパッドエリアではなくボンドパッドを説明する。ボンドパッド番号１４は回路電力を提供するためのものであり、ボンドパッド７はすべての構成について回路接地を提供するためのものである。ボンドパッド１～６及び８～１３のすべては、デジタル論理機能入力として用いるように構成され得、ボンドパッド１～６及び８～１３のうちのいずれか一つが、デジタル論理機能出力として用いるために構成され得る。ボンドパッド１～６及び８～１３の各々は、Ｉ／Ｏボンドパッド又は機能ボンドパッドとして記載され得る。
【0106】
ボンドパッド１～６及びボンドパッド８～１４は、個別に示されていない保護静電放電回路の上にある。
【0107】
ボンドパッド１～６及び８～１３の各々は、ボンドパッドに結合され、ボンドパッドに近接して配置される、入力回路又は入力バッファも有する。ＥＳＤ回路及び入力回路は、本図において参照番号を用いて個別に識別されていない。
【0108】
ダイ１７００は、中央部分にデジタル機能論理回路１７２２のセットを含む。デジタル機能論理回路１７２２は、二つの金属レベル層のリング１７２４によって囲まれる。リング１７２４の金属レベル層は、ダイの回路間で相互接続を提供する。
【0109】
ダイ１７００は、ボンドパッドエリア１７１０と金属レベル層１７２４のリング１７２４との間に配置される、ＯＵＴ１からＯＵＴ６と番号が付けられた六つの出力回路１７２６を含む。
【0110】
図１７Ｂは、パッケージ本体１７５２と、１から１４の番号が付けられた１４のピン又は端子１７５４とを有する、封入されたパッケージ集積回路又はＩＣ１７５０を示す。ＩＣ１７５０は、デジタル機能論理１７２２内に提供されるデジタル論理機能のセットのうちの一つから所望のデジタル論理機能のセットを提供するように構成された、ダイ１７００を含む完成されたデジタル論理ＩＣを表す。
【0111】
図１８は、１２の入力回路１８０２、デジタル論理機能回路１８０４、及び六つの出力回路１８０６を有する、マスタダイ１７００の回路の概略図１８００を示す。各入力回路は、入力ボンドパッド１７１０に結合される入力リード１８１０、出力リード１８１４、及び出力イネーブル入力１８１６を有する。各出力回路１８１８は、入力リード１８２０、出力リード１８２２、及び出力イネーブル入力１８２４を有する。
【0112】
デジタル論理機能１８０４は、ＮＡＮＤ／ＡＮＤゲート回路のセット１８３０、ＮＯＲ／ＯＲゲート回路のセット１８３２、ＸＮＯＲ／ＸＯＲゲート回路のセット１８３４、インバータ及びバッファ回路のセット１８３６、Ｄ型フリップフロップ回路ＤＦＦのセット１８３８、ＮＡＮＤ３／ＡＮＤ３ゲート回路のセット１８４０、及びＮＯＲ３／ＯＲ３ゲート回路のセット１８４２を含む。各セットにおけるデジタル論理機能は、入力リード１８４４などの入力リードを有し、出力リード１８４６などの出力リードを有する。
【0113】
ＮＡＮＤ／ＡＮＤゲート回路のセット１８３０は、図１Ａ及び図１Ｂ並びに図１６Ａ及び図１６Ｂに示されるような四つの２入力ＮＡＮＤゲートを提供し、また図３Ａ及び図３Ｂに示されるような四つの２入力ＡＮＤゲートを提供する。
【0114】
ＮＯＲ／ＯＲゲート回路のセット１８３２は、図２Ａ及び図２Ｂ並びに図１５Ａ及び図１５Ｂに示されるような四つの２入力ＮＯＲゲートを提供し、図６Ａ及び図６Ｂに示されるような四つの２入力ＯＲゲートを提供する。
【0115】
【0116】
インバータ及びバッファ回路のセット１８３６は、図１０Ａ及び図１０Ｂ並びに図１１Ａ及び図１１Ｂに示されるような四つのインバータ回路を提供し、図４Ａ及び図４Ｂ並びに図５Ａ及び図５Ｂに示されるような四つのバッファ回路を提供する。
【0117】
【0118】
【0119】
【0120】
概略図１８００はさらに、第１の選択機能構造１８５０、第２の選択機能構造１８５２、及び第３の選択機能構造１８５４を示す。選択機能構造１８５０及び１８５２は、ダイ１７００を所望のデジタル論理機能に構成するために用いられる、上位レベル金属層のリング１７２４によって形成される。第１の選択構造１８５０は、入力回路１８０８の出力１８１４を、デジタル論理機能回路１８０４の選択された入力１８４４に電気的に接続するために用いられる。第２の選択構造１８５２は、デジタル論理機能１８０４の出力１８４６を、出力回路１８０６の選択された入力１８２０に電気的に接続するために用いられる。第３の選択構造１８５４は、出力回路１８１８の出力１８２２を、選択されたボンドパッド１７１０に電気的に接続するために用いられる。
【0121】
概略図１８００は、マスタダイを構成可能デジタル論理機能のうちの一つに構成する前に、中間ステージへと処理されるマスタダイの回路要素を表す。デジタル論理機能回路１８０４の入力１８４４は、入力回路１８０８の出力１８１４に接続されないままであり、デジタル論理機能回路１８０４の出力１８４６は、出力回路１８１８の入力１８２０に接続されないままであり、出力回路の出力１８２２は、出力ボンドパッド１７１０に接続されないままである。
【0122】
図１９Ａは、典型的な入力回路１８０８を示し、入力ボンドパッド１７１０のうちの一つに接続される入力リード１８１０と、ＡＮＤゲート１９０６の入力に接続される出力リード１９０４とを有するインバータ１９０２を含む。ＡＮＤゲート１９０６は、出力イネーブルリード１８１６に接続される別の入力を有し、また、インバータ１９１６の入力に接続される出力リード１９１０を有し、インバータ１９１６は入力回路出力リード１８１４を有する。出力イネーブルリード１８１６は、リング１７２４における金属層のレベル間のバイアなどにおいて実装され得るストラッピング構造１９１４を介して、回路接地１９１２に選択的に接続され得る。
【0123】
出力イネーブルリード１８１６を回路接地１９１２にストラッピングすることの効果は、選択される構成されたデジタル論理機能において用いられていないとき、入力回路１８０８の動作をディセーブルすることである。出力イネーブルリード１８１６が接地にストラップされていないとき、入力回路はイネーブルされる。構成されたデジタル論理機能が動作するとき、ディセーブルされた入力回路１８０８はわずかな電流しか引き出さない。
【0124】
図１９Ａは、ストラッピング構造１９１４を開スイッチとして示す。マスタダイにおける実際の実装において、導電リード間に電気接続を形成しないことなどによって、所望に応じて開スイッチが実装され得る。この例において、開ストラッピング構造は、上位レベル金属層間のバイアなしとして実装され得る。マスタダイにおける実際の実装において、導電リード間に接続を形成することなどによって、所望に応じて閉スイッチが実装され得る。この例において、閉ストラッピング構造は、上位レベル金属層間のバイアとして実装され得る。このスイッチ又は電気接続の形は、所望に応じて生じ得る。ストラッピング構造１９１４のこの記述は、出力回路を含む、本明細書におけるストラッピング構造のすべての記述に当てはまる。
【0125】
図１９Ｂは、Ａ入力、Ｂ入力、及びＹ出力を有する典型的なＮＯＲゲート１９５０を示す。Ａ入力及びＢ入力はデジタル論理機能入力１８４４のうちの二つに対応し、Ｙ出力はデジタル論理機能出力１８４６のうちの一つに対応する。Ａ入力及びＢ入力は、リング１７２４における金属層のレベル間のバイアなどにおいて実装され得るストラップ構造１９５２及び１９５４を介して、回路接地に選択的に接続される。回路接地に結合される入力を有するデジタル論理機能ゲートは、構成されたデジタル論理機能が動作するとき、わずかな電流しか引き出さない。
【0126】
【0127】
図２０は、図３Ａ及び図３Ｂに示されたようなデジタル論理機能であるクワッド２入力ＡＮＤゲートデジタル論理機能のセットを実装するように構成された、マスタダイ１７００の部分２０００を示す。前述の図面からの対応する参照番号を用いると、部分２０００は、１～６及び８～１３の番号が付けられたボンドパッド１７１０、入力回路１８０２、第１の選択機能構造１８５０、１～４の番号が付けられたデジタル論理機能ＡＮＤゲート回路１８３０、第２の選択機能構造１８５２、１～６の番号が付けられた出力回路１８０６、及び、第３の選択機能構造１８５４を有する。入力回路１８０８及び出力回路１８１８は、図１８からの参照番号を用いる。
【0128】
図２０は、一例として、一つのＡＮＤゲート２００８の構成を示し、ＡＮＤゲート２００８は、入力回路１８０８を介してボンドバッド番号１に結合されるＡ入力、入力回路２０１０を介してボンドパッド番号２に結合されるＢ入力、及び、出力回路ＯＵＴ１ １８１８を介してボンドパッド３に結合されるＹ出力を有する。
【0129】
ＡＮＤゲート２０１２は、入力回路２０１４を介してボンドパッド番号４に結合されるＡ入力、入力回路２０１６を介してボンドパッド番号５に結合されるＢ入力、及び、出力回路ＯＵＴ３を介してボンドパッド６に結合されるＹ出力を有する。
【0130】
ＡＮＤゲート２０１８は、入力回路２０２０を介してボンドパッド番号９に結合されるＡ入力、入力回路２０２２を介してボンドパッド番号１０に結合されるＢ入力、及び、出力回路ＯＵＴ４を介してボンドパッド８に結合されるＹ出力を有する。
【0131】
ＡＮＤゲート２０２４は、入力回路２０２６を介してボンドパッド番号１２に結合されるＡ入力、入力回路２０２８を介してボンドパッド番号１３に結合されるＢ入力、及び、出力回路ＯＵＴ５を介してボンドパッド１１に結合されるＹ出力を有する。
【0132】
出力回路ＯＵＴ２及びＯＵＴ６は、この構成では必要ないため、デジタル論理回路及びボンドパッドに接続されないままである。出力回路ＯＵＴ２のイネーブルリード２０３０は、出力回路ＯＵＴ２の動作をディセーブルにするために、ストラップ２０３２を介して回路接地１９１２に接続される。出力回路ＯＵＴ６のイネーブルリード２０３４も、出力回路ＯＵＴ６の動作をディセーブルにするために、ストラップ２０３６を介して回路接地１９１２に接続される。
【0133】
入力回路２０４０、２０４２、２０４４、及び２０４６は、それぞれ、ボンドパッド３、４、８、及び１１に接続されるそれらの入力を有し、また、ストラップ又はバイア１９１４を介して回路接地１９１２に接続されるそれらのイネーブルリードＥＮＡを有する。ボンドパッド３、４、８、及び１１は出力ボンドパッドとして用いられているため、これらの入力回路の動作をディセーブルする。
【0134】
入力回路１８０８、２０１０、２０１４、２０１６、２０２０、２０２２、２０２６、及び２０２８、並びに出力回路ＯＵＴ１及びＯＵＴ３～ＯＵＴ５のイネーブルリードは、それらの動作をイネーブルにするために回路接地に接続されない。
【0135】
四つの２入力ＡＮＤゲート回路のセットを提供するこの構成は、デジタル論理機能回路１８０４の他のセットを、入力回路及び出力回路に接続されないままにする。
【0136】
図２１は、マスタダイ１７００の一部、リング１７２４の一部を示し、第１のレベルの金属層が、矢印２１０９によって示される一方向にある導電リード２１０２、２１０４、２１０６、及び２０１８などの、１４本の導電リードを有する。第２のレベルの金属層が、破線の出力線で描かれた導電リード２１１０、２１１２、２１１４、及び２１１６などの４本のリードを備え、第１のレベルの金属層導体２１０２、２１０４、２１０６、及び２１０８の下にあり、矢印２１１８によって示される第２の方向にある。
【0137】
破線のアウトライン内に示されるエリア２１２０において、バイアが導電リード２１０２を導電リード２１１２に電気的に接続する。破線のアウトライン内に示されるエリア２１２２において、バイアが導電リード２１０４を導電リード２１１０に電気的に接続する。破線のアウトライン内に示されるエリア２１２４において、バイアが導電リード２１０６を導電リード２１１４に電気的に接続する。破線のアウトライン内に示されるエリア２１２６において、バイアが導電リード２１０８を導電リード２１１６に電気的に接続する。
【0138】
図２２は、マスタダイ１７００を形成する際に用いる半導体材料２２００の基板を示し、導電リード２１１２などの第２のレベルの金属層導電リード、絶縁層２２０２、及び、導電リード２１０２などの第１のレベルの金属層導電リードを担持している。バイア２１０６が、絶縁層２２０４を介して形成され、導電リード２１０２を導電リード２１１２に電気的に接続する。
【0139】
同様に、他のバイアが、マスタダイ上の任意の場所で導電リード間の電気的接続又は結合を提供することができる。これらの他のバイアは、図１８に示される選択機能構造１８５０、１８５２、及び１８５４において、選択されたリードを共に結合することができる。同様に、他のバイアが、図１９Ａ及び図１９Ｂのストラッピング構造１９１４、１９５４、及び１９５２及び１９５４によって識別される回路接地への結合を提供することができる。
【0140】
図２３は、リードフレームのランド部分２３０２に取り付けられる完全な及び構成されたマスタダイ２３００を示す。リードフレームは、前述の図面に示された封入されパッケージングされた集積回路における関係と同じ相互関係で、１～１４の番号が付けられたリードフレームリード２３０４などのリードフレームリードを提供する。ボンドワイヤ２３０６などのボンドワイヤが、ボンドパッド２３０８などのボンドパッドとリードフレームリード２３０４などのリードフレームリードとの間に延在する。
【0141】
図２４は、１～１４の番号が付けられたボンドパッド１７１０と、ＯＵＴ１～ＯＵＴ６の番号が付けられた出力回路１８０６とを有するダイ２４００を示す。出力回路ＯＵＴ１～ＯＵＴ６は、この平面図に示される金属の上位レベルの下の半導体ダイ内に形成されるため、破線のアウトライン内に示される。図２５から図２９も、同じ理由で破線のアウトライン内に出力回路ＯＵＴ１～ＯＵＴ６を示す。
【0142】
上位レベル金属導体２４０２が、出力回路ＯＵＴ１をボンドパッド３に結合する。上位レベル金属導体２４０４が、出力回路ＯＵＴ３をボンドパッド６に結合する。上位レベル金属導体２４０６が、出力回路ＯＵＴ４をボンドパッド８に結合する。上位レベル金属導体２４０８が、出力回路ＯＵＴ５をボンドパッド１１に結合する。出力回路ＯＵＴ２及びＯＵＴ６はボンドパッドに接続されないままである。これは、図１、３、４、５、６、７、１５、及び１６に示されるデジタル論理機能のセットについて、出力回路をボンドパッドに結合する構成である。
【0143】
ダイ２４００はスタブ２４１０及び２４１２も有し、スタブ２４１０及び２４１２は、それぞれ、出力回路ＯＵＴ２及び出力回路ＯＵＴ６に接続されるが、いずれのボンドパッドにも接続されない。これらのスタブ２４１０及び２４１２は、最終プロセス工程の予備プロセス工程において形成される。とりわけ最終プロセス工程は、スタブを出力回路からボンドパッドへ結合し、所望のデジタル論理機能へのダイを構成するために、上位レベル金属導体を形成する。下記の図面におけるダイもこれらのスタブを示すが、参照番号は付いていない。
【0144】
ダイ２４００は、ボンドパッド１４からダイを横切って延在する上位レベル金属導体２４１４及び２４１６で形成される二つの電力リードも有する。上位レベル金属導体２４１８及び２４２０で形成される二つの回路接地リードが、電力リードと並んでダイを横切ってボンドパッド７から延在する。下記の図面におけるダイもこれらの電力リード及び回路接地リードを示すが、参照番号は付いていない。
【0145】
図２５は、１～１４の番号が付けられたボンドパッド１７１０と、ＯＵＴ１～ＯＵＴ６の番号が付けられた出力回路１８０６とを有するダイ２５００を示す。上位レベル金属導体２５０２が、出力回路ＯＵＴ１をボンドバッド１に結合する。上位レベル金属導体２５０４が、出力回路ＯＵＴ２をボンドバッド４に結合する。上位レベル金属導体２５０６が、出力回路ＯＵＴ４をボンドバッド１０に結合する。上位レベル金属導体２５０８が、出力回路ＯＵＴ６をボンドバッド１３に結合する。出力回路ＯＵＴ３及びＯＵＴ５は、ボンドパッドに接続されないままである。これは、図２に示されるデジタル論理機能のセットについて、出力回路をボンドパッドに結合する構成である。
【0146】
図２６は、１～１４の番号が付けられたボンドパッド１７１０と、ＯＵＴ１～ＯＵＴ６の番号が付けられた出力回路１８０６とを有するダイ２６００を示す。上位レベル金属導体２６０２が、出力回路ＯＵＴ１をボンドバッド３に結合する。上位レベル金属導体２６０４が、出力回路ＯＵＴ２をボンドバッド４に結合する。上位レベル金属導体２６０６が、出力回路ＯＵＴ４をボンドバッド１０に結合する。上位レベル金属導体２６０８が、出力回路ＯＵＴ５をボンドバッド１１に結合する。出力回路ＯＵＴ３及びＯＵＴ６は、ボンドパッドに接続されないままである。これは、図８に示されるデジタル論理機能のセットについて、出力回路をボンドパッドに結合する構成である。
【0147】
図２７は、１～１４の番号が付けられたボンドパッド１７１０と、ＯＵＴ１～ＯＵＴ６の番号が付けられた出力回路１８０６と有するダイ２７００を示す。上位レベル金属導体２７０２が、出力回路ＯＵＴ２をボンドバッド５に結合する。上位レベル金属導体２７０４が、出力回路ＯＵＴ３をボンドバッド６に結合する。上位レベル金属導体２７０６が、出力回路ＯＵＴ４をボンドバッド８に結合する。上位レベル金属導体２７０８が、出力回路ＯＵＴ５をボンドバッド９に結合する。出力回路ＯＵＴ１及びＯＵＴ６は、ボンドパッドに接続されないままである。これは、図９に示されるデジタル論理機能のセットについて、出力回路をボンドパッドに結合する構成である。
【0148】
ダイ２７００は、ボンドパッド９～１３と、ボンドパッド８及び１４並びに上位レベル導体２７１４における電力リードとの間に、空間２７１０を提供し、この空間は、二つの導体２７０６及び２７０８を互いに、或いはボンドパッド１０と、又は上位レベル導体２７１４における電力リードと短絡させることなく、並べて収容するのに十分な広さである。ダイ２７００は、ボンドパッド２～６と、ボンドパッド１及び７並びに上位レベル導体２７１６における電力リードとの間に、同様の空間２７１２を提供する。これらの空間２７１０及び２７１２は、ダイ２７００及び本出願で開示されるすべての他のダイのレイアウトの特徴であり、最終処理工程における異なる構成において出力回路をボンドパッドに結合するための空間又はエリアを提供する。
【0149】
図２８は、１～１４の番号が付けられたボンドパッド１７１０と、ＯＵＴ１～ＯＵＴ６の番号が付けられた出力回路１８０６と有するダイ２８００を示す。上位レベル金属導体２８０２が、出力回路ＯＵＴ１をボンドバッド２に結合する。上位レベル金属導体２８０４が、出力回路ＯＵＴ２をボンドバッド４に結合する。上位レベル金属導体２８０６が、出力回路ＯＵＴ３をボンドバッド６に結合する。上位レベル金属導体２８０８が、出力回路ＯＵＴ４をボンドバッド８に結合する。上位レベル金属導体２８１０が、出力回路ＯＵＴ５をボンドバッド１０に結合する。上位レベル金属導体２８１２が、出力回路ＯＵＴ６をボンドバッド１２に結合する。出力回路ＯＵＴ１～ＯＵＴ６のすべてがボンドパッドに接続される。これは、図１０及び図１１に示されるデジタル論理機能のセットについて、出力回路をボンドパッドに結合する構成である。
【0150】
図２９は、１～１４の番号が付けられたボンドパッド１７１０と、ＯＵＴ１～ＯＵＴ６の番号が付けられた出力回路１８０６と有するダイ２９００を示す。上位レベル金属導体２９０２が、出力回路ＯＵＴ３をボンドバッド６に結合する。上位レベル金属導体２９０４が、出力回路ＯＵＴ４をボンドバッド８に結合する。上位レベル金属導体２９０６が、出力回路ＯＵＴ６をボンドバッド１２に結合する。出力回路ＯＵＴ１、ＯＵＴ２、及びＯＵＴ５は、ボンドパッドに接続されないままである。これは、図１２、図１３、及び図１４に示されるデジタル論理機能のセットについて、出力回路をボンドパッドに結合する構成である。
【0151】
図２４～図２９において、出力回路をボンドパッドに結合する上位レベル金属導体は、入力回路をデジタル論理回路に結合するために用いられる導体よりも幅広く、デジタル論理回路を出力回路に結合するために用いられる導体よりも幅広い。これらの導体がより幅広い理由は、出力回路が、他の導体が担持する必要があるよりも多くの駆動電流を出力に調達しなければならないためである。出力回路からボンドパッドへのこれらのより幅広い導体を収容するために、ダイは、出力回路とボンドパッドとの間に空間２７１０及び２７１２などの広い空間を有さなければならない。
【0152】
図３０は、上にある任意の金属レベル相互接続が形成される前に、回路要素を実装する中間工程へと処理されるダイ３０００を示す。ダイ３０００は、１～６及び８～１４の番号が付けられた１３の静電放電（ＥＳＤ）回路３００２を含み、ＥＳＤ回路番号１４は、回路電力ボンドパッドの下になり得、他の静電放電回路より大きい。ＥＳＤ回路６と８との間のエリアは回路接地ボンドパッドの下になるため、このエリアにＥＳＤ回路は存在しない。
【0153】
ダイ３０００は、ＥＳＤ回路１～６及び８～１３に近接して配置される１２の入力回路３００４～３０２６と、所望のデジタル論理機能を提供する中央に位置するデジタル論理回路３０２８と、デジタル論理回路と入力回路との間に位置するＯＵＴ１～ＯＵＴ６の番号が付けられた六つの出力回路３０３０とを含む。付加的なデジタル論理回路３０３２が、ＥＳＤ回路６と８との間のエリアに形成され、その下に回路接地ボンドパッドが形成されることになる。
【0154】
一つの設計における論理機能のこの配置は、８つの個別の部分を設計する代わりに、一度に複数の構成可能な部分を設計することによって、工学設計時間を低減する。また、一設計における論理機能のこの配置は、在庫と顧客注文を配送するための時間とを低減する。ＩＣ１７００を中間製造工程までのみにつくること、その中間製品のみを在庫にしておくこと、及び、後に、顧客注文に応じて所望の論理機能を構成することにより製造を完了することによって、この設計は、在庫要件と顧客注文後の配送時間とを低減することができる。
【0155】
本明細書及び添付の図面は、一半導体ダイ上に実装及び構成され得るあり得るデジタル論理機能の一例として、そのように構成される限定数の論理機能を開示及び図示する。他のデジタル論理機能も、想定され、本開示の範囲内で同様の半導体ダイ上に実装及び構成され得る。
【図1A】
【図1B】
【図2A】
【図2B】
【図3A】
【図3B】
【図4A】
【図4B】
【図5A】
【図5B】
【図6A】
【図6B】
【図7A】
【図7B】
【図8A】
【図8B】
【図9A】
【図9B】
【図10A】
【図10B】
【図11A】
【図11B】
【図12A】
【図12B】
【図13A】
【図13B】
【図14A】
【図14B】
【図15A】
【図15B】
【図16A】
【図16B】
【図17A】
【図17B】
【図18】
【図19A】
【図19B】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】