(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-06-04
(45)【発行日】2024-06-12
(54)【発明の名称】システム、及び、方法
(51)【国際特許分類】
H03F 1/52 20060101AFI20240605BHJP
H04R 3/00 20060101ALI20240605BHJP
【FI】
H03F1/52 220
H03F1/52 210
H04R3/00 310
【外国語出願】
(21)【出願番号】P 2019215997
(22)【出願日】2019-11-29
【審査請求日】2022-11-15
(32)【優先日】2018-12-04
(33)【優先権主張国・地域又は機関】US
(73)【特許権者】
【識別番号】502161508
【氏名又は名称】シナプティクス インコーポレイテッド
(74)【代理人】
【識別番号】100205350
【氏名又は名称】狩野 芳正
(74)【代理人】
【識別番号】100117617
【氏名又は名称】中尾 圭策
(72)【発明者】
【氏名】シェン ダン
(72)【発明者】
【氏名】チャラ バラキシャン
(72)【発明者】
【氏名】クリスピ ロレンソ
【審査官】竹内 亨
(56)【参考文献】
【文献】特開2019-096970(JP,A)
【文献】特開2013-097505(JP,A)
【文献】特開平04-127602(JP,A)
【文献】国際公開第2006/103977(WO,A1)
(58)【調査した分野】(Int.Cl.,DB名)
H03F 1/00-3/72
H04R 3/00
(57)【特許請求の範囲】
【請求項1】
入力駆動信号を供給するように作動可能なプレアンプと、
前記入力駆動信号をゲート端子で受け取り、ドレイン端子に電流信号を生成するように作動可能なNMOSFETパワーデバイスと、
電流比較アンプ
であって、
前記NMOSFETパワーデバイスの前記ゲート端子に結合されたゲート端子を有し、前記電流信号に比例するレプリカ電流信号を生成するように作動可能なNMOSFETデバイスと、
前記レプリカ電流信号に応じてカレントミラー出力信号を生成し、前記カレントミラー出力信号と基準電流信号との差に応じて電流比較アンプ電圧出力信号を駆動するように作動可能なカレントミラーと、
を備える電流比較アンプと、
前記NMOSFETパワーデバイスのゲート端子と接続されたソース端子を備え、前記電流比較アンプ電圧出力信号に応答して、前記NMOSFETパワーデバイスのゲート端子の電圧を制限するように作動可能なPMOSFETクランプデバイスと、
を備えるシステム。
【請求項2】
前記PMOSFETクランプデバイスが、予め定められた最大電流信号に対応して、前記NMOSFETパワーデバイスのゲート端子の電圧を制限するように作動可能である、
請求項1のシステム。
【請求項3】
前記レプリカ電流信号は、前記電流信号に比例してスケールされた電流信号を含む、
請求項1のシステム。
【請求項4】
前記電流比較アンプは、
更に、前記基準電流信号を供給するように作動可能な基準電流源を備える、
請求項1のシステム。
【請求項5】
前記プレアンプから第2入力駆動信号をゲート端子で受け取り、ドレイン端子に第2電流信号を生成するように作動可能なPMOSFETパワーデバイスと、
前記PMOSFETパワーデバイスのレプリカ第2電流信号と第2基準電流信号の差を含む第2差分信号を増幅して、第2電流比較アンプ電圧出力信号を駆動するように作動可能な第2電流比較アンプと、
前記PMOSFETパワーデバイスのゲート端子と接続されたソース端子を備え、前記第2電流比較アンプ電圧出力信号に応答して、前記PMOSFETパワーデバイスのゲート端子における第2電圧を制限するように作動可能なNMOSFETクランプデバイスと、
を更に備える請求項1のシステム。
【請求項6】
前記NMOSFETクランプデバイスが、予め定められた最小第2電流信号に対応して、PMOSFETパワーデバイスの前記ゲート端子の電圧を制限するように作動可能な、
請求項5のシステム。
【請求項7】
前記第2電流比較アンプは、前記レプリカ第2電流信号を生成するように作動可能な第2レプリカ負荷電流センサーを備え、前記レプリカ第2電流信号は、前記第2電流信号に比例してスケールされた電流信号を含む、
請求項5のシステム。
【請求項8】
前記第2電流比較アンプは、前記第2基準電流信号を供給するように作動可能な第2基準電流源を備える、
請求項5のシステム。
【請求項9】
入力駆動信号を供給するように作動可能なプレアンプと、
前記入力駆動信号をゲート端子で受け取り、ドレイン端子に電流信号を生成するように作動可能なPMOSFETパワーデバイスと、
電流比較アンプ
であって、
前記PMOSFETパワーデバイスの前記ゲート端子に結合されたゲート端子を有し、前記電流信号に比例するレプリカ電流信号を生成するように作動可能なPMOSFETデバイスと、
前記レプリカ電流信号に応じてカレントミラー出力信号を生成し、前記カレントミラー出力信号と基準電流信号との差に応じて電流比較アンプ電圧出力信号を駆動するように作動可能なカレントミラーと、
を備える電流比較アンプと、
前記PMOSFETパワーデバイスのゲート端子と接続されたソース端子を備え、前記電流比較アンプ電圧出力信号に応答して、前記PMOSFETパワーデバイスの前記ゲート端子の電圧を制限するように作動可能なNMOSFETクランプデバイスと、
を備えるシステム。
【請求項10】
前記NMOSFETクランプデバイスは、予め定められた最小電流信号に対応して、前記PMOSFETパワーデバイスの前記ゲート端子の電圧を制限するように作動可能な、
請求項
9のシステム。
【請求項11】
前記レプリカ電流信号は、前記電流信号に比例するようにスケールされた電流信号を含む、
請求項
9のシステム。
【請求項12】
前記電流比較アンプは、前記基準電流信号を供給するように作動可能な基準電流源を備える、
請求項
9のシステム。
【請求項13】
プレアンプによって、入力駆動電流をNMOSFETパワーデバイスのゲート端子に供給し、
前記NMOSFETパワーデバイスのドレイン端子で生成された電流信号を
受信し、
前記NMOSFETパワーデバイスの前記ゲート端子に結合されたゲート端子を有するNMOSFETデバイスによって前記電流信号
に比例するレプリカ電流信号を生成し、
カレントミラーによって、前記レプリカ電流信号に応じてカレントミラー出力信号を生成し、
前記レプリカ電流信号と基準電流信号の差を含む差分信号を増幅して、電流比較アンプ電圧出力信号を駆動し、
前記電流比較アンプ電圧出力信号に応答して、PMOSFETクランプデバイスにより前記NMOSFETパワーデバイスのゲート端子の電圧を制限する、
方法。
【請求項14】
前記制限することは、予め定められた最大電流信号に対応して、前記NMOSFETパワーデバイスの前記ゲート端子の電圧を制限することを含む、
請求項
13の方法。
【請求項15】
前記レプリカ電流信号は、前記電流信号と比例してスケールされた電流信号を含む、
請求項
13の方法。
【請求項16】
基準電流源により前記基準電流信号を生成することを更に含む、
請求項
13の方法。
【請求項17】
前記プレアンプによって第2入力駆動信号をPMOSFETパワーデバイスに供給し、
第2電流信号を
前記PMOSFETパワーデバイスから受信し、
前記第2電流信号のレプリカ第2電流信号を生成し、
前記レプリカ第2電流信号と第2基準電流信号の差を含む第2差分信号を増幅して、第2比較アンプ電圧出力信号を駆動し、
前記第2比較アンプ電圧出力信号に応答して、NMOSFETクランプデバイスにより、前記PMOSFETパワーデバイスのゲート端子の電圧を制限する、
ことを更に含む、
請求項
13の方法。
【請求項18】
前記制限することは、予め定められた最小第2電流信号に対応して、前記PMOSFETパワーデバイスの前記ゲート端子の電圧を制限することを含む、
請求項
17の方法。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、1以上の例では、一般にはアナログ信号処理に関する。より詳しくは、例えば、高性能なアンプにおける過電流保護の改善に関する。
【背景技術】
【0002】
ラップトップコンピューター、コンピュータータブレット、MP3プレイヤー、そして、スマートフォンといった多くのモダンデバイスは、内蔵スピーカー又は外付スピーカーの接続性のため、忠実度が高いオーディオ信号を提供する。そのようなシステムは、オーディオのコンテンツをデジタルで生成し、そのデジタル信号をアナログ信号へ変換し、アナログ信号を増幅し、増幅されたアナログ電流信号をオーディオ変換器へ供給する場合がある。いくつかの忠実度が高いシステムでは、メインステージ駆動アンプ回路が、例えば、ヘッドフォンスピーカーに供給される増幅された電流の大きさを制限する過電流保護回路を備える。チップへのダメージを防ぐため、過電流保護回路はヘッドフォンデバイスに供給される増幅された電流信号を継続的にモニターする。不幸にして、従来の過電流保護回路は、過電流状態において不安定となり、安定性を担保するために、例えばミラーキャパシターといった追加の安定化素子を必要とし得る。しかしながら、安定化キャパシターを追加すると、メインステージ駆動アンプ回路のバンド幅が低減する場合があり、望まぬ信号のひずみやノイズの原因となり得る。その結果、ユーザーのヘッドフォン使用体験の楽しみが損なわれ得る。上述の視点から、本技術分野では、過電流保護において改善された安定性及び駆動アンプの性能を提供する改善された過電流保護回路のニーズが依然として存在する。
【発明の概要】
【課題を解決するための手段】
【0003】
本開示は、スピーカーとの接続性を備えるモダンデバイスといったモダンデバイスで使用されるアンプにおける過電流保護の安定性に応じた本技術分野の改善ニーズに対応したシステムと方法を提供する。
【0004】
様々な例では、過電流保護回路は、ドレイン端子に電流信号を生成するように作動可能なNMOSFETパワーデバイスと、NMOSFETパワーデバイスのレプリカ電流信号と基準電流信号の差を含む差分信号を増幅して、電流比較アンプ電圧出力信号を駆動するように作動可能な電流比較アンプと、NMOSFETパワーデバイスのゲート端子と接続されたソース端子を備え、電流比較アンプ電圧出力信号に応答して、NMOSFETパワーデバイスのゲート端子の電圧を制限するように作動可能なPMOSFETクランプデバイスと、を備える。
【0005】
様々な例では、過電流保護回路はドレイン端子に電流信号を生成するように作動可能なPMOSFETパワーデバイスと、PMOSFETパワーデバイスのレプリカ電流信号と、基準電流信号と、の差を含む差分信号を増幅し、電流比較アンプ電圧出力信号を駆動するように作動可能な電流比較アンプと、PMOSFETパワーデバイスのゲート端子と接続されたソース端子を備え、電流比較アンプ電圧出力信号に応答して、PMOSFETパワーデバイスのゲート端子の電圧を制限するように作動可能なNMOSFETクランプデバイスと、を備える。
【0006】
様々な例では、方法は、電流信号をNMOSFETパワーデバイスから受信し、電流信号のレプリカ電流信号を生成し、レプリカ電流信号と基準電流信号の差を含む差分信号を増幅して、電流比較アンプ電圧出力信号を駆動し、電流比較アンプ電圧出力信号に応答して、PMOSFETクランプデバイスによりNMOSFETパワーデバイスのゲート端子の電圧を制限する、ことを含む。
【0007】
本開示の範囲は、参照してこのセクションに含まれている請求項により定義される。1以上の例についての後述する詳細な説明を考察することで、当業者は、本開示の内容をより完全に理解し得る。それにより得られる利点が同様に認識され得る。添付された複数枚の図が参照され得る。図は最初に簡単に説明される。
【図面の簡単な説明】
【0008】
本開示の態様とその利点は、以下の図面と後述の詳細な説明とを参照することでより理解されるだろう。1以上の図で示されている同様の要素を示すために同様の参照番号が用いられるが、そこでは、本開示の例を図示することを目的としているのであり、同じものに限定することを目的とはしていないことが認識されなくてはならない。図の構成要素は必ずしも正寸ではなく、本開示の原理を明確に示すための強調がより優先される。
【0009】
【
図1】
図1は、従来の過電流保護回路を備える駆動アンプの概略図である。
【0010】
【
図2】
図2は、本開示の例に係る過電流保護回路を備える駆動アンプの例を示すブロック図である。
【0011】
【
図3】
図3は、本開示の例に係る過電流保護回路を備える駆動アンプの例を示す概略図である。
【0012】
【
図4】
図4は、本開示に係る過電流保護回路を備える駆動アンプの他の例を示す概略図である。
【0013】
【
図5】
図5は、本開示の例に係る過電流保護回路を作動させる方法を示すフローチャートである。
【発明を実施するための形態】
【0014】
本開示は、内蔵あるいは外付けのスピーカアンプ機能を備えるモダンデバイスの改善された安定性を提供する改善された過電流保護回路に対する本技術分野におけるニーズに対応したシステムと方法を説明する。以下の議論により、過電流保護回路の例を有するヘッドフォン駆動アンプが示される。しかし、ここで開示される過電流保護回路は、例えば、ロードロップアウトレギュレーター(Low Drop-out、LDO)のような他の駆動アンプ回路に実行されてもよいことが理解されよう。
【0015】
図1は、従来の過電流保護回路を含む駆動アンプ100の概略図を示す。
図1に示すように、駆動アンプ100は、第1ステージアンプ101と、メインアンプ回路102と、過電流保護回路104と、相補過電流保護回路134と、を備える。この点について、第1ステージアンプ101は、増幅出力電流駆動信号を供給して負荷を駆動するメインアンプ回路102に差動増幅信号を供給する。過電流保護回路104と相補過電流保護回路134は、メインアンプ回路102における増幅出力電流駆動信号の過電流保護を提供する。
【0016】
第1ステージアンプ101は、非反転(+)端子で受信される正の入力電圧111と、第1ステージアンプ101の反転(-)端子で受信される負の入力電圧121と、を含む入力電圧の差動対を受信する。第1ステージアンプ101は、メインアンプ回路102のうちn-チャンネル金属-半導体酸化物電界効果トランジスタ(n-channel metal-oxide semiconductor field-effect transistor, NMOSFET)114のゲート端子に負の増幅信号122を供給し、メインアンプ回路102のうちp-チャンネル金属-半導体酸化物電界効果トランジスタ(p-channel metal-oxide semiconductor field-effect transistor,PMOSFET)124のゲート端子に正の増幅信号123を供給する。(例えば、非図示の)負荷を駆動するために、NMOSFET114のドレイン端子は増幅出力電流駆動信号128を供給し、PMOSFET124のドレイン端子は増幅出力電流駆動信号129を供給する。NMOSFET114のソース端子はアナログ接地106に接続され、PMOSFET124のソース端子はDC電圧源105に接続される。過電流保護回路104と相補過電流保護回路134とは、増幅出力電流駆動信号128と増幅出力電流駆動信号129とを、それぞれ受信する。
【0017】
過電流保護回路104は、レプリカ電流センサー103と、カレントミラー回路112と、基準電流源107と、クランプデバイス110と、を含む。レプリカ電流センサー103は、NMOSFET114の増幅出力電流駆動信号128を検知し、増幅出力電流駆動信号128と比例してスケールされた電流信号148を供給する。カレントミラー回路112は、直列の対として実装されたカレントミラーPMOSFET115及びカレントミラーPMOSFET116を備え、スケールされた電流信号148をカレントミラーPMOSFET115のドレイン端子において受信し、カレントミラー出力信号158をカレントミラーPMOSFET116のドレイン端子において供給する。基準電流源107は基準電流信号157を供給するように実装されている。カレントミラー出力信号158と基準電流信号157との差を含む差分信号168が、クランプデバイス110のクランプNMOSFET109のゲート端子に供給される。クランプNMOSFET109のドレイン端子は、NMOSFET114のゲート端子に接続される。そして、クランプNMOSFET109は、増幅出力電流駆動信号128を監視して、予め定められた最大電流駆動レベルまでに継続的に制限するために、NMOSFET114のゲート電圧を制御する。
【0018】
相補過電流保護回路134は、相補レプリカ電流センサー133と、相補カレントミラー回路132と、相補基準電流源137と、相補クランプデバイス130と、を備える。相補レプリカ電流センサー133は、PMOSFET124の増幅出力電流駆動信号129を検出し、増幅出力電流駆動信号129に比例してスケールされた電流信号149を供給する。相補カレントミラー回路132は、直列の対として実装されたカレントミラーNMOSFET135及びカレントミラーNMOSFET136を備え、スケールされた電流信号149をカレントミラーNMOSFET135のドレイン端子で受信し、カレントミラー出力信号159をカレントミラーNMOSFET136のドレイン端子において供給する。相補基準電流源137は相補基準電流信号167を供給するように実装されている。カレントミラー出力信号159と相補基準電流信号167の差を含む差分信号169は、相補クランプデバイス130のクランプPMOSFET139のゲート端子に供給される。クランプPMOSFET139のドレイン端子はPMOSFET124のゲート端子と接続される。そして、クランプPMOSFET139は、増幅出力電流駆動信号129を監視して、予め定められた最小電流レベルにまで継続的に制限するために、PMOSFET124のゲート電圧を制御する。
【0019】
図1の過電流保護回路104は、過電流状態で過電流保護回路104を原理的に不安定にし、駆動アンプ100内での振動の原因となり得る二つの高インピータンスノードを備える。第1高インピータンスノードは、カレントミラー回路112の出力(例えば、カレントミラーPMOSFET116のドレイン端子など)に位置し、第2高インピータンスノードはクランプデバイス110の出力(例えば、クランプNMOSFET109のドレイン端子など)に位置する。相補過電流保護回路134は同様の場所に同様の高インピータンスノードを備える。不安定性を低減するために、
図1の駆動アンプ100は、クランプNMOSFET109のゲート端子をNMOSFET114のゲート端子に接続するミラーキャパシター108と、クランプPMOSFET139のゲート端子をPMOSFET124のゲート端子に接続するミラーキャパシター138と、を備える。ミラーキャパシター108とミラーキャパシター138とは、共に駆動アンプ100のバンド幅を低減させる。バンド幅の低減は、アンプの性能を降下させ、信号のひずみやノイズの原因となる。さらに、ミラーキャパシター108とミラーキャパシター138は、駆動アンプ100内にダイ領域を必要とし、駆動アンプ100のダイサイズ増大の原因となる。
【0020】
このように、本技術領域には、改善された過電流保護の安定性及び駆動アンプの性能を提供する改善された過電流保護回路に対するニーズが存在する。
【0021】
図2は、本開示の例に係る過電流保護回路204を備える駆動アンプ200のブロック図の例を示す。
図2に示すように、駆動アンプ200は、プレアンプ201と、メインアンプ202と、過電流保護回路204と、を備える。プレアンプ201は、増幅された信号をメインアンプ202の入力に供給する。メインアンプ202は、信号をさらに増幅して、増幅出力電流信号を(例えば、図示しない)負荷に供給する。過電流保護回路204は、メインアンプと接続され、継続的に増幅出力電流信号を検知し、増幅出力電流信号を制限して、負荷を損傷させる可能性がある電流や、望まれない性能低下を引き起こし得る電流を、メインアンプが負荷に供給することを妨げるために設けられる。
【0022】
いくつかの例では、過電流保護回路204は、電流比較アンプ213と、(例えば、
図3のPMOSFETクランプデバイス210のような)PMOSFETクランプデバイス210と、を備える。様々な例では、電流比較アンプ213は、レプリカ負荷電流センサー203と、基準電流源207と、を備える。レプリカ負荷電流センサー203は、増幅出力電流信号を検知し、レプリカ電流信号を供給する。レプリカ電流信号は、差分信号を生成するために、基準電流源207によって生成される基準電流信号と比較される。差分信号は、増幅され、電流比較アンプ電圧出力信号に印加される。PMOSFETクランプデバイス210は、電流比較アンプ電圧出力信号を受信し、電流比較アンプ電圧出力信号に応答してメインアンプ202における電圧を制限する。
【0023】
過電流保護回路部を備える駆動アンプ200の動作が、
図3を参照してさらに説明される。
図3は、過電流保護回路を備える駆動アンプ200の概略図の例を示す。
図3は、過電流保護回路部を有するヘッドフォン駆動アンプとして実装された駆動アンプ200を示す。この点について、過電流保護回路部は、過電流保護回路204と、過電流保護回路234と、を備える。過電流保護回路204と過電流保護回路234の動作は実質的に同様であり、2つの回路の違いはここで説明される。
【0024】
プレアンプ201は入力電圧の差動対を受信する。ここで、正の入力電圧111は非反転(+)端子で受信され、負の入力電圧121は反転(-)端子で受信される。プレアンプ201は、負の増幅信号122(例えば、入力駆動信号)をNMOSFET114のゲート端子に供給し、正の増幅信号123(例えば、第2入力駆動信号)をメインアンプ202のPMOSFET124のゲート端子に供給する。NMOSFET114のドレイン端子は増幅出力電流駆動信号128(例えば、電流信号)を供給し、PMOSFET124のドレイン端子は増幅出力電流駆動信号129(例えば、第2電流信号)を供給し、(例えば、図示しない)負荷を駆動する。NMOSFET114のソース端子はアナログ接地106に接続され、PMOSFET124のソース端子はDC電圧源105に接続される。いくつかの例では、DC電圧源は直流の3ボルトから5ボルトの間であればよい。他の例では他のDC電圧でもよいことが理解される。過電流保護回路204と第2過電流保護回路234はそれぞれに、増幅出力電流駆動信号128と増幅出力電流駆動信号129と、を受信する。
【0025】
過電流保護回路204は電流比較アンプ213と、PMOSFETクランプデバイス210と、を備える。電流比較アンプ213は、レプリカ負荷電流センサー203と、基準電流源207と、を備える。いくつかの例では、レプリカ負荷電流センサー203は、NMOSFET114の増幅出力電流駆動信号128を検知し、レプリカ電流信号348を生成する。この点について、レプリカ負荷電流センサー203は、NMOSFET114と同様のNMOSFETデバイスであって因数Nにスケールされており、増幅出力電流駆動信号128を因数Nで減衰し、増幅出力電流駆動信号128に比例してスケールされた電流信号を含むレプリカ電流信号348を生成する。基準電流源207は基準電流信号358を生成するように実装されている。いくつかの例では、基準電流源207は、増幅出力電流駆動信号128を予め定められた最大値に制限するように選択可能に設けられた電流源として実装されている。
【0026】
いくつかの例では、電流比較アンプ213は、レプリカ電流信号348と基準電流信号358の差を含む差分信号を増幅し、電流比較アンプ電圧出力信号359を駆動するように作動可能である。電流比較アンプ電圧出力信号359は、PMOSFETクランプデバイス210のゲート端子に印加される。PMOSFETクランプデバイス210のソース端子は、NMOSFET114のゲート電圧を制御するために、NOMSFET114のゲート端子に接続される。この点について、PMOSFETクランプデバイス210は、NMOSFET114からの増幅出力電流駆動信号128を継続的に監視及び制限するように、予め定められた最大電流信号に対応してNMOSFET114のゲート端子における電圧を制限する。
【0027】
電流比較アンプ213が、NMOSFET114のゲート端子に接続されたPMOSFETクランプデバイス210のソース端子に低インピータンスノードを提供し、レプリカ負荷電流センサー203のドレイン端子に単一の高インピータンスノードを提供することが理解されよう。この点について、過電流保護回路204は、通常に作動している間及び過電流状態の間の両方で安定なNMOSFET114からの増幅出力電流駆動信号128を、ミラーキャパシターなしで提供する。
【0028】
過電流保護回路234は、第2電流比較アンプ233と、NMOSFETクランプデバイス230と、を備える。第2電流比較アンプ233は、第2レプリカ負荷電流センサー243と、第2基準電流源237と、を備える。いくつかの例では、第2レプリカ負荷電流センサー243は、PMOSFET124の増幅出力電流駆動信号129を検知し、レプリカ第2電流信号369を生成する。この点について、第2レプリカ負荷電流センサー243は、PMOSFET124と同様のPMOSFETデバイスであって因数Nにスケールされており、増幅出力電流駆動信号129を因数Nで減衰させ、増幅出力電流駆動信号129に比例してスケールされた電流信号を含むレプリカ第2電流信号369を生成する。第2基準電流源237は、第2基準電流信号379を生成するように実装されている。いくつかの例では、第2基準電流源237は、増幅出力電流駆動信号129を予め定められた最小値に制限するように選択可能に設けられた電流源として実装されている。
【0029】
いくつかの例では、第2電流比較アンプ233は、レプリカ第2電流信号369と第2基準電流信号379の差を含む第2差分信号を増幅して、第2電流比較アンプ電圧出力信号370を駆動するように作動可能である。第2電流比較アンプ電圧出力信号370は、NMOSFETクランプデバイス230のゲート端子に印加される。NMOSFETクランプデバイス230のソース端子は、PMOSFET124のゲート電圧を制御するために、PMOSFET124のゲート端子に接続される。この点について、NMOSFETクランプデバイス230は、PMOSFET124からの増幅出力電流駆動信号129を継続的に監視及び制限するために、PMOSFET124のゲート端子の電圧を予め定められた最小電流信号に対応して制限する。
【0030】
第2電流比較アンプ233が、PMOSFET124のゲート端子に接続されたNMOSFETクランプデバイス230のソース端子に低インピータンスのノードを提供し、第2レプリカ負荷電流センサー243のドレイン端子に単一の高インピータンスノードを提供することが理解されよう。この点について、過電流保護回路234は、正常に作動している間及び過電流状態の間の両方で安定な、PMOSFET124からの増幅出力電流駆動信号129を、ミラーキャパシター無しで提供する。
【0031】
図4は、過電流保護回路を備える駆動アンプ400の他の例の概略図の例を示す。例えば、
図4は、過電流保護回路404又は過電流保護回路434で使用される二つのカレントミラー回路を含む。この点について、過電流保護回路404は電流比較アンプ413とPMOSFETクランプデバイス210とを備える。電流比較アンプ413は、レプリカ負荷電流センサー203と、第1カレントミラー回路452と、第2カレントミラー回路455と、基準電流源207と、を備える。
【0032】
第1カレントミラー回路452は、直列の対として実装されたカレントミラーPMOSFET453及びカレントミラーPMOSFET454を備え、カレントミラーPMOSFET453のドレイン端子でレプリカ電流信号348を受信し、カレントミラー出力信号464をカレントミラーPMOSFET454のドレイン端子において供給する。第2カレントミラー回路455は、直列の対として実装されたカレントミラーNMOSFET456及びカレントミラーNMOSFET457を備え、カレントミラーNMOSFET456のドレイン端子でカレントミラー出力信号464を受信し、カレントミラー出力信号448をカレントミラーNMOSFET457のドレイン端子において供給する。電流比較アンプ413は、カレントミラー出力信号448と基準電流信号358の差を含む差分信号を増幅して、PMOSFETクランプデバイス210を制御するための電流比較アンプ電圧出力信号359を駆動するように作動可能である。電流比較アンプ413は、NMOSFET114のゲート端子に接続されたPMOSFETクランプデバイス210のソース端子に低インピータンスノードを供給し、カレントミラーNMOSFET457のドレイン端子に単一の高インピータンスノードを供給することが理解されよう。この点について、過電流保護回路404は、通常に作動している間及び過電流状態の間の両方で安定なNMOSFET114からの増幅出力電流駆動信号128を提供する。
【0033】
過電流保護回路434は、電流比較アンプ433と、NMOSFETクランプデバイス230と、を備える。電流比較アンプ433は、第2レプリカ負荷電流センサー243と、第1カレントミラー回路458と、第2カレントミラー回路461と、第2基準電流源237と、を備える。第1カレントミラー回路458は、直列の対として実装されたカレントミラーNMOSFET459とカレントミラーNMOSFET460とを備え、レプリカ第2電流信号369をカレントミラーNMOSFET459のドレイン端子で受信し、カレントミラーNMOSFET460のドレイン端子においてカレントミラー出力信号468を供給する。第2カレントミラー回路461は、直列の対として実装されたカレントミラーPMOSFET462とカレントミラーPMOSFET463とを備え、カレントミラー出力信号468をカレントミラーPMOSFET462のドレイン端子で受信し、カレントミラーPMOSFET463のドレイン端子においてカレントミラー出力信号469を供給する。
【0034】
電流比較アンプ433は、カレントミラー出力信号469と第2基準電流信号379の差を含む差分信号を増幅して、NMOSFETクランプデバイス230を制御するための第2電流比較アンプ電圧出力信号370を駆動するように作動可能である。電流比較アンプ433は、PMOSFET124のゲート端子に接続されたNMOSFETクランプデバイス230のソース端子に低インピータンスノードを提供し、カレントミラーPMOSFET463のドレイン端子に単一の高インピータンスノードを提供する、ことが理解される。この点について、過電流保護回路434は、正常に作動している間及び過電流状態の間の両方で安定な、PMOSFET124からの増幅出力電流駆動信号129を提供する。
【0035】
図5は、本開示の例に係る過電流保護回路の作動についての方法500を示すフローチャートである。方法500は、ステップ502を実行することから始まる。一例として、ステップ502は駆動アンプ200のNMOSFET114、及び/又は、PMOSFET124により実行される。他の例では、ステップ502は、駆動アンプ400のNMOSFET114、及び/又は、PMOSFET124により実行される。例えば、負荷を駆動するために、NMOSFET114は増幅出力電流駆動信号128を供給し、PMOSFET124は増幅出力電流駆動信号129を供給する。
【0036】
方法500は、レプリカ電流信号を生成すること(ステップ504)を更に含む場合がある。いくつかの例では、レプリカ負荷電流センサー203が、NMOSFET114の増幅出力電流駆動信号128を検知し、レプリカ電流信号348を生成する。いくつかの例では、第2レプリカ負荷電流センサー243が、PMOSFET124の増幅出力電流駆動信号129を検知し、レプリカ第2電流信号369を生成する。
【0037】
方法500は、レプリカ電流信号と基準電流信号の差を含む差分信号を増幅して、電流比較アンプ電圧出力信号を駆動すること(ステップ506)をさらに含む場合がある。いくつかの例では、基準電流源207は、基準電流信号358を生成するように実装されている。基準電流源207は、増幅出力電流駆動信号128を予め定められた最大値に制限するように選択可能に設けられた電流源として実装されている場合がある。いくつかの例では、電流比較アンプ213は、レプリカ電流信号348と基準電流信号358の差を含む差分信号を増幅して、電流比較アンプ電圧出力信号359を駆動するように作動可能である。
【0038】
いくつかの例では、第2基準電流源237は、第2基準電流信号379を生成するように実装されている。第2基準電流源237は、増幅出力電流駆動信号129を予め定められた最小値に制限するように選択可能に設けられた電流源として実装されている。いくつかの例では、第2電流比較アンプ233は、レプリカ第2電流信号369と第2基準電流信号379の差を含む第2差分信号を増幅して、第2電流比較アンプ電圧出力信号370を駆動するように作動可能である。
【0039】
方法500は、電流比較アンプ電圧出力信号に応答して、パワーデバイスのゲート端子電圧を制限すること(ステップ508)をさらに含む場合がある。いくつかの例では、電流比較アンプ電圧出力信号359が、PMOSFETクランプデバイス210のゲート端子を駆動する。PMOSFETクランプデバイス210のソース端子は、NMOSFET114のゲート電圧を制御するために、NMOSFET114のゲート端子に接続されている。この点について、PMOSFETクランプデバイス210は、NMOSFET114からの増幅出力電流駆動信号128を継続的に監視及び制限するために、予め定められた最大電流信号に対応してNMOSFET114のゲート端子の電圧を制限する。
【0040】
いくつかの例では、第2電流比較アンプ電圧出力信号370が、NMOSFETクランプデバイス230のゲート端子に印加される。NMOSFETクランプデバイス230のソース端子は、PMOSFET124のゲート電圧を制御するために、PMOSFET124のゲート端子に接続される。この点について、NMOSFETクランプデバイス230は、PMOSFET124からの増幅出力電流駆動信号129を継続的に監視及び制限するために、予め定められた最小電流信号に対応してPMOSFET124のゲート端子の電圧を制限する。
【0041】
本開示から、ここで示された様々な例において実装された駆動アンプ200が、増幅出力電流駆動信号を継続的に監視及び制限する過電流保護回路を提供し得ること、及び、過電流保護の安定性と駆動アンプの性能を改善し得ることが理解される。駆動アンプ200は、駆動アンプの複雑性及びダイサイズを増加させる安定化素子を追加する要無く過電流保護をすべて最適に安定化させるために、NMOSFET114のゲート電圧を制御するためにNMOSFET114パワーデバイスのゲート端子と接続されたPMOSFETクランプデバイス210と、PMOSFET124のゲート電圧を制御するためにPMOSFET124パワーデバイスのゲート端子と接続されたNMOSFETクランプデバイス230と、を備える。
【0042】
該当する場合、本開示により提供された様々な例は、ハードウェア、ソフトウェア、又は、ハードウェアとソフトウェアの組み合わせを用いて実装され得る。さらに、該当する場合、ここで示された様々なハードウェア要素、及び/又は、ソフトウェア要素は、本開示の精神から逸脱することなく、ソフトウェア、ハードウェア、及び/又は、両方を含む複合要素に統合され得る。該当する場合、ここで示された様々なハードウェア要素、及び/又は、ソフトウェア要素は、本開示の範囲から逸脱することなく、ソフトウェア、ハードウェア、又は、その両方を含むサブ要素に分割され得る。さらに、該当する場合、ソフトウェア要素はハードウェア要素として、又はその逆として、実装され得ると理解される。
【0043】
上述の開示は、開示されたそのままの形態や特定の用途分野に本開示を限定するように意図されたものではない。従って、ここに明示されたか暗示されたかにかかわらず、本開示に照らして、様々な代替例、及び/又は、修正が本開示に対して可能であることが理解される。ここまで本開示の例を説明してきたが、本開示の範囲を逸脱することなく形態や詳細を変更し得ることを当業者は認識し得る。よって、本開示は請求項のみによって限定される。