特許 7498906 電界効果トランジスタおよび電界効果トランジスタの製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-06-05

(45)【発行日】2024-06-13

(54)【発明の名称】電界効果トランジスタおよび電界効果トランジスタの製造方法

(51)【国際特許分類】

   H01L 21/338 20060101AFI20240606BHJP

   H01L 29/778 20060101ALI20240606BHJP

   H01L 29/812 20060101ALI20240606BHJP

   H01L 21/336 20060101ALI20240606BHJP

   H01L 29/78 20060101ALI20240606BHJP

   H01L 21/318 20060101ALI20240606BHJP

【ＦＩ】

H01L29/80 H

H01L29/78 301N

H01L29/78 301B

H01L21/318 B

【請求項の数】 5

(21)【出願番号】P 2020030862

(22)【出願日】2020-02-26

(65)【公開番号】P2021136318

(43)【公開日】2021-09-13

【審査請求日】2023-01-27

(73)【特許権者】

【識別番号】504139662

【氏名又は名称】国立大学法人東海国立大学機構

(73)【特許権者】

【識別番号】392022570

【氏名又は名称】サムコ株式会社

(74)【代理人】

【識別番号】100105924

【弁理士】

【氏名又は名称】森下 賢樹

(72)【発明者】

【氏名】安藤 裕二

(72)【発明者】

【氏名】楠田 豊

(72)【発明者】

【氏名】宮下 準弘

(72)【発明者】

【氏名】本山 慎一

【審査官】岩本 勉

(56)【参考文献】

【文献】特開２０１４－１３８１６７（ＪＰ，Ａ）

【文献】特表２０１３－５００６０６（ＪＰ，Ａ）

【文献】特開２０１５－１０３７８０（ＪＰ，Ａ）

【文献】米国特許出願公開第２０１１／００１８０４０（ＵＳ，Ａ１）

【文献】米国特許出願公開第２０１５／０１４５００４（ＵＳ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２９／８１２

Ｈ０１Ｌ ２９／７７８

Ｈ０１Ｌ ２１／３３８

Ｈ０１Ｌ ２１／３３６

Ｈ０１Ｌ ２１／３１８

(57)【特許請求の範囲】

【請求項1】

基板上に設けられ、窒化物半導体を含むチャネル層と、
前記チャネル層上に設けられ、窒化物半導体を含む電子供給層と、
前記電子供給層上に設けられ、窒化物半導体を含むキャップ層と、
前記キャップ層上に設けられるソース電極およびドレイン電極と、
前記キャップ層上の前記ソース電極と前記ドレイン電極の間に設けられるゲート電極と、
前記キャップ層上の前記ソース電極と前記ゲート電極の間および前記ゲート電極と前記ドレイン電極の間に設けられ、窒素およびシリコンを含む絶縁層と、を備え、
前記ゲート電極は、前記絶縁層上に設けられ、前記絶縁層の上面と接触するフィールドプレートを含み、
前記絶縁層の膜応力は、１００ＭＰａ以下の圧縮応力または４０ＭＰａ以下の引張応力であることを特徴とする電界効果トランジスタ。

【請求項2】

前記基板は、炭化ケイ素基板であることを特徴とする請求項１に記載の電界効果トランジスタ。

【請求項3】

基板上に窒化物半導体を含むチャネル層を形成する工程と、
前記チャネル層上に窒化物半導体を含む電子供給層を形成する工程と、
前記電子供給層上に窒化物半導体を含むキャップ層を形成する工程と、
前記キャップ層上にソース電極およびドレイン電極を形成する工程と、
前記キャップ層上の前記ソース電極と前記ドレイン電極の間にゲート電極を形成する工程と、
前記キャップ層上の前記ソース電極と前記ゲート電極の間および前記ゲート電極と前記ドレイン電極の間に、窒素およびシリコンを含む絶縁層を形成する工程と、を備え、
前記ゲート電極は、前記絶縁層上に設けられ、前記絶縁層の上面と接触するフィールドプレートを含み、
前記絶縁層の膜応力は、１００ＭＰａ以下の圧縮応力または４０ＭＰａ以下の引張応力であることを特徴とする電界効果トランジスタの製造方法。

【請求項4】

基板上に窒化物半導体を含むチャネル層を形成する工程と、
前記チャネル層上に窒化物半導体を含む電子供給層を形成する工程と、
前記電子供給層上にソース電極およびドレイン電極を形成する工程と、
前記電子供給層上の前記ソース電極と前記ドレイン電極の間にゲート電極を形成する工程と、
前記電子供給層上の前記ソース電極と前記ゲート電極の間および前記ゲート電極と前記ドレイン電極の間に、窒素およびシリコンを含む絶縁層を形成する工程と、を備え、
前記絶縁層は、ＲＦ周波数を２７ＭＨｚとし、アンモニア（ＮＨ_３）に対するシラン（ＳｉＨ_４の流量比を０．５以上１．０以下とする条件下で、プラズマ化学気相成長法により形成され、
前記絶縁層の膜応力は、１００ＭＰａ以下の圧縮応力または４０ＭＰａ以下の引張応力であることを特徴とする電界効果トランジスタの製造方法。

【請求項5】

基板上に窒化物半導体を含むチャネル層を形成する工程と、
前記チャネル層上に窒化物半導体を含む電子供給層を形成する工程と、
前記電子供給層上にソース電極およびドレイン電極を形成する工程と、
前記電子供給層上の前記ソース電極と前記ドレイン電極の間にゲート電極を形成する工程と、
前記電子供給層上の前記ソース電極と前記ゲート電極の間および前記ゲート電極と前記ドレイン電極の間に、窒素およびシリコンを含む絶縁層を形成する工程と、を備え、
前記絶縁層は、ＲＦ周波数を１３．５６ＭＨｚとし、アンモニア（ＮＨ_３）に対するシラン（ＳｉＨ_４）の流量比を０．２以上０．５以下とする条件下で、プラズマ化学気相成長法により形成され、
前記絶縁層の膜応力は、１００ＭＰａ以下の圧縮応力または４０ＭＰａ以下の引張応力であることを特徴とする電界効果トランジスタの製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、窒化物半導体を含む電界効果トランジスタに関する。

【背景技術】

【0002】

マイクロ波帯の信号処理が可能な電界効果トランジスタ（ＦＥＴ）として、窒化ガリウム（ＧａＮ）などの窒化物半導体を用いた高電子移動度トランジスタ（ＨＥＭＴ）が知られている。ＧａＮを用いるＨＥＭＴでは、表面保護膜にシリコン窒化物（ＳｉＮｘ）を用いることで電流コラプスを改善できる一方で、ゲート－ドレイン間でゲートリーク電流が発生することが知られている。表面保護膜に用いるＳｉＮｘの屈折率を所定の数値にすることで、ゲートリーク電流を低減する手法が提案されている。

【先行技術文献】

【特許文献】

【0003】

【文献】特開２００７－７３５５５号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

トランジスタのオフ時にゲート－ドレイン間およびソース－ドレイン間で流れるリーク電流を低減できることが好ましい。

【0005】

本開示はこうした課題に鑑みてなされたものであり、その例示的な目的の一つは、ゲート－ドレイン間のゲートリーク電流およびソース－ドレイン間の絶縁リーク電流の双方を低減する技術を提供することにある。

【課題を解決するための手段】

【0006】

本開示のある態様の電界効果トランジスタは、基板上に設けられ、窒化物半導体を含むチャネル層と、チャネル層上に設けられ、窒化物半導体を含む電子供給層と、電子供給層上に設けられるソース電極およびドレイン電極と、電子供給層上のソース電極とドレイン電極の間に設けられるゲート電極と、電子供給層上のソース電極とゲート電極の間およびゲート電極とドレイン電極の間に設けられ、窒素およびシリコンを含む絶縁層と、を備える。絶縁層の膜応力は、１００ＭＰａ以下の圧縮応力または４０ＭＰａ以下の引張応力である。

【0007】

本開示の別の態様は、電界効果トランジスタの製造方法である。この方法は、基板上に窒化物半導体を含むチャネル層を形成する工程と、チャネル層上に窒化物半導体を含む電子供給層を形成する工程と、電子供給層上にソース電極およびドレイン電極を形成する工程と、電子供給層上のソース電極とドレイン電極の間にゲート電極を形成する工程と、電子供給層上のソース電極とゲート電極の間およびゲート電極とドレイン電極の間に、窒素およびシリコンを含む絶縁層を形成する工程と、を備える。絶縁層の膜応力は、１００ＭＰａ以下の圧縮応力または４０ＭＰａ以下の引張応力である。

【0008】

なお、以上の構成要素の任意の組み合わせや、本開示の構成要素や表現を方法、システムなどの間で相互に置換したものもまた、本開示の態様として有効である。

【発明の効果】

【0009】

本開示によれば、ゲートリーク電流および絶縁リーク電流の双方を低減できる。

【図面の簡単な説明】

【0010】

【図1】実施の形態に係る電界効果トランジスタの構造を概略的に示す図である。

【図2】図２（ａ），（ｂ）は、圧縮応力および引張応力を説明する図である。

【図3】絶縁層の膜応力とソース－ドレイン間の絶縁リーク電流の関係を示すグラフである。

【図4】絶縁層の膜応力とゲート－ドレイン間のゲートリーク電流の関係を示すグラフである。

【発明を実施するための形態】

【0011】

以下、図面を参照しながら、本開示を実施するための形態について詳細に説明する。なお、説明において同一の要素には同一の符号を付し、重複する説明を適宜省略する。

【0012】

図１は、実施の形態に係る電界効果トランジスタ１０の構造を概略的に示す図である。電界効果トランジスタ（ＦＥＴ）１０は、基板１２と、チャネル層１４と、電子供給層１６と、キャップ層１８と、ソース電極２０と、ドレイン電極２２と、ゲート電極２４と、絶縁層２６と、を備える。

【0013】

ＦＥＴ１０は、いわゆる窒化ガリウム（ＧａＮ）系のトランジスタであり、チャネル層１４、電子供給層１６およびキャップ層１８にＧａＮ系の窒化物半導体を用いる。ここで、ＧａＮ系の窒化物半導体とは、Ａｌ_ｘＧａ_ｙＩｎ_{１－ｘ－ｙ}Ｎ（０≦ｘ＜１、０＜ｙ≦１、０＜ｘ＋ｙ≦１）で表される化合物であり、少なくともＧａＮが含まれる化合物である。また、ＦＥＴ１０は、チャネル層１４と電子供給層１６の界面近傍に二次元電子ガス（２ＤＥＧ）層２８が形成される高電子移動度トランジスタ（ＨＥＭＴ）である。

【0014】

基板１２は、窒化物半導体の結晶成長に適した材料で構成され、炭化ケイ素（ＳｉＣ）やサファイア（Ａｌ_２Ｏ_３）、ケイ素（Ｓｉ）で構成される。ある実施例において、基板１２は、半絶縁性のＳｉＣ基板である。

【0015】

チャネル層１４は、基板１２の上に設けられるＧａＮ系の窒化物半導体層である。チャネル層１４の厚さは、１００ｎｍ以上１０μｍ以下である。ある実施例において、チャネル層１４はＧａＮ層であり、チャネル層１４の厚さは９００ｎｍである。基板１２とチャネル層１４の間にＡｌＮからなる核生成層を挿入してもよいし、炭素（Ｃ）または鉄（Ｆｅ）を添加したＧａＮバッファ層を挿入してもよい。

【0016】

電子供給層１６は、チャネル層１４の上に設けられるＧａＮ系の窒化物半導体層である。電子供給層１６の厚さは、５ｎｍ以上５０ｎｍ以下である。ある実施例において、電子供給層１６はＡｌＧａＮ層であり、電子供給層１６の厚さは１７．５ｎｍであり、電子供給層１６のＡｌＮモル分率ｘは０．２２である。電子供給層１６は、不純物としてシリコン（Ｓｉ）がドープされたｎ型ＡｌＧａＮ層であってもよい。チャネル層１４と電子供給層１６の接合界面近傍には、２ＤＥＧ層２８が形成される。

【0017】

キャップ層１８は、電子供給層１６の上に設けられるＧａＮ系の窒化物半導体層である。キャップ層１８の厚さは、１ｎｍ以上１００ｎｍ以下である。ある実施例において、キャップ層１８はＧａＮ層であり、キャップ層１８の厚さは３ｎｍである。キャップ層１８は、Ｓｉがドープされたｎ型ＧａＮ層であってもよい。なお、キャップ層１８は必須の構成ではなく、キャップ層１８が設けられなくてもよい。

【0018】

チャネル層１４、電子供給層１６およびキャップ層１８は、有機金属化学気相成長（ＭＯＶＰＥ）法などの公知のエピタキシャル成長法を用いて形成できる。

【0019】

ソース電極２０およびドレイン電極２２は、キャップ層１８の上に設けられる。ソース電極２０およびドレイン電極２２は、キャップ層１８とオーミック接触可能な金属材料で構成される。ソース電極２０およびドレイン電極２２は、例えば、Ｔｉ／Ａｌ／Ｎｉ／Ａｕ、Ｔｉ／Ａｌ／Ｎｂ／Ａｕ、または、Ｍｏ／Ａｌ／Ｍｏ／Ａｕなどの積層構造を成膜した後、６００℃～９００℃の高温処理により合金化することで形成される。なお、キャップ層１８を備えない構成の場合、ソース電極２０およびドレイン電極２２は、電子供給層１６の上に設けられ、電子供給層１６とオーミック接触する。

【0020】

ゲート電極２４は、キャップ層１８の上のソース電極２０とドレイン電極２２の間に設けられる。ゲート電極２４は、フィールドプレート構造を有し、埋込部２４ａと、フィールドプレート部２４ｂとを有する。埋込部２４ａは、絶縁層２６の開口部２６ａに設けられ、キャップ層１８と接触するように設けられる。フィールドプレート部２４ｂは、埋込部２４ａおよび絶縁層２６の上に設けられる。ゲート電極２４は、キャップ層１８とショットキー接触する金属材料で構成され、例えば、Ｎｉ／Ａｕの積層構造で構成される。なお、キャップ層１８を備えない構成の場合、ゲート電極２４は、電子供給層１６の上に設けられ、電子供給層１６とショットキー接触する。ゲート電極２４は、フィールドプレート部２４ｂを有しない構成であってもよい。

【0021】

ソース電極２０、ドレイン電極２２およびゲート電極２４は、蒸着法やスパッタリング法などの公知の技術を用いて形成される。

【0022】

絶縁層２６は、キャップ層１８の上に設けられ、ソース電極２０、ドレイン電極２２およびドレイン電極２２が設けられていないキャップ層１８の露出面を被覆するよう形成される。つまり、絶縁層２６は、キャップ層１８の上のソース電極２０とゲート電極２４の間およびゲート電極２４とドレイン電極２２の間に設けられる。絶縁層２６は、キャップ層１８とゲート電極２４のフィールドプレート部２４ｂの間にも配置されており、フィールドプレート部２４ｂの下に潜り込むように形成されている。絶縁層２６は、ソース電極２０およびドレイン電極２２の少なくとも一部の上に重なるように設けられる。絶縁層２６は、ソース電極２０およびドレイン電極２２の上に重ならないように設けられてもよい。

【0023】

絶縁層２６は、窒素およびシリコンを含む誘電体材料で構成され、窒化シリコン（ＳｉＮｘ）を主成分とする材料で構成される。絶縁層２６は、窒素源としてアンモニア（ＮＨ_３）や窒素（Ｎ_２）を用い、シリコン源としてシラン（ＳｉＨ_４）を用いたプラズマ化学気相成長（ＰＥＣＶＤ）法により形成できる。絶縁層２６は、水素（Ｈ）、炭素（Ｃ）、酸素（Ｏ）などを含んでもよい。絶縁層２６の厚さは、５ｎｍ以上５００ｎｍ以下であり、例えば６０ｎｍ程度である。絶縁層２６の屈折率は、１．８以上２．０以下である。

【0024】

絶縁層２６をＳｉＮｘで構成することにより、電流コラプスを好適に改善することができる。また、絶縁層２６の膜応力を所定値にすることで、ゲート－ドレイン間のゲートリーク電流およびソース－ドレイン間の絶縁リーク電流を好適に低減することができる。具体的には、絶縁層２６の膜応力を１００ＭＰａ以下の圧縮応力または４０ＭＰａ以下の引張応力とすることで、ゲートリーク電流および絶縁リーク電流の双方を好適に低減できる。

【0025】

図２（ａ），（ｂ）は、圧縮応力および引張応力を説明する図であり、基板３２の上に薄膜３４が設けられる積層体３０における応力の向きを示している。薄膜３４の膜応力は、基板３２に及ぼす応力の向きにより定義される。図２（ａ）は、薄膜３４の膜応力が「圧縮応力」となる状態を示し、積層体３０が上に凸となる応力が生じている。図２（ｂ）は、薄膜３４の膜応力が「引張応力」となる状態を示し、積層体３０が下に凸となる応力が生じている。

【0026】

図３は、絶縁層２６の膜応力とソース－ドレイン間の絶縁リーク電流の関係を示すグラフである。図３に示す膜応力は、ＦＥＴ１０と同一の条件および膜厚でＳｉ基板上に成膜したＳｉＮｘにおける測定値である。絶縁リーク電流の評価は、ＦＥＴ１０の窒化物半導体層（チャネル層１４、電子供給層１６およびキャップ層１８）にホウ素イオン（Ｂ^＋）を注入して、チャネル層１４を絶縁化した評価用素子（ＴＥＧ）を用いた。基板１２は、半絶縁性ＳｉＣ基板である。図３のグラフは、ソース電極２０とドレイン電極２２の距離を３μｍとし、ソース電極２０とドレイン電極２２の間に４０Ｖの電圧を印加した場合において、ソース－ドレイン間を流れる電流の測定結果を示す。チャネル層１４が絶縁化されているため、ソース－ドレイン間を流れる電流は主に絶縁層２６を介して流れていると考えられる。

【0027】

図３のグラフでは、絶縁層２６の膜応力が圧縮応力となる場合を負とし、引張応力となる場合を正としている。図示されるように、グラフの左側の圧縮応力の領域では、応力の絶対値が小さくなるほど絶縁リーク電流が小さくなることが分かる。また、グラフの右側の引張応力の領域では、応力の絶対値が大きくなるほど絶縁リーク電流が小さくなることが分かる。ＨＥＭＴにおいて好ましいとされる絶縁リーク電流は１０^－７Ａ／ｍｍ以下であり、絶縁層２６の膜応力が１００ＭＰａ以下の圧縮応力となる場合、または、引張応力となる場合に実現されることが分かる。特に、絶縁層２６の膜応力が５０ＭＰａ以下の圧縮応力となる場合、または、引張応力となる場合、絶縁リーク電流を１０^－８Ａ／ｍｍ以下にできる。

【0028】

図４は、絶縁層２６の膜応力とゲート－ドレイン間のゲートリーク電流の関係を示すグラフである。図４に示す膜応力は、ＦＥＴ１０と同一の条件および膜厚でＳｉ基板上に成膜したＳｉＮｘにおける測定値である。図４のグラフは、ゲート電極２４とドレイン電極２２の距離を１μｍとし、ゲート電極２４とドレイン電極２２の間に４０Ｖの電圧を印加した場合において、ゲート－ドレイン間を流れる電流の測定結果を示す。基板１２は、半絶縁性ＳｉＣ基板である。図示されるように、グラフの左側の圧縮応力の領域では、応力の絶対値が小さくなるほど絶縁リーク電流が増大し、グラフの右側の引張応力の領域では、応力の絶対値が大きくなるほど絶縁リーク電流が増大することが分かる。ＨＥＭＴにおいて好ましいとされるゲートリーク電流は１０^－４Ａ／ｍｍ以下であり、絶縁層２６の膜応力が圧縮応力となる場合、または、４０ＭＰａ以下の引張応力となる場合に実現されることが分かる。

【0029】

図３および図４のグラフから、絶縁リーク電流およびゲートリーク電流の膜応力依存性は、互いに逆の関係になることが分かる。また、絶縁層２６の膜応力を１００ＭＰａ以下の圧縮応力または４０ＭＰａ以下の引張応力とすることで、絶縁リーク電流およびゲートリーク電流の双方を好ましい値に低減できることが分かる。

【0030】

絶縁層２６の膜応力は、主に、窒化シリコン（ＳｉＮｘ）の組成を調整することで制御できる。言いかえれば、絶縁層２６における窒素に対するシリコンの含有率（つまり、Ｓｉ／Ｎ比）を制御することで、絶縁層２６の膜応力を調整できる。ＳｉＮｘの膜応力は、Ｓｉ／Ｎ比を大きくする（つまり、Ｓｉを多くする）ほどマイナス側（図３および図４のグラフの左側）となり、圧縮応力の絶対値が増加する、または、引張応力の絶対値が減少する傾向にある。絶縁層２６の膜応力を１００ＭＰａ以下の圧縮応力または４０ＭＰａ以下の引張応力とするには、例えばＰＥＣＶＤのＲＦ周波数を２７ＭＨｚとし、アンモニア（ＮＨ_３）に対するシラン（ＳｉＨ_４）の流量比（つまり、ＳｉＨ_４／ＮＨ_３）を０．５以上１．０以下とすればよく、より好ましくは０．６以上０．９以下とすればよい。なお、ＰＥＣＶＤのＲＦ周波数を１３．５６ＭＨｚとする場合、ＳｉＨ_４／ＮＨ_３の流量比を０．２以上０．５以下とすればよく、より好ましくは０．３以上０．４以下にすればよい。このような絶縁層２６はプラズマＣＶＤ装置（商品名：ＰＤ－２２０ＮＬ、サムコ株式会社製）を用いて形成することができる。

【0031】

絶縁リーク電流およびゲートリーク電流の膜応力依存性のメカニズムについて以下のような知見が得られている。フーリエ変換赤外線分光（ＦＴ－ＩＲ）の測定結果によると、絶縁層２６の膜応力が圧縮応力（図３および図４のグラフの左側）となる領域では、圧縮応力の絶対値が大きくなるほど絶縁層２６に含まれる窒素と水素の結合強度が増加することが示された。この結果から、圧縮応力の絶対値が大きくなるほど、Ｎ－Ｈ結合に関連したトラップ密度が増加して絶縁層２６の絶縁性能が低下すると考えられる。また、伝送線路モデル（ＴＬＭ）測定の結果、絶縁層２６の膜応力が引張応力（図３および図４のグラフの右側）となる領域では、引張応力の絶対値が大きくなるほど２ＤＥＧ層２８のシート抵抗が減少することが示された。この結果から、絶縁膜２６の引張応力の絶対値が大きくなるほどＡｌＧａＮ層１６に加わる引張応力も増加し、ＡｌＧａＮ／ＧａＮヘテロ構造の圧電効果に起因して２ＤＥＧ層２８のキャリア濃度が増加するものと考えられる。その結果、ゲート電極２４の端部における電界集中が強められてゲートリーク電流が発生すると推定される。本実施の形態によれば、絶縁リーク電流およびゲートリーク電流の膜応力依存性を好適にバランスさせることで、絶縁リーク電流およびゲートリーク電流の双方を低減したＦＥＴ１０を提供できる。

【0032】

以上、本開示を実施の形態にもとづいて説明した。本開示は上記実施の形態に限定されず、種々の設計変更が可能であり、様々な変形例が可能であること、またそうした変形例も本開示の範囲にあることは、当業者に理解されるところである。

【0033】

上述の実施の形態では、ＧａＮ－ＨＥＭＴの例を説明したが、本開示は、ＨＥＭＴとは異なる種類の電界効果トランジスタに適用されてもよい。本開示は、ＭＩＳ（金属－絶縁体－半導体）型、ＭＯＳ（金属－酸化物－半導体）型、ＭＥＳ（金属－半導体）型といった他の種類のＦＥＴにおける絶縁膜に適用されてもよい。

【符号の説明】

【0034】

１０…電界効果トランジスタ（ＦＥＴ）、１２…基板、１４…チャネル層、１６…電子供給層、１８…キャップ層、２０…ソース電極、２２…ドレイン電極、２４…ゲート電極、２６…絶縁層。

【図1】

【図2】

【図3】

【図4】