特許 7499089 表示装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-06-05

(45)【発行日】2024-06-13

(54)【発明の名称】表示装置

(51)【国際特許分類】

   G09F 9/30 20060101AFI20240606BHJP

   G09F 9/00 20060101ALI20240606BHJP

   H10K 59/10 20230101ALI20240606BHJP

   H01L 21/336 20060101ALN20240606BHJP

   H01L 29/786 20060101ALN20240606BHJP

【ＦＩ】

G09F9/30 330

G09F9/00 309A

G09F9/00 338

G09F9/30 338

G09F9/30 365

H10K59/10

H01L29/78 626C

【請求項の数】 14

(21)【出願番号】P 2020110292

(22)【出願日】2020-06-26

(65)【公開番号】P2021105704

(43)【公開日】2021-07-26

【審査請求日】2023-06-01

(31)【優先権主張番号】P 2019236647

(32)【優先日】2019-12-26

(33)【優先権主張国・地域又は機関】JP

(73)【特許権者】

【識別番号】303018827

【氏名又は名称】Ｔｉａｎｍａ Ｊａｐａｎ株式会社

(73)【特許権者】

【識別番号】520272868

【氏名又は名称】武漢天馬微電子有限公司

(74)【代理人】

【識別番号】110001678

【氏名又は名称】藤央弁理士法人

(72)【発明者】

【氏名】松枝 洋二郎

(72)【発明者】

【氏名】河内 玄士朗

【審査官】石本 努

(56)【参考文献】

【文献】特開２０１７－２１６３２３（ＪＰ，Ａ）

【文献】国際公開第２０１９／０８２８４７（ＷＯ，Ａ１）

【文献】米国特許出願公開第２０１５／０１２３０９８（ＵＳ，Ａ１）

【文献】特開２０００－３５３８０９（ＪＰ，Ａ）

【文献】特開２０１７－０４９５６８（ＪＰ，Ａ）

【文献】特開２００１－１６８３４６（ＪＰ，Ａ）

【文献】特開２０１７－０８４８４６（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０９Ｆ９／００－９／４６

Ｈ０１Ｌ２１／３３６

２９／７８６

Ｈ０５Ｂ３３／００－３３／２８

４４／００

４５／６０

Ｈ１０Ｋ５０／００－９９／００

(57)【特許請求の範囲】

【請求項1】

第１ポリイミド層と、
前記第１ポリイミド層上に直接接触して形成されている第１シリコン酸化物層と、
前記第１シリコン酸化物層上に直接接触して形成されているアモルファスシリコン層と、
前記アモルファスシリコン層に上に直接接触して形成されている第２ポリイミド層と、
前記第２ポリイミド層上に形成されている、複数の発光素子と、
前記第２ポリイミド層上に形成されている、前記複数の発光素子の発光を制御するためのトランジスタアレイと、
前記トランジスタアレイと前記第２ポリイミド層との間に形成されている、透明導電層と、
前記透明導電層と前記第２ポリイミド層との間において、前記透明導電層及び前記第２ポリイミド層それぞれに直接接触して形成されている、第２シリコン酸化物層と、
前記トランジスタアレイのポリシリコン層と、
前記ポリシリコン層と前記透明導電層との間に形成され、前記透明導電層に直接接触している第３シリコン酸化物層と、
前記ポリシリコン層と前記第３シリコン酸化物層との間に形成されている、シリコン窒化物層と、
前記ポリシリコン層と前記シリコン窒化物層との間に形成され、前記ポリシリコン層に直接接触している第４シリコン酸化物層と、
を含む表示装置。

【請求項2】

請求項１に記載の表示装置であって、
前記第２シリコン酸化物層及び前記透明導電層は、前記第２ポリイミド層の全面を覆う、
表示装置。

【請求項3】

請求項１に記載の表示装置であって、
前記透明導電層は電気的に浮いている、
表示装置。

【請求項4】

請求項１に記載の表示装置であって、
前記透明導電層はＩＴＯ層又はＩＺＯ層である、
表示装置。

【請求項5】

請求項１に記載の表示装置であって、
前記透明導電層は、アモルファスシリコンで形成されている、
表示装置。

【請求項6】

請求項５に記載の表示装置であって、
前記透明導電層の厚みは１．０ｎｍ以上であり５．０ｎｍ以下である、
表示装置。

【請求項7】

請求項１に記載の表示装置であって、
前記アモルファスシリコン層と前記透明導電層の厚みの和は５．０ｎｍ以下である、
表示装置。

【請求項8】

請求項１に記載の表示装置であって、
前記トランジスタアレイは、トップゲートポリシリコン薄膜トランジスタで構成されている、
表示装置。

【請求項9】

請求項１に記載の表示装置であって、
前記透明導電層はＩＺＯ層であり、
前記複数の発光素子のアノード電極は、二つのＩＺＯ層と前記二つのＩＺＯ層の間の反射金属層とを含む、
表示装置。

【請求項10】

請求項１に記載の表示装置であって、
前記第２ポリイミド層は、前記第１ポリイミド層より薄い、
表示装置。

【請求項11】

表示装置の製造方法であって、
第１シリコン酸化物層を、第１ポリイミド層上に直接に形成する第１ステップと、
アモルファスシリコン層を、前記第１シリコン酸化物層上に直接に形成する第２ステップと、
第２ポリイミド層を、前記アモルファスシリコン層上に直接に形成する第３ステップと、
第２シリコン酸化物層を、前記第２ポリイミド層上に直接に形成する第４ステップと、
透明導電層を、前記第２シリコン酸化物層上に直接に形成する第５ステップと、
前記第２シリコン酸化物層上に、複数の発光素子の発光を制御するためのトランジスタアレイを、形成する第６ステップと、
を含み、
前記表示装置の製造方法は、さらに、前記第６ステップの前に、
第３シリコン酸化物層を前記透明導電層上に直接に形成する第７ステップと、
シリコン窒化物層を、前記第３シリコン酸化物層上に形成する第８ステップと、
第４シリコン酸化物層を、前記シリコン窒化物層上に形成する第９ステップと、
を含み、
前記第６ステップは、ポリシリコン層を、前記第４シリコン酸化物層上に直接に形成するステップを含む、
表示装置の製造方法。

【請求項12】

請求項１１に記載の表示装置の製造方法であって、
前記第４ステップは、シリコン酸化物を堆積して前記第２シリコン酸化物層を形成し、前記第２シリコン酸化物層のパターニングを行うことなく終了し、
前記第５ステップは、透明導電体を堆積して前記透明導電層を形成し、前記透明導電層のパターニングを行うことなく終了する、
表示装置の製造方法。

【請求項13】

請求項１１に記載の表示装置の製造方法であって、
前記第６ステップは、ポリシリコン層に不純物をドープした後の、不活性ガス雰囲気での加熱処理を含む、
表示装置の製造方法。

【請求項14】

請求項１１に記載の表示装置の製造方法であって、
前記第６ステップは、第２アモルファスシリコン層を形成した後、レーザアニールにより前記第２アモルファスシリコン層をポリシリコン層に変化させる前に、不活性ガス雰囲気での加熱処理を含む、
表示装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、表示装置に関する。

【背景技術】

【0002】

ＯＬＥＤ（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ－Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）素子は電流駆動型の自発光素子であるため、バックライトが不要となる上に、低消費電力、広視野角、高コントラスト比が得られるなどのメリットがある。また、有機ELデバイスを用いたフレキシブルＯＬＥＤ表示装置は、バックライトを必要としないため、超薄型で柔軟なフレキシブル表示装置を実現できる。

【0003】

従来のフレキシブルＯＬＥＤ表示装置の基板構造は、１０ｕｍから１５ｕｍ厚のポリイミド膜上に、シリコン酸化物層、シリコン窒化物層及びシリコン酸化物層を順次積層する構造を有し、その基板上にＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）アレイが形成される。

【先行技術文献】

【特許文献】

【0004】

【文献】特開２０１７－２１６３２３号公報

【文献】特開２０１８－６６７１号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

ポリイミド膜を基板として使用するフレキシブルＯＬＥＤ表示装置においては、ガラス基板のＯＬＥＤ表示装置に比べ、イメージリテンション（可逆的な残像）が強いことが課題となっている。

【課題を解決するための手段】

【0006】

本開示の一態様の表示装置は、第１ポリイミド層と、前記第１ポリイミド層上に直接接触して形成されている第１シリコン酸化物層と、前記第１シリコン酸化物層上に直接接触して形成されているアモルファスシリコン層と、前記アモルファスシリコン層に上に直接接触して形成されている第２ポリイミド層と、前記第２ポリイミド層上に形成されている、複数の発光素子と、前記第２ポリイミド層上に形成されている、前記複数の発光素子の発光を制御するためのトランジスタアレイと、前記トランジスタアレイと前記第２ポリイミド層との間に形成されている、透明導電層と、前記透明導電層と前記第２ポリイミド層との間において、前記透明導電層及び前記第２ポリイミド層それぞれに直接接触して形成されている、第２シリコン酸化物層と、を含む。

【発明の効果】

【0007】

本開示の一態様によれば、表示装置を構成する積層膜が製造中に剥離するのを防止し、または折り曲げ耐性が向上した表示装置におけるイメージリテンションを低減できる。

【図面の簡単な説明】

【0008】

【図1】ＯＬＥＤ表示装置の構成例を模式的に示す。

【図2A】画素回路の構成例を示す。

【図2B】画素回路の他の構成例を示す。

【図3】従来のフレキシブル基板上のＴＦＴとガラス基板上のＴＦＴの特性の比較評価結果を示す。

【図4】ＴＦＴ基板のフレキシブル基板、駆動ＴＦＴ及びＯＬＥＤ素子、並びに、封止構造部の断面構造を模式的に示す。

【図5A】ＯＬＥＤ表示装置の製造方法の一例のバックプレーンの製造工程を示す。

【図5B】ＯＬＥＤ表示装置の製造方法の一例のバックプレーンの製造工程を示す。

【図6A】比較例のＯＬＥＤ表示装置の断面を模式的に示す。

【図6B】実施形態の透明導電層を含むＯＬＥＤ表示装置の断面を模式的に示す。

【発明を実施するための形態】

【0009】

以下、添付図面を参照して本発明の実施形態を説明する。本実施形態は本発明を実現するための一例に過ぎず、本発明の技術的範囲を限定するものではないことに注意すべきである。各図において共通の構成については同一の参照符号が付されている。説明をわかりやすくするため、図示した物の寸法、形状については、誇張して記載している場合もある。

【0010】

以下に開示するＯＬＥＤ（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ－Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）表示装置は、ポリイミド層とＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）アレイとの間に透明導電層を含む。透明導電層は、ポリイミド層内の電荷による電界がＴＦＴの特性に与える影響を低減し、イメージリテンションを低減できる。また、透明導電層は、パターニングすることなく、後工程におけるアライメントへの影響を避けることができる。

【0011】

以下に開示するＯＬＥＤ表示装置は、さらに、透明導電層とポリイミド層との間に密着改善層を含む。密着改善層により、透明導電層のポリイミド層からの剥がれを防止することができる。なお、本実施形態の特徴は、ＯＬＥＤ表示装置と異なる自発光型の表示装置に適用することができる。
［全体構成］

【0012】

図１は、ＯＬＥＤ表示装置１０の構成例を模式的に示す。ＯＬＥＤ表示装置１０は、ＯＬＥＤ素子（発光素子）が形成されるＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）基板１００と、ＯＬＥＤ素子を封止する封止構造部２００を含んで構成されている。ＴＦＴ基板１００の表示領域１２５の外側のカソード電極形成領域１１４の周囲に、走査ドライバ１３１、エミッションドライバ１３２、保護回路１３３、ドライバＩＣ１３４、デマルチプレクサ１３６が配置されている。

【0013】

ドライバＩＣ１３４は、ＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）１３５を介して外部の機器と接続される。走査ドライバ１３１はＴＦＴ基板１００の走査線を駆動する。エミッションドライバ１３２は、エミッション制御線を駆動して、各画素の発光を制御する。保護回路１３３は、ＴＦＴ基板における素子の静電破壊を防ぐ。ドライバＩＣ１３４は、例えば、異方性導電フィルム（ＡＣＦ：Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）を用いて実装される。

【0014】

ドライバＩＣ１３４は、走査ドライバ１３１及びエミッションドライバ１３２に電源及びタイミング信号（制御信号）を与える。さらに、ドライバＩＣ１３４は、デマルチプレクサ１３６に、電源及びデータ信号を与える。

【0015】

デマルチプレクサ１３６は、ドライバＩＣ１３４の一つのピンの出力を、ｄ本（ｄは２以上の整数）のデータ線に順次出力する。デマルチプレクサ１３６は、ドライバＩＣ１３４からのデータ信号の出力先データ線を、走査期間内にｄ回切り替えることで、ドライバＩＣ１３４の出力ピン数のｄ倍のデータ線を駆動する。
［回路構成］

【0016】

ＴＦＴ基板１００上には、複数の副画素のアノード電極にそれぞれ供給する電流を制御する複数の画素回路が形成されている。図２Ａは、画素回路の構成例を示す。各画素回路は、駆動トランジスタＴ１と、選択トランジスタＴ２と、エミッショントランジスタＴ３と、保持容量Ｃ１とを含む。画素回路は、ＯＬＥＤ素子Ｅ１の発光を制御する。トランジスタは、ＴＦＴである。

【0017】

選択トランジスタＴ２は副画素を選択するスイッチである。選択トランジスタＴ２はｐチャネル型ＴＦＴであり、ゲート端子は、走査線１０６に接続されている。ソース端子は、データ線１０５に接続されている。ドレイン端子は、駆動トランジスタＴ１のゲート端子に接続されている。

【0018】

駆動トランジスタＴ１はＯＬＥＤ素子Ｅ１の駆動用のトランジスタ（駆動ＴＦＴ）である。駆動トランジスタＴ１はｐチャネル型ＴＦＴであり、そのゲート端子は選択トランジスタＴ２のドレイン端子に接続されている。駆動トランジスタＴ１のソース端子は電源線１０８（Ｖｄｄ）に接続されている。ドレイン端子は、エミッショントランジスタＴ３のソース端子に接続されている。駆動トランジスタＴ１のゲート端子とソース端子との間に保持容量Ｃ１が形成されている。

【0019】

エミッショントランジスタＴ３は、ＯＬＥＤ素子Ｅ１への駆動電流の供給と停止を制御するスイッチである。エミッショントランジスタＴ３はｐチャネル型ＴＦＴであり、ゲート端子はエミッション制御線１０７に接続されている。エミッショントランジスタＴ３のソース端子は駆動トランジスタＴ１のドレイン端子に接続されている。エミッショントランジスタＴ３のドレイン端子は、ＯＬＥＤ素子Ｅ１に接続されている。

【0020】

次に、画素回路の動作を説明する。走査ドライバ１３１が走査線１０６に選択パルスを出力し、選択トランジスタＴ２をオン状態にする。データ線１０５を介してドライバＩＣ１３４から供給されたデータ電圧は、保持容量Ｃ１に格納される。保持容量Ｃ１は、格納された電圧を、１フレーム期間を通じて保持する。保持電圧によって、駆動トランジスタＴ１のコンダクタンスがアナログ的に変化し、駆動トランジスタＴ１は、発光階調に対応した順バイアス電流をＯＬＥＤ素子Ｅ１に供給する。

【0021】

エミッショントランジスタＴ３は、駆動電流の供給経路上に位置する。エミッションドライバ１３２は、エミッション制御線１０７に制御信号を出力して、エミッショントランジスタＴ３のオンオフを制御する。エミッショントランジスタＴ３がオン状態のとき、駆動電流がＯＬＥＤ素子Ｅ１に供給される。エミッショントランジスタＴ３がオフ状態のとき、この供給が停止される。エミッショントランジスタＴ３のオンオフを制御することにより、１フィールド周期内の点灯期間（デューティ比）を制御することができる。

【0022】

図２Ｂは、画素回路の他の構成例を示す。当該画素回路は、図２ＡのエミッショントランジスタＴ３に代えて、リセットトランジスタＴ４を有する。リセットトランジスタＴ４は、基準電圧供給線１１０とＯＬＥＤ素子Ｅ１のアノードとの電気的接続を制御する。リセットトランジスタＴ４のゲートにリセット制御線１０９からリセット制御信号が供給されることによりこの制御が行われる。

【0023】

リセットトランジスタＴ４は、様々な目的で使用することができる。リセットトランジスタＴ４は、例えば、ＯＬＥＤ素子Ｅ１間のリーク電流によるクロストークを抑制するために、一旦、ＯＬＥＤ素子Ｅ１のアノード電極を黒信号レベル以下の十分低い電圧にリセットする目的で使用しても良い。

【0024】

他にも、リセットトランジスタＴ４は、駆動トランジスタＴ１の特性を測定する目的で使用してもよい。例えば、駆動トランジスタＴ１を飽和領域、リセットトランジスタＴ４を線形領域で動作するようにバイアス条件を選んで、電源線１０８（Ｖｄｄ）から基準電圧供給線１１０（Ｖｒｅｆ）に流れる電流を測定すれば、駆動トランジスタＴ１の電圧・電流変換特性を正確に測定することができる。副画素間の駆動トランジスタＴ１の電圧・電流変換特性の違いを補償するデータ信号を外部回路で生成すれば、均一性の高い表示画像を実現できる。

【0025】

一方、駆動トランジスタＴ１をオフ状態にしてリセットトランジスタＴ４をリニア領域で動作させ、ＯＬＥＤ素子Ｅ１を発光させる電圧を基準電圧供給線１１０から印加すれば、ＯＬＥＤ素子Ｅ１の電圧・電流特性を正確に測定することができる。例えば、長時間の使用によってＯＬＥＤ素子Ｅ１が劣化した場合にも、その劣化量を補償するデータ信号を外部回路で生成すれば、長寿命化を実現できる。

【0026】

図２Ａ及び２Ｂの画素回路は例であって、画素回路は他の回路構成を有してよい。図２Ａ及び２Ｂの画素回路はｐチャネル型ＴＦＴを使用しているが、画素回路はｎチャネル型ＴＦＴを使用してもよい。
［イメージリテンション］

【0027】

従来のフレキシブルＯＬＥＤ表示装置の基板構造は、１０ｕｍから１５ｕｍ厚のポリイミド膜上に、シリコン酸化物層、シリコン窒化物層及びシリコン酸化物層を順次積層する構造を有し、その基板上にＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）アレイが形成される。

【0028】

ポリイミド膜を基板として使用するフレキシブルＯＬＥＤ表示装置においては、ガラス基板のＯＬＥＤ表示装置に比べ、イメージリテンション（可逆的な残像）が強い。図３は、従来のフレキシブル基板上のＴＦＴとガラス基板上のＴＦＴの特性の比較評価結果を示す。

【0029】

図３に示すグラフにおいて、線２５１はガラス基板上のＴＦＴに対して白を表示するデータ信号を与えた後にグレーを表示するデータ信号を与えた時の、駆動電流の時間変化を示す。線２５２はガラス基板上のＴＦＴに対して黒を表示するデータ信号を与えた後にグレーを表示するデータ信号を与えた時の、駆動電流の時間変化を示す。

【0030】

駆動電流は、信号の急激な変化に対して過渡応答特性（オーバーシュート）を示す。具体的には、白からグレーに切り替えた場合には線２５１に示すように、一旦目的の電流値よりやや少なめの電流値となり時間とともに徐々に増えて目的の電流値に近づいていく。一方、黒からグレーに切り替えた場合には線２５２に示すように、一旦目的の電流値よりやや大きめの電流値となり時間とともに徐々に減少して目的の電流値に近づいていく。この線２５１と２５２の電流値の変化が短時間で収束して同じ値になれば残像は見えない。しかし、実際には、駆動電流２５１及び２５２は同じ値に収束するまでにかなりの時間を要し、その差２５３が、残像の原因となる。

【0031】

また、図３に示すグラフにおいて、線２５５はフレキシブル基板（ポリイミド基板）上のＴＦＴに対して白を表示するデータ信号を与えた後にグレーを表示するデータ信号を与えた時の、駆動電流の時間変化を示す。線２５６はフレキシブル基板上のＴＦＴに対して黒を表示するデータ信号を与えた後にグレーを表示するデータ信号を与えた時の、駆動電流の時間変化を示す。駆動電流２５５及び２５６の間の差２５７が、残像の原因となる。

【0032】

従来のフレキシブル基板上のＴＦＴとガラス基板上のＴＦＴの特性の比較評価結果によれば、ガラス基板上のＴＦＴに流れる駆動電流２５１と２５２は、時間軸方向に対して、ほぼ対称的な電流過渡特性を示している。しかし、フレキシブル基板上のＴＦＴに流れる駆動電流２５５と２５６は、対称性を欠いている。つまり、フレキシブル基板上のＴＦＴを駆動すると、ガラス基板上のＴＦＴには見られない電流ドリフトが生じている。ＴＦＴによりバイアスが印加され続け、この電流ドリフトが、ＴＦＴが本来有する、対称性のある電流過渡特性に重畳される結果、イメージリテンションをより悪化させていることがわかった。

【0033】

このようにフレキシブル基板上のＴＦＴに流れる電流は、イメージリテンションを悪化させる不安定性を示す。ガラス基板上のＴＦＴでは、こうした不安定性を示さないことから、この不安定性は、ＴＦＴを駆動する際、ポリイミド膜に起因した電気的バイアスストレスによって生じていると考えるのが理にかなっている。すなわち、ポリイミド膜からの電界がＴＦＴのチャネル部に到達し、ＴＦＴの特性を変化させていることが、イメージリテンション悪化の主たる原因である。

【0034】

従って、ＴＦＴを駆動する際、ポリイミド膜に対してＴＦＴ駆動の影響を与えないようにするには、ＴＦＴとポリイミド膜の間を電気的に隔てる静電シールドを配置することが有効である。

【0035】

以下において、静電シールドによってポリイミド膜からＴＦＴのチャネル部への電界を防ぐフレキシブルＯＬＥＤ表示装置の構造を説明する。また、その構造を有するＯＬＥＤ表示装置の製造方法（プロセス条件）を説明する。
［ＯＬＥＤ表示装置の構造］

【0036】

以下において、ＯＬＥＤ表示装置の構造を説明する。図画素回路及び発光素子の構造の概略を説明する。図４は、ＴＦＴ基板１００のフレキシブル基板、駆動ＴＦＴ及びＯＬＥＤ素子、並びに、封止構造部２００の断面構造を模式的に示す。以下の説明において、上下は、図面における上下を示す。

【0037】

ＯＬＥＤ表示装置は、ＴＦＴ基板１００及び封止構造部２００を含む。ＴＦＴ基板１００は、フレキシブル基板並びにフレキシブル基板上に構成された画素回路（ＴＦＴアレイ）及びＯＬＥＤ素子を含む。画素回路及びＯＬＥＤ素子はフレキシブル基板と封止構造部２００との間に構成される。

【0038】

フレキシブル基板は、下層から、ポリイミド層（第１ポリイミド層）３０２、シリコン酸化物層（第１シリコン酸化物層、ＳｉＯｘ層）３０３、アモルファスシリコン層（ａ－Ｓｉ層）３０４、ポリイミド層（第２ポリイミド層）３０５を含む。シリコン酸化物層３０３は、ポリイミド層３０２上に直接接触して形成されている。アモルファスシリコン層３０４は、シリコン酸化物層３０３上に直接接触して形成されている。ポリイミド層３０５は、アモルファスシリコン層３０４上に直接接触して形成されている。

【0039】

ＴＦＴ基板１００は、フレキシブル基板（ポリイミド層３０５）上に、下層から、シリコン酸化物層（第２シリコン酸化物層）３０６、透明導電層３０７、シリコン酸化物層（第３シリコン酸化物層）３０８、シリコン窒化物層（ＳｉＮｘ層）３０９、及びシリコン酸化物層（第４シリコン酸化物層）３１０を含む。

【0040】

シリコン酸化物層３１０上に、画素回路（ＴＦＴアレイ）及びＯＬＥＤ素子が形成されている。上述のように、フレキシブル基板が、複数のポリイミド層３０２及び３０５を含むことにより、後述するように良好な特性をもつポリシリコンを形成するための下地層を得ることができる。

【0041】

また、ポリイミド層は水分を含み、ＴＦＴが形成される層に拡散すると、ＴＦＴ特性を悪化させることが知られている。下層のポリイミド層３０２は、上層のポリイミド層３０５に含まれる水分を低減し、ＴＦＴ特性の悪化を抑制できる。一例において、下層のポリイミド層３０２の厚みは、上層のポリイミド層３０５よりも厚い。これにより、上層のポリイミド層３０５に含まれる水分を低減し、より効果的に、ＴＦＴアレイへの水分の影響を低減することができる。

【0042】

本実施例のような複数の膜で構成されるフレキシブル積層膜において、膜どうしの密着性を考慮することは非常に重要である。密着性が考慮されないと、製造中に膜の剥離が生じ、また折り曲げ耐性が確保できない。

【0043】

シリコン酸化物層３０３及びアモルファスシリコン層３０４は、二つのポリイミド層３０２及び３０５の密着性を改善する。シリコン酸化物層３０３は、直下のポリイミド層３０２との密着性が高く、アモルファスシリコン層３０４は、直下のシリコン酸化物層３０３及び直上のポリイミド層３０５との密着性が高い。シリコン酸化物層３０３及びアモルファスシリコン層３０４により、上層のポリイミド層３０５が下層のポリイミド層３０２から剥がれることを防ぐことができる。

【0044】

ポリイミド層３０５と画素回路との間に透明導電層３０７が形成されている。膜の密着性や折り曲げ耐性の観点から、透明導電層３０７の膜厚は、例えば５０ｎｍ以下である。透明導電層３０７は、ポリイミド層３０５又は３０２に存在する電荷からの電界の画素回路内のＴＦＴへの影響を低減する。透明導電層３０７は透明であるため、後述する製造工程におけるマスクアライメントへの響を避けることができる。透明導電層３０７は、ポリイミド層３０５の全面を覆うように形成されている。これにより、より効果的にポリイミド層３０５からの電界を抑制することができると共に、後述するように、製造工程におけるパターニングが不要となる。

【0045】

本実施例では、ポリイミド層３０５と画素回路との間に透明導電層３０７を用いたが、透明導電層３０７は完全に透明である必要はなく、マスクアライメント時に反射光が影響を与えない導電膜であればよい。例えば薄いアモルファスシリコン膜であればシールド効果として機能する導電性を有しながら、反射光が弱くマスクアライメントに影響を与えず、しかも絶縁膜との密着性も良好なため十分適用可能である。

【0046】

透明導電層３０７は、接地電位が与えられる、又は、電気的に浮いた状態である。接地電位は、透明導電層３０７により、ＴＦＴとポリイミド膜の間に生じる電界の影響を効果的に抑制できる。電気的に浮いている状態であっても、透明導電層３０７は、ＴＦＴの素子面積に比べて圧倒的に大きな面積で十分な容量を有しているため、電気的には接地電位を与えた場合と同等のシールド効果を得ることがでる。本例の透明導電層３０７は、ＯＬＥＤ表示装置の構成を簡便なものとすることができる。

【0047】

透明導電層３０７は、例えば、ＩＴＯ及びＩＺＯ等のアモルファス酸化物で形成される。ＩＴＯは、その高導電性（低抵抗性）により、ポリイミド内の電荷による電界を効果的に抑制できる。ＩＺＯは、ＯＬＥＤ表示装置の折り曲げ耐性を向上できる。

【0048】

シリコン酸化物層３０６は、ポリイミド層３０５と透明導電層３０７との間において、それらに直接接触して形成されている。シリコン酸化物層３０６は、ポリイミド層３０５の全面を覆う。シリコン酸化物層３０６は、透明導電層３０７のポリイミド層３０５に対する密着性を改善することができる。

【0049】

シリコン酸化物層３０８は、透明導電層３０７上に直接接触して形成されている。シリコン酸化物層３０８は、透明導電層３０７とシリコン窒化物層３０９との密着性を改善するとともに、ＯＬＥＤ素子のための水分や酸素に対するバリア層である。シリコン窒化物層３０９は、シリコン酸化物層３０８上に直接接触して形成されている。シリコン窒化物層３０９もまたバリア層として働くので、ポリイミド層３０５からＯＬＥＤ素子の層への水分の侵入を効果的に抑制できる。

【0050】

シリコン酸化物層３１０は、シリコン窒化物層３０９上に直接接触して形成されている。シリコン酸化物層３１０は、この後に形成されるポリシリコンの良好な特性を可能とする。上述のように、下層側のシリコン酸化物層３０８は、水分及び酸素に対するバリア層であり、その厚みは、上層側のシリコン酸化物層３１０の厚みより厚い。

【0051】

上記複数の層を含むフレキシブル基板上に、ＯＬＥＤ素子が形成されている。ＯＬＥＤ素子は、下部電極（例えば、アノード電極４０８）と、上部電極（例えば、カソード電極４０２）と、有機発光多層膜４０４とを含む。カソード電極４０２とアノード電極４０８との間に、有機発光多層膜４０４が配置されている。複数のアノード電極４０８は、同一面上（例えば、平坦化膜４２１の上）に配置され、１つのアノード電極４０８の上に１つの有機発光多層膜４０４が配置されている。図４の例において、一つの副画素のカソード電極４０２は、連続する導体膜の一部である。

【0052】

図４は、トップエミッション型（ＯＬＥＤ素子）の画素構造の例である。トップエミッション型の画素構造は、光が出射する側（図面上側）に、複数の画素に共通のカソード電極４０２が配置される。カソード電極４０２は、表示領域１２５の全面を覆う形状を有する。トップエミッション型の画素構造において、アノード電極４０８は光を反射し、カソード電極４０２は光透過性をもっている。これにより、有機発光多層膜４０４からの光を封止構造部２００に向けて出射させる構成となっている。

【0053】

トップエミッション型では、光をポリイミド層側に取り出すボトムエミッション型と比べて、光取出しのための透過領域を画素領域内に設ける必要がないため、発光部を画素回路や配線の上にも形成することができるといった、画素回路のレイアウトにおいて高い自由度を有する。

【0054】

なお、ボトムエミッション型の画素構造は、透明アノード電極と反射カソード電極を有し、フレキシブル基板を介して外部に光を出射する。また、アノード電極とカソード電極の双方を光透過性材料で形成することで透明表示装置を実現することもできる。本開示のフレキシブル基板構造は、これらのうちの任意の型のＯＬＥＤ表示装置にも適用でき、さらには、ＯＬＥＤと異なる発光素子を含む表示装置に適用できる。

【0055】

副画素は、フルカラーＯＬＥＤ表示装置において一般に、赤、緑、又は青のいずれかの色を表示する。赤、緑、及び青の副画素により一つの主画素が構成される。複数の薄膜トランジスタを含む画素回路は、対応するＯＬＥＤ素子の発光を制御する。ＯＬＥＤ素子は、下部電極であるアノード電極、有機発光層、及び上部電極であるカソード電極で構成される。

【0056】

ＯＬＥＤ表示装置は、それぞれが複数のスイッチを含む複数の画素回路（ＴＦＴアレイ）を有する。複数の画素回路の各々は、シリコン酸化物層３１０とアノード電極４０８との間に形成され、複数のアノード電極４０８の各々に供給する電流を制御する。図４に示す駆動ＴＦＴは、トップゲート構造を有する。他のＴＦＴも同様に、トップゲート構造を有する。

【0057】

ポリシリコン層が、シリコン酸化物層３１０上の直接接触して存在している。ポリシリコン層にはＴＦＴのトランジスタ特性をもたらすチャネル４１５が、のちにゲート電極４１４が形成される位置に存在する。その両端には上部の配線層と電気的に接続をとるために高濃度不純物がドープされたソース／ドレイン領域４１６、４１７が存在する。

【0058】

チャネル４１５とソース／ドレイン領域４１６、４１７の間には、低濃度の不純物をドープされたＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）を形成する場合もある。なお、ＬＤＤについては、煩雑になるため図示を省略している。ポリシリコン層の上には、ゲート絶縁膜４２３を介して、ゲート電極４１４が形成されている。ゲート電極４１４の層上に層間絶縁膜４２２が形成されている。

【0059】

表示領域１２５内において、層間絶縁膜４２２上にソース／ドレイン電極４１０、４１２が形成されている。ソース／ドレイン電極４１０、４１２は、例えば、高融点金属又はその合金で形成される。ソース／ドレイン電極４１０、４１２は、層間絶縁膜４２２及びゲート絶縁膜４２３に形成されたコンタクトホール４１１、４１３を介してポリシリコン層のソース／ドレイン領域４１６、４１７に接続されている。

【0060】

ソース／ドレイン電極４１０、４１２の上に、絶縁性の有機平坦化膜４２１が形成される。平坦化膜４２１の上に、アノード電極４０８が形成されている。アノード電極４０８は、平坦化膜４２１のコンタクトホール４０９を介してソース／ドレイン電極４１２に接続されている。画素回路のＴＦＴは、アノード電極４０８の下側に形成されている。

【0061】

アノード電極４０８は、例えば、中央の反射金属層と反射金属層を挟む透明導電層で構成される。アノード電極４０８は、例えば、ＩＴＯ／Ａｇ／ＩＴＯ構造又はＩＺＯ／Ａｇ／ＩＺＯ構造を有する。ＩＺＯはＩＴＯより高抵抗であるが、ＯＬＥＤ表示装置の折り曲げ耐性を向上することができる。

【0062】

アノード電極４０８の上に、ＯＬＥＤ素子を分離する絶縁性の画素定義層（Ｐｉｘｅｌ Ｄｅｆｉｎｉｎｇ Ｌａｙｅｒ：ＰＤＬ）４０７が形成されている。ＯＬＥＤ素子は、画素定義層４０７の開口４０６に形成されている。

【0063】

アノード電極４０８の上に、有機発光多層膜４０４が形成されている。有機発光多層膜４０４は、画素定義層４０７の開口４０６及びその周囲において、画素定義層４０７に付着している。ＲＧＢの色毎に、有機発光材料を成膜して、アノード電極４０８上に、有機発光多層膜４０４が形成される。

【0064】

有機発光多層膜４０４の成膜は、メタルマスクを使用して、画素に対応する位置に有機発光材料を蒸着させる。有機発光多層膜４０４は、下層側から、例えば、正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層によって構成される。有機発光多層膜４０４の積層構造は設計により決められる。

【0065】

有機発光多層膜４０４の上にカソード電極４０２が形成されている。カソード電極４０２は、光透過性を有する電極である。カソード電極４０２は、有機発光多層膜４０４からの可視光の一部を透過させる。カソード電極４０２の層は、例えば、Ａｌ、Ｍｇ等の金属又はこれらの金属を含む合金を蒸着して、形成する。カソード電極４０２の抵抗が高く発光輝度の均一性が損なわれる場合には、さらに、ＩＴＯ、ＩＺＯ、ＺｎＯまたはＩｎ２Ｏ３などの透明電極形成用の材料で補助電極層を追加する。

【0066】

画素定義層４０７の開口４０６に形成された、アノード電極４０８、有機発光多層膜４０４及びカソード電極４０２の積層膜が、ＯＬＥＤ素子を構成する。カソード電極４０２上には、封止構造部２００が直接接触して形成されている。封止構造部（薄膜封止部）２００は、下層から、無機絶縁物（例えばＳｉＮｘ、ＡｌＯｘ）層４０１、有機平坦化膜４３１、無機絶縁物（例えばＳｉＮｘ、ＡｌＯｘ）層４３２を含む。無機絶縁物４０１及び４３２は、それぞれ、信頼性向上のために下層及び上層のパッシベーション層である。

【0067】

封止構造部２００上に、下層から、タッチスクリーンフィルム４３３、λ／４板４３４、偏光板４３５、及び樹脂カバーレンズ４３６が積層されている。λ／４板４３４及び偏光板４３５は、外部から入射した光の反射を抑制する。なお、図４を参照して説明したＯＬＥＤ表示装置の積層構造は一例であり、図４に示す層の一部が省略されてもよく、図４に示されていない層が追加されてもよい。
［製造方法］

【0068】

次に、ＯＬＥＤ表示装置の製造方法の一例を説明する。図５Ａ及び５Ｂは、ＯＬＥＤ表示装置の製造方法の一例のバックプレーンの製造工程を示す。なお、以下の説明は本実施形態の特徴を説明するためのものであって、実際のＯＬＥＤ表示装置の製造における工程の一部は省略されている。

【0069】

図５Ａに示すように、まず、ＯＬＥＤ表示装置の製造は、不図示のガラス基板（絶縁性支持基板）上に、例えば塗布及び加熱処理により、ポリイミド層３０２（第１ポリイミド層）を形成する（Ｓ１１）。ポリイミド層３０２は、フレキシブル基板に対して要求される強度を得ることができる厚みを有する。

【0070】

次に、ポリイミド層３０２上に、例えばＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法によってシリコン酸化物を堆積して、シリコン酸化物層３０３を形成する（Ｓ１３）。次に、シリコン酸化物層３０３上に、例えばＣＶＤ法によってアモルファスシリコンを堆積して、アモルファスシリコン層３０４を形成する（Ｓ１５）。

【0071】

上述のように、シリコン酸化物層３０３はポリイミド層３０２に対する密着性改善層であり、アモルファスシリコン層３０４はポリイミド層３０５（第２ポリイミド層）に対する密着性改善層である。これらの層により、ポリイミド層３０５のポリイミド層３０２からの剥がれを防止する。

【0072】

次に、アモルファスシリコン層３０４上に、例えば塗布及び加熱処理により、ポリイミド層３０５を形成する（Ｓ１７）。上述のように、ポリイミド層３０５内の水分に起因する電界のＴＦＴの特性へ影響を低減するため、ポリイミド層３０５は下層のポリイミド層３０２より薄く形成される。次に、ポリイミド層３０５上に、例えばＣＶＤ法によってシリコン酸化物層３０６を形成する（Ｓ１９）。上述のように、シリコン酸化物層３０６は上層の透明導電層３０７のポリイミド層３０５に対する密着性を改善する。

【0073】

次に、シリコン酸化物層３０６上に、例えばスパッタ法によって透明導電体を堆積して透明導電層３０７を形成する（Ｓ２１）。透明導電層３０７は、例えば、ＩＴＯ層又はＩＺＯ層のような金属酸化物薄膜の他、ＣＶＤ法によって形成されたアモルファスシリコン等の半導体膜を用いることもできる。

【0074】

一般にアモルファスシリコン薄膜は電気抵抗が高いため導電配線層として用いるのには適していないが、シールド層として用いるのには十分低い抵抗値である。出願人らの実験によると、１．０ｎｍ以上の膜厚であればポリイミド層３０５及び３０２内の電荷のＴＦＴへの影響を遮断する効果が確認された。また５．０ｎｍ以下の膜厚であれば、金属薄膜と同様に十分な透過率を確保できることも確認できた。

【0075】

さらに望ましくは、３０４層のアモルファスシリコン層の膜厚とあわせて５．０ｎｍ以下にすれば透明ディスプレイやパネル下カメラなどの透過光を用いた用途にも十分使用可能である。透明導電層３０７は透明であるため、反射金属層と異なり、パターニングを行うことなく、後工程におけるマスクアライメントへの影響を避けることができる。

【0076】

また、パターニングをしないので基板全体をＴＦＴ素子の下側から導電層で覆うこととなり、ＴＦＴ製造工程中に発生する静電気に対して見かけ上の接地電極と同様の効果を発揮し、静電気によって生じる欠陥の低減や、静電気によって生じる特性ばらつきの抑制に寄与する。

【0077】

さらに陰極が形成された後もＴＦＴ素子回路を陰極の面積以上の大きな面積でパネルモジュール全面を下から覆っているため、モジュール全体を静電シールドするのと同様の効果が得られる。例えば異方性導電膜を用いたドライバＩＣの実装端子部は、カソード電極の領域からは外れているため静電気の影響を受けやすいが、この構造であればフローティング導電膜が端子部領域全域を覆うことになり、実装工程における静電気の影響を抑制することができる。

【0078】

次に、透明導電層３０７上に、例えばＣＶＤ法によってシリコン酸化物を堆積して、シリコン酸化物層３０８を形成する（Ｓ２３）。シリコン酸化物層３０８は、水分や酸素に対するバリア層であり、スループット重視で、バリア層として適切に機能する厚みで形成され、その厚みは上層のシリコン酸化物層３１０の厚みより厚い。

【0079】

次に、シリコン酸化物層３０８上に、シリコン窒化物層３０９、シリコン酸化物層３１０及びアモルファスシリコン層を、膜質重視の製膜条件において、例えばＣＶＤ法により、連続して形成する（Ｓ２５）。これら３層は、良好な膜質を得るために、シリコン酸化物層３０８よりも低いデポジションレートで形成される。さらに、アモルファスシリコン層を加熱して脱水素処理を行う。通常、この加熱処理は、４００℃以上の空気中で行われることが多いが、本実施例において、例えば、４００℃以下、不活性ガス（例えば窒素ガス）雰囲気において実施される。これにより、ＴＦＴよりも前の工程で製膜される透明導電層３０７の結晶化による膜質の劣化を抑制しつつ良好なＴＦＴ特性を確保できる。

【0080】

以上のステップにより、フレキシブル基板が形成される。図５Ａを参照して説明した各ステップは、各層のパターニングは行うことなく終了している。

【0081】

次に、図５Ｂに示すように、ＯＬＥＤ表示装置の製造は、ＥＬＡ（Ｅｘｃｉｍｅｒ Ｌａｓｅｒ Ａｎｎｅａｌｉｎｇ）により、アモルファスシリコンを結晶化して、ポリシリコン膜を形成し（Ｓ２７）、ポリシリコン層をパターニングする（Ｓ２９）。ＥＬＡは、ＴＦＴ特性均一性を重視した条件（移動度最大条件よりかなり低めのエネルギ）で実施される

【0082】

次に、ソース／ドレイン電極４１０、４１２と接続するためのソース／ドレイン領域４１６、４１７には高濃度に不純物をドープして低抵抗化する（Ｓ３１）。同様に低抵抗化したポリシリコンは、表示領域１２５内において要素間の接続にも利用され得る。

【0083】

次に、チャネル４１５を含むポリシリコン層上に、例えばＣＶＤ法によって、例えばシリコン酸化物を堆積してゲート絶縁膜４２３を形成する（Ｓ３３）。更に、例えばスパッタ法により金属材料を堆積し、パターニングを行って、ゲート電極４１４を含む金属層を形成する（Ｓ３５）。金属層は、ゲート電極４１４の他、例えば、保持容量電極、走査線１０６、エミッション制御線１０７等を含むことができる。

【0084】

金属層として、例えばＭｏ、Ｗ、Ｎｂ、ＭｏＷ、ＭｏＮｂ、Ａｌ、Ｎｄ、Ｔｉ、Ｃｕ、Ｃｕ合金、Ａｌ合金、Ａｇ、Ａｇ合金からなる群より選択される一つの物質で単一層を形成する、又は、配線抵抗を減少させるために低抵抗物質であるＭｏ、Ｃｕ、Ａｌ又はＡｇから選択された１又は複数材料の２層構造又はそれ以上の多重構造を形成してもよい。

【0085】

次に、例えばＣＶＤ法によってシリコン窒化物を堆積して、層間絶縁膜４２２を形成する（Ｓ３７）。次に、アニール処理を行いポリシリコン層の活性化及び水素化を行う（Ｓ３９）。水素化は、シリコン窒化物で形成された層間絶縁膜４２２内の水素を利用する。このアニール処理は、例えば、４００℃以下、不活性ガス（例えば窒素ガス）雰囲気において実施される。これにより、透明導電層３０７の結晶化を抑制しつつ、良好なＴＦＴ特性を確保できる。なお、アニール処理Ｓ３９を、この後のコンタクトホール形成Ｓ４１の後に行ってもよい。

【0086】

次に、層間絶縁膜４２２及びゲート絶縁膜４２３に、異方性エッチングを行い、コンタクトホールを開口する（Ｓ４１）。ソース／ドレイン電極４１０、４１２とソース／ドレイン領域４１６、４１７とを接続するコンタクトホール４１１、４１３が、層間絶縁膜４２２及びゲート絶縁膜４２３に形成される。

【0087】

次に、例えばスパッタ法によって、例えば、Ｔｉ／Ａｌ／Ｔｉ等の導電膜を堆積し、パターニングを行って、金属層を形成する。金属層は、ソース／ドレイン電極４１０、４１２及びコンタクトホール４１１、４１３の内側を含む。この他に同じ層で、データ線１０５や電源線１０８等も形成され得る。

【0088】

次に、感光性の有機材料を堆積し、平坦化膜４２１を形成する（Ｓ４５）。露光、現像によってＴＦＴのソース／ドレイン電極４１２とアノード電極４０８を接続するためのコンタクトホール４０９を開口する。

【0089】

次に、コンタクトホール４０９を形成した平坦化膜４２１上に、アノード電極４０８を形成する（Ｓ４７）。アノード電極４０８は、例えば、ＩＴＯ、ＩＺＯ、ＺｎＯ、Ｉｎ２Ｏ３等の透明導電層、Ａｇ、Ｍｇ、Ａｌ、Ｐｔ、Ｐｄ、Ａｕ、Ｎｉ、Ｎｄ、Ｉｒ、Ｃｒ等の金属又はこれらの金属を含む合金の反射層、前記した透明導電層の３層を含む。ＩＺＯ透明導電層は、ＯＬＥＤ表示装置の折り曲げ耐性を向上することができる。なお、アノード電極４０８の３層構成は、一例であり２層でもよい。アノード電極４０８は、コンタクトホール４０９を介して、ソース／ドレイン電極４１２と接続される。

【0090】

次に、例えばスピンコーティングによって、例えば感光性の有機樹脂膜を堆積し、パターニングを行って画素定義層４０７を形成する（Ｓ４９）。パターニングにより画素定義層４０７には開口４０６が形成され、各副画素のアノード電極４０８が形成された開口４０６の底で露出する。画素定義層４０７により、各副画素の発光領域が分離される。

【0091】

以上の工程により、フレキシブル基板及びフレキシブル基板上の画素回路（ＴＦＴアレイ）を形成することができる。なお、画素定義層４０７を形成した後の工程は従来の技術により実施でき、説明を省略する。

【0092】

なお、ＯＬＥＤ表示装置の製造において、アモルファスシリコン層を加熱して脱水素処理Ｓ２５又はポリシリコン層の水素化及び活性化処理における温度が最も高い。したがって、これらの処理を例えば４００℃以下で行うことで、ＯＬＥＤ表示装置の製造における全行程が４００℃以下で実施される。また、上記工程に金属層と層間絶縁膜を形成する工程を追加して、保持容量を形成することもできる。

【0093】

上述のように、本実施形態のＯＬＥＤ表示装置は、ポリイミド層とＴＦＴアレイ（画素回路）との間に透明導電層を含む。これにより、ポリイミド層に含まれる電荷による電界のＴＦＴへの影響を低減することでＴＦＴの動作をより安定化させ、イメージリテンションを抑制できる。また、透明導電層がＴＦＴアレイの下側に配置されていることで、ＴＦＴ層にニュートラルプレーンが一致するように調整しやすくなる。ここでいうニュートラルプレーンとは、フレキシブル積層体の断面において、折り曲げ時に応力がかからない仮想面を意味する。

【0094】

図６Ａは、比較例のＯＬＥＤ表示装置の断面を模式的に示す。ＴＦＴ層５０１は、上側多層膜５０３と下側多層膜５０５との間に挟まれている。フレキシブルＯＬＥＤ表示装置において、上側多層膜５０３に多機能層が集中するため、ニュートラルプレーン５０７は、ＴＦＴ層５０１より上の上側多層膜５０３に位置している。

【0095】

図６Ｂは、本実施形態の透明導電層５１９を含むＯＬＥＤ表示装置の断面を模式的に示す。ＴＦＴ層５１１は、上側多層膜５１３と下側多層膜５１５との間に挟まれている。透明導電層５１９は、下側多層膜５１５に含まれている。このように、透明導電層５１９がＴＦＴ層５１１の下方に存在するため、ＴＦＴ層５１１にニュートラルプレーン５１７が一致するように調整しやすくなる。したがって、ＯＬＥＤ表示装置の折り曲げ信頼性を向上させることができる。

【0096】

以上、本開示の実施形態を説明したが、本開示が上記の実施形態に限定されるものではない。当業者であれば、上記の実施形態の各要素を、本開示の範囲において容易に変更、追加、変換することが可能である。ある実施形態の構成の一部を他の実施形態の構成に置き換えることが可能であり、ある実施形態の構成に他の実施形態の構成を加えることも可能である。

【符号の説明】

【0097】

１０ 表示装置、１００ ＴＦＴ基板、２００ 封止構造部、３０２ ポリイミド層、３０３ シリコン酸化物層、３０４ アモルファスシリコン層、３０５ ポリイミド層、３０６ シリコン酸化物層、３０７ 透明導電層、３０８ シリコン酸化物層、３０９ シリコン窒化物層、３１０ シリコン酸化物層、４０１ 無機絶縁物層、４０２ カソード電極、４０４ 有機発光多層膜、４０６ 開口、４０７ 画素定義層、４０８ アノード電極、４０９ コンタクトホール、４１０、４１２ ソース／ドレイン電極、４１１、４１３ コンタクトホール、４１４ ゲート電極、４１５ チャネル、４１６、４１７ ソース／ドレイン領域、４２１ 平坦化膜、４２２ 層間絶縁膜、４２３ ゲート絶縁膜、４３１ 平坦化膜、４３２ 無機絶縁物層、４３３ タッチスクリーンフィルム、４３４ λ／４板、４３５ 偏光板、４３６ 樹脂カバーレンズ、５０１、５１１ ＴＦＴ層、５０３、５１３ 上側多層膜、５０５、５１５ 下側多層膜、５０７、５１７ ニュートラルプレーン、５１９ 透明導電層

【図1】

【図2A】

【図2B】

【図3】

【図4】

【図5A】

【図5B】

【図6A】

【図6B】