特許 7499110 制御装置及びコンバータ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-06-05

(45)【発行日】2024-06-13

(54)【発明の名称】制御装置及びコンバータ

(51)【国際特許分類】

   H02M 3/155 20060101AFI20240606BHJP

   G05B 13/04 20060101ALI20240606BHJP

   G05B 13/02 20060101ALI20240606BHJP

【ＦＩ】

H02M3/155 H

G05B13/04

G05B13/02 L

【請求項の数】 11

(21)【出願番号】P 2020135539

(22)【出願日】2020-08-11

(65)【公開番号】P2022032080

(43)【公開日】2022-02-25

【審査請求日】2023-07-07

(73)【特許権者】

【識別番号】000116024

【氏名又は名称】ローム株式会社

(74)【代理人】

【識別番号】100083806

【弁理士】

【氏名又は名称】三好 秀和

(74)【代理人】

【識別番号】100133514

【弁理士】

【氏名又は名称】寺山 啓進

(72)【発明者】

【氏名】関口 大志

【審査官】佐藤 匡

(56)【参考文献】

【文献】国際公開第２０１９／１５９５０４（ＷＯ，Ａ１）

【文献】特開２０１９－２０１５４５（ＪＰ，Ａ）

【文献】特開平０４－２１１８０２（ＪＰ，Ａ）

【文献】国際公開第２００６／０６８０１２（ＷＯ，Ａ１）

【文献】国際公開第２０１９／１４６６４１（ＷＯ，Ａ１）

【文献】特開２０２０－０９６４０９（ＪＰ，Ａ）

【文献】特開昭４９－０２７８５３（ＪＰ，Ａ）

【文献】特開平０５－２４４７７０（ＪＰ，Ａ）

【文献】国際公開第２０２０／１４８８０８（ＷＯ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０２Ｍ ３／００

Ｇ０５Ｂ １３／０４

Ｇ０５Ｂ １３／０２

(57)【特許請求の範囲】

【請求項1】

コンバータの出力電圧を制御する制御装置であって、
コンバータにおいて負荷に電力を供給する電力供給ブロックの出力段からの検出信号に基づいて前記電力供給ブロックを制御するための制御信号を生成するニューラルネットワークと、
前記検出信号から機械学習により非線形動的システムによるモデルを生成するモデル生成部と、
前記モデル生成部で生成したモデルを保存するモデル保存部と、
前記モデル保存部に保存したモデルから選択した直近の前記検出信号に最適なモデルに切り替えて前記ニューラルネットワークに提供するモデル切替部と
を含み、前記ニューラルネットワークは、前記モデル切替部から提供されたモデルを用いて予測した将来の出力電圧に基づいて前記制御信号を生成する制御装置。

【請求項2】

前記ニューラルネットワークから供給された制御信号に基づいて、前記電力供給ブロックを駆動するための波形を生成する波形生成部をさらに含む請求項１に記載の制御装置。

【請求項3】

前記コンバータは、ＤＣ／ＤＣコンバータ又はＡＣ／ＤＣコンバータである請求項１又は２に記載の制御装置。

【請求項4】

コンバータであって、
負荷に電力を供給する電力供給ブロックと、
前記電力供給ブロックを制御する制御ブロックと
を含み、前記制御ブロックは、
前記電力供給ブロックの出力段からの検出信号に基づいて前記電力供給ブロックを制御するための制御信号を生成するニューラルネットワークと、
前記検出信号から機械学習により非線形動的システムによるモデルを生成するモデル生成部と、
前記モデル生成部で生成したモデルを保存するモデル保存部と、
前記モデル保存部に保存したモデルから選択した直近の前記検出信号に最適なモデルに切り替えて前記ニューラルネットワークに提供するモデル切替部と
を含み、前記ニューラルネットワークは、前記モデル切替部から提供されたモデルを用いて予測した将来の出力電圧に基づいて前記制御信号を生成するコンバータ。

【請求項5】

前記制御ブロックは、前記ニューラルネットワークから供給されたデジタルデータによる制御信号をアナログ信号に変換して前記電力供給ブロックに供給するＤ／Ａコンバータをさらに含む請求項４に記載のコンバータ。

【請求項6】

前記電力供給ブロックは、電源ラインとグランドラインの間に直列に接続されたトランジスタ及びダイオードを含み、前記トランジスタは前記制御ブロックからの制御信号に基づいて駆動され、前記トランジスタと前記ダイオードを接続するノードから電流が出力される請求項４又は５に記載のコンバータ。

【請求項7】

前記ニューラルネットワークは、前記トランジスタが活性領域で動作するように制御する請求項６に記載のコンバータ。

【請求項8】

前記電力供給ブロックは、電源ラインとグランドラインの間に直列に接続された第１トランジスタ及び第２トランジスタを含み、前記第１トランジスタ及び前記第２トランジスタは前記制御ブロックからの制御信号に基づいて駆動され、前記第１トランジスタと前記第２トランジスタを接続するノードから電流が出力される請求項４又は５に記載のコンバータ。

【請求項9】

前記ニューラルネットワークは、前記第１トランジスタ及び前記第２トランジスタの数なくとも一方が活性領域で動作するように制御する請求項８に記載のコンバータ。

【請求項10】

前記制御ブロックと、前記電力供給ブロックとは、ガルバニック絶縁された請求項４から９のいずれか一項に記載のコンバータ。

【請求項11】

ＤＣ／ＤＣコンバータ又はＡＣ／ＤＣコンバータを構成する請求項４から１０のいずれか一項に記載のコンバータ。

【発明の詳細な説明】

【技術分野】

【0001】

この発明は、コンバータを制御するための制御装置及びコンバータに関する。

【背景技術】

【0002】

従来、パルス幅変調（ＰＷＭ）を用いて入力した直流や交流の電力を所定の電圧の直流電力に変換して供給するＤＣ／ＤＣコンバータやＡＣ／ＤＣコンバータが提供されている。このようなコンバータにおいては、負荷の変動などに伴って生じ得る出力電圧の変動を低減して直流電力を安定して供給するために、目標値との偏差、その積分及び微分を用いてフィードバック制御するＰＩＤ制御が使用されることがあった。非特許文献１には、ＰＩＤ制御と人工知能のニューラルネットワークによるファジー制御とを切り替えて使用するＤＣ／ＤＣコンバータが開示されている。

【0003】

一方、非特許文献２には、自然界の生態系モデルにおけるレジーム・シフトの概念を拡張し、時系列イベントデータを適応型非線形動的システムとして表現することで、センサデータのような大規模データストリームの中から特徴を発見し、潜在的な時系列パターン、すなわちレジームを自動的に認識することで、長期的なイベント予測を実現するというＲｅｇｉｍｅＣａｓｔの手法が開示されている。

【0004】

図１は、ＲｅｇｉｍｅＣａｓｔを説明するタイムチャートである。過去の時刻ｔ_ｍから現在時刻ｔ_Ｃまでの直近の時間枠Ｘ_Ｃには、あり得るレジームの実データが異なる細線で示されている。これらの実データに異なる太線に示す複数のモデルから最適なモデルを選択して現在時刻ｔ_ｃから将来の時刻ｔ_ｓまでの時間枠Ｘ_Ｆに適用し、将来のデータを予測することができる。例えば、直近の時間枠Ｘ_Ｃのイベントストリームに基づいて、将来の時間枠Ｘ_Ｆにおける時刻ｔ_ｃからｔ_ｓまでのイベントを予測することができる。

【先行技術文献】

【非特許文献】

【0005】

【文献】Waleed Ishaq Hameed, et al., “Voltage Tracking Control of DC-DC Boost Converter Using Fuzzy Neural Network,” International Journal of Power Electronics and Drive System (IJPEDS), Vol. 9, No. 4, December 2018, pp. 1657-1665

【文献】松原靖子他、「大規模データストリームの将来予測アルゴリズム」、情報処理学会論文誌 データベース、Ｖｏｌ．９、Ｎｏ．４、３２－４５（Ｄｅｃ．２０１６）

【発明の概要】

【発明が解決しようとする課題】

【0006】

ところで、ＰＩＤ制御では、目標値との偏差、その積分及び微分を調整することで目標値に追随するように制御するが、あらゆる制御に対応することは困難であり、予期せぬ変動に対する制御時には、出力電圧にオーバーシュート、リンギングやノイズが発生したり、損失が発生したりして、出力電圧が目標値に収束するまで時間がかかっていた。

【0007】

この発明は、上述の実情に鑑みて提案されるものであって、コンバータにおいて予期せぬ変動に対しても出力電圧を目標値に迅速に収束させることができ、ひいては変動に伴って生じ得るオーバーシュート、リンギングやノイズ、損失を低減することができるような制御装置及びコンバータを提供することを目的とする。

【課題を解決するための手段】

【0008】

上述の課題を解決するために、この出願に係る制御装置は、コンバータの出力電圧を制御する制御装置であって、コンバータにおいて負荷に電力を供給する電力供給ブロックからの検出信号に基づいて電力供給ブロックを制御するための制御信号を生成するニューラルネットワークと、検出信号から機械学習により非線形動的システムによるモデルを生成するモデル生成部と、モデル生成部で生成したモデルを保存するモデル保存部と、モデル保存部に保存したモデルから選択した直近の検出信号に最適なモデルに切り替えてニューラルネットワークに提供するモデル切替部とを含み、ニューラルネットワークは、モデル切替部から提供されたモデルを用いて予測した将来の出力電圧に基づいて制御信号を生成する。

【0009】

ニューラルネットワークから供給された制御信号に基づいて、電力供給ブロックを駆動するための波形を生成する波形生成部をさらに含んでもよい。コンバータは、ＤＣ／ＤＣコンバータ又はＡＣ／ＤＣコンバータであってもよい。

【0010】

この出願に係るコンバータは、負荷に電力を供給する電力供給ブロックと、電力供給ブロックを制御する制御ブロックとを含み、制御ブロックは、電力供給ブロックからの検出信号に基づいて電力供給ブロックを制御するための制御信号を生成するニューラルネットワークと、検出信号から機械学習により非線形動的システムによるモデルを生成するモデル生成部と、モデル生成部で生成したモデルを保存するモデル保存部と、モデル保存部に保存したモデルから選択した直近の検出信号に最適なモデルに切り替えてニューラルネットワークに提供するモデル切替部とを含み、ニューラルネットワークは、モデル切替部から提供されたモデルを用いて予測した将来の出力電圧に基づいて制御信号を生成する。

【0011】

制御ブロックは、ニューラルネットワークから供給されたデジタルデータによる制御信号をアナログ信号に変換して電力供給ブロックに供給してもよい。

【0012】

電力供給ブロックは、電源ラインとグランドラインの間に直列に接続されたトランジスタ及びダイオードを含み、トランジスタは制御ブロックからの制御信号に基づいて駆動され、トランジスタとダイオードを接続するノードから電流が出力されてもよい。ニューラルネットワークは、トランジスタが活性領域で動作するように制御してもよい。

【0013】

電力供給ブロックは、電源ラインとグランドラインの間に直列に接続された第１トランジスタ及び第２トランジスタを含み、第１トランジスタ及び第２トランジスタは制御ブロックからの制御信号に基づいて駆動され、第１トランジスタと第２トランジスタを接続するノードから電流が出力されてもよい。ニューラルネットワークは、第１トランジスタ及び第２トランジスタの少なくとも一方が活性領域で動作するように制御してもよい。

【0014】

制御ブロックと、電力供給ブロックとは、ガルバニック絶縁されてもよい。ＤＣ／ＤＣコンバータ又はＡＣ／ＤＣコンバータを構成してもよい。

【発明の効果】

【0015】

この発明によると、コンバータにおいて予期せぬ変動に対しても出力電圧を目標値に迅速に収束させることができ、ひいては変動に伴って生じ得るオーバーシュート、リンギングやノイズ、損失を低減することができる。

【図面の簡単な説明】

【0016】

【図1】ＲｅｇｉｍｅＣａｓｔを説明するタイムチャートである。

【図2】第１の実施の形態の制御装置の概略的な構成を示す図である。

【図3】第２の実施の形態の制御装置の概略的な構成を示す図である。

【図4】第３の実施の形態のＤＣ／ＤＣコンバータの概略的な構成を示す図である。

【図5】第３の実施の形態のＤＣ／ＤＣコンバータの制御ブロックの概略的な構成を示す図である。

【図6】第３の実施の形態のＤＣ／ＤＣコンバータにおける波形を示すタイムチャートである。

【図7】第４の実施の形態のＤＣ／ＤＣコンバータの概略的な構成を示す図である。

【図8】第５の実施の形態のＤＣ／ＤＣコンバータの概略的な構成を示す図である。

【図9】比較例のＤＣ／ＤＣコンバータの概略的な構成を示す図である。

【図10】比較例のＤＣ／ＤＣコンバータにおける波形を示すタイムチャートである。

【発明を実施するための形態】

【0017】

以下、制御装置及びＤＣ／ＤＣコンバータの実施の形態について、図面を参照して詳細に説明する。

【0018】

本実施の形態の制御装置は、非特許文献２に開示されたようなＲｅｇｉｍｅＣａｓｔをニューロネットワークによる人工知能によって実現し、コンバータの電力供給ブロックを制御して目標値の出力電圧を供給するようにすることを想定している。制御装置は、コンバータに制御ブロックとして含まれてもよく、電力供給ブロックとともにコンバータを構成してもよい。なお、本明細書においては、ＤＣ／ＤＣコンバータ及びＡＣ／ＤＣコンバータを併せてコンバータと称している。

【0019】

（第１の実施の形態）
図２は、第１の実施の形態の制御装置の概略的な構成を示す図である。制御装置１０は、コンバータにおける電力供給ブロックを制御するための制御信号を生成するニューラルネットワーク１１を有している。ニューラルネットワーク１１は、図示しない電力供給ブロックから提供された検出信号に基づいて、非線形動的システムによるモデルを用いて電力供給ブロックを制御するための制御信号を生成する。

【0020】

検出信号は、ニューラルネットワーク１１に図示しないＡ／Ｄコンバータによってデジタルデータに変換された時系列データとして入力されている。検出信号は、電力供給ブロックの出力電圧値、出力電流値、入力電圧値、インダクタ電流値、キャパシタ電流値などの少なくとも一つ以上であればよい。ニューラルネットワーク１１からは、モデルを用いて生成した制御信号がデジタルデータとして出力されている。ニューラルネットワーク１１は、スパイキングニューラルネットワーク、リカレントニューラルネットワーク、畳み込みニューラルネットワーク、畳み込みニューラルネットワーク、ファジーニューラルネットワークなど適切な種類のニューラルネットワークであればよい。

【0021】

制御装置１０は、電力供給ブロックから供給された検出信号から機械学習によりモデルを生成するモデル生成部１２を有している。モデル生成部１２は、検出信号を教師データとして学習し、非線形動的システムによるモデルを生成する。例えば、非線形動的システムによるモデルのパラメータを決定してもよい。

【0022】

モデル生成部１２には、ニューラルネットワーク１１に入力する検出信号と同様の検出信号が入力している。検出信号は、図示しないＤ／Ａコンバータによってデジタル信号に変換された時系列データである。

【0023】

制御装置１０は、モデル生成部１２によって生成されたモデルを保存するモデル保存部１３を有している。モデル保存部１３には、モデル生成部１２によって生成されたモデルのデータが供給されている。モデルのデータは、例えば、非線形動的システムによるモデルのパラメータであってもよい。モデル保存部１３は、不揮発性メモリによって構成されてもよい。

【0024】

制御装置１０は、モデル保存部１３に保存されたモデルを切り替えてニューラルネットワーク１１に提供するモデル切替部１４を有している。モデル切替部１４には、ニューラルネットワーク１１に入力する検出信号と同様の検出信号が図示しない信号ラインを通じて入力している。検出信号は、図示しないＡ／Ｄコンバータによってデジタル信号に変換された時系列データである。

【0025】

モデル切替部１４は、入力された検出信号の時系列データに基づいて、モデル保存部１３に保存された複数のモデルの内から時系列データにリアルタイムで最適なモデルに適応的に切り替え、そのモデルをニューラルネットワーク１１に提供する。モデルは、非線形動的システムによるモデルのパラメータによって与えてもよい。

【0026】

ニューラルネットワーク１１は、モデル切替部１４から提供されたモデルを用い、検出信号の時系列データに基づいて電力供給ブロックを制御するための制御信号を発生する。ニューラルネットワーク１１は、レジーム・シフトの概念により時系列データを適応型非線形動的システムとして表現することにより、将来の時系列データを予測して、目標値に迅速に収束するように電力供給ブロックを制御する制御信号を生成することができる。ニューラルネットワーク１１には、モデル切替部１４から選択したモデルとして、モデルの非線形動的システムのパラメータが提供されてもよい。ニューラルネットワークは、制御信号をデジタルデータとして出力する。

【0027】

制御装置１０は、ニューラルネットワーク１１から供給されたデジタルデータによる制御信号をアナログ信号の波形に変換して電力供給ブロックに提供する波形生成部１５を有している。波形生成部１５は、Ｄ／Ａコンバータによって構成してもよい。波形生成部１５は、電力供給ブロックにおいて対応するスイッチング素子となる単一のトランジスタのオン／オフを制御するために必要な波形を生成する。ここで、電力供給ブロックにスイッチング素子として単一のトランジスタが含まれるのは、電力供給ブロックがＤＣ／ＤＣコンバータ又は単相交流／ＤＣコンバータを構成する場合であってもよい。

【0028】

このように、制御装置１０においては、モデル生成部１２で検出信号による一つの時系列データから様々なモデルを生成し、モデル保存部１３に作成したモデルを保存し、モデル切替部１４で検出信号の時系列データに基づいてモデル保存部１３に保存されたモデルから最適なモデルをリアルタイムで選択し、ニューラルネットワーク１１ではモデル切替部１４から提供されたモデルを用いて検出信号の時系列データに基づいて電力供給ブロックの将来の出力電圧を予測した予測値を生成し、この予測値に基づいて予測値が目標値に収束するように適切な制御信号を生成して波形生成部１５を通じて電力供給ブロックに提供している。

【0029】

したがって、制御装置１０においては、検出信号の時系列データに基づいて制御が必要になるタイミングで適切な制御信号を生成することができる。このため、予期せぬ変動に対しても電力供給ブロック３０の出力電圧を目標値に迅速に収束させることができ、ひいては変動に伴って生じ得るオーバーシュート、リンギングやノイズ、損失を低減することができる。

【0030】

なお、制御装置１０は、電力供給ブロックを制御するために単独で提供してもよいし、電力供給ブロックとともにＤＣ／ＤＣコンバータ又は単相交流／ＤＣコンバータを構成してもよい。また、制御装置１０は、半導体集積回路による単一のデバイスとして構成してもよいし、ニューラルネットワーク１１、モデル生成部１２、モデル保存部１３、モデル切替部１４及び波形生成部１５を個別のデバイスにより構成してもよい。ニューラルネットワーク１１、モデル生成部１２及びモデル切替部１４を論理ブロックとして単一のデバイスに構成してもよい。

【0031】

（第２の実施の形態）
図３は、第２の実施の形態の制御装置の概略的な構成を示す図である。第２の実施の形態の制御装置は、コンバータにおける電力供給ブロックを制御するための制御信号を生成するニューラルネットワーク１１と、電力供給ブロックから供給された検出信号から機械学習によりモデルを生成するモデル生成部１２と、モデル生成部１２によって生成されたモデルを保存するモデル保存部１３と、モデル保存部１３に保存されたモデルを切り替えてニューラルネットワーク１１に提供するモデル切替部１４とを有する点において、図２に示した第１の実施の形態の制御装置１０と共通している。簡単のため、第１の実施の形態の制御装置１０と共通する構成要素については、第１の実施の形態と同一の参照番号を付すことにする。

【0032】

第２の実施の形態の制御装置１０は、第１の実施の形態の制御装置１０が単一の波形生成部１５を有していたのに代わって、第１波形生成部１６及び第２波形生成部１７という二つを有している点で相違している。第１波形生成部１６及び第２波形生成部１７には、ニューラルネットワーク１１からそれぞれデジタルデータによる制御信号が供給されている。第１波形生成部１６及び第２波形生成部１７は、第１の実施の形態の制御装置１０の波形生成部と同様に、それぞれＤ／Ａコンバータによって構成してもよい。

【0033】

第１波形生成部１６及び第２波形生成部１７は、ニューラルネットワーク１１からの制御信号に基づいて、電力供給ブロックにおいて対応するスイッチング素子となる二個のトランジスタのオン／オフを個別に制御するために必要な波形をそれぞれ生成している。ここで、電力供給ブロックにスイッチング素子として二個のトランジスタが含まれるのは、電力供給ブロックがＤＣ／ＤＣコンバータ、単相交流／ＤＣコンバータ又は二相交流／ＤＣコンバータを構成する場合であってもよい。

【0034】

このように、第２の実施の形態の制御装置１０においては、第１の実施の形態の制御装置１０と同様に、ニューラルネットワーク１１ではリアルタイムで最適なモデルを用いて検出信号の時系列データから電力供給ブロックの将来の出力電圧を予測した予測値を生成し、この予測値に基づいて予測値が目標値に収束するように適切な制御信号を生成して第１波形生成部１６及び第２波形生成部１７を通じて電力供給ブロックに提供することができる。

【0035】

したがって、第２の実施の形態の制御装置１０は、制御信号の時系列データに基づいて制御が必要になるタイミングで適切な制御信号を生成し、第１波形生成部１６及び第２波形生成部１７を通じて電力供給ブロックに含まれる二個のトランジスタを個別に制御することができる。このため、予期せぬ変動に対しても電力供給ブロックの出力電圧を目標値に迅速に収束させることができ、ひいては変動に伴って生じ得るオーバーシュート、リンギングやノイズ、損失を低減することができる。

【0036】

なお、第２の実施の形態の制御装置１０は、電力供給ブロックを制御するために単独で提供してもよいし、電力供給ブロックとともにＤＣ／ＤＣコンバータ、単相交流／ＤＣコンバータ又は二相交流／ＤＣコンバータを構成してもよい。また、第２の実施の形態の制御装置１０は、第１の実施の形態の制御装置１０と同様に、半導体集積回路による単一のデバイスとして構成してもよいし、ニューラルネットワーク１１、モデル生成部１２、モデル保存部１３、モデル切替部１４及び波形生成部１５を個別のデバイスとして構成してもよいし、ニューラルネットワーク１１、モデル生成部１２及びモデル切替部１４を論理ブロックとして単一のデバイスで構成してもよい。

【0037】

第２の実施の形態の制御装置１０では、電力供給ブロックにおいて対応するスイッチング素子となる二個のトランジスタのオン／オフを個別に制御する制御信号の波形を生成するために第１波形生成部１６及び第２波形生成部１７を含んでいたが、電力供給ブロックにおいて対応するスイッチング素子となる三個のトランジスタのオン／オフを個別に制御する必要がある場合には、同様に三個の波形生成部を有してもよい。この場合にも、三個の波形生成部は、ニューラルネットワーク１１からの制御信号に基づいて電力供給ブロックにおいて対応するスイッチング素子となる三個のトランジスタのオン／オフを個別に制御するために必要な波形をそれぞれ生成する。ここで、電力供給ブロックにスイッチング素子として三個のトランジスタが含まれるのは、電力供給ブロックがＤＣ／ＤＣコンバータ、単相交流／ＤＣコンバータ、二相交流／ＤＣコンバータ又は三相交流／ＤＣコンバータを構成する場合であってもよい。同様に、第２の実施の形態の制御装置１０は、四個以上の波形生成部を有してもよい。

【0038】

（第３の実施の形態）
図４は、第３の実施の形態のＤＣ／ＤＣコンバータの概略的な構成を示す図である。このＤＣ／ＤＣコンバータは、非同期整流型の降圧ＤＣ／ＤＣコンバータを構成している。

【0039】

このＤＣ／ＤＣコンバータは、制御ブロック２０と、制御ブロック２０から供給された制御信号に基づいて駆動される電力供給ブロック３０とを有している。制御ブロック２０は、モデル作成、モデル切替及びニューラルネットワークの機能を有する論理ブロック２１と、モデルを保存する不揮発性メモリ２３とを有している。

【0040】

また、制御ブロック２０は、電力供給ブロック３０から提供されたアナログ信号による検出信号をデジタルデータに変換して論理ブロック２１に提供するＡ／Ｄコンバータ２４と、論理ブロック２１から出力されたデジタルデータによる制御信号をアナログ信号に変換して電力供給ブロック３０に供給するＤ／Ａコンバータ２５とを有している。さらに、制御ブロック２０は、この制御ブロック２０に電源を供給するシステム電源用ＤＣ／ＤＣコンバータ２６を有している。

【0041】

図５は、第３の実施の形態のＤＣ／ＤＣコンバータの制御ブロック２０の概略的な構成を示す図である。制御ブロック２０において、論理ブロック２１は、電力供給ブロック３０を制御するための制御信号を生成するニューラルネットワーク１１と、電力供給ブロック３０から供給された検出信号から機械学習によりモデルを生成するモデル生成部１２と、電力供給ブロック３０から供給された検出信号に基づいて最適なモデルを選択するモデル切替部１４とを有している。

【0042】

ここで、論理ブロック２１の構成要素について、第１の実施の形態の制御装置１０と共通する構成要素には対応する参照番号を付している。なお、不揮発性メモリ２３及びＤ／Ａコンバータ２５は、それぞれ第１の実施の形態の制御装置１０のモデル保存部１３及び波形生成部１５に対応している。

【0043】

ニューラルネットワーク１１は、電力供給ブロック３０から提供された検出信号に基づいて、非線形動的システムによるモデルを用いて電力供給ブロックを制御するための制御信号を生成する。検出信号は、Ａ／Ｄコンバータ２４によってデジタル信号に変換された時系列データとして入力されている。

【0044】

検出信号は、電力供給ブロック３０の出力電圧値、出力電流値、入力電圧値、インダクタ電流値、キャパシタ電流値などの少なくとも一つ以上であればよい。ニューラルネットワーク１１からは、モデルを用いて生成した制御信号がデジタルデータとして出力されている。ニューラルネットワーク１１は、スパイキングニューラルネットワーク、リカレントニューラルネットワーク、畳み込みニューラルネットワーク、畳み込みニューラルネットワーク、ファジーニューラルネットワークなど適切な種類のニューラルネットワークであればよい。

【0045】

モデル生成部１２は、検出信号を教師データとして学習し、非線形動的システムによるモデルを生成する。例えば、非線形動的システムによるモデルのパラメータを決定してもよい。モデル生成部１２には、ニューラルネットワーク１１に入力する検出信号と同様の検出信号が入力している。検出信号は、Ａ／Ｄコンバータ２４によってデジタル信号に変換された時系列データである。モデル生成部１２からは、不揮発性メモリ２３に生成されたモデルのデータが供給される。

【0046】

モデル切替部１４は、入力された検出信号の時系列データに基づいて、モデル保存部１３に保存された複数のモデルの内から時系列データにリアルタイムで最適なモデルに適応的に切り替え、そのモデルをニューラルネットワーク１１に提供する。モデルは、非線形動的システムによるモデルのパラメータを与えてもよい。

【0047】

ニューラルネットワーク１１は、モデル切替部１４から提供されたモデルを用い、検出信号の時系列データに基づいて電力供給ブロックを制御するための制御信号を発生する。ニューラルネットワーク１１は、レジーム・シフトの概念により時系列データを適応型非線形動的システムとして表現することにより、将来の時系列データを予測して、目標値に迅速に収束するように電力供給ブロック３０を制御する制御信号を生成してもよい。ニューラルネットワーク１１には、モデル切替部１４から選択したモデルとして、モデルの非線形動的システムのパラメータが提供されてもよい。ニューラルネットワークは、制御信号をデジタルデータとして出力する。

【0048】

不揮発性メモリ２３は、論理ブロック２１から供給されたモデルのデータを保存し、保存したモデルのデータを論理ブロック２１に提供する。不揮発性メモリ２３は、論理ブロック２１のモデル生成部１２から供給されたモデルのデータを保存し、保存したモデルのデータを論理ブロック２１のモデル切替部１４に提供する。モデルのデータは、例えば、非線形動的システムによるモデルのパラメータであってもよい。

【0049】

Ｄ／Ａコンバータ２５は、電力供給ブロック３０において対応するスイッチング素子となる単一のトランジスタのオン／オフを制御するために必要な波形を生成する。Ａ／Ｄコンバータ２４は、電力供給ブロック３０からの検出信号をアナログ信号からデジタルデータに変換する。システム電源用ＤＣ／ＤＣコンバータ２６は、制御ブロック２０を駆動するために必要な所定の電圧の電力を供給する。

【0050】

制御ブロック２０は、論理ブロック２１に不揮発性メモリ２３、Ａ／Ｄコンバータ２４、Ｄ／Ａコンバータ２５なども加えて半導体集積回路によるデバイスとして構成してもよいし、論理ブロック２１、不揮発性メモリ２３、Ａ／Ｄコンバータ２４、Ｄ／Ａコンバータ、システム電源用ＤＣ／ＤＣコンバータ２６を個別のデバイスで構成してもよい。

【0051】

再び図４を参照すると、電力供給ブロック３０において、電源ラインからグランドラインの間に、第１インダクタ３５、スイッチング素子となるトランジスタ３１及びダイオード３３が直列に設けられている。トランジスタ３１はＰチャネルのＭＯＳＦＥＴであってもよく、ダイオード３３はショットキーダイオードであってもよい。第１インダクタ３５とトランジスタ３１のソースとを接続するノードとグランドラインとの間には、第１キャパシタ３６が設けられている。図中にグランドラインに付された符号ＰＧは、電力供給ブロックのグランドラインであることを意味している。第１インダクタ３５及び第１キャパシタ３６によって、ローパスフィルタが構成されている。このローパスフィルタは、電源ラインからのノイズ等を遮断している。

【0052】

トランジスタ３１のドレインとダイオード３３のカソードとを接続するノードは、第２インダクタ３７を介して図示しない出力端子に接続され、このノードから出力端子に向けて出力電流が供給される。第２インダクタ３７と出力端子とを接続するノードとグランドラインとの間には、第２キャパシタ３８が設けられている。第２インダクタ３７及び第２キャパシタ３８によって、ローパスフィルタが構成されている。

【0053】

電力供給ブロック３０において、スイッチング素子となるトランジスタ３１のゲートには、ドライバ３２を通じて制御ブロック２０からの制御信号が供給され、ドレイン電流が制御される。ドレイン電流は電源ラインから供給されて出力端子に向かって流れ、出力電流を形成する。第２インダクタ３７のフライバック電圧により発生した電流は、ダイオード３３を通じて還流される。

【0054】

電力供給ブロック３０においては、制御ブロック２０からの制御信号に従いトランジスタ３１が駆動されるためドレイン電流は一般に脈流になるが、第２インダクタ３７及び第２キャパシタ３８によって構成されたローパスフィルタによって平滑化されて出力端子に送られる。これによって、出力端子からは、電源ラインの電圧よりも降圧された直流電力が供給される。

【0055】

電力供給ブロック３０においては、出力端子に接続する出力ラインから得られた出力電圧を検出信号として制御ブロック２０に提供している。しかしながら、検出信号は、出力電圧に限らず、他の種類のものであってもよい。図中に破線で示したように、検出信号は、トランジスタ３１のゲート電圧、第１インダクタ３５の電流、トランジスタ３１のソース電流、第２インダクタ３７の電流、出力電流であってもよい。また、これら出力電圧、ゲート電圧などのうちから複数の種類を検出してもよい。ここで、ソース電流及び出力電流は、ソースライン及び出力ラインから電流センサによって検出してもよい。また、第１キャパシタ３６又は第２キャパシタ３８の電流を検出してもよい。以下の実施の形態においても、同様である。

【0056】

図６は、第３の実施の形態のＤＣ／ＤＣコンバータにおける波形を示すタイムチャートである。図６（ａ）は、電力供給ブロック３０の出力端子を通じて流れた負荷電流Ｉ_Ｌの時間変化を示している。一定の期間にわたって、負荷電流Ｉ_Ｌがパルス状に増加したことが見られる。図６（ｂ）は、制御ブロック２０によって生成された制御信号の時間変化を示している。この制御信号は、電力供給ブロック３０からの検出信号に基づいて制御ブロック２０のニューラルネットワーク１１によって生成されたものである。制御信号は、負荷電流Ｉ_Ｌの立ち上がりのタイミングで低位の第１レベルから高位の第２レベルに所定期間にわたる過渡的な振動を経て移行し、負荷電流Ｉ_Ｌの立ち下がりのタイミングで高位の第２レベルから低位の第１レベルに所定期間にわたる過渡的な振動を経て移行している。

【0057】

図６（ｂ）には、トランジスタ３１がオンとなるレベルとオフとなるレベルが示されている。これらのオン／オフのレベルを参照すると、低位の第１レベル及び高位の第２レベルは、いずれもオン／オフのレベルの中間のレベルに位置している。したがって、トランジスタ３１は、オン／オフに相当する飽和領域／遮断領域だけではなく、飽和領域と遮断領域の間にある活性領域においても動作するように制御されていることが見られる。

【0058】

図６（ｃ）には、電力供給ブロック３０の出力電圧の時間変化を示している。負荷電流Ｉ_Ｌの立ち上がりで第１オーバーシュートＰ１、負荷電流Ｉ_Ｌの立ち下がりで第２オーバーシュートＰ２が見られる。しかしながら、第１オーバーシュートＰ１及び第２オーバーシュートＰ２のいずれについても、電圧の変動は小さく、収束するまでの時間も短いことが見られる。

【0059】

第３の実施の形態のＤＣ／ＤＣコンバータにおいては、制御ブロック２０は、ニューラルネットワーク１１、モデル生成部１２及びモデル切替部１４を含む論理ブロック２１と、不揮発性メモリ２３とを有し、モデル生成部１２で検出信号による一つの時系列データから様々なモデルを生成し、不揮発性メモリ２３に作成したモデルを保存し、モデル切替部１４で検出信号の時系列データに基づいて不揮発性メモリ２３に保存されたモデルから最適なモデルをリアルタイムで選択し、ニューラルネットワーク１１ではモデル切替部１４から提供されたモデルを用いて検出信号の時系列データに基づいて電力供給ブロック３０の将来の出力電圧を予測した予測値を生成し、この予測値に基づいて予測値が目標値に収束するように適切な制御信号を生成してＤ／Ａコンバータ２５を通じて電力供給ブロック３０に提供している。

【0060】

したがって、第３の実施の形態のＤＣ／ＤＣコンバータにおいては、検出信号の時系列データに基づいて制御が必要になるタイミングで適切な制御信号を生成することができる。このため、予期せぬ変動に対しても電力供給ブロック３０の出力電圧を目標値に迅速に収束させることができ、ひいては変動に伴って生じ得るオーバーシュート、リンギングやノイズ、損失を低減することができる。

【0061】

また、第３の実施の形態のＤＣ／ＤＣコンバータにおいては、スイッチング素子となるトランジスタ３１をオン／オフに相当する飽和／遮断領域だけではなく、飽和領域と遮断領域の間の活性領域においても動作させるように制御している。したがって、トランジスタ３１のドレイン電流が低減されて電力供給ブロック３０の消費電力が低減し、ひいてはＤＣ／ＤＣコンバータの電力変換効率を向上させることができる。

【0062】

（第４の実施の形態）
図７は、第４の実施の形態のＤＣ／ＤＣコンバータの概略的な構成を示す図である。このＤＣ／ＤＣコンバータは、非同期整流型の絶縁型降圧ＤＣ／ＤＣコンバータを構成している。

【0063】

第４の実施の形態のＤＣ／ＤＣコンバータは、第３の実施の形態のＤＣ／ＤＣコンバータと同様の構成を有する制御ブロック２０及び電力供給ブロック３０を有する点において第３の実施の形態のＤＣ／ＤＣコンバータと共通するが、制御ブロック２０と電力供給ブロック３０との間がガルバニック絶縁されている点において相違している。簡単のため、第３の実施の形態のＤＣ／ＤＣコンバータと共通する構成要素については、第３の実施の形態と同一の参照番号を付すことにする。

【0064】

電力供給ブロック３０から制御ブロック２０に提供される検出信号のラインには、電力供給ブロック３０の出力ラインと制御ブロック２０のＡ／Ｄコンバータ２４との間に第１ガルバニック絶縁デバイス５１が設けられている。また、制御ブロック２０から電力供給ブロック３０に供給される制御信号のラインには、制御ブロック２０のＤ／Ａコンバータ２５と電力供給ブロック３０のドライバ３２との間に第２ガルバニック絶縁デバイス５２が設けられている。第１ガルバニック絶縁デバイス５１及び第２ガルバニック絶縁デバイス５２は、ガルバニック絶縁ロジックＩＣによって構成してもよい。

【0065】

制御ブロック２０は、モデル作成、モデル切替及びニューラルネットワークの機能を有する論理ブロック２１と、モデルを保存する不揮発性メモリ２３とを有している。論理ブロック２１及び不揮発性メモリ２３は、第３の実施の形態と同様に図５に示したような構成を有し、第３の実施の形態と同様に動作する。また、制御ブロック２０は、電力供給ブロック３０から第１ガルバニック絶縁デバイス５１を介して提供されたアナログ信号による検出信号をデジタルデータに変換して論理ブロック２１に提供するＡ／Ｄコンバータ２４と、論理ブロック２１から出力されたデジタルデータによる制御信号をアナログ信号に変換して第２ガルバニック絶縁デバイス５２を介して電力供給ブロック３０に供給するＤ／Ａコンバータ２５とを有している。さらに、制御ブロック２０は、この制御ブロック２０に電源を供給するシステム電源用ＤＣ／ＤＣコンバータ２６を有している。

【0066】

制御ブロック２０は、論理ブロック２１に不揮発性メモリ２３、Ａ／Ｄコンバータ２４、Ｄ／Ａコンバータ２５なども加えて半導体集積回路によるデバイスとして構成してもよいし、論理ブロック２１、不揮発性メモリ２３、Ａ／Ｄコンバータ２４、Ｄ／Ａコンバータ２５、システム電源用ＤＣ／ＤＣコンバータ２６を個別のデバイスで構成してもよい。

【0067】

電力供給ブロック３０において、電源ラインからグランドラインの間に、第１インダクタ３５、スイッチング素子となるトランジスタ３１及びダイオード３３が直列に設けられている。第１インダクタ３５とトランジスタ３１のソースとを接続するノードとグランドラインとの間には、第１キャパシタ３６が設けられている。第１インダクタ３５及び第１キャパシタ３６によって、ローパスフィルタが構成されている。

【0068】

トランジスタ３１のドレインとダイオード３３のカソードを接続するノードは、第２インダクタ３７を介して図示しない出力端子に接続され、このノードから出力端子に向けて出力電流が供給される。第２インダクタ３７と出力端子とを接続するノードとグランドラインとの間には、第２キャパシタ３８が設けられている。第２インダクタ３７及び第２キャパシタ３８によって、ローパスフィルタが構成されている。

【0069】

電力供給ブロック３０において、スイッチング素子となるトランジスタ３１のゲートには、Ｄ／Ａコンバータ２５、第２ガルバニック絶縁デバイス５２及びドライバ３２を介して制御ブロック２０からの制御信号が供給され、ドレイン電流が制御される。ドレイン電流は電源ラインから供給されて出力端子に向かって流れ、出力電流を形成する。第２インダクタ３７のフライバック電圧により発生した電流は、ダイオード３３を通じて還流される。

【0070】

電力供給ブロック３０においては、制御ブロック２０からの制御信号に従いトランジスタ３１が駆動されるためドレイン電流は一般に脈流になるが、第２インダクタ３７及び第２キャパシタ３８によって構成されたローパスフィルタによって平滑化されて出力端子に送られる。これによって、出力端子からは、電源ラインの電圧よりも降圧された直流電力が供給される。出力電圧は、出力端子に接続する出力ラインから取得され、検出信号として第１ガルバニック絶縁デバイス５１を介して制御ブロック２０のＡ／Ｄコンバータ２４に提供される。

【0071】

第４の実施の形態のＤＣ／ＤＣコンバータにおいては、制御ブロック２０と電力供給ブロック３０とは第１ガルバニック絶縁デバイス５１及び第２ガルバニック絶縁デバイス５２を介して接続され、互いにガルバニック絶縁されている。ガルバニック絶縁により、電力供給ブロック３０で発生したノイズはガルバニック絶縁で阻止されるために制御ブロック２０のノイズ耐性が向上し、電力供給ブロック３０に障害が生じてもガルバニック絶縁によって遮断されているために制御ブロック２０が保護される。

【0072】

第４の実施の形態のＤＣ／ＤＣコンバータにおいては、論理ブロック２１は、図５に示したような構成を有し、第３の実施の形態と同様に動作する。すなわち、ニューラルネットワーク１１、モデル生成部１２及びモデル切替部１４を含む論理ブロック２１と、不揮発性メモリ２３とを有し、モデル生成部１２で第１ガルバニック絶縁デバイス５１を介して得られた検出信号による一つの時系列データから様々なモデルを生成し、不揮発性メモリ２３に作成したモデルを保存し、モデル切替部１４で前記時系列データに基づいて不揮発性メモリ２３に保存されたモデルから最適なモデルをリアルタイムで選択し、ニューラルネットワーク１１ではモデル切替部１４から提供されたモデルを用いて前記時系列データに基づいて電力供給ブロック３０の将来の出力電圧を予測した予測値を生成し、この予測値に基づいて予測値が目標値に収束するように適切な制御信号を生成してＤ／Ａコンバータ２５を通じて電力供給ブロック３０に提供している。

【0073】

したがって、第４の実施の形態のＤＣ／ＤＣコンバータにおいては、検出信号の時系列データに基づいて制御が必要になるタイミングで適切な制御信号を生成することができる。このため、予期せぬ変動に対しても電力供給ブロック３０の出力電圧を目標値に迅速に収束させることができ、ひいては変動に伴って生じ得るオーバーシュート、リンギングやノイズ、損失を低減することができる。

【0074】

また、第４の実施の形態のＤＣ／ＤＣコンバータにおいては、スイッチング素子となるトランジスタ３１をオン／オフに相当する飽和／遮断領域だけではなく、飽和領域と遮断領域の間の活性領域においても動作させるように制御している。したがって、トランジスタ３１のドレイン電流が低減されて電力供給ブロック３０の消費電力が低減し、ひいてはＤＣ／ＤＣコンバータの電力変換効率を向上させることができる。

【0075】

（第５の実施の形態）
図８は、第５の実施の形態のＤＣ／ＤＣコンバータの概略的な構成を示す図である。このＤＣ／ＤＣコンバータは、同期整流型の絶縁型降圧ＤＣ／ＤＣコンバータを構成している。

【0076】

第５の実施の形態のＤＣ／ＤＣコンバータは、第３の実施の形態のＤＣ／ＤＣコンバータとは、制御ブロック２０と電力供給ブロック３０とがガルバニック絶縁されている点、電力供給ブロック３０においてダイオードに代えて第２トランジスタ３９が設けられ、第１トランジスタ３４及び第２トランジスタ３９がそれぞれハイサイド及びローサイドのスイッチング素子を構成している点が相違しているが、他の構成はほぼ共通である。簡単のため、第３の実施の形態のＤＣ／ＤＣコンバータと共通する構成要素については、第３の実施の形態と同一の参照番号を付すことにする。

【0077】

制御ブロック２０の論理ブロック２１からは、電力供給ブロック３０において第１スイッチング素子となる第１トランジスタ３４及び第２スイッチング素子となる第２トランジスタ３９を制御するために二組のデジタルデータによる二つの制御信号が生成され、これらの制御信号はそれぞれ第１Ｄ／Ａコンバータ２７及び第２Ｄ／Ａコンバータ２８、第２ガルバニック絶縁デバイス５２及び第３ガルバニック絶縁デバイス５３、第１ドライバ４１及び第２ドライバ４２を介して第１トランジスタ３４及び第２トランジスタ３９のゲートに供給されている。

【0078】

電力供給ブロック３０から制御ブロック２０に提供される検出信号のラインには、電力供給ブロック３０の出力ラインと制御ブロック２０のＡ／Ｄコンバータ２４との間に第１ガルバニック絶縁デバイス５１が設けられている。また、前述のように、制御ブロック２０から電力供給ブロック３０に供給される二つの制御信号のラインには、それぞれ制御ブロック２０の第１Ｄ／Ａコンバータ２７及び第２Ｄ／Ａコンバータ２８と電力供給ブロック３０の第１ドライバ４１及び第２ドライバ４２との間に第２ガルバニック絶縁デバイス５２及び第３ガルバニック絶縁デバイス５３が設けられている。第１ガルバニック絶縁デバイス５１、第２ガルバニック絶縁デバイス５２及び第３ガルバニック絶縁ＩＣ５３は、ガルバニック絶縁ロジックＩＣによって構成してもよい。

【0079】

制御ブロック２０は、モデル作成、モデル切替及びニューラルネットワークの機能を有する論理ブロック２１と、モデルを保存する論理ブロック２１に提供する不揮発性メモリ２３とを有している。論理ブロック２１及び不揮発性メモリ２３は、図５に示したような構成を有するが、ニューラルネットワーク１１が電力供給ブロック３０において第１スイッチング素子となる第１トランジスタ３４及び第２スイッチング素子となる第２トランジスタ３９をそれぞれ制御するために二組のデジタルデータによる二つの制御信号を生成し、これら二組のデジタルデータをアナログ信号に変換するため、Ａ／Ｄコンバータ２４に代わって第１Ｄ／Ａコンバータ２７及び第２Ｄ／Ａコンバータ２８を有する点において相違している。他の構成は第３の実施の形態と同様であり、第３の実施の形態と同様に動作する。

【0080】

制御ブロック２０は、電力供給ブロック３０から第１ガルバニック絶縁デバイス５１を介して提供されたアナログ信号による検出信号をデジタルデータに変換して論理ブロック２１に提供するＡ／Ｄコンバータ２４と、この制御ブロック２０に電源を供給するシステム電源用ＤＣ／ＤＣコンバータ２６をさらに有している。

【0081】

制御ブロック２０は、論理ブロック２１に不揮発性メモリ２３、Ａ／Ｄコンバータ２４、第１Ｄ／Ａコンバータ２７及び第２Ｄ／Ａコンバータ２８なども加えて半導体集積回路によるデバイスとして構成してもよいし、論理ブロック２１、不揮発性メモリ２３、Ａ／Ｄコンバータ２４、第１Ｄ／Ａコンバータ２７、第２Ｄ／Ａコンバータ２８及びシステム電源用ＤＣ／ＤＣコンバータ２６を個別のデバイスで構成してもよい。

【0082】

電力供給ブロック３０において、電源ラインからグランドラインの間に、第１インダクタ３５、ハイサイドのスイッチング素子となる第１トランジスタ３４、ローサイドのスイッチング素子となる第２トランジスタ３９が直列に設けられている。第１トランジスタ３４及び第２トランジスタ３９は、ＰチャネルのＭＯＳＦＥＴであってもよい。第１インダクタ３５と第１トランジスタ３４のソースとを接続するノードとグランドラインとの間には、第１キャパシタ３６が設けられている。第１インダクタ３５及び第１キャパシタ３６によって、ローパスフィルタが構成されている。

【0083】

第１トランジスタ３４のドレインと第２トランジスタ３９のドレインとを接続するノードは、第２インダクタ３７を介して図示しない出力端子に接続され、このノードから出力端子に向けて出力電流が供給される。第２インダクタ３７と出力端子とを接続するノードとグランドラインとの間には、第２キャパシタ３８が設けられている。第２インダクタ３７及び第２キャパシタ３８によって、ローパスフィルタが構成されている。

【0084】

電力供給ブロック３０において、第１スイッチング素子となる第１トランジスタ３４及び第２スイッチング素子となる第２トランジスタ３９のゲートには、それぞれ第１Ｄ／Ａコンバータ２７、第２ガルバニック絶縁デバイス５２及び第１ドライバ４１、第２Ｄ／Ａコンバータ２８、第３ガルバニック絶縁デバイス５３及び第２ドライバ４２を介して制御ブロック２０からの制御信号が供給され、ドレイン電流が制御される。第１トランジスタ３４のドレイン電流は電源ラインから供給されて出力端子に向かって流れる。第２トランジスタ３９は、第２インダクタ３７のフライバック電圧により発生した電流をドレイン電流として還流させる。

【0085】

電力供給ブロック３０においては、制御ブロック２０からの制御信号に従い第１トランジスタ３４及び第２トランジスタ３９が駆動されるため、第１トランジスタ３４及び第２トランジスタ３９のドレイン電流の和は一般に脈流になるが、第２インダクタ３７及び第２キャパシタ３８によって構成されたローパスフィルタによって平滑化されて出力端子に送られる。これによって、出力端子からは、電源ラインの電圧よりも降圧された直流電力が供給される。出力電圧は、出力端子に接続する出力ラインから取得され、検出信号として第１ガルバニック絶縁デバイス５１を介して制御ブロック２０のＡ／Ｄコンバータ２４に提供される。

【0086】

第５の実施の形態のＤＣ／ＤＣコンバータにおいては、制御ブロック２０と電力供給ブロック３０とは第１ガルバニック絶縁デバイス５１、第２ガルバニック絶縁デバイス５２及び第３ガルバニック絶縁デバイス５３を介して接続され、互いにガルバニック絶縁されている。ガルバニック絶縁により、電力供給ブロック３０で発生したノイズはガルバニック絶縁で阻止されるために制御ブロック２０のノイズ耐性が向上し、電力供給ブロック３０に障害が生じてもガルバニック絶縁によって遮断されているために制御ブロック２０が保護される。

【0087】

第５の実施の形態のＤＣ／ＤＣコンバータにおいては、第３の実施の形態のＤＣ／ＤＣコンバータ及び第４の実施の形態のＤＣ／ＤＣコンバータにおけるダイオード３３に代えて第２トランジスタ３９を採用し、電源ラインとグランドラインの間にハイサイドの第１トランジスタ３４とローサイドの第２トランジスタ３９を直列に設けた同期整流型の構造を採用している。第２トランジスタ３９は、オン状態における電圧降下をダイオード３３に比べて小さく抑えることができ、電力供給ブロック３０の消費電力が低減され、ひいてはＤＣ／ＤＣコンバータの電力変換効率を向上させることができる。

【0088】

第５の実施の形態のＤＣ／ＤＣコンバータにおいては、論理ブロック２１は、図５に示したような構成を有し、第３の実施の形態と同様に動作する。すなわち、ニューラルネットワーク１１、モデル生成部１２及びモデル切替部１４を含む論理ブロック２１と、不揮発性メモリ２３とを有し、モデル生成部１２で第１ガルバニック絶縁デバイス５１を介して得られた検出信号による一つの時系列データから様々なモデルを生成し、不揮発性メモリ２３に作成したモデルを保存し、モデル切替部１４で前記時系列データに基づいて不揮発性メモリ２３に保存されたモデルから最適なモデルをリアルタイムで選択し、ニューラルネットワーク１１ではモデル切替部１４から提供されたモデルを用いて前記時系列データに基づいて電力供給ブロック３０の将来の出力電圧を予測した予測値を生成し、この予測値に基づいて予測値が目標値に収束するように適切な制御信号を生成して第１Ｄ／Ａコンバータ２７及び第２Ｄ／Ａコンバータ２８を通じて電力供給ブロック３０に提供している。

【0089】

したがって、第５の実施の形態のＤＣ／ＤＣコンバータにおいては、検出信号の時系列データに基づいて制御が必要になるタイミングで適切な制御信号を生成することができる。このため、予期せぬ変動に対しても電力供給ブロック３０の出力電圧を目標値に迅速に収束させることができ、ひいては変動に伴って生じ得るオーバーシュート、リンギングやノイズ、損失を低減することができる。

【0090】

また、第５の実施の形態のＤＣ／ＤＣコンバータにおいては、第１スイッチング素子及び第２スイッチング素子となる第１トランジスタ３４及び第２トランジスタ３９をオン／オフに相当する飽和／遮断領域だけではなく、飽和領域と遮断領域の間の活性領域においても動作させるように制御している。したがって、第１トランジスタ３４及び第２トランジスタ３９のドレイン電流が低減されて電力供給ブロック３０の消費電力が低減し、ひいてはＤＣ／ＤＣコンバータの電力変換効率を向上させることができる。

【0091】

（比較例）
図９は、比較例のＤＣ／ＤＣコンバータの概略的な構成を示す図である。このＤＣ／ＤＣコンバータは、ＰＩＤ制御を用いた非同期整流型の降圧ＤＣ／ＤＣコンバータを構成している。

【0092】

このＤＣ／ＤＣコンバータは、制御ブロック１００と、制御ブロック１００から供給された制御信号に基づいて駆動される電力供給ブロック３０とを有している。電力供給ブロック３０は、第３の実施の形態のＤＣ／ＤＣコンバータの電力供給ブロック３０と同様の構成を有するので、簡単のために共通する構成要素には同一の符号を付すことにする。

【0093】

制御ブロック１００は、論理ブロック１０１を有している。論理ブロック１０１は、ＰＩＤモデルに従い電力供給ブロック３０を制御するための制御信号を生成するＰＩＤモデル部と、ＰＩＤモデル部で生成された制御信号に基づいて電力供給ブロック３０を駆動するためのパルス幅変調（ＰＷＭ）による駆動パルスを発生するパルス発生部とを有している。ＰＩＤモデル部では、目標値との偏差、その積分及び微分について、それぞれの係数をパラメータとしてフィードバック制御している。ＰＩＤモデル部は、電力供給ブロック３０の出力電圧に基づいてＰＩＤモデルを用いて電力供給ブロック３０の出力電圧が目標値に追随するように制御信号を生成する。パルス発生部は、ＰＩＤモデル部で生成した制御信号をＰＷＭ変調して電力供給ブロック３０を駆動するための駆動パルスを発生している。

【0094】

制御ブロック１００は、ＰＩＤモデル部で用いるパラメータ等を格納するコンフィギュレーションＲＯＭ１０２と、この制御ブロック１００に電源を供給するためのシステム電源用ＤＣ／ＤＣコンバータ１０３とを有している。コンフィギュレーションＲＯＭ１０２は、格納したＰＩＤモデルのパラメータを論理ブロック１０１のＰＩＤモデル部に提供することができる。コンフィギュレーションＲＯＭ１０２に格納されたＰＩＤモデルのパラメータは、必要に応じて更新されてもよい。

【0095】

電力供給ブロック３０において、電源ラインからグランドラインの間に、第１インダクタ３５、スイッチング素子となるトランジスタ３１及びダイオード３３が直列に設けられている。トランジスタ３１はＰチャネルのＭＯＳＦＥＴであってもよく、ダイオード３３はショットキーダイオードであってもよい。第１インダクタ３５とトランジスタ３１のソースとを接続するノードとグランドラインとの間には、第１キャパシタ３６が設けられている。第１インダクタ３５及び第１キャパシタ３６によって、ローパスフィルタが構成されている。このローパスフィルタは、電源ラインからのノイズ等を遮断している。

【0096】

トランジスタ３１のドレインとダイオード３３のカソードとを接続するノードは、第２インダクタ３７を介して図示しない出力端子に接続され、このノードから出力端子に向けて出力電流が供給される。第２インダクタ３７と出力端子とを接続するノードとグランドラインとの間には、第２キャパシタ３８が設けられている。第２インダクタ３７及び第２キャパシタ３８によって、ローパスフィルタが構成されている。

【0097】

電力供給ブロック３０において、スイッチング素子となるトランジスタ３１のゲートには、ドライバ３２を通じて制御ブロック１００からの駆動パルスが供給され、ドレイン電流が制御される。ドレイン電流は電源ラインから供給されて出力端子に向かって流れ、出力電流を形成する。第２インダクタ３７のフライバック電圧により発生した電流は、ダイオード３３を通じて還流される。

【0098】

電力供給ブロック３０においては、制御ブロック１００からの駆動パルスに従いトランジスタ３１が駆動されるためドレイン電流は一般に脈流になるが、第２インダクタ３７及び第２キャパシタ３８によって構成されたローパスフィルタによって平滑化されて出力端子に送られる。これによって、出力端子からは、電源ラインの電圧よりも降圧された直流電力が供給される。出力電圧は、出力端子に接続する出力ラインから取得され、検出信号として制御ブロック１００に提供される。

【0099】

図１０は、比較例のＤＣ／ＤＣコンバータにおける波形を示すタイムチャートである。図１０（ａ）は、電力供給ブロック３０の出力端子を通じて流れた負荷電流Ｉ_Ｌの時間変化を示している。一定の期間にわたって、負荷電流Ｉ_Ｌがパルス状に増加したことが見られる。図１０（ｂ）は、制御ブロック２０によって生成された制御信号の駆動パルスの時間変化を示している。制御信号は、ＰＷＭによる駆動パルスとして構成され、スイッチング素子であるトランジスタのオン／オフを制御している。

【0100】

図１０（ｂ）には、トランジスタ３１がオンとなるレベルとオフとなるレベルが示されている。これらのオン／オフのレベルを参照すると、トランジスタ３１は駆動パルスに従い飽和領域／遮断領域の二準位でオン／オフしていることが見られる。

【0101】

図１０（ｃ）には、電力供給ブロック３０の出力電圧の時間変化の一例を示している。この例は、ＰＩＤモデルにおいて変位に対応するパラメータが小さく、積分及び微分に対応するパラメータが大きい場合である。負荷電流Ｉ_Ｌの立ち上がりで第１オーバーシュートＰ３、負荷電流Ｉ_Ｌの立ち下がりで第２オーバーシュートＰ４が見られるが、第１オーバーシュートＰ３及び第２オーバーシュートＰ４のいずれについても、電圧の変動は比較的小さく、目標値に収束するまでの時間が長いことが見られる。

【0102】

図１０（ｄ）には、電力供給ブロック３０の出力電圧の時間変化の他の例を示している。この例は、ＰＩＤモデルにおいて変位に対応するパラメータが大きく、積分及び微分に対応するパラメータが小さい場合である。負荷電流Ｉ_Ｌの立ち上がりで第１オーバーシュートＰ５、負荷電流Ｉ_Ｌの立ち下がりで第２オーバーシュートＰ６が見られるが、第１オーバーシュートＰ５及び第２オーバーシュートＰ６のいずれについても、収束するまでの時間は比較的短いが、電圧の変動は大きいことが見られる。

【産業上の利用可能性】

【0103】

この発明は、ＤＣ／ＤＣコンバータ又はＡＣ／ＤＣコンバータに利用することができる。

【符号の説明】

【0104】

１０ 制御装置
１１ ニューラルネットワーク
１２ モデル生成部
１３ モデル保存部
１４ モデル切替部
１５ 波形生成部
２０ 制御ブロック
２１ 論理ブロック
２３ 不揮発性メモリ
２４ Ａ／Ｄコンバータ
２５ Ｄ／Ａコンバータ
３０ 電力供給ブロック
３１ トランジスタ
３３ ダイオード

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】