特許 7499617 導波管分配器、導波管合成器及び増幅器

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-06-06

(45)【発行日】2024-06-14

(54)【発明の名称】導波管分配器、導波管合成器及び増幅器

(51)【国際特許分類】

   H01P 5/12 20060101AFI20240607BHJP

   H01P 1/02 20060101ALI20240607BHJP

   H03F 3/68 20060101ALI20240607BHJP

   H03F 3/24 20060101ALI20240607BHJP

   H03F 3/60 20060101ALI20240607BHJP

   H01P 5/22 20060101ALN20240607BHJP

【ＦＩ】

H01P5/12 B

H01P1/02 C

H03F3/68 220

H03F3/24

H03F3/60

H01P5/22 B

【請求項の数】 8

(21)【出願番号】P 2020101984

(22)【出願日】2020-06-12

(65)【公開番号】P2021197604

(43)【公開日】2021-12-27

【審査請求日】2023-03-14

(73)【特許権者】

【識別番号】591036457

【氏名又は名称】三菱電機エンジニアリング株式会社

(74)【代理人】

【識別番号】110003166

【氏名又は名称】弁理士法人山王内外特許事務所

(72)【発明者】

【氏名】辻 勘助

【審査官】赤穂 美香

(56)【参考文献】

【文献】米国特許第０２５８５１７３（ＵＳ，Ａ）

【文献】特表２０１７－５３１３４８（ＪＰ，Ａ）

【文献】特開平０２－１４０００１（ＪＰ，Ａ）

【文献】特開昭６１－０１８２０４（ＪＰ，Ａ）

【文献】米国特許出願公開第２０１６／００４７８９３（ＵＳ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｐ ５／１２

Ｈ０１Ｐ １／０２

Ｈ０３Ｆ ３／６８

Ｈ０３Ｆ ３／２４

Ｈ０３Ｆ ３／６０

Ｈ０１Ｐ ５／２２

(57)【特許請求の範囲】

【請求項1】

第１分配器入力部、第１分配器出力部及び第２分配器出力部を有する第１導波管分配器と、
第２分配器入力部及び複数個の第３分配器出力部を有し、かつ、前記第２分配器入力部が前記第１分配器出力部と電気的に接続され、複数個の前記第３分配器出力部が一列に配置されて１本の直線状の導波管により前記第２分配器入力部と電気的に接続されている直列型の第２導波管分配器と、
第３分配器入力部及び複数個の第４分配器出力部を有し、かつ、前記第３分配器入力部が前記第２分配器出力部と電気的に接続され、複数個の第４分配器出力部が一列に配置されて１本の直線状の導波管により前記第３分配器入力部と電気的に接続されている直列型の第３導波管分配器と、
を備える導波管分配器。

【請求項2】

前記第２分配器入力部は、第１分配器ツイスト導波管により前記第１分配器出力部と電気的に接続されており、
前記第３分配器入力部は、第２分配器ツイスト導波管により前記第２分配器出力部と電気的に接続されている
ことを特徴とする請求項１記載の導波管分配器。

【請求項3】

複数個の前記第３分配器出力部の配列方向は、複数個の前記第４分配器出力部の配列方向に対して平行であり、
個々の前記第３分配器出力部は、対応する前記第４分配器出力部と対向配置されている
ことを特徴とする請求項１又は請求項２記載の導波管分配器。

【請求項4】

第１合成器出力部、第１合成器入力部及び第２合成器入力部を有する第１導波管合成器と、
第２合成器出力部及び複数個の第３合成器入力部を有し、かつ、前記第２合成器出力部が前記第１合成器入力部と電気的に接続され、複数個の前記第３合成器入力部が一列に配置されて１本の直線状の導波管により前記第２合成器出力部と電気的に接続されている直列型の第２導波管合成器と、
第３合成器出力部及び複数個の第４合成器入力部を有し、かつ、前記第３合成器出力部が前記第２合成器入力部と電気的に接続され、複数個の前記第４合成器入力部が一列に配置されて１本の直線状の導波管により前記第３合成器出力部と電気的に接続されている直列型の第３導波管合成器と、
を備える導波管合成器。

【請求項5】

前記第２合成器出力部は、第１合成器ツイスト導波管により前記第１合成器入力部と電気的に接続されており、
前記第３合成器出力部は、第２合成器ツイスト導波管により前記第２合成器出力部と電気的に接続されている
ことを特徴とする請求項４記載の導波管合成器。

【請求項6】

複数個の前記第３合成器入力部の配列方向は、複数個の前記第４合成器入力部の配列方向に対して平行であり、
個々の前記第３合成器入力部は、対応する前記第４合成器入力部と対向配置されている
ことを特徴とする請求項４又は請求項５記載の導波管合成器。

【請求項7】

請求項３記載の導波管分配器と、
請求項６記載の導波管合成器と、
個々の前記第３分配器出力部と対応する前記第４合成器入力部との間に電気的に接続されている第１増幅器と、
個々の前記第４分配器出力部と対応する前記第３合成器入力部との間に電気的に接続されている第２増幅器と、
を備える増幅器。

【請求項8】

個々の前記第１増幅器は、対応する前記第３分配器出力部と対応する前記第４分配器出力部との間に空間的に配置されており、かつ、対応する前記第３合成器入力部と対応する前記第４合成器入力部との間に空間的に配置されており、
個々の前記第２増幅器は、対応する前記第３分配器出力部と対応する前記第４分配器出力部との間に空間的に配置されており、かつ、対応する前記第３合成器入力部と対応する前記第４合成器入力部との間に空間的に配置されている
ことを特徴とする請求項７記載の増幅器。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、導波管分配器、導波管合成器及び増幅器に関する。

【背景技術】

【0002】

従来、ブランチラインカプラを用いた電力分配器が開発されている。より具体的には、導波管を用いた電力分配器（以下「導波管分配器」という。）が開発されている。導波管分配器は、例えば、無線通信装置における高周波電力の分配に用いられる。また、従来、ブランチラインカプラを用いた電力合成器が開発されている。より具体的には、導波管を用いた電力合成器（以下「導波管合成器」という。）が開発されている。導波管合成器は、例えば、無線通信装置における高周波電力の合成に用いられる。また、従来、導波管分配器及び導波管合成器を用いた増幅器が開発されている。かかる増幅器は、例えば、無線通信装置における高周波電力の増幅に用いられる。特許文献１には、かかる増幅器が開示されている。

【先行技術文献】

【特許文献】

【0003】

【文献】国際公開第２０１６／１６３１３６号

【発明の概要】

【発明が解決しようとする課題】

【0004】

通常、導波管分配器は、電力入力用の１個のポート（以下「入力ポート」という。）を有するものであり、かつ、電力出力用のＮ個のポート（以下「出力ポート」という。）を有するものである。ここで、Ｎは、２以上の整数である。Ｎは、導波管分配器における分配数に対応するものである。他方、導波管合成器は、電力入力用のＭ個のポート（以下「入力ポート」という。）を有するものであり、かつ、電力出力用の１個のポート（以下「出力ポート」という。）を有するものである。ここで、Ｍは、２以上の整数である。Ｍは、導波管合成器における合成数に対応するものである。

【0005】

特許文献１記載の増幅器において、導波管分配器及び導波管合成器の各々は、いわゆる「直列型」である。直列型の導波管分配器においては、Ｎ個の出力ポートが一列に配置されており、かつ、１本の直線状の導波管によりＮ個の出力ポートが１個の入力ポートと電気的に接続されている。また、直列型の導波管合成器においては、Ｍ個の入力ポートが一列に配置されており、かつ、１本の直線状の導波管によりＭ個の入力ポートが１個の出力ポートと電気的に接続されている。

【0006】

ここで、直列型の導波管分配器においては、以下のような問題があった。すなわち、分配数（Ｎ）が増加するにつれて、Ｎ個の出力ポートのうちの第１の出力ポートに対応するブランチラインカプラにおける分配比の値が次第に低下する。これにより、かかるブランチラインカプラにおける個々のブランチラインの幅が小さくなる。この結果、導波管分配器の製造が難しくなる問題があった。同様に、直列型の導波管合成器においては、以下のような問題があった。すなわち、合成数（Ｍ）が増加するにつれて、Ｍ個の入力ポートのうちの第１の入力ポートに対応するブランチラインカプラにおける合成比の値が次第に低下する。これにより、かかるブランチラインカプラにおける個々のブランチラインの幅が小さくなる。これにより、導波管合成器の製造が難しくなる問題があった。

【0007】

本開示は、上記のような課題を解決するためになされたものであり、分配数の増加に対して製造が容易な導波管分配器を提供することを目的とする。また、合成数の増加に対して製造が容易な導波管合成器を提供することを目的とする。

【課題を解決するための手段】

【0008】

本開示に係る導波管分配器は、第１分配器入力部、第１分配器出力部及び第２分配器出力部を有する第１導波管分配器と、第２分配器入力部及び複数個の第３分配器出力部を有し、かつ、第２分配器入力部が第１分配器出力部と電気的に接続され、複数個の前記第３分配器出力部が一列に配置されて１本の直線状の導波管により前記第２分配器入力部と電気的に接続されている直列型の第２導波管分配器と、第３分配器入力部及び複数個の第４分配器出力部を有し、かつ、第３分配器入力部が第２分配器出力部と電気的に接続され、複数個の第４分配器出力部が一列に配置されて１本の直線状の導波管により前記第３分配器入力部と電気的に接続されている直列型の第３導波管分配器と、を備えるものである。

【0009】

本開示に係る導波管合成器は、第１合成器出力部、第１合成器入力部及び第２合成器入力部を有する第１導波管合成器と、第２合成器出力部及び複数個の第３合成器入力部を有し、かつ、第２合成器出力部が第１合成器入力部と電気的に接続され、複数個の前記第３合成器入力部が一列に配置されて１本の直線状の導波管により前記第２合成器出力部と電気的に接続されている直列型の第２導波管合成器と、第３合成器出力部及び複数個の第４合成器入力部を有し、かつ、第３合成器出力部が第２合成器入力部と電気的に接続され、複数個の前記第４合成器入力部が一列に配置されて１本の直線状の導波管により前記第３合成器出力部と電気的に接続されている直列型の第３導波管合成器と、を備えるものである。

【発明の効果】

【0010】

本開示によれば、上記のように構成したので、分配数の増加に対して製造が容易な導波管分配器を得ることができる。また、合成数の増加に対して製造が容易な導波管合成器を得ることができる。

【図面の簡単な説明】

【0011】

【図1】実施の形態１に係る導波管分配器の要部を示す斜視図である。

【図2】実施の形態１に係る導波管分配器のうちの第１導波管分配器の要部を示す斜視図である。

【図3】実施の形態１に係る導波管分配器のうちの第２導波管分配器の要部を示す斜視図である。

【図4】実施の形態１に係る導波管分配器のうちの第３導波管分配器の要部を示す斜視図である。

【図5】実施の形態１に係る導波管分配器における個々のブランチラインカプラにおける複数本のブランチラインの各々の幅を示す説明図である。

【図6】実施の形態１に係る導波管分配器のうちの第１ツイスト導波管の要部を示す斜視図である。

【図7】実施の形態１に係る導波管分配器のうちの第２ツイスト導波管の要部を示す斜視図である。

【図8】実施の形態１に係る導波管分配器のうちの第３ツイスト導波管の要部を示す斜視図である。

【図9】実施の形態１に係る導波管分配器に対応する等価回路を示す回路図である。

【図10】第１の比較用の導波管分配器の要部を示す斜視図である。

【図11】第１の比較用の導波管分配器に対応する等価回路を示す回路図である。

【図12】第２の比較用の導波管分配器の要部を示す斜視図である。

【図13】第２の比較用の導波管分配器に対応する等価回路を示す回路図である。

【図14】実施の形態２に係る導波管合成器の要部を示す斜視図である。

【図15】実施の形態２に係る導波管合成器のうちの第１導波管合成器の要部を示す斜視図である。

【図16】実施の形態２に係る導波管合成器のうちの第２導波管合成器の要部を示す斜視図である。

【図17】実施の形態２に係る導波管合成器のうちの第３導波管合成器の要部を示す斜視図である。

【図18】実施の形態２に係る導波管合成器のうちの第１ツイスト導波管の要部を示す斜視図である。

【図19】実施の形態２に係る導波管合成器のうちの第２ツイスト導波管の要部を示す斜視図である。

【図20】実施の形態２に係る導波管合成器のうちの第３ツイスト導波管の要部を示す斜視図である。

【図21】実施の形態２に係る導波管合成器に対応する等価回路を示す回路図である。

【図22】実施の形態３に係る増幅器の要部を示す斜視図である。

【図23】実施の形態３に係る増幅器の要部を示す側面図である。

【図24】実施の形態３に係る増幅器の要部を示す平面図である。

【図25】実施の形態３に係る増幅器の要部を示す正面図である。

【図26】実施の形態３に係る増幅器に対応する等価回路を示す回路図である。

【発明を実施するための形態】

【0012】

実施の形態１．
図１は、実施の形態１に係る導波管分配器の要部を示す斜視図である。図２は、実施の形態１に係る導波管分配器のうちの第１導波管分配器の要部を示す斜視図である。図３は、実施の形態１に係る導波管分配器のうちの第２導波管分配器の要部を示す斜視図である。図４は、実施の形態１に係る導波管分配器のうちの第３導波管分配器の要部を示す斜視図である。図５は、実施の形態１に係る導波管分配器における個々のブランチラインカプラにおける複数本のブランチラインの各々の幅を示す説明図である。図６は、実施の形態１に係る導波管分配器のうちの第１ツイスト導波管の要部を示す斜視図である。図７は、実施の形態１に係る導波管分配器のうちの第２ツイスト導波管の要部を示す斜視図である。図８は、実施の形態１に係る導波管分配器のうちの第３ツイスト導波管の要部を示す斜視図である。図９は、実施の形態１に係る導波管分配器に対応する等価回路を示す回路図である。図１～図９を参照して、実施の形態１に係る導波管分配器について説明する。

【0013】

図１に示す如く、導波管分配器１は、１個の入力ポートＰ１を有するものであり、かつ、Ｎ個の出力ポートＰ２を有するものである。Ｎ個の出力ポートＰ２は、ｎ個の出力ポート（以下「第１出力ポート」という。）Ｐ２＿１＿１～Ｐ２＿１＿ｎを含むものであり、かつ、ｎ個の出力ポート（以下「第２出力ポート」という。）Ｐ２＿２＿１～Ｐ２＿２＿ｎを含むものである。ここで、ｎは、Ｎに対する２分の１の値である。図１～図９に示す例においては、ｎ＝４であり、かつ、Ｎ＝８である。すなわち、導波管分配器１における出力ポートＰ２の個数（Ｎ）が８である。換言すれば、導波管分配器１における分配数（Ｎ）が８である。以下、ｎ＝４であり、かつ、Ｎ＝８である場合の例を中心に説明する。

【0014】

図１に示す如く、導波管分配器１は、導波管分配器（以下「第１導波管分配器」という。）２＿１に対応する部位を含むものである。図２に示す如く、第１導波管分配器２＿１は、電力が入力される部位（以下「第１入力部」又は「第１分配器入力部」という。）１１を有するものである。また、第１導波管分配器２＿１は、電力が出力される部位（以下「第１出力部」又は「第１分配器出力部」という。）１２を有するものである。また、第１導波管分配器２＿１は、電力が出力される部位（以下「第２出力部」又は「第２分配器出力部」という。）１３を有するものである。

【0015】

すなわち、第１導波管分配器２＿１における分配数は、２である。図１及び図２に示す如く、第１導波管分配器２＿１は、ブランチラインカプラＣ＿１を用いたものである。ブランチラインカプラＣ＿１は、複数本のブランチラインを有するものである。より具体的には、ブランチラインカプラＣ＿１は、３本のブランチラインを有するものである。

【0016】

図１に示す如く、導波管分配器１は、導波管分配器（以下「第２導波管分配器」という。）２＿２に対応する部位を含むものである。図３に示す如く、第２導波管分配器２＿２は、電力が入力される部位（以下「第２入力部」又は「第２分配器入力部」という。）１４を有するものである。また、第２導波管分配器２＿２は、電力が出力される複数個の部位（以下「第３出力部」又は「第３分配器出力部」という。）１５を有するものである。より具体的には、第２導波管分配器２＿２は、ｎ個の第３出力部１５＿１～１５＿ｎを有するものである。ｎ個の第３出力部１５＿１～１５＿ｎは、ｎ個の第１出力ポートＰ２＿１＿１～Ｐ２＿１＿ｎにそれぞれ対応するものである。

【0017】

すなわち、第２導波管分配器２＿２における分配数は、ｎである。図１及び図３に示す如く、第２導波管分配器２＿２は、直列型である。ｎ個の第３出力部１５＿１～１５＿ｎは、一列に配置されている。ｎ個の第３出力部１５＿１～１５＿ｎは、１本の直線状の導波管Ｗ＿１により第２入力部１４と電気的に接続されている。

【0018】

ｎ個の第３出力部１５＿１～１５＿ｎのうちの第ｎの第３出力部１５＿ｎを除くｎ－１個の第３出力部１５＿１～１５＿ｎ－１について、ｎ－１個の第３出力部１５＿１～１５＿ｎ－１と導波管Ｗ＿１との間には、ｎ－１個のブランチラインカプラＣ＿２＿１～Ｃ＿２＿ｎ－１がそれぞれ設けられている。個々のブランチラインカプラＣ＿２は、複数本のブランチラインを有するものである。より具体的には、個々のブランチラインカプラＣ＿２は、３本のブランチラインを有するものである。

【0019】

図１に示す如く、導波管分配器１は、導波管分配器（以下「第３導波管分配器」という。）２＿３に対応する部位を含むものである。図４に示す如く、第３導波管分配器２＿３は、電力が入力される部位（以下「第３入力部」又は「第３分配器入力部」という。）１６を有するものである。また、第３導波管分配器２＿３は、電力が出力される複数個の部位（以下「第４出力部」又は「第４分配器出力部」という。）１７を有するものである。より具体的には、第３導波管分配器２＿３は、ｎ個の第４出力部１７＿１～１７＿ｎを有するものである。ｎ個の第４出力部１７＿１～１７＿ｎは、ｎ個の第２出力ポートＰ２＿２＿１～Ｐ２＿２＿ｎにそれぞれ対応するものである。

【0020】

すなわち、第３導波管分配器２＿３における分配数は、ｎである。図１及び図４に示す如く、第３導波管分配器２＿３は、直列型である。ｎ個の第４出力部１７＿１～１７＿ｎは、一列に配置されている。ｎ個の第４出力部１７＿１～１７＿ｎは、１本の直線状の導波管Ｗ＿２により第３入力部１６と電気的に接続されている。

【0021】

ｎ個の第４出力部１７＿１～１７＿ｎのうちの第ｎの第４出力部１７＿ｎを除くｎ－１個の第４出力部１７＿１～１７＿ｎ－１について、ｎ－１個の第４出力部１７＿１～１７＿ｎ－１と導波管Ｗ＿２との間には、ｎ－１個のブランチラインカプラＣ＿３＿１～Ｃ＿３＿ｎ－１がそれぞれ設けられている。個々のブランチラインカプラＣ＿３は、複数本のブランチラインを有するものである。より具体的には、個々のブランチラインカプラＣ＿３は、３本のブランチラインを有するものである。

【0022】

図５は、導波管分配器１における個々のブランチラインカプラ（Ｃ＿１、Ｃ＿２又はＣ＿３）における３本のブランチラインの各々の幅ｗを示している。個々のブランチラインの幅ｗは、対応するブランチラインカプラ（Ｃ＿１、Ｃ＿２又はＣ＿３）における分配比の値に応じて異なるものである。

【0023】

図１に示す如く、導波管分配器１は、ツイスト導波管（以下「第１ツイスト導波管」又は「第１分配器ツイスト導波管」という。）３＿１に対応する部位を含むものである。第１ツイスト導波管３＿１により、第２導波管分配器２＿２の第２入力部１４が第１導波管分配器２＿１の第１出力部１２と電気的に接続されている。

【0024】

すなわち、図６に示す如く、第１ツイスト導波管３＿１は、一端部（以下「第１端部」という。）２１及び他端部（以下「第２端部」という。）２２を有するものである。第１端部２１は、第２導波管分配器２＿２の第２入力部１４と電気的に接続されている。他方、第２端部２２は、第１導波管分配器２＿１の第１出力部１２と電気的に接続されている。これにより、第２入力部１４が第１出力部１２と電気的に接続されている。

【0025】

図１に示す如く、導波管分配器１は、ツイスト導波管（以下「第２ツイスト導波管」又は「第２分配器ツイスト導波管」という。）３＿２に対応する部位を含むものである。第２ツイスト導波管３＿２により、第３導波管分配器２＿３の第３入力部１６が第１導波管分配器２＿１の第２出力部１３と電気的に接続されている。

【0026】

すなわち、図７に示す如く、第２ツイスト導波管３＿２は、一端部（以下「第１端部」という。）２３及び他端部（以下「第２端部」という。）２４を有するものである。第１端部２３は、第３導波管分配器２＿３の第３入力部１６と電気的に接続されている。他方、第２端部２４は、第１導波管分配器２＿１の第２出力部１３と電気的に接続されている。これにより、第３入力部１６が第２出力部１３と電気的に接続されている。

【0027】

図１に示す如く、導波管分配器１は、ツイスト導波管（以下「第３ツイスト導波管」又は「第３分配器ツイスト導波管」という。）３＿３に対応する部位を含むものである。第３ツイスト導波管３＿３により、第１導波管分配器２＿１の第１入力部１１が入力ポートＰ１と電気的に接続されている。

【0028】

すなわち、図８に示す如く、第３ツイスト導波管３＿３は、一端部（以下「第１端部」という。）２５及び他端部（以下「第２端部」という。）２６を有するものである。第１端部２５は、第１導波管分配器２＿１の第１入力部１１と電気的に接続されている。他方、第２端部２６は、入力ポートＰ１に対応するものである。これにより、第１入力部１１が入力ポートＰ１と電気的に接続されている。

【0029】

以下、平行又は略平行を総称して単に「平行」という。図１に示す如く、ｎ個の第１出力ポートＰ２＿１＿１～Ｐ２＿１＿ｎが配列されている方向は、ｎ個の第２出力ポートＰ２＿２＿１～Ｐ２＿２＿ｎが配列されている方向に対して平行である。個々の第１出力ポートＰ２＿１は、対応する第２出力ポートＰ２＿２と対向配置されている。換言すれば、ｎ個の第３出力部１５＿１～１５＿ｎが配列されている方向は、ｎ個の第４出力部１７＿１～１７＿ｎが配列されている方向に対して平行である。個々の第３出力部１５は、対応する第４出力部１７と対向配置されている。

【0030】

このようにして、導波管分配器１の要部が構成されている。図９は、導波管分配器１に対応する等価回路を示している。

【0031】

ここで、Ｎ＝８であるとき、ブランチラインカプラＣ＿１における分配比は、１：１である。また、ブランチラインカプラＣ＿２＿１における分配比は、１：３である。また、ブランチラインカプラＣ＿２＿２における分配比は、１：２である。また、ブランチラインカプラＣ＿２＿３における分配比は、１：１である。また、ブランチラインカプラＣ＿３＿１における分配比は、１：３である。また、ブランチラインカプラＣ＿３＿２における分配比は、１：２である。また、ブランチラインカプラＣ＿３＿３における分配比は、１：１である。

【0032】

すなわち、導波管分配器１においては、分配数（Ｎ）が８であるとき、個々の直列型の導波管分配器（２＿２又は２＿３）における第１の出力ポート（Ｐ２＿１＿１又はＰ２＿２＿１）に対応するブランチラインカプラ（Ｃ＿１＿１又はＣ＿２＿１）における分配比が１：３である。また、導波管分配器１においては、分配数（Ｎ）に対して、個々の直列型の導波管分配器（２＿２又は２＿３）における出力ポート（Ｐ２＿１又はＰ２＿２）の配列数（ｎ）が２分の１である。

【0033】

また、導波管分配器１は、分配数（Ｎ）にかかわらず、３個の導波管分配器（２＿１、２＿２及び２＿３）に対応する部位を含むものである。換言すれば、分配数（Ｎ）が増加することにより、導波管分配器１に含まれる導波管分配器（２＿１、２＿２及び２＿３）の個数が増加しないものである。

【0034】

次に、図１０及び図１１を参照して、導波管分配器１に対する第１の比較用の導波管分配器１’について説明する。

【0035】

図１０及び図１１に示す如く、導波管分配器１’は、直列型である。導波管分配器１’における分配数（Ｎ）は、導波管分配器１における分配数（Ｎ）と同一である。すなわち、導波管分配器１’は、１個の入力ポートＰ１’を有するものであり、かつ、Ｎ個の出力ポートＰ２’＿１～Ｐ２’＿Ｎを有するものである。Ｎ個の出力ポートＰ２’＿１～Ｐ２’＿Ｎは、一列に配置されている。Ｎ個の出力ポートＰ２’＿１～Ｐ２’＿Ｎは、１本の直線状の導波管Ｗ’により１個の入力ポートＰ１’と電気的に接続されている。

【0036】

Ｎ個の出力ポートＰ２’＿１～Ｐ２’＿Ｎのうちの第Ｎの出力ポートＰ２’＿Ｎを除くＮ－１個の出力ポートＰ２’＿１～Ｐ２’＿Ｎ－１について、Ｎ－１個の出力ポートＰ２’＿１～Ｐ２’＿Ｎ－１と導波管Ｗ’との間には、Ｎ－１個のブランチラインカプラＣ’＿１～Ｃ’＿Ｎ－１がそれぞれ設けられている。個々のブランチラインカプラＣ’は、複数本のブランチラインを有するものである。より具体的には、個々のブランチラインカプラＣ’は、３本のブランチラインを有するものである。個々のブランチラインの幅ｗ’（不図示）は、対応するブランチラインカプラＣ’における分配比の値に応じて異なるものである。

【0037】

ここで、Ｎ＝８であるとき、ブランチラインカプラＣ’＿１における分配比は、１：７である。また、ブランチラインカプラＣ’＿２における分配比は、１：６である。また、ブランチラインカプラＣ’＿３における分配比は、１：５である。また、ブランチラインカプラＣ’＿４における分配比は、１：４である。また、ブランチラインカプラＣ’＿５における分配比は、１：３である。また、ブランチラインカプラＣ’＿６における分配比は、１：２である。また、ブランチラインカプラＣ’＿７における分配比は、１：１である。

【0038】

すなわち、導波管分配器１’においては、分配数（Ｎ）が８であるとき、第１の出力ポートＰ２’＿１に対応するブランチラインカプラＣ’＿１における分配比が１：７である。また、導波管分配器１’においては、分配数（Ｎ）に対して、出力ポートＰ２’の配列数（Ｎ）が同一である。

【0039】

次に、図１２及び図１３を参照して、導波管分配器１に対する第２の比較用の導波管分配器１”について説明する。

【0040】

図１２及び図１３に示す如く、導波管分配器１”は、いわゆる「トーナメント型」である。導波管分配器１”における分配数（Ｎ）は、導波管分配器１における分配数（Ｎ）と同一である。すなわち、導波管分配器１”は、１個の入力ポートＰ１”を有するものであり、かつ、Ｎ個の出力ポートＰ２”＿１～Ｐ２”＿Ｎを有するものである。ここで、導波管分配器１”は、Ｎ－１個の導波管分配器２”＿１～２”＿Ｎ－１に対応する部位を含むものである。個々の導波管分配器２”における分配数は、２である。Ｎ－１個の導波管分配器２”＿１～２”＿Ｎ－１は、トーナメント状に組み合わされている。

【0041】

Ｎ－１個の導波管分配器２”＿１～２”＿Ｎ－１は、Ｎ－１個のブランチラインカプラＣ”＿１～Ｃ”＿Ｎ－１をそれぞれ用いたものである。ここで、個々のブランチラインカプラＣ”における分配比は、１：１である。

【0042】

すなわち、導波管分配器１”は、分配数（Ｎ）に応じて異なる個数（Ｎ－１）の導波管分配器２”に対応する部位を含むものである。換言すれば、分配数（Ｎ）が増加することにより、導波管分配器１”に含まれる導波管分配器２”の個数（Ｎ－１）が増加するものである。

【0043】

次に、導波管分配器１’の課題について説明するとともに、導波管分配器１’に対する導波管分配器１の効果について説明する。より具体的には、第１の効果、第２の効果及び第３の効果について説明する。

【0044】

〈第１の効果〉
以下、ブランチラインカプラＣ＿１における個々のブランチラインの幅ｗ、個々のブランチラインカプラＣ＿２における個々のブランチラインの幅ｗ、個々のブランチラインカプラＣ＿３における個々のブランチラインの幅ｗ、又は個々のブランチラインカプラＣ’における個々のブランチラインの幅ｗ’を総称して「ブランチライン幅」という。

【0045】

以下、第１の第１出力ポートＰ２＿１＿１に対応するブランチラインカプラＣ＿１＿１におけるブランチライン幅、第１の第２出力ポートＰ２＿２＿１に対応するブランチラインカプラＣ＿２＿１におけるブランチライン幅、又は第１の出力ポートＰ２’＿１に対応するブランチラインカプラＣ’＿１におけるブランチライン幅を総称して「第１ブランチライン幅」という。

【0046】

以下、第１の第１出力ポートＰ２＿１＿１に対応するブランチラインカプラＣ＿１＿１における分配比、第１の第２出力ポートＰ２＿２＿１に対応するブランチラインカプラＣ＿２＿１における分配比、又は第１の出力ポートＰ２’＿１に対応するブランチラインカプラＣ’＿１における分配比を総称して「第１分配比」という。

【0047】

上記のとおり、ブランチライン幅は、対応するブランチラインカプラにおける分配比の値に応じて異なるものである。より具体的には、対応するブランチラインカプラにおける分配比の値が小さいほど、ブランチライン幅が小さくなるものである。換言すれば、対応するブランチラインカプラにおける分配比の値が大きいほど、ブランチライン幅が大きくなるものである。

【0048】

ここで、上記のとおり、Ｎ＝８であるとき、導波管分配器１における第１分配比は、１：３である。また、Ｎ＝８であるとき、導波管分配器１’における第１分配比は、１：７である。すなわち、導波管分配器１における第１分配比の値は、導波管分配器１’における第１分配比の値に比して大きい。換言すれば、導波管分配器１’における第１分配比の値は、導波管分配器１における第１分配比の値に比して小さい。

【0049】

このため、導波管分配器１における第１ブランチライン幅は、導波管分配器１’における第１ブランチライン幅に比して大きい。換言すれば、導波管分配器１’における第１ブランチライン幅は、導波管分配器１における第１ブランチライン幅に比して小さい。

【0050】

導波管分配器１’においては、第１ブランチライン幅が小さいことにより、導波管分配器１’の製造が困難であるという問題があった。これに対して、導波管分配器１においては、第１ブランチライン幅が大きい。これにより、導波管分配器１の製造を容易にすることができる。

【0051】

例えば、１：３の分配比に対応するブランチライン幅は、１：７の分配比に対応するブランチライン幅に対して約１．８倍である。すなわち、Ｎ＝８であるとき、導波管分配器１における第１ブランチライン幅は、導波管分配器１’における第１ブランチライン幅に対して約１．８倍である。これにより、導波管分配器１の製造を容易にすることができる。

【0052】

〈第２の効果〉
以下、入力ポートＰ１に入力される電力、又は入力ポートＰ１’に入力される電力を総称して「入力電力」という。また、入力電力に「Ｐｉｎ」の符号を用いる。また、ブランチラインカプラＣ＿１における分配比誤差、個々のブランチラインカプラＣ＿２における分配比誤差、個々のブランチラインカプラＣ＿３における分配比誤差、又は個々のブランチラインカプラＣ’における分配比誤差に「ε」の符号を用いる。なお、これらの分配比誤差εは、互いに同一の値であり、かつ、正の値であるものとする。

【0053】

以下、第ｎの第１出力ポートＰ２＿１＿ｎにより出力される電力、第ｎの第２出力ポートＰ２＿２＿ｎにより出力される電力、又は第Ｎの出力ポートＰ２’＿Ｎにより出力される電力を総称して「出力電力」という。また、出力電力に「Ｐｏｕｔ」の符号を用いる。また、出力電力における誤差のうちの分配比誤差εによる誤差を「出力誤差」という。また、出力誤差に「ΔＰｏｕｔ」の符号を用いる。

【0054】

通常、直列型の導波管分配器においては、第１の出力ポートから第Ｎの出力ポートに向かうにつれて、分配比誤差が次第に累積していく。このため、分配数（Ｎ）が多いほど、第Ｎの出力ポートにおける出力誤差が大きくなる。

【0055】

例えば、Ｎ＝８である場合、導波管分配器１’における出力電力Ｐｏｕｔは、以下の式（１）により表される。また、この場合、導波管分配器１’における出力誤差ΔＰｏｕｔは、以下の式（２）により表される。

【0056】

Ｐｏｕｔ＝Ｐｉｎ×（７／８×（１＋ε））
×（６／７×（１＋ε））×（５／６×（１＋ε））
×（４／５×（１＋ε））×（３／４×（１＋ε））
×（２／３×（１＋ε））×（１／２×（１＋ε））
＝Ｐｉｎ×１／８×（１＋ε）＾７ （１）

【0057】

ΔＰｏｕｔ＝Ｐｉｎ×１／８×（（１＋ε）＾７－１） （２）

【0058】

他方、Ｎ＝８である場合、導波管分配器１における出力電力Ｐｏｕｔは、以下の式（３）により表される。また、この場合、導波管分配器１における出力誤差ΔＰｏｕｔは、以下の式（４）により表される。

【0059】

Ｐｏｕｔ＝Ｐｉｎ×（１／２×（１＋ε））
×（３／４×（１＋ε））×（２／３×（１＋ε））
×（１／２×（１＋ε））
＝Ｐｉｎ×１／８×（１＋ε）＾４ （３）

【0060】

ΔＰｏｕｔ＝Ｐｉｎ×１／８×（（１＋ε）＾４－１） （４）

【0061】

Ｎ＝８である場合において、分配比誤差εが１％であるとき、導波管分配器１’における出力誤差ΔＰｏｕｔの最大値は、式（２）により約７．２％となる。他方、このとき、導波管分配器１における出力誤差ΔＰｏｕｔの最大値は、式（４）により約４．１％となる。

【0062】

また、Ｎ＝８である場合において、分配比誤差εが３％であるとき、導波管分配器１’における出力誤差ΔＰｏｕｔの最大値は、式（２）により約２３％となる。他方、このとき、導波管分配器１における出力誤差ΔＰｏｕｔの最大値は、式（４）により約１２．５％となる。

【0063】

すなわち、導波管分配器１を用いることにより、導波管分配器１’を用いる場合に比して、出力誤差ΔＰｏｕｔを約４５％に低減することができる。換言すれば、導波管分配器１を用いることにより、導波管分配器１’を用いる場合に比して、出力誤差ΔＰｏｕｔを約１／２に低減することができる。

【0064】

〈第３の効果〉
以下、ｎ個の第１出力ポートＰ２＿１＿１～Ｐ２＿１＿ｎが配列されている方向、ｎ個の第２出力ポートＰ２＿２＿１～Ｐ２＿２＿ｎが配列されている方向、又はＮ個の出力ポートＰ２’＿１～Ｐ２＿Ｎが配列されている方向を総称して「配列方向」という。

【0065】

導波管分配器１における出力ポート（Ｐ２＿１又はＰ２＿２）の配列数（ｎ）は、導波管分配器１’における出力ポートの配列数（Ｎ）に比して２分の１である。したがって、導波管分配器１を用いることにより、導波管分配器１’を用いる場合に比して、配列方向に対する導波管分配器１の小型化を図ることができる。

【0066】

次に、導波管分配器１”の課題について説明するとともに、導波管分配器１”に対する導波管分配器１の効果について説明する。

【0067】

以下、第２導波管分配器２＿２が配置されている仮想的な面（すなわち１個の第２入力部１４及びｎ個の第３出力部１５＿１～１５＿ｎが配置されている仮想的な面）、第３導波管分配器２＿３が配置されている仮想的な面（すなわち１個の第３入力部１６及びｎ個の第４出力部１７＿１～１７＿ｎが配置されている仮想的な面）、又は導波管分配器１”が配置されている仮想的な面（すなわちＮ－１個の導波管分配器２”が配置されている仮想的な面）を総称して「配置面」という。また、配置面に沿う方向を総称して「配置面方向」という。

【0068】

上記のとおり、導波管分配器１”においては、分配数（Ｎ）が増加することにより、導波管分配器１”に含まれる導波管分配器２”の個数が増加する。これにより、導波管分配器１”における回路規模が大きくなる問題があった。また、配置面方向に対して導波管分配器１”が大型になる問題があった。

【0069】

他方、上記のとおり、導波管分配器１においては、分配数（Ｎ）が増加することにより、導波管分配器１に含まれる導波管分配器（２＿１，２＿２，２＿３）の個数が増加しない。このため、導波管分配器１を用いることにより、導波管分配器１”を用いる場合に比して、導波管分配器１における回路規模を低減することができる。また、配置面方向に対する導波管分配器１の小型化を図ることができる。

【0070】

次に、導波管分配器１の他の効果について説明する。

【0071】

第１導波管分配器２＿１と第２導波管分配器２＿２間の接続部に第１ツイスト導波管３＿１を用いることにより、仮に当該接続部にＥ面ベント又はＨ面ベントを用いる場合に比して、当該接続部における電力の反射の発生を抑制することができる。また、第１導波管分配器２＿１と第３導波管分配器２＿３間の接続部に第２ツイスト導波管３＿２を用いることにより、仮に当該接続部にＥ面ベント又はＨ面ベントを用いる場合に比して、当該接続部における電力の反射の発生を抑制することができる。

【0072】

以上のように、実施の形態１に係る導波管分配器１は、第１分配器入力部（１１）、第１分配器出力部（１２）及び第２分配器出力部（１３）を有する第１導波管分配器２＿１と、第２分配器入力部（１４）及び複数個の第３分配器出力部（１５）を有し、かつ、第２分配器入力部（１４）が第１分配器出力部（１２）と電気的に接続されている直列型の第２導波管分配器２＿２と、第３分配器入力部（１６）及び複数個の第４分配器出力部（１７）を有し、かつ、第３分配器入力部（１６）が第２分配器出力部（１３）と電気的に接続されている直列型の第３導波管分配器２＿３と、を備える。これにより、直列型の導波管分配器１’に比して、製造を容易にすることができる。また、直列型の導波管分配器１’に比して、出力誤差ΔＰｏｕｔを低減することができる。また、直列型の導波管分配器１’に比して、配列方向に対する小型化を図ることができる。また、トーナメント型の導波管分配器１”に対して、回路規模を低減することができる。また、トーナメント型の導波管分配器１”に対して、配置面方向に対する小型化を図ることができる。

【0073】

また、第２分配器入力部（１４）は、第１分配器ツイスト導波管（３＿１）により第１分配器出力部（１２）と電気的に接続されており、第３分配器入力部（１６）は、第２分配器ツイスト導波管（３＿２）により第２分配器出力部（１３）と電気的に接続されている。これにより、かかる接続部にＥ面ベント又はＨ面ベントを用いる場合に比して、かかる接続部における電力の反射の発生を抑制することができる。

【0074】

また、複数個の第３分配器出力部（１５）の配列方向は、複数個の第４分配器出力部の配列方向に対して平行であり、個々の第３分配器出力部（１５）は、対応する第４分配器出力部（１６）と対向配置されている。これにより、個々の第１出力ポートＰ２＿１と対応する第２出力ポートＰ２＿２との間に空間を設けることができる。この結果、かかる空間に任意の回路素子を配置することができる。具体的には、例えば、実施の形態３にて後述するとおり、かかる空間に複数個の増幅器を配置することができる。

【0075】

実施の形態２．
図１４は、実施の形態２に係る導波管合成器の要部を示す斜視図である。図１５は、実施の形態２に係る導波管合成器のうちの第１導波管合成器の要部を示す斜視図である。図１６は、実施の形態２に係る導波管合成器のうちの第２導波管合成器の要部を示す斜視図である。図１７は、実施の形態２に係る導波管合成器のうちの第３導波管合成器の要部を示す斜視図である。図１８は、実施の形態２に係る導波管合成器のうちの第１ツイスト導波管の要部を示す斜視図である。図１９は、実施の形態２に係る導波管合成器のうちの第２ツイスト導波管の要部を示す斜視図である。図２０は、実施の形態２に係る導波管合成器のうちの第３ツイスト導波管の要部を示す斜視図である。図２１は、実施の形態２に係る導波管合成器に対応する等価回路を示す回路図である。図１４～図２１を参照して、実施の形態２に係る導波管合成器について説明する。

【0076】

図１４に示す如く、導波管合成器４は、１個の出力ポートＰ３を有するものであり、かつ、Ｍ個の入力ポートＰ４を有するものである。Ｍ個の入力ポートＰ４は、ｍ個の入力ポート（以下「第１入力ポート」という。）Ｐ４＿１＿１～Ｐ４＿１＿ｍを含むものであり、かつ、ｍ個の入力ポート（以下「第２入力ポート」という。）Ｐ４＿２＿１～Ｐ４＿２＿ｍを含むものである。ここで、ｍは、Ｍに対する２分の１の値である。図１４～図２１に示す例においては、ｍ＝４であり、かつ、Ｍ＝８である。すなわち、導波管合成器４における入力ポートＰ４の個数（Ｍ）が８である。換言すれば、導波管合成器４における合成数（Ｍ）が８である。以下、ｍ＝４であり、かつ、Ｍ＝８である場合の例を中心に説明する。

【0077】

図１４に示す如く、導波管合成器４は、導波管合成器（以下「第１導波管合成器」という。）５＿１に対応する部位を含むものである。図１５に示す如く、第１導波管合成器５＿１は、電力が出力される部位（以下「第１出力部」又は「第１合成器出力部」という。）３１を有するものである。また、第１導波管合成器５＿１は、電力が入力される部位（以下「第１入力部」又は「第１合成器入力部」という。）３２を有するものである。また、第１導波管合成器５＿１は、電力が入力される部位（以下「第２入力部」又は「第２合成器入力部」という。）３３を有するものである。

【0078】

すなわち、第１導波管合成器５＿１における合成数は、２である。図１４及び図１５に示す如く、第１導波管合成器５＿１は、ブランチラインカプラＣ＿４を用いたものである。ブランチラインカプラＣ＿４は、複数本のブランチラインを有するものである。より具体的には、ブランチラインカプラＣ＿４は、３本のブランチラインを有するものである。

【0079】

図１４に示す如く、導波管合成器４は、導波管合成器（以下「第２導波管合成器」という。）５＿２に対応する部位を含むものである。図１６に示す如く、第２導波管合成器５＿２は、電力が出力される部位（以下「第２出力部」又は「第２合成器出力部」という。）３４を有するものである。また、第２導波管合成器５＿２は、電力が入力される複数個の部位（以下「第３入力部」又は「第３合成器入力部」という。）３５を有するものである。より具体的には、第２導波管合成器５＿２は、ｍ個の第３入力部３５＿１～３５＿ｍを有するものである。ｍ個の第３入力部３５＿１～３５＿ｍは、ｍ個の第１入力ポートＰ４＿１＿１～Ｐ４＿１＿ｍにそれぞれ対応するものである。

【0080】

すなわち、第２導波管合成器５＿２における合成数は、ｍである。図１４及び図１６に示す如く、第２導波管合成器５＿２は、直列型である。ｍ個の第３入力部３５＿１～３５＿ｍは、一列に配置されている。ｍ個の第３入力部３５＿１～３５＿ｍは、１本の直線状の導波管Ｗ＿３により第２出力部３４と電気的に接続されている。

【0081】

ｍ個の第３入力部３５＿１～３５＿ｍのうちの第ｍの第３入力部３５＿ｍを除くｍ－１個の第３入力部３５＿１～３５＿ｍ－１について、ｍ－１個の第３入力部３５＿１～３５＿ｍ－１と導波管Ｗ＿３との間には、ｍ－１個のブランチラインカプラＣ＿５＿１～Ｃ＿５＿ｍ－１がそれぞれ設けられている。個々のブランチラインカプラＣ＿５は、複数本のブランチラインを有するものである。より具体的には、個々のブランチラインカプラＣ＿５は、３本のブランチラインを有するものである。

【0082】

図１４に示す如く、導波管合成器４は、導波管合成器（以下「第３導波管合成器」という。）５＿３に対応する部位を含むものである。図１７に示す如く、第３導波管合成器５＿３は、電力が出力される部位（以下「第３出力部」又は「第３合成器出力部」という。）３６を有するものである。また、第３導波管合成器５＿３は、電力が入力される複数個の部位（以下「第４入力部」又は「第４合成器入力部」という。）３７を有するものである。より具体的には、第３導波管合成器５＿３は、ｍ個の第４入力部３７＿１～３７＿ｍを有するものである。ｍ個の第４入力部３７＿１～３７＿ｍは、ｍ個の第２入力ポートＰ４＿２＿１～Ｐ４＿２＿ｍにそれぞれ対応するものである。

【0083】

すなわち、第３導波管合成器５＿３における合成数は、ｍである。図１４及び図１７に示す如く、第３導波管合成器５＿３は、直列型である。ｍ個の第４入力部３７＿１～３７＿ｍは、一列に配置されている。ｍ個の第４入力部３７＿１～３７＿ｍは、１本の直線状の導波管Ｗ＿４により第３出力部３６と電気的に接続されている。

【0084】

ｍ個の第４入力部３７＿１～３７＿ｍのうちの第ｍの第４入力部３７＿ｍを除くｍ－１個の第４入力部３７＿１～３７＿ｍ－１について、ｍ－１個の第４入力部３７＿１～３７＿ｍ－１と導波管Ｗ＿４との間には、ｍ－１個のブランチラインカプラＣ＿６＿１～Ｃ＿６＿ｍ－１がそれぞれ設けられている。個々のブランチラインカプラＣ＿６は、複数本のブランチラインを有するものである。より具体的には、個々のブランチラインカプラＣ＿６は、３本のブランチラインを有するものである。

【0085】

図１４に示す如く、導波管合成器４は、ツイスト導波管（以下「第１ツイスト導波管」又は「第１合成器ツイスト導波管」という。）６＿１に対応する部位を含むものである。第１ツイスト導波管６＿１により、第２導波管合成器５＿２の第２出力部３４が第１導波管合成器５＿１の第１入力部３２と電気的に接続されている。

【0086】

すなわち、図１８に示す如く、第１ツイスト導波管６＿１は、一端部（以下「第１端部」という。）４１及び他端部（以下「第２端部」という。）４２を有するものである。第１端部４１は、第２導波管合成器５＿２の第２出力部３４と電気的に接続されている。他方、第２端部４２は、第１導波管合成器５＿１の第１入力部３２と電気的に接続されている。これにより、第２出力部３４が第１入力部３２と電気的に接続されている。

【0087】

図１４に示す如く、導波管合成器４は、ツイスト導波管（以下「第２ツイスト導波管」又は「第２合成器ツイスト導波管」という。）６＿２に対応する部位を含むものである。第２ツイスト導波管６＿２により、第３導波管合成器５＿３の第３出力部３６が第１導波管合成器５＿１の第２入力部３３と電気的に接続されている。

【0088】

すなわち、図１９に示す如く、第２ツイスト導波管６＿２は、一端部（以下「第１端部」という。）４３及び他端部（以下「第２端部」という。）４４を有するものである。第１端部４３は、第３導波管合成器５＿３の第３出力部３６と電気的に接続されている。他方、第２端部４４は、第１導波管合成器５＿１の第２入力部３３と電気的に接続されている。これにより、第３出力部３６が第２入力部３３と電気的に接続されている。

【0089】

図１４に示す如く、導波管合成器４は、ツイスト導波管（以下「第３ツイスト導波管」又は「第３合成器ツイスト導波管」という。）６＿３に対応する部位を含むものである。第３ツイスト導波管６＿３により、第１導波管合成器５＿１の第１出力部３１が出力ポートＰ３と電気的に接続されている。

【0090】

すなわち、図２０に示す如く、第３ツイスト導波管６＿３は、一端部（以下「第１端部」という。）４５及び他端部（以下「第２端部」という。）４６を有するものである。第１端部４５は、第１導波管合成器５＿１の第１出力部３１と電気的に接続されている。他方、第２端部４６は、出力ポートＰ３に対応するものである。これにより、第１出力部３１が出力ポートＰ３と電気的に接続されている。

【0091】

図１４に示す如く、ｍ個の第１入力ポートＰ４＿１＿１～Ｐ４＿１＿ｍが配列されている方向は、ｍ個の第２入力ポートＰ４＿２＿１～Ｐ４＿２＿ｍが配列されている方向に対して平行である。個々の第１入力ポートＰ４＿１は、対応する第２入力ポートＰ４＿２と対向配置されている。換言すれば、ｍ個の第３入力部３５＿１～３５＿ｍが配列されている方向は、ｍ個の第４入力部３７＿１～３７＿ｍが配列されている方向に対して平行である。個々の第３入力部３５は、対応する第４入力部３７と対向配置されている。

【0092】

このようにして、導波管合成器４の要部が構成されている。図２１は、導波管合成器４に対応する等価回路を示している。

【0093】

ここで、Ｍ＝８であるとき、ブランチラインカプラＣ＿４における合成比は、１：１である。また、ブランチラインカプラＣ＿５＿１における合成比は、１：３である。また、ブランチラインカプラＣ＿５＿２における合成比は、１：２である。また、ブランチラインカプラＣ＿５＿３における合成比は、１：１である。また、ブランチラインカプラＣ＿６＿１における合成比は、１：３である。また、ブランチラインカプラＣ＿６＿２における合成比は、１：２である。また、ブランチラインカプラＣ＿６＿３における合成比は、１：１である。

【0094】

すなわち、導波管合成器４においては、合成数（Ｍ）が８であるとき、個々の直列型の導波管合成器（５＿２又は５＿３）における第１の入力ポート（Ｐ４＿１＿１又はＰ４＿２＿１）に対応するブランチラインカプラ（Ｃ＿５＿１又はＣ＿６＿１）における合成比が１：３である。また、導波管合成器４においては、合成数（Ｍ）に対して、個々の直列型の導波管合成器（５＿２又は５＿３）における入力ポート（Ｐ４＿１又はＰ４＿２）の配列数（ｍ）が２分の１である。

【0095】

また、導波管合成器４は、分配数（Ｍ）にかかわらず、３個の導波管合成器（５＿１、５＿２及び５＿３）に対応する部位を含むものである。換言すれば、合成数（Ｍ）が増加することにより、導波管合成器４に含まれる導波管分配器（５＿１、５＿２及び５＿３）の個数が増加しないものである。

【0096】

導波管合成器４の効果は、導波管分配器１の効果と同様である。すなわち、導波管合成器４の効果は、実施の形態１にて説明したものと同様である。このため、詳細な説明は省略する。

【0097】

以上のように、実施の形態２に係る導波管合成器４は、第１合成器出力部（３１）、第１合成器入力部（３２）及び第２合成器入力部（３３）を有する第１導波管合成器５＿１と、第２合成器出力部（３４）及び複数個の第３合成器入力部（３５）を有し、かつ、第２合成器出力部（３４）が第１合成器入力部（３２）と電気的に接続されている直列型の第２導波管合成器５＿２と、第３合成器出力部（３６）及び複数個の第４合成器入力部（３７）を有し、かつ、第３合成器出力部（３６）が第２合成器入力部（３３）と電気的に接続されている直列型の第３導波管合成器５＿３と、を備える。これにより、製造を容易にすることができる。また、出力誤差を低減することができる。また、配列方向に対する小型化を図ることができる。また、回路規模を低減することができる。また、配置面方向に対する小型化を図ることができる。

【0098】

また、第２合成器出力部（３４）は、第１合成器ツイスト導波管（６＿１）により第１合成器入力部（３２）と電気的に接続されており、第３合成器出力部（３６）は、第２合成器ツイスト導波管（６＿２）により第２合成器出力部（３３）と電気的に接続されている。これにより、かかる接続部における電力の反射の発生を抑制することができる。

【0099】

また、複数個の第３合成器入力部（３５）の配列方向は、複数個の第４合成器入力部（３７）の配列方向に対して平行であり、個々の第３合成器入力部（３５）は、対応する第４合成器入力部（３７）と対向配置されている。これにより、個々の第１入力ポートＰ４＿１と対応する第２入力ポートＰ４＿２との間に空間を設けることができる。この結果、かかる空間に任意の回路素子を配置することができる。具体的には、例えば、実施の形態３にて後述するとおり、かかる空間に複数個の増幅器を配置することができる。

【0100】

実施の形態３．
図２２は、実施の形態３に係る増幅器の要部を示す斜視図である。図２３は、実施の形態３に係る増幅器の要部を示す側面図である。図２４は、実施の形態３に係る増幅器の要部を示す平面図である。図２５は、実施の形態３に係る増幅器の要部を示す正面図である。図２６は、実施の形態３に係る増幅器に対応する等価回路を示す回路図である。図２２～図２６を参照して、実施の形態３に係る増幅器について説明する。

【0101】

なお、図２２～図２６において、図１～図９に示す要素と同様の要素には同一符号を付して説明を省略する。また、図２２～図２６において、図１４～図２１に示す要素と同様の要素には同一符号を付して説明を省略する。

【0102】

図２２～図２６に示す如く、増幅器７は、導波管分配器１及び導波管合成器４を含むものである。なお、図２２～図２５において、導波管分配器１の各部の符号は図示を省略している。また、図２２～図２５において、導波管合成器４の各部の符号は図示を省略している。導波管分配器１における分配数（Ｎ）は、導波管合成器４における合成数（Ｍ）と同一である。すなわち、Ｎ＝Ｍである。また、ｎ＝ｍである。

【0103】

導波管分配器１の入力ポートＰ１は、増幅器７における電力入力用のポートの機能を果たすものである。他方、導波管合成器４の出力ポートＰ３は、増幅器７における電力出力用のポートの機能を果たすものである。

【0104】

導波管分配器１は、導波管合成器４と対向配置されている。より具体的には、個々の第１出力ポートＰ２＿１が対応する第２入力ポートＰ４＿２と対向配置されており、かつ、個々の第２出力ポートＰ２＿２が対応する第１入力ポートＰ４＿１と対向配置されている。すなわち、個々の第３出力部１５が対応する第４入力部３７と対向配置されており、かつ、個々の第４出力部１７が対応する第３入力部３５と対向配置されている。

【0105】

図２２～図２６に示す如く、増幅器７は、ｎ個の増幅器（以下「第１増幅器」という。）８＿１＿１～８＿１＿ｎを含むものである。換言すれば、増幅器７は、ｍ個の第１増幅器８＿１＿１～８＿１＿ｍを含むものである。

【0106】

個々の第１増幅器８＿１は、対応する第１出力ポートＰ２＿１と対応する第２入力ポートＰ４＿２との間に電気的に接続されている。また、個々の第１増幅器８＿１は、対応する第１出力ポートＰ２＿１と対応する第２出力ポートＰ２＿２との間に空間的に配置されており、かつ、対応する第１入力ポートＰ４＿１と対応する第２入力ポートＰ４＿２との間に空間的に配置されている。

【0107】

換言すれば、個々の第１増幅器８＿１は、対応する第３出力部１５と対応する第４入力部３７との間に電気的に接続されている。また、個々の第１増幅器８＿１は、対応する第３出力部１５と対応する第４出力部１７との間に空間的に配置されており、かつ、対応する第３入力部３５と対応する第４入力部３７との間に空間的に配置されている。

【0108】

図２２～図２６に示す如く、増幅器７は、ｎ個の増幅器（以下「第２増幅器」という。）８＿２＿１～８＿２＿ｎを含むものである。すなわち、増幅器７は、ｍ個の第２増幅器８＿２＿１～８＿２＿ｍを含むものである。

【0109】

個々の第２増幅器８＿２は、対応する第２出力ポートＰ２＿２と対応する第１入力ポートＰ４＿１との間に電気的に接続されている。また、個々の第２増幅器８＿２は、対応する第１出力ポートＰ２＿１と対応する第２出力ポートＰ２＿２との間に空間的に配置されており、かつ、対応する第１入力ポートＰ４＿１と対応する第２入力ポートＰ４＿２との間に空間的に配置されている。

【0110】

換言すれば、個々の第２増幅器８＿２は、対応する第４出力部１７と対応する第３入力部３５との間に電気的に接続されている。また、個々の第２増幅器８＿２は、対応する第３出力部１５と対応する第４出力部１７との間に空間的に配置されており、かつ、対応する第３入力部３５と対応する第４入力部３７との間に空間的に配置されている。

【0111】

すなわち、増幅器７においては、Ｎ個の増幅器（８＿１及び８＿２）が増幅器７の中央部に集約配置されている。より具体的には、増幅器７の中央部にて、ｎ個の第１増幅器８＿１及びｎ個の第２増幅器８＿２が上下２段に配置されている。換言すれば、増幅器７においては、Ｍ個の増幅器（８＿１及び８＿２）が増幅器７の中央部に集約配置されている。より具体的には、増幅器７の中央部にて、ｍ個の第１増幅器８＿１及びｍ個の第２増幅器８＿２が上下２段に配置されている。

【0112】

このようにして、増幅器７の要部が構成されている。

【0113】

次に、増幅器７の動作について、Ｎ＝Ｍ＝８である場合の動作を中心に説明する。

【0114】

まず、入力ポートＰ１に高周波電力が入力される。当該入力された高周波電力は、導波管分配器１により８分配される。当該分配された高周波電力の各々は、８個の増幅器（８＿１及び８＿２）のうちの対応する１個の増幅器（８＿１又は８＿２）により増幅される。当該増幅された高周波電力は、導波管合成器４により合成される。当該合成された高周波電力は、出力ポートＰ３により出力される。

【0115】

次に、増幅器７の効果について説明する。

【0116】

増幅器７は、導波管分配器１及び導波管合成器４を用いたものである。これにより、直列型の導波管分配器１’及び直列型の導波管合成器（不図示）を用いた増幅器（不図示）に比して、配列方向に対する増幅器７の小型化を図ることができる。また、トーナメント型の導波管分配器１”及びトーナメント型の導波管合成器（不図示）を用いた増幅器（不図示）に比して、配置面方向に対する増幅器７の小型化を図ることができる。

【0117】

以上のように、実施の形態３に係る増幅器７は、導波管分配器１と、導波管合成器４と、個々の第３分配器出力部（１５）と対応する第４合成器入力部（３７）との間に電気的に接続されている第１増幅器８＿１と、個々の第４分配器出力部（１７）と対応する第３合成器入力部（３５）との間に電気的に接続されている第２増幅器８＿２と、を備える。これにより、導波管分配器１及び導波管合成器４を用いた増幅器７を実現することができる。この結果、配列方向に対する増幅器７の小型化を図ることができる。また、配置面方向に対する増幅器７の小型化を図ることができる。

【0118】

また、個々の第１増幅器８＿１は、対応する第３分配器出力部（１５）と対応する第４分配器出力部（１７）との間に空間的に配置されており、かつ、対応する第３合成器入力部（３５）と対応する第４合成器入力部（３７）との間に空間的に配置されており、個々の第２増幅器８＿２は、対応する第３分配器出力部（１５）と対応する第４分配器出力部（１７）との間に空間的に配置されており、かつ、対応する第３合成器入力部（３５）と対応する第４合成器入力部（３７）との間に空間的に配置されている。これにより、複数個の増幅器（８＿１及び８＿２）を増幅器７の中央部に集約配置することができる。

【0119】

なお、本願開示はその開示の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。

【符号の説明】

【0120】

１ 導波管分配器、２＿１ 第１導波管分配器、２＿２ 第２導波管分配器、２＿３ 第３導波管分配器、３＿１ 第１ツイスト導波管（第１分配器ツイスト導波管）、３＿２ 第２ツイスト導波管（第２分配器ツイスト導波管）、３＿３ 第３ツイスト導波管（第３分配器ツイスト導波管）、４ 導波管合成器、５＿１ 第１導波管合成器、５＿２ 第２導波管合成器、５＿３ 第３導波管合成器、６＿１ 第１ツイスト導波管（第１合成器ツイスト導波管）、６＿２ 第２ツイスト導波管（第２合成器ツイスト導波管）、６＿３ 第３ツイスト導波管（第３合成器ツイスト導波管）、７ 増幅器、８＿１ 第１増幅器、８＿２ 第２増幅器、１１ 第１入力部（第１分配器入力部）、１２ 第１出力部（第１分配器出力部）、１３ 第２出力部（第２分配器出力部）、１４ 第２入力部（第２分配器入力部）、１５ 第３出力部（第３分配器出力部）、１６ 第３入力部（第３分配器入力部）、１７ 第４出力部（第４分配器出力部）、２１ 第１端部、２２ 第２端部、２３ 第１端部、２４ 第２端部、２５ 第１端部、２６ 第２端部、３１ 第１出力部（第１合成器出力部）、３２ 第１入力部（第１合成器入力部）、３３ 第２入力部（第２合成器入力部）、３４ 第２出力部（第２合成器出力部）、３５ 第３入力部（第３合成器入力部）、３６ 第３出力部（第３合成器出力部）、３７ 第４入力部（第４合成器入力部）、４１ 第１端部、４２ 第２端部、４３ 第１端部、４４ 第２端部、４５ 第１端部、４６ 第２端部、Ｃ＿１ ブランチラインカプラ、Ｃ＿２ ブランチラインカプラ、Ｃ＿３ ブランチラインカプラ、Ｃ＿４ ブランチラインカプラ、Ｃ＿５ ブランチラインカプラ、Ｃ＿６ ブランチラインカプラ、Ｐ１ 入力ポート、Ｐ２ 出力ポート、Ｐ２＿１ 第１出力ポート、Ｐ２＿２ 第２出力ポート、Ｐ３ 出力ポート、Ｐ４ 入力ポート、Ｐ４＿１ 第１入力ポート、Ｐ４＿２ 第２入力ポート、Ｗ＿１ 導波管、Ｗ＿２ 導波管、Ｗ＿３ 導波管、Ｗ＿４ 導波管。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】

【図22】

【図23】

【図24】

【図25】

【図26】