知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-06-07
(45)【発行日】2024-06-17
(54)【発明の名称】メモリシステム及び情報処理システム
(51)【国際特許分類】
G06F 12/02 20060101AFI20240610BHJP
G06F 12/00 20060101ALI20240610BHJP
【ＦＩ】
G06F12/02 510A
G06F12/00 597U
G06F12/02 570A
【請求項の数】
15
(21)【出願番号】P 2020119879
(22)【出願日】2020-07-13
(65)【公開番号】P2022016899
(43)【公開日】2022-01-25
【審査請求日】2023-03-09
(73)【特許権者】
【識別番号】318010018
【氏名又は名称】キオクシア株式会社
(74)【代理人】
【識別番号】110001737
【氏名又は名称】弁理士法人スズエ国際特許事務所
(72)【発明者】
【氏名】佐々木 勇輝
(72)【発明者】
【氏名】菅野 伸一
【審査官】松平 英
(56)【参考文献】
【文献】特開２０１４－１７９０８４（ＪＰ，Ａ）
【文献】特開２０２０－００３８５８（ＪＰ，Ａ）
【文献】特開２０１２－１２３４９９（ＪＰ，Ａ）
【文献】特開２０１８－０４１２０４（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｇ０６Ｆ ３／０６－３／０８
１２／００－１２／１２８
１３／１６－１３／１８
(57)【特許請求の範囲】
【請求項1】
ホストに接続可能なメモリシステムにおいて、不揮発性メモリと、
前記不揮発性メモリに電気的に接続され、前記不揮発性メモリを制御するように構成されたコントローラと
を具備し、
前記不揮発性メモリは、
前記ホストが前記メモリシステムにアクセスする際に使用する論理アドレスと前記不揮発性メモリ内のデータが書き込まれている物理アドレスとの対応関係を管理するためのアドレス変換テーブルと、
前記不揮発性メモリに書き込まれているデータが有効であるか無効であるかを管理するためのデータマップと
を格納し、
前記コントローラは、
前記不揮発性メモリに書き込まれているデータを無効化するための第１無効化コマンドを前記ホストから受信した場合に、前記第１無効化コマンドに基づいて前記アドレス変換テーブルを更新するとともに、前記第１無効化コマンドに基づく無効化要求をキューに格納し、
前記第１無効化コマンドに対する応答を、前記アドレス変換テーブルが更新された後に前記ホストに送信し、
前記第１無効化コマンドに対する前記応答が前記ホストに送信された後に前記無効化要求を前記キューから取り出し、前記無効化要求に基づいて前記データマップを更新する
メモリシステム。
【請求項2】
前記第１無効化コマンドの後に前記第１無効化コマンド以外の他のコマンドを前記ホストから受信した場合、前記他のコマンドは、前記第１無効化コマンドに対する前記応答が前記ホストに送信された後に実行される請求項１記載のメモリシステム。
【請求項3】
前記第１無効化コマンドは、前記第１無効化コマンドによって無効化されるべきデータにアクセスするための第１論理アドレスを含み、前記他のコマンドは、前記第１論理アドレスを指定する書き込みコマンド、前記第１論理アドレスを指定する読み出しコマンド、及び前記第１論理アドレスを指定する第２無効化コマンド、のうちの少なくとも１つを含む
請求項２記載のメモリシステム。
【請求項4】
前記アドレス変換テーブルは、複数の断片テーブルを含み、前記複数の断片テーブルの各々は、論理アドレスの範囲が割り当てられており、
前記第１無効化コマンドは、前記第１無効化コマンドによって無効化されるべきデータにアクセスするための論理アドレスを含み、
前記コントローラは、前記複数の断片テーブルのうちの前記第１無効化コマンドに含まれる論理アドレスに基づいて特定される断片テーブルを更新し、
前記無効化要求は、前記更新される前の断片テーブルを含む
請求項１記載のメモリシステム。
【請求項5】
前記無効化要求に含まれる断片テーブルには、前記第１無効化コマンドによって無効化されるべきデータを判別するための判別情報が付与される請求項４記載のメモリシステム。
【請求項6】
前記判別情報は、マジックナンバーを含み、前記マジックナンバーは、前記無効化要求に含まれる断片テーブルに設定される
請求項５記載のメモリシステム。
【請求項7】
前記判別情報は、前記第１無効化コマンドに含まれる論理アドレスの範囲を含む請求項５記載のメモリシステム。
【請求項8】
前記無効化要求は、前記第１無効化コマンドに対する前記応答の送信と同時または前記送信後に前記キューに格納される請求項１～７のいずれか一項に記載のメモリシステム。
【請求項9】
前記第１無効化コマンドの後に前記ホストから受信される他のコマンドは、前記無効化要求よりも優先的に実行され、前記コントローラは、前記他のコマンドが実行された後に前記無効化要求をキューから取り出し、前記無効化要求に基づいて前記データマップを更新する
請求項１～８のいずれか一項に記載のメモリシステム。
【請求項10】
前記アドレス変換テーブルは、階層構造を有し、複数の階層に対応する複数の断片テーブルを含む請求項１～９のいずれか一項に記載のメモリシステム。
【請求項11】
前記コントローラは、複数の前記第１無効化コマンドに基づく複数の前記無効化要求を前記キューに格納し、前記複数の無効化要求に対する優先度制御を実行する請求項１～１０のいずれか一項に記載のメモリシステム。
【請求項12】
前記コントローラは、前記複数の無効化要求の各々に含まれる断片テーブルに対応する階層に基づいて、前記階層が上位の断片テーブルを含む無効化要求に基づく前記データマップの更新を優先的に実行する請求項１１記載のメモリシステム。
【請求項13】
前記コントローラは、前記ホストによって第１無効化要求よりも高い優先度が指定された第２無効化要求に基づく前記データマップの更新を、前記第１無効化要求に基づく前記データマップの更新よりも優先的に実行する請求項１１記載のメモリシステム。
【請求項14】
ホストに接続可能なメモリシステムにおいて、
不揮発性メモリと、
前記不揮発性メモリに電気的に接続され、前記不揮発性メモリを制御するように構成されたコントローラと
を具備し、
前記コントローラは、
前記ホストが前記メモリシステムにアクセスする際に使用する論理アドレスと前記不揮発性メモリ内のデータが書き込まれている物理アドレスとの対応関係を管理するためのアドレス変換テーブルと、
前記不揮発性メモリに書き込まれているデータが有効であるか無効であるかを、前記物理アドレス毎に管理するための、前記アドレス変換テーブルとは異なるデータマップと
を管理し、
前記コントローラは、
前記不揮発性メモリに書き込まれているデータを無効化するための無効化コマンドを前記ホストから受信した場合に、前記無効化コマンドに基づいて前記アドレス変換テーブルを前記物理アドレス毎に更新し、前記無効化コマンドに基づいて前記データマップを前記物理アドレス毎に更新するための情報を生成し、
前記無効化コマンドに対する応答を、前記アドレス変換テーブルの更新と前記情報の生成とを実行した後、前記データマップが更新される前に前記ホストに送信する
メモリシステム。
【請求項15】
ホストと、前記ホストと通信可能に接続されているメモリシステムとを備える情報処理システムにおいて、前記メモリシステムは、
不揮発性メモリと、
前記不揮発性メモリに電気的に接続され、前記不揮発性メモリを制御するように構成されたコントローラと
を具備し、
前記不揮発性メモリは、
前記ホストが前記メモリシステムにアクセスする際に使用する論理アドレスと前記不揮発性メモリ内のデータが書き込まれている物理アドレスとの対応関係を管理するためのアドレス変換テーブルと、
前記不揮発性メモリに書き込まれているデータが有効であるか無効であるかを管理するためのデータマップと
を格納し、
前記コントローラは、
前記不揮発性メモリに書き込まれているデータを無効化するための無効化コマンドを前記ホストから受信した場合に、前記無効化コマンドに基づいて前記アドレス変換テーブルを更新するとともに、前記無効化コマンドに基づく無効化要求をキューに格納し、
前記無効化コマンドに対応する応答を、前記アドレス変換テーブルが更新された後に前記ホストに送信し、
前記無効化コマンドに対する前記応答が前記ホストに送信された後に前記無効化要求を前記キューから取り出し、前記無効化要求に基づいて前記データマップを更新する
情報処理システム。
【発明の詳細な説明】
【技術分野】
【0001】
本発明の実施形態は、メモリシステム及び情報処理システムに関する。
【背景技術】
【0002】
近年、不揮発性メモリを備えるメモリシステムが広く普及している。このようなメモリシステムの一例としては、例えばＮＡＮＤ型フラッシュメモリを備えるソリッドステートドライブ（ＳＳＤ：Solid State Drive）が知られている。
【0003】
メモリシステムにおいては、ホストが当該メモリシステムにアクセスする際に使用する論理アドレスと不揮発性メモリ内のデータが書き込まれている場所に相当する物理アドレスとの対応関係を管理するアドレス変換テーブルを使用して、当該ホストから送信されたコマンドにおいて指定された論理アドレスを物理アドレスに変換するアドレス変換が実行される。
【0004】
ところで、ホストが使用するファイルシステムにおいて所定のファイルが削除された場合には、当該ファイルに相当するデータを無効化するためのコマンド（以下、Ｔｒｉｍコマンドと表記）がホストからメモリシステムに発行される。
【0005】
このＴｒｉｍコマンドがメモリシステムにおいて受信されると、当該メモリシステムは、上記したアドレス変換テーブル（論理アドレスと物理アドレスの対応関係）を更新する処理を実行する。
【0006】
また、メモリシステムは不揮発性メモリに書き込まれているデータが有効であるか無効であるかを管理する有効データマップを保持しており、上記したＴｒｉｍコマンドが受信された場合には当該有効データマップも更新される。
【0007】
Ｔｒｉｍコマンドに対する応答時間を短縮させる仕組みが望まれている。
【先行技術文献】
【特許文献】
【0008】
【文献】特開２０１８－０４１２０４号公報
【文献】特開２００９－１６３３２９号公報
【発明の概要】
【発明が解決しようとする課題】
【0009】
そこで、本発明が解決しようとする課題は、不揮発性メモリに書き込まれているデータを無効化するコマンドに対する応答時間を短縮させることが可能なメモリシステム及び情報処理システムを提供することにある。
【課題を解決するための手段】
【0010】
実施形態によれば、ホストに接続可能なメモリシステムが提供される。前記メモリシステムは、不揮発性メモリと、前記不揮発性メモリに電気的に接続され、前記不揮発性メモリを制御するように構成されたコントローラとを具備する。前記不揮発性メモリは、前記ホストが前記メモリシステムにアクセスする際に使用する論理アドレスと前記不揮発性メモリ内のデータが書き込まれている物理アドレスとの対応関係を管理するためのアドレス変換テーブルと、前記不揮発性メモリに書き込まれているデータが有効であるか無効であるかを管理するためのデータマップとを格納する。前記コントローラは、前記不揮発性メモリに書き込まれているデータを無効化するための第１無効化コマンドを前記ホストから受信した場合に、前記第１無効化コマンドに基づいて前記アドレス変換テーブルを更新するとともに、前記第１無効化コマンドに基づく無効化要求をキューに格納する。前記コントローラは、前記第１無効化コマンドに対する応答を、前記アドレス変換テーブルが更新された後に前記ホストに送信する。前記コントローラは、前記第１無効化コマンドに対する前記応答が前記ホストに送信された後に前記無効化要求を前記キューから取り出し、前記無効化要求に基づいて前記データマップを更新する。
【図面の簡単な説明】
【0011】
【図1】実施形態に係るメモリシステムを含む情報処理システムの構成の一例を示すブロック図。
【図2】ＬＵＴ及びＡＤＭの動作について説明するための図。
【図3】ＬＵＴ及びＡＤＭの動作について説明するための図。
【図4】ＬＵＴ及びＡＤＭの動作について説明するための図。
【図5】ＬＵＴ及びＡＤＭの動作について説明するための図。
【図6】本実施形態に係るメモリシステムの動作の概要を説明するための図。
【図7】本実施形態における階層構造を有するＬＵＴについて概念的に説明するための図。
【図8】本実施形態におけるＬＵＴに含まれる断片テーブルのデータ構造の一例を示す図。
【図9】本実施形態におけるＡＤＭのデータ構造の一例を示す図。
【図10】ホストからＴｒｉｍコマンドが発行された際の本実施形態に係るメモリシステムの処理手順の一例を示すフローチャート。
【図11】ホストからＴｒｉｍコマンドが発行された際の本実施形態に係るメモリシステムの具体的な動作例について説明するための図。
【図12】本実施形態の変形例に係るメモリシステムの動作について説明するための図。
【図13】複数の断片テーブルを含む無効化要求がキューイングされる場合の本実施形態の変形例に係るメモリシステムの動作について説明するための図。
【図14】本実施形態の変形例において無効化要求キューに格納されている無効化要求を実行する際の具体的な動作例について説明するための図。
【図15】本実施形態の変形例において無効化要求キューに格納されている無効化要求を実行する際の具体的な動作例について説明するための図。
【図16】本実施形態の変形例において無効化要求キューに格納されている無効化要求を実行する際の具体的な動作例について説明するための図。
【図17】本実施形態の変形例において無効化要求キューに格納されている無効化要求を実行する際の具体的な動作例について説明するための図。
【図18】本実施形態の変形例において無効化要求キューに格納されている無効化要求を実行する際の具体的な動作例について説明するための図。
【発明を実施するための形態】
【0012】
以下、図面を参照して、実施形態について説明する。
図１は、本実施形態に係るメモリシステムを含む情報処理システムの構成の一例を示すブロック図である。
図１は、本実施形態に係るメモリシステムを含む情報処理システムの構成の一例を示すブロック図である。
【0013】
本実施形態において、メモリシステムは、不揮発性メモリにデータ（ユーザデータ）を書き込み、当該不揮発性メモリからデータを読み出すように構成された半導体ストレージデバイスである。このメモリシステムは、例えばソリッドステートドライブ（ＳＳＤ：Solid State Drive）として実現されてもよいし、メモリカード等の他のストレージデバイスとして実現されてもよい。本実施形態においては、メモリシステムがＳＳＤとして実現されている場合を想定する。
【0014】
図１に示すように、情報処理システム１は、ホスト２及びメモリシステム３を備える。ホスト２は、メモリシステム３に対してホスト装置として動作する情報処理装置であり、例えばパーソナルコンピュータ、サーバ装置、携帯電話、撮像装置、携帯端末（タブレットコンピュータまたはスマートフォン等）、ゲーム機器または車載端末（カーナビゲーションシステム等）として実現され得る。
【0015】
メモリシステム３は、ホスト２に接続可能に構成されており、不揮発性メモリ４と、当該不揮発性メモリ４に対するデータの書き込み及び読み出しを制御するコントローラ５（制御回路）とを含む。なお、不揮発性メモリ４は、コントローラ５に対して着脱可能に構成されていてもよい。これによれば、メモリシステム３のメモリ容量を自由に拡張することができる。
【0016】
上記したようにメモリシステム３がＳＳＤとして実現されている場合、不揮発性メモリ４は、例えばＮＡＮＤ型フラッシュメモリである。この場合、不揮発性メモリ４（ＮＡＮＤ型フラッシュメモリ）は、マトリクス状に配置された複数のメモリセル（メモリセルアレイ）を含む。なお、不揮発性メモリ４は、２次元構造のＮＡＮＤ型フラッシュメモリであってもよいし、３次元構造のＮＡＮＤ型フラッシュメモリであってもよい。
【0017】
また、不揮発性メモリ４のメモリセルアレイは複数のブロックを含み、当該ブロックの各々は多数のページによって編成される。メモリシステム３（ＳＳＤ）において、ブロックの各々は、データの消去単位として機能する。また、ページの各々は、データ書き込み動作及びデータ読み込み動作の単位である。
【0018】
また、不揮発性メモリ４には各種データが書き込まれるが、不揮発性メモリ４は、ＬＵＴ（Look Up Table）と称されるアドレス変換テーブル（以下、単にＬＵＴと表記）４１を更に格納する。なお、ＬＵＴ４１は、Ｌ２Ｐとも称される。ＬＵＴ４１は、ホスト２がメモリシステム３にアクセスする（不揮発性メモリ４にデータを書き込むまたは不揮発性メモリ４からデータを読み出す）際に使用する論理アドレスと不揮発性メモリ４内のデータが書き込まれている物理的な位置を示す物理アドレスとの対応関係を管理するためのデータに相当する。換言すれば、ＬＵＴ４１には、論理アドレスの各々に対応づけて当該論理アドレスに対応する物理アドレスが格納されている。
【0019】
なお、不揮発性メモリ４がＮＡＮＤ型フラッシュメモリである場合、ＬＵＴ４１において管理される論理アドレスは論理ブロックアドレス（ＬＢＡ：Logical Block Addressing）であり、物理アドレスは物理ブロックアドレス（ＰＢＡ：Physical Block Addressing）である。以下の説明においては、論理アドレスをＬＢＡ、物理アドレスをＰＢＡとして説明する。
【0020】
また、不揮発明メモリ４は、ＡＤＭ（Active Data Map）と称される有効データマップ（以下、単にＡＤＭと表記）４２を更に格納する。ＡＤＭ４２は、不揮発性メモリ４の物理アドレスの各々に書き込まれているデータが有効であるか無効であるかを管理するためのデータである。
【0021】
なお、ＬＵＴ４１及びＡＤＭ４２のうちの少なくとも一方は、例えば不揮発性メモリ４以外の不揮発性メモリに格納されていてもよい。また、不揮発性メモリ４は、データ、ＬＵＴ４１及びＡＤＭ４２を格納するメモリ（領域）を区分けするように構成されていてもよい。
【0022】
コントローラ５は、通信インタフェース制御部５１、書き込みバッファメモリ５２、読み出しバッファメモリ５３、不揮発性メモリコントローラ５４、メモリ５５及びプロセッサ５６を含む。なお、通信インタフェース制御部５１、書き込みバッファメモリ５２、読み出しバッファメモリ５３、不揮発性メモリコントローラ５４、メモリ５５及びプロセッサ５６は、内部バスＩＢにより電気的に接続される。
【0023】
通信インタフェース制御部５１は、外部装置（例えば、ホスト２）とメモリシステム３との間の通信を制御する。具体的には、通信インタフェース制御部５１は、ホスト２からの各種コマンドを受信する。ホスト２からの各種コマンドには、例えば書き込みコマンド（ライト要求）及び読み出しコマンド（リード要求）等が含まれる。
【0024】
ここで、通信インタフェース制御部５１によって書き込みコマンドが受信された場合には当該書き込みコマンドに基づいて不揮発性メモリ４にデータが書き込まれるが、書き込みバッファメモリ５２は、当該不揮発性メモリ４に書き込まれるデータを一時的に格納する。なお、書き込みバッファメモリ５２に格納されたデータは、不揮発性メモリコントローラ５４を介して不揮発性メモリ４に書き込まれる。
【0025】
一方、通信インタフェース制御部５１によって読み出しコマンドが受信された場合には当該読み出しコマンドに基づいて不揮発性メモリ４からデータが読み出されるが、読み出しバッファメモリ５３は、当該不揮発明メモリ４から読み出されたデータを一時的に格納する。なお、読み出しバッファメモリ５３に格納されたデータは、通信インタフェース制御部５１を介してホスト２に送信される。
【0026】
不揮発性メモリコントローラ５４は、不揮発性メモリ４へのデータの書き込み及び当該不揮発性メモリ４からのデータの読み出しを制御する。なお、詳しい説明は省略するが、不揮発性メモリコントローラ５４は、ＤＭＡＣ（Direct Memory Access Controller）、誤り訂正部、ランダマイザ（またはスクランブラ）等を含むように構成されていてもよい。
【0027】
メモリ５５は、プロセッサ５６の作業用メモリとして使用される主記憶装置である。メモリ５５は、例えばＤＲＡＭ（Dynamic Random Access Memory）であるが、ＳＲＡＭ（Static Random Access Memory）等の他の半導体メモリであっても構わない。
【0028】
なお、メモリ５５は、不揮発性メモリ４と比較して高速に書き込み及び読み出し可能であり、キャッシュメモリ５５１（として利用される領域）を含む。キャッシュメモリ５５１は、例えば不揮発性メモリ４に格納されているＬＵＴ４１及びＡＤＭ４２等のキャッシュデータを格納する。
【0029】
プロセッサ５６は、内部バスＩＢを経由して、コントローラ５全体の動作を制御する。プロセッサ５６は、例えば図示しないＲＯＭ（Read Only Memory）等に格納されている制御プログラム（ファームウェア）を実行することによって様々な処理（例えばホスト２から受信される各種コマンドに対する処理等）を実行する。なお、プロセッサ５６は、例えばＣＰＵ（Central Processing Unit）、ＭＰＵ（Micro-Processing Unit）またはＤＳＰ（Digital Signal Processor）等であってもよい。
【0030】
プロセッサ５６は、上記した制御プログラムを実行することによって、書き込み制御部５６１、読み出し制御部５６２、ガーベージコレクション制御部５６３、アドレス変換部５６４、管理部５６５及びキャッシュメモリ制御部５６６等の機能部を実現する。
【0031】
なお、これらの各部５６１～５６６は、上記したように制御プログラム（つまり、ソフトウェア）によって実現されるが、ハードウェアによって実現されてもよいし、ソフトウェアとハードウェアとの組み合わせによって実現されてもよい。
【0032】
書き込み制御部５６１は、通信インタフェース制御部５１によって書き込みコマンドが受信された場合に、当該通信インタフェース制御部５１、書き込みバッファメモリ５２及び不揮発性メモリコントローラ５４を制御し、当該書き込みコマンドに基づくデータを不揮発性メモリ４に書き込む処理を実行する。
【0033】
読み出し制御部５６２は、通信インタフェース制御部５１によって読み出しコマンドが受信された場合に、当該通信インタフェース制御部５１、読み出しバッファメモリ５３及び不揮発性メモリコントローラ５４を制御し、当該読み出しコマンドに基づくデータを不揮発性メモリ４から読み出す処理を実行する。
【0034】
ガーベージコレクション制御部５６３は、例えば書き込み制御部５６１、読み出し制御部５６２及び不揮発性メモリコントローラ５４と協働することにより、上記したＡＤＭ４２を参照して不揮発性メモリ４に対するガーベージコレクション（ＧＣ）を実行する。ガーベージコレクションとは、不揮発性メモリ４の不要な領域を解放する処理である。なお、不揮発性メモリ４のメモリ領域の断片化を解消するコンパクションがガーベージコレクションとともに行われても構わない。
【0035】
ここで、上記した通信インタフェース制御部５１によって受信されるホスト２からの読み出しコマンドにおいては当該ホスト２がデータにアクセスするためのＬＢＡが含まれているが、当該読み出しコマンドがホスト２から受信された場合、アドレス変換部５６４は、不揮発性メモリ４格納されているＬＵＴ４１を用いて、当該ＬＢＡをＰＢＡ（物理アドレス）に変換する処理を実行する。メモリシステム３においては、このようにアドレス変換部５６４によってＬＢＡから変換されたＰＢＡに基づいて不揮発性メモリ４からデータを読み出すことが可能となる。
【0036】
管理部５６５は、通信インタフェース制御部５１によって受信されるホスト２からの書き込みコマンドに基づいて不揮発性メモリ４にデータが書き込まれた場合に、ＬＵＴ４１及びＡＤＭ４２を更新する処理を実行する。
【0037】
また、通信インタフェース制御部５１によって受信されるホスト２からのコマンドには、書き込みコマンド及び読み込みコマンド以外に、例えば不揮発性メモリ４に書き込まれているデータを無効化するための無効化コマンド（以下、Ｔｒｉｍコマンドと表記）が含まれる。管理部５６５は、このＴｒｉｍコマンドが通信インタフェース制御部５１によって受信された場合に、当該Ｔｒｉｍコマンドに基づいてＬＵＴ４１及びＡＤＭ４２を更新する処理を実行する。なお、Ｔｒｉｍコマンドは、ストレージデバイスを接続するためのインタフェース規格に応じて、例えばＵｎｍａｐコマンド等とも称される。
【0038】
キャッシュメモリ制御部５６６は、例えば読み出し制御部５６２を介して、不揮発性メモリ４からＬＵＴ４１（の一部）またはＡＤＭ４２（の一部）を読み出し、当該ＬＵＴ４１またはＡＤＭ４２をキャッシュメモリ５５１に格納する。また、キャッシュメモリ制御部５６６は、書き込み制御部５６１を介して、キャッシュメモリ５５１に格納されているＬＵＴ４１（の一部）またはＡＤＭ４２（の一部）を読み出し、当該ＬＵＴ４１またはＡＤＭ４２を不揮発性メモリ４へ書き込む（書き戻す）。
【0039】
なお、図１においてはメモリシステム３がホスト２の外部に設けられている例について説明したが、当該ホスト２とメモリシステム３との間のインタフェースとしては、例えばＮＶＭｅ ｏｖｅｒ Ｆａｂｒｉｃｓ等が使用されてもよい。また、メモリシステム３は、ホスト２に内蔵されていてもよい。更に、メモリシステム３は複数のホスト２と接続されていてもよいし、複数のメモリシステム３が１以上のホスト２と接続されていてもよい。
【0040】
【0041】
まず、図２は、初期状態（つまり、不揮発性メモリ４´にデータが書き込まれていない状態）のＬＵＴ４１´及びＡＤＭ４２´を示している。なお、図２に示す不揮発性メモリ４´は、当該不揮発性メモリ４´の全てのＰＢＡにデータが書き込まれていないことを示している。
【0042】
ＬＵＴ４１´においては上記したように不揮発性メモリ４´に書き込まれているデータの各々に関するＬＢＡ及びＰＢＡの対応関係が管理されるが、図２においては不揮発性メモリ４´にはデータが書き込まれていないため、ＬＵＴ４１´にはＰＢＡ（ＬＢＡ＃０～ＬＢＡ＃ｎ－１に対応するＰＢＡ）は格納されていない。なお、ＬＢＡに対応するＰＢＡが存在しない場合、ＬＵＴ４１´には、当該ＬＢＡに対応づけて無効を表すマジックナンバーが設定（格納）される。
【0043】
一方、ＡＤＭ４２´においては、不揮発性メモリ４´に書き込まれているデータが有効であるか無効であるかが管理される。具体的には、ＡＤＭ４２´においてはデータが書き込まれる不揮発性メモリ４´の各ＰＢＡに対応する１ビットのフラグ情報４２１´が格納されている。このようなＡＤＭ４２´によれば、フラグ情報４２１´によって当該フラグ情報４２１´に対応するＰＢＡに格納されているデータが有効であるか無効であるかを表すことができる。
【0044】
なお、データが有効であることを示すフラグ情報は例えば「１」であり、データが無効であることを示すフラグ情報は例えば「０」である。図２においては、不揮発性メモリ４´にデータが書き込まれていないため、ＡＤＭ４２´に格納されているフラグ情報は全て「０」である。
【0045】
図２においては省略されているが、ＡＤＭ４２´は、例えばデータの消去単位であるブロック毎に用意されている。
【0046】
次に、図３を参照して、ホスト２から書き込みコマンドが受信された場合のＬＵＴ４１´及びＡＤＭ４２´の動作について説明する。
【0047】
書き込みコマンドにおいては、不揮発性メモリ４に書き込まれるデータ及び当該データにアクセスするためのＬＢＡが指定されている。ここでは、書き込みコマンドにおいて、データ＃１及び当該データ＃１にアクセスするためのＬＢＡ＃１と、データ＃２及び当該データ＃２にアクセスするためのＬＢＡ＃３とが指定されているものとする。
【0048】
上記したようなＬＢＡ＃１及びＬＢＡ＃３に対する書き込みコマンドがホスト２から受信された場合（ステップＳ１）、当該書き込みコマンドにおいて指定されているデータ＃１及びデータ＃２が不揮発性メモリ４´の空いているＰＢＡに書き込まれる（ステップＳ２）。ここでは、データ＃１が不揮発性メモリ４´のＰＢＡ＃０に書き込まれ、データ＃２が不揮発性メモリ４´のＰＢＡ＃１に書き込まれたものとする。なお、１つのＰＢＡに書き込まれるデータのサイズは例えば４ＫｉＢであるが、当該データのサイズは任意に変更可能である。
【0049】
この場合、データ＃１及びデータ＃２が書き込まれたＰＢＡ＃０及びＰＢＡ＃１（つまり、ＰＢＡ＃０及びＰＢＡ＃２に書き込まれたデータ）を有効化するために、ＡＤＭ４２´が更新される（ステップＳ３）。具体的には、図３に示すように、ＡＤＭ４２´に格納されているフラグ情報のうち、データ＃１及びデータ＃２が書き込まれたＰＢＡ＃０及びＰＢＡ＃１に対応するフラグ情報が「０」から「１」に変更される。
【0050】
また、ステップＳ１において受信された書き込みコマンドにおいてはＬＢＡ＃１及びＬＢＡ＃３が指定されているため、ＬＵＴ４１´においては、当該ＬＢＡ＃１及びＬＢＡ＃３に対応するＰＢＡが更新される（ステップＳ４）。具体的には、ＰＢＡ＃０がＬＢＡ＃１に対応づけてＬＵＴ４１´に格納されるとともに、ＰＢＡ＃１がＬＢＡ＃３に対応づけてＬＵＴ４１´に格納される。なお、ＬＵＴ４１´に格納されるＰＢＡのサイズは、例えば３２ビット（４バイト）である。
【0051】
上記したようにＬＵＴ４１´及びＡＤＭ４２´が更新されると、ステップＳ１において受信された書き込みコマンドに対する応答がホスト２に送信（返却）される。
【0052】
次に、図４を参照して、ホスト２からＴｒｉｍコマンドが受信された場合のＬＵＴ４１´及びＡＤＭ４２´の動作について説明する。図４においては、図３において説明したようにＬＵＴ４１´及びＡＤＭ４２´が動作した（つまり、書き込みコマンドに対する応答がホスト２に送信された）後にＴｒｉｍコマンドが受信された場合を想定している。
【0053】
Ｔｒｉｍコマンドは上記したように不揮発性メモリ４´に書き込まれているデータを無効化するためのコマンドであり、例えばホスト２が使用するファイルシステムにおいて所定のファイルが削除された場合等に、当該ファイルに相当するデータを無効化するためにホスト２によって発行される。このＴｒｉｍコマンドにおいては、無効化すべきデータに関するＬＢＡが指定されている（つまり、ＴｒｉｍコマンドにはＬＢＡが含まれている）。ここでは、ＴｒｉｍコマンドにおいてＬＢＡ＃１が指定されているものとする。
【0054】
上記したようなＴｒｉｍコマンドが受信された場合（ステップＳ１１）、図３に示すＬＵＴ４１´から、当該Ｔｒｉｍコマンドにおいて指定されているＬＢＡ＃１に対応するＰＢＡ＃０が取得される（ステップＳ１２）。
【0055】
この場合、ステップＳ１２において取得されたＰＢＡ＃０（に格納されているデータ）を無効化するために、図３に示すＡＤＭ４２´は、図４に示すＡＤＭ４２´に更新される（ステップＳ１３）。この場合、ＡＤＭ４２´においては、Ｔｒｉｍコマンドに基づいてＬＵＴ４１´から取得されたＰＢＡ＃０に対応するフラグ情報が「１」から「０」に変更される。
【0056】
また、ステップＳ１１において受信されたＴｒｉｍコマンドにおいて指定されているＬＢＡ＃１に対応するＰＢＡ＃０（に格納されているデータ）を無効化するために、図３に示すＬＵＴ４１´は、図４に示すＬＵＴ４１´に更新される（ステップＳ１４）。この場合、ＬＵＴ４１´においては、ＬＢＡ＃１に対応するＰＢＡとしてマジックナンバーが設定される。
【0057】
上記したようにＬＵＴ４１´及びＡＤＭ４２´が更新されると、ステップＳ１１において受信されたＴｒｉｍコマンドに対する応答（完了通知）がホスト２に送信（返却）される。
【0058】
なお、Ｔｒｉｍ処理（Ｔｒｉｍコマンドに対する処理）においては、不揮発性メモリ４´に書き込まれているデータは消去されない。不揮発性メモリ４´に書き込まれているデータは、上記したガーベージコレクション（ＧＣ）によって消去される。
【0059】
ここで、図４においては単一のＬＢＡが指定されたＴｒｉｍコマンドが受信された場合について説明したが、図５を参照して、広い範囲のＬＢＡが指定されたＴｒｉｍコマンドが受信された場合のＬＵＴ４１´及びＡＤＭ４２´の動作について説明する。
【0060】
ここでは、不揮発性メモリ４´にデータ＃１０～データ＃２１等を含むデータが既に書き込まれており、当該データの書き込みに応じてＬＵＴ４１´及びＡＤＭ４２´が適切に更新されているものとする。
【0061】
上記したように広い範囲のＬＢＡが指定されたＴｒｉｍコマンドが受信された場合（ステップＳ２１）、当該広い範囲のＬＢＡに該当する１つのＬＢＡを対象ＬＢＡとし、当該対象ＬＢＡについて図４に示すステップＳ１２～Ｓ１４に相当するステップＳ２２～Ｓ２４の処理が実行される。なお、ステップＳ２２～Ｓ２４の処理は、図４に示すステップＳ１２～Ｓ１４において説明した処理と同様であるため、ここではその詳しい説明を省略する。
【0062】
上記したようにステップＳ２４の処理が実行された場合、Ｔｒｉｍコマンドにおいて指定されている広い範囲のＬＢＡに該当する他のＬＢＡを対象ＬＢＡとしてステップＳ２２～Ｓ２４の処理が繰り返される。すなわち、Ｔｒｉｍコマンドにおいて広い範囲のＬＢＡが指定されている場合には、当該Ｔｒｉｍコマンドにおいて指定されている全てのＬＢＡに対応するデータの無効化（ＬＵＴ４１´及びＡＤＭ４２´の更新）が完了するまで、ステップＳ２２～Ｓ２４の処理が順次実行される（ステップＳ２５）。
【0063】
ステップＳ２５の処理が実行されることにより、全てのＬＢＡに対するデータの無効化が実行されると、ステップＳ２１において受信されたＴｒｉｍコマンドに対する応答がホスト２に送信（返却）される。
【0064】
上記したようにＴｒｉｍコマンドにおいて広い範囲のＬＢＡが指定されている場合には、ＬＵＴ４１´及びＡＤＭ４２´の更新（データの無効化）が広範囲にわたり、Ｔｒｉｍ処理の実行時間（つまり、Ｔｒｉｍコマンドに対する応答をホスト２に返却するまでの時間）が長期化する。Ｔｒｉｍ処理の実行時間の長期化は、不揮発性メモリ４への書き込み処理と比較すると影響が少ないため隠蔽されやすいが、後続の他のコマンド（書き込みコマンド、読み出しコマンドまたは他のＴｒｉｍコマンド等）に対する処理が遅延する要因となる。
【0065】
そこで、本実施形態に係るメモリシステム３は、Ｔｒｉｍコマンドに対する応答時間を短縮させるための構成を有する。以下、本実施形態に係るメモリシステム３について詳細に説明する。
【0066】
図６は、本実施形態に係るメモリシステム３の動作の概要を説明するための図である。本実施形態に係るメモリシステム３においてホスト２からＴｒｉｍコマンドが受信されると、図１に示す管理部５６５は、当該Ｔｒｉｍコマンド（において指定されているＬＢＡ）に基づいてＬＵＴ４１を更新するとともに、当該Ｔｒｉｍコマンドに基づく無効化要求（ＡＤＭ４２においてデータを無効化するための要求）を無効化要求キュー５５２に格納する。Ｔｒｉｍコマンドに対する応答（Ｔｒｉｍ応答）は、ＬＵＴ４１の更新が完了した後にホスト２に送信される。
【0067】
なお、無効化要求キュー５５２は、無効化要求が格納される専用のキューであり、ホスト２から受信されるコマンドが格納されるキューとは異なる。無効化要求が格納される無効化要求キュー５５２の領域は、例えばメモリ５５内に確保されているが、当該メモリ５５とは異なる記憶装置に確保されていてもよい。
【0068】
すなわち、本実施形態において、ＬＵＴ４１の更新はＴｒｉｍ応答の送信前に実行されるが、ＡＤＭ４２の更新はキューイングされた無効化要求に従ってＴｒｉｍ応答の送信後に実行される（つまり、遅延実行される）。
【0069】
このような構成によれば、上記したようにＴｒｉｍコマンドにおいて広い範囲のＬＢＡが指定されていたとしても、図５において説明したように全てのＬＢＡに対するデータの無効化（ＬＵＴ４１´及びＡＤＭ４２´の更新）が完了した後にＴｒｉｍ応答を送信する場合と比べて、Ｔｒｉｍコマンドに対する応答時間を短縮することができる。
【0070】
なお、本実施形態においては上記したようにＴｒｉｍコマンドに対する応答時間を短縮することが可能であるが、当該Ｔｒｉｍコマンドにおいて広い範囲のＬＢＡが指定されている場合には、図２～図５において説明したＬＵＴ４１´（全てのＬＢＡとＰＢＡとを単一の階層で対応づけて管理する単一階層のＬＵＴ）では各エントリにおいて個々のセクタ（ＰＢＡ）にマジックナンバーを設定する必要がある。この場合、ＬＵＴ４１´の更新自体にも時間がかかる。
【0071】
このため、本実施形態におけるＬＵＴ４１は、階層構造（複数のレイヤ）を有し、複数の階層に対応する複数のテーブル（以下、断片テーブルと表記）を含むように構成されているものとする。なお、このＬＵＴ４１のデータ構造は、例えば不揮発性メモリ４の容量等を含むメモリシステム３の設定情報に基づいて決定される。
【0072】
このようなＬＵＴ４１において、複数の断片テーブルは、例えば同一のサイズであるものとする。また、詳細については後述するが、複数の階層に対応する複数の断片テーブルのうちの上位の階層に対応する断片テーブルには、ＬＢＡ（の範囲）と、当該断片テーブルよりも下位の階層に対応する断片テーブルを参照するための参照先情報（以下、ポインタと表記）等が格納されている。なお、ポインタは、例えば参照先となる断片テーブルが格納されている不揮発性メモリ４のＰＢＡを含む。また、ＬＵＴ４１が有する階層構造において最下位の階層に対応する断片テーブルには、当該断片テーブルに割り当てられているＬＢＡの各々に対応するＰＢＡが格納される。
【0073】
すなわち、本実施形態におけるＬＵＴ４１においては、上位の階層に対応する断片テーブルから下位の階層に対応する断片テーブルを順次参照することが可能な階層構造を有し、当該階層構造においてＬＢＡ及びＰＢＡの対応関係が管理される。
【0074】
【0075】
図７に示すように、第１断片テーブルＴ１は、ＬＵＴ４１が有する階層構造における最上位の階層に対応する断片テーブルである。第２断片テーブルＴ２は、ＬＵＴ４１が有する階層構造における第１断片テーブルＴ１の下位の階層に対応する断片テーブルである。第３断片テーブルＴ３は、ＬＵＴ４１が有する階層構造における第２断片テーブルＴ２の下位の階層に対応する断片テーブルである。第４断片テーブルＴ４は、ＬＵＴ４１が有する階層構造における第３断片テーブルＴ３の下位の階層（ＬＵＴ４１が有する階層構造における最下位の階層）に対応する断片テーブルである。なお、以下の説明においては、第１～第４断片テーブルＴ１～Ｔ４の各々に対応する階層を第１～第４階層と称する。
【0076】
ここで、第１階層に対応する複数の第１断片テーブルＴ１の各々は、複数のネームスペースの各々に対応する。ネームスペースとは、不揮発性メモリ４が備える記憶領域（複数のブロック）を論理的に区分けすることによって得られる領域である。所定の範囲の記憶領域毎にネームスペースを割り当てることにより、例えば２以上の記憶領域でＬＢＡが重複する場合であっても、ネームスペースＩＤ（ネームスペースを識別するための識別情報）及びＬＢＡを用いて適切なデータへのアクセスが可能となる。これによれば、異なるネームスペースへのアクセスを異なるデバイスへのアクセスと同様に扱うことができる。
【0077】
図７において、複数の第１断片テーブルＴ１は、ネームスペースＮＳ１～ＮＳｎ（ｎは２以上の自然数）に対応している。この場合、複数の断片テーブルＴ１の数はｎである。
【0078】
なお、図７に示すようにＬＵＴ４１においてはネームスペースＮＳ１～ＮＳｎ（に対応する第１断片テーブルＴ１）毎に階層構造を有するが、当該ネームスペースＮＳ１～ＮＳｎ毎の階層数は、当該ネームスペースＮＳ１～ＮＳｎに割り当てられている記憶領域（サイズ）に応じて決定される。例えばネームスペースに割り当てられている記憶容量が少ない場合には、当該ネームスペースの階層数は少なくなる。一方、例えばネームスペースに割り当てられている記憶容量が多い場合には、当該ネームスペースの階層数は多くなる。なお、図７に示す例では、ネームスペースＮＳ１～ＮＳｎの各々の階層数は同一である。
【0079】
複数の第１断片テーブルＴ１の各々にはＬＢＡの範囲が割り当てられており、当該第１断片テーブルＴ１は、複数のエレメントＣ１を含む。複数のエレメントＣ１の各々は、第２階層に対応する第２断片テーブルＴ２に対応づけられており、当該第２断片テーブルＴ２を示すポインタを格納する。
【0080】
複数の第２断片テーブルＴ２の各々には、当該第２断片テーブルＴ２の上位の第１断片テーブルＴ１（つまり、当該第２断片テーブルＴ２を示すポインタを格納する第１断片テーブルＴ１）に割り当てられているＬＢＡの範囲を更にｍ個に区分けしたうちの１つのＬＢＡの範囲が割り当てられている。ｍは、例えば第１断片テーブルＴ１に含まれる複数のエレメントＣ１の数に相当する。第２断片テーブルＴ２の各々は、複数のエレメントＣ２を含む。複数のエレメントＣ２の各々は、第３階層に対応する第３断片テーブルＴ３に対応づけられており、当該第３断片テーブルＴ３を示すポインタを格納する。
【0081】
複数の第３断片テーブルＴ３の各々には、当該第３断片テーブルＴ３の上位の第２断片テーブルＴ２（つまり、当該第３断片テーブルＴ３を示すポインタを格納する第２断片テーブルＴ２）に割り当てられているＬＢＡの範囲を更にｌ個に区分けしたうちの１つのＬＢＡの範囲が割り当てられている。ｌは、例えば第２断片テーブルＴ２に含まれる複数のエレメントＣ２の数に相当する。第３断片テーブルＴ３の各々は、複数のエレメントＣ３を含む。複数のエレメントＣ３の各々は、第４階層に対応する第４断片テーブルＴ４に対応づけられており、当該第４断片テーブルＴ４を示すポインタを格納する。
【0082】
複数の第４断片テーブルＴ４の各々には、当該第４断片テーブルＴ４の上位の第３断片テーブルＴ３（つまり、当該第４断片テーブルＴ４を示すポインタを格納する第３断片テーブルＴ３）に割り当てられているＬＢＡの範囲を更にｋ個に区分けしたうちの１つのＬＢＡの範囲が割り当てられている。ｋは、例えば第３断片テーブルＴ３に含まれる複数のエレメントＣ３の数に相当する。第４断片テーブルＴ４は、複数のエレメントＣ４を含む。
【0083】
ここで、上記したようにＬＵＴ４１が有する階層構造における最下位の階層が第４階層である場合、第４断片テーブルＴ４に含まれる複数のエレメントＣ４の各々は、１つのＬＢＡに対応するＰＢＡ（つまり、当該ＬＢＡを用いてアクセスされるデータが書き込まれているＰＢＡ）が格納される。
【0084】
上記した図７に示す階層構造を有するＬＵＴ４１においては、第１階層に対応する第１断片テーブルＴ１に含まれるエレメントＣ１の各々に格納されるポインタが第２階層に対応する第２断片テーブルＴ２を示し、当該第２断片テーブルＴ２に含まれるエレメントＣ２の各々に格納されるポインタが第３階層に対応する第３断片テーブルＴ３を示し、当該第３断片テーブルＴ３に含まれるエレメントＣ３の各々に格納されるポインタが第４階層に対応する第４断片テーブルＴ４を示し、当該第４断片テーブルＴ４に含まれるエレメントＣ４が１つのＬＢＡに対応するＰＢＡを格納するように構成されている。
【0085】
このようなＬＵＴ４１によれば、例えば各種コマンドにおいて指定されるＬＢＡに基づいて第１断片テーブルＴ１～第４断片テーブルＴ４を順次参照することにより、当該ＬＢＡに対応するＰＢＡを特定することができる。
【0086】
ここで、図７に示す例において、第４断片テーブルＴ４は、ＬＵＴ４１が有する階層構造における最下位の階層に対応する断片テーブルである。この場合、第４断片テーブルＴ４に含まれる複数のエレメントＣ４の各々には、上記したように１つのＬＢＡに対応するＰＢＡが格納される。この場合において、１つのＰＢＡに書き込まれるデータのサイズが４ＫｉＢであり、１つの第４断片テーブルＴ４に３２個のエレメントＣ４が含まれているものとすると、第４階層に対応する１つの第４断片テーブルＴ４には３２個分のＬＢＡの範囲（つまり、１２８ＫｉＢのデータにアクセスするためのＬＢＡ）が割り当てられていることになる。
【0087】
同様に、１つの第３断片テーブルＴ３に３２個のエレメントＣ３が含まれており、１２８ＫｉＢのデータにアクセスするためのＬＢＡが割り当てられている第４断片テーブルＴ４を示すポインタが当該エレメントＣ３の各々に格納されているものとすると、第３階層に対応する１つの第３断片テーブルＴ３には３２×３２＝１０２４個分のＬＢＡの範囲（つまり、４ＭｉＢのデータにアクセスするためのＬＢＡ）が割り当てられていることになる。
【0088】
更に、１つの第２断片テーブルＴ２に３２個のエレメントＣ２が含まれており、４ＭｉＢのデータにアクセスするためのＬＢＡが割り当てられている第３断片テーブルＴ３を示すポインタが当該エレメントＣ２の各々に格納されているものとすると、第２階層に対応する１つの第２断片テーブルＴ２には１０２４×３２＝３２７６８個分のＬＢＡの範囲（つまり、１２８ＭｉＢのデータにアクセスするためのＬＢＡ）が割り当てられていることになる。
【0089】
また、１つの第１断片テーブルＴ１に３２個のエレメントＣ１が含まれており、１２８ＭｉＢのデータにアクセスするためのＬＢＡが割り当てられている第２断片テーブルＴ２を示すポインタが当該エレメントＣ１の各々に格納されているものとすると、第１階層に対応する１つの第１断片テーブルＴ１には３２７６８×３２＝１０４８５７６個分のＬＢＡの範囲（つまり、４ＧｉＢのデータにアクセスするためのＬＢＡ）が割り当てられていることになる。
【0090】
すなわち、図７に示すＬＵＴ４１においては、第１断片テーブルＴ１の各々が４ＧＢのデータにアクセスするためのＬＢＡを管理しており、第２断片テーブルＴ２の各々が１２８ＭｉＢのデータにアクセスするためのＬＢＡを管理しており、第３断片テーブルＴ３の各々が４ＭｉＢのデータにアクセスするためのＬＢＡを管理しており、第４断片テーブルＴ４の各々が１２８ＫｉＢのデータにアクセスするためのＬＢＡを管理している。
【0091】
なお、図７においては例えば第１断片テーブルＴ１に含まれる複数のエレメントＣ１の各々にポインタが格納されるものとして説明したが、当該ポインタの各々によって示される複数の第２断片テーブルＴ２が不揮発性メモリ４に連続して配置されている場合には、当該第１断片テーブルＴ１は、当該複数の第２断片テーブルＴ２のうちの先頭の第２断片テーブルＴ２を示すポインタのみを格納する（つまり、先頭ではない第２断片テーブルＴ２を示すポインタを省略する）ように構成されていてもよい。これによれば、ＬＵＴ４１のサイズを削減することが可能である。ここでは第１断片テーブルＴ１について説明したが他の断片テーブルについても同様である。
【0092】
また、データが書き込まれている不揮発性メモリ４のＰＢＡの連続性が担保されている場合には、下位の階層に対応する断片テーブルを省略することも可能である。具体的には、例えば第３断片テーブルＴ３は４ＭｉＢのデータにアクセスするためのＬＢＡを管理するが、当該第３断片テーブルＴ３によって管理されるＬＢＡによってアクセスされる４ＭｉＢのデータが連続するＰＢＡに書き込まれている場合には、第２断片テーブルＴ２に含まれるエレメントＣ２は、当該第３断片テーブルＴ３を示すポインタに代えて、当該４ＭｉＢのデータが書き込まれている先頭のＰＢＡを格納してもよい。これによれば、この第２断片テーブルＴ２よりも下位の第３断片テーブルＴ３及び第４断片テーブルＴ４を参照することが不要となるため、不揮発性メモリ４に書き込まれているデータに対するアクセス速度を向上することが可能となる。
【0093】
図８は、本実施形態におけるＬＵＴ４１に含まれる断片テーブルのデータ構造の一例を示す。ここでは、第１断片テーブルＴ１のデータ構造について主に説明する。
【0094】
第１断片テーブルＴ１は、例えば複数のＰＢＡ格納部４１１、ＬＢＡ格納部４１２及び管理データ格納部４１３を含む。
【0095】
ＰＢＡ格納部４１１は、図７において説明した第１断片テーブルＴ１に含まれるエレメントＣ１に相当する。つまり、ＰＢＡ格納部４１１の数は例えば３２個である。ＰＢＡ格納部４１１は、下位の階層に対応する第２断片テーブルＴ２を示すポインタとして、当該第２断片テーブルＴ２が格納されている不揮発性メモリ４のＰＢＡを格納する。なお、下位の階層に対応する第２断片テーブルＴ２がキャッシュメモリ５５１に格納されている場合、ＰＢＡ格納部４１１には、当該キャッシュメモリ５５１のＰＢＡが格納される。ＰＢＡ格納部４１１に格納されるＰＢＡのサイズは、例えば３２ビットである。
【0096】
また、ＰＢＡ格納部４１１に格納されるＰＢＡには、例えば８ビットの管理データＭＤ１が付されてもよい。管理データＭＤ１は、例えばＰＢＡ格納部４１１に格納されているＰＢＡが不揮発性メモリ４のＰＢＡであるかキャッシュメモリ５５１のＰＢＡであるかを管理するデータである。
【0097】
この場合、ＰＢＡ格納部４１１の各々のサイズはＰＢＡのサイズ（３２ビット）と管理データＭＤ１のサイズ（８ビット）とを加算した４０ビットであり、３２個のＰＢＡ格納部４１１の合計サイズは１６０バイトである。
【0098】
ＬＢＡ格納部４１２は、第１断片テーブルＴ１に割り当てられているＬＢＡの範囲における先頭のＬＢＡを格納する。
【0099】
管理データ格納部４１３は、第１断片テーブルＴ１が属するネームスペースを識別するためのネームスペースＩＤ及び当該第１断片テーブルＴ１が管理するＬＢＡ（当該第１断片テーブルＴ１に割り当てられているＬＢＡ）の範囲に相当するＧｒａｉｎが格納される。
【0100】
なお、管理データ格納部４１３には、他の情報が格納されてもよい。具体的には、管理データ格納部４１３には、第１断片テーブルＴ１に対応する階層（第１階層）を識別するための識別情報（階層ＩＤ）等が格納されてもよい。
【0101】
ここで、本実施形態において例えばＬＵＴ４１が更新される際には、当該ＬＵＴ４１の一部（当該更新の対象となる断片テーブル）がキャッシュメモリ５５１に格納される。この場合、ＬＵＴ４１の一部はキャッシュライン単位で格納される。また、キャッシュメモリ５５１で更新されたＬＵＴ４１の一部は、キャッシュライン単位で不揮発性メモリ４に書き戻される。
【0102】
上記したキャッシュライン単位で第１断片テーブルＴ１がキャッシュメモリ５５１に格納される場合を想定する。このようにキャッシュメモリ５５１に格納される第１断片テーブルＴ１をＬＵＴキャッシュデータとすると、当該ＬＵＴキャッシュデータは、上記したＰＢＡ格納部４１１、ＬＢＡ格納部４１２及び管理データ格納部４１３に加えて、例えばキャッシュメモリ５５１において互いに関連づけるべきＬＵＴキャッシュデータを示すポインタを更に含む。
【0103】
具体的には、ＬＵＴキャッシュデータは、当該ＬＵＴキャッシュデータの前に参照される他のＬＵＴキャッシュデータを示すポインタを格納する前ポインタ格納部４１４及び当該ＬＵＴキャッシュデータの次に参照される他のＬＵＴキャッシュデータを示すポインタを格納する次ポインタ格納部４１５を含む。
【0104】
このようなＬＵＴキャッシュデータが参照すべき前後のＬＵＴキャッシュデータへのポインタを用いることによって、キャッシュメモリ５５１に対するアクセスを高速化することができ、連続的なアクセスを実現することができる。なお、ＬＵＴキャッシュデータは、更に他の管理データを含んでいてもよい。
【0105】
なお、前ポインタ格納部４１４及び次ポインタ格納部４１５に格納されるポインタとしては、例えば他のＬＵＴキャッシュデータが格納されているＰＢＡを用いるが、他の形式のアドレスを用いてもよい。
【0106】
【0107】
すなわち、本実施形態において、第１断片テーブルＴ１～第４断片テーブルＴ４の各々のサイズは例えば１６８バイト等の固定長であり、キャッシュメモリ５５１に格納されるＬＵＴキャッシュデータの各々のサイズは例えば１８８バイト等の固定長である。なお、第１断片テーブルＴ１～第４断片テーブルＴ４及びＬＵＴキャッシュデータのデータ構造は、例えば階層毎に異なっていてもよい。
【0108】
また、図８においてはＰＢＡ格納部４１１に下位の階層に対応する断片テーブルを示すポインタが格納されるものとして説明したが、第４断片テーブルＴ４の場合には、データが書き込まれているＰＢＡがＰＢＡ格納部４１１に格納される。なお、上記したように第４断片テーブルＴ４以外の断片テーブルの場合であっても、ＰＢＡ格納部４１１にＰＢＡが格納される場合があり得る。
【0109】
【0110】
断片ＡＤＭは、複数のマップ格納部（ビットマップ）４２１及びＰＢＡ格納部４２２を含む。
【0111】
マップ格納部４２１は、不揮発性メモリ４に書き込まれる４ＫｉＢのデータの有効または無効を管理する１ビットのフラグ情報を格納する。例えば断片ＡＤＭに４０個のマップ格納部４２１が含まれており、１つのマップ格納部４２１に３２個のフラグ情報（３２ビット）が格納されるものとすると、複数のマップ格納部４２１の合計サイズは１６０バイト（＝１２８０ビット）となり、１つの断片ＡＤＭで不揮発性メモリ４に書き込まれる１２８０個分の４ＫｉＢのデータの有効または無効を管理することができる。
【0112】
ＰＢＡ格納部４２２は、断片ＡＤＭによって管理されるＰＢＡの範囲における先頭のＰＢＡを格納する。
【0113】
ここで、本実施形態において例えばＡＤＭ４２が更新される際には、上記したＬＵＴ４１と同様に、当該ＡＤＭ４２の一部（当該更新の対象となる断片ＡＤＭ）がキャッシュメモリ５５１に格納される。この場合、ＡＤＭ４２の一部はキャッシュライン単位で格納される。また、キャッシュメモリ５５１で更新されたＡＤＭ４２の一部は、キャッシュライン単位で不揮発性メモリ４に書き戻される。
【0114】
上記したキャッシュライン単位で断片ＡＤＭがキャッシュメモリ５５１に格納される場合を想定する。このようにキャッシュメモリ５５１に格納される断片ＡＤＭをＡＤＭキャッシュデータとすると、当該ＡＤＭキャッシュデータは、上記したマップ格納部４２１及びＰＢＡ格納部４２２に加えて、例えばキャッシュメモリ５５１において互いに関連づけるべきＡＤＭキャッシュデータを示すポインタを含む。
【0115】
具体的には、ＡＤＭキャッシュデータは、当該ＡＤＭキャッシュデータの前に参照される他のＡＤＭキャッシュデータを示すポインタを格納する前ポインタ格納部４２３及び当該断片ＡＤＭの次に参照される他のＡＤＭキャッシュデータを示すポインタを格納する次ポインタ格納部４２４を含む。
【0116】
なお、前ポインタ格納部４２３及び次ポインタ格納部４２４については、上記した図８に示す前ポインタ格納部４１４及び次ポインタ格納部４１５と同様であるため、ここではその詳しい説明を省略する。
【0117】
【0118】
すなわち、本実施形態においては、断片ＡＤＭの各々のサイズは例えば１６８バイト等の固定長であり、キャッシュメモリ５５１に格納されるＡＤＭキャッシュデータの各々のサイズは例えば１８８バイト等の固定長である。
【0119】
なお、上記した図８において説明した断片テーブル（第１断片テーブルＴ１～第４断片テーブルＴ４）のサイズ及び図９において説明した断片ＡＤＭのサイズは同一である。また、図８において説明したＬＵＴキャッシュデータのサイズ及び図９において説明したＡＤＭキャッシュデータのサイズは同一である。
【0120】
次に、図１０のフローチャートを参照して、ホスト２からＴｒｉｍコマンドが発行された際のメモリシステム３の処理手順の一例について説明する。
【0121】
まず、例えばホスト２が使用するファイルシステムにおいて所定のファイルが削除された場合、当該ホスト２は、当該ファイルに相当するデータ（以下、対象データと表記）を無効化するためのＴｒｉｍコマンドを発行する。このＴｒｉｍコマンドにおいては、対象データにアクセスするために使用されるＬＢＡ（以下、対象ＬＢＡと表記）が指定されている。なお、対象ＬＢＡは、少なくとも１つのＬＢＡを含み、例えば連続する広い範囲のＬＢＡであってもよい。
【0122】
上記したようにホスト２からＴｒｉｍコマンドが発行（送信）された場合、通信インタフェース制御部５１は、当該Ｔｒｉｍコマンドを受信する（ステップＳ３１）。
【0123】
ステップＳ３１において受信されたＴｒｉｍコマンドは、ホスト２からの各種コマンドが格納されるＦＩＦＯキュー（以下、コマンドキューと表記）に格納される。これにより、ステップＳ３１において受信されたＴｒｉｍコマンドに対する処理（以下、Ｔｒｉｍ処理）は、当該Ｔｒｉｍコマンドに先行してホスト２から受信されている他のコマンドに対する処理が実行された後に実行される。なお、コマンドキューは、ＦＩＦＯキュー以外のキューであってもよい。
【0124】
Ｔｒｉｍ処理が実行される場合、プロセッサ５６に含まれる管理部５６５は、例えば不揮発性メモリコントローラ５４及びキャッシュメモリ制御部５６６と協働することにより、Ｔｒｉｍコマンド（対象ＬＢＡ）に基づいてＬＵＴ４１を更新する（ステップＳ３２）。
【0125】
ここで、本実施形態においてＬＵＴ４１は、階層構造を有し、各階層に対応する複数の断片テーブル（第１断片テーブルＴ１～第４断片テーブルＴ４）を含む。この場合、ステップＳ３２においては、ＬＵＴ４１を参照することによって対象ＬＢＡが割り当てられている１つまたは複数の断片テーブルが特定され、必要に応じて当該特定された断片テーブルが不揮発性メモリ４から読み出される。このように不揮発性メモリ４から読み出された断片テーブルは、キャッシュメモリ５５１に格納され、当該キャッシュメモリ５５１上で更新される。なお、特定された断片テーブルが既にキャッシュメモリ５５１に格納されている場合には、当該断片テーブルを不揮発性メモリ４から読み出す必要はない。この場合、断片テーブルに含まれるエレメント（ＰＢＡ格納部４１１）に格納されている対象ＬＢＡに対応するＰＢＡがマジックナンバーに変更される。このように更新された断片テーブルは、キャッシュメモリ５５１から読み出され、不揮発性メモリ４に書き戻される。ステップＳ３２においては、このような処理が実行されることにより、不揮発性メモリ４に格納されているＬＵＴ４１を更新することができる。なお、不揮発メモリ４への書き戻しは、ステップＳ３２以降の任意のタイミングで実施しても構わない。
【0126】
ステップＳ３２の処理が実行されると、管理部５６５は、ステップＳ３１において受信されたＴｒｉｍコマンド（対象ＬＢＡ）に基づいてＡＤＭ４２を更新する（ＡＤＭ４２上で不揮発性メモリ４に書き込まれているデータを無効化する）ための無効化要求を生成する。このように生成された無効化要求は、上記した無効化要求キュー５５２に格納（つまり、キューイング）される（ステップＳ３３）。これにより、ＡＤＭ４２の更新は、遅延実行される。なお、ステップＳ３３においてキューイングされる無効化要求には、対象ＬＢＡに対応するＰＢＡ（つまり、Ｔｒｉｍコマンドによって無効化されるべきデータが書き込まれている不揮発性メモリ４のＰＢＡ）が含まれる。以下の説明においては、ステップＳ３３においてキューイングされた無効化要求に含まれるＰＢＡを対象ＰＢＡと称する。
【0127】
一方、管理部５６５は、Ｔｒｉｍ応答（Ｔｒｉｍコマンドに対する応答）を、通信インタフェース制御部５１を介してホスト２に送信する（ステップＳ３４）。
【0128】
上記したステップＳ３１～Ｓ３４の処理により、Ｔｒｉｍ応答は、ＬＵＴ４１が更新された後、ＡＤＭ４２が更新される前にホスト２に返される。
【0129】
なお、図１０においてはステップＳ３２～Ｓ３４の順に処理が実行されるものとして示されているが、ステップＳ３３及びＳ３４の処理は、ステップＳ３２の処理の後に実行されればよい。すなわち、ステップＳ３３の処理の前にステップＳ３４の処理が実行されてもよいし、当該ステップＳ３３の処理と当該ステップＳ３４の処理とは同時に実行されてもよい。
【0130】
ここで、ステップＳ３１においてＴｒｉｍコマンドが受信された後に、当該Ｔｒｉｍコマンド以外の他のコマンド（以下、後続コマンドと表記）がホスト２から受信されている場合、当該後続コマンドは上記したコマンドキューに格納される。なお、後続コマンドには、例えば書き込みコマンド、読み出しコマンド及びＴｒｉｍコマンド等が含まれる。
【0131】
このため、上記したステップＳ３４の処理が実行された場合、管理部５６５は、コマンドキューを参照し、後続コマンドがあるか否かを判定する（ステップＳ３５）。
【0132】
後続コマンドがあると判定された場合（ステップＳ３５のＹＥＳ）、当該後続コマンド（に対する処理）が実行される（ステップＳ３６）。なお、後続コマンドがＴｒｉｍコマンドである場合には、上記したステップＳ３２～Ｓ３４の処理が実行される。ステップＳ３６の処理が実行されると、ステップＳ３５に戻って処理が繰り返される。
【0133】
一方、後続コマンドがないと判定された場合（ステップＳ３５のＮＯ）、管理部５６５は、無効化要求キュー５５２に格納されている無効化要求を当該無効化要求キュー５５２から取り出す（ステップＳ３７）。
【0134】
管理部５６５は、例えば不揮発性メモリコントローラ５４及びキャッシュメモリ制御部５６６と協働することにより、ステップＳ３７において無効化要求キュー５５２から取り出された無効化要求（対象ＰＢＡ）に基づいてＡＤＭ４２を更新する（ステップＳ３８）。
【0135】
ここで、本実施形態においてＡＤＭ４２は、例えばブロック毎に用意された複数の断片ＡＤＭを含む。この場合、ステップＳ３８においては、ＡＤＭ４２を参照することによって対象ＰＢＡに格納されているデータの有効または無効を管理する断片ＡＤＭが特定され、必要に応じて当該特定された断片ＡＤＭが不揮発性メモリ４から読み出される。このように不揮発性メモリ４から読み出された断片ＡＤＭは、キャッシュメモリ５５１に格納され、当該キャッシュメモリ５５１上で更新される。なお、特定された断片ＡＤＭが既にキャッシュメモリ５５１に格納されている場合には、当該断片ＡＤＭを不揮発性メモリ４から読み出す必要はない。この場合、断片ＡＤＭに含まれるマップ格納部４２１に格納されているフラグ情報のうちの対象ＰＢＡに対応するフラグ情報が「１」から「０」に変更される。このように更新された断片ＡＤＭは、キャッシュメモリ５５１から読み出され、不揮発性メモリ４に書き戻される。ステップＳ３８においては、このような処理が実行されることにより、不揮発性メモリ４に格納されているＡＤＭ４２を更新することができる。なお、不揮発メモリ４への書き戻しは、ステップＳ３８以降の任意のタイミングで実施しても構わない。
【0136】
ここで、１つの無効化要求に基づいてＡＤＭ４２の更新処理を実行している間に後続コマンドを受け付けている場合がある。このため、ステップＳ３８の処理が実行されると、ステップＳ３５に戻って処理が繰り返される。すなわち、ステップＳ３８においてＡＤＭ４２が更新された後に後続コマンドがあれば当該後続コマンドが実行される。一方、ステップＳ３８においてＡＤＭ４２が更新された後に後続コマンドがなければ無効化要求が継続して取り出される。なお、後続コマンド及び無効化要求の両方がなければ処理は終了される。
【0137】
次に、図１１を参照して、ホスト２からＴｒｉｍコマンドが発行された際のメモリシステム３の具体的な動作例について説明する。なお、上記したように本実施形態におけるＬＵＴ４１及びＡＤＭ４２はキャッシュメモリ５５１上で更新されるが、以下の説明においては、便宜的にキャッシュメモリ５５１に関する説明は省略する。
【0138】
ここでは、ＬＢＡ＝０を指定した書き込みコマンドに基づいて１２ＭｉＢのデータが不揮発性メモリ４に書き込まれている場合を想定する。上記したように１つのＬＢＡに対応するＰＢＡに書き込まれるデータのサイズが４ＫｉＢであるものとすると、１２ＭｉＢのデータは３０７２セクタ分のデータに相当し、当該１２ＭｉＢのデータにアクセスするためのＬＢＡの範囲は、ＬＢＡ＃０～ＬＢＡ＃３０７１となる。なお、この１２ＭｉＢのデータは、連続するＰＢＡに書き込まれている（つまり、ＰＢＡの連続性は担保されている）ものとする。具体的には、１２ＭｉＢのデータは、ＰＢＡ＃０～ＰＢＡ＃３０７１に書き込まれているものとする。
【0139】
上記したように１２ＭｉＢのデータが不揮発性メモリ４に書き込まれた場合には、当該１２ＭｉＢのデータの書き込みに応じてＬＵＴ４１が更新される。
【0140】
ここで、上記したように複数の第１断片テーブルＴ１の各々に４ＧｉＢのデータにアクセスするためのＬＢＡ（の範囲）が割り当てられているものとすると、図１１に示す第１断片テーブルＴ１１は、当該複数の第１断片テーブルＴ１のうちの、ＬＢＡ＃０を先頭として４ＧｉＢのデータにアクセスするためのＬＢＡ（の範囲）が割り当てられた第１断片テーブルＴ１を示している。
【0141】
この場合、第１断片テーブルＴ１１に含まれるエレメントＣ１（ＰＢＡ格納部４１１）に格納されているポインタ１０１は、ＬＢＡ＃０を先頭として１２８ＭｉＢのデータにアクセスするためのＬＢＡ（の範囲）が割り当てられた第２断片テーブルＴ２１を示す。
【0142】
なお、上記した不揮発性メモリ４に書き込まれたデータのサイズ（１２ＭｉＢ）は第２断片テーブルＴ２１に割り当てられているＬＢＡを用いてアクセスされるデータのサイズ（１２８ＭｉＢ）よりも小さい。このため、上記した１２ＭｉＢのデータ以外のデータが不揮発性メモリ４に書き込まれていないものとすると、第１断片テーブルＴ１１に含まれる他のエレメントＣ１にはマジックナンバー（０ｘｆｅ）が設定されている。
【0143】
一方、第２断片テーブルＴ２１の下位の階層に対応する第３断片テーブルＴ３には４ＭｉＢのデータにアクセスするためのＬＢＡ（の範囲）が割り当てられるが、不揮発性メモリ４に書き込まれたデータのサイズ（１２ＭｉＢ）のデータは、第３断片テーブルＴ３に割り当てられているＬＢＡを用いてアクセスされるデータのサイズの３個分と一致する。
【0144】
このような場合において、上記したように１２ＭｉＢのデータが書き込まれているＰＢＡの連続性が担保されているものとすると、当該１２ＭｉＢのデータに関するＬＢＡ及びＰＢＡの対応関係は図１１に示す第２断片テーブルＴ２１のみで管理することが可能である。すなわち、第２断片テーブルＴ２１の下位に第３断片テーブルＴ３及び第４断片テーブルＴ４を配置する必要はない。この場合、第２断片テーブルＴ２１に含まれる３個のエレメントＣ３は、それぞれ４ＭｉＢのデータが不揮発性メモリ４に書き込まれた際の先頭のＰＢＡを格納する。
【0145】
図１１に示す例では、第２断片テーブルＴ２１に含まれる１番目のエレメントＣ２にはＰＢＡ＃０が格納されている。これによれば、ＰＢＡ＃０を先頭とした連続するＰＢＡの範囲（ＰＢＡ＃０～ＰＢＡ＃１０２３の領域）に上記した１２ＭｉＢのデータのうちの４ＭｉＢ分のデータ（第１データ）が書き込まれていることが示されている。
【0146】
また、第２断片テーブルＴ２１に含まれる２番目のエレメントＣ２にはＰＢＡ＃１０２４が格納されている。これによれば、ＰＢＡ＃１０２４を先頭とした連続するＰＢＡの範囲（ＰＢＡ＃１０２４～ＰＢＡ＃２０４７の領域）に上記した１２ＭｉＢのデータのうちの４ＭｉＢ分のデータ（第１データに続く第２データ）が書き込まれていることが示されている。
【0147】
同様に、第２断片テーブルＴ２１に含まれる３番目のエレメントＣ２にはＰＢＡ＃２０４８が格納されている。これによれば、ＰＢＡ＃２０４８を先頭とした連続するＰＢＡの範囲（ＰＢＡ＃２０４８～ＰＢＡ＃３０７１）に上記した１２ＭｉＢのデータのうちの４ＭｉＢのデータ（第２データに続く第３データ）が書き込まれていることが示されている。
【0148】
上記したように第２断片テーブルＴ２１はＬＢＡ＃０を先頭として１２８ＭｉＢのデータにアクセスするためのＬＢＡの範囲が割り当てられているため、このような第２断片テーブルＴ２１によれば、第３断片テーブルＴ３及び第４断片テーブルＴ４を参照することなく、不揮発性メモリ４に書き込まれた１２ＭｉＢのデータに関するＬＢＡ（ＬＢＡ＃０～ＬＢＡ＃３０７１）及びＰＢＡ（ＰＢＡ＃０～ＰＢＡ＃３０７１）の対応関係を管理することができる。
【0149】
なお、上記したように１２ＭｉＢのデータが不揮発性メモリ４に書き込まれた場合には、当該１２ＭｉＢのデータの書き込みに応じてＡＤＭ４２も更新される。ここでは詳細な説明を省略するが、ＡＤＭ４２においては、１２ＭｉＢのデータが書き込まれたＰＢＡ＃０～ＰＢＡ＃３０７１に対応するフラグ情報が「０」から「１」に変更される。
【0150】
次に、上記した１２ＭｉＢのデータが不揮発性メモリ４に書き込まれている状態で、ＬＢＡ＝０を指定したＴｒｉｍコマンドに基づいて８ＭｉＢのデータを無効化する場合を想定する。上記したように１つのＬＢＡに対応するＰＢＡに書き込まれるデータのサイズが４ＫｉＢとすると、８ＭｉＢのデータは２０４８セクタ分のデータに相当し、当該８ＭｉＢのデータにアクセスするためのＬＢＡの範囲（つまり、Ｔｒｉｍコマンドに含まれるＬＢＡの範囲）は、ＬＢＡ＃０～ＬＢＡ＃２０４７である。
【0151】
この場合、管理部５６５は、ＬＢＡ＃０を先頭として８ＭｉＢのデータにアクセスするためのＬＢＡ（の範囲）が割り当てられた第１断片テーブルＴ１１に含まれるエレメントＣ１に格納されているポインタ１０１に基づいて、当該ＬＢＡが割り当てられている第２断片テーブルＴ２１を特定する。
【0152】
次に、管理部５６５は、特定された第２断片テーブルＴ２１と同じサイズの作業用テーブルに当該第２断片テーブルＴ２１の内容をコピーする（ステップＳ４１）。
【0153】
管理部５６５は、第２断片テーブルＴ２１の内容がコピーされた作業用テーブル（以下、第２断片テーブルＴ２２と表記）のエントリを更新し、Ｔｒｉｍコマンドにおいて指定されているＬＢＡ＃０を先頭として８ＭｉＢのデータにアクセスするためのＬＢＡ（の範囲）に対応するＰＢＡを無効化する（ステップＳ４２）。この場合、第２断片テーブルＴ２２に含まれるエレメントＣ２に格納されているＰＢＡ＃０（つまり、ＬＢＡ＃０～ＬＢＡ＃１０２３に対応するＰＢＡ＃０～ＰＢＡ＃１０２３）及びＰＢＡ＃１０２４（つまり、ＬＢＡ＃１０２４～ＬＢＡ＃２０４７に対応するＰＢＡ＃１０２４～ＰＢＡ＃２０４７）がマジックナンバー（０ｘｆｅ）に変更される。これにより、第２断片テーブルＴ２２において、ＬＢＡ＃０を先頭とする８ＭｉＢのデータが無効化される。
【0154】
ここで、第１断片テーブルＴ１１に含まれるエレメントＣ１に格納されているポインタ１０１は第２断片テーブルＴ２１を示しているが、管理部５６５は、当該ポインタ１０１を、第２断片テーブルＴ２２を示すポインタ１０２に切り替える（ステップＳ４３）。このようなポインタの切り替えによれば、ＬＵＴ４１の更新に伴い当該ＬＵＴ４１において整合性が取れていない期間を最小限にすることができる。
【0155】
上記した図１１に示す例のように、データが連続するＰＢＡに書き込まれている場合であって、Ｔｒｉｍコマンドにおいて指定されているＬＢＡの範囲が第３断片テーブルＴ３に割り当てられるＬＢＡの範囲（つまり、ＬＵＴ４１の境界）と一致している場合には、第２断片テーブルＴ２１に含まれているエレメントＣ２に格納されているＰＢＡをマジックナンバーに更新するだけで、広い範囲のＬＢＡに対応するＰＢＡを無効化することが可能である。これによれば、上記した単一階層のＬＵＴ４１´において広い範囲のＬＢＡに対応するＰＢＡを個別にマジックナンバーに変更する場合と比較して、高速にＬＵＴ４１を更新することが可能となる。
【0156】
一方、管理部５６５は、Ｔｒｉｍコマンドにおいて指定されたＬＢＡ＃０を先頭とする８ＭｉＢのデータが書き込まれている不揮発性メモリ４のＰＢＡ＃０～ＰＢＡ＃２０４７の各々を含む無効化要求を生成し、当該無効化要求を無効化要求キュー５５２に格納する（ステップＳ４４）。
【0157】
ここでは、無効化すべきデータが書き込まれている全てのＰＢＡを含む無効化要求がキューイングされる（無効化要求キュー５５２に格納される）ものとして説明したが、Ｔｒｉｍコマンドによって無効化されるべきデータが書き込まれている複数のＰＢＡ（Ｔｒｉｍ対象のＰＢＡ）が連続している場合には、先頭のＰＢＡ及び連続するＰＢＡの数を含む無効化要求がキューイングされるようにしてもよい。これによれば、無効化要求を単純な構造体のリストで表現することができ、無効化要求の情報量を削減することが可能となる。なお、Ｔｒｉｍ対象のＰＢＡが１つの場合（つまり、ＰＢＡが連続していない場合）には、連続するＰＢＡの数を１とすればよい。
【0158】
Ｔｒｉｍ応答は、ＬＵＴ４１が更新された後に、ホスト２に送信される（ステップＳ４５）。なお、キューイングされた無効化要求（に含まれるＰＢＡ）に基づくＡＤＭ４２の更新（Ｔｒｉｍコマンドにおいて指定されたＬＢＡに対応するＰＢＡに書き込まれているデータの無効化）はＴｒｉｍ応答の送信後に実行される。
【0159】
上記したように本実施形態においては、不揮発性メモリに書き込まれているデータを無効化するためのＴｒｉｍコマンド（無効化コマンド）をホスト２から受信した場合に、当該Ｔｒｉｍコマンドに基づいてＬＵＴ４１（アドレス変換テーブル）及びＡＤＭ４２（有効データマップ）が更新されるが、Ｔｒｉｍ応答（無効化コマンドに対する応答）は、ＬＵＴ４１が更新された後、ＡＤＭ４２が更新される前にホスト２に送信される。
【0160】
なお、本実施形態においては、ＡＤＭ４２の更新が遅延実行される構成であるが、当該ＡＤＭ４２の更新の遅延実行は、Ｔｒｉｍコマンドに基づく無効化要求が無効化要求キュー５５２に格納されることによって実現される。この場合、Ｔｒｉｍ応答がホスト２に送信された後に無効化要求が無効化要求キュー５５２から取り出され、当該無効化要求に基づいてＡＤＭ４２が更新される。
【0161】
本実施形態においては、上記したようにＡＤＭ４２を更新することなくＴｒｉｍ応答をホスト２に返却する構成により、例えばＴｒｉｍコマンドにおいて広い範囲のＬＢＡが指定された場合に、当該Ｔｒｉｍコマンドに対する応答時間を短縮させることが可能となる。
【0162】
また、本実施形態において、Ｔｒｉｍコマンドの後に当該Ｔｒｉｍコマンド以外の他のコマンド（後続コマンド）がホスト２から受信された場合、当該他のコマンドは、Ｔｒｉｍ応答がホスト２に送信された後に実行され得る。これによれば、ＡＤＭ４２が更新される前に後続コマンドを実行することが可能となるため、当該後続コマンドに対する処理の遅延を回避することができる。
【0163】
なお、Ｔｒｉｍコマンドは当該Ｔｒｉｍコマンドによって無効化されるべきデータにアクセスするためのＬＢＡを含むが、ホスト２から受信される他のコマンドは、Ｔｒｉｍコマンドに含まれる論理アドレスを指定する書き込みコマンド、読み出しコマンド及びＴｒｉｍコマンドのうちの少なくとも１つを含んでいてもよい。すなわち、本実施形態においては、Ｔｒｉｍコマンドにおいて指定されたＬＢＡの範囲（Ｔｒｉｍ範囲）に該当するＬＢＡを指定した後続コマンドであっても、Ｔｒｉｍ応答がホスト２に送信された後であれば適切に実行することが可能となる。
【0164】
ここで、Ｔｒｉｍコマンドに対する応答時間を短縮するために、例えばＬＵＴ及びＡＤＭの更新を含むＴｒｉｍ処理（Ｔｒｉｍコマンドに対する処理）全体を遅延実行する構成（以下、比較例と表記）が考えられるが、この場合には、ＬＵＴを更新する前にＴｒｉｍ応答をホスト２に送信することになる。このような比較例においては、Ｔｒｉｍ応答がホスト２に送信された後、ＬＵＴが更新される前に、ホスト２から受信された後続コマンドが実行される場合があるが、当該後続コマンドを実行する際には当該後続コマンドにおいて指定されているＬＢＡがＴｒｉｍ範囲に該当しているか否か（つまり、整合性）を後続コマンド毎にチェックする必要がある。すなわち、比較例においては、後続コマンドにおいて指定されているＬＢＡがＴｒｉｍ処理（ＬＵＴの更新）が実行済みのＬＢＡであるか否かに応じた一貫性維持（整合性担保）のための計算量が大きくなり、ホスト２から受信される後続コマンドに対する応答が遅延するという副作用が生じる。
【0165】
これに対して、本実施形態においては、ＬＵＴ４１についてはＴｒｉｍ応答前に更新を完了する（つまり、ＬＵＴ４１の整合性を担保した状態でＴｒｉｍ応答を送信する）構成であるため、上記した比較例のように後続コマンド毎に整合性をチェックする必要がない。
【0166】
また、本実施形態においてはＡＤＭ４２の更新を遅延実行するが、当該ＡＤＭ４２の更新を遅延実行したとしても例えばガーベージコレクションによるブロックのフリー化が遅延するのみであるため、上記した副作用の影響はない。
【0167】
一方で、ブロックのフリー化の遅延は書き込みコマンドに対する遅延の原因となり得るが、例えばＡＤＭ４２の更新を開始するタイミングを判別するための可変閾値を設ける等により、ホスト２のワークロードに応じた影響度合いを制御するようにしてもよい。例えば、ある一定量のデータを定期的に書き込むワークロードであれば、そのデータ量を書き込むことが可能なフリーブロックを維持するような閾値を設けることにより、当該閾値に基づいて書き込みコマンド実行時にブロックのフリー化が行われないような制御を実行することができる。
【0168】
また、本実施形態においては、Ｔｒｉｍ応答がホスト２に送信される前にＬＵＴ４１の更新が実行されるが、Ｔｒｉｍコマンドに対する応答時間を更に短縮するためには、ＬＵＴ４１の更新をより高速に実行する必要がある。
【0169】
これに対して、本実施形態においては、階層構造を有するＬＵＴ４１を採用することによって当該ＬＵＴ４１を高速に更新することが可能であるため、更なる応答時間の短縮を実現することができる。
【0170】
また、ＬＵＴ４１を更新する際には当該ＬＵＴ４１が不揮発性メモリ４からキャッシュメモリ５５１にキャッシュされる場合があるが、本実施形態においてはＬＵＴ４１が階層構造を有する構成により、当該キャッシュメモリ５５１には断片テーブルがキャッシュされるため、不揮発性メモリ４からキャッシュメモリ５５１にキャッシュされるデータのサイズを小さくすることが可能となる。これによれば、不揮発性メモリ４からのＬＵＴ４１の読み出しに要する時間を短縮することができるとともに、ＬＵＴ４１の探索を効率化し、アクセス速度を高速化することができる。
【0171】
なお、本実施形態においては上記したように階層構造を有さないＬＵＴを採用した場合であってもＴｒｉｍコマンドに対する応答時間を短縮させることは可能であるが、この場合には、当該ＬＵＴの一部を断片データとして本実施形態において説明した処理が実行すればよい。
【0172】
ここで、本実施形態における無効化要求のキューイングは、Ｔｒｉｍ応答の送信と同時に行われてもよいし、当該Ｔｒｉｍ応答の送信より前または後に行われてもよい。
【0173】
しかしながら、無効化要求のキューイングが例えばＴｒｉｍ応答の送信と同時またはＴｒｉｍ応答の送信よりも前に行われる構成の場合には、当該無効化要求のキューイング（または当該無効化要求を生成する処理）がＴｒｉｍコマンドに対する応答速度に影響を与える可能性がある。このため、本実施形態においては、無効化要求のキューイングを高速に行うことが好ましい。
【0174】
そこで、図１２を参照して、無効化要求のキューイングを高速に行うための本実施形態の変形例に係るメモリシステム３の動作について説明する。なお、図１２の説明においては、上記した図１１と同一の部分についてはその詳しい説明を省略し、当該図１１と異なる部分について主に説明する。
【0175】
まず、図１１と同様に、ＬＢＡ＝０を指定した書き込みコマンドに基づいて１２ＭｉＢのデータが不揮発性メモリ４に書き込まれており、ＬＵＴ４１には、第１階層に対応する第１断片テーブルＴ１１及び第２階層に対応する第２断片テーブルＴ２１が含まれているものとする。
【0176】
次に、上記した１２ＭｉＢのデータが不揮発性メモリ４に書き込まれている状態で、ＬＢＡ＝０を指定したＴｒｉｍコマンドに基づいて８ＭｉＢのデータを無効化する場合を想定する。
【0177】
この場合、図１１に示すステップＳ４１～Ｓ４３の処理に相当するステップＳ５１～Ｓ５３の処理が実行されることによって、ＬＵＴ４１が更新される。
【0178】
次に、Ｔｒｉｍコマンドにおいて指定されたＬＢＡ＃０を先頭とする８ＭｉＢのデータをＡＤＭ４２において無効化するための無効化要求が生成されるが、本実施形態の変形例においては、当該無効化要求としてＬＵＴ４１に含まれる断片データを利用する。
【0179】
具体的には、図１２に示す例においては、上記した第１断片テーブルＴ１１（に含まれるエレメントＣ１に格納されているポインタ）から切り離された第２断片テーブルＴ２１を無効化要求として利用する。
【0180】
なお、この第２断片テーブルＴ２１のみでは無効化すべきＰＢＡの範囲が不明であるため、当該第２断片テーブルＴ２１には、Ｔｒｉｍコマンドによって無効化されるべきデータ（ＰＢＡ）を判別するための判別情報が付与される。
【0181】
この第２断片テーブルＴ２１に付与される判別情報には例えばマジックナンバーが含まれ、当該マジックナンバーは、第２断片テーブルＴ２１のエレメントＣ２（ＰＢＡ格納部４１１）に設定される（ステップＳ５４）。ここでは、Ｔｒｉｍコマンドにおいて指定されているＬＢＡ（の範囲）がＬＢＡ＃０～ＬＢＡ＃２０４７であるため、第２断片テーブルＴ２１のＰＢＡ＃２０４８が格納されていたエレメントＣ２にマジックナンバー（０ｘｆｅ）が設定されている（つまり、ＰＢＡ＃２０４８がマジックナンバーに変更されている）。これによれば、無効化する必要がないＰＢＡをマジックナンバーとすることで、第２断片テーブルＴ２１に含まれるエレメントＣ２に格納されているＰＢＡ＃０（～ＰＢＡ＃１０２３）及びＰＢＡ＃１０２４（～ＰＢＡ＃２０４７）が無効化すべきＰＢＡであると判別することができる。
【0182】
なお、第２断片テーブルＴ２１に含まれるエレメントＣ２のうち、既にマジックナンバーが設定されているエレメントＣ２については、当該マジックナンバーが維持されればよい。
【0183】
本実施形態の変形例においては、このような第２断片テーブルＴ２１を含む無効化要求がキューイングされる（ステップＳ５５）。
【0184】
なお、ステップＳ５５においてキューイングされた無効化要求には単に第２断片テーブルＴ２１が含まれているのみであり、当該無効化要求において無効化すべきデータが書き込まれている具体的なＰＢＡについては、上記した判別情報（マジックナンバー）を参照して、当該無効化要求の実行時（ＡＤＭ４２の更新の遅延実行時）に判別される。これによれば、無効化要求のキューイングを高速に行うことができるとともに、当該無効化要求を実行することによってＴｒｉｍ範囲に対応するＰＢＡに格納されているデータを適切に無効化することができる。
【0185】
【0186】
なお、無効化要求に含まれる第２断片テーブルＴ２１に設定されるマジックナンバーは、例えばＬＵＴ４１に含まれる断片テーブル（例えば、第１断片テーブルＴ１１等）で用いられるマジックナンバーと共通するものであってもよいし、異なるものであってもよい。本実施形態においては、マジックナンバーとして「０ｘｆｅ」が用いられるものとして主に説明しているが、当該マジックナンバーとしては当該「０ｘｆｅ」以外が用いられても構わない。
【0187】
また、図１２においては、第２断片テーブルＴ２１に付与される判別情報がマジックナンバーであるものとして説明したが、当該判別情報はＴｒｉｍコマンドにおいて指定されているＬＢＡの範囲であってもよい。このＬＢＡの範囲は、例えば先頭のＬＢＡと当該ＬＢＡの数（長さ）を含むが、他の形式のものであってもよい。
【0188】
ここで、図１２においては１つの断片テーブル（第２断片テーブルＴ２１）を含む無効化要求がキューイングされる場合について説明したが、Ｔｒｉｍ範囲によっては複数の断片テーブルを含む無効化要求がキューイングされても構わない。
【0189】
以下、図１３を参照して、複数の断片テーブルを含む無効化要求がキューイングされる場合のメモリシステム３の動作について簡単に説明する。
【0190】
ここでは、ＬＢＡ＝０を指定した書き込みコマンドに基づいて１０ＭｉＢのデータが不揮発性メモリ４に書き込まれている場合を想定する。この場合、１０ＭｉＢのデータは２５６０セクタ分のデータに相当し、当該１０ＭｉＢのデータにアクセスするためのＬＢＡの範囲は、ＬＢＡ＃０～ＬＢＡ＃２５５９となる。
【0191】
このＬＢＡ＃０～ＬＢＡ＃２５５９のうちのＬＢＡ＃０～ＬＢＡ＃２０４７については、上記した図１１等において説明したように第２断片テーブルＴ２１においてＬＢＡ及びＰＢＡの対応関係を管理することが可能であるが、残りのＬＢＡ＃２０４８～ＬＢＡ＃２５５９においては、第２断片テーブルＴ２１よりも下位の階層に対応する第３断片テーブルＴ３１に割り当てられているＬＢＡの範囲と一致しない。この場合、ＬＢＡ＃２０４８～ＬＢＡ＃２５５９及びＰＢＡの対応関係は、図１３に示すように第２断片テーブルＴ２１に含まれるエレメントＣ２に格納されているポインタによって示される第３断片テーブルＴ３１において管理する必要がある。
【0192】
ここで、上記したように１０ＭｉＢのデータが不揮発性メモリ４に書き込まれている状態で、ＬＢＡ＝０を指定したＴｒｉｍコマンドに基づいて９ＭｉＢのデータを無効化する場合を想定する。この場合、９ＭｉＢのデータは２３０４セクタ分のデータに相当し、当該９ＭｉＢのデータにアクセスするためのＬＢＡの範囲は、ＬＢＡ＃０～ＬＢＡ＃２３０３となる。
【0193】
この場合、第２断片テーブルＴ２１及び第３断片テーブルＴ３１がそれぞれ作業用テーブルにコピーされ、当該作業用テーブル（第２断片テーブルＴ２２及び第３断片テーブルＴ３２）において、ＬＢＡ＃０を先頭として９ＭｉＢのデータにアクセスするためのＬＢＡの範囲（つまり、ＬＢＡ＃０～ＬＢＡ＃２３０３）に対応するＰＢＡが無効される。
【0194】
このような処理が実行された場合、第１断片テーブルＴ１１に含まれるエレメントＣ１に格納されているポインタ（第２断片テーブルＴ２１を示すポインタ）は、第２断片テーブルＴ２２を示すポインタに切り替えられる。また、第２断片テーブルＴ２２に含まれるエレメントＣ２には第３断片テーブルＴ３２を示すポインタが格納される。これにより、ＬＵＴ４１の更新が完了する。
【0195】
一方、上記したようにＬＵＴ４１が更新された場合、図１３に示すように第２断片テーブルＴ２１及び第３断片テーブルＴ３１を含む無効化要求がキューイングされる。なお、第２断片テーブルＴ２１及び第３断片テーブルＴ３１には、判別情報としてマジックナンバーが設定される。
【0196】
このような無効化要求が実行される場合には、当該無効化要求に含まれる第２断片テーブルＴ２１及び第３断片テーブルＴ３１の各々に基づいてＡＤＭ４２が更新されればよい。
【0197】
なお、図１３においては図１２と異なる点について主に説明したが、当該図１３に示すメモリシステム３の動作例は、第２断片テーブルＴ２に加えて第３断片テーブルＴ３を用いている点以外は図１２において説明したメモリシステム３の動作と概ね同様であるため、当該図１２と重複する点についての詳細な説明は省略する。
【0198】
上記したように本実施形態の変形例においては、ＬＵＴ４１の更新に対応する断片テーブル（及び当該断片テーブルの下位の階層に対応する断片テーブル）を当該ＬＵＴ４１から取り外して無効化要求として利用することができる。
【0199】
次に、無効化要求キュー５５２に格納されている無効化要求実行する際の動作例について説明する。
【0200】
ここでは、図１４に示すように、無効化要求キュー５５２に複数の無効化要求５５２ａ～５５２ｄが格納されているものとする。複数の無効化要求５５２ａ～５５２ｄはそれぞれ異なるＴｒｉｍコマンドが受信されることによってキューイングされた無効化要求であり、当該無効化要求５５２ａ～５５２ｄにはそれぞれ１つの断片テーブルが含まれている。なお、図１４に示す複数の無効化要求５５２ａ～５５２ｄは、１つのＴｒｉｍコマンドが受信されることによってキューイングされた無効化要求であってもよい。
【0201】
なお、図１４において、無効化要求５５２ａに含まれる断片テーブルは第４断片テーブルＴ４であり、無効化要求５５２ｂに含まれる断片テーブルは第３断片テーブルＴ３であり、無効化要求５５２ｃに含まれる断片テーブルは第４断片テーブルＴ４であり、無効化要求５５２ｄに含まれる断片テーブルは第２断片テーブルＴ２である。
【0202】
ここで、無効化要求キュー５５２がＦＩＦＯキューであり、無効化要求５５２ａ～５５２ｄが当該無効化要求５５２ａ～５５２ｄの順で無効化要求キュー５５２に格納された場合を想定する。
【0203】
この場合、管理部５６５は、図１５に示すように無効化要求キュー５５２から無効化要求５５２ａを取り出し、当該無効化要求５５２ａを実行する。この場合、無効化要求５５２ａは上記したように第４断片テーブルＴ４を含み、当該第４断片テーブルＴ４に含まれる１つのエレメントＣ４にはマジックナンバーが設定されており、他の３１個のエレメントＣ４にはＰＢＡ＃１、ＰＢＡ＃２、・・・、ＰＢＡ＃３１が格納されている。このような第４断片テーブルＴ４（を含む無効化要求５５２ａ）によれば、ＡＤＭ４２上のＰＢＡ＃１～ＰＢＡ＃３１に対応するフラグ情報が「１」から「０」に変更される。
【0204】
無効化要求５５２ａが実行された場合、管理部５６５は、図１６に示すように無効化要求キュー５５２から無効化要求５５２ｂを取り出し、当該無効化要求５５２ｂを実行する。この場合、無効化要求５５２ｂは上記したように第３断片テーブルＴ３を含み、当該第３断片テーブルＴ３に含まれる１つのエレメントＣ２にはマジックナンバーが設定されており、他の３１個のエレメントＣ３にはＰＢＡ＃３２、ＰＢＡ＃６４、・・・、ＰＢＡ＃９９２が格納されている。このような第３断片テーブルＴ３（を含む無効化要求５５２ｂ）によれば、ＡＤＭ４２上のＰＢＡ＃３２～ＰＢＡ＃１０２３に対応するフラグ情報が「１」から「０」に変更される。
【0205】
無効化要求５５２ｂが実行された場合、管理部５６５は、図１７に示すように無効化要求キュー５５２から無効化要求５５２ｃを取り出し、当該無効化要求５５２ｃを実行する。この場合、無効化要求５５２ｃは上記したように第４断片テーブルＴ４を含み、当該第４断片テーブルＴ４に含まれる１つのエレメントＣ４にはＰＢＡ＃２０４８が格納されており、他の３１個のエレメントＣ４にはマジックナンバーが設定されている。このような第４断片テーブルＴ４（を含む無効化要求５５２ｃ）によれば、ＡＤＭ４２上のＰＢＡ＃２０４８に対応するフラグ情報が「１」から「０」に変更される。
【0206】
無効化要求５５２ｃが実行された場合、管理部５６５は、図１８に示すように無効化要求キュー５５２から無効化要求５５２ｄを取り出し、当該無効化要求５５２ｄを実行する。この場合、無効化要求５５２ｄは上記したように第２断片テーブルＴ２を含み、当該第２断片テーブルＴ２に含まれる１つのエレメントＣ２にはＰＢＡ＃１０２４が格納されており、他の３１個のエレメントＣ２にはマジックナンバーが設定されている。このような第２断片テーブルＴ２（を含む無効化要求５５２ｄ）によれば、ＡＤＭ４２上のＰＢＡ＃１０２４～ＰＢＡ＃２０４７に対応するフラグ情報が「１」から「０」に変更される。
【0207】
上記したように無効化要求キュー５５２がＦＩＦＯキューである場合には、無効化要求は、当該無効化要求キュー５５２に格納された（つまり、キューイングされた）順に順次実行される。なお、上記した無効化要求５５２ａ～５５２ｄが実行される間にホスト２から他のコマンドが受信された場合には、当該無効化要求５５２ａ～５５２ｄよりも当該コマンドが優先的に実行される。
【0208】
ところで、上記した本実施形態の変形例においては無効化要求に断片テーブルが含まれるが、当該断片テーブルに対応する階層に応じて当該無効化要求に基づいて無効化されるデータ（ＰＢＡ）の範囲は異なる。具体的には、無効化要求５５２ａが実行された場合には、ＡＤＭ４２上で３１個のＰＢＡ（に書き込まれているデータ）を無効化することができる。また、無効化要求５５２ｂが実行された場合には、ＡＤＭ４２上で９９２個のＰＢＡ（に書き込まれているデータ）を無効化することができる。また、無効化要求５５２ｃが実行された場合には、ＡＤＭ４２上で１個のＰＢＡ（に書き込まれているデータ）を無効化することができる。更に、無効化要求５５２ｄが実行された場合には、ＡＤＭ４２上で１０２４個のＰＢＡ（に書き込まれているデータ）を無効化することができる。
【0209】
すなわち、本実施形態の変形例においては、より上位の階層に対応する断片テーブルを含む無効化要求に基づいてＡＤＭ４２を更新した方が少ない処理量（処理コスト）でより広い範囲のＰＢＡを無効化することができる。
【0210】
このため、本実施形態の変形例においては、例えば無効化要求キュー５５２に格納されている複数の無効化要求のうち、階層が上位の断片テーブルを含む無効化要求を優先的に実行するような構成としてもよい。換言すれば、本実施形態の変形例においては、無効化要求キュー５５２に格納されている複数の無効化要求に対する優先度制御を実行するように構成されていてもよい。
【0211】
なお、ここでは無効化要求に含まれる断片テーブルに対応する階層に基づいて無効化要求に対する優先度を制御する場合について説明したが、例えば所定の無効化要求に対して優先度を付与する専用のコマンドを予め用意しておくような構成としてもよい。具体的には、このような専用のコマンドによって指定された無効化要求（つまり、高い優先度が付与された無効化要求）を高優先キューに格納し、当該高優先キューに格納された無効化要求を他の無効化要求（例えば、低優先キューに格納された無効化要求）よりも優先的に実行するようにしてもよい。
【0212】
また、無効化要求キュー５５２に格納された無効化要求は順不同で実行されてもよく、例えば定期的にキューイングされている無効化要求の順番を入れ替えるような処理が実行されてもよい。
【0213】
上記したように本実施形態の変形例においては、Ｔｒｉｍ応答がホスト２に送信される前にＬＵＴ４１（に含まれる断片テーブル）が更新され、当該更新される前の断片テーブルを含む無効化要求がキューイングされる。
【0214】
このようなＬＵＴ４１に含まれる断片テーブルを無効化要求として利用する構成によれば、例えば上記した図１１において説明したように無効化すべきデータが書き込まれている全てのＰＢＡを含む無効化要求をキューイングする場合と比較して、無効化要求をキューイングする際のメモリコピーの回数及び計算処理量を削減することが可能となる。
【0215】
このため、本実施形態の変形例においては、無効化要求のキューイングを高速に行うことができるため、例えばＴｒｉｍ応答を無効化要求のキューイングと同時または当該キューイングの前に行うような構成の場合には、Ｔｒｉｍコマンドに対する応答時間を更に短縮することができる。
【0216】
なお、本実施形態の変形例において無効化要求に利用する断片テーブルはＬＵＴ４１から切り離されているため、当該断片テーブルを無効化要求に利用したとしても、ホスト２に対するデータの一貫性には影響しない。
【0217】
また、本実施形態の変形例においては、無効化要求に含まれる断片テーブルに対して無効化すべきデータを判別するための判別情報が付与されることにより、当該判別情報に基づいて適切な範囲のデータ（が書き込まれているＰＢＡ）を無効化するようにＡＤＭ４２を更新ことが可能となる。
【0218】
なお、判別情報としては、マジックナンバーを用いることができる。この場合、無効化要求に含まれる断片テーブルにマジックナンバーを設定することにより、無効化要求において当該断片テーブルのサイズを維持することができる（つまり、無効化要求を断片テーブルよりも大きなサイズにする必要がない）。なお、マジックナンバーを用いない構成の場合には、Ｔｒｉｍコマンドにおいて指定されたＬＢＡ（の範囲）が判別情報として断片テーブルに付与されても構わない。
【0219】
更に、本実施形態の変形例においてＴｒｉｍ範囲とＬＵＴ４１の境界とが一致していない場合には、複数の断片テーブルを含む無効化要求が無効化要求キュー５５２に格納される。このような構成によれば、Ｔｒｉｍ範囲に依存することなく適切な無効化要求をキューイングすることが可能となる。一方、Ｔｒｉｍ範囲とＬＵＴ４１の境界とが一致している場合には、上位の階層に対応する１つの断片テーブルのみを含む無効化要求をキューイングすればよい。
【0220】
また、本実施形態の変形例において複数の無効化要求（断片テーブル）が無効化要求キュー５５２に格納されている場合には、当該複数の無効化要求に対する優先度制御を実行するようにしてもよい。具体的には、例えば階層が上位の断片テーブルを含む無効化要求に基づくＡＤＭ４２の更新を優先的に実行する構成としてもよい。このような構成によれば、より広い範囲のＰＢＡを効率的に無効化することが可能であり、連続したフリーブロックの生成が容易となる。
【0221】
なお、複数の無効化要求に対する優先度制御は専用のコマンドを用いて実行されても構わない。これによれば、専用のコマンドによって指定された無効化要求に基づくＡＤＭ４２の更新を優先的に実行することが可能となる。
【0222】
ここで、Ｔｒｉｍコマンドに基づくＡＤＭ４２の更新を確実に行うためには無効化要求を不揮発化しておくことが好ましい。この場合には、ＡＤＭ４２の更新が実行されていない無効化要求に対して不揮発化が必要であることを示すフラグ情報を付しておき、当該不揮発化が必要なデータの数が所定値を超えた場合に当該データを不揮発性メモリ４に書き込むことにより、無効化要求の不揮発化を実現することができる。これによれば、無効化要求の実行（ＡＤＭ４２の更新）を中断及び再開することが可能となる。
【0223】
しかしながら、無効化要求の実行を中断しない場合には不揮発化は必須ではないため、当該無効化要求を不揮発性メモリ４に書き込む処理が無駄になる。このため、例えば無効化要求であることを示す情報を当該無効化要求に付与しておくことで、当該無効化要求は不揮発性メモリ４に書き込まれない（つまり、無効化要求の不揮発性メモリ４への書き込みを抑制する）ようにしてもよい。
【0224】
更に、無効化要求に基づいてＡＤＭ４２の更新が遅延実行される前に、Ｔｒｉｍ範囲に対応するＰＢＡを含むブロックに対してガーベージコレクションが実行された場合、当該ＰＢＡに書き込まれているデータは他のブロックに移動され、当該ＰＢＡに有効な他のデータが書き込まれる可能性がある。このように有効なデータが書き込まれた後に、無効化要求に基づいてＡＤＭ４２が更新された場合には、当該有効なデータ（が書き込まれているＰＢＡ）が意図せず無効化されることになる。
【0225】
このため、無効化要求キュー５５２に格納されている（つまり、未実行の）無効化要求に基づいてデータが無効化される予定のＰＢＡを含むブロックは、ガーベージコレクションの対象としない（つまり、ガーベージコレクションのソースブロックとしては無効化要求の対象でないブロックを選択する）ようにしてもよい。
【0226】
ただし、この場合には無効化要求が実行されるまでガーベージコレクションを待機させなければならない場合があり、情報処理システム１（メモリシステム３）の効率的な動作を阻害する要因となり得る。
【0227】
これに対しては、メモリシステム３（ＳＳＤ）において管理されているＥｒａｓｅ Ｓｅｒｉａｌと称されるシリアル番号（シーケンス番号）を利用する構成としてもよい。このＥｒａｓｅ Ｓｅｒｉａｌによれば、不揮発性メモリ４に書き込まれたデータが消去される（つまり、Ｅｒａｓｅコマンドが実行される）度に１が加算されることにより、不揮発性メモリ４に書き込まれるデータの世代管理を行うことができる。
【0228】
本実施形態の変形例においては、このようなＥｒａｓｅ Ｓｅｒｉａｌを無効化要求に含まれる断片データに付与しておいてもよい。これによれば、無効化要求に基づくＡＤＭ４２の更新時に、当該無効化要求に含まれる断片テーブルに付与されているＥｒａｓｅ Ｓｅｒｉａｌとメモリシステム３において管理されているＥｒａｓｅ Ｓｅｒｉａｌとを比較することによって、当該無効化要求に基づいて無効化されるべきデータが既に消去されている（または有効なデータに書き換えられている）か否かを判定することができる。無効化要求に基づいて無効化されるべきデータが既に消去されていると判定された場合には、当該無効化要求は破棄されればよい。一方、無効化要求に基づいて無効化されるべきデータが消去されていないと判定された場合には、当該無効化要求に基づいてＡＤＭ４２が更新されればよい。
【0229】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【符号の説明】
【0230】
１…情報処理システム、２…ホスト、３…メモリシステム、４…不揮発性メモリ、５…コントローラ、４１…ＬＵＴ（アドレス変換テーブル）、４２…ＡＤＭ（データマップ）、５１…通信インタフェース制御部、５２…書き込みバッファメモリ、５３…読み出しバッファメモリ、５４…不揮発性メモリコントローラ、５５…メモリ、４１１…ＰＢＡ格納部、４１２…ＬＢＡ格納部、４１３…管理データ格納部、４２１…マップ格納部、４２２…ＰＢＡ格納部、５５１…キャッシュメモリ、５５２…無効要求キュー、５６…プロセッサ、５６１…書き込み制御部、５６２…読み出し制御部、５６３…ガーベージコレクション制御部、５６４…アドレス変換部、５６５…管理部、５６６…キャッシュメモリ制御部。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】