特許 7500755 モノリシックＬＥＤピクセル

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-06-07

(45)【発行日】2024-06-17

(54)【発明の名称】モノリシックＬＥＤピクセル

(51)【国際特許分類】

   H01L 33/08 20100101AFI20240610BHJP

   H01L 33/32 20100101ALI20240610BHJP

   H01L 33/50 20100101ALI20240610BHJP

   H01L 33/56 20100101ALI20240610BHJP

   G09F 9/33 20060101ALI20240610BHJP

   G09F 9/00 20060101ALI20240610BHJP

   G09F 9/30 20060101ALI20240610BHJP

【ＦＩ】

H01L33/08 ZNM

H01L33/32

H01L33/50

H01L33/56

G09F9/33

G09F9/00 338

G09F9/30 349Z

G09F9/00 342

【請求項の数】 23

(21)【出願番号】P 2022559663

(86)(22)【出願日】2021-03-25

(65)【公表番号】

(43)【公表日】2023-05-15

(86)【国際出願番号】 EP2021057703

(87)【国際公開番号】W WO2021198003

(87)【国際公開日】2021-10-07

【審査請求日】2022-10-18

(31)【優先権主張番号】2004614.0

(32)【優先日】2020-03-30

(33)【優先権主張国・地域又は機関】GB

(73)【特許権者】

【識別番号】520445406

【氏名又は名称】プレッシー・セミコンダクターズ・リミテッド

【氏名又は名称原語表記】ＰＬＥＳＳＥＹ ＳＥＭＩＣＯＮＤＵＣＴＯＲＳ ＬＩＭＩＴＥＤ

(74)【代理人】

【識別番号】110001195

【氏名又は名称】弁理士法人深見特許事務所

(72)【発明者】

【氏名】ホワイトマン，ジョン

【審査官】佐藤 美紗子

(56)【参考文献】

【文献】特表２０２０－５０３６９１（ＪＰ，Ａ）

【文献】特開２０１９－０８３３０１（ＪＰ，Ａ）

【文献】特開２０２１－１３２１４４（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ３３／００－３３／６４

Ｇ０９Ｆ ９／００

Ｇ０９Ｆ ９／３０－９／４６

Ｈ０１Ｓ ５／００－５／５０

(57)【特許請求の範囲】

【請求項1】

発光ダイオード（ＬＥＤ）ディスプレイのための複数のモノリシックＬＥＤピクセルを形成する方法であって、
犠牲基板上にＩＩＩ族窒化物を含む共通半導体層を形成することを含み、前記犠牲基板は、前記共通半導体層が設けられた前記犠牲基板の面に垂直な方向に厚さを有し、前記方法は、さらに、
発光ダイオード（ＬＥＤ）サブピクセルのアレイを、前記共通半導体層の、前記犠牲基板とは反対の側の前記共通半導体層の表面上に形成することであって、前記ＬＥＤサブピクセルのアレイの各ＬＥＤサブピクセルは、ＩＩＩ族窒化物層のスタックを含む、前記ＬＥＤサブピクセルのアレイを形成することと、
前記ＬＥＤサブピクセルのアレイ上に平坦化誘電体層を形成して、前記共通半導体層の前記表面と位置整合された平坦な誘電体表面を提供することと、
前記平坦な誘電体表面から前記犠牲基板までピクセル画定トレンチのグリッドをエッチングすることによって、前記ＬＥＤサブピクセルの前記アレイを複数のモノリシックＬＥＤピクセルに分割することであって、各モノリシックＬＥＤピクセルは、前記共通半導体層上にモノリシックに形成された前記ＬＥＤアレイの少なくとも２つのＬＥＤサブピクセルを含む、前記ＬＥＤサブピクセルの前記アレイを分割することと、
前記ピクセルトレンチ及び前記平坦な表面上に犠牲誘電体層を形成して、前記共通半導体層の前記表面と位置整合された接合面を形成することと、
ハンドリング基板を前記犠牲誘電体層の前記接合面に接合することと、
前記モノリシックＬＥＤピクセルの各々を分離するために、前記犠牲基板の前記厚さを通じて前記犠牲基板の第１の部分を選択的に除去することを含み、前記第１の部分は前記ピクセル画定トレンチのグリッドと位置整合され、前記方法は、さらに、
前記モノリシックＬＥＤピクセルの各々のための光抽出特徴部を形成することであって、前記ＬＥＤサブピクセルの各々と位置整合された前記犠牲基板の第２の部分を選択的に除去することを含む、光抽出特徴部を形成することと、
前記犠牲誘電体層を除去して、各モノリシックＬＥＤピクセルを前記ハンドリング基板から分離することと
を含む、方法。

【請求項2】

前記モノリシックＬＥＤピクセルの各々のための光抽出特徴部を形成することは、
前記ＬＥＤサブピクセルの各々と位置整合された前記犠牲基板の第２の部分を選択的に除去して、各ＬＥＤサブピクセルの容器容積を形成することと、
各モノリシックＬＥＤピクセルの前記容器容積の少なくとも１つの中に第１の色変換層を設けることであって、前記第１の色変換層は、第１の波長の光を吸収し、前記第１の波長よりも長い第１の変換光波長の変換光を放出するように構成される、前記第１の色変換層を設けることと
を含む、請求項１に記載の方法。

【請求項3】

前記第１の変換光波長は少なくとも５００ｎｍ及び／又は６５０ｎｍ以下である、請求項２に記載の方法。

【請求項4】

各モノリシックＬＥＤピクセルの前記容器容積のうちの少なくとも１つの他の容器容積の中に第２の色変換層が設けられ、前記第２の色変換層は、第１の波長の光を吸収し、前記第１の変換光波長よりも長い第２の変換光波長の変換光を放出するように構成される、請求項２又は３に記載の方法。

【請求項5】

前記第１の色変換層及び／又は第２の色変換層は、蛍光体、有機分子、又は量子ドットを含む、請求項２～４のいずれか１項に記載の方法。

【請求項6】

各ＬＥＤサブピクセルは、少なくとも３８０ｎｍ及び／又は４９０ｎｍ以下の第１の波長を有する光を生成するように構成される、請求項１～５のいずれか１項に記載の方法。

【請求項7】

前記モノリシックＬＥＤピクセルの各々のための光抽出特徴部を形成することは、
前記共通半導体層の前記表面の第１の部分が露出するように、前記犠牲基板の前記厚さを通じて前記犠牲基板の第２の部分を選択的に除去することを含む、請求項１～６のいずれか１項に記載の方法。

【請求項8】

前記モノリシックＬＥＤピクセルの各々のための光抽出特徴部を形成することは、
各ＬＥＤサブピクセルの光抽出効率を高めるように構成される散乱特徴部を有する前記共通半導体層の前記表面の前記第１の部分をパターン化することを含む、請求項７に記載の方法。

【請求項9】

前記平坦化誘電体層の前記形成することに続いて、前記平坦化誘電体層の第３の部分が選択的に除去され、各ＬＥＤサブピクセルのアノードと前記平坦な誘電体表面との間にアノードコンタクトメタライゼーションが形成され、前記第３の部分の各々が前記各ＬＥＤサブピクセルの前記アノードと位置整合され、
前記平坦化誘電体層の第４の部分が選択的に除去され、前記共通半導体層と前記平坦な誘電体表面との間に、各モノリシックＬＥＤピクセルの共通カソードコンタクトメタライゼーションが形成され、前記第４の部分の各々が前記各モノリシックＬＥＤピクセルの前記共通半導体層の一部と位置整合される、請求項１～８のいずれか１項に記載の方法。

【請求項10】

前記平坦な誘電体表面の一部を形成する前記共通カソードコンタクトメタライゼーションの表面は、各モノリシックＬＥＤピクセルを形成する前記ＬＥＤサブピクセルのうちの少なくとも１つと重なる、請求項９に記載の方法。

【請求項11】

各モノリシックＬＥＤピクセルの前記ＬＥＤサブピクセルのうちの１つは、各モノリシックＬＥＤピクセルの別のＬＥＤサブピクセルよりも大きい表面積を、前記共通半導体層上に有する、請求項１～１０のいずれか１項に記載の方法。

【請求項12】

前記ハンドリング基板は、各ＬＥＤサブピクセルが並列に試験され得るように接合されたときに各ＬＥＤサブピクセルへの電気接続を形成するように構成される試験基板であり、
前記方法は、
前記試験基板を前記犠牲誘電体層の前記接合面に接合することに続いて、前記試験基板から前記ＬＥＤサブピクセルアレイのアレイに電力を供給することによって前記ＬＥＤサブピクセルの各々を試験することをさらに含む、請求項１～１１のいずれか１項に記載の方法。

【請求項13】

前記共通半導体層上の各ＬＥＤサブピクセルの表面積は、１００μｍ×１００μｍ以下の面積を画定することができる、請求項１～１２のいずれか１項に記載の方法。

【請求項14】

発光ダイオード（ＬＥＤ）ディスプレイのためのモノリシックＬＥＤピクセルであって、
犠牲基板上に設けられたＩＩＩ族窒化物を含む共通半導体層と、
前記共通半導体層の、前記犠牲基板とは反対の側の前記共通半導体層の表面上に設けられる発光ダイオード（ＬＥＤ）サブピクセルのアレイであって、前記ＬＥＤサブピクセルのアレイの各ＬＥＤサブピクセルは、ＩＩＩ族窒化物層のスタックを含む、前記ＬＥＤサブピクセルのアレイと、
前記共通半導体層の前記表面と位置整合された平坦な誘電体表面を提供するために前記ＬＥＤサブピクセルのアレイ上に設けられる平坦化誘電体層と
を備え、
前記平坦化誘電体層、前記共通半導体層、及び前記犠牲基板は、前記モノリシックＬＥＤピクセルの発光面を包囲するエッチングされた側壁を画定し、
前記モノリシックＬＥＤピクセルは、光抽出特徴部をさらに備え、前記光抽出特徴部は、
前記ＬＥＤサブピクセルの各々と位置整合された前記犠牲基板の厚さを貫通して設けられた第１の開口部を備え、
前記平坦化誘電体層は、各ＬＥＤサブピクセルのアノードと前記平坦な誘電体表面との間にアノードコンタクトメタライゼーションが設けられる第２の開口部を備え、
前記平坦化誘電体層は、共通カソードコンタクトメタライゼーションが前記共通半導体層と前記平坦な誘電体表面との間に設けられる第３の開口部を備える、モノリシックＬＥＤピクセル。

【請求項15】

前記光抽出特徴部は、
各ＬＥＤサブピクセルのための容器容積を形成する前記第１の開口部をさらに備え、
第１の色変換層が、前記容器容積のうちの少なくとも１つの中に設けられ、前記第１の色変換層は、第１の波長の光を吸収し、前記第１の波長よりも長い第１の変換光波長の変換光を放出するように構成される、請求項１４に記載のモノリシックＬＥＤピクセル。

【請求項16】

前記第１の変換光波長は少なくとも５００ｎｍ及び／又は６５０ｎｍ以下である、請求項１５に記載のモノリシックＬＥＤピクセル。

【請求項17】

前記モノリシックＬＥＤピクセルの前記容器容積のうちの少なくとも１つの他の容器容積の中に第２の色変換層が設けられ、前記第２の色変換層は、第１の波長の光を吸収し、前記第１の変換光波長よりも長い第２の変換光波長の変換光を放出するように構成される、請求項１５又は１６に記載のモノリシックＬＥＤピクセル。

【請求項18】

前記第１の色変換層及び／又は第２の色変換層は、蛍光体、有機分子、又は量子ドットを含む、請求項１５～１７のいずれか１項に記載のモノリシックＬＥＤピクセル。

【請求項19】

各ＬＥＤサブピクセルは、少なくとも３８０ｎｍ及び／又は４９０ｎｍ以下の第１の波長を有する光を生成するように構成される、請求項１４～１８のいずれか１項に記載のモノリシックＬＥＤピクセル。

【請求項20】

前記モノリシックＬＥＤピクセルの各々のための前記光抽出特徴部は、
前記犠牲基板の前記第１の開口部の各々と位置整合された前記共通半導体層の前記表面の第１の部分上に形成された光散乱特徴部をさらに備え、前記光散乱特徴部は、各ＬＥＤサブピクセルの光抽出効率を高めるように構成される、請求項１４～１９のいずれか１項に記載のモノリシックＬＥＤピクセル。

【請求項21】

前記平坦な誘電体表面の一部を形成する前記共通カソードコンタクトメタライゼーションの表面は、各モノリシックＬＥＤピクセルを形成する前記ＬＥＤサブピクセルのうちの少なくとも１つと重なる、請求項１４に記載のモノリシックＬＥＤピクセル。

【請求項22】

前記モノリシックＬＥＤピクセルの前記ＬＥＤサブピクセルのうちの１つは、前記モノリシックＬＥＤピクセルの別のＬＥＤサブピクセルよりも大きい表面積を、前記共通半導体層上に有する、請求項１４～２１のいずれか１項に記載のモノリシックＬＥＤピクセル。

【請求項23】

前記共通半導体層上の各ＬＥＤサブピクセルの表面積は、１００μｍ×１００μｍ以下の面積を画定することができる、請求項１４～２２のいずれか１項に記載のモノリシックＬＥＤピクセル。

【発明の詳細な説明】

【技術分野】

【0001】

開示の分野
本開示は、ＩＩＩ族窒化物半導体に関する。特に、本開示は、ＩＩＩ族窒化物半導体を備える発光ダイオード（ＬＥＤ）に関する。

【背景技術】

【0002】

背景
マイクロＬＥＤは、一般に、１００μｍ×１００μｍ以下のサイズを有するＬＥＤとして定義される。マイクロＬＥＤは、スマートウォッチ、ヘッドマウントディスプレイ、ＡＲ及びＶＲアプリケーション向けのピコプロジェクタ、並びに大面積ディスプレイなどの様々なデバイス内での使用に適し得る自発光マイクロディスプレイ／プロジェクタを形成するためのアレイとして配置構成され得る。

【発明の概要】

【発明が解決しようとする課題】

【0003】

１つの既知の形態のマイクロＬＥＤアレイは、ＩＩＩ族窒化物から形成された複数のＬＥＤを備える。ＩＩＩ族窒化物ＬＥＤは、活性発光領域内にＧａＮ並びにＩｎＮ及びＡｌＮとのその合金を含む無機半導体ＬＥＤである。ＩＩＩ族窒化物ＬＥＤは、従来の大面積ＬＥＤ、例えば発光層が有機化合物である有機発光ダイオード（ＯＬＥＤ）よりも著しく高い電流密度で駆動することができ、より高い光パワー密度を放出することができる。結果として、所与の方向における光源の単位面積当たりに放出される光の量として定義されるより高いルミナンス（輝度）が、マイクロＬＥＤを、高い輝度を必要とする、又はそれから恩恵を受ける用途に適したものにする。

【0004】

既知のマイクロＬＥＤ製造技法は、青色又は緑色光を放出するＬＥＤを製造するために、サファイア基板上に１つ以上のＧａＮ層を形成することを含む。赤色光を放出するＬＥＤの場合、既知の製造技法は、ＧａＡｓ基板上に１つ以上のＩｎＡｌＧａＰ層を形成することを含む。

【0005】

特に、サファイア基板上に形成されたＧａＮ層を含むＬＥＤは、従来、ＬＥＤの光抽出効率（ＬＥＥ）を改善するパターン化サファイア基板（ＰＳＳ）の使用のために、中出力範囲の青色ＬＥＤ向けのＳｉ基板上に形成されたＧａＮ ＬＥＤを超える性能上の利点を有していた。さらに、５面からの発光の結果として性能上の利点が拡大し、これは蛍光体を使用して青色光を白色に変換する場合に有利である。

【0006】

ディスプレイに使用されるマイクロＬＥＤ技術の場合、体積放出は、ピクセル間のクロストークを生成し、これによってディスプレイが低コントラストになるため、欠点である。したがって、サファイアは、レーザリフトオフを使用してＬＥＤから除去されなければならず、これは、ＰＳＳ基板を除去するのには適しておらず、これは、ＰＳＳを使用してマイクロＬＥＤを作成する利点を実現することができないことを意味する。これにより、ＰＳＳベースのＩｎＧａＮ ＬＥＤとＳｉベースのＩｎＧａＮ ＬＥＤとの間の性能ギャップが埋まる。

【0007】

サファイア基板上に成長されるＧａＮ層は、典型的には６μｍ～９μｍの厚さである。マイクロＬＥＤのサイズが縮小するにつれて、プロセス制御を支援し、比較的厚いＧａＮ層からの側面発光を防止するためにＧａＮの厚さを減少させることが有利である。対照的に、シリコン基板上に成長されるＧａＮ層の厚さは、典型的には２．５μｍ～５μｍの厚さである。

【0008】

マイクロＬＥＤを含む大面積ディスプレイは、複数の赤色、緑色、及び青色マイクロＬＥＤから形成され得る。例えば、４Ｋ解像度ディスプレイの場合、ディスプレイごとに約８，３００，０００ピクセルが提供され得る。したがって、８，３００，０００個の赤色、緑色、及び青色ＬＥＤが提供されて、単一のディスプレイが形成され得る（すなわち、ディスプレイごとに合計２４，９００，０００個のＬＥＤ）が形成され得る。赤色、緑色及び青色ＬＥＤは、ピックアンドプレース技術を使用してディスプレイ基板上に組み立てることができる。ピックアンドプレース技術は、スタンプシステム、レーザ支援システム及び流体アセンブリを含む。組み立て速度は、毎秒約１，０００部品から１０，０００部品まで変化する。したがって、４Ｋスクリーンの組み立て時間は約１時間である。

【0009】

本発明の目的は、ＬＥＤディスプレイの複数のモノリシック発光ダイオード（ＬＥＤ）ピクセルを形成する改善された方法を提供することである。

【課題を解決するための手段】

【0010】

概要
本発明者らは、ディスプレイを形成するために組み立てられる構成要素の数を減らすことによって、ＬＥＤディスプレイの組み立て時間を短縮することが望ましいことを認識した。特に、本発明者らは、ＲＧＢディスプレイのための個々の赤色ＬＥＤ、緑色ＬＥＤ、及び青色ＬＥＤをピックアンドプレースするための組み立てプロセスに時間がかかることを認識した。

【0011】

本開示の第１の態様によれば、ＬＥＤディスプレイのためのモノリシックＬＥＤピクセルを形成する方法が提供される。本方法は、
ｉ）犠牲基板上にＩＩＩ族窒化物を含む共通半導体層を形成することと、
ｉｉ）発光ダイオード（ＬＥＤ）サブピクセルのアレイを、共通半導体層の、犠牲基板とは反対の側の共通半導体層の表面上に形成することであって、ＬＥＤサブピクセルのアレイの各ＬＥＤサブピクセルは、ＩＩＩ族窒化物層のスタックを含む、ＬＥＤサブピクセルのアレイを形成することと、
ｉｉｉ）ＬＥＤサブピクセルのアレイ上に平坦化誘電体層を形成して、共通半導体層の表面とほぼ位置整合された平坦な誘電体表面を提供することと、
ｉｖ）平坦な誘電体表面から犠牲基板までピクセル画定トレンチのグリッドをエッチングすることによって、ＬＥＤサブピクセルのアレイを複数のモノリシックＬＥＤピクセルに分割することであって、各モノリシックＬＥＤピクセルは、共通半導体層上にモノリシックに形成されたＬＥＤアレイの少なくとも２つのＬＥＤサブピクセルを含む、ＬＥＤサブピクセルのアレイを分割することと、
ｖ）ピクセルトレンチ及び平坦な表面上に犠牲誘電体層を形成して、共通半導体層の表面とほぼ位置整合された接合面を形成することと、
ｖｉ）ハンドリング基板を犠牲誘電体層の接合面に接合することと、
ｖｉｉ）モノリシックＬＥＤピクセルの各々を分離するために、ピクセル画定トレンチのグリッドと位置整合された犠牲基板の厚さを通じて犠牲基板の第１の部分を選択的に除去することと、
ｖｉｉｉ）モノリシックＬＥＤピクセルの各々のための光抽出特徴部を形成することであって、ＬＥＤサブピクセルの各々と位置整合された犠牲基板の第２の部分を選択的に除去することを含む、光抽出特徴部を形成することと、
ｉｘ）犠牲誘電体層を除去して、各モノリシックＬＥＤピクセルをハンドリング基板から分離することと、を含む。

【0012】

第１の態様の方法によれば、複数のモノリシックＬＥＤピクセルが形成される。モノリシックＬＥＤピクセルは各々、ＬＥＤディスプレイにおける組み立てに適し得る。各モノリシックＬＥＤピクセルは、複数のＬＥＤサブピクセルを含み、モノリシックＬＥＤピクセルの各ＬＥＤサブピクセルは、関連する光抽出特徴部を有する。したがって、各モノリシックＬＥＤピクセルは、共通半導体層上にモノリシックに形成された複数のＬＥＤ素子を含むことができる。分離されると、モノリシックＬＥＤピクセルは、例えばピックアンドプレース方法論を使用して、ディスプレイを形成するように組み立てることができる。複数のＬＥＤ素子（ＬＥＤサブピクセル）をモノリシックに形成することにより、ディスプレイを形成するために組み立てられる個別の構成要素の数を減らすことができる。

【0013】

第１の態様の方法は、ＩＩＩ族窒化物を含む共通半導体層上に複数のモノリシックＬＥＤサブピクセルを形成する。共通半導体層は、犠牲基板上に形成される。第１の態様による方法は、犠牲基板及びハンドリング基板を提供することによって共通半導体層の両方の主面を提供する処理する。犠牲基板は、共通半導体層及びＬＥＤサブピクセルをその上に形成することができる初期基板を提供する。続いて、ＬＥＤサブピクセルをハンドリング基板に取り付けて、共通半導体層の反対側に光抽出特徴部を形成するために犠牲基板の一部を除去することができる。共通半導体層の両方の主面を処理することにより、共通半導体層上に複数のＬＥＤサブピクセルをモノリシックに形成することができる。

【0014】

以下の節では、本発明の異なる態様がより詳細に定義される。そのように定義された各態様は、そうでないことが明確に示されていない限り、任意の他の１つ以上の態様と組み合わせることができる。特に、任意選択的又は有利であると示されている任意の特徴は、任意選択的又は有利であると示されている任意の他の１つ以上の特徴と組み合わせることができる。

【0015】

いくつかの実施形態では、共通半導体層は、ｎ型ドープＩＩＩ族窒化物を含んでもよい。例えば、いくつかの実施形態では、共通半導体層は、ＧａＮ及びｎ型ドーパント、例えばＳｉ又はＧｅを含んでもよい。共通半導体層は、（犠牲基板に垂直な方向における）少なくとも５００ｎｍの厚さを有することができる。共通半導体層は、（犠牲基板に垂直な方向における）５μｍ以下の厚さを有することができる。

【0016】

犠牲基板は、ＩＩＩ族窒化物層をその上に成長させるのに適した面内格子定数を有する犠牲基板表面を提供するように構成された基板から形成されてもよい。例えば、犠牲基板は、サファイア、又はシリコン基板を含むことができる。

【0017】

いくつかの実施形態では、各ＬＥＤサブピクセルは、少なくとも３８０ｎｍの第１の波長を有する光を生成するように構成される。したがって、各ＬＥＤサブピクセルは可視光を生成することができる。いくつかの実施形態では、各ＬＥＤサブピクセルは、４９０ｎｍ以下の第１の波長を有する光を生成するように構成される。したがって、各ＬＥＤサブピクセルは、実質的に青色の可視光を生成することができる。本開示では、ＬＥＤが特定の波長の光を生成するものとして言及される場合、これはＬＥＤによって生成される光のピーク波長を参照することが諒解されよう。

【0018】

いくつかの実施形態では、各ＬＥＤサブピクセルの各ＩＩＩ族窒化物層は、ＡｌＩｎＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ及びＧａＮのうちの１つ以上を含む。本明細書において使用される場合、その構成成分による種への任意の参照は、そのすべての利用可能な化学量論を含む。したがって、例えば、ＡｌＧａＮは、Ａｌ_ｘＧａ_１－ｘＮなどの、そのすべての合金を含み、ｘは、１又は０に等しくない。各層の化学量論は、特定の層の機能に応じて変化し得る。

【0019】

例えば、いくつかの実施形態では、各ＬＥＤサブピクセルは、ＩＩＩ族窒化物層の超格子、光を生成するように構成された活性層、電子ブロッキング層、及び１つ以上のｐ型半導体層を含むことができる。活性層は、１つ以上の量子井戸層を含むことができ、量子井戸層は光を生成するように構成される。

【0020】

ＬＥＤサブピクセルのアレイは、規則的に離間したアレイとして形成されてもよい。規則的に離間されたアレイは、正方形パッキング又は六角形パッキングなどの円（又は多角形）の密パッキングのための任意の構成に類似し得る。アレイ内の各ＬＥＤサブピクセルは、楕円形又は多角形であってもよい。いくつかの実施形態では、各ＬＥＤサブピクセルは、６以下の辺を有する多角形であってもよい。

【0021】

いくつかの実施形態では、平坦化誘電体層は、複数のパッシベーション層から形成されてもよい。各パッシベーション層は、誘電体、例えば二酸化ケイ素又は窒化ケイ素を含んでもよい。平坦化誘電体層は、平坦な誘電体表面の平滑性を改善するために（すなわち、表面粗さを低減するために）、化学機械研磨プロセスを受けることができる。

【0022】

いくつかの実施形態では、平坦化誘電体層の形成に続いて、平坦化誘電体層の第３の部分が選択的に除去され、各ＬＥＤサブピクセルのアノードと平坦な誘電体表面との間にアノードコンタクトメタライゼーションが形成される。いくつかの実施形態では、平坦化誘電体層の形成に続いて、平坦化誘電体層の第４の部分が選択的に除去され、共通半導体層と平坦な誘電体表面との間に、各モノリシックＬＥＤピクセルの共通カソードコンタクトメタライゼーションが形成される。

【0023】

いくつかの実施形態では、平坦な誘電体表面の一部を形成する共通カソードコンタクトメタライゼーションの表面は、各モノリシックＬＥＤピクセルを形成するＬＥＤサブピクセルのうちの少なくとも１つと重なる。したがって、モノリシックＬＥＤピクセルの各ＬＥＤサブピクセルには、スペース効率の良い方法で電気接点を設けることができる。

【0024】

いくつかの実施形態では、各モノリシックＬＥＤピクセルのＬＥＤサブピクセルのうちの１つは、各モノリシックＬＥＤピクセルの別のＬＥＤサブピクセルよりも大きい表面積を、共通半導体層上に有する。

【0025】

いくつかの実施形態では、ピクセル画定トレンチは、犠牲基板の表面上に（隣接するモノリシックＬＥＤピクセル間の方向に）少なくとも５００ｎｍの幅を有することができる。したがって、ピクセル画定トレンチは、各モノリシックＬＥＤピクセルを犠牲基板上の隣接するモノリシックＬＥＤピクセルから分離することができる。したがって、ピクセル画定トレンチは、犠牲基板上の各モノリシックＬＥＤピクセルの周縁を包囲する（すなわち、取り囲む）ことができる。

【0026】

いくつかの実施形態では、犠牲誘電体層は、二酸化ケイ素又は窒化ケイ素のうちの１つ以上を含むことができる。犠牲誘電体層は、実質的に連続した間隙充填層として形成されてもよい。したがって、犠牲誘電体層は、任意の間隙又は空隙を充填して接合面を提供するために設けられてもよい。したがって、形成されたままの接合面は、共通半導体層の表面と位置整合された実質的に連続した平面であってもよい。いくつかの実施形態では、接合面は、共通半導体層の表面に平行である。いくつかの実施形態では、犠牲誘電体層は、平坦な表面上に少なくとも５００ｎｍの厚さを有するように形成される。中間構造の不均一な性質のために、他の領域の犠牲誘電体層の厚さがより厚く（又はより薄く）なり得ることが諒解されよう。いくつかの実施形態では、犠牲誘電体層は、平坦な表面上に２μｍ以下の厚さを有するように形成される。

【0027】

いくつかの実施形態では、各モノリシックＬＥＤピクセルは、共通半導体層上にモノリシックに形成されたＬＥＤアレイの少なくとも３つ又は少なくとも４つのＬＥＤサブピクセルを含む。例えば、一実施形態では、各モノリシックＬＥＤピクセルは、正方形パックアレイの４つのＬＥＤサブピクセルを含むことができる。

【0028】

いくつかの実施形態では、ハンドリング基板は、直接接合（すなわち、融合接合）によって犠牲誘電体層の接合面に接合されてもよい。例えば、ハンドリング基板は、接合面と接触して接合を形成する犠牲ハンドリング誘電体層を含んでもよい。例えば、いくつかの実施形態では、ハンドリング誘電体層は、ＳｉＯ_２又はＳｉＮ_ｘを含んでもよい。

【0029】

いくつかの実施形態では、ハンドリング基板は試験基板である。試験基板は、各ＬＥＤサブピクセルが並列に試験され得るように、各ＬＥＤサブピクセルへの電気接続を形成するように構成されてもよい。例えば、いくつかの実施形態では、試験基板は、モノリシック電子デバイスアレイのモノリシック電子デバイスの各々に電力を供給するように構成された電子試験回路を備える電子回路基板を含んでもよい。

【0030】

接合プロセスに続いて、試験基板は、ＬＥＤサブピクセルの各々を試験するために試験基板からＬＥＤサブピクセルのアレイに電力を供給することによってＬＥＤサブピクセルの各々を試験するように構成されてもよい。したがって、ＬＥＤサブピクセルの各々は、モノリシックＬＥＤピクセルを形成する方法に組み込まれた試験プロセスを使用して並列に試験することができる。

【0031】

いくつかの実施形態では、ハンドリング基板は、再使用可能なハンドリング基板（又は再使用可能な試験基板）であってもよい。したがって、犠牲誘電体層の除去後、ハンドリング基板は、第１の態様によるさらなる方法において再使用することができる。ハンドリング基板がハンドリング誘電体層を含む場合、ハンドリング誘電体層は犠牲ハンドリング誘電体層であってもよい。したがって、犠牲誘電体層を除去するプロセスはまた、犠牲ハンドリング誘電体層を除去することができる。したがって、ハンドリング基板は、ハンドリング基板上に新しい犠牲ハンドリング誘電体層を形成することによって再使用可能であるようにさらに処理することができる。

【0032】

いくつかの実施形態では、モノリシックＬＥＤピクセルの各々のための光抽出特徴部を形成することは、ＬＥＤサブピクセルの各々と位置整合された犠牲基板の第２の部分を選択的に除去して、各ＬＥＤサブピクセルの容器容積を形成することと、各モノリシックＬＥＤピクセルの容器容積の少なくとも１つの中に第１の色変換層を設けることとを含む。第１の色変換層は、第１の波長の光を吸収し、第１の波長よりも長い第１の変換光波長の変換光を放出するように構成される。いくつかの実施形態では、第１の変換光波長は少なくとも５００ｎｍである。したがって、モノリシックＬＥＤピクセルは、第１の波長を有する光を放出するＬＥＤサブピクセルと、第１の変換光波長を有する光を放出するＬＥＤサブピクセルとを含むことができる。いくつかの実施形態では、第１の変換光波長は６５０ｎｍ以下であってもよい。したがって、モノリシックピクセルは、赤色ＬＥＤ、緑色ＬＥＤ、又は青色ＬＥＤから選択される色を有する可視光を提供するように構成されてもよい。

【0033】

いくつかの実施形態では、各モノリシックＬＥＤピクセルの容器容積のうちの少なくとも１つの他の容器容積の中に中に第２の色変換層が設けられ、第２の色変換層は、第１の波長の光を吸収し、第１の変換光波長よりも長い第２の変換光波長の変換光を放出するように構成される。したがって、第１の態様によるモノリシックＬＥＤピクセルは、３つの異なる波長（第１の波長、第１の変換光波長、第２の変換光波長）を含む光を放出するように構成することができる。

【0034】

いくつかの実施形態では、第１の色変換層及び／又は第２の色変換層は、蛍光体、有機分子、又は量子ドットを含む。したがって、モノリシックピクセルが異なる波長の組み合わせを有する光を放出することができるように、第１の波長の光を変換するための第１の色変換層及び／又は第２の色変換層を提供することができる。

【0035】

いくつかの実施形態では、モノリシックＬＥＤピクセルの各々のための光抽出特徴部を形成することは、共通半導体層の表面の第１の部分が露出するように、犠牲基板の厚さを通じて犠牲基板の第２の部分を選択的に除去することを含む。したがって、犠牲基板は、モノリシックＬＥＤピクセルの発光面を形成するために選択的に除去することができる。

【0036】

いくつかの実施形態では、モノリシックＬＥＤピクセルの各々のための光抽出特徴部を形成することは、各ＬＥＤサブピクセルの光抽出効率を高めるように構成される散乱特徴部を有する共通半導体層の表面の第１の部分をパターン化することを含む。したがって、共通半導体層は、ＬＥＤサブピクセルの効率を改善するためにさらに処理されてもよい。

【0037】

いくつかの実施形態では、形成されているモノリシックＬＥＤピクセルの各々は、モノリシックマイクロＬＥＤピクセルであってもよい。したがって、ＬＥＤサブピクセルの各々は、１００μｍ×１００μｍ以下のサイズを有するマイクロＬＥＤサブピクセルであってもよい。いくつかの実施形態では、共通半導体層上の各ＬＥＤサブピクセルの表面積は、１００μｍ×１００μｍ以下の面積を画定することができる。いくつかの実施形態では、共通半導体層上の各ＬＥＤサブピクセルの表面積は、５０μｍ×５０μｍ、３０μｍ×３０μｍ、２０μｍ×２０μｍ、又は１０μｍ×１０μｍ以下の面積を画定することができる。

【0038】

本開示の第２の実施形態によれば、ＬＥＤディスプレイのためのモノリシック発光ダイオード（ＬＥＤ）ピクセルが提供される。モノリシックＬＥＤピクセルは、共通半導体層と、犠牲基板と、ＬＥＤサブピクセルのアレイと、平坦化誘電体層と、光抽出特徴部とを備える。共通半導体層は、犠牲基板上に設けられたＩＩＩ族窒化物を含む。ＬＥＤサブピクセルのアレイは、共通半導体層の、犠牲基板とは反対の側の共通半導体層の表面上に設けられる。ＬＥＤサブピクセルのアレイの各ＬＥＤサブピクセルは、ＩＩＩ族窒化物層のスタックを含む。共通半導体層の表面とほぼ位置整合された平坦な誘電体表面が提供されるためにＬＥＤサブピクセルのアレイ上に平坦化誘電体層が設けられる。平坦化誘電体層、共通半導体層、及び犠牲基板は、モノリシックＬＥＤピクセルの発光面を包囲するエッチングされた側壁を画定する。光抽出特徴部は、ＬＥＤサブピクセルの各々と位置整合された犠牲基板の厚さを貫通して設けられた第１の開口部を備える。

【0039】

本開示の第２の態様によるモノリシックＬＥＤピクセルは、第１の態様による方法によって形成されてもよい。

【0040】

いくつかの実施形態では、光抽出特徴部は、各ＬＥＤサブピクセルのための容器容積を形成する第１の開口部をさらに備え、第１の色変換層は、容器容積のうちの少なくとも１つの中に設けられる。第１の色変換層は、第１の波長の光を吸収し、第１の波長よりも長い第１の変換光波長の変換光を放出するように構成される。いくつかの実施形態では、第１の変換光波長は少なくとも５００ｎｍ及び／又は６５０ｎｍ以下である。

【0041】

いくつかの実施形態では、モノリシックＬＥＤピクセルの容器容積のうちの少なくとも１つの他の容器容積の中に中に第２の色変換層が設けられる。いくつかの実施形態では、第２の色変換層は、第１の波長の光を吸収し、第１の変換光波長よりも長い第２の変換光波長の変換光を放出するように構成される。いくつかの実施形態では、第２の変換光波長は、少なくとも５５０ｎｍ及び／又は６８０ｎｍ以下である。

【0042】

いくつかの実施形態では、第１の色変換層及び／又は第２の色変換層は、蛍光体、有機分子、又は量子ドットを含む。

【0043】

いくつかの実施形態では、各ＬＥＤサブピクセルは、少なくとも３８０ｎｍ及び／又は４９０ｎｍ以下の第１の波長を有する光を生成するように構成される。

【0044】

いくつかの実施形態では、モノリシックＬＥＤピクセルの各々のための光抽出特徴部は、犠牲基板の第１の開口部の各々と位置整合された共通半導体層の表面の第１の部分上に形成された光散乱特徴部をさらに備え、光散乱特徴部は、各ＬＥＤサブピクセルの光抽出効率を高めるように構成される。

【0045】

いくつかの実施形態では、平坦化誘電体層は、各ＬＥＤサブピクセルのアノードと平坦な誘電体表面との間にアノードコンタクトメタライゼーションが設けられる第２の開口部を備える。いくつかの実施形態では、平坦化誘電体層は、共通カソードコンタクトメタライゼーションが共通半導体層と平坦な誘電体表面との間に設けられる第３の開口部を備える。

【0046】

いくつかの実施形態では、平坦な誘電体表面の一部を形成する共通カソードコンタクトメタライゼーションの表面は、各モノリシックＬＥＤピクセルを形成するＬＥＤサブピクセルのうちの少なくとも１つと重なる。

【0047】

いくつかの実施形態では、モノリシックＬＥＤピクセルのＬＥＤサブピクセルのうちの１つは、モノリシックＬＥＤピクセルの別のＬＥＤサブピクセルよりも大きい表面積を、共通半導体層上に有する。

【0048】

いくつかの実施形態では、共通半導体層上の各ＬＥＤサブピクセルの表面積は、１００μｍ×１００μｍ以下の面積を画定することができる。したがって、いくつかの実施形態では、モノリシックＬＥＤピクセルは、モノリシックマイクロＬＥＤピクセルであってもよい。例えば、いくつかの実施形態では、モノリシックマイクロＬＥＤピクセルは、１００μｍ×１００μｍ以下の発光面を画定することができる。

【0049】

図面の簡単な説明
ここで、本開示を、以下の非限定的な図面に関連して説明する。本開示のさらなる利点は、図面と併せて考慮したときに、詳細な説明を参照することによって明らかであり、図面は詳細をより明確に示すように原寸に比例せず、同様の参照符号は、いくつかの図を通じて同様の要素を示す。

【図面の簡単な説明】

【0050】

【図1】本開示の一実施形態によるモノリシックＬＥＤピクセルの発光面の等角図である。

【図2】図１のモノリシックＬＥＤピクセルの接触面の平面図である。

【図3】本開示の一実施形態によるモノリシックＬＥＤピクセルを形成する方法における第１の中間ステップを示す図である。

【図4】本開示の一実施形態によるモノリシックＬＥＤピクセルを形成する方法における第２の中間ステップを示す図である。

【図5】本開示の一実施形態によるモノリシックＬＥＤピクセルを形成する方法における第３の中間ステップを示す図である。

【図6】本開示の一実施形態によるモノリシックＬＥＤピクセルを形成する方法における第４の中間ステップを示す図である。

【図7】本開示の一実施形態によるモノリシックＬＥＤピクセルを形成する方法における第５の中間ステップを示す図である。

【図8】本開示の一実施形態によるモノリシックＬＥＤピクセルを形成する方法における第６の中間ステップを示す図である。

【図9】本開示の一実施形態によるモノリシックＬＥＤピクセルを形成する方法における第７の中間ステップを示す図である。

【図10】本開示の一実施形態によるモノリシックＬＥＤピクセルを形成する方法における第８の中間ステップを示す図である。

【図11】本開示の一実施形態によるモノリシックＬＥＤピクセルを形成する方法における第９の中間ステップを示す図である。

【図12】本開示の一実施形態によるモノリシックＬＥＤピクセルを形成する方法における第１０の中間ステップを示す図である。

【図13】本開示の一実施形態によるモノリシックＬＥＤピクセルを形成する方法における第１１の中間ステップを示す図である。

【図14】本開示の一実施形態によるモノリシックＬＥＤピクセルを形成する方法における第１２の中間ステップを示す図である。

【図15】本開示の一実施形態によるモノリシックＬＥＤピクセルを形成する方法における第１３の中間ステップを示す図である。

【図16】本開示の一実施形態によるモノリシックＬＥＤピクセルを形成する方法における第１４の中間ステップを示す図である。

【図17】本開示の一実施形態によるモノリシックＬＥＤピクセルを形成する方法における第１５の中間ステップを示す図である。

【図18】本開示の一実施形態によるモノリシックＬＥＤピクセルを形成する方法における第１６の中間ステップを示す図である。

【図19】本開示の一実施形態によるモノリシックＬＥＤピクセルを示す図である。

【図20】図４の中間ステップに対応する線Ｂ－Ｂ’に沿った中間ステップの断面図である。

【図21】図５の中間ステップに対応する線Ｂ－Ｂ’に沿った中間ステップの断面図である。

【図22】図７の中間ステップに対応する線Ｂ－Ｂ’に沿った中間ステップの断面図である。

【図23】図９の中間ステップに対応する線Ｂ－Ｂ’に沿った中間ステップの断面図である。

【図24】図１０の中間ステップに対応する線Ｂ－Ｂ’に沿った中間ステップの断面図である。

【図25】犠牲誘電体層をさらに含む、図１０の中間ステップに対応する線Ｂ－Ｂ’に沿った中間ステップの断面図である。

【図26】図１１の中間ステップに対応する線Ｂ－Ｂ’に沿った中間ステップの断面図である。

【図27】図１３の中間ステップに対応する線Ｂ－Ｂ’に沿った中間ステップの断面図である。

【図28】図１４の中間ステップに対応する線Ｂ－Ｂ’に沿ったハンドリング基板ステップの断面図である。

【図29】図１７の中間ステップに対応する線Ｂ－Ｂ’に沿った中間ステップの断面図である。

【図30】線Ｂ－Ｂ’に沿ったモノリシックＬＥＤピクセルの断面図である。

【発明を実施するための形態】

【0051】

詳細な説明
本開示の第１の実施形態によれば、モノリシックＬＥＤピクセル１が提供される。モノリシックＬＥＤピクセル１は、複数のＬＥＤサブピクセル１０、２０、３０を含むことができる。第１の実施形態のモノリシックＬＥＤピクセル１の等角概略図を図１に示す。図１のモノリシックＬＥＤピクセルは、３つのＬＥＤサブピクセル１０、２０、３０を含む。３つのＬＥＤサブピクセル１０、２０、３０は各々、異なる（ピーク）波長の光を放出するように構成される。

【0052】

モノリシックＬＥＤピクセル１の平面図を図２に示す。次に、モノリシックＬＥＤピクセル１を形成する方法について、図３～図１９及び図２０～図３０を参照して説明する。図３～図１９は、モノリシックＬＥＤピクセル１を形成する方法の中間ステップ中の図２に示す線Ａ－Ａ’に沿ったモノリシックＬＥＤピクセル１の断面を示す。図２０～図３０は、モノリシックＬＥＤピクセル１を形成する方法の中間ステップ中の図２に示す線Ｂ－Ｂ’に沿ったモノリシックＬＥＤピクセル１の断面を示す。

【0053】

第１の実施形態によるモノリシックＬＥＤピクセル１を形成する方法は、ＬＥＤサブピクセル１００の中間アレイの形成を含む。ＬＥＤサブピクセル１００の中間アレイは、犠牲基板１０１上に形成された複数のＬＥＤサブピクセル１０３を備える。

【0054】

ＬＥＤサブピクセル１００の中間アレイを形成するために、ＩＩＩ族窒化物を含む共通半導体層１０２が、犠牲基板１０１の第１の主面１３１上に形成される。したがって、モノリシックＬＥＤピクセル１を形成する方法は、犠牲基板１０１上にＩＩＩ族窒化物を含む共通半導体１０２層を形成することを含む。

【0055】

犠牲基板１０１は、シリコン基板、炭化ケイ素基板、又はサファイア基板を含んでもよい。図３の実施形態では、犠牲基板１０１は、その上に複数のＩＩＩ族窒化物バッファ層が形成されたシリコン基板を含む。

【0056】

図３に示すように、犠牲基板１０１の表面上に、共通半導体層１０２を実質的に連続した膜として形成することができる。このように、共通半導体層１０２は、犠牲基板１０１の表面の実質的にすべてを覆う。共通半導体層１０２は、ｎ型ドープＩＩＩ族窒化物半導体を含んでもよい。例えば、図３の実施形態では、共通半導体層１０２はＧａＮを含む。図３の共通半導体層１０２は、任意の適切なｎ型ドーパント、例えばＳｉ又はＧｅによってｎ型ドープされてもよい。共通半導体層１０２は、金属有機化学気相成長（ＭＯＣＶＤ）又は分子線エピタキシ（ＭＢＥ）などのＩＩＩ族窒化物を形成するための任意の適切な方法によって犠牲基板１０１上に形成されてもよい。

【0057】

次に、共通半導体層１０２の表面１３２上にＬＥＤサブピクセルのアレイを形成することができる。ＬＥＤサブピクセルのアレイは、共通半導体層１０２の、犠牲基板１０１とは反対の側に形成される。各ＬＥＤサブピクセル１０３は、ＩＩＩ族窒化物層のスタックを含む。ＬＥＤサブピクセルのアレイを形成するための様々な方法が当業者に知られている。

【0058】

図３の実施形態では、ＬＥＤサブピクセルのアレイは、ＩＩＩ族窒化物層の連続スタック１４０から形成される。ＩＩＩ族窒化物層の堆積されたままの連続スタック１４０は、共通半導体層１０２の第２の主面１３２の実質的に全体を覆う。続いて、選択的除去プロセスを使用してＩＩＩ族窒化物層の連続スタック１４０をパターン化して、ＬＥＤサブピクセル１０３のアレイを画定することができる。１つの可能な選択的除去プロセスは、リソグラフィプロセスを使用してＩＩＩ族窒化物層の連続スタック１４０をマスク層でコーティングすることと、選択的に除去されるＩＩＩ族窒化物層の連続スタック１４０の領域をエッチングすることとを含む。結果として得られるＬＥＤサブピクセル１０３のアレイの一例が、本開示の図４に示されている。

【0059】

いくつかの実施形態では、例えば図３に示すように、ＩＩＩ族窒化物層の連続スタック１４０は、ＩＩＩ族窒化物層の超格子１５５、光を生成するように構成された活性層１５６、電子ブロッキング層１５７、及び１つ以上のｐ型半導体層１５８を含むことができる。活性層は、１つ以上の量子井戸層を含むことができ、量子井戸層は光を生成するように構成される。図３の実施形態では、各ＬＥＤサブピクセルの活性層は、少なくとも３８０ｎｍかつ４９０ｎｍ以下の波長を有する光を生成するように構成される。

【0060】

したがって、ＩＩＩ族窒化物層の連続スタック１４０から形成される各ＬＥＤサブピクセル１０３は、ＩＩＩ族窒化物層の超格子１５５、光を生成するように構成された活性層１５６、電子ブロッキング層１５７、及び１つ以上のｐ型半導体層１５８を含むことができる。ＬＥＤサブピクセルの各層の形成は、例えば、少なくとも英国特許第１８１１１０９．６号明細書にさらに論じられているように、当業者に知られている。

【0061】

図３及び図４の実施形態は、ＬＥＤサブピクセルのアレイを画定するために選択的除去プロセスを使用するが、本開示の方法はそのようなＬＥＤサブピクセルに限定されないことが諒解されよう。例えば、選択領域成長法を使用して、ＩＩＩ族窒化物層のスタックを含むＬＥＤサブピクセルのアレイを画定してもよい。適切な選択領域成長法のさらなる詳細は、少なくとも英国特許第１８１１１０９．６号明細書に見出すことができる。

【0062】

図４に示すように、各ＬＥＤサブピクセル１０３は、共通半導体層１０２から延在するメサ構造を形成する。ＬＥＤサブピクセル１０３の各々は、共通半導体層１０２上の他のＬＥＤサブピクセル１０３から離間している。図４に示すように、各ＬＥＤサブピクセル１０３間の間隔は異なっていてもよい。図４の実施形態では、同じモノリシックＬＥＤピクセル１のサブピクセルを形成するように意図された隣接するＬＥＤサブピクセル１０３間の間隔は、異なるモノリシックＬＥＤピクセルの隣接するＬＥＤサブピクセル間の間隔よりも小さくてもよい。

【0063】

複数のＬＥＤサブピクセル１０３の形成に続いて、中間アレイ１００は、ＬＥＤサブピクセル１０３の各々への電気接点を含むようにさらに処理することができる。当業者は、半導体デバイスへの電気接点を形成するための様々な方法を認識していることが諒解されよう。したがって、電気接点は、モノリシックＬＥＤピクセルを形成する方法の間の様々な段階で形成されてもよい。したがって、複数のＬＥＤサブピクセルを含むモノリシックＬＥＤピクセルのモノリシック形成に関する本開示は、電気接点の任意の特定の構成又は電気接点を形成する方法に限定されない。

【0064】

図５に示すように、共通半導体層１０２上に複数の第１の電気接点１０６を形成してもよい。第１のコンタクト層１０６は、共通半導体層１０２への電気的接触を提供するように構成される。いくつかの実施形態では、各モノリシックＬＥＤピクセル１に対して単一の第１のコンタクト層を設けることができ（すなわち、共通コンタクト）、又はいくつかの実施形態では、各ＬＥＤサブピクセル１０３に対して第１のコンタクト層１０６を設けることができる。図５に示すものとしては、第１のコンタクト層１０６は、ＬＥＤサブピクセル１０３ごとに設けられている。第１のコンタクト層１０６は、共通半導体層１０２へのオーミックコンタクトを形成するための任意の適切な材料を含んでもよい。例えば、第１のコンタクト層１０６は、チタン、アルミニウム、窒化チタン、金、又は銅のうちの１つ以上を含んでもよい。図５の実施形態において、第１のコンタクト層１０６は、第１のコンタクト層１０６が共通半導体層１０２上のＬＥＤサブピクセル１０３間の空間内に設けられるように、熱蒸着を使用して堆積され、リソグラフィ法を使用してパターン化されてもよい。図５の実施形態では、第１のコンタクト層１０６は、第１のコンタクト層１０６と共通半導体層１０２との間の接点の導電性を改善するために、形成された後にアニーリングされてもよい。

【0065】

次に、複数のＬＥＤサブピクセル１０３の上に第１のパッシベーション層１０７を形成することができる。第１のパッシベーション層１０７は、誘電体などの絶縁層を含んでもよい。例えば、図５の実施形態では、第１のパッシベーション層１０７は、二酸化ケイ素又は窒化ケイ素を含んでもよい。第１のパッシベーション層１０７は、プラズマ化学気相成長プロセス、化学気相成長プロセス、物理気相成長プロセス、蒸着又は原子層堆積を使用して形成されてもよい。

【0066】

第１のパッシベーション層１０７の形成に続いて、リソグラフィ及びエッチングなどの選択的除去プロセスを使用して、第１のパッシベーション層１０７を貫通する複数の開口部を形成することができる。複数の開口部は、ＬＥＤサブピクセル１０３の共通半導体層１０２及びｐ型半導体層への電気接続を形成するための領域を提供するために設けることができる。例えば、図５の実施形態では、第１のパッシベーション層１０７内の複数の第１の開口部１４１が、第１のコンタクト層１０６（すなわち、共通半導体層１０２への電気接続）と接触するカソードコンタクト層１０９の形成を可能にするために設けられ、複数の第２の開口部１４２が、ＬＥＤサブピクセル１０３のｐ型半導体層と電気的に接触するアノードコンタクト層１０８の形成を可能にするために形成される。

【0067】

アノードコンタクト層１０８が、ＬＥＤサブピクセル１０３のｐ型半導体層上の第２の開口部１４２内に形成されてもよい。アノードコンタクト層１０８は、ＬＥＤサブピクセル１０３のｐ型半導体層へのオーミックコンタクトを形成するように構成されてもよい。例えば、いくつかの実施形態では、アノードコンタクト層は、ニッケル、銀、チタン、又は窒化チタンのうちの１つ以上を含んでもよい。第２のコンタクト層１０８は、蒸着技法を使用して形成され、リソグラフィ法を使用してパターン化されてもよい。したがって、アノードコンタクト層１０８は、ＬＥＤサブピクセル１０３の各々のｐ型半導体層の各々と位置整合されたパッシベーション層内の複数の第２の開口部１４２と位置整合して設けることができる。

【0068】

いくつかの実施形態では、各モノリシックＬＥＤピクセル１のための共通半導体層１０２は、クロストーク低減特徴部を提供するためにさらに処理されてもよい。例えば、図１の実施形態では、共通半導体層１０２は、各ＬＥＤサブピクセル間に入る各モノリシックＬＥＤピクセル１の領域内の共通半導体層１０２の一部を除去するための選択的除去プロセスを受ける。したがって、モノリシックＬＥＤピクセル１の２つの隣接するＬＥＤサブピクセル１０３の間の（すなわち、隣接するＬＥＤサブピクセル１０３によって覆われていない）共通半導体層１０２の一部を選択的に除去することができる。そのようなクロストーク低減特徴部の一例が図６に示されており、クロストーク低減トレンチ１１１が選択的除去プロセスによって形成される。図６に示すように、選択的除去プロセス（すなわち、エッチングプロセス）を使用して、クロストーク低減トレンチ１１１を共通半導体層１０２の第２の表面１３２から犠牲基板１０１の第１の表面１３１までエッチングする。クロストーク低減トレンチは、モノリシックＬＥＤピクセル１の一部を構成する隣接するＬＥＤサブピクセル１０３の間の領域内に設けられる。実効的には、クロストーク低減トレンチ１１１は、各サブピクセル１０３に対応する共通半導体層１０２の領域を分離するように作用する。これにより、一方のＬＥＤサブピクセル１０３からの光が共通半導体層１０２を横切って移動し、別のＬＥＤサブピクセル１０３の光抽出特徴部を通って放出されるのを防止又は低減することができる。

【0069】

クロストーク低減トレンチ１１１は、当業者に知られている任意の適切なリソグラフィ及びエッチング技法、例えば、反応性イオンエッチング（ＲＩＥ）又は誘導結合プラズマエッチング（ＩＣＰ）を使用して形成することができる。

【0070】

任意選択のクロストーク低減特徴部の形成に続いて、平坦化誘電体層がＬＥＤサブピクセル１００の中間アレイの上に形成される。ＬＥＤサブピクセルの中間アレイのトポロジ（例えば、クロストーク低減特徴部、ＬＥＤサブピクセル１３０）及び電気接点を形成するプロセスに起因して、平坦化誘電体層は、もう１つのプロセスステップにおいて形成されてもよい。図７、図８、及び図９は、第１の実施形態による平坦化誘電体層を形成する方法の一例を提供する。当業者は、平坦化誘電体層を形成する他の方法が当業者に知られていることを諒解するであろう。

【0071】

第１の実施形態によれば、第２のパッシベーション層１１２を、図６に示すＬＥＤピクセルの中間アレイの上に形成することができる。第２のパッシベーション層１１２は、絶縁誘電体、例えば二酸化ケイ素又は窒化ケイ素を含んでもよい。第２のパッシベーション層１１２は、第１のパッシベーション層１０７と同様に形成されてもよい。モノリシックＬＥＤピクセル１が形成される犠牲基板１０１の第１の表面１３１とほぼ位置整合された第１の平坦な表面２１５を提供するために、第２のパッシベーション層１１２を中間構造の上に形成することができる。第２のパッシベーション層１１２は、クロストーク低減トレンチ１１１を充填し、またＬＥＤサブピクセル１０３の露出面を越えて延在するように形成されてもよい。

【0072】

第２のパッシベーション層１１２の形成に続いて、アノードコンタクト層１０８及び／又はカソードコンタクト層１０９への電気接点を形成するために、第１のコンタクトメタライゼーション１１４を形成するために、複数の第３の開口部１４３を第２のパッシベーション層１１２内に形成することができる。複数の第３の開口部は、パッシベーション表面２１５から第１のコンタクト層１０６及び／又は第２のコンタクト層１０８まで延在することができる。そのような第１のコンタクトメタライゼーションの例が図８に示されており、第１のコンタクトメタライゼーション１１４が第２のコンタクト層１０８の各々に対して形成されている。

【0073】

第１の実施形態による平坦化誘電体層の形成の一部として、例えば図９に示すように、第３のパッシベーション層１１５がパッシベーション表面２１５上に形成される。第３のパッシベーション層１１５は、第２のパッシベーション層１１２と同様に形成されてもよい。第３のパッシベーション層１１５は、第３のパッシベーション層１１５の、第２のパッシベーション層１１２とは反対側の第３のパッシベーション層表面２１７を提供する。

【0074】

第２のパッシベーション層１１２と同様に、第３のパッシベーション層１１５は、コンタクトメタライゼーションを提供するためにＬＥＤサブピクセルの各々と位置整合された複数の第４の開口部１４４をさらに備えることができる。続いて、各ＬＥＤサブピクセル１０３のｐ型半導体層との電気接点を形成するために、第４の開口部１４４を第２のコンタクトメタライゼーション１１７で充填することができる。第２のコンタクトメタライゼーション１１７の各々は、導電層のマルチスタックを含むことができる。例えば、第２のコンタクトメタライゼーション１１７は、チタン、タングステン、金、及び銅のうちの１つ以上を含んでもよい。

【0075】

第３のパッシベーション層１１５及び様々なコンタクトメタライゼーションの形成に続いて、第３のパッシベーション層表面２１７が、化学機械研磨などの研磨プロセスを使用してさらに平坦化されてもよい。ＣＭＰプロセスを提供することにより、第３のパッシベーション層表面２１７の表面粗さを低減して、ＬＥＤサブピクセル１００の中間アレイのハンドリング基板２００への接合を改善することができる。このように、化学機械研磨プロセスは、表面の平滑性を改善し、エッチング及びコンタクトメタライゼーション堆積プロセスの結果として形成されている場合がある表面の任意の欠陥又は不規則性を低減するために提供され得る。

【0076】

したがって、この実施形態の図７、図８、及び図９に記載のプロセスは、共通半導体層１０２の第２の表面１３２とほぼ位置整合された平坦な誘電体表面（すなわち、第３のパッシベーション層表面２１７）を提供するために、ＬＥＤサブピクセルのアレイ上に平坦化誘電体層を形成する方法を提供する。本開示の第１の実施形態による方法は、各ＬＥＤサブピクセル１０３への電気接点の形成も含んでいるが、電気接点の形成は、当業者に知られているような様々な他の方法で提供されてもよいことが諒解されよう。例えば、電気接点の形成は、ＬＥＤサブピクセル１００の中間アレイ上の平坦化誘電体層の形成後に提供されてもよい。

【0077】

複数のＬＥＤサブピクセル１０３の上に平坦な誘電体表面２１７が形成された後、ＬＥＤサブピクセル１００の中間アレイは、ピクセル画定トレンチ１１８のグリッドをエッチングすることによって複数のモノリシックＬＥＤピクセル１に部分的に分割される。ピクセル画定トレンチ１１８は、平坦化誘電体層を形成する層を平坦な誘電体表面２１７から犠牲基板１０１まで選択的に除去することによって形成される。ピクセル画定トレンチ１１８の形成の一例が、本開示の図１０に示されている。図１０に示すように、各モノリシックＬＥＤピクセル１は、少なくとも２つのＬＥＤサブピクセル１０３を含む。ピクセル画定トレンチ１１８は、上述したクロストーク低減トレンチ１１１と同様の方法で形成することができる。ピクセル画定トレンチ１１８の形成後、複数のモノリシックＬＥＤピクセル１は、犠牲基板１０１の存在に起因して固定配置のままであることが諒解されよう。したがって、複数のモノリシックピクセル１は、犠牲基板１０１の存在に起因して、ＬＥＤサブピクセル１００の中間アレイの一部として依然として取り扱われ、位置整合され得る。

【0078】

ピクセル画定トレンチ１１８の形成後、ピクセルトレンチ及び平坦な誘電体表面２１７上に犠牲誘電体層１２１が形成されて、共通半導体層１０２の表面とほぼ位置整合された接合面２２１が形成される。

【0079】

第１の実施形態による方法では、犠牲誘電体層１２１の形成前にエッチング停止層１１９も設けられてもよい。例えば、図１１に示すように、エッチング停止層１１９が、ピクセル画定トレンチ１１８及び平坦な誘電体表面２１７の上に、実質的に連続した層として形成される。エッチング停止層１１９は、それを貫通して形成された複数の第５の開口部１４５を有することができる。エッチング停止層１１９の第５の開口部１４５の各々は、平坦な誘電体表面２１７に存在する任意のコンタクトメタライゼーション１１７と位置整合されてもよい。いくつかの実施形態では、エッチング停止層１１９は、二酸化ケイ素又は窒化ケイ素を含んでもよい。エッチング停止層１１９は、犠牲誘電体層１２１が除去される後続のエッチングプロセスに耐える誘電体層を提供するように構成されてもよい。したがって、エッチング停止層１１９は、後続して犠牲誘電体層１２１が除去される選択的除去ステップに対するプロセス耐性を高めることができる。

【0080】

（任意選択の）エッチング停止層１１９の形成に続いて、ピクセル画定トレンチ１１８及び平坦な表面の上に犠牲誘電体層１２１を形成して、接合面を形成することができる。犠牲誘電体層１２１の形成は、複数の層が形成される多段プロセスを含むことができる。犠牲誘電体層１２１は、二酸化ケイ素、及び窒化ケイ素のうちの１つ以上を含むことができる。図１１に示すように、複数のＬＥＤサブピクセル１０３への電気接続が作成されることを可能にするために、犠牲誘電体層１２１内に複数の第６の開口部１４６を形成することもできる。第６の開口部１４６の各々は、接合面から犠牲誘電体層の厚さを通って下の層（例えば、コンタクトメタライゼーション１１７）まで延在してもよい。犠牲誘電体層１２１内の複数の第６の開口部１４６は、コンタクトメタライゼーション１１７の各々の少なくとも一部と位置整合されてもよい。

【0081】

犠牲誘電体層１２１の形成に続いて、化学機械研磨プロセスを使用して接合面２２１をさらに平坦化することができる。したがって、犠牲誘電体層１２１は、犠牲基板１０１上の複数のモノリシックＬＥＤピクセル１をハンドリング基板２００に接合するために、共通半導体層１０２の第２の表面１３２と位置整合されるほぼ平坦な表面を提供することができる。

【0082】

ハンドリング基板２００の一例を図１２に示す。ハンドリング基板２００は、犠牲誘電体層１２１の接合面２２１が接合され得る表面を提供する。

【0083】

本開示の第１の実施形態によれば、ハンドリング基板２００は、図１１に示すＬＥＤサブピクセル１００の中間アレイの接合面２２１と接触することになるハンドリング基板表面２１０を提供する。

【0084】

いくつかの実施形態では、例えば図１２に示すように、ハンドリング基板２００は、第１の電子回路ウェハ２０１を含む。いくつかの実施形態では、第１の電子回路ウェハ２０１は、シリコンウェハ、又は電子回路の形成に適した任意の他の基板を含んでもよい。図１２に示す実施形態などのいくつかの実施形態では、複数の電子回路層２０２、２０３、２０４、２０５を第１の電子回路ウェハ２０１の表面上に設けることができる。複数の電子回路層は、第１の電子回路基板２０１上に電子接続及び／又は回路を形成するために、金属層２０２、２０４及び絶縁層２０３、２０５を含んでもよい。したがって、ハンドリング基板２００は、いくつかの実施形態では、試験基板であってもよい。試験基板は、モノリシックＬＥＤピクセル１の回路の試験を提供するように構成されてもよい。試験基板については、下記により詳細に説明する。電子回路層２０２、２０３、２０４、２０５は、ＣＶＤ、ＰＥＣＶＤ、熱蒸着、ＰＶＤ、又はＡＬＤなどの任意の適切な技法を使用して第１の電子回路基板２０１上に堆積されてもよい。

【0085】

いくつかの実施形態では、ハンドリング基板２００は、犠牲ハンドリング誘電体層２０６を含むことができる。犠牲ハンドリング誘電体層２０６は、接合のためのハンドリング基板２００のハンドリング基板表面２１０を提供することができる。犠牲ハンドリング誘電体層２０６は、モノリシックＬＥＤピクセル１をハンドリング基板２００から分離するために、犠牲誘電体層１２１と共に少なくとも部分的に除去されるように構成されてもよい。

【0086】

いくつかの実施形態では、例えば図１２に示すように、ハンドリング基板２００はまた、ハンドリングエッチング停止層２０７も含むことができる。ハンドリングエッチング停止層２０７は、犠牲ハンドリング誘電体層２０６と、ハンドリング基板２００の他の層２０１、２０２、２０３、２０４、２０５との間に設けられてもよい。ハンドリングエッチング停止層２０７は、犠牲ハンドリング誘電体層を選択的に除去するために使用される選択的除去プロセスに対してより耐性のある表面を提供するように構成することができる。したがって、ハンドリングエッチング停止層２０７は、ハンドリング基板２００の他の層を選択的除去プロセスから保護するように構成された層を提供する。したがって、ハンドリングエッチング停止層２０７は、ハンドリング基板２００の再利用性を改善することができる。

【0087】

犠牲ハンドリング誘電体層２０６及びハンドリングエッチング停止層２０７は、二酸化ケイ素及び窒化ケイ素のうちの少なくとも１つ以上を含む誘電体層のスタックとして形成されてもよい。犠牲ハンドリング層２０６は、第１の電子基板２０１の表面に垂直な方向の厚さが少なくとも５０ｎｍになるように形成されてもよい。いくつかの実施形態では、犠牲ハンドリング誘電体層２０６の厚さは、１μｍ以下であってもよい。ハンドリングエッチング停止層２０７は、第１の電子基板２０１の表面に垂直な方向の厚さが少なくとも２０ｎｍであってもよい。いくつかの実施形態では、ハンドリングエッチング停止層２０７の厚さは、１００ｎｍ以下であってもよい。

【0088】

本開示のいくつかの実施形態では、ハンドリング基板２００は、犠牲基板１０１の発光面１３０がさらに処理されている間に複数のモノリシックＬＥＤピクセル１が保持される基板を提供することができる。

【0089】

図１３の実施形態などのいくつかの実施形態では、ハンドリング基板２００は、モノリシックＬＥＤピクセル１の各々を試験するための試験基板であってもよい。したがって、試験基板は、モノリシック電子デバイスアレイのモノリシック電子デバイスの各々に電力を供給するように構成された電子試験回路を備える第１の電子回路基板２０１を含んでもよい。試験基板はまた、ＬＥＤサブピクセルの中間アレイのコンタクトメタライゼーション１１７の配置構成に対応するように第１の電子回路基板２０１上に配置された複数の試験基板電気接点を備えてもよい。いくつかの実施形態では、犠牲ハンドリング誘電体層２０６は、ハンドリング接合面を提供するために第１の電子回路基板２０１上に形成され、ハンドリング接合面は、試験基板電気接点の各々と位置整合された開口を備える。

【0090】

接合プロセスに続いて、試験基板は、ＬＥＤサブピクセル１０３の各々を試験するために試験基板からＬＥＤサブピクセルのアレイに電力を供給することによってＬＥＤサブピクセルの各々を試験するように構成されてもよい。したがって、試験基板は、試験基板電気接点とＬＥＤサブピクセルの中間アレイのコンタクトメタライゼーションとの間に電気回路を形成することができる。したがって、ＬＥＤサブピクセルの各々は、モノリシックＬＥＤピクセルを形成する方法に組み込まれた試験プロセスを使用して並列に試験することができる。

【0091】

そのような実施形態では、ハンドリング基板２００とモノリシックＬＥＤピクセル１の各々との間に電気接続を形成することができる。互いに接触される２つの基板間に電気接続を形成するための様々な方法が当業者に知られている。このような第１の実施形態による方法の一例を図１３及び図１４に示す。

【0092】

図１３に示すように、ハンドリング基板２００のハンドリング基板表面２１０内に、複数の第７の開口部２１２を形成することができる。第７の開口部の各々は、ハンドリング基板表面２１０からハンドリング基板２００の電子回路層２０５、２０３のうちの１つ以上まで延在する。複数の第７の開口部２１２は各々、ＬＥＤサブピクセル１０３の各々の金属接点のうちの１つと位置整合されてもよい。すなわち、ハンドリング基板２００上の開口部２１２の配置構成は、ＬＥＤサブピクセル１００の中間アレイ上に設けられた第６の開口部１４６の配置構成に対応する。

【0093】

いくつかの実施形態では、例えば、図１３に示すように、複数の導電性接触部２０８を、ハンドリング基板２００の第７の開口部２１２内に形成することができる。導電性接触部２０８の各々は、電子回路層２０３、２０５からハンドリング基板２００に垂直な方向に、ハンドリング表面２１０を越えて延在することができる。このように、導電性接触部２０８は、ハンドリング表面２１０から突出することができる。導電性接触部２０８は、ハンドリング表面２１０が接合面１２１と接触したときに、導電性接触部２１２がＬＥＤサブピクセル１００の中間アレイの様々なコンタクトメタライゼーションとハンドリング基板２００の第２のコンタクトとの間の電気接続を形成するように、ハンドリング表面２１０から延在するように構成されてもよい。いくつかの実施形態では、導電性接触部２０８は、金属接点、例えばチタン、金、銅又はスズのうちの１つ以上を含んでもよい。

【0094】

本開示の第１の実施形態を形成する方法によれば、ハンドリング基板２００を犠牲誘電体層１２１の接合面２２１に接合することができる。図１４は、ハンドリング基板２００がＬＥＤサブピクセル１００の中間アレイに接合されている例を示す。ハンドリング基板２００は、アライナボンダ（図示せず）を使用して接合面２２１に接合することができる。アライナボンダは、接合面２２１がハンドリング表面２１０に平行に配置されることを可能にし、また、存在する場合には、ハンドリング基板２００の導電性接触部２１２が、犠牲誘電体層１２１の第６の開口部１４６と位置整合されることを可能にする。次いで、アライナボンダは、２つの表面を接触させるように構成され、それにより、犠牲誘電体層１２１は、ハンドリング基板２００のハンドリング基板表面２１０との接合を形成する。いくつかの実施形態では、アライナボンダは、ハンドリング基板表面２１０と接合面２２１との間に形成される接合を改善するために、熱及び圧力のうちの１つ以上を加えることができる。

【0095】

例えば、いくつかの実施形態では、アライナボンダは、ハンドリング基板２００をＬＥＤサブピクセル１００の中間アレイに接合するために少なくとも１０ｋＮの圧縮力を加えることができる。いくつかの実施形態では、アライナボンダは、少なくとも２０ｋＮ、３０ｋＮ、又は４０ｋＮの圧縮力を加えることができる。より大きな圧縮力を加えることによって、基板間の接合を形成する信頼性を向上させることができる。いくつかの実施形態では、プレスは、接合中の基板破砕又は基板の他の望ましくない変形のリスクを低減するために、４５ｋＮ以下の圧縮力を加えることができる。

【0096】

いくつかの実施形態では、アライナボンダはまた、ハンドリング基板２００及び／又はＬＥＤサブピクセル１００の中間アレイを加熱するように構成されてもよい。例えば、アライナボンダは、ハンドリング基板２００及び／又はＬＥＤサブピクセル１００の中間アレイを少なくとも１００°Ｃの温度まで加熱するように構成されてもよい。いくつかの実施形態において、アライナボンダは、ハンドリング基板２００及び／又はＬＥＤサブピクセル１００の中間アレイを少なくとも２００°Ｃ、３００°Ｃ、４００°Ｃ、又は５００°Ｃの温度まで加熱するように構成されてもよい。アライナボンダは、圧縮下で温度を保持するように構成されてもよく、任意選択的に一定期間にわたって温度を保持するように構成されてもよい。いくつかの実施形態では、上記期間は、少なくとも１分、２分、５分、１０分又は１時間であってもよい。したがって、プレスを使用して、ハンドリング基板２００とＬＥＤサブピクセル１００の中間アレイとの間の界面における直接的な融合接合の形成を改善することができる。

【0097】

２つの基板をともに接合するための様々な方法が知られている。例えば、図１４の実施形態では、犠牲誘電体層１２１は、犠牲ハンドリング誘電体層２０６と直接接合を形成する。他の実施形態では、ハンドリング基板２００を接合面２２１に接合するために、ハンドリング基板２００及び／又はＬＥＤサブピクセル１００の中間アレイの一方又は両方に異なる接合技法及び接合層を設けることができる。アライナボンダはまた、導電性接触部２１２と各ＬＥＤサブピクセル１０３の第１のコンタクト及び第２のコンタクトとの間に電気接続を形成するように構成されてもよい。

【0098】

第１の実施形態では、図１４に示すように、犠牲誘電体層１２１及び犠牲ハンドリング誘電体層２０６は、それぞれ犠牲基板１０１及び第１の電子回路ウェハ２０１にわたって実質的に連続した層として延在することができることが諒解されよう。したがって、犠牲誘電体層１２１及び犠牲ハンドリング誘電体層２０６は、ウェハをともに堅固に接合するために、ＬＥＤサブピクセル１００の中間アレイの接合面の相当部分の上に直接接合を形成する。加えて、ハンドリング基板２００の電子回路層２０３、２０５とＬＥＤサブピクセル３０の各々との間に、導電性接触部２０８を通じて低抵抗コンタクト接合を形成することができる。

【0099】

ＬＥＤサブピクセル１００の中間アレイがハンドリング基板２００に接合されると、各モノリシックＬＥＤピクセル１の発光面をさらに処理して、各モノリシックＬＥＤピクセル１を分離し、各モノリシックＬＥＤピクセル１の光抽出特徴部を形成することができる。

【0100】

したがって、第１の実施形態を形成する方法は、モノリシックＬＥＤピクセルの各々を分離するために、ピクセル画定トレンチ１１８のグリッドと位置整合された犠牲基板１０１の厚さを通じて犠牲基板１０１の第１の部分を選択的に除去することをさらに含む。例えば、図１５に示すように、犠牲基板１０１の第１の部分が除去されて、発光面１３０に垂直な方向に犠牲基板１０１の厚さを貫通して複数の第８の開口部１４８が画定される。８つの開口部は、当業者に知られている任意の選択的除去プロセス、例えば、犠牲基板１０１のリソグラフィ及びエッチングを含むプロセスを使用して形成することができる。ピクセル画定トレンチ及び犠牲基板１０１の第１の部分は、各モノリシックＬＥＤピクセル１を取り囲む。したがって、ピクセル画定トレンチ１１８と位置整合された犠牲基板１０１の第１の部分を除去することによって、犠牲基板１０１は、モノリシックＬＥＤピクセル１の各々をともに接続しなくなる。むしろ、犠牲誘電体層１２１とハンドリング基板２００との間に形成される接合は、ハンドリング基板２００上のモノリシックＬＥＤピクセル１の各々の相対位置を維持するように作用する。

【0101】

第１の実施形態を形成する方法はまた、モノリシックＬＥＤピクセル１の各々のための光抽出特徴部を形成することを含む。いくつかの実施形態では、モノリシックピクセル１の各々のための光抽出特徴部は、モノリシックＬＥＤピクセルの各々から光が抽出される効率を改善することができる。いくつかの実施形態では、光抽出特徴部は、モノリシックＬＥＤピクセル１の各々によって放出される光を変調することができる。例えば、光抽出特徴部は、モノリシックＬＥＤピクセル１が少なくとも２つの異なる（ピーク）波長の光を出力することができるように、モノリシックＬＥＤピクセル１のＬＥＤサブピクセルのうちの１つ以上に色変換層を提供することができる。

【0102】

いくつかの実施形態では、例えば図１５に示すように、モノリシックＬＥＤピクセル１の各サブピクセルのための第１の光抽出特徴部１５１が、ＬＥＤサブピクセル１０３の各々と位置整合された犠牲基板１０１の第２の部分を選択的に除去することによって形成される。

【0103】

犠牲基板の第２の部分は、発光面１３０に垂直な方向において犠牲基板１０１の厚さを通じて選択的に除去することができる。このように、犠牲基板１０１の第２の部分が除去されて、犠牲基板１０１の厚さを貫通する複数の第９の開口部１４９が画定される。犠牲基板１０１の第２の部分を除去することによって、各ＬＥＤサブピクセル１０３の発光領域は、発光面１３０を介してより効率的に光を出力することが可能であり得る。

【0104】

選択的に除去される犠牲基板１０１の第２の部分の各々は、ＬＥＤサブピクセル１０３の各々と位置整合される。このように、各モノリシックＬＥＤピクセル１は、犠牲基板１０１の複数の第２の部分を、犠牲基板１０１の厚さを貫通する複数の第９の開口部１４９を画定するために選択的に除去され得る。選択的に除去される第２の部分の数は、モノリシックＬＥＤピクセル１ごとのＬＥＤサブピクセル１０３の数に対応する。図１５に示すように、第９の開口部１４９の面積は、少なくとも各ＬＥＤサブピクセルの発光面積と同じ大きさであってもよい。したがって、各ＬＥＤサブピクセルによって生成される光は、各ＬＥＤサブピクセルのそれぞれの第９の開口部１４９を通って導かれてもよい。

【0105】

図１５に示すように、犠牲基板１０１の残りの部分は、各ＬＥＤサブピクセルの各発光面を他のＬＥＤサブピクセル１０３の他の発光面から実効的に分離する。したがって、いくつかの実施形態では、犠牲表面１０１の残りの部分は、ＬＥＤサブピクセル間のクロストークを低減又は排除することができる。

【0106】

図１５の実施形態において、犠牲基板１０１の第２の部分は、各ＬＥＤサブピクセルのための容器容積１５１を形成するために選択的に除去することができる。したがって、容器容積は、図１５に示す複数の第９の開口部１４９に対応することができる。容器容積１５１は、犠牲誘電体層１０１及び共通半導体層１０２の表面の露出した第１の部分１７０を貫通して形成された第９の開口部１４９によって画定される容積であり得る。容器容積１５１の各々は、色変換層が設けられ得る容積を提供するために設けることができる。

【0107】

いくつかの実施形態では、例えば図１６に示すように、各モノリシックＬＥＤピクセル１の容器容積１５１のうちの少なくとも１つの中に第１の色変換層１６０を設けることができる。第１の色変換層１６０は、第１の波長の光を吸収し、第１の波長よりも長い第１の変換光波長の変換光を放出するように構成することができる。このように、第１の色変換層１６０は、それが設けられるＬＥＤサブピクセルによって放出される光を、異なる、より長い波長の光に変換するために設けることができる。

【0108】

いくつかの実施形態では、第１の色変換層１６０は、蛍光体、有機分子、又は複数の量子ドットを含んでもよい。表面積が１ｍｍ^２を超える容器容積を有するＬＥＤサブピクセルアレイの場合、蛍光体の粒径が大きいほど有利であり得る。表面積が１ｍｍ^２未満の容器容積を有するＬＥＤサブピクセル、例えばモノリシックマイクロＬＥＤピクセルの場合、粒径が小さいため、量子ドットを含む色変換層を使用することが有利であり得る。量子ドットを含む色変換材料は当業者に既知である。色変換層として使用するのに適した量子ドットのさらなる詳細は、少なくとも「Ｍｏｎｏｌｉｔｈｉｃ Ｒｅｄ／Ｇｒｅｅｎ／Ｂｌｕｅ Ｍｉｃｒｏ－ＬＥＤｓ ｗｉｔｈ ＨＢＲ ａｎｄ ＤＢＲ ｓｔｒｕｃｔｕｒｅｓ」Ｇｕａｎ－Ｓｙｕｎ Ｃｈｅｎ他に見出すことができる。

【0109】

いくつかの実施形態では、第１の色変換層１６０は、ＬＥＤサブピクセルの容器容積１５１を完全に充填してもよい。他の実施形態では、第１の色変換層１６０は、ＬＥＤサブピクセルの容器容積を部分的に充填してもよい。例えば、図１６に示すように、第１の色変換層１６０は、第１の容器容積の全容積を実質的に充填する。

【0110】

いくつかの実施形態では、第１の色変換層は、約３８０ｎｍ～４９０ｎｍの第１の波長を有する光を、少なくとも５００ｎｍ～６５０ｎｍの第１の変換光波長を有する第１の変換光に変換するように構成されてもよい。すなわち、第１の色変換層１６０は、ＬＥＤサブピクセル１０３によって生成された実質的に青色の可視光を、上記ＬＥＤサブピクセルによって出力される実質的に緑色の可視光に変換するように構成されてもよい。

【0111】

いくつかの実施形態では、例えば図１６に示すように、各モノリシックＬＥＤピクセル１は、第２の色変換層１６１をさらに備えることができる。第２の色変換層１６１は、各モノリシックＬＥＤピクセル１の容器容積のうちの少なくとも１つの他の容器容積の中に設けることができる。第２の色変換層１６１は、第１の波長の光を吸収し、第１の変換光波長よりも長い第２の変換光波長の変換光を放出するように構成することができる。したがって、モノリシックＬＥＤピクセル１にさらなる色の光を提供するために、第１の色変換層１６０に加えて、第２の色変換層１６１を設けることができる。すなわち、色変換層を有しないＬＥＤサブピクセル、第１の色変換層１６０を含むＬＥＤサブピクセル、及び第２の色変換層１６１を含むＬＥＤサブピクセルを含むモノリシックＬＥＤピクセル１は、３つの異なるピーク波長を含む光を出力することができる。例えば、図１６の実施形態では、モノリシックＬＥＤピクセル１は、実質的に赤緑色及び青色の成分を含む可視光を出力するように構成されてもよい。

【0112】

第２の色変換層１６１は、蛍光体又は複数の量子ドットを含んでもよい。したがって、第２の色変換層１６１は、第１の色変換層１６０と同様の方法で形成されてもよい。いくつかの実施形態では、第２の色変換層は、少なくとも３８０ｎｍかつ最大４９０ｎｍの波長を有する第１の光を、少なくとも５５０ｎｍかつ６８０ｎｍ以下の第２の変換光波長を有する第２の変換光に変換するように構成されてもよい。

【0113】

図１及び図２の図面に戻って参照すると、図３～図１６に示す断面は、モノリシックＬＥＤピクセル１内に含まれる３つのＬＥＤサブピクセルのうちの２つを示していることが諒解されよう。したがって、他のＬＥＤサブピクセル（図１６には示されていない）は、第１の色変換層１６０又は第２の色変換層１６１を含まない場合があることが諒解されよう。

【0114】

いくつかの実施形態では、容器容積１５１は、色変換層の代わりに光散乱媒体（図示せず）を含む。例えば、図１に示す実施形態では、Ｂサブピクセルは、第１の波長を有する光を放出するように構成される。したがって、Ｂサブピクセルのための容器容積１５１は、色変換層１６０、１６１を含まない。図１の実施形態において、Ｂピクセルの容器容積１５１は、光散乱媒体を含む。光散乱媒体は、Ｂピクセルによって出力された光がランバーシアン配光、又は１２０度の（又はより広い）半値全幅（ＦＷＨＭ）を有するように光を散乱するように構成され得る。このように、光散乱媒体は、Ｂ ＬＥＤサブピクセルから放出される光の光抽出効率及び視野角を改善するために提供することができる。

【0115】

いくつかの実施形態では、共通半導体層１０２の表面の第１の部分１７０が露出するように、犠牲基板の厚さを通じて犠牲基板の第２の部分１０１を選択的に除去することができる。いくつかの実施形態では、例えば図１６に示すように、モノリシックＬＥＤピクセル１の各々に対して第３の光抽出特徴部を形成することができる。第３の光抽出特徴部は、各ＬＥＤサブピクセルの光抽出効率を高めるように構成された光散乱特徴部１７１を形成するために共通半導体層１０２の表面の第１の部分１７０をパターン化することによって形成することができる。

【0116】

例えば、図１６の実施形態では、共通半導体層１０２の第１の部分１７０の領域を選択的に除去してテクスチャ表面を形成することによって、光散乱特徴部１７１が形成される。共通半導体層１０２と容器容積の各々との間の界面にテクスチャ表面を設けることは、共通半導体層１０２と容器容積１５１との間の界面において生じる内部全反射を低減するのに役立ち得る。したがって、共通半導体層１０２の表面の第１の部分１７０をパターン化することによって形成される光散乱特徴部１７１は、各ＬＥＤサブピクセルの光抽出効率を高めるように構成される。すなわち、各ＬＥＤサブピクセルによって出力される光の量は、共通半導体層１０２と容器容積との間の界面において反射される光の割合を減少させることによって増加させることができる。図１６の実施形態では、共通半導体層１０２の表面の第１の部分１７０をパターン化するために選択的除去プロセスが使用されるが、他の実施形態では、発光ダイオードからの光抽出効率を改善することを目的とした反射防止コーティング又は他の同様の光学コーティングが提供されてもよい。

【0117】

いくつかの実施形態では、例えば図１７に示すように、各モノリシックＬＥＤピクセル１のＬＥＤサブピクセルのいくつかの上にポンプ光反射体ラミネート１８０を設けることができる。ポンプ光反射体ラミネートは、第１の色変換層１６０及び／又は第２の色変換層１６１を含むＬＥＤサブピクセルの容器容積の上に設けることができる。ポンプ光反射体ラミネートは、第１の波長のポンプ光を吸収し、第１の波長色変換波長及び／又は第２の波長色変換波長の波長を有する光を透過するように構成することができる。実効的には、ポンプ光反射体ラミネートは、第１の波長の波長を含む狭い波長阻止帯域と、第１の変換光波長及び／又は第２の変換光波長を含む通過帯域とを有するように構成された帯域阻止フィルタである。

【0118】

適切なポンプ光反射体ラミネートの一例は、分布ブラッグ反射器であってもよい。適切な分布ブラッグ反射器の例は、米国特許第１１／５０８，１６６号明細書に見出すことができる。当然のことながら、色変換層を含まないＬＥＤサブピクセルについては、（すなわち、ＬＥＤサブピクセルが第１の波長を放出し、ポンプ光反射体ラミネートは上記ＬＥＤサブピクセルの上に設けられていなくてもよい）ことが諒解されよう。図１７の実施形態では、第１の及び第２の色変換層１６０、１６１を含む容器容積１５１にわたって、１つのポンプ光反射体ラミネート１８０が設けられている。例えば、図１７の実施形態では、ポンプ光反射体ラミネートは、ＴｉＯ_２（屈折率約２．６）とＳｉＯ_２（屈折率約１．５）とが交互になった層を含んでもよい。他の実施形態では、容器容積１５１の各々に対して異なるポンプ光反射体ラミネートを設けることができる。

【0119】

光抽出特徴部の形成に続いて、各モノリシックＬＥＤピクセル１をハンドリング基板２００から分離するために、犠牲誘電体層１２１を選択的に除去することができる。例えば、図１８に示すように、犠牲誘電体層１２１は選択的に除去されている。第１の実施形態を製造する方法によれば、犠牲ハンドリング誘電体層２０６も選択的に除去されている。エッチング停止層１１９及びハンドリングエッチング停止層２０７は、モノリシックＬＥＤピクセル１及びハンドリング基板２００の他の層を保護するために、選択的除去プロセスがより確実に終了し得る表面を提供する。

【0120】

犠牲誘電体層１２１の除去後、各モノリシックＬＥＤピクセルは、発光面１３０と、平坦な誘電体表面２１７とを含むことが諒解されよう。発光面１３０及び平坦な誘電体表面は、平坦化誘電体層、共通半導体層、及び犠牲基板の側壁表面によって画定される側壁によって分離されている。これらの側壁表面は、モノリシックＬＥＤピクセル１を形成する方法中に実行される早期のエッチングプロセスの結果として形成される。したがって、平坦化誘電体層、共通半導体層、及び犠牲基板は、各モノリシックＬＥＤピクセル１の発光面を包囲するエッチングされた側壁を画定する。

【0121】

図１８に示すように、犠牲誘電体層１２１の除去後、モノリシックＬＥＤピクセル１は、複数の導電性接触部２０８によって依然としてハンドリング基板に接続され得る。導電性接触部２０８とモノリシックＬＥＤサブピクセル１の各々との間の接続は、比較的弱くてもよいことが諒解されよう。したがって、図１８に示すように、モノリシックＬＥＤサブピクセル１は各々、ハンドリング基板から持ち上げられ得、それによって、導電性接触部２０８とモノリシックＬＥＤピクセル１との間のコンタクトが破壊される。例えば、ピックアンドプレース質量移送機は、モノリシックＬＥＤピクセルの各々を順に１つずつ除去することができる。犠牲誘電体層１２１の除去後の各モノリシックＬＥＤピクセル１間の間隔は、ピックアンドプレース質量移送機が各モノリシックＬＥＤピクセル１をより容易に操作するための空間を提供することができる。

【0122】

このように、本開示の第１の実施形態によれば、モノリシックＬＥＤピクセル１が提供される。ＬＥＤピクセル１は、犠牲基板１０１と、共通半導体層１０２と、ＬＥＤサブピクセルのアレイと、平坦化誘電体層とを備える。共通半導体層１０２は、犠牲基板１０１上に設けられたＩＩＩ族窒化物を含む。ＬＥＤサブピクセルのアレイは、共通半導体層１０２の、犠牲基板１０１とは反対の側の共通半導体層１０２の表面上に設けられる。ＬＥＤサブピクセルのアレイの各ＬＥＤサブピクセルは、ＩＩＩ族窒化物層のスタックを含む。ＬＥＤサブピクセルのアレイ上に設けられた平坦化誘電体層が、共通半導体層１０２の表面とほぼ位置整合された平坦な誘電体表面２１７を提供する。平坦化誘電体層、共通半導体層１０２、及び犠牲基板１０１は、モノリシックＬＥＤピクセル１０３の発光面を包囲するエッチングされた側壁を画定する。モノリシックＬＥＤピクセル１は、ＬＥＤサブピクセルの各々と位置整合された犠牲基板の厚さを貫通して設けられた第１の開口部を備える光抽出特徴部をさらに備える。

【0123】

第１の実施形態によるモノリシックＬＥＤピクセル１の一例を図１及び図２に示す。線Ａ－Ａ’に沿ったモノリシックＬＥＤピクセル１の断面を図１９に示す。モノリシックＬＥＤピクセル１のさらなる特徴は、第１の実施形態のモノリシックＬＥＤピクセル１を形成する方法に関して上述した様々な層の機能から明らかになるであろう。

【0124】

次に、図２に示すＢ－Ｂ’線に沿った断面を参照して、第１の実施形態に係るモノリシックＬＥＤピクセル１の形成方法について説明する。

【0125】

図２の平面図に示すように、モノリシックＬＥＤピクセル１は、４つのコンタクトメタライゼーション１１７を備える。コンタクトメタライゼーション１１７のうちの３つは、アノードコンタクトメタライゼーションＡ_Ｒ、Ａ_Ｇ、Ａ_Ｂであり、３つのＬＥＤサブピクセル１０３の各々に対して１つである。したがって、モノリシックＬＥＤピクセルは、図２に示す１を含み、赤色、緑色、及び青色のＬＥＤサブピクセルＲ、Ｇ、Ｂの各々に対して、１つのアノードコンタクトメタライゼーションＡ_Ｒ、Ａ_Ｇ、Ａ_Ｂを含む。アノードコンタクトメタライゼーションＡ_Ｒ、Ａ_Ｇ、Ａ_Ｂの各々は、３つのＬＥＤサブピクセル１０３Ｒ、Ｇ、Ｂの各々のアノードへの電気接続を形成するように構成される。

【0126】

さらに、図２に示すように、モノリシックＬＥＤピクセル１は、共通カソードコンタクトメタライゼーションＣ_Ｃを含む。共通カソードコンタクトメタライゼーションＣ_Ｃは、ＬＥＤサブピクセル１０３のカソードの各々への電気接続を提供するように構成される。このように、共通カソードコンタクトメタライゼーションＣ_Ｃは、共通半導体層１０２に対する単一の接点、又は第１の実施形態などのいくつかの実施形態では、共通半導体層に対する複数の接点を設けられてもよい。したがって、モノリシックＬＥＤピクセル１は、各ＬＥＤサブピクセルＲ、Ｇ、Ｂが他のＬＥＤサブピクセルＲ、Ｇ、Ｂから独立して制御され得るように、各ＬＥＤサブピクセルに対して共通カソードコンタクトメタライゼーションＣ_Ｃ及びアノードコンタクトメタライゼーションＡ_Ｒ、Ａ_Ｇ、Ａ_Ｂを設けられ得る。

【0127】

図２に示すように、コンタクトメタライゼーションＣ_Ｃ、Ａ_Ｒ、Ａ_Ｇ、Ａ_Ｂは、モノリシックＬＥＤピクセル１がピックアンドプレースプロセスの一部としてさらなる基板上に実装され得るように層内に設けられる。さらに、共通カソードコンタクトメタライゼーションＣ_ＣをモノリシックＬＥＤピクセル１に統合するために、共通カソードは、ＬＥＤサブピクセルのうちの１つ以上と重なるように配置され得る。このような配置構成の例を、ここで図２に示すＢ－Ｂ’線に沿った断面を参照して説明する。

【0128】

図２０は、線Ｂ－Ｂ’に沿った本開示の第１の実施形態を形成する方法の中間ステップを示す。図２０に示すように、犠牲基板１０１が設けられる。共通半導体層１０２が、犠牲基板１０１上に設けられる。次いで、共通半導体層１０２上に複数のＬＥＤサブピクセル１０３が形成される。したがって、図２０の図面は、本開示の図４に示す図面の代替図である。図２０及び図１の図面から、図２０に示すＬＥＤサブピクセル１０３は、モノリシックＬＥＤピクセル１の他のＬＥＤサブピクセル１０３とは異なる表面積を有することが諒解されよう。例えば、図２０に示すＬＥＤサブピクセルＧは、モノリシックＬＥＤピクセル１の他のＬＥＤサブピクセルＲ、Ｂの表面積の少なくとも２倍である。ＬＥＤサブピクセルＧの表面積の増加は、他のＬＥＤサブピクセルＲ、Ｂに対して共通半導体層１０２の表面と位置整合されたＬＥＤサブピクセルＧの一次元を伸長することによってもたらされる。すなわち、図２０に示すＬＥＤサブピクセル１０３は、モノリシックＬＥＤピクセル１を形成する他のＬＥＤサブピクセル１０３とは異なるサイズである。第１の実施形態では、ほぼ緑色の可視光を出力するように構成されるＬＥＤサブピクセル１０３Ｇが、３つのＬＥＤサブピクセル１０３のうちの最大のものとして設けられている。

【0129】

次に、図２１に示すように、共通半導体層１０２上で、ＬＥＤサブピクセル１０３間の領域内に複数の第１の電気接点１０６が形成される。第１のコンタクト層１０６は、共通半導体層１０２への電気接続を提供するように構成される。図２０に示すように、ＬＥＤサブピクセル１０３の両側に複数の第１のコンタクト層が設けられる。

【0130】

さらに、複数のＬＥＤサブピクセル１０３の上に第１のパッシベーション層１０７が形成される。第１のパッシベーション層１０７内に、第１のコンタクト層１０６の各々と位置整合された複数の第１の開口部１４１が形成される。次いで、カソードコンタクト層１０９が、第１のパッシベーション層１０７の第１の開口部１４１内に形成される。したがって、カソードコンタクト層１０９は、各第１のコンタクト層１０６上に設けられる。第１のパッシベーション層１０７内には、複数の第２の開口部１４２も形成される。第２の開口部の各々は、ＬＥＤサブピクセル１０３のうちの１つと位置整合される。各ＬＥＤサブピクセル１０３のアノードへの電気接続を形成するために、複数の第２の開口部１４２内にアノードコンタクト層１０８が形成される。したがって、図２１に示す中間構造は、図５に示す中間構造の代替図である。

【0131】

カソードコンタクト層１０９及びアノードコンタクト層１０８の形成に続いて、平坦化誘電体層が形成される。上述したように、平坦化誘電体層を形成するプロセスの一部は、いくつかの実施形態では、各モノリシックＬＥＤピクセル１のＬＥＤサブピクセル１０３の各々に対する電気接続が作成されることを可能にするコンタクトメタライゼーション１１７の形成を含むことができる。図２２に示すように、平坦化誘電体層は、複数のパッシベーション層から構築されてもよい。例えば、図２２に示すように、第２のパッシベーション層１１２がＬＥＤサブピクセル１０３のアレイの上に形成される。次いで、アノードコンタクト層１０８及びカソードコンタクト層１０９への電気接続を形成するために、第１のコンタクトメタライゼーション１１４の形成を可能にするために、複数の第３の開口部１４３を第２のパッシベーション層１１２内に形成することができる。図２２に示すように、複数の第１のコンタクトメタライゼーション１１４が第３の開口部１４３内に設けられる。図２２に示すように、複数の第１のコンタクトメタライゼーション１１４が、第２のパッシベーション層１１２を通じてアノードコンタクト層１０８まで延在し、さらなる第１のコンタクトメタライゼーション１１４が、第２のパッシベーション層１１２を通じてカソードコンタクト層１０９まで延在する。

【0132】

次に、図２３に示すように、第２のパッシベーション層１１２の上に第３のパッシベーション層１１５が形成される。第３のパッシベーション層１１５内に、第４の開口部１４４が形成される。第４の開口部１４４は、各ＬＥＤサブピクセル１０３及び共通カソードへの各電気接点について第２のコンタクトメタライゼーション１１７が提供されることになる第３のパッシベーション層の領域を画定する。図２３の実施形態に示すように、共通カソードコンタクトメタライゼーションＣ_Ｃは、共通半導体層１０２に垂直な平面内でＬＥＤサブピクセル１０３と重なる第３のパッシベーション層１１５の第４の開口部１４４内に設けられる。ＬＥＤサブピクセルのうちの１つ以上と重なる共通カソードコンタクトメタライゼーションＣ_Ｃを提供することによって、共通カソードコンタクトメタライゼーションは、モノリシックＬＥＤピクセル１内でより空間効率的な方法で提供され得る。すなわち、共通カソードコンタクトメタライゼーションＣ_Ｃは、モノリシックＬＥＤピクセル１の発光面の一部に重なる。その結果、モノリシックＬＥＤピクセルの発光面１３０のより大きい割合が、他の様態で共通カソードコンタクトメタライゼーションＣ_Ｃのための空間を提供するために提供される必要がある非発光面部分ではなく、各ＬＥＤサブピクセルの発光素子によって占められる。

【0133】

図２３にも示すように、図２３に示すＬＥＤサブピクセルＧのためのアノードコンタクトメタライゼーションを形成するために、アノードコンタクトメタライゼーションＡ_Ｇが第４の開口部１４４のうちの別の開口部に設けられる。

【0134】

図２３に示す構造は、線Ｂ－Ｂ’に沿って見た、本開示の図９に示すものと同じ中間構造であることが諒解されよう。したがって、第３のパッシベーション層１１５並びにカソード及びアノードコンタクトメタライゼーションは、モノリシックＬＥＤピクセル１のための平坦な誘電体表面を形成することが諒解されよう。

【0135】

アノード及びカソードコンタクトメタライゼーションの形成に続いて、モノリシックＬＥＤピクセル１を形成する方法は、図１０及び図１１に関連して上述したように継続する。これにより、図２４に示すように、ピクセル画定トレンチ１１８が形成される。図２５において、エッチング停止層１１９及び犠牲誘電体層１２１は、図３～図１１に関連して上述したようにＬＥＤサブピクセル１００の中間アレイを形成するために、ピクセル画定トレンチ１１８及び平坦化誘電体層の上に形成される。

【0136】

次に、ＬＥＤサブピクセル１００の中間アレイは、上述のようにハンドリング基板２００に接合される。図２７は、モノリシックＬＥＤピクセル１の線Ｂ－Ｂ’と位置整合されることになるハンドリング基板の部分に対応するハンドリング基板２００の断面を示している。したがって、ハンドリング基板２００は、第１の電子回路ウェハ２０１と、複数の電子回路層２０２、２０３、２０４、２０５とを含む。第１の実施形態では、ハンドリング基板２００はまた、ハンドリングエッチング停止層２０７及び犠牲ハンドリング誘電体層２０６を含む。

【0137】

図２７に示すように、ハンドリング基板２００は、各モノリシックＬＥＤピクセル１を試験するための試験基板となるように構成される。図２７に示すように、複数の電子回路層２０２、２０３、２０４、２０５は、アノードコンタクトメタライゼーションＡ_Ｇ、Ａ_Ｂ、Ａ_Ｒ及びカソードコンタクトメタライゼーションＣ_Ｃへの電気接続を提供するように配置される。

【0138】

例えば、ハンドリング基板２００は、第１の導電層２０３と、第２の導電層２０５とを備える。導電層の各々は、導電性材料、例えば金、アルミニウム、銅などの金属を含んでもよい。

【0139】

試験基板はまた、第１の絶縁層２０２及び第２の絶縁層２０４を備えてもよい。第１の絶縁層２０２及び第２の絶縁層２０４は、任意の適切な誘電材料、例えば二酸化ケイ素を含んでもよい。第１の絶縁層２０２は、第１の導電層２０３が設けられ得る面を提供し得る。次いで、第１の導電層２０３を封入するために、第１の導電層２０３の上に第２の絶縁層２０４を設けることができる。次いで、第２の絶縁層２０４の上に第２の導電層２０５を形成することができる。したがって、電子回路層２０２、２０３、２０４、２０５のスタックは、ＬＥＤサブピクセルの中間アレイのアノードコンタクトメタライゼーションＡ_Ｇ、Ａ_Ｂ、Ａ_Ｒ及びカソードコンタクトメタライゼーションＣ_Ｃの各々への電気接続を提供するパターンで形成することができる。されてもよい。したがって、試験基板の複数の電子回路層２０２、２０３、２０４、２０５は、ＬＥＤサブピクセル１００の中間アレイに接合することができる各ＬＥＤサブピクセルのための電気試験回路を提供するように構成することができる。すなわち、試験基板がＬＥＤサブピクセル１００の中間アレイに接合されると、複数の電子回路層２０２、２０３、２０４、２０５は、ＬＥＤサブピクセル１０３の各々に電力を供給するように構成される。

【0140】

図２７に示すように、ＬＥＤサブピクセル１００の中間アレイに設けられたアノードコンタクトメタライゼーションＡ_Ｇ、Ａ_Ｂ、Ａ_Ｒ及びカソードコンタクトメタライゼーションＣ_Ｃの配置構成に対応する複数の第７の開口部２１２がハンドリング基板表面２１０内に形成される。次いで、複数の導電性接触部２０８が、ハンドリング基板２００の各第７の開口部２１２内に形成される。

【0141】

上述したように、ＬＥＤサブピクセル１００の中間アレイは、試験基板に接合されるように構成される。線Ｂ－Ｂ’に沿った、ともに接合されているＬＥＤサブピクセル１００の中間アレイ及び試験基板の図を図２８に示す。したがって、図２８から、カソードコンタクト層１０９が、カソードコンタクトメタライゼーションＣ_Ｃを介して試験基板の第１の導電層２０３に電気的に接続されることが諒解されよう。ＬＥＤサブピクセルＧのためのアノードコンタクト層１０８は、アノードコンタクトメタライゼーションＡ_Ｇを通じて試験基板の第２の導電層２０５に電気的に接続される。

【0142】

ＬＥＤサブピクセル１００の中間アレイを試験基板に接合した後、ＬＥＤサブピクセル１００の中間アレイの発光面１３０をさらに処理して、光抽出特徴部を形成することができる。例えば、図２９に示すように、容器容積１５１が犠牲基板１０１内に形成される。容器容積１５１は、第１の色変換材料１６０で充填され、ポンプ光反射体１８０が容器容積１５１の上に設けられる。このように、図２９に示す構造は、図１７に示す構造とは異なる図である。

【0143】

最後に、例えば図３０に示すように、各モノリシックＬＥＤピクセル１を、例えば質量移送ピックアンドプレース機を使用して試験基板から除去することができる。

【0144】

いくつかの実施形態では、犠牲誘電体層１２１の除去及び各モノリシックＬＥＤピクセル１の試験基板からの解放の前に、各ＬＥＤサブピクセルが試験されてもよい。試験手順の一部として、試験基板の第１の導電層２０３及び第２の導電層２０５を電源に接続することができる。したがって、ＬＥＤサブピクセル１００の中間アレイの各ＬＥＤサブピクセルを通る電流を駆動するために、第１の導電層２０３及び第２の導電層２０５にわたって電圧を印加することができる。試験手順は、ＬＥＤサブピクセルの中間アレイ内のＬＥＤの各々をオンにするように構成される。その後、試験分析装置、例えばカメラ又は他の感光センサが、中間アレイＬＥＤサブピクセル１００のＬＥＤサブピクセルから放出された光を検出することができる。次いで、試験分析装置によって記録された情報（例えば、カメラによって記録された画像）をプロセッサによって使用して、ＬＥＤサブピクセル１０３のいずれかが動作していないかどうかを判定することができる。１つ以上の非動作ＬＥＤサブピクセル１０３を含むものとして識別される中間アレイ１００内の任意のモノリシックＬＥＤピクセル１を識別することができ、その後のピックアンドプレースプロセスでは使用しないことができる。したがって、試験基板２００は、モノリシックＬＥＤピクセル１のアレイが並列に試験されることを可能にする。このような並列試験プロセスは、試験基板から除去された後に各モノリシックＬＥＤピクセル１を試験するよりも効率的である。したがって、モノリシックＬＥＤピクセル１の各々の並列試験のプロセスは、モノリシックＬＥＤピクセル１を製造する方法に統合することができる。

【0145】

さらに、モノリシックＬＥＤピクセル１を試験基板から取り外した後の図３０に示すように、試験基板の試験回路は実質的に変化しない。したがって、試験基板は、モノリシックＬＥＤピクセル１のさらなる製造プロセスに再利用することができる。試験基板が犠牲ハンドリング誘電体層からＬＥＤサブピクセル１００の中間アレイに接合するための表面を含むいくつかの実施形態では、犠牲ハンドリング誘電体層は、その再利用の前に試験基板上に再堆積される必要があり得る。

【0146】

これにより、本開示の第１の実施形態によるモノリシックＬＥＤピクセル１が提供される。いくつかの実施形態では、モノリシックＬＥＤピクセルの各々は、モノリシックマイクロＬＥＤピクセルであってもよい。したがって、ＬＥＤサブピクセルの各々は、１００μｍ×１００μｍ以下のサイズを有するマイクロＬＥＤサブピクセルであってもよい。いくつかの実施形態では、共通半導体層上の各ＬＥＤサブピクセルの表面積は、１００μｍ×１００μｍ以下の面積を画定することができる。いくつかの実施形態では、共通半導体層上の各ＬＥＤサブピクセルの表面積は、５０μｍ×５０μｍ、３０μｍ×３０μｍ、２０μｍ×２０μｍ、又は１０μｍ×１０μｍ以下の面積を画定することができる。

【0147】

本発明の好ましい実施形態を本明細書で詳細に説明したが、本発明又は添付の特許請求項の範囲から逸脱することなく変形が可能であることは当業者には理解されよう。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】

【図22】

【図23】

【図24】

【図25】

【図26】

【図27】

【図28】

【図29】

【図30】