ホーム > 特許ランキング > 株式会社ソシオネクスト
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-06-10
(45)【発行日】2024-06-18
(54)【発明の名称】位相同期回路
(51)【国際特許分類】
H03L 7/099 20060101AFI20240611BHJP
【ＦＩ】
H03L7/099 120
【請求項の数】
12
(21)【出願番号】P 2020572297
(86)(22)【出願日】2020-02-13
(86)【国際出願番号】 JP2020005456
(87)【国際公開番号】W WO2020166645
(87)【国際公開日】2020-08-20
【審査請求日】2023-01-16
(31)【優先権主張番号】P 2019025792
(32)【優先日】2019-02-15
(33)【優先権主張国・地域又は機関】JP
【国等の委託研究の成果に係る記載事項】（出願人による申告）平成２８年度、国立研究開発法人新エネルギー・産業技術総合開発機構、「ＩｏＴ 推進のための横断技術開発プロジェクト／超低消費電力データ収集システムの研究開発」産業技術力強化法第１７条の適用を受ける特許出願
(73)【特許権者】
【識別番号】514315159
【氏名又は名称】株式会社ソシオネクスト
(74)【代理人】
【識別番号】100107766
【弁理士】
【氏名又は名称】伊東 忠重
(74)【代理人】
【識別番号】100070150
【弁理士】
【氏名又は名称】伊東 忠彦
(72)【発明者】
【氏名】岡田 健一
(72)【発明者】
【氏名】リュウ ハンリ
(72)【発明者】
【氏名】サン ゼン
【審査官】石田 昌敏
(56)【参考文献】
【文献】米国特許出願公開第２０１１／０２７３２１０（ＵＳ，Ａ１）
【文献】特開２００８－０５４３２３（ＪＰ，Ａ）
【文献】特開２０１３－０４２３５８（ＪＰ，Ａ）
【文献】特開２０１３－０５８８８１（ＪＰ，Ａ）
【文献】米国特許出願公開第２００５／０１９５９１７（ＵＳ，Ａ１）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０３Ｌ ７／００ー ７／２６
(57)【特許請求の範囲】
【請求項1】
第１基準クロックを受け、出力クロックを生成する位相同期回路であって、前記第１基準クロックを遅延させ、第２基準クロックを生成する遅延回路と、
前記第２基準クロックと、フィードバッククロックの位相差に応じた制御信号を生成するフィードバック回路と、
前記制御信号に応じた周波数で発振し、前記出力クロックを生成する発振器と、
オン、オフが切り替え可能であり、オン状態において、前記出力クロックを分周する分周器と、
を備え、
第１モードと第２モードが切り替え可能であり、前記第１モードにおいて、前記フィードバッククロックは、前記分周器の出力を前記出力クロックでリタイミングした信号であり、前記第２モードにおいて、前記フィードバッククロックは、前記第１基準クロックを前記出力クロックでリタイミングした信号であることを特徴とする位相同期回路。
【請求項2】
前記第１モードと前記第２モードを指示するイネーブル信号を生成するモードコントローラと、前記分周器の出力と前記第１基準クロックを受け、前記イネーブル信号に応じた一方を選択するマルチプレクサと、
前記マルチプレクサの出力を前記出力クロックによってリタイミングするリタイミング回路と、
を備え、前記分周器のオン、オフは前記イネーブル信号に応じて制御され、前記リタイミング回路の出力が前記フィードバッククロックであることを特徴とする請求項１に記載の位相同期回路。
【請求項3】
前記第２基準クロックと前記フィードバッククロックの位相誤差が、デッドゾーンの範囲に含まれるか否かを判定するデッドゾーンディテクタをさらに備え、前記第１モードと前記第２モードは、前記デッドゾーンディテクタの出力に応じていることを特徴とする請求項１または２に記載の位相同期回路。
【請求項4】
前記デッドゾーンディテクタは、前記第２基準クロックと前記フィードバッククロックの位相差あるいは周波数差を比較し、比較結果にもとづくパルスを出力する位相周波数検出器と、
前記位相周波数検出器の出力にもとづいて前記位相誤差を生成し、前記位相誤差が前記デッドゾーンに含まれるか否かを判定する判定部と、
を含むことを特徴とする請求項３に記載の位相同期回路。
【請求項5】
前記出力クロックの周波数と、前記第１基準クロックの周波数の関係を監視し、前記出力クロックの周波数が前記分周比にもとづいて決まる目標周波数から逸脱する周波数エラーを検出する周波数ロックループをさらに備え、前記第１モードと前記第２モードは、前記周波数ロックループの出力に応じていることを特徴とする請求項１から４のいずれかに記載の位相同期回路。
【請求項6】
前記周波数ロックループは、前記第１基準クロックの周期のＫ倍（Ｋは整数）の期間、前記出力クロックをカウントするカウンタを含み、
前記カウンタのカウント値と、前記分周比の逆数である逓倍比をＫ倍した値と、にもとづいて、前記周波数エラーを検出することを特徴とする請求項５に記載の位相同期回路。
【請求項7】
所定のデューティ比を有する制御パルスを生成するデューティサイクルコントローラをさらに備え、前記周波数ロックループは、前記制御パルスに応じて間欠動作することを特徴とする請求項６に記載の位相同期回路。
【請求項8】
前記第２基準クロックと前記フィードバッククロックの位相差あるいは周波数差を比較し、比較結果にもとづくパルスを出力する位相周波数検出器と、前記第１モードにおいて動作状態となり、前記位相周波数検出器の出力にもとづいて、前記発振器の周波数をフィードバック制御するＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）回路と、
をさらに備え、
前記位相周波数検出器と前記ＰＬＬ回路を含むフィードバックループの精度は、前記フィードバック回路の精度より粗いことを特徴とする請求項１から７のいずれかに記載の位相同期回路。
【請求項9】
前記位相同期回路は、デジタル位相同期回路であり、前記フィードバック回路は、前記第２基準クロックと、フィードバッククロックの位相差をデジタル信号に変換する時間－デジタル変換器を含み、
前記発振器は、前記時間－デジタル変換器の出力に応じた周波数で発振するデジタル制御発振器であることを特徴とする請求項１から８のいずれかに記載の位相同期回路。
【請求項10】
前記デジタル制御発振器は、電源ラインと接地ラインの間に直列に接続された上側ユニットと下側ユニットと、
前記上側ユニットと前記下側ユニットの少なくとも一方と接続される可変キャパシタと、
を備え、
前記上側ユニットおよび前記下側ユニットはそれぞれ、
クロスカップルされた回路要素のペアと、
前記回路要素のペアと接続されるインダクタと、
を含み、
前記上側ユニットと前記下側ユニットのインダクタが結合されてトランスが形成されることを特徴とする請求項９に記載の位相同期回路。
【請求項11】
前記位相同期回路は分数分周型であり、前記分周器はマルチモデュラス分周器であり、
前記位相同期回路は、
入力基準クロックを受け、前記第１基準クロックを生成するデジタル－時間変換器と、
前記出力クロックの周波数を指定する周波数制御ワードに応じて、前記デジタル－時間変換器と前記マルチモデュラス分周器を制御するコントローラと、
をさらに備えることを特徴とする請求項９または１０に記載の位相同期回路。
【請求項12】
前記デジタル－時間変換器は、キャパシタと電流源を含み、スロープ電圧を生成するスロープ発生回路と、
前記キャパシタに、制御コードに応じたアナログ電圧を印加するプリチャージ回路と、
前記スロープ電圧をしきい値と比較し、比較結果に応じた前記第１基準クロックを生成する比較回路と、
前記入力基準クロックと前記第１基準クロックに応じて、前記スロープ発生回路および前記プリチャージ回路を制御する制御回路と、
を備え、
前記制御回路は、（ｉ）プリチャージ期間において前記プリチャージ回路をオンとし、（ｉｉ）前記入力基準クロックの遷移に応答してスロープ期間に遷移し、前記スロープ期間において前記プリチャージ回路をオフ、前記スロープ発生回路をオンとし、（ｉｉｉ）前記第１基準クロックの遷移に応答して前記スロープ発生回路をオフする動作を繰り返すことを特徴とする請求項１１に記載の位相同期回路。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、位相同期回路に関する。
【背景技術】
【0002】
基準クロックを逓倍して任意の周波数のクロックを生成するために、位相同期回路（ＰＬＬ（Phase Locked Loop））が用いられる。ＰＬＬ回路の一形態として、デジタルＰＬＬ回路（Ｄ－ＰＬＬ：Digital PLL）が知られている。
【0003】
図１は、分数分周型（Fractional-N）のＤ－ＰＬＬ回路１００Ｒの基本アーキテクチャを示す回路図である。Ｄ－ＰＬＬ回路１００Ｒは、基準クロックＲＥＦと、逓倍数を指定する周波数制御ワード（ＦＣＷ：Frequency Control Word）を受け、基準クロックＲＥＦをＦＣＷに応じて逓倍した出力クロックＯＵＴを生成する。
【0004】
デジタル－時間変換器（ＤＴＣ：Digital-To-Time Converter）１０２、時間－デジタル変換器（ＴＤＣ：Time-To-Digital Converter）１０４、デジタルループフィルタ（ＤＬＦ：Digital Loop Filter)１０６、デジタル制御発振器（ＤＣＯ：Digitally-Controlled Oscillator）１０８、バッファ１１０、マルチモデュラス分周器（ＭＭＤ：Multi-Modulous Divider）１１２、コントローラ１１４、リタイミング回路１１６を備える。
【0005】
ＤＣＯ１０８は、デジタルの制御データＤＣＮＴに応じた周波数で発振する。ＤＣＯ１０８の出力クロックＯＵＴは、バッファ１１０を経由して、ＭＭＤ１１２に入力される。ＭＭＤ１１２は、コントローラ１１４によって設定された分周比で、出力クロックＯＵＴを分周する。コントローラ１１４は、ΔΣ変調器のアーキテクチャにもとづいて設計される。フラクショナルＮ型のＰＬＬ回路において、コントローラ１１４は、分数の逓倍比を得るために、ＭＭＤ１１２の分周比を、複数の整数値で時分割で切り替える。ＭＭＤ１１２に設定される分周比の平均値の逆数が、Ｄ－ＰＬＬ回路１００Ｒの逓倍比ＮＦとなる。
【0006】
分周後のクロックＤＩＶは、リタイミング回路１１６に入力される。リタイミング回路１１６は、分周クロックＤＩＶを、バッファ１１０を経由した出力クロックＣＫＶによってリタイミングし、フィードバッククロックＦＢを生成する。
【0007】
ＤＴＣ１０２は、基準クロックＲＥＦに、コントローラ１１４によって設定された遅延を与え、基準クロックＲＥＦＡを出力する。この遅延量は、ＭＭＤ１１２に与える分周比に応じて選択される。
【0008】
ＴＤＣ１０４は、基準クロックＲＥＦＡとフィードバッククロックＦＢの時間差をデジタル値に変換する。ＤＬＦ１０６は、ＴＤＣ１０４の出力の高周波成分を除去し、制御データＤＣＮＴを生成する。
【0009】
以上がＤ－ＰＬＬ回路１００Ｒの基本アーキテクチャである。図２は、図１のＤ－ＰＬＬ回路１００Ｒのタイムチャートである。分周クロックＤＩＶは、クロックＣＫＶによってリタイミングされる。リタイミング回路１１６におけるサンプリング遅延τＳＡＭによって、フィードバッククロックＦＢのエッジＥ１は、クロックＣＫＶのエッジＥ２に対して、τＳＡＭだけ遅延している。ＴＤＣ１０４およびＤＬＦ１０６からなるフィードバックループによって、基準クロックＲＥＦＡのエッジＥ３とフィードバッククロックＦＢのエッジＥ１の時間差がゼロとなるようにフィードバックがかかり、位相がロックされる。このとき、ＤＣＯ１０８の出力クロックＯＵＴ（およびＣＫＶ）の周波数は、基準クロックＲＥＦＡ（およびＲＥＦ）の周波数の、ＮＦ倍となる。
【発明の概要】
【発明が解決しようとする課題】
【0010】
図１のＤ－ＰＬＬ回路１００Ｒは、周波数精度が高く、周波数妨害に対して堅牢であるという利点を有する。しかしながら、ＭＭＤ１１２およびリタイミング回路１１６が、高周波数のクロックＣＫＶと同期して動作し続けるため、消費電力が大きいという問題がある。
【0011】
本発明は係る課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、消費電力が削減されたＤ－ＰＬＬ回路の提供にある。
【課題を解決するための手段】
【0012】
本発明のある態様は、第１基準クロックを受け、出力クロックを生成する位相同期回路に関する。位相同期回路は、第１基準クロックを遅延させ、第２基準クロックを生成する遅延回路と、第２基準クロックと、フィードバッククロックの位相差に応じた制御信号を生成するフィードバック回路と、制御信号に応じた周波数で発振し、出力クロックを生成する発振器と、オン、オフが切り替え可能であり、オン状態において、出力クロックを分周する分周器と、を備える。この位相同期回路は、第１モードと第２モードが切り替え可能であり、第１モードにおいて、フィードバッククロックは、分周器の出力を出力クロックでリタイミングした信号である。第２モードにおいて、フィードバッククロックは、第１基準クロックを出力クロックでリタイミングした信号である。
【0013】
本発明のある態様は、入力基準クロックと周波数制御ワードを受け、出力クロックを生成するデジタル位相同期回路に関する。デジタル位相同期回路は、入力基準クロックを受け、第１基準クロックを生成するデジタル－時間変換器と、第１基準クロックを遅延させ、第２基準クロックを生成する遅延回路と、第２基準クロックと、フィードバッククロックの位相差をデジタル信号に変換する時間－デジタル変換器と、時間－デジタル変換器の出力に応じた周波数で発振し、出力クロックを生成するデジタル制御発振器と、オン、オフが切り替え可能であり、オン状態において、出力クロックを周波数制御ワードに応じた分周比で分周する分周器と、を備える。第１モードと第２モードが切り替え可能であり、第１モードにおいて、フィードバッククロックは、分周器の出力を出力クロックでリタイミングした信号であり、第２モードにおいて、フィードバッククロックは、第１基準クロックを出力クロックでリタイミングした信号である。
【0014】
本発明に関連する態様は、デジタル制御発振器である。このデジタル制御発振器は、電源ラインと接地ラインの間に直列に接続された上側ユニットと下側ユニットと、上側ユニットと下側ユニットの少なくとも一方と接続される可変キャパシタと、を備える。上側ユニットおよび下側ユニットはそれぞれ、クロスカップルされた回路要素のペアと、回路要素のペアと接続されるインダクタと、を含む。上側ユニットと下側ユニットのインダクタが結合されてトランスが形成される。
【0015】
本発明に関連するさらに別の態様は、デジタル－時間変換器である。このデジタル－時間変換器は、入力信号を受け、制御コードに応じた遅延を与え、出力信号を生成するデジタル－時間変換器であって、キャパシタと電流源を含み、スロープ電圧を生成するスロープ発生回路と、キャパシタに、制御コードに応じたアナログ電圧を印加するプリチャージ回路と、スロープ電圧をしきい値と比較し、比較結果に応じた出力信号を生成する比較回路と、入力信号と出力信号に応じて、スロープ発生回路およびプリチャージ回路を制御する制御回路と、を備える。制御回路は、（i）プリチャージ期間においてプリチャージ回路をオンとし、（ii）入力信号に応答してスロープ期間に遷移し、スロープ期間においてプリチャージ回路をオフ、スロープ発生回路をオンとし、（iii）出力信号の遷移に応答してスロープ発生回路をオフする動作を繰り返す。
【0016】
なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【0017】
本発明のある態様によれば、消費電力を低減できる。
【図面の簡単な説明】
【0018】
【図1】分数分周型（Fractional-N）のＤ－ＰＬＬ回路の基本アーキテクチャを示す回路図である。
【図3】実施の形態に係るＤ－ＰＬＬ回路の基本アーキテクチャを示す回路図である。
【図4】サブサンプリングモード（ＥＮ＝０）におけるＤ－ＰＬＬ回路の等価回路図である。
【図5】サブサンプリングモードにおけるＤ－ＰＬＬ回路のタイムチャートである。
【図7】サブサンプリングモードにおけるＤ－ＰＬＬ回路の出力周波数ｆＯＵＴの波形図である。
【図8】実施例１に係るＤ－ＰＬＬ回路の回路図である。
【図10】実施例２に係るＤ－ＰＬＬ回路の回路図である。
【図11】Ｄ－ＰＬＬ回路におけるモードセレクタの動作を説明する図である。
【図13】実施例３に係るＤ－ＰＬＬ回路の回路図である。
【図15】実施の形態に係るＤＣＯの基本アーキテクチャを示す回路図である。
【図17】バイアス電流ＩＢＩＡＳと出力信号の振幅ＶＡＭＰの関係を示す図である。
【図18】変形例１に係るＤＣＯの回路図である。
【図19】変形例２に係るＤＣＯの回路図である。
【図21】従来のＤＴＣの回路図である。
【図23】実施の形態に係るＤＴＣの回路図である。
【図24】制御回路の構成例を示す回路図である。
【図26】本実施の形態に係るＤＴＣの動作波形（i）と、従来のＤＴＣの動作波形（ii）を示す図である。
【発明を実施するための形態】
【0019】
（実施の形態の概要）
１． 本明細書に開示される一実施の形態は、第１基準クロックを受け、出力クロックを生成する位相同期回路に関する。位相同期回路は、第１基準クロックを遅延させ、第２基準クロックを生成する遅延回路と、第２基準クロックと、フィードバッククロックの位相差に応じた制御信号を生成するフィードバック回路と、制御信号に応じた周波数で発振し、出力クロックを生成する発振器と、オン、オフが切り替え可能であり、オン状態において、出力クロックを分周する分周器と、を備える。この位相同期回路は、第１モードと第２モードが切り替え可能であり、第１モードにおいて、フィードバッククロックは、分周器の出力を出力クロックでリタイミングした信号である。第２モードにおいて、フィードバッククロックは、第１基準クロックを出力クロックでリタイミングした信号である。
１． 本明細書に開示される一実施の形態は、第１基準クロックを受け、出力クロックを生成する位相同期回路に関する。位相同期回路は、第１基準クロックを遅延させ、第２基準クロックを生成する遅延回路と、第２基準クロックと、フィードバッククロックの位相差に応じた制御信号を生成するフィードバック回路と、制御信号に応じた周波数で発振し、出力クロックを生成する発振器と、オン、オフが切り替え可能であり、オン状態において、出力クロックを分周する分周器と、を備える。この位相同期回路は、第１モードと第２モードが切り替え可能であり、第１モードにおいて、フィードバッククロックは、分周器の出力を出力クロックでリタイミングした信号である。第２モードにおいて、フィードバッククロックは、第１基準クロックを出力クロックでリタイミングした信号である。
【0020】
この態様によると、第２モードを選択することにより、分周器の動作を停止させ、第２基準クロックをフィードバッククロックとして位相同期をかけることにより、消費電力を低減できる。また必要に応じて第１モードを選択することにより、位相同期が外れた場合に、位相同期状態に復帰させることができる。
【0021】
一実施例において、位相同期回路は、第１モードと第２モードを指示するイネーブル信号を生成するモードコントローラと、分周器の出力と第１基準クロックを受け、イネーブル信号に応じた一方を選択するマルチプレクサと、マルチプレクサの出力を出力クロックによってリタイミングするリタイミング回路と、を備えてもよい。分周器のオン、オフはイネーブル信号に応じて制御され、リタイミング回路の出力がフィードバッククロックであってもよい。
【0022】
一実施例において、位相同期回路は、第２基準クロックとフィードバッククロックの位相誤差が、デッドゾーンの範囲に含まれるか否かを判定するデッドゾーンディテクタをさらに備え、第１モードと第２モードは、デッドゾーンディテクタの出力に応じていてもよい。これにより、位相同期がかからないモードに陥るのを防止できる。
【0023】
一実施例において、デッドゾーンディテクタは、第２基準クロックとフィードバッククロックの位相差あるいは周波数差を比較し、比較結果にもとづくパルスを出力する位相周波数検出器と、位相周波数検出器の出力にもとづいて位相誤差を生成し、位相誤差がデッドゾーンに含まれるか否かを判定する判定部と、を含んでもよい。
【0024】
一実施例において、デジタル位相同期回路は、出力クロックの周波数と、入力基準クロックの周波数の関係を監視し、出力クロックの周波数が、分周器の分周比にもとづいて決まる目標周波数から逸脱する周波数エラーを検出する周波数ロックループをさらに備えてもよい。第１モードと第２モードは、周波数ロックループの出力に応じていてもよい。これにより、誤った周波数で位相ロックがかかるのを防止できる。
【0025】
周波数ロックループは、入力基準クロックの周期のＫ倍（Ｋは整数）の期間、出力クロックをカウントするカウンタを含んでもよい。カウンタのカウント値と、分周比の逆数である逓倍比をＫ倍した値と、にもとづいて、周波数エラーを検出してもよい。
【0026】
一実施例において、位相同期回路は、所定のデューティ比を有する制御パルスを生成するデューティサイクルコントローラをさらに備えてもよい。周波数ロックループは、制御パルスに応じて間欠動作してもよい。周波数ロックループを間欠動作させることにより、消費電力の増加を抑制できる。
【0027】
一実施例において、デジタル位相同期回路は、第２基準クロックとフィードバッククロックの位相差あるいは周波数差を比較し、比較結果にもとづくパルスを出力する位相周波数検出器と、第１モードにおいて動作状態となり、位相周波数検出器の出力にもとづいて、デジタル制御発振器の周波数をフィードバック制御するＰＬＬ（Phase Locked Loop）回路と、をさらに備えてもよい。位相周波数検出器とＰＬＬ回路を含むフィードバックループの精度は、フィードバック回路の精度より粗くてもよい。これにより、位相ロックが外れた状態からロック状態に素早く引き込むことが可能となる。
【0028】
位相同期回路は、デジタル位相同期回路であってもよい。フィードバック回路は、第２基準クロックと、フィードバッククロックの位相差をデジタル信号に変換する時間－デジタル変換器を含んでもよい。発振器は、時間－デジタル変換器の出力に応じた周波数で発振するデジタル制御発振器であってもよい。
【0029】
位相同期回路は分数分周型であってもよい。分周器はマルチモデュラス分周器であってもよい。位相同期回路は、入力基準クロックを受け、第１基準クロックを生成するデジタル－時間変換器と、出力クロックの周波数を指定する周波数制御ワードに応じて、デジタル－時間変換器とマルチモデュラス分周器を制御するコントローラと、をさらに備えてもよい。
【0030】
２． 本発明に関連する態様は、デジタル制御発振器である。このデジタル制御発振器は、電源ラインと接地ラインの間に直列に接続された上側ユニットと下側ユニットと、上側ユニットと下側ユニットの少なくとも一方と接続される可変キャパシタと、を備える。上側ユニットおよび下側ユニットはそれぞれ、クロスカップルされた回路要素のペアと、回路要素のペアと接続されるインダクタと、を含む。上側ユニットと下側ユニットのインダクタが結合されてトランスが形成される。
【0031】
この構成によれば、トランスによるゲイン増幅の効果によって、同じ振幅を得るためのバイアス電流を減らすことができ、あるいはバイアス電流を維持した場合に振幅を増大できる。
【0032】
上側ユニットと下側ユニットの少なくとも一方は、回路要素のペアがＮＭＯＳ（N-channel Metal Oxide Semiconductor）トランジスタであるＮ型であってもよい。上側ユニットと下側ユニットの両方がＮ型であってもよい。
【0033】
上側ユニットと下側ユニットの少なくとも一方は、回路要素のペアがＰＭＯＳ（P-channel Metal Oxide Semiconductor）トランジスタであるＰ型であってもよい。
【0034】
上側ユニットと下側ユニットの少なくとも一方は、回路要素のペアが、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）インバータであるＣＭＯＳ型であってもよい。
【0035】
デジタル制御発振器は、電源ラインと接地ラインの間に挿入されたバイアス電流源をさらに備えてもよい。
【0036】
デジタル制御発振器は、上側ユニットと下側ユニットの接続ノードに接続されるキャパシタをさらに備えてもよい。
【0037】
３． 本発明に関連するさらに別の態様は、デジタル－時間変換器である。このデジタル－時間変換器は、入力信号を受け、制御コードに応じた遅延を与え、出力信号を生成する。デジタル－時間変換器は、キャパシタと電流源を含み、スロープ電圧を生成するスロープ発生回路と、キャパシタに、制御コードに応じたアナログ電圧を印加するプリチャージ回路と、スロープ電圧をしきい値と比較し、比較結果に応じた出力信号を生成する比較回路と、入力信号と出力信号に応じて、スロープ発生回路およびプリチャージ回路を制御する制御回路と、を備える。制御回路は、（i）プリチャージ期間においてプリチャージ回路をオンとし、（ii）入力信号に応答してスロープ期間に遷移し、スロープ期間においてプリチャージ回路をオフ、スロープ発生回路をオンとし、（iii）出力信号の遷移に応答してスロープ発生回路をオフする動作を繰り返す。
【0038】
この態様によると、キャパシタへの無駄な充放電を抑制することで、消費電力を低減できる。
【0039】
比較回路は、オン、オフが切り替え可能に構成され、制御回路は、プリチャージ期間において比較回路をオフしてもよい。
【0040】
（実施の形態）
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【0041】
本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合のほか、部材Ａと部材Ｂが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
【0042】
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
【0043】
（Ｄ－ＰＬＬ回路）
図３は、実施の形態に係るＤ－ＰＬＬ回路１００の基本アーキテクチャを示す回路図である。Ｄ－ＰＬＬ回路１００は、分数分周型のＰＬＬ回路であり、入力基準クロックＲＥＦおよび周波数制御ワードＦＣＷを受け、入力基準クロックＲＥＦの周波数Ｆの分数倍の周波数を有する出力クロックＯＵＴを発生する。
図３は、実施の形態に係るＤ－ＰＬＬ回路１００の基本アーキテクチャを示す回路図である。Ｄ－ＰＬＬ回路１００は、分数分周型のＰＬＬ回路であり、入力基準クロックＲＥＦおよび周波数制御ワードＦＣＷを受け、入力基準クロックＲＥＦの周波数Ｆの分数倍の周波数を有する出力クロックＯＵＴを発生する。
【0044】
Ｄ－ＰＬＬ回路１００は、図１のＤ－ＰＬＬ回路１００Ｒに加えて、マルチプレクサ１２０、遅延回路１２２、モードセレクタ１３０をさらに備える。またＭＭＤ１１２Ａは、イネーブル／ディセーブル（オン／オフ）が切り替え可能に構成される。
【0045】
Ｄ－ＰＬＬ回路１００は、２つのモード（サンプリングモードとサブサンプリングモードと称する）が切り替え可能であり、２つのモードは、イネーブル信号ＥＮに応じて選択される。イネーブル信号ＥＮが１（ハイ）のとき、Ｄ－ＰＬＬ回路１００はサンプリングモードにセットされ、イネーブル信号ＥＮが０（ロー）のとき、サブサンプリングモードにセットされる。
【0046】
マルチプレクサ１２０は、ＭＭＤ１１２の出力である分周クロックＤＩＶと、ＤＴＣ１０２が出力する第１基準クロックＲＥＦＡを受け、イネーブル信号ＥＮに応じた一方を選択する。マルチプレクサ１２０の出力が、リタイミング回路１１６によって、リタイミングされ、フィードバッククロックＦＢとなる。リタイミングには、バッファ１１０を経由した出力クロックＣＫＶを用いることができる。なお、ＤＣＯ１０８の出力インピーダンスが十分に低い場合、バッファ１１０は省略してもよい。
【0047】
ここではイネーブル信号ＥＮが１（ハイ）のとき、フィードバッククロックＦＢは分周クロックＤＩＶにもとづいて生成され、０（ロー）のとき第１基準クロックＲＥＦＡにもとづいてフィードバッククロックＦＢが生成される。
【0048】
ＭＭＤ１１２Ａの機能は、図１のそれと同じであるが、イネーブル信号ＥＮに応じて、オン、オフが切り替え可能に構成される。たとえばＭＭＤ１１２Ａは、図１のＭＭＤ１１２に加えてゲート回路１１３を含む。ゲート回路１１３は、ＭＭＤ１１２の前段に挿入され、イネーブル信号ＥＮに応じて、クロック信号ＣＫＶをゲーティングする。すなわち、イネーブル信号ＥＮが１のとき、ゲート回路１１３を通過したクロックＣＫＧが、ＭＭＤ１１２に入力され、ＭＭＤ１１２がイネーブルとなる。ＥＮ信号が０のとき、クロックＣＫＧはローに固定され、したがってＭＭＤ１１２はディセーブルとなる。
【0049】
遅延回路１２２は、ＤＴＣ１０２の後段に挿入され、第１基準クロックＲＥＦＡに、遅延τＦＢを与え、第２基準クロックＲＥＦＢを出力する。ＴＤＣ１０４は、第２基準クロックＲＥＦＢのエッジと、フィードバッククロックＦＢのエッジが一致するように、フィードバックがかかる。
【0050】
モードセレクタ１３０は、Ｄ－ＰＬＬ回路１００の動作状態にもとづいて、イネーブル信号ＥＮを生成し、Ｄ－ＰＬＬ回路１００のモードを制御する。
【0051】
以上がＤ－ＰＬＬ回路１００の基本構成である。続いてその動作を説明する。図４は、サブサンプリングモード（ＥＮ＝０）におけるＤ－ＰＬＬ回路１００の等価回路図である。サブサンプリングモードでは、ＭＭＤ１１２の動作が停止する。第１基準クロックＲＥＦＡの周波数と、分周クロックＤＩＶの周波数は等しいから、分周クロックＤＩＶに代えて、第１基準クロックＲＥＦＡがリタイミング回路１１６に入力される。そして、リタイミング回路１１６は、クロック信号ＣＫＶのエッジで、第１基準クロックＲＥＦＡをリタイミングし、フィードバッククロックＦＢを生成する。
【0052】
図５は、サブサンプリングモードにおけるＤ－ＰＬＬ回路１００のタイムチャートである。サブサンプリングモードでは、分周クロックＤＩＶに代えて、第１基準クロックＲＥＦＡが、クロックＣＫＶによってリタイミングされる。リタイミング回路１１６におけるサンプリング遅延τＳＡＭによって、フィードバッククロックＦＢのエッジＥ１は、クロックＣＫＶのエッジＥ２に対して、τＳＡＭだけ遅延している。ＴＤＣ１０４およびＤＬＦ１０６を含むフィードバックループによって、第２基準クロックＲＥＦＢのエッジＥ４とフィードバッククロックＦＢのエッジＥ１の時間差がゼロとなるようにフィードバックがかかり、位相がロックされる。
【0053】
サブサンプリングモードでは、フィードバッククロックＦＢを、第１基準クロックＲＥＦＡのリタイミングにより生成する関係上、フィードバッククロックＦＢのエッジは、第１基準クロックＲＥＦＡのエッジよりも遅れることになる。したがってフィードバックをかけても、フィードバッククロックＦＢのエッジ（位相）を、第１基準クロックＲＥＦＡのエッジに揃えることはできない。そこで、リタイミングによりフィードバッククロックＦＢを生成する際の位相の遅れを考慮して、それを相殺できるように遅延回路１２２の遅延量τＦＢを定めることにより、第２基準クロックＲＥＦＢの位相（＝ＲＥＦＡ＋τＦＢ）と、リタイミングにより遅れたフィードバッククロックＦＢの位相（＝ＲＥＦＡ＋Δｔ＋τＳＡＭ）が、クロック信号ＣＫＶの１周期以内に含まれることとなり、位相同期をかけることが可能となる。
【0054】
図６（ａ）、（ｂ）は、サンプリングモードとサブサンプリングモードにおけるＤ－ＰＬＬ回路１００の動作を対比して示すタイムチャートである。図６（ａ）のサンプリングモードの動作は、図２のそれと同様である。相違点は、フィードバッククロックＦＢの位相が、第１基準クロックＲＥＦＡではなく、第２基準クロックＲＥＦＢの位相を基準としてロックされる点である。図６（ｂ）のサブサンプリングモードの動作は図５と同様である。
【0055】
以上がＤ－ＰＬＬ回路１００の動作である。続いてその利点を説明する。Ｄ－ＰＬＬ回路１００をサブサンプリングモードで動作させると、ＭＭＤ１１２の動作が停止するため、サンプリングモードに比べて消費電力を格段に低減することができる。
【0056】
なお、サブサンプリングモードは、出力クロックＯＵＴの周波数ｆＯＵＴが、その目標値（＝ｆＲＥＦ×Ｎ）にロックされた後は、低消費電力で位相同期を維持することができるが、ｆＯＵＴ≠ｆＲＥＦ×Ｎの状態から、ｆＯＵＴ＝ｆＲＥＦ×Ｎの状態に遷移させることができない。これはＭＭＤ１１２を使用しないため、逓倍比Ｎが回路動作に関与しないためである。
【0057】
そこで、モードセレクタ１３０によって、Ｄ－ＰＬＬ回路１００の動作状態を監視し、起動時や、位相同期が外れた状況では、一時的にイネーブル信号ＥＮをハイ（１）にして、サンプリングモードに設定することにより、ｆＯＵＴ＝ｆＲＥＦ×Ｎの状態に遷移させることができる。
【0058】
以上が実施の形態に係るＤ－ＰＬＬ回路１００の基本アーキテクチャである。続いて、Ｄ－ＰＬＬ回路１００の具体的な実装を、いくつかの実施例を参照して説明する。
【0059】
はじめに、サブサンプリングモードで生じうる問題を説明する。図７は、サブサンプリングモードにおけるＤ－ＰＬＬ回路１００の出力周波数ｆＯＵＴの波形図（シミュレーション）である。ｆＲＥＦ＝１０ＭＨｚ、Ｎ＝２４０＋０．５である。位相同期状態では、出力周波数ｆＯＵＴは、２４０５ＭＨｚ（＝２．４０５ＧＨｚ）に安定化される。
【0060】
図７には、－１ＭＨｚ、＋６ＭＨｚ，＋１１ＭＨｚの周波数妨害を注入したときの波形（i）～（iii）が示される。（i）に示すように、－１ＭＨｚの周波数妨害が導入された場合は、位相同期状態を維持することができる。
【0061】
サブサンプリングモードでは、幅が広い第１基準クロックＲＥＦＡを、クロックＣＫＶでリタイミングすることに起因して、リタイミングに使用されるクロックＣＫＶのエッジが、前後する。そのため、図７の（ii）で示すように、Ｎ'＝２４１＋０．５の状態で誤ってロックする可能性がある。あるいは、図７の（iii）で示すように、位相同期がかからず、周波数が振動するような状況に陥る可能性がある。
【0062】
つまり、モードセレクタ１３０は、Ｄ－ＰＬＬ回路１００の状態を監視して、図７の（ii）や（iii）の状況に陥らないように、Ｄ－ＰＬＬ回路１００のモードを制御できるように実装する必要がある。
【0063】
【0064】
モードセレクタ１３０Ａは、デッドゾーンディテクタ１４０およびステートマシン１３２を含む。デッドゾーンディテクタ１４０は、ＲＥＦＢとＦＢの位相誤差ｔＥＲＲが、デッドゾーンｔＤＺの範囲に含まれるか否かを判定し、範囲外であるとき第１レベル（たとえばハイ、１）、範囲内であるとき第２レベル（たとえばロー、０）となる検出信号ＯＤＺ（Out of Dead Zone）を生成する。
【0065】
デッドゾーンディテクタ１４０の構成は特に限定されないが、たとえば位相周波数検出器（ＰＦＤ：Phase Frequency Detector）１４２および判定部１４４を含む。ＰＦＤ１４２は、第２基準クロックＲＥＦＢとフィードバッククロックＦＢの位相差あるいは周波数差を比較し、比較結果にもとづく２個のパルス（ＵＰパルス、ＤＮパルス）を出力する。
【0066】
判定部１４４は、ＰＦＤ１４２の出力ＵＰ／ＤＮを受け、それらにもとづいて位相誤差ｔＥＲＲを生成する。そして位相誤差ｔＥＲＲが、デッドゾーンに含まれるか否かを判定し、ＯＤＺ信号を出力する。
【0067】
ステートマシン１３２は、ＯＤＺ信号を、基準クロックＲＥＦと同期させて、イネーブル信号ＥＮを生成する。ステートマシン１３２は、フリップフロップで構成することができる。
【0068】
以上がＤ－ＰＬＬ回路１００Ａの構成である。続いてその動作を説明する。図９（ａ）、（ｂ）は、図８のＤ－ＰＬＬ回路１００Ａにおけるモードセレクタ１３０Ａの動作を説明する図である。図９（ａ）は、デッドゾーンディテクタ１４０の入出力特性を示す。
【0069】
図９（ｂ）は、Ｄ－ＰＬＬ回路１００Ａ全体の動作を示す。時刻ｔ０より前は、サブサンプリングモードで動作している。何らかの要因で、フィードバッククロックＦＢと基準クロックＲＥＦＢの位相誤差ｔＥＲＲがデッドゾーンｔＤＺの範囲から外れると、ＯＤＺ信号が周期的にハイとなり、イネーブル信号ＥＮがハイ（１）となる。その結果、サンプリングモードに切り替わる。サンプリングモードで動作すると、位相誤差ｔＥＲＲが小さくなり、時刻ｔ２に、デッドゾーンｔＤＺの範囲内に戻ると、ＯＤＺ信号はローに戻る。これによりイネーブル信号ＥＮがローとなって、サブサンプリングモードに移行する。
【0070】
以上がＤ－ＰＬＬ回路１００Ａの動作である。デッドゾーンディテクタ１４０を実装してバックグランドで動作させることにより、図７の（iii）のように位相同期できない状況に陥るのを防止できる。
【0071】
（実施例２）
図１０は、実施例２に係るＤ－ＰＬＬ回路１００Ｂの回路図である。この実施例において、モードセレクタ１３０Ｂは、図７の波形（ii）で示すような、整数倍の周波数ジャンプを検出可能に構成される。
図１０は、実施例２に係るＤ－ＰＬＬ回路１００Ｂの回路図である。この実施例において、モードセレクタ１３０Ｂは、図７の波形（ii）で示すような、整数倍の周波数ジャンプを検出可能に構成される。
【0072】
モードセレクタ１３０Ｂは、デッドゾーンディテクタ１４０、ステートマシン１３２に加えて、間欠動作周波数ロックループ（ＦＬＬ：Frequency Locked Loop）１５０を備える。間欠動作ＦＬＬを、ＤＣ－ＦＬＬ（Duty Cycled FLL）とも表記する。
【0073】
間欠動作ＦＬＬ１５０は、ＦＬＬ１５２およびデューティサイクルコントローラ１５４を含む。
【0074】
ＦＬＬ１５２は、イネーブルとディセーブルが切り替え可能に構成される。ＦＬＬ１５２は、イネーブル状態において、クロック信号ＣＫＶ（ＯＵＴ）の周波数と、基準クロックＲＥＦの周波数の関係を監視し、クロック信号ＣＫＶの周波数が、ＦＣＷにもとづいて決まる目標周波数から逸脱すると、周波数ロックエラー信号ＦＬＥをアサート（たとえばハイ）する。裏を返すと、ＦＬＬ１５２は、基準クロックＲＥＦの周期が、クロック信号ＣＫＶの周期の何倍であるかを監視し、ＦＣＷにもとづく逓倍比と一致するか否かを判定する。ステートマシン１３２は、周波数ロックエラー信号ＦＬＥのアサートに応答して、イネーブル信号ＥＮをハイに切り替える。
【0075】
ＦＬＬ１５２の構成は限定されないが、たとえば周波数検出器１６０、減算器１７０、比較器１７２を含む。周波数検出器１６０は、基準クロックＲＥＦの周期の整数倍（この例ではＫ＝４倍）の間、クロック信号ＣＫＶをカウントする。周波数ロックした状態では、このカウント値は、ＦＣＷ（逓倍数）のＫ倍となる。
【0076】
周波数検出器１６０は、分周器１６２、Ｄフリップフロップ１６４、１６８、カウンタ１６６を含む。分周器１６２は、基準クロックＲＥＦを１／Ｋ分周（Ｋ＝４）する。分周されたクロックは、フリップフロップ１６４においてクロックＣＫＶと同期される。カウンタ１６６は、クロックＣＫＶのパルス数をカウントする。フリップフロップ１６８は、分周器１６２の出力のタイミングで、カウンタ１６６のカウント値を取り込む。フリップフロップ１６８の出力は、基準クロックＲＥＦの周期のＫ倍の期間に、クロックＣＫＶが何個含まれるかを示す。
【0077】
減算器１７０は、フリップフロップ１６８の出力と、その目標値（Ｋ×ＦＣＷ）の差分（周波数誤差）を算出する。比較器１７２は、減算器１７０の出力をしきい値と比較し、周波数誤差が許容値を超える場合に、周波数ロックエラー信号ＦＬＥをアサートする。
【0078】
ＦＬＬ１５２は高周波信号（ｆＯＵＴ＝２．４ＧＨｚ）で動作するカウンタ１６６を含むため、常時動作させておくと、消費電力が大きくなる。そこで、デューティサイクルコントローラ１５４によって、所定のデューティ比を有する制御パルスＤＣを生成し、この制御パルスＤＣにもとづいてＦＬＬ１５２を間欠動作させる。たとえばデューティ比は１％以下、たとえば０．５％程度とすることができる。これにより、ＦＬＬ１５２の消費電力を削減できる。
【0079】
以上がＤ－ＰＬＬ回路１００Ｂの構成である。続いてその動作を説明する。図１１は、Ｄ－ＰＬＬ回路１００Ｂにおけるモードセレクタ１３０Ｂの動作を説明する図である。
【0080】
間欠動作ＦＬＬ１５０は、所定の周期でオン、オフを繰り返す。そして、オンの期間において、周波数エラーが検出されると、サンプリングモードに遷移し、周波数ロックするように動作する。
【0081】
図１１には、Ｄ－ＰＬＬ回路１００Ｂの消費電力が示される。間欠動作ＦＬＬ１５０の停止期間中の消費電力はたとえば２６２μＷである。間欠動作ＦＬＬ１５０の動作期間中は、Ｄ－ＰＬＬ回路１００Ｂの消費電力が跳ね上がる（たとえば７６２μＷ）が、デューティ比が０．５％であるとき、平均の消費電力ＰＡＶＥは２６５μＷであり、わずかに３μＷの増加に抑えることができる。
【0082】
以上がＤ－ＰＬＬ回路１００Ｂの動作である。モードセレクタ１３０Ｂによれば、整数倍の周波数ジャンプを検出でき、その場合にサンプリングモードで動作させることにより、図７の（ii）のように誤った状態で位相同期し続けるのを防止できる。なお、図１０のモードセレクタ１３０Ｂは、間欠動作ＦＬＬ１５０に加えてデッドゾーンディテクタ１４０を備えるため、実施例１と同様に、図７（iii）の状態に陥るのも防止することができる。
【0083】
図１２は、図８のＤ－ＰＬＬ回路１００Ｂの出力周波数ｆＯＵＴの波形図（シミュレーション）である。図７と同様に、－１ＭＨｚ、＋６ＭＨｚ，＋１１ＭＨｚの周波数妨害が注入したときの波形（i）～（iii）が示される。（i）に示すように、－１ＭＨｚの周波数妨害が導入された場合は、位相同期状態を維持することができる。
【0084】
（ii）に示すように、＋１１ＭＨｚの周波数妨害が導入された場合は、間欠動作ＦＬＬ１５０デッドゾーンディテクタ１４０によって異常状態を検出し、サンプリングモードに切り替えることにより、正しい位相同期状態に戻すことができる。なお、波形（ii）において、周波数が高い状態がしばらく持続しているが、これは間欠動作ＦＬＬ１５０を間欠動作させることに起因する検出遅延である。
【0085】
（iii）に示すように、＋６ＭＨｚの周波数妨害が導入された場合は、デッドゾーンディテクタ１４０によって異常状態を検出し、サンプリングモードに切り替えることにより、正しい位相同期状態に戻すことができる。
【0086】
（実施例３）
図１３は、実施例３に係るＤ－ＰＬＬ回路１００Ｃの回路図である。Ｄ－ＰＬＬ回路１００Ｃには、精度の荒い（Coarse）第２ＰＬＬ回路１８０が追加されている。第２ＰＬＬ回路１８０には、イネーブル信号ＥＮがハイのときにクロックＣＫＧが供給される。第２ＰＬＬ回路１８０は、イネーブル信号ＥＮがハイの期間、つまりサブサンプリングモードにおいて動作状態となり、ＰＦＤ１８２の出力（ＵＰ／ＤＮ）にもとづいて、ＤＣＯ１０８の周波数をフィードバック制御する。つまり図１３のＤ－ＰＬＬ回路１００Ｃは、ＴＤＣ１０４およびＤＬＦ１０６を含む精度の高い（Fine）フィードバックループと、ＰＦＤ１８２および第２ＰＬＬ１８０を含む精度の粗い（Coarse）フィードバックループが並列動作する。ＰＦＤ１８２は、モードセレクタ１３０に内蔵されるＰＦＤ１４２を流用することができる。なお実施例３においてモードセレクタ１３０の構成は限定されず、実施例１、２あるいはその他の構成を採用することができる。
図１３は、実施例３に係るＤ－ＰＬＬ回路１００Ｃの回路図である。Ｄ－ＰＬＬ回路１００Ｃには、精度の荒い（Coarse）第２ＰＬＬ回路１８０が追加されている。第２ＰＬＬ回路１８０には、イネーブル信号ＥＮがハイのときにクロックＣＫＧが供給される。第２ＰＬＬ回路１８０は、イネーブル信号ＥＮがハイの期間、つまりサブサンプリングモードにおいて動作状態となり、ＰＦＤ１８２の出力（ＵＰ／ＤＮ）にもとづいて、ＤＣＯ１０８の周波数をフィードバック制御する。つまり図１３のＤ－ＰＬＬ回路１００Ｃは、ＴＤＣ１０４およびＤＬＦ１０６を含む精度の高い（Fine）フィードバックループと、ＰＦＤ１８２および第２ＰＬＬ１８０を含む精度の粗い（Coarse）フィードバックループが並列動作する。ＰＦＤ１８２は、モードセレクタ１３０に内蔵されるＰＦＤ１４２を流用することができる。なお実施例３においてモードセレクタ１３０の構成は限定されず、実施例１、２あるいはその他の構成を採用することができる。
【0087】
実施例３によれば、粗い第２ＰＬＬ１８０を追加することにより、サブサンプリングモードにおいて、位相の引き込み速度を高速化することができる。
【0088】
続いてＤ－ＰＬＬ回路１００の変形例を説明する。
【0089】
（変形例１）
図１０のモードセレクタ１３０Ｂからデッドゾーンディテクタ１４０を省略した回路も、一実施例として有効である。この場合、位相同期がかからないエラーを、別の手法によって対処すればよい。
図１０のモードセレクタ１３０Ｂからデッドゾーンディテクタ１４０を省略した回路も、一実施例として有効である。この場合、位相同期がかからないエラーを、別の手法によって対処すればよい。
【0090】
（変形例２）
実施の形態では、分数分周型（Fractional-N）のＰＬＬについて説明したがその限りでなく、整数分周型（Integer-N）にも本発明は適用可能である。この場合、ＤＴＣ１０２とコントローラ１１４を削除し、ＭＭＤ１１２を単なる分周器（Divider）に置き換えればよい。
実施の形態では、分数分周型（Fractional-N）のＰＬＬについて説明したがその限りでなく、整数分周型（Integer-N）にも本発明は適用可能である。この場合、ＤＴＣ１０２とコントローラ１１４を削除し、ＭＭＤ１１２を単なる分周器（Divider）に置き換えればよい。
【0091】
（変形例３）
また本発明は、Ｄ－ＰＬＬ回路のみでなく、アナログＰＬＬ回路にも適用可能である。この場合、ＴＤＣ１０４、ＤＬＦ１０６、ＤＣＯ１０８のセットを、位相周波数比較器（ＰＦＤ）、チャージポンプ回路、アナログループフィルタ、電圧制御発振器（ＶＣＯ）に置き換えればよい。
また本発明は、Ｄ－ＰＬＬ回路のみでなく、アナログＰＬＬ回路にも適用可能である。この場合、ＴＤＣ１０４、ＤＬＦ１０６、ＤＣＯ１０８のセットを、位相周波数比較器（ＰＦＤ）、チャージポンプ回路、アナログループフィルタ、電圧制御発振器（ＶＣＯ）に置き換えればよい。
【0092】
（ＤＣＯ）
Ｄ－ＰＬＬ回路１００において、あるいはその他のアプリケーションにおいて、ＤＣＯは重要な要素技術である。図１４（ａ）、（ｂ）は、従来のＤＣＯ２００Ｒの回路図である。ＤＣＯ２００Ｒは、ＣＭＯＳオシレータであり、入出力がクロスカップルされたインバータのペア２０２，２０４と、インバータのペア２０２，２０４の出力間に設けられたタンク回路２０６、インバータのペア２０２，２０４にバイアス電流を供給する電流源２０８を備える。タンク回路２０６は、インダクタＬと可変キャパシタＣを含む並列共振回路である。抵抗Ｒｓは、インダクタＬの直列抵抗成分である。可変キャパシタＣの容量値は、デジタル制御可能となっており、ＤＣＯ２００Ｒは、タンク回路２０６のインピーダンスに応じた発振周波数で発振する。
Ｄ－ＰＬＬ回路１００において、あるいはその他のアプリケーションにおいて、ＤＣＯは重要な要素技術である。図１４（ａ）、（ｂ）は、従来のＤＣＯ２００Ｒの回路図である。ＤＣＯ２００Ｒは、ＣＭＯＳオシレータであり、入出力がクロスカップルされたインバータのペア２０２，２０４と、インバータのペア２０２，２０４の出力間に設けられたタンク回路２０６、インバータのペア２０２，２０４にバイアス電流を供給する電流源２０８を備える。タンク回路２０６は、インダクタＬと可変キャパシタＣを含む並列共振回路である。抵抗Ｒｓは、インダクタＬの直列抵抗成分である。可変キャパシタＣの容量値は、デジタル制御可能となっており、ＤＣＯ２００Ｒは、タンク回路２０６のインピーダンスに応じた発振周波数で発振する。
【0093】
図１４（ｂ）には、タンク回路２０６の等価回路が示される。この等価回路における等価並列抵抗ＲＴＡＮＫは、ＲＴＡＮＫ＝ωＬ・Ｑで与えられる。Ｑは、図１２のＬＣ共振回路のＱ値であり、Ｑ＝ωＬ／Ｒｓで表される。
【0094】
図１４（ａ）のＤＣＯ２００Ｒの出力の振幅ＶＡＭＰは、式（１）で表され、等価並列抵抗ＲＴＡＮＫおよびバイアス電流ＩＢＩＡＳに比例する。
ＶＡＭＰ≒４／π×ＲＴＡＮＫ×ＩＢＩＡＳ …（１）
ＶＡＭＰ≒４／π×ＲＴＡＮＫ×ＩＢＩＡＳ …（１）
【0095】
ＤＣＯ２００Ｒの消費電力を削減するためにはバイアス電流ＩＢＩＡＳを減らす必要がある。ところがＤＣＯ２００Ｒを安定的に発振させるためには、出力の振幅ＶＡＭＰをある程度大きくする必要があるため、バイアス電流ＩＢＩＡＳの減少と引き換えに、抵抗ＲＴＡＮＫを増加させる必要がある。しかしながら、タンク回路２０６をＭＭＩＣ（Monolithic Microwave Integrated Circuit）化してＣＭＯＳ回路と同じチップに集積化する場合、抵抗ＲＴＡＮＫのはせいぜい２００～１０００Ω程度である。
【0096】
したがって、図１４（ａ）のＤＣＯ２００Ｒの消費電力は、タンク回路のインピーダンスによって制約を受けてしまう。以下では、消費電力をさらに低減することが可能な新規なＤＣＯについて説明する。
【0097】
図１５は、実施の形態に係るＤＣＯ２００の基本アーキテクチャを示す回路図である。ＤＣＯ２００は、上側ユニット２１０と、下側ユニット２２０を備える。上側ユニット２１０は、クロスカップルされた回路要素のペア２１２，２１４と、タップＴ１が設けられたインダクタ（一次巻線）Ｌ１と、を含む。インダクタＬ１は、回路要素のペア２１２，２１４の出力の間（入力の間）に接続される。インダクタＬ１のタップＴ１は電源ＶＤＤと直接接続され、あるいは後述のようにバイアス電流源が接続される。
【0098】
図１５において、回路要素２１２，２１４は、ＮＭＯＳトランジスタであり、ＮＭＯＳトランジスタのソース同士は、基準ノード２１６と接続される。
【0099】
同様に下側ユニット２２０は、クロスカップルされた回路要素のペア２２２，２２４と、タップＴ２が設けられたインダクタＬ２（二次巻線）と、を含む。インダクタＬ２は、回路要素のペア２２２，２２４の出力の間（入力の間）に接続される。
【0100】
下側ユニット２２０のタップＴ２は、上側ユニット２１０の基準ノード２１６と接続される。この基準ノード２１６はキャパシタ２４２と接続され、仮想接地となる。このノードをＣＥＮと表記する。
【0101】
回路要素２２２，２２４もまた、ＮＭＯＳトランジスタであり、ＮＭＯＳトランジスタのソース同士は共通に接続される。ＮＭＯＳトランジスタ２２２，２２４のソースは、基準ノード２２６と接続される。基準ノード２２６にはバイアス電流源２４０と接続される。
【0102】
図１５の上側ユニット２１０、下側ユニット２２０のように、クロスカップルされた回路要素がＮＭＯＳトランジスタであるものを、Ｎ型ユニットと称する。
【0103】
上側ユニット２１０のインダクタＬ１と、下側ユニット２２０のインダクタＬ２は結合されており、トランス２３０を形成している。インダクタＬ１の巻線Ｌｓと、インダクタＬ２の巻線Ｌｐの結合係数をｋとする。
【0104】
上側ユニット２１０には、可変キャパシタＣｖが接続される。可変キャパシタＣｖは、トランス２３０とともにＬＣタンク回路を形成しており、ＤＣＯ２００は、可変キャパシタＣｖの容量値に応じた周波数で発振する。出力の取り出し箇所は特に限定されないが、たとえば、下側ユニット２２０のＮＭＯＳトランジスタ２２２，２２４のドレインから取り出してもよい。
【0105】
【0106】
図１６において、出力信号ＯＵＴＰの振幅ＶＡＭＰは、式（２）で表される。
ＶＡＭＰ≒４／π×ＩＢＩＡＳ×ＲＴＡＮＫＰ×ＧＴＦ …（２）
ＧＴＦは、トランス２３０によるゲインであり、式（３）で表される。
ＧＴＦ＝ｋ２・Ｌｓ／Ｌｐ＋ｋ√（Ｌｓ／Ｌｐ）＋ＲＴＡＮＫＳ／ＲＴＡＮＫＰ …（３）
ＧＴＦは、たとえば２以上の値をとることができ、本発明者らが設計した回路ではＧＴＦ＝４．３５であった。
ＶＡＭＰ≒４／π×ＩＢＩＡＳ×ＲＴＡＮＫＰ×ＧＴＦ …（２）
ＧＴＦは、トランス２３０によるゲインであり、式（３）で表される。
ＧＴＦ＝ｋ２・Ｌｓ／Ｌｐ＋ｋ√（Ｌｓ／Ｌｐ）＋ＲＴＡＮＫＳ／ＲＴＡＮＫＰ …（３）
ＧＴＦは、たとえば２以上の値をとることができ、本発明者らが設計した回路ではＧＴＦ＝４．３５であった。
【0107】
図１７は、バイアス電流ＩＢＩＡＳと出力信号の振幅ＶＡＭＰの関係を示す図（シミュレーション）である。（i）は、図１５のＤＣＯ２００の特性を、（ii）は、従来のＤＣＯ２００Ｒの特性を示す。同じバイアス電流で比較すると、図１５のＤＣＯ２００によれば、従来比で４６％も振幅を大きくできる。言い換えれば、同じ振幅を得るために必要なバイアス電流を大幅に削減できる。
【0108】
続いてＤＣＯ２００の変形例を説明する。
【0109】
【0110】
Ｐ型ユニットは、Ｎ型ユニットにおける回路要素２１２，２１４のペアをＰＭＯＳトランジスタに置換して、天地を反転した構成である。具体的にはインダクタＬ１は、ＰＭＯＳトランジスタ２１２，２１４のドレインの間に接続され、インダクタＬ１のタップが仮想接地ラインＣＥＮと接続される。またＰＭＯＳトランジスタ２１２，２１４のソースが基準ノード２１６となり、電源電圧ＶＤＤが供給される。
【0111】
図１９は、変形例２に係るＤＣＯ２００Ｂの回路図である。この変形例２では、上側ユニット２１０および下側ユニット２２０が、ＣＭＯＳ型（プッシュプル型）ユニットで構成される。
【0112】
ＣＭＯＳ型ユニットは、クロスカップルされる回路要素のペアが、ＣＭＯＳインバータである。またインダクタＬのタップは省略することができる。
【0113】
【0114】
上側ユニット２１０と下側ユニット２２０の組み合わせは、上述のそれらに限定されない。図２０（ａ）は、上側ユニット２１０がＣＭＯＳ型、下側ユニット２２０がＮＭＯＳ型である。図２０（ｂ）は、上側ユニット２１０、下側ユニット２２０がともにＰＭＯＳ型である。図２０（ｃ）は、上側ユニット２１０がＮＭＯＳ型、下側ユニット２２０がＣＭＯＳ型である。図２０（ｄ）は、上側ユニット２１０がＰＭＯＳ型、下側ユニット２２０がＣＭＯＳ型である。
【0115】
【0116】
またＤＣＯ２００の出力信号は、上側ユニット２１０側から取り出してもよいし、下側ユニット２２０側から取り出してもよい。また可変キャパシタＣｖを、下側ユニット２２０側に接続してもよい。
【0117】
（ＴＤＣ）
Ｄ－ＰＬＬ回路１００において、あるいはその他のアプリケーションにおいて、デジタル－時間変換器（ＤＴＣ）もまた重要な要素技術である。
Ｄ－ＰＬＬ回路１００において、あるいはその他のアプリケーションにおいて、デジタル－時間変換器（ＤＴＣ）もまた重要な要素技術である。
【0118】
図２１は、従来のＤＴＣ３００Ｒの回路図である。このＤＴＣ３００Ｒは、シングルスロープ（Single Slope）ＤＴＣと称される。ＤＴＣ３００Ｒは、充電回路３０２、キャパシタ３０４、スイッチＳ１～Ｓ３、インバータ３０６，３０８、ＤＡＣ（Ｄ／Ａコンバータ）３１０を備える。ＤＴＣ３００Ｒは、入力信号ＩＮに、デジタルの制御コードＣＯＤＥに応じた遅延を与え、出力する。ＤＡＣ３０９は、制御コードＣＯＤＥに応じたアナログ電圧ＶＤＡＣを出力する。充電回路３０２は、第１スイッチＳ１がオンの状態においてキャパシタ３０４を充電する。インバータ３０６は、キャパシタ３０４の電圧ＶＰを、しきい値ＶＴＨ（＝ＶＤＤ／２）と比較する比較手段（比較回路）として機能する。第３スイッチＳ３は、オン状態において、キャパシタ３０４を放電し、電圧ＶＰを初期化する。
【0119】
【0120】
時刻ｔ１に第２スイッチＳ２がオンとなり、キャパシタ３０４がＤＡＣ３０９の出力電圧ＶＤＡＣによって充電される。これによりＶＰ＝ＶＤＡＣとなる。
【0121】
時刻ｔ２に、入力信号ＩＮに応答して、第１スイッチＳ１がオンとなる。その結果、充電回路３０２の電流ＩＣによってキャパシタ３０４が充電され、電圧ＶＰがリニアに増大する。
【0122】
時刻ｔ３に、電圧ＶＰがしきい値ＶＴＨに達すると、出力ＯＵＴが変化する。入力ＩＮに対する出力ＯＵＴの遅延量τは、
τ＝（ＶＴＨ－ＶＤＡＣ）×Ｃ／ＩＣ
となる。Ｃはキャパシタ３０４の容量である。
τ＝（ＶＴＨ－ＶＤＡＣ）×Ｃ／ＩＣ
となる。Ｃはキャパシタ３０４の容量である。
【0123】
本発明者は、図２１のＤＴＣ３００Ｒについて検討した結果、以下の課題を認識するに至った。
【0124】
すなわち、図２２のタイムチャートから分かるように、充電回路３０２が生成する電流のうち、遅延Ｄｅｌａｙに寄与するのは一部分だけであり、残りは無駄となっている。本発明者らが検討したところ、期間Ｔ１とＴ２において、電流源により５８％もの電力が消費されている。
【0125】
言い換えれば、ＤＴＣ３００Ｒには、消費電力削減の余地があるといえる。以下では、消費電力を削減したＤＴＣについて説明する。
【0126】
図２３は、実施の形態に係るＤＴＣ３００の回路図である。ＤＴＣ３００は、スロープ発生回路３１０、プリチャージ回路３２０、比較手段（比較回路）３３０、制御回路３４０を備える。
【0127】
スロープ発生回路３１０は、キャパシタ３１２、電流源３１４および第１スイッチＳ１を含む。電流源３１４は、キャパシタ３１２に定電流Ｉｃを供給し、キャパシタ３１２に、一定の傾きで変化するスロープ電圧ＶＰを発生させる。第１スイッチＳ１は、定電流Ｉｃをカットオフするために設けられる。第１スイッチＳ１は、電流源３１４の内部に組み込んでもよい。
【0128】
プリチャージ回路３２０は、キャパシタ３１２に、制御コードＣＯＤＥに応じたアナログ電圧ＶＤＡＣを印加する。プリチャージ回路３２０は、Ｄ／Ａコンバータ３２２と第２スイッチＳ２を含む。第２スイッチＳ２がオンのとき、Ｄ／Ａコンバータ３２２の出力電圧ＶＤＡＣがキャパシタ３１２に印加され、第２スイッチＳ２がオフのとき、Ｄ／Ａコンバータ３２２はキャパシタ３１２から切り離される。なおＤ／Ａコンバータ３２２が、出力がハイインピーダンスの状態を取り得る場合、第２スイッチＳ２は省略し、Ｄ／Ａコンバータ３２２を制御することで、第２スイッチＳ２がオフの状態を実現してもよい。
【0129】
比較手段３３０は、キャパシタ３１２に生ずるスロープ電圧ＶＰをしきい値ＶＴＨと比較し、比較結果に応じた出力信号ＯＵＴを生成する。比較手段３３０は、カスケードに接続された二段のインバータ３３２，３３４を含んでもよい。初段のインバータ３３２によって、スロープ電圧ＶＰがインバータ３３２のしきい値と比較され、比較結果に応じた２値の信号に変換される。後段のインバータ３３４は、信号の論理値を変換し、および／または負荷を駆動するのに十分な低インピーダンスを提供するために設けられている。
【0130】
好ましくは比較手段３３０は、オン、オフが切り替え可能に構成され、そのために第３スイッチＳ３が設けられる。第３スイッチＳ３は、インバータ３３２と接地の間に設けられる。第３スイッチＳ３は、電源ライン側に挿入してもよい。
【0131】
制御回路３４０は、入力信号ＩＮと出力信号ＯＵＴに応じて、スロープ発生回路３１０およびプリチャージ回路３２０を制御する。
【0132】
制御回路３４０は、プリチャージ期間においてプリチャージ回路３２０をオンとする。具体的には第２スイッチＳ２をオンとする。これにより、キャパシタ３１２が、電圧ＶＤＡＣにより充電される。プリチャージ期間の長さは、Ｄ／Ａコンバータ３２２の出力インピーダンスとキャパシタ３１２の容量Ｃに応じて決まる時定数、言い換えれば充電に要する時間を考慮して決めればよい。
【0133】
また制御回路３４０は、プリチャージ期間において比較手段３３０をオフする。具体的には第３スイッチＳ３をオフとする。
【0134】
また制御回路３４０は、入力信号ＩＮに応答してスロープ期間に遷移する。制御回路３４０は、スロープ期間においてプリチャージ回路３２０をオフ、スロープ発生回路３１０をオンとする。具体的には、第２スイッチＳ２をオフ、第１スイッチＳ１をオン、第３スイッチＳ３をオンとする。
【0135】
スロープ期間において、スロープ発生回路３１０がオンとなると、スロープ電圧ＶＰが一定の傾きで変化する。そしてスロープ電圧ＶＰがしきい値ＶＴＨとクロスすると、出力信号ＯＵＴが遷移する。
【0136】
制御回路３４０は、出力信号ＯＵＴの遷移に応答してスロープ発生回路３１０をオフし、定電流ＩＣを遮断する。制御回路３４０はこの一連の動作を繰り返す。
【0137】
図２４は、制御回路３４０の構成例を示す回路図である。制御回路３４０はロジック回路で構成される。制御回路３４０は、第１エッジ検出回路３４２、第２エッジ検出回路３４４、第１遅延回路３４６、第２遅延回路３４８、第１フリップフロップＦＦ１、第２フリップフロップＦＦ２、第１インバータＩＮＶ１、第２インバータＩＮＶ２を含む。
【0138】
第１エッジ検出回路３４２は、入力信号ＩＮのポジエッジ（立ち上がりエッジ、リーディングエッジともいう）に応答し、所定のパルス幅を有する第１パルス信号Ｓｐ１を生成する。第２エッジ検出回路３４４は、出力信号ＯＵＴのポジエッジに応答し、所定のパルス幅を有する第２パルス信号Ｓｐ２を生成する。
【0139】
第１遅延回路３４６は、第１パルス信号Ｓｐ１を遅延量τ１だけ遅延し、遅延後の信号を第１フリップフロップＦＦ１のセット端子（Ｓ）に供給する。この遅延量τ１によって、第３スイッチＳ３が確実にオンとなり、電圧比較が可能な状態になってから、第１スイッチＳ１がオンとなることが保証される。また第１フリップフロップＦＦ１のリセット端子（Ｒ）には、第２パルス信号Ｓｐ２が入力される。第１スイッチＳ１のオン、オフは、第１フリップフロップＦＦ１の出力Ｓｉｇ１によって制御される。
【0140】
第２遅延回路３４８は、第２パルス信号Ｓｐ２を遅延量τ２だけ遅延し、第２フリップフロップＦＦ２のセット端子に供給する。キャパシタ電圧ＶＰがしきい値ＶＴＨに達した後、出力ＯＵＴが完全にハイ（ＶＤＤ）に立ち上がるまでには、インバータ３３２およびインバータ３３４の二段分の遅延がある。そこで、遅延量τ２を導入することにより、出力ＯＵＴが完全にハイ（ＶＤＤ）に立ち上がってから、第３スイッチＳ３をオフすることができる。
【0141】
また第２フリップフロップＦＦ２のリセット端子には、第１パルス信号Ｓｐ１が入力される。第２スイッチＳ２および第３スイッチＳ３は、第２フリップフロップＦＦ２の状態にもとづいて制御される。具体的には、第２フリップフロップＦＦ２の出力Ｑの反転信号Ｓｉｇ３が、第３スイッチＳ３に供給され、第２フリップフロップＦＦ２の反転出力ＱＢの反転信号Ｓｉｇ２が、第２スイッチＳ２に供給される。
【0142】
第２フリップフロップＦＦ２は、第１パルス信号Ｓｐ１のネガエッジのタイミングでリセットされる。したがって、第２スイッチＳ２がオン、第３スイッチＳ３がオフするタイミングは、第１パルス信号Ｓｐ１のパルス幅で規定される。
【0143】
【0144】
時刻ｔ０に、第２スイッチＳ２がオンとなり、キャパシタ３１２が、ＤＡＣ３０９によって充電される。これによりキャパシタの電圧ＶＰは、制御コードに応じた電圧値ＶＤＡＣとなる。
【0145】
時刻ｔ１に、入力信号ＩＮがハイに遷移すると、第１スイッチＳ１がオンとなり、キャパシタ３１２が電流源３１４が生成する電流ＩＣによって充電され、キャパシタ３１２の電圧ＶＰが一定の傾きで増大する。このとき、第３スイッチＳ３もオンとなり、インバータ３０６が電圧比較可能な状態となる。
【0146】
時刻ｔ２に、電圧ＶＰがしきい値ＶＴＨに達すると、出力ＯＵＴがハイに遷移する。これに応答して、制御回路３４０は、第１スイッチＳ１をオフする。その結果、キャパシタ３１２への充電が停止する。その結果、電圧ＶＰは、しきい値電圧ＶＴＨの近傍に維持される。その後、第２遅延回路３４８の遅延量に相当する時間の経過後の時刻ｔ３に、第２スイッチＳ２がオンし、第３スイッチＳ３がオフとなる。以上が１サイクルの動作である。続いてその利点を説明する。
【0147】
図２６は、本実施の形態に係るＤＴＣの動作波形（i）と、従来のＤＴＣの動作波形（ii）を示す図である。本実施の形態では、従来に比べて、キャパシタ３１２の電圧ＶＰの変動が最小限に抑制されている。つまり、キャパシタ３１２に対する電荷の無駄な供給、キャパシタ３１２からの電荷の無駄な放出が削減され、消費電力を削減できる。特に、本実施の形態において、第１スイッチＳ１は、スロープ発生期間のみオンとなる。言い換えれば電流源３１４が生成する電流ＩＣは１００％、スロープの生成に使用されることとなり、消費電力を削減できる。
【0148】
また、第３スイッチＳ３をインバータ３０６の経路上に配置し、電圧比較の期間のみオンすることとした。これにより、ＤＡＣ３０９の出力電圧ＶＤＡＣがインバータ（コンパレータ）３０６のしきい値ＶＴＨに近いときに、インバータ３０６に貫通電流が流れるのを防止でき、さらに消費電力を削減できる。
【0149】
図２３において、比較手段３３０を電圧コンパレータで構成してもよい。この場合、スイッチＳ３を電圧コンパレータに組み込んで、電圧コンパレータのバイアス電流を遮断するようにしてもよい。
【0150】
実施の形態にもとづき、具体的な用語を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。
【産業上の利用可能性】
【0151】
本発明は、電子回路に利用できる。
【符号の説明】
【0152】
１００ Ｄ－ＰＬＬ回路
１０２ ＤＴＣ
１０４ ＴＤＣ
１０６ ＤＬＦ
１０８ ＤＣＯ
１１０ バッファ
１１２ ＭＭＤ
１１３ ゲート回路
１１４ コントローラ
１１６ リタイミング回路
１２０ マルチプレクサ
１２２ 遅延回路
１３０ モードセレクタ
１３２ ステートマシン
１４０ デッドゾーンディテクタ
１４２ ＰＦＤ
１４４ 判定部
１５０ 間欠動作ＦＬＬ
１５２ ＦＬＬ
１５４ デューティサイクルコントローラ
１６０ 周波数検出器
１６２ 分周器
１６４ フリップフロップ
１６６ カウンタ
１６８ フリップフロップ
１７０ 減算器
１７２ 比較器
１８０ 第２ＰＬＬ
２００ ＤＣＯ
２１０ 上側ユニット
２２０ 下側ユニット
２３０ トランス
３００ ＤＴＣ
３１０ スロープ発生回路
３１２ キャパシタ
３１４ 電流源
Ｓ１ 第１スイッチ
３２０ プリチャージ回路
３２２ Ｄ／Ａコンバータ
Ｓ２ 第２スイッチ
３３０ 比較手段
３３２，３３４ インバータ
３４０ 制御回路
３４２ 第１エッジ検出回路
３４４ 第２エッジ検出回路
３４６ 第１遅延回路
３４８ 第２遅延回路
ＦＦ１ 第１フリップフロップ
ＦＦ２ 第２フリップフロップ
ＩＮＶ１ 第１インバータ
ＩＮＶ２ 第２インバータ
１０２ ＤＴＣ
１０４ ＴＤＣ
１０６ ＤＬＦ
１０８ ＤＣＯ
１１０ バッファ
１１２ ＭＭＤ
１１３ ゲート回路
１１４ コントローラ
１１６ リタイミング回路
１２０ マルチプレクサ
１２２ 遅延回路
１３０ モードセレクタ
１３２ ステートマシン
１４０ デッドゾーンディテクタ
１４２ ＰＦＤ
１４４ 判定部
１５０ 間欠動作ＦＬＬ
１５２ ＦＬＬ
１５４ デューティサイクルコントローラ
１６０ 周波数検出器
１６２ 分周器
１６４ フリップフロップ
１６６ カウンタ
１６８ フリップフロップ
１７０ 減算器
１７２ 比較器
１８０ 第２ＰＬＬ
２００ ＤＣＯ
２１０ 上側ユニット
２２０ 下側ユニット
２３０ トランス
３００ ＤＴＣ
３１０ スロープ発生回路
３１２ キャパシタ
３１４ 電流源
Ｓ１ 第１スイッチ
３２０ プリチャージ回路
３２２ Ｄ／Ａコンバータ
Ｓ２ 第２スイッチ
３３０ 比較手段
３３２，３３４ インバータ
３４０ 制御回路
３４２ 第１エッジ検出回路
３４４ 第２エッジ検出回路
３４６ 第１遅延回路
３４８ 第２遅延回路
ＦＦ１ 第１フリップフロップ
ＦＦ２ 第２フリップフロップ
ＩＮＶ１ 第１インバータ
ＩＮＶ２ 第２インバータ
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】