特許 7503173 半導体パッケージ構造とその回路基板

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-06-11

(45)【発行日】2024-06-19

(54)【発明の名称】半導体パッケージ構造とその回路基板

(51)【国際特許分類】

   H01L 23/12 20060101AFI20240612BHJP

   H05K 1/02 20060101ALI20240612BHJP

【ＦＩ】

H01L23/12 Q

H05K1/02 C

【請求項の数】 16

(21)【出願番号】P 2023076285

(22)【出願日】2023-05-02

(65)【公開番号】P2024006975

(43)【公開日】2024-01-17

【審査請求日】2023-05-26

(31)【優先権主張番号】111124552

(32)【優先日】2022-06-30

(33)【優先権主張国・地域又は機関】TW

(73)【特許権者】

【識別番号】311005208

【氏名又は名称】▲き▼邦科技股▲分▼有限公司

(74)【代理人】

【識別番号】110003214

【氏名又は名称】弁理士法人服部国際特許事務所

(72)【発明者】

【氏名】林 為騰

(72)【発明者】

【氏名】▲黄▼ 惠愈

(72)【発明者】

【氏名】▲ちゃん▼ 清棋

(72)【発明者】

【氏名】張 世杰

【審査官】清水 稔

(56)【参考文献】

【文献】特開２０００－３０６９５８（ＪＰ，Ａ）

【文献】特開２００６－２１６９５０（ＪＰ，Ａ）

【文献】特開２０２１－１２９０９９（ＪＰ，Ａ）

【文献】特開２００１－２３０２７４（ＪＰ，Ａ）

【文献】特開２００５－１７５１１３（ＪＰ，Ａ）

【文献】特開２００９－２８９９１４（ＪＰ，Ａ）

【文献】登録実用新案第３２２８８４２（ＪＰ，Ｕ）

【文献】米国特許出願公開第２００１／００１３６４１（ＵＳ，Ａ１）

【文献】米国特許出願公開第２０２１／０２５７２８７（ＵＳ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２３／１２

Ｈ０５Ｋ １／０２

(57)【特許請求の範囲】

【請求項1】

回路基板であって、回路設置エリア、チップ実装エリア、及び導流エリアが定義されている表面を有し、前記回路設置エリアは前記チップ実装エリアの外側に位置し、前記チップ実装エリアの第１境界線及び第２境界線は隅で交差し、第１仮想線は前記第１境界線に沿って延伸され、第２仮想線は前記第２境界線に沿って延伸され、前記導流エリアは前記第１仮想線と前記第２仮想線との間に位置している基板と、
複数の回路及び少なくとも１つの導流部材を有し、前記回路は前記回路設置エリアに設置され、各前記回路のインナーリードは前記チップ実装エリアに位置し、前記導流部材は前記導流エリアに設置されていると共に中空部及び複数の導流溝を有し、前記中空部は前記隅に隣接すると共に前記隅と前記導流溝との間に位置し、前記導流溝は前記中空部に連通していると共に放射状を呈して配列され、各前記導流溝は相互に連通している第１導流部及び第２導流部を有し、前記第１導流部は前記中空部と前記第２導流部との間に位置していると共に前記中空部に連通しているパターン化された金属層と、
前記回路を被覆すると共に各前記導流溝の前記第２導流部に充填されている保護層であって、各前記回路の前記インナーリード、前記中空部、及び各前記導流溝の前記第１導流部が露出している前記保護層と、を含む回路基板と、
前記チップ実装エリアに設置されていると共に各前記回路の前記インナーリードに電気的に接続されているチップと、
前記チップと前記回路基板との間に充填されている充填材であって、前記中空部、各前記導流溝の前記第１導流部、及び各前記導流溝の前記第２導流部に位置している前記保護層を被覆している前記充填材と、を備え、
前記保護層及び前記充填材は前記第２導流部に第１重ね接合層を形成していることを特徴とする半導体パッケージ構造。

【請求項2】

前記導流部材は、前記中空部から放射状を呈して配列されていると共に互いに隣接している前記導流溝の間に位置している複数のスペーサリブを更に有し、各前記スペーサリブは第１スペーサ部及び第２スペーサ部を有し、前記第１スペーサ部は前記導流溝の互いに隣接している前記第１導流部の間に位置し、前記第２スペーサ部は前記導流溝の互いに隣接している前記第２導流部の間に位置し、前記保護層は前記第２スペーサ部を被覆すると共に前記第１スペーサ部を露出していることを特徴とする請求項１に記載の半導体パッケージ構造。

【請求項3】

前記充填材は前記第１スペーサ部及び前記第２スペーサ部に位置している前記保護層を被覆し、前記保護層及び前記充填材は前記第２スペーサ部に第２重ね接合層を形成し、前記第１重ね接合層及び前記第２重ね接合層は前記保護層及び前記充填材の重ね接合構造を構成していることを特徴とする請求項２に記載の半導体パッケージ構造。

【請求項4】

各前記スペーサリブは、前記第１スペーサ部から前記第２スペーサ部の方向に向けて徐々に広がっている幅を有していることを特徴とする請求項２に記載の半導体パッケージ構造。

【請求項5】

前記第１導流部の第１幅は前記第２導流部の第２幅に等しいことを特徴とする請求項１に記載の半導体パッケージ構造。

【請求項6】

前記第２導流部に充填されている前記保護層に第３導流部が形成され、前記第３導流部は前記第１導流部に連通し、前記充填材は前記第３導流部を被覆していることを特徴とする請求項１または２に記載の半導体パッケージ構造。

【請求項7】

前記第１導流部は第１幅を有し、前記第２導流部は第２幅を有し、前記第３導流部は第３幅を有し、前記第３幅は前記第２幅より広くないことを特徴とする請求項６に記載の半導体パッケージ構造。

【請求項8】

前記第１幅は前記第２幅に等しいことを特徴とする請求項７に記載の半導体パッケージ構造。

【請求項9】

回路設置エリア、チップ実装エリア、及び導流エリアが定義されている表面を有し、前記回路設置エリアは前記チップ実装エリアの外側に位置し、前記チップ実装エリアはチップを設置するために用いられ、前記チップ実装エリアの第１境界線及び第２境界線は隅で交差し、第１仮想線は前記第１境界線に沿って延伸され、第２仮想線は前記第２境界線に沿って延伸され、前記導流エリアは前記第１仮想線と前記第２仮想線との間に位置している基板と、
複数の回路及び少なくとも１つの導流部材を有し、前記回路は前記回路設置エリアに設置され、各前記回路のインナーリードは前記チップ実装エリアに位置し、前記インナーリードは前記チップに電気的に接続するために用いられ、前記導流部材は前記導流エリアに設置されていると共に中空部及び複数の導流溝を有し、前記中空部は前記隅に隣接すると共に前記隅と前記導流溝との間に位置し、前記導流溝は前記中空部に連通していると共に放射状を呈して配列され、各前記導流溝は相互に連通している第１導流部及び第２導流部を有し、前記第１導流部は前記中空部と前記第２導流部との間に位置していると共に前記中空部に連通しているパターン化された金属層と、
前記回路を被覆すると共に各前記導流溝の前記第２導流部に充填されている保護層であって、各前記回路の前記インナーリード、前記中空部、及び各前記導流溝の前記第１導流部が露出している前記保護層と、を備えていることを特徴とする回路基板。

【請求項10】

前記導流部材は、前記中空部から放射状を呈して配列されていると共に互いに隣接している前記導流溝の間に位置している複数のスペーサリブを更に有し、各前記スペーサリブは第１スペーサ部及び第２スペーサ部を有し、前記第１スペーサ部は前記導流溝の互いに隣接している前記第１導流部の間に位置し、前記第２スペーサ部は前記導流溝の互いに隣接している前記第２導流部の間に位置し、前記保護層は前記第２スペーサ部を被覆していると共に前記第１スペーサ部を露出していることを特徴とする請求項９に記載の回路基板。

【請求項11】

前記第１スペーサ部及び前記第２スペーサ部に位置している前記保護層は充填材で被覆されていることを特徴とする請求項１０に記載の回路基板。

【請求項12】

各前記スペーサリブは、前記第１スペーサ部から前記第２スペーサ部の方向に向けて徐々に広がっている幅を有していることを特徴とする請求項１０に記載の回路基板。

【請求項13】

前記第１導流部の第１幅は前記第２導流部の第２幅に等しいことを特徴とする請求項９に記載の回路基板。

【請求項14】

前記第２導流部に充填されている前記保護層には第３導流部が形成され、前記第３導流部は前記第１導流部に連通し、前記第３導流部は充填材で被覆されていることを特徴とする請求項９または１０に記載の回路基板。

【請求項15】

前記第１導流部は第１幅を有し、前記第２導流部は第２幅を有し、前記第３導流部は第３幅を有し、前記第３幅は前記第２幅より広くないことを特徴とする請求項１４に記載の回路基板。

【請求項16】

前記第１幅は前記第２幅に等しいことを特徴とする請求項１５に記載の回路基板。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体パッケージ構造とその回路基板に関し、より詳しくは、導流溝により保護層及び充填材の流動をガイドする半導体パッケージ構造とその回路基板に関する。

【背景技術】

【0002】

従来の技術では、例えば、図１に示すように、回路基板１０は、基板１１と、複数の回路１２と、保護層１３と、を備えている。基板１１の表面１１ａには回路設置エリア１１ｂ及びチップ実装エリア１１ｃを含む。回路１２は回路設置エリア１１ｂに設置される。各回路１２のインナーリード１２ａはチップ実装エリア１１ｃに位置する。保護層１３は回路１２を被覆すると共にインナーリード１２ａを露出させている。チップ２０はチップ実装エリア１１ｃに設置されていると共にインナーリード１２ａに電気的に接続されている。充填材３０はチップ２０と回路基板１０との間に充填されて半導体パッケージ構造を構成している。

【発明の概要】

【発明が解決しようとする課題】

【0003】

図１及び図２を参照すれば、回路設置エリア１１ｂに保護層１３が設置されて回路１２を被覆した際に、保護層１３がチップ実装エリア１１ｃの隅の外側に発生させるオーバーフローが不足している状況において、充填材３０がチップ２０と回路基板１０との間に充填されると、充填材３０がチップ実装エリア１１ｃの隅の外側に発生させるオーバーフローも不足する。このため、チップ実装エリア１１ｃの隅の外側において、保護層１３と充填材３０との間に表面１１ａが露出されるエリア１１ｄが形成される。剥離試験（Ｐｅｅｌｉｎｇ Ｔｅｓｔ）を行う際に、エリア１１ｄにおいて充填材３０が基板１１から剥離し、半導体パッケージ構造の構造強度に影響が及ぶ。また、基板１１から剥離する充填材３０もインナーリード１２ａを回路１２から分離させる。

【0004】

そこで、本発明者らは、鋭意検討を重ねた結果、基板のチップ実装エリアの隅の外側に少なくとも１つの導流部材を設置することによって、目的が達成されることを見出し、本発明を完成させるに至った。導流部材の複数の導流溝が放射状を呈して配列され、且つ導流溝が導流部材の中空部に連通している。回路を被覆している保護層を導流溝により中空部に向けて流動するようにガイドし、且つチップと回路基板との間に充填されている充填材を隅から保護層に向けて流動するようにガイドすることで、充填材が導流溝内に位置している保護層を被覆する。

【課題を解決するための手段】

【0005】

上記課題を解決するために、本発明のある態様の半導体パッケージ構造は、回路基板と、チップと、充填材と、を含んで構成され、前記回路基板は、基板と、パターン化された金属層と、保護層と、を備えている。前記基板の表面には、回路設置エリア、チップ実装エリア、及び導流エリアが定義され、前記回路設置エリアは前記チップ実装エリアの外側に位置し、前記チップ実装エリアの第１境界線及び第２境界線は隅で交差し、第１仮想線は前記第１境界線に沿って延伸され、第２仮想線は前記第２境界線に沿って延伸され、前記導流エリアは前記第１仮想線と前記第２仮想線との間に位置している。前記パターン化された金属層は複数の回路及び少なくとも１つの導流部材を有し、前記回路は前記回路設置エリアに設置され、各前記回路のインナーリードは前記チップ実装エリア中に位置している。前記導流部材は前記導流エリアに設置され、前記導流部材は中空部及び複数の導流溝を有し、前記中空部は前記隅に隣接すると共に前記隅と前記導流溝との間に位置し、前記導流溝は前記中空部に連通していると共に放射状を呈して配列されている。各前記導流溝は相互に連通している第１導流部及び第２導流部を有し、前記第１導流部は前記中空部と前記第２導流部との間に位置していると共に前記中空部に連通している。前記保護層は前記回路を被覆すると共に前記第２導流部に充填され、前記保護層は前記インナーリード、前記中空部、及び前記第１導流部を被覆しない。前記チップは前記チップ実装エリアに設置されていると共に前記インナーリードに電気的に接続されている。前記充填材は前記チップと前記回路基板との間に充填されていると共に前記中空部、前記第１導流部、及び前記第２導流部に位置している前記保護層を被覆している。前記保護層及び前記充填材は前記第２導流部に第１重ね接合層を形成している。

【0006】

本発明に係る回路基板は、基板と、パターン化された金属層と、保護層と、を備えている。前記基板の表面には、回路設置エリア、チップ実装エリア、及び導流エリアが定義され、前記回路設置エリアは前記チップ実装エリアの外側に位置し、前記チップ実装エリアはチップを設置するために用いられている。前記チップ実装エリアの第１境界線及び第２境界線は隅で交差し、第１仮想線は前記第１境界線に沿って延伸され、第２仮想線は前記第２境界線に沿って延伸され、前記導流エリアは前記第１仮想線と前記第２仮想線との間に位置している。前記パターン化された金属層は複数の回路及び少なくとも１つの導流部材を有し、前記回路は前記回路設置エリアに設置され、各前記回路のインナーリードは前記チップ実装エリア中に位置し、前記インナーリードは前記チップに電気的に接続するために用いられている。前記導流部材は前記導流エリアに設置され、前記導流部材は中空部及び複数の導流溝を有し、前記中空部は前記隅に隣接すると共に前記隅と前記導流溝との間に位置し、前記導流溝は前記中空部に連通していると共に放射状を呈して配列されている。各前記導流溝は相互に連通している第１導流部及び第２導流部を有し、前記第１導流部は前記中空部と前記第２導流部との間に位置していると共に前記中空部に連通している。前記保護層は前記回路を被覆すると共に前記第２導流部に充填され、前記保護層は前記インナーリード、前記中空部、及び前記第１導流部を被覆しない。

【0007】

本発明は放射状に配列されている導流溝の第２導流部により保護層を第１導流部及び中空部に向けて流動するようにガイドし、且つ中空部及び導流溝の第１導流部により充填材を隅から第２導流部に向けて流動するようにガイドすることで、充填材が保護層を被覆し、充填材及び保護層を一体となるように結合し、半導体パッケージ構造の構造強度を強化し、充填材が基板から剥離してインナーリードが回路から分離する状況を回避している。

【図面の簡単な説明】

【0008】

【図1】従来の半導体パッケージ構造の一実施例を示す平面図である。

【図2】従来の半導体パッケージ構造の一実施例を示す断面図である。

【図3】本発明の一実施例に係る回路基板を示す平面図である。

【図4】本発明の一実施例に係る導流部材を示す部分拡大図である。

【図5】本発明の一実施例に係る回路基板を示す平面図である。

【図6】本発明の一実施例に係る導流部材が保護層で被覆されている断面図である。

【図7】図６のＤ－Ｄ線に沿う断面図である。

【図8】本発明の一実施例に係る半導体パッケージ構造を示す平面図である。

【図9】本発明の一実施例に係る導流部材が保護層と充填材で被覆されている断面図である。

【図10】図９のＥ－Ｅ線に沿う断面図である。

【図11】本発明の一実施例に係る半導体パッケージ構造を示す断面図である。

【発明を実施するための形態】

【0009】

以下、本発明の実施形態による半導体パッケージ構造を図面に基づいて説明する。説明する部材、材料等は、本発明の趣旨の範囲内で種々改変することができるものである。

【0010】

本発明に係る半導体パッケージ構造は、チップ１００と、回路基板２００と、充填材３００と、を備えている（図８及び図１１参照）。回路基板２００は、基板２１０と、パターン化された金属層２２０と、保護層２３０と、を有し、基板２１０の表面２１１には、回路設置エリア２１１ａ、チップ実装エリア２１１ｂ、及び導流エリア２１１ｃが定義されている。回路設置エリア２１１ａはチップ実装エリア２１１ｂの外側に位置し、チップ実装エリア２１１ｂはチップ１００を設置するために用いられている（図３及び図５参照）。

【0011】

図３及び図４に示すように、チップ実装エリア２１１ｂの第１境界線Ａ及び第２境界線Ｂは隅Ｃで交差し、第１仮想線Ａ１は第１境界線Ａに沿って延伸され、第２仮想線Ｂ１は第２境界線Ｂに沿って延伸されている。導流エリア２１１ｃは第１仮想線Ａ１と第２仮想線Ｂ１との間に位置し、且つ回路設置エリア２１１ａに隣接している。

【0012】

続いて、図３及び図４に示すように、パターン化された金属層２２０は複数の回路２２１及び少なくとも１つの導流部材２２２を有し、回路２２１は回路設置エリア２１１ａに設置され、各回路２２１のインナーリード２２１ａはチップ実装エリア２１１ｂ中に位置し、インナーリード２２１ａはチップ１００に電気的に接続するために用いられている。導流部材２２２は導流エリア２１１ｃに設置され、導流部材２２２は中空部２２２ａ及び複数の導流溝２２２ｂを有し、導流溝２２２ｂは中空部２２２ａに連通していると共に放射状を呈して配列され、中空部２２２ａは隅Ｃに隣接すると共に隅Ｃと導流溝２２２ｂとの間に位置している。各導流溝２２２ｂは相互に連通している第１導流部２２２ｂ１及び第２導流部２２２ｂ２を有し、第１導流部２２２ｂ１は中空部２２２ａと第２導流部２２２ｂ２との間に位置していると共に中空部２２２ａに連通している。第１導流部２２２ｂ１の第１幅Ｗ１は実質的に第２導流部２２２ｂ２の第２幅Ｗ２に等しい。

【0013】

続いて、図３及び図４に示すように、本実施例では、導流部材２２２は、中空部２２２ａから放射状を呈して配列され、且つ互いに隣接している導流溝２２２ｂの間に位置している複数のスペーサリブ２２２ｃを更に有している。各スペーサリブ２２２ｃは第１スペーサ部２２２ｃ１及び第２スペーサ部２２２ｃ２を有し、第１スペーサ部２２２ｃ１は互いに隣接している第１導流部２２２ｂ１の間に位置し、第２スペーサ部２２２ｃ２は互いに隣接している第２導流部２２２ｂ２の間に位置している。各スペーサリブ２２２ｃの幅Ｗは第１スペーサ部２２２ｃ１から第２スペーサ部２２２ｃ２の方向に向けて徐々に広がっている。

【0014】

また、図５から図７に示すように、保護層２３０はスクリーン印刷技術により基板２１０に塗布され、且つ回路２２１を被覆し、保護層２３０はソルダーマスクである（Ｓｏｌｄｅｒ Ｍａｓｋ）。各導流溝２２２ｂの第２導流部２２２ｂ２が硬化前の保護層２３０を各導流溝２２２ｂの第１導流部２２２ｂ１及び中空部２２２ａに向けて流動するようにガイドすることで、保護層２３０が各スペーサリブ２２２ｃの第２スペーサ部２２２ｃ２を被覆すると共に各導流溝２２２ｂの第２導流部２２２ｂ２に充填される。図５の例では、保護層２３０はインナーリード２２１ａ、中空部２２２ａ、各導流溝２２２ｂの第１導流部２２２ｂ１、及び各スペーサリブ２２２ｃの第１スペーサ部２２２ｃ１を被覆しない。図４から図７に示すように、第２導流部２２２ｂ２から第１導流部２２２ｂ１に向けた方向に沿って、第２導流部２２２ｂ２に位置している保護層２３０に第３導流部２２２ｂ３が形成され、第３導流部２２２ｂ３は第１導流部２２２ｂ１に連通し、第３導流部２２２ｂ３は第３幅Ｗ３を有し、第３幅Ｗ３は第２幅Ｗ２より広くない。

【0015】

また、図８から図１０に示すように、チップ１００はチップ実装エリア２１１ｂに設置され、且つインナーリード２２１ａに電気的に接続され、充填材３００はチップ１００と回路基板２００との間に充填されている。充填材３００の硬化前に、中空部２２２ａ及び第１導流部２２２ｂ１により未硬化の充填材３００を隅Ｃから第２導流部２２２ｂ２の方向に向けて流動するようにガイドすることで、充填材３００が導流エリア２１１ｃに位置している中空部２２２ａ、第１導流部２２２ｂ１、及び第１スペーサ部２２２ｃ１を被覆し、且つ第２導流部２２２ｂ２及び第２スペーサ部２２２ｃ２に位置している保護層２３０を被覆する。本実施例では、充填材３００は第１導流部２２２ｂ１に流れて第３導流部２２２ｂ３を被覆する。保護層２３０及び第２導流部２２２ｂ２内に位置している充填材３００により第１重ね接合層Ｓ１が形成され、保護層２３０及び第２スペーサ部２２２ｃ２に位置している充填材３００により第２重ね接合層Ｓ２が形成され、第１重ね接合層Ｓ１及び第２重ね接合層Ｓ２により保護層２３０及び充填材３００の重ね接合構造Ｓが構成されることで、充填材３００及び保護層２３０が導流エリア２１１ｃにおいて一体となるように結合される。

【0016】

また、図８及び図１１に示すように、本発明は各導流溝２２２ｂの第２導流部２２２ｂ２が保護層２３０を第１導流部２２２ｂ１及び中空部２２２ａに向けて流動するようにガイドし、且つ中空部２２２ａ及び各導流溝２２２ｂの第１導流部２２２ｂ１が充填材３００を隅Ｃから第２導流部２２２ｂ２に向けて流動するようにガイドすることで、充填材３００が中空部２２２ａ、第１導流部２２２ｂ１、第２導流部２２２ｂ２内に位置している保護層２３０、及び第２スペーサ部２２２ｃ２に位置している保護層２３０を被覆し、充填材３００及び保護層２３０が一体となるように結合される。これにより、充填材３００が中空部２２２ａから剥離してインナーリード２２１ａが回路２２１から分離する状況を回避している。また、充填材３００が保護層２３０に粘着することで、半導体パッケージ構造の構造強度が強化されている。

【0017】

以上、本発明は、上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の形態で実施可能である。

【符号の説明】

【0018】

１０ 回路基板
１１ 基板
１１ａ 表面
１１ｂ 回路設置エリア
１１ｃ チップ実装エリア
１１ｄ エリア
１２ 回路
１２ａ インナーリード
１３ 保護層
２０ チップ
３０ 充填材
１００ チップ
２００ 回路基板
２１０ 基板
２１１ 表面
２１１ａ 回路設置エリア
２１１ｂ チップ実装エリア
２１１ｃ 導流エリア
２２０ パターン化された金属層
２２１ 回路
２２１ａ インナーリード
２２２ 導流部材
２２２ａ 中空部
２２２ｂ 導流溝
２２２ｂ１ 第１導流部
２２２ｂ２ 第２導流部
２２２ｂ３ 第３導流部
２２２ｃ スペーサリブ
２２２ｃ１ 第１スペーサ部
２２２ｃ２ 第２スペーサ部
２３０ 保護層
３００ 充填材
Ａ 第１境界線
Ａ１ 第１仮想線
Ｂ 第２境界線
Ｂ１ 第２仮想線
Ｃ 隅
Ｓ 重ね接合構造
Ｓ１ 第１重ね接合層
Ｓ２ 第２重ね接合層
Ｗ 幅
Ｗ１ 第１幅
Ｗ２ 第２幅
Ｗ３ 第３幅

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】