特許 7504050 シャントレギュレータ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-06-13

(45)【発行日】2024-06-21

(54)【発明の名称】シャントレギュレータ

(51)【国際特許分類】

   G05F 1/613 20060101AFI20240614BHJP

【ＦＩ】

G05F1/613 310

【請求項の数】 4

(21)【出願番号】P 2021050898

(22)【出願日】2021-03-25

(65)【公開番号】P2022148990

(43)【公開日】2022-10-06

【審査請求日】2023-09-12

(73)【特許権者】

【識別番号】715010864

【氏名又は名称】エイブリック株式会社

(72)【発明者】

【氏名】冨岡 勉

(72)【発明者】

【氏名】澤井 英幸

【審査官】安池 一貴

(56)【参考文献】

【文献】特開２００１－１１７６５０（ＪＰ，Ａ）

【文献】米国特許第７９６９１２７（ＵＳ，Ｂ１）

【文献】特開２００２－０２３８７０（ＪＰ，Ａ）

【文献】特開２０１７－０６２６８８（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０５Ｆ １／６１３

(57)【特許請求の範囲】

【請求項1】

外付け抵抗を介して電源端子に接続される出力端子と、
前記出力端子と接地端子の間に直列に接続され分圧回路を構成する複数の抵抗と、
前記出力端子と前記接地端子の間に接続された出力トランジスタと、
第一の基準電圧を出力する第一の基準電圧回路と第一のエラーアンプとを備え、前記分圧回路の第一の出力端子の電圧に基づいて前記出力トランジスタを制御する第一の駆動回路と、
前記分圧回路の第二の出力端子の電圧に基づいて前記出力トランジスタを制御する第二の駆動回路と、
前記第一の基準電圧に基づいて前記第一の駆動回路と前記第二の駆動回路の動作を切り替える起動制御回路と、
を備え、
前記第二の駆動回路は、前記第一の駆動回路よりも起動時間が短いことを特徴とするシャントレギュレータ。

【請求項2】

前記第二の駆動回路は、第二の基準電圧を出力する第二の基準電圧回路と第二のエラーアンプとを備えたことを特徴とする請求項１に記載のシャントレギュレータ。

【請求項3】

前記第二の駆動回路は、一方の端子が前記出力端子に接続された定電流回路と、
ドレインが前記定電流回路の他方の端子に接続され、ゲートが前記分圧回路の第二の出力端子に接続され、ソースが前記接地端子に接続されたＭＯＳトランジスタと、
入力端子が前記定電流回路の他方の端子に接続され、制御端子が前記起動制御回路の制御端子に接続され、出力電圧で前記出力トランジスタを制御する反転増幅回路と、
を備えたことを特徴とする請求項１に記載のシャントレギュレータ。

【請求項4】

前記起動制御回路は、
一方の端子が前記出力端子に接続された定電流回路と、
ドレインが前記定電流回路の他方の端子に接続され、ゲートが前記第一の基準電圧回路に接続され、ソースが前記接地端子に接続されたＭＯＳトランジスタと、
を備えたことを特徴とする請求項１から３のいずれかに記載のシャントレギュレータ。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、シャントレギュレータに関し、詳しくは低電圧での安定動作に関する。

【背景技術】

【0002】

図４は、従来のシャントレギュレータを示す回路図である。
図４のシャントレギュレータは、基準電圧回路１０１と、エラーアンプ１０２と、ＮＭＯＳトランジスタ１０３と、分圧抵抗Ｒ１、Ｒ２を備えている。

【0003】

シャントレギュレータは、電源電圧Ｖｉｎが入力されると、外付け抵抗１１０に電流が流れることによって発生した出力電圧Ｖｏｕｔで負荷１１１を駆動する。抵抗値Ｒの外付け抵抗１１０に流れる電流をＩｒ、負荷１１１に流れる電流をＩｏ、シャントレギュレータＩＣに流れる電流をＩｃとすると、出力電圧Ｖｏｕｔは以下の式で表される。
Ｖｏｕｔ＝Ｖｉｎ－Ｉｒ／Ｒ＝Ｖｉｎ－（Ｉｏ＋Ｉｃ）／Ｒ

【0004】

シャントレギュレータは、ＮＭＯＳトランジスタ１０３が電流Ｉｃを調整して所望の出力電圧Ｖｏｕｔを得る。即ち、シャントレギュレータは、常に負荷１１１への電流ＩｏとシャントレギュレータＩＣに電流Ｉｃが流れるため消費電流は多いが、電源電圧Ｖｉｎが外付け抵抗１１０を介して入力されるため、電源電圧Ｖｉｎに制約がなく変動にも影響されない。更に、シャントレギュレータは、出力電圧Ｖｏｕｔの精度は良いという特徴がある（例えば、特許文献１参照）。
従って、シャントレギュレータは、出力電流Ｉｏは少なくても良いが出力電圧Ｖｏｕｔの精度が要求される用途に使用される。

【先行技術文献】

【特許文献】

【0005】

【文献】米国特許第８０８５００６号明細書

【発明の概要】

【発明が解決しようとする課題】

【0006】

しかしながら、上述のシャントレギュレータは、回路の動作電圧は出力電圧Ｖｏｕｔに基づいているため、出力電圧Ｖｏｕｔが低くなった場合などは基準電圧回路１０１が出力する基準電圧も低くなる。従って、出力電圧Ｖｏｕｔが所望の電圧になるまでの時間が長くなる、という課題があった。

【0007】

本発明は上記課題に鑑みて為され、出力電圧Ｖｏｕｔが低い状態から所望の電圧になるまでの時間を短くすることが出来るシャントレギュレータを提供することを目的とする。

【課題を解決するための手段】

【0008】

本発明の一態様のシャントレギュレータは、外付け抵抗を介して電源端子に接続される出力端子と、前記出力端子と接地端子の間に直列に接続され分圧回路を構成する複数の抵抗と、前記出力端子と接地端子の間に接続された出力トランジスタと、第一の基準電圧を出力する第一の基準電圧回路とエラーアンプとを備え、前記分圧回路の第一の出力端子の電圧に基づいて前記出力トランジスタを制御する第一の駆動回路と、前記分圧回路の第二の出力端子の電圧に基づいて前記出力トランジスタを制御する第二の駆動回路と、前記第一の基準電圧に基づいて前記第一の駆動回路と前記第二の駆動回路の動作を切り替える起動制御回路と、を備え、前記第二の駆動回路は前記第一の駆動回路よりも起動時間が短いことを特徴とする。

【発明の効果】

【0009】

本発明のシャントレギュレータによれば、出力トランジスタを制御する第一の駆動回路と第二の駆動回路、及び第一の駆動回路と第二の駆動回路の動作を切り替える起動制御回路を備えたので、出力電圧Ｖｏｕｔが低い状態から所望の電圧になるまでの時間を短くすることが可能となる。

【図面の簡単な説明】

【0010】

【図1】本実施形態のシャントレギュレータを示すブロック図である。

【図2】本実施形態の起動制御回路の一例を示す回路図である。

【図3】本実施形態の第二の駆動回路の他の例を示す回路図である。

【図4】従来のシャントレギュレータを示すブロック図である。

【発明を実施するための形態】

【0011】

以下、本発明のシャントレギュレータについて、図面を参照して説明する。

【0012】

図１は、本実施形態のシャントレギュレータ１００を示すブロック図である。
図１のシャントレギュレータ１００は、第一の基準電圧回路１１と、第一のエラーアンプ１２と、分圧回路を構成する抵抗１３、１４及び１５と、ＮＭＯＳトランジスタ１６と、第二の基準電圧回路２１と、第二のエラーアンプ２２と、起動制御回路３０とを備えている。第一の基準電圧回路１１と第一のエラーアンプ１２は、第一の駆動回路１０を構成している。第二の基準電圧回路２１と第二のエラーアンプ２２は、第二の駆動回路２０を構成している。

【0013】

抵抗１３、１４及び１５は、出力端子と接地端子の間に直列に接続されている。エラーアンプ１２は、反転入力端子－に基準電圧回路１１の出力端子が接続され、非反転入力端子＋に分圧回路の第一の出力端子ＦＢ１（抵抗１３と抵抗１４の接続点）が接続され、出力端子がＮＭＯＳトランジスタ１６のゲートに接続されている。エラーアンプ２２は、反転入力端子－に基準電圧回路２１の出力端子が接続され、非反転入力端子＋に分圧回路の第二の出力端子ＦＢ２（抵抗１４と抵抗１５の接続点）が接続され、出力端子がＮＭＯＳトランジスタ１６のゲートに接続されている。起動制御回路３０は、入力端子に基準電圧回路１１の出力端子が接続され、第一の出力端子Ｓ１がエラーアンプ１２の制御端子に接続され、第二の出力端子Ｓ２がエラーアンプ２２の制御端子に接続されている。

【0014】

第一の駆動回路１０は通常状態で動作するため、高精度や安定して動作することが求められる。従って、例えば、第一の基準電圧回路１１にローパスフィルタが設けられるなど、回路の起動時間は比較的長い。ここで、第二の駆動回路２０は、シャントレギュレータが起動するときや出力電圧Ｖｏｕｔが低下したときに動作するため、第一の駆動回路１０と比較して、精度や安定性は重視されず回路の起動時間は比較的短い。また、第二の基準電圧回路２１の最低動作電圧は、第一の基準電圧回路１１の最低動作電圧よりも低く設定される。更に、第二の駆動回路２０による出力電圧Ｖｏｕｔは、少なくとも第一の基準電圧回路１１の最低動作電圧よりも高く設定される。

【0015】

図２は、本実施形態の起動制御回路３０の一例を示す回路図である。
起動制御回路３０は、ＮＭＯＳトランジスタ３１と、定電流回路３２と、反転回路３３を備えている。起動制御回路３０は、ＭＯＳトランジスタ３１のドレイン電流と定電流回路３２の電流の比較で制御信号を出力する。

【0016】

ＮＭＯＳトランジスタ３１は、ソースが接地端子に接続され、ゲートが起動制御回路３０の入力端子に接続され、ドレインが第二の出力端子Ｓ２に接続されている。定電流回路３２は、一方の端子がシャントレギュレータの出力端子に接続され、他方の端子が第二の出力端子Ｓ２に接続されている。反転回路３３は、入力端子が第二の出力端子Ｓ２に接続され、出力端子が第一の出力端子Ｓ１に接続されている。

【0017】

上述のように構成されたシャントレギュレータ１００は、以下のように動作する。
電源電圧Ｖｉｎが入力されると、抵抗１１０に電流が流れて出力端子に出力電圧Ｖｏｕｔを出力する。出力電圧Ｖｏｕｔは、出力端子に接続された負荷１１１の容量やシャントレギュレータ１００の内部容量などに電荷が充電され、基準電圧回路１１の最低動作電圧以下の電圧から徐々に上昇する。この時、基準電圧回路１１は、所定の基準電圧Ｖｒｅｆ１よりも低い電圧を出力し、出力電圧Ｖｏｕｔの上昇に伴い徐々に上昇する。起動制御回路３０のＮＭＯＳトランジスタ３１は、基準電圧Ｖｒｅｆ１が入力されるゲートの電圧の上昇に伴い、ドレイン電流が徐々に増加する。

【0018】

ＮＭＯＳトランジスタ３１のドレイン電流が定電流回路３２の電流より少ないとき、起動制御回路３０は第二の出力端子Ｓ２にＨｉレベル、第一の出力端子Ｓ１にＬｏレベルの制御信号を出力する。即ち、起動時など出力電圧Ｖｏｕｔが低く基準電圧Ｖｒｅｆ１が低い時、Ｈｉレベルの制御信号によって第二の駆動回路２０は動作し、Ｌｏレベルの制御信号によって第一の駆動回路１０は停止している。

【0019】

ここで、第一の駆動回路１０及び第二の駆動回路２０は、例えば、エラーアンプの動作電流のオンオフによって、または出力端子に設けられたスイッチのオンオフによって、動作が制御される。そして、停止している駆動回路の出力はハイインピーダンスになるように設計される。

【0020】

ＮＭＯＳトランジスタ１６のゲート電圧は、起動時間が比較的短い第二の駆動回路２０の出力電圧Ｖ２で制御される。そして、出力電圧Ｖｏｕｔは、第二の駆動回路２０によって基準電圧回路１１の最低動作電圧以上まで早く上昇することが出来る。

【0021】

基準電圧回路１１が所定の基準電圧Ｖｒｅｆ１を出力すると、ＮＭＯＳトランジスタ３１のドレイン電流が定電流回路３２の電流より多くなり、起動制御回路３０は第二の出力端子Ｓ２にＬｏレベル、第一の出力端子Ｓ１にＨｉレベルの制御信号を出力する。即ち、Ｈｉレベルの制御信号によって第一の駆動回路１０が動作し、Ｌｏレベルの制御信号によって第二の駆動回路２０は停止する。従って、シャントレギュレータ１００は、第一の駆動回路１０が動作することによって、出力電圧Ｖｏｕｔが安定して精度の高い通常動作へ移行する。ここで、第一の出力端子Ｓ１と第二の出力端子Ｓ２の信号が反転するＮＭＯＳトランジスタ３１のゲート電圧は、基準電圧Ｖｒｅｆ１が所定の電圧よりも低く、且つ基準電圧回路１１が十分安定して動作しているとみなせる電圧である。

【0022】

以上説明したように、本実施形態のシャントレギュレータ１００は、第一の駆動回路１０と比較して精度や安定性は劣るものの回路の起動時間が比較的短い第二の駆動回路２０と、第一の駆動回路１０と第二の駆動回路２０を切り替える起動制御回路３０を備えたので、電源起動時など出力電圧Ｖｏｕｔが低いときに早く安定して精度の高い通常動作へ移行することが出来る。

【0023】

図３は、本実施形態の第二の駆動回路２０の他の例を示す回路図である。
第二の駆動回路２０は、ＮＭＯＳトランジスタ２３と、定電流回路２４と、反転増幅回路２５を備えている。反転増幅回路２５は、例えば、ソース接地増幅回路である。

【0024】

ＮＭＯＳトランジスタ２３は、ソースが接地端子に接続され、ゲートが分圧回路の第二の出力端子ＦＢ２に接続され、ドレインが反転増幅回路２５の入力端子に接続されている。定電流回路２４は、一方の端子がシャントレギュレータの出力端子に接続され、他方の端子が反転増幅回路２５の入力端子に接続されている。反転増幅回路２５は、制御端子が第二の出力端子Ｓ２に接続され、出力端子が第二の駆動回路２０の出力端子に接続されている。

【0025】

図３の第二の駆動回路２０は、ＮＭＯＳトランジスタ２３のドレイン電流が定電流回路２４の電流と等しくなるようにゲートに入力される分圧回路の第二の出力端子ＦＢ２の電圧が制御される。こ時の分圧回路の第二の出力端子ＦＢ２の電圧が図１の基準電圧Ｖｒｅｆ２と等しくなるように、定電流回路２４の電流やＮＭＯＳトランジスタ２３のサイズが調整される。

【0026】

図３の第二の駆動回路２０は、図１と同様に動作電流のオンオフや出力端子に設けられたスイッチのオンオフなどによって動作が制御される。そして、停止している時の出力はハイインピーダンスになるように設計される。

【0027】

図３の第二の駆動回路２０は、図１の第二の駆動回路２０と比較するとエラーアンプ２２や基準電圧回路２１を備えないが、第一の駆動回路１０と比較して精度や安定性は劣るものの回路の起動時間が比較的短いという機能を満足しているのため、図１の第二の駆動回路２０と同様の効果を奏することが出来る。

【0028】

以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されず、本発明の趣旨を逸脱しない範囲において種々の変更が可能である。例えば、図２に示した起動制御回路３０は、基準電圧回路１１の基準電圧Ｖｒｅｆ１に基づいて制御信号Ｓ１及びＳ２を出力出来れば良いため、機能を満足すればこの回路に限定されない。また例えば、第一の駆動回路１０及び第二の駆動回路２０は、制御信号Ｓ１及びＳ２がＨｉレベルで動作しＬｏレベルで停止すると説明したが、論理は自由に設計することが可能である。例えば、起動制御回路３０から出力される制御信号が入れ替わっても良いし、同じ信号であっても良い。起動制御回路３０の制御信号が同じ信号の場合は、反転回路３３は無くても良い。

【符号の説明】

【0029】

１１、２１ 基準電圧回路
１２、２２ エラーアンプ
１３、１４、１５ 抵抗
１６ ＮＭＯＳトランジスタ
１０ 第一の駆動回路
２０ 第二の駆動回路
３０ 起動制御回路
２３、３１ ＮＭＯＳトランジスタ
２４、３２ 定電流回路
２５ 反転増幅回路
３３ 反転回路
１００ シャントレギュレータ

【図1】

【図2】

【図3】

【図4】