特許 7504197 イーサネットインターフェース、並びに関連するシステム、方法、及びデバイス

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-06-13

(45)【発行日】2024-06-21

(54)【発明の名称】イーサネットインターフェース、並びに関連するシステム、方法、及びデバイス

(51)【国際特許分類】

   H04L 7/00 20060101AFI20240614BHJP

   H04L 69/323 20220101ALI20240614BHJP

   H04L 69/324 20220101ALI20240614BHJP

   G06F 1/12 20060101ALI20240614BHJP

【ＦＩ】

H04L7/00 500

H04L69/323

H04L69/324

G06F1/12 510

【請求項の数】 14

(21)【出願番号】P 2022510900

(86)(22)【出願日】2020-08-05

(65)【公表番号】

(43)【公表日】2023-03-15

(86)【国際出願番号】 US2020070366

(87)【国際公開番号】W WO2021042109

(87)【国際公開日】2021-03-04

【審査請求日】2023-08-04

(31)【優先権主張番号】201910784382.4

(32)【優先日】2019-08-23

(33)【優先権主張国・地域又は機関】CN

(31)【優先権主張番号】16/684,419

(32)【優先日】2019-11-14

(33)【優先権主張国・地域又は機関】US

【早期審査対象出願】

(73)【特許権者】

【識別番号】397050741

【氏名又は名称】マイクロチップ テクノロジー インコーポレイテッド

【氏名又は名称原語表記】ＭＩＣＲＯＣＨＩＰ ＴＥＣＨＮＯＬＯＧＹ ＩＮＣＯＲＰＯＲＡＴＥＤ

(74)【代理人】

【識別番号】110000626

【氏名又は名称】弁理士法人英知国際特許商標事務所

(72)【発明者】

【氏名】アイヤー、ヴェンカトラマン

(72)【発明者】

【氏名】チェン、ディクソン

(72)【発明者】

【氏名】ザン、ジョン ジュンリン

(72)【発明者】

【氏名】アッキハル、シバナンド アイ

【審査官】阿部 弘

(56)【参考文献】

【文献】欧州特許出願公開第０１９４００８６（ＥＰ，Ａ１）

【文献】特開２０１１－１９３０３９（ＪＰ，Ａ）

【文献】欧州特許出願公開第０１３８８９７５（ＥＰ，Ａ１）

【文献】米国特許出願公開第２０１３／０２２９９２６（ＵＳ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０４Ｌ ７／００

Ｈ０４Ｌ ６９／３２３

Ｈ０４Ｌ ６９／３２４

Ｇ０６Ｆ １／１２

(57)【特許請求の範囲】

【請求項1】

方法であって、
クロックを生成するステップと、
前記クロックに応答して分周クロックを生成するステップと、
前記クロックを使用して、第１のクロックレートでイーサネット物理層のデータ経路をクロックするステップと、
前記分周クロックを使用して、前記イーサネット物理層をイーサネットリンク層と動作可能に結合するための第１のインターフェースをクロックするステップであって、前記第１のインターフェースをクロックするステップは、前記第１のインターフェースのビットレートに実質的に等しい第２のクロックレートで前記第１のインターフェースをクロックするステップを含む、クロックするステップと、
前記第１のインターフェースの前記ビットレート及び前記クロックレートを、前記イーサネットリンク層における第２のインターフェースのビットレート及びクロックレートに同期させるステップと、を含む、方法。

【請求項2】

第１の周波数で前記クロックを生成するステップは、水晶発振器で前記第１の周波数で前記クロックを生成するステップを含む、請求項１に記載の方法。

【請求項3】

前記第２のクロックレートは、実質的に５メガヘルツであり、前記第１のクロックレートは、実質的に２５メガヘルツである、請求項１に記載の方法。

【請求項4】

前記第２のクロックレートは、実質的に２．５メガヘルツであり、前記第１のクロックレートは、実質的に２５メガヘルツである、請求項１に記載の方法。

【請求項5】

前記データ経路で第１のクロックドメインから第２のクロックドメインに越えて渡るステップを更に含み、前記第１のクロックドメインは前記第１のクロックレートに関連付けられ、前記第２のクロックドメインは前記第２のクロックレートに関連付けられている、請求項１に記載の方法。

【請求項6】

電磁放射（ＥＭＥ）限界に応答して、前記第１のインターフェースの前記第２のクロックレートを選択するステップを更に含む、請求項１に記載の方法。

【請求項7】

システムであって、
イーサネット物理層のデータ経路であって、第１のクロックレートのために構成されている、データ経路と、
前記イーサネット物理層をイーサネットリンク層に動作可能に結合するための第１のインターフェースであって、前記第１のインターフェースのビットレートに実質的に等しい第２のクロックレートのために構成されている、第１のインターフェースと、
前記データ経路をクロックし、前記第１のインターフェースをクロックするためのクロックを生成するように構成されているクロック生成器と、
前記イーサネットリンク層の調和層であって、前記第１のインターフェースの前記ビットレート及び前記クロックレートを、第２のインターフェースのビットレート及びクロックレートに同期させるように構成されている、調和層と、を備える、システム。

【請求項8】

前記データ経路は、クロック及びデータ回復回路を備える、請求項７に記載のシステム。

【請求項9】

前記クロックに応答して分周クロックを提供するように構成されているクロックインターフェースを更に備える、請求項７に記載のシステム。

【請求項10】

前記データ経路は、前記クロックインターフェースから受信された１つ以上の制御信号に応答して、第１のクロックドメインから第２のクロックドメインに越えて渡るように構成されている、請求項９に記載のシステム。

【請求項11】

前記第１のクロックドメインは、前記第１のクロックレートと関連付けられ、前記第２のクロックドメインは、前記第２のクロックレートと関連付けられている、請求項１０に記載のシステム。

【請求項12】

前記第２のクロックレートは、実質的に５メガヘルツであり、前記第１のクロックレートは、実質的に２５メガヘルツである、請求項７に記載のシステム。

【請求項13】

前記第２のクロックレートは、実質的に２．５メガヘルツであり、前記第１のクロックレートは、実質的に２５メガヘルツである、請求項７に記載のシステム。

【請求項14】

前記第１のインターフェースは、１つ以上の出力を含み、前記１つ以上の出力のうちの１つ以上の出力は、非排他的衝突回避シグナリングのための信号に割り当てられる、請求項７に記載のシステム。

【発明の詳細な説明】

【技術分野】

【0001】

（優先権の主張）
本出願は、２０１９年８月２３日に出願された中国特許出願第２０１９１０７８４３８２．４号の、「ＥＴＨＥＲＮＥＴ ＩＮＴＥＲＦＡＣＥ ＡＮＤ ＲＥＬＡＴＥＤ ＳＹＳＴＥＭＳ，ＭＥＴＨＯＤＳ ＡＮＤ ＤＥＶＩＣＥＳ」についての出願日の利益を主張し、かつ２０１９年１１月１４日に出願された係属中の米国許出願第１６／６８４，４１９号の、「ＥＴＨＥＲＮＥＴ ＩＮＴＥＲＦＡＣＥ ＡＮＤ ＲＥＬＡＴＥＤ ＳＹＳＴＥＭＳ，ＭＥＴＨＯＤＳ ＡＮＤ ＤＥＶＩＣＥＳ」についての出願日の利益を主張し、これらの各々の開示は、この参照によりその全体が本明細書に組み込まれる。

【0002】

（技術分野）
開示された実施形態は、概して、イーサネットに関し、より具体的には、いくつかの実施形態は、電磁放射（ＥＭＥ）を制限するインターフェースに関する。

【背景技術】

【0003】

相互接続は、ネットワークのデバイス間の通信を容易にするために広く使用されている。一般的に言えば、電気信号は、物理メディア（例えば、バス、同軸ケーブル、又はツイストペア－一般には、単に「ライン(回線)」と称される）上で、その物理メディアに結合されたデバイスによって送信される。

【0004】

開放型システム間相互接続モデル（ＯＳＩモデル）によれば、イーサネットベースのコンピュータネットワーキング技術は、ベースバンド伝送（すなわち、電気信号は離散的な電気パルスである）を使用して、ネットワークデバイス間で通信されるデータパケット及び究極的にはメッセージを伝送する。ＯＳＩモデルによれば、ラインのアナログドメインと、パケットシグナリングに従って動作するデータリンク層（本明細書では単に「リンク層」とも称される）のデジタルドメインとの間のインターフェースをとるために、物理層（ＰＨＹ）デバイス又はコントローラと呼ばれる特殊回路が使用される。データリンク層は１つ以上の副層を含み得るが、イーサネットベースのコンピュータネットワーキングにおいて、データリンク層は、典型的には、物理層の制御抽象化を提供する少なくともメディアアクセス制御（ＭＡＣ）層を含む。一例として、ネットワーク上の別のデバイスにデータを送信するとき、ＭＡＣコントローラは、物理メディアのためのフレームを準備し、誤り訂正要素を追加し、衝突回避を実装してもよい。更に、別のデバイスからデータを受信するとき、ＭＡＣコントローラは、受信したデータの完全性を確保し、より高い層のフレームを準備してもよい。

【0005】

物理層及びリンク層を実装する（並びに、限定することなく、他の層を含み得る）様々なネットワークトポロジーが存在する。ペリフェラルコンポーネントインターコネクト（ＰＣＩ）規格及びパラレルアドバンスドテクノロジーアタッチメント（パラレルＡＴＡ）は、両方とも１９９０年代初め頃から存在し、マルチドロップバストポロジーを実装することがある。２０００年代初め頃からの傾向は、ポイントツーポイントバストポロジーを使用するようになってきており、例えば、ＰＣＩエクスプレス規格及びシリアルＡＴＡ（ＳＡＴＡ）規格は、ポイントツーポイントトポロジーを実装する。

【0006】

典型的なポイントツーポイントバストポロジーは、各デバイス間のライン（例えば、専用ポイントツーポイント）又はデバイスとスイッチとの間のライン（例えば、限定することなく、スイッチドポイントツーポイント）を実装することができる。マルチドロップトポロジーにおいて、物理メディアは共有バスであり、各ネットワークデバイスは、例えば、物理メディアの種類（例えば、限定することなく、同軸又はツイストペア）に基づいて選択される回路を介して共有バスに結合される。

【0007】

専用ポイントツーポイントトポロジー又はスイッチドポイントツーポイントトポロジーなどのポイントツーポイントバストポロジーは、デバイス間のリンクが多くなることに部分的に起因して、マルチドロップトポロジーよりも多くのワイヤ及びより高価な材料を必要とする。自動車などの特定の用途では、デバイスを直接接続することを困難にする物理的な制約が存在することがあり、そのため、ネットワーク又はサブネットワークにおいて直接接続を必要としないか、又は同数の直接接続を必要としないトポロジー（例えば、限定することなく、マルチドロップトポロジー）は、そのような制約の影響を受けにくいことがある。

【0008】

ベースバンドネットワーク（例えば、限定することなく、マルチドロップネットワーク）にあるデバイスは、同じ物理伝送メディアを共有し、典型的には、伝送のためにそのメディアの帯域幅全体を使用する（すなわち、ベースバンド伝送において使用されるデジタル信号は、メディアの帯域幅全体を占有する）。その結果、ベースバンドネットワーク上の１つのデバイスのみが、所与の瞬間に伝送し得る。そのため、メディアアクセス制御方法が、共有伝送メディアに対する競合を処理するために使用される。

【0009】

本開示は、特定の実施形態を具体的に指摘し明確に請求する特許請求の範囲をもって結論とするが、本開示の範囲内の実施形態の様々な特徴及び利点は、添付の図面と併せて読むと、以下の説明からより容易に確認することができる。

【図面の簡単な説明】

【0010】

【図1】１つ以上の実施形態によるネットワークセグメントを示す。

【図2】１つ以上の実施形態によるルーチンを示す。

【図3】１つ以上の実施形態によるデータ経路を示す。

【図4】１つ以上の実施形態によるデジタルインターフェースを示す。

【発明を実施するための形態】

【0011】

以下の詳細な説明では、本明細書の一部をなし、本開示を実施し得る具体的な例示的実施形態を例示として示す添付の図面を参照する。これらの実施形態は、当業者が本開示を実施できるように十分に詳細に説明される。しかしながら、他の実施形態が用いられ得、本開示の範囲から逸脱することなく、構造、材料、及びプロセスを変えられ得る。

【0012】

本明細書に提示する図は、任意の特定の方法、システム、デバイス、又は構造の実際の図であることを意図するものではなく、本開示の実施形態を説明するために用いられる理想化した表現にすぎない。本明細書に提示する図面は、必ずしも縮尺どおりに描かれていない。様々な図面における類似の構造又は構成要素は、読者の便宜のために同一又は類似の付番を保持し得る。しかしながら、付番における類似性は、構造又は構成要素が必ずしもサイズ、組成、構成、又は任意の他の特性において同一であることを意味するものではない。

【0013】

本明細書で概して説明され、図面に例示される実施形態の構成要素は、多種多様な異なる構成で配置及び設計され得ると容易に理解されるであろう。したがって、様々な実施形態の以下の説明は、本開示の範囲を限定することを目的とするものではなく、単に様々な実施形態を表すものである。

【0014】

以下の説明は、当業者が開示される実施形態を実施することを可能にするのを補助するための実施例を含み得る。「例示的な」、「例として」、「例えば」という用語の使用は、関連する説明が、説明的なものであることを意味し、本開示の範囲は、実施例及び法的等価物を包含することを意図するものであり、かかる用語の使用は、実施形態又は本開示の範囲を特定の構成要素、ステップ、特徴、機能などに限定することを意図するものではない。

【0015】

更に、図示及び説明する具体的な実装形態は、単なる例であり、本明細書において別段の指定がない限り、本開示を実装する唯一の方式と解釈されるべきでない。要素、回路、及び機能は、不要に詳述して本開示を不明瞭にしないように、ブロック図の形態で示され得る。逆に、図示し、説明する具体的な実装形態は、単に例示的なものであり、本明細書において別段の指定がない限り、本開示を実装する唯一の方法と解釈されるべきではない。更に、様々なブロック間での論理のブロック定義及びパーティショニングは、例示的な具体的な実装形態である。当業者には、本開示が多数の他のパーティショニングソリューションによって実施され得ることが容易に明らかになるであろう。大部分については、タイミングの考察などに関する詳細は省略されており、かかる詳細は、本開示の完全な理解を得るために必要ではなく、当業者の能力の範囲内である。

【0016】

本明細書で説明される情報及び信号は、様々な異なる技術及び技法のいずれかを使用して表されてもよい。例えば、本明細書を通して参照され得るデータ、命令、コマンド、情報、信号、ビット、及び記号は、電圧、電流、電磁波、磁場若しくは磁性粒子、光場若しくは光学粒子、又はこれらの任意の組み合わせによって表されてもよい。いくつかの図面は、表示及び説明を明確にするために、単一の信号として信号を例示してよい。当業者は、信号が信号のバスを表し得、このバスは様々なビット幅を有してもよく、本開示は、単一のデータ信号を含む任意の数のデータ信号で実装され得ると理解されたい。

【0017】

本明細書で使用されるとき、所与のパラメータ、特性、又は条件に言及する際の「実質的に」及び「約」という用語は、所与のパラメータ、特性、又は条件が、許容可能な製造許容差の範囲内などのある程度のばらつきを満たすことを当業者が理解するであろう程度を意味し、かつ含む。例えば、実質的に特定の値であるか、又は約特定の値であるパラメータは、特定の値の少なくとも約９０％、特定の値の少なくとも約９５％、特定の値の少なくとも約９９％、又は更には特定の値の少なくとも約９９．９％であってもよい。

【0018】

「第１」、「第２」などの表記を使用した、本明細書の要素に対する任意の言及は、かかる制限が明示的に記載されていない限り、それらの要素の数量又は順序を限定しないことを理解されたい。むしろ、これらの表記は、本明細書において、２つ以上の要素又は要素の例を区別する便利な方法として使用される。したがって、第１の要素及び第２の要素への言及は、２つの要素のみが用いられ得ること、又は何らかの方法で第１の要素が第２の要素に先行しなければならないことを意味するものではない。また、特に明記しない限り、一組の要素は、１つ以上の要素を含んでもよい。同様に、時には、単数形で言及される要素もまた、要素の１つ以上のインスタンスを含んでもよい。

【0019】

本明細書に開示される実施形態に関連して説明する様々な例示的な論理ブロック、モジュール、及び回路は、汎用プロセッサ、専用プロセッサ、デジタル信号プロセッサ（Digital signal Processor、ＤＳＰ）、特定用途向け集積回路（Application Specific Integrated Circuit、ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（Field Programmable Gate Array、ＦＰＧＡ）若しくは他のプログラマブル論理デバイス、別個のゲート若しくはトランジスタ論理、別個のハードウェア構成要素、又は本明細書に記載の機能を実行するように設計されている、これらの任意の組み合わせを用いて実装され得るか、又は実行され得る。汎用プロセッサ（本明細書では、ホストプロセッサ又は単にホストとも称され得る）は、マイクロプロセッサであってもよいが、代替的に、プロセッサは、任意の従来のプロセッサ、コントローラ、マイクロコントローラ、又は状態機械でもあってもよい。プロセッサはまた、ＤＳＰとマイクロプロセッサとの組み合わせ、複数のマイクロプロセッサ、ＤＳＰコアと組み合わせた１つ以上のマイクロプロセッサ、又は任意の他のかかる構成の組み合わせとして実装されてよい。プロセッサを含む汎用コンピュータは専用コンピュータとみなされ、汎用コンピュータは、本開示の実施形態に関連するコンピューティング命令（例えば、ソフトウェアコード）を実行するように構成されている。

【0020】

また、実施形態は、フローチャート、フロー図、構造図、又はブロック図として示すプロセスに関して説明され得ることを留意されたい。フローチャートは、順次プロセスとして動作行為を説明してもよいが、これらの行為の多くは、別の順序で、並行して、又は実質的に同時に実行されてもよい。加えて、行為の順序は再調整され得る。プロセスは、限定することなく、方法、スレッド、関数、プロシージャ、サブルーチン、又はサブプログラムに対応し得る。更に、本明細書に開示する方法は、ハードウェア、ソフトウェア、又はその両方で実装されてもよい。ソフトウェアで実装される場合、機能は、コンピュータ可読メディア上の１つ以上の命令又はコードとして記憶されてよい、又は送信されてよい。コンピュータ可読メディアは、コンピュータ記憶メディア及び、コンピュータプログラムのある場所から別の場所への転送を容易にする任意のメディアなどの通信メディアの両方を含む。

【0021】

開示される実施形態において、特に明記しない限り、衝突は、論理衝突（すなわち、実際の衝突が推測／予測されるが、異なるノードからの信号が必ずしも共有伝送媒体に同時に存在するわけではない）を指すと理解されるべきである。

【0022】

プロトコルは、メディアアクセスチューニングのために物理層で実行され得る。例えば、１０ＳＰＥ（すなわち、１０Ｍｂｐｓのシングルペアイーサネット）は、ＩＥＥＥ８０２．３ｃｇ（商標）としての米国電気電子学会（ＩＥＥＥ）による現在開発中のネットワーク技術仕様であり、１０ＳＰＥ仕様は、理論上、マルチドロップバス上の衝突を回避するために使用され得る、任意選択的なＰＬＣＡリコンシリエーション副層を含む。他のメディアアクセスチューニングプロトコルは、時間認識プロトコル及びトラフィック整形プロトコルを含むＰＨＹに実装され得る。一般的に言えば、メディアアクセスチューニングを実行する１つの利点は、衝突を引き起こした受信データが送信データによって破損されるべきではないため、衝突が検出された後に、ＭＡＣが依然としてデータを受信し得ることである。しかしながら、いくつかのレガシーＭＡＣは、任意の衝突が実際の衝突であると仮定し、それにより、受信データライン上の受信データをバックオフし、無視するように構成されている。

【0023】

本開示のいくつかの実施形態は、概して、いくつかのレガシーＭＡＣの挙動を考慮した衝突後のデータ受信の改善された処理のためのプロセス、及びそれを実装するように構成されているシステムに関連する。

【0024】

図１は、リンク層デバイス、ＭＡＣ１０４、及び物理層（ＰＨＹ）デバイス、ＰＨＹ１０２を含むネットワークセグメント１００の機能ブロック図である。非限定的な例として、ネットワークセグメント１００は、マルチドロップネットワークのセグメント、マルチドロップサブネットワークのセグメント、混合メディアネットワークのセグメントであるマルチドロップバス、又はこれらの組み合わせ若しくはサブ組み合わせであってもよい。非限定的な例として、ネットワークセグメント１００は、限定するものではないが、マイクロコントローラ型の埋め込みシステム、ユーザ型コンピュータ、コンピュータサーバ、ノートブックコンピュータ、タブレット、ハンドヘルドデバイス、モバイルデバイス、無線のイヤフォンデバイス若しくはヘッドフォンデバイス、有線のイヤフォンデバイス若しくはヘッドフォンデバイス、電化製品サブシステム、照明サブシステム、音声サブシステム、建物管理システム、住宅監視システム（例えば、限定するものではないが、セキュリティ又はユーティリティ使用のための）システム、エレベータシステム若しくはサブシステム、公共交通機関制御システム（例えば、限定するものではないが、地上列車、地下鉄、トロリー、又はバスの場合）、自動車システム若しくは自動車サブシステム、又は産業制御システムであってもよく、それらの一部であってもよく、又はそれらのうちの１つ以上を含んでもよい。

【0025】

ＰＨＹ１０２は、ＭＡＣ１０４とインターフェースするように構成されている。非限定的な例として、ＰＨＹ１０２及び／又はＭＡＣ１０４は、本明細書に記載される実施形態の全て又は一部を実行するように構成されたメモリ及び／又はロジックを含むチップパッケージであってもよい。非限定的な例として、ＰＨＹ１０２及びＭＡＣ１０４は、単一チップパッケージ（例えば、システムインパッケージ（ｓｙｓｔｅｍ－ｉｎ－ａ－ｐａｃｋａｇｅ、ＳＩＰ））内の別個のチップパッケージ又は回路（例えば、集積回路）として実装され得る。

【0026】

ＰＨＹ１０２はまた、共有伝送媒体１０６と、例えば、ネットワークセグメント１００の一部であるノードの通信経路である物理媒体と、又はＰＨＹ１０２及びＭＡＣ１０４を含むノードを含む、ネットワークセグメント１００がその一部であるネットワークと、インターフェースするように構成されている。非限定的な例として、共有伝送媒体１０６は、シングルペアイーサネットに使用されるような単一のツイストペアであってもよい。

【0027】

図１に示す例において、ＭＡＣ１０４は、トラフィック認識であるように構成されており、より具体的には、衝突検出及び／又は回避プロトコルを実装するように構成されている。一実施形態では、ＭＡＣ１０４は、キャリア検知多重アクセス（ＣＳＭＡ）を実行するように構成されている。より具体的には、ＭＡＣ１０４は、共有伝送媒体１０６上のキャリアをチェックし、それがキャリアを検出した場合、データ伝送開始前にキャリアが検出されなくなる（すなわち、チャネルがアイドル状態となる）まで待機するように構成されている。

【0028】

図２は、１つ以上の実施形態によるドメイン横断方法のためのプロセス２００のフローチャートを示す。動作２０２において、プロセス２００は、クロックを生成する。一実施形態において、クロックは、ローカル結晶発振器の周波数で生成される。一実施形態において、動作２０２において生成されるクロックのクロックレートは２５メガヘルツであり、結晶発振器は２５メガヘルツの結晶発振器である。

【0029】

動作２０４において、プロセス２００は、そのクロックを使用して、第１のクロックレートでイーサネット物理層のデータ経路をクロックする。一実施形態において、データ経路の１つ以上の動作ブロックは、動作２０２において生成されたクロックのクロックレートでクロックされる。

【0030】

動作２０６において、プロセス２００は、そのクロックを使用して、イーサネット物理層をイーサネットリンク層と動作可能に結合するための第１のインターフェースをクロックし、第１のインターフェースをクロックするステップは、そのインターフェースのビットレート以下である第２のクロックレートで第１のインターフェースをクロックするステップを含む。一実施形態において、第１のインターフェースのビットレートは、電磁放射（ＥＭＥ）を制限するように選択される。一実施形態において、第１のインターフェースは、５メガヘルツでクロックされる。一実施形態において、クロックが分周され、第２のクロックレートに対応する周波数を有する分周クロックが、第２のクロックレートで第１のインターフェースをクロックするために使用される。一実施形態において、分周クロックに関する情報は、第１のクロックで動作するデータ経路に提供される。

【0031】

動作２１０において、プロセス２００は、第１のインターフェースで使用されるクロックに関する情報を提供する。第１のクロックレートでクロックされるデータ経路は、第２のクロックレートに関する情報を使用して、第２のクロックレートのためのデータを準備する。一実施形態では、第２のクロックレートに関する情報は、位相情報を含み得る。

【0032】

動作２１２において、プロセス２００は、第１のインターフェースのビットレート及びクロックレートを、イーサネットリンク層における第２のインターフェースのビットレート及びクロックレートに同期させる。

【0033】

図３は、２つのクロックドメイン、すなわち、第１のクロックドメイン３１２、及び第２のクロックドメイン３１４を含むデータ経路３００の機能ブロック図を示す。第１のクロックドメイン３１２が、非限定的な例として、ローカル結晶発振器の周波数であるか、又はそれに基づいているため、選択され得る。第２のクロックドメイン３１４が、非限定的な例として、第１のクロックドメインの周波数よりも低いＥＭＥと関連付けられた周波数であるため、選択され得る。

【0034】

図３の実施形態において、第１のクロックドメイン３１２は、ＰＨＹ１０２の２つの副層、すなわち、物理メディアアタッチメント（ＰＭＡ）副層３０６及び物理コーディング（ＰＣ）副層３０４を含む。これらの副層の両方及びそれらの機能ブロック、すなわち、ＣＤＲ３２０、デシリアライザ３２２、デスクランブル３２４、デコード３２６、及びクロックインターフェース３２８は、第１のクロックドメイン３１２で動作する。この実施形態では、ＰＣ副層３０４は、機能ブロック、クロックインターフェースを含む。特に、この機能ブロックは、他の実施形態において、異なる又はそれ自体の副層にあり得る。クロックインターフェース３２８は、第１のクロックドメイン３１２を第２のクロックドメイン３１４とインターフェースするように構成されている。一実施形態において、後述するように、クロックインターフェース３２８は、第２のクロックドメイン３１４のためのクロックを提供するように構成され得る。データ経路３００において、第１のクロックドメイン３１２から第２のクロックドメイン３１４への遷移が、ドメインクロッシング３０２で生じる。

【0035】

図３の実施形態において、第２のクロックドメイン３１４は、インターフェース３０８及び調和副層３１０を含む。インターフェース３０８は、非限定的な例として、第２のクロックドメインがＭＩＩに指定されたビットレートに準拠しないメディア非依存インターフェース（ＭＩＩ）のバージョンであってもよく、。インターフェース３０８は、第１のクロックドメイン３１２から受信したデータの記憶及び／又は伝送、より具体的には、データ経路３００の物理層側３１６からリンク層側３１８へのデータの伝送のために構成されているデータライン３３０、を含む。

【0036】

調和副層３１０は、概して、受信データライン３３０及び受信データライン３３２のビットレートをリンク層側３１８でのインターフェースのビットレートに同期させるように構成されている。非限定的な例として、調和副層３１０は、第２のクロックドメイン３１４に対応するビットレートをＭＩＩにおいて指定されたビットレートに同期させるように構成されており、リンク層側３１８上のＭＩＩラッパーがデータを正しく処理できるようにする。

【0037】

図４は、本開示の１つ以上の実施形態による、システム４００のブロック図を示す。システム４００は、インターフェース４２２によって動作可能に結合されたサブインターフェース４０８及びリンク層４０４を含む。ＰＨＹ４０６は、ＰＨＹ４０６に位置する結晶発振器４３０に基づいてローカルクロック４３４を生成するように構成されているクロック生成器４３２を含む。クロック分周器４４０は、ローカルクロック４３４に応答して分周クロック４３８を生成するように構成されている。一実施形態において、クロック分周器４４０は、制御ビット（図示せず）に応答してローカルクロック４３４を分周するように構成されている。一実施形態において、制御ビットは、ローカルクロック４３４を分周するための整数分周器を設定する１つ以上のビットであり得る。

【0038】

一実施形態において、任意選択で、クロック分周器４４０は、クロック情報４３６を受信データ経路４０２、より具体的には、アライン及びデコード４２６に提供するように構成され得る。クロック情報４３６は、分周クロック４３８に関する位相及び／又はエッジ情報を含んでもよく、アライン及びデコード４２６は、分周クロック４３８のそれぞれの正の位相又は負の位相上でシンボルアラインメントを実行するように構成され得る。

【0039】

非限定的な例として、アライン及びデコード４２６は、シンボルアライメントを実行して、クロック信号のそれぞれの正の位相及び負の位相上で受信データ４１８のシンボルをアラインする（インターフェース４２２のデータレートを実質的に２倍にする）ように構成され得る。別の非限定的な例として、アライン及びデコード４２６は、衝突回避信号の及び有効なデータ信号などの他の信号（例えば、限定することなく、有効なデータがインターフェース４２２でリンク層４０４に利用可能であることを示すための信号）のシンボルアライメント実行するように構成され得る。図４の組み合わせされたキャリア検知及びデータ有効ライン、ＣＲＳ／ＤＶ４５０は、信号、組み合わされたキャリア検知及びデータ有効４５２のために使用されるので、非排他的な衝突回避シグナリングのためのラインの非限定的な例であり、この信号は、クロックの位相のうちの１つで、ＣＳＭＡ／ＣＤ ＭＡＣによって使用可能なキャリアアクティビィティを示すキャリ検知信号を有し、クロックの位相の他の１つで、インターフェース４２２で有効データがＭＡＣに利用可能であることを示すデータ有効信号を有する。

【0040】

インターフェース４２２は、分周クロック４３８を受信し、分周クロック４３８を使用してクロックされる。分周クロック４３８は、インターフェース４２２が受信データライン４１６上でデータを送信するように構成されているビットレート以下のレートを有する。分周クロック４３８はまた、インターフェース４２２が、基準クロックライン４１４上で提供する、受信データライン４１６上のデータ、すなわちＰＨＹ４０６からリンク層４０４に提供されるものと一緒に提供するように構成されている基準クロックのクロックレート以下である。

【0041】

同期器４２４は、インターフェース４２２を通る信号の少なくとも一部の送信を同期させるように構成されている。図４では、同期器４２４は少なくとも、受信データ４４８及び組み合わされたキャリア検知／データ有効信号ＣＲＳ／ＤＶ４５２を送信するように構成されている。

【0042】

サブインターフェース４０８は、受信データライン４１６上のデータ４４８および基準クロックライン４１４上の参照クロック４４６を受信するように構成されている。基準クロック４４６及び受信データ４４８に応答して、インターフェース受信データ４４４をインターフェース受信データライン４１２上に提供し、インターフェース参照クロック４４２をインターフェース基準クロックライン４１０に提供する。

【0043】

一実施形態では、インターフェース受信データ４４４及びインターフェース基準クロック４４２は、インターフェース４２２のリンク層側によって期待されるビットレート及びクロックレートをそれぞれ有する。非限定的な例として、インターフェース４２２は、少なくとも部分的に、５０メガヘルツ基準クロック（例えば、限定することなく、ＲＭＩＩ）を指定するインターフェース定義に従って構成され得る。企図される使用事例において、インターフェース４２２の物理層側（すなわち、ＰＨＹ４０６）は、基準クロックライン４１４を通して５メガヘルツの基準クロック４４６をインターフェース４２２のリンク層側（すなわち、ＭＡＣ１０４）に提供する。そのような企図される使用事例において、サブインターフェース４０８は、５０メガヘルツであるインターフェース参照クロックライン４１０でインターフェース基準クロック４４２を生成する。同様に、受信データライン４１６上のインターフェース４２２の物理層側によって提供される受信データ４４８のビットレートが、インターフェース４２２のリンク層側によって期待されるビットレートとは異なる場合、サブインターフェース４０８は、受信データ４４８のビットレートをインターフェース４２２のリンク層側のビットレートにアラインし、期待されるビットレートにあるインターフェース受信データ４４４を取得する。

【0044】

いくつかの実施形態において、インターフェース４２２は、ビットレートをアラインするか、又は指定されたクロックレートでクロックを生成するために使用される回路を含み得る。サブインターフェース４０８は、そのような回路の動作を使用又は修正して、それぞれ期待されるクロックレート及び／又はビットレートと基準クロック４４６及びインターフェース受信データ４４８のクロックレート及び／又はビットレートとの差を考慮するように構成され得る。

【0045】

当業者は、本明細書に開示される実施形態に多くの利点及び利益を認識するであろう。非限定的な例として、より速いローカルクロックを使用して、イーサネット物理層の回路及び構成要素を動作させることができ、一方、より遅いクロック及びビットレートは、ＭＡＣへの相互接続を通して提供され得る。より遅いクロックレート及びビットレートは、ノード又はＰＨＹからのＥＭＥを低減することができる。いくつかの企図される使用事例において、低減したＥＭＥは、開示された実施形態によるＰＨＹが展開されるネットワーク又は環境における他のデバイス、システム、又はサブシステムとの干渉を低減する。

【0046】

特に、ＰＨＹ４０６はまた、リンク層４０４、より一般的にはリンク層と、共有伝送媒体１０６などのケーブル／伝送媒体とのデジタルインターフェースとして特徴付けられ得る。

【0047】

本開示において、「典型的な」、「従来の」、又は「既知の」とされるものの特徴評価は、先行技術で開示されていること、又は前述の態様が先行技術で認識されていることを必ずしも意味しない。またそれは、関連分野において、広く知られているか、十分理解されているか、又は日常的に使用されていることを必ずしも意味しない。

【0048】

本開示で使用される用語、及び特に添付の特許請求の範囲（例えば、添付の特許請求の範囲の本文）において使用される用語は、一般に「開放型」用語として意図される（例えば、用語「含んでいる（including）」は、「含んでいるが、これに限定されない」と解釈されるべきであり、「有している」という用語は、「少なくとも有している」と解釈されるべきであり、「含む」という用語は、「含むが、これに限定されない」などと解釈されるべきである。

【0049】

加えて、特定の数の導入された請求項記載が意図される場合、このような意図は請求項に明示的に記載されることになり、このような記載がない場合には、このような意図は存在しない。例えば、理解を助けるものとして、以下の添付の請求項は、請求項の記載を導入するための導入句「少なくとも１つ」及び「１つ以上」の使用を含むことがある。しかし、このような語句の使用は、たとえ同じ請求項が導入語句「１つ以上」又は「少なくとも１つ」、及び「ａ」又は「ａｎ」などの不定冠詞を含む場合であっても、不定冠詞「ａ」又は「ａｎ」による請求項記載の導入が、そのような導入された請求項記載を含む任意の特定の請求項を、そのような記載のうちの１つのみを含む実施形態に限定するものと解釈されるべきではない（例えば、「ａ」及び／又は「ａｎ」は、「少なくとも１つ」又は「１つ以上」を意味すると解釈されるべきである）。請求項記載を導入するために使用される定冠詞の使用についても同じことが当てはまる。

【0050】

加えて、導入された請求項記載の特定の数が明示的に記載されている場合であっても、当業者は、このような記載が少なくとも記載された数を意味すると解釈されるべきであることを、認識するであろう（例えば、他の修飾語なしでの「２つの記載」の明白な記載は、少なくとも２つの記載又は２つ以上の記載を意味する）。更に、「Ａ、Ｂ、及びＣなどのうちの少なくとも１つ」又は「Ａ、Ｂ、及びＣなどのうちの１つ以上」に類似した慣例が使用される場合、一般に、このような構造は、Ａのみ、Ｂのみ、Ｃのみ、Ａ及びＢを一緒に、Ａ及びＣを一緒に、Ｂ及びＣを一緒に、又はＡ、Ｂ、及びＣを一緒に含むことを意図する。

【0051】

更に、２つ以上の代替用語を提示する任意の離接語又は語句は、説明、請求項、又は図面のいずれかにおいて、用語のうちの１つ、用語のいずれか又は両方の用語を含む可能性を企図するものと理解されるべきである。例えば、語句「Ａ又はＢ」は、「Ａ」又は「Ｂ」又は「Ａ及びＢ」の可能性を含むと理解されるべきである。

【0052】

本開示は、特定の例示される実施形態に関して本明細書に記載されているが、当業者は、本発明がそのように限定されないことを認識し、理解するであろう。むしろ、以下にそれらの法的等価物と共に特許請求されるような本発明の範囲から逸脱することなく、例示され、説明される実施形態に対して数多くの追加、削除、及び修正を行うことができる。加えて、一実施形態の特徴は、本発明者によって想到されるように、別の開示した実施形態の特徴と組み合わせることができるが、それでも、本開示の範囲内に包含される。

【0053】

本開示の更なる非限定的な実施形態は、以下のとおりである。
実施形態１：方法であって、クロックを生成するステップと、クロックを使用して、第１のクロックレートでイーサネット物理層のデータ経路をクロックするステップと、クロックを使用して、イーサネット物理層をイーサネットリンク層と動作可能に結合するための第１のインターフェースをクロックするステップであって、第１のインターフェースをクロックするステップは、第１のインターフェースのビットレート以下である第２のクロックレートで第１のインターフェースをクロックするステップを含む、クロックするステップと、第１のインターフェースのビットレート及びクロックレートを、イーサネットリンク層における第２のインターフェースのビットレート及びクロックレートに同期させるステップと、を含む、方法。

【0054】

実施形態２：第１の周波数でクロックを生成するステップは、水晶発振器で第１の周波数でクロックを生成するステップを含む、実施形態１に記載の方法。

【0055】

実施形態３：クロックに応答して分周クロックを生成するステップを更に含む、実施形態１及び２のいずれかに記載の方法。

【0056】

実施形態４：インターフェースのビットレートに実質的に等しい第２のクロックレートでインターフェースをクロックするステップは、分周クロックを使用して、インターフェースのビットレートに実質的に等しい第２のクロックレートでインターフェースをクロックするステップを含む、実施形態１～３のいずれかに記載の方法。

【0057】

実施形態５：第２のクロックレートは、実質的に５メガヘルツであり、第１のクロックレートは、実質的に２５メガヘルツである、実施形態１～４のいずれかに記載の方法。

【0058】

実施形態６：第２のクロックレートは、実質的に２．５メガヘルツであり、第１のクロックレートは、実質的に２５メガヘルツである、実施形態１～５のいずれかに記載の方法。

【0059】

実施形態７：データ経路で第１のクロックドメインから第２のクロックドメインに越えて渡るステップを更に含み、第１のクロックドメインは第１のクロックレートに関連付けられ、第２のクロックドメインは第２のクロックレートに関連付けられている、実施形態１～６のいずれかに記載の方法。

【0060】

実施形態８：電磁放射（ＥＭＥ）限界に応答して、第１のインターフェースの第２のクロックレートを選択するステップを更に含む、実施形態１～７のいずれかに記載の方法。

【0061】

実施形態９：システムであって、イーサネット物理層のデータ経路であって、第１のクロックレートのために構成されている、データ経路と、イーサネット物理層をイーサネットリンク層に動作可能に結合するための第１のインターフェースであって、第１のインターフェースのビットレート以下である第２のクロックレートのために構成されている、第１のインターフェースと、データ経路をクロックし、第１のインターフェースをクロックするためのクロックを生成するように構成されているクロック生成器と、イーサネットリンク層の調和層であって、第１のインターフェースのビットレート及びクロックレートを、第２のインターフェースのビットレート及びクロックレートに同期させるように構成されている、調和層と、を備える、システム。

【0062】

実施形態１０：データ経路は、クロック及びデータ回復回路を備える、実施形態９に記載のシステム。

【0063】

実施形態１１：クロックに応答して分周クロックを提供するように構成されているクロックインターフェースを更に備える、実施形態９及び１０のいずれかに記載のシステム。

【0064】

実施形態１２：データ経路は、クロックインターフェースから受信された１つ以上の制御信号に応答して、第１のクロックドメインから第２のクロックドメインに越えて渡るように構成されている、実施形態９～１１のいずれかに記載のシステム。

【0065】

実施形態１３：第１のクロックドメインは、第１のクロックレートと関連付けられ、第２のクロックドメインは、第２のクロックレートと関連付けられている、実施形態９～１２のいずれかに記載のシステム。

【0066】

実施形態１４：第２のクロックレートは、実質的に５メガヘルツであり、第１のクロックレートは、実質的に２５メガヘルツである、実施形態９～１３のいずれかに記載のシステム。

【0067】

実施形態１５：第２のクロックレートは、実質的に２．５メガヘルツであり、第１のクロックレートは、実質的に２５メガヘルツである、実施形態９～１４のいずれかに記載のシステム。

【0068】

実施形態１６：第１のインターフェースは、１つ以上の出力を含み、１つ以上の出力のうちの出力は、非排他的衝突回避シグナリングのための信号に割り当てられる、実施形態９～１５のいずれかに記載のシステム。

【図1】

【図2】

【図3】

【図4】