特許 7504210 電力モジュール

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-06-13

(45)【発行日】2024-06-21

(54)【発明の名称】電力モジュール

(51)【国際特許分類】

   H01L 25/07 20060101AFI20240614BHJP

   H01L 25/18 20230101ALI20240614BHJP

【ＦＩ】

H01L25/04 C

【請求項の数】 6

(21)【出願番号】P 2022549311

(86)(22)【出願日】2020-02-19

(65)【公表番号】

(43)【公表日】2023-04-05

(86)【国際出願番号】 US2020018713

(87)【国際公開番号】W WO2021167596

(87)【国際公開日】2021-08-26

【審査請求日】2022-10-03

(73)【特許権者】

【識別番号】522324255

【氏名又は名称】ピエルブルク ゲーエムベーハー

【氏名又は名称原語表記】ＰＩＥＲＢＵＲＧ ＧＭＢＨ

(74)【代理人】

【識別番号】110000442

【氏名又は名称】弁理士法人武和国際特許事務所

(72)【発明者】

【氏名】ヌオティオ，ミカ

【審査官】井上 和俊

(56)【参考文献】

【文献】特開２０１１－１１４１７６（ＪＰ，Ａ）

【文献】特開２００１－３０８２６３（ＪＰ，Ａ）

【文献】国際公開第２０１６／１２５６７３（ＷＯ，Ａ１）

【文献】特開２０１５－１４９８４２（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２５／０７

(57)【特許請求の範囲】

【請求項1】

集積半導体パワートランジスタパッケージ（１０）であって、
ローサイドパワースイッチ（１３０）の正の電源端子に直列に接続されたハイサイドパワースイッチ（１１０）の負の電源端子を備えるハーフブリッジ電気回路（１００）であって、前記各パワースイッチ（１１０、１３０）は、電気的に並列に接続された複数の半導体パワートランジスタダイ（４００ａ、４００ｂ）を備える前記ハーフブリッジ電気回路（１００）と、
前記ローサイドパワースイッチ（１３０）を構成する少なくとも１つの前記半導体パワートランジスタダイ（４００ｂ）の正の電源端子パッドに焼結接合され、中間点端子（５０５ｄ）が接合された銅クラッド層形状（５３０）を有する第１基板（４１）と、
前記第１基板（４１）と平行な第２基板（４４）であって、前記ハイサイドパワースイッチ（１１０）を構成する少なくとも１つの前記半導体パワートランジスタダイ（４００ａ）の正の電源端子パッドに焼結接合され、正電圧外部端子（６０５ｄ）が接合された銅クラッド層形状（６３０）を有する前記第２基板（４４）と、
前記第１基板（４１）上で前記ローサイドパワースイッチ（１３０）を構成する少なくとも１つの半導体パワートランジスタダイ（４００ｂ）の負の電源端子パッドを、前記第２基板（４４）の負電圧外部端子（６０５ｅ）が接合された銅クラッド層形状（６４０）に焼結接合させる複数の垂直スペーサ（４２５ｂ）と、
前記第２基板上で前記ハイサイドパワースイッチ（１１０）を構成する少なくとも１つの前記半導体パワートランジスタダイ（４００ａ）の負の電源端子パッドを、前記第１基板（４１）の前記中間点端子が接合された銅クラッド層形状（５３０）に焼結接合させる複数の垂直スペーサ（４２５ａ）と、
前記第２基板（４４）の銅クラッド層形状（６３０）に接合され、前記第２基板（４４）の銅クラッド層形状（６４０）に接合された負電圧外部端子であるパワーリードフレームピン（６０５ｅ）と隣接する、正電圧外部端子であるパワーリードフレームピン（６０５ｄ）と、
少なくとも、前記第１および第２基板（４１、４４）の間であって、前記第２基板（４４）の前記正電圧外部端子であるパワーリードフレームピン（６０５ｄ）及び前記負電圧外部端子であるパワーリードフレームピン（６０５ｅ）と、前記第１基板（４１）の前記正電圧外部端子であるパワーリードフレームピン（５０５ｄ）との間に形成された空洞を封止する封止材（４６０）と、
を備え、
前記第２基板（４４）の前記正電圧外部端子であるパワーリードフレームピン（６０５ｄ）及び前記負電圧外部端子であるパワーリードフレームピン（６０５ｅ）のうち少なくとも１つは、前記第１基板（４１）の銅クラッド層形状（５３０）に接合された前記中間点端子であるパワーリードフレームピン（５０５ｄ）と平面視において少なくとも部分的に重なっている、集積半導体パワートランジスタパッケージ（１０）。

【請求項2】

前記半導体パワートランジスタダイ（４００ａ、４００ｂ）のそれぞれの負の電源端子パッド（２２０）とリードフレームピン（５０５ｂ）の間に、ケルビンゲートリターン信号経路を形成する電気的な相互接続構造をさらに備える、請求項１に記載の集積半導体パワートランジスタパッケージ（１０）。

【請求項3】

前記第１基板（４１）の銅クラッド層形状（５２０）に接合された少なくとも１つのリードフレームピン（５０５ａ）と、
前記第２基板（４４）の銅クラッド層形状（６２０）に接合された少なくとも１つのリードフレームピン（６０５ａ）と、
をさらに備える、請求項１または２に記載の集積半導体パワートランジスタパッケージ（１０）。

【請求項4】

前記第１基板（４１）の外側クラッド層（４１５ａ）に接合する少なくとも１つのヒートシンク（４０５ａ）と、
前記第２基板（４４）の外側クラッド層（４４５ａ）に接合する少なくとも１つのヒートシンク（４０５ｂ）と、
をさらに備える、請求項１から３のうちいずれか１項に記載の集積半導体パワートランジスタパッケージ（１０）。

【請求項5】

複数の電気抵抗体（８１０ａ～８１０ｄ）と、
リードフレームピン（５０５ａ）と前記半導体パワートランジスタダイ（４００ａ、４００ｂ）のそれぞれのゲート端子パッド（４１５ｅ）の間に直列に接続された前記電気抵抗体（８１０ａ～８１０ｄ）のうち少なくとも１つを含む電気経路を形成する相互接続構造と、
をさらに備える、請求項１から４のうちいずれか１項に記載の集積半導体パワートランジスタパッケージ（１０）。

【請求項6】

少なくとも一つのエネルギー吸収スナバダイ（８２０ａ，８２０ｂ）と、
スナバダイ端子と、前記ハーフブリッジ電気回路（１００）の正電圧外部端子および負電圧外部端子との間に電気的な接続を形成する相互接続構造と、
をさらに備える、請求項１から５のうちいずれか１項に記載の集積半導体パワートランジスタパッケージ（１０）。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、熱抵抗の低減、ゲート制御信号の整合性の向上、材料コストの低減、および必要な製造プロセス工程の低減を実現する、両面冷却パッケージ構成における複数の半導体パワートランジスタの高電力密度なパッケージングに関する。

【背景技術】

【0002】

直流－交流電力変換回路、交流－直流電力変換回路、直流－直流電力変換回路には、ハーフブリッジ回路構成にパッケージされた半導体パワートランジスタが多く使用されている。このような電力変換回路に使用される半導体パワートランジスタは熱を放散する。放散された熱を効率よくパッケージの外に逃がすことは、半導体パワートランジスタのパッケージのサイズとコストを最小限に抑えつつ、その処理能力を最大限に引き出すために重要である。

【0003】

半導体パワートランジスタダイとパッケージのヒートシンクの間の材料層および材料ボンディング層の数を減らすことにより、半導体パワートランジスタダイとパッケージのヒートシンクとの間の熱抵抗を最小化することができる。また、材料層および材料ボンディング層の数を減らすことで、必要な製造工程数を最小限に抑えることができ、結果として、より低コストのパッケージを実現することができる。

【発明の概要】

【発明が解決しようとする課題】

【0004】

半導体パワートランジスタ技術の向上により、数ナノ秒以内に数十アンペア程度の非常に高速なスイッチング速度が得られるようになった。半導体パワートランジスタパッケージにおける寄生ソースインダクタンスは、高速スイッチングの過渡電流と併せて、制御ゲート信号に対抗する過渡的な電圧スパイクをもたらし、これが緩和されないと、スイッチング性能の著しい低下、場合によってはデバイスの故障が発生することがある。

【0005】

熱サイクルによる応力を受けると、半導体パワートランジスタダイと基板の間のはんだ接合は、パッケージの信頼性を低下させる。パッケージの全体的な信頼性を向上させるためには、熱サイクルへの耐久性を向上させた代替の接合方法を使用することが望ましい。

【0006】

また、半導体パワートランジスタのパッケージ内の浮遊インダクタンスや、外部回路への接続により、トランジスタの高速スイッチング時に過渡電圧が発生することがある。このような過渡電圧は、緩和されないと、半導体パワートランジスタの故障の原因となることがある。ゲート抵抗を増加させることでトランジスタのスイッチング速度を減少させ、過渡電圧を抑制することも可能ではあるが、この方法は、トランジスタのスイッチング速度の減少によりスイッチング損失が増加する点で望ましくない。

【0007】

さらに、複数の半導体パワートランジスタを並列接続すると、並列駆動されるトランジスタへのゲート信号が共振することがある。このような振動が緩和されないと、並列するトランジスタ間の動的な電流共有や接合部温度の変動が大きくなり、性能低下やデバイスの故障が発生することがある。

【0008】

本発明の目的は、上述した課題のうち１つ以上を解決するための実施形態を提供することである。半導体パワートランジスタのパッケージおよび冷却の改善にかかる本発明の開示は、パワー半導体スイッチの、性能、電力密度、およびコストの面で最適な動作を可能にする実施形態について説明するものである。

【図面の簡単な説明】

【0009】

【図1】本発明のある実施形態にかかる例示的なハーフブリッジ電気回路を示す図である。

【図2】本発明のある実施形態にかかる半導体パワートランジスタダイの断面概略図である。

【図3】本発明のある実施形態にかかる例示的な電気ゲート駆動回路構造を示す図である。

【図4】本発明のある実施形態にかかる例示的な両面冷却パッケージ構造の断面図である。

【図5】本発明のある実施形態にかかる第１基板サブアセンブリの例示的な構造を示す図である。

【図6】本発明のある実施形態にかかる第２基板サブアセンブリの例示的な構造を示す図である。

【図7】本発明のある実施形態にかかるパッケージ構造の例示的な側面断面図である。

【図8】本発明のある実施形態にかかる第２基板サブアセンブリのさらなる例示的構造を示す図である。

【発明を実施するための形態】

【0010】

本発明の実施形態およびその効果は、以下の詳細な説明を参照することによって最もよく理解される。なお、図示された同様の要素には同じ参照番号を使用しており、図中の表示は、本発明の実施形態を例示する目的のためのものであって、本発明の保護範囲を限定する目的のためのものではない。

【0011】

本発明は、半導体パワートランジスタおよび装置のパッケージ、並びに、パッケージされたトランジスタと外側ヒートシンクの間の熱抵抗を最小限に抑えながら電力密度を最大化するために用いられる方法に関する。

【0012】

本発明は、上述した課題のうち１つ以上を解決するための実施形態を提供する。パッケージおよび冷却構造の向上についての本発明は、効率性、信頼性、より高い電力密度、より高い費用効果を有するパッケージされた半導体パワートランジスタを実現するための実施形態について説明する。

【0013】

図１は、本発明の２つのパワースイッチのハーフブリッジの電気的構成１００を概略的に示している。ある実施形態では、２つのハーフブリッジパワースイッチ１１０、１３０は、それぞれ、１つまたは複数の並列接続された半導体パワートランジスタを備えることができる。ハイサイドパワースイッチ１１０において、トランジスタの正の電源端子は正電圧外部端子１５０に電気的に接続され、トランジスタの負の電源端子１７０は中点端子１６０に電気的に接続される。ローサイドパワースイッチ１３０において、トランジスタの正の電源端子は中点端子１６０に電気的に接続され、トランジスタの負の電源端子は負電圧外部端子１７０に電気的に接続される。パワースイッチ１１０、１３０を構成する半導体パワートランジスタは、それぞれ、ゲート制御信号部１２０、１４０を介して制御される。

【0014】

ある実施形態では、パッケージにおいて、ハイサイドおよびローサイドパワースイッチ１１０、１３０と並列に接続される複数の半導体ダイオードダイを備えたダイオード構造１１０ａ、１３０ａがそれぞれ設けられる。

【0015】

図２は、本発明のある実施形態にかかる半導体パワートランジスタダイ２００の例示的な内部構造の断面を概略的に示している。半導体パワートランジスタダイ２００の概略図には、正の電源端子パッド２１０、負の電源端子パッド２２０、およびトランジスタゲート端子パッド２３０が示されている。ある実施形態では、半導体パワートランジスタは、金属酸化膜半導体電界効果トランジスタＭＯＳＦＥＴまたは絶縁ゲートバイポーラトランジスタＩＧＢＴ構造により構成される。ＭＯＳＦＥＴトランジスタ構造では、正および負の電源端子はそれぞれドレイン端子およびソース端子に対応する。ＩＧＢＴトランジスタ構造では、正および負の電源端子はそれぞれコレクタ端子およびエミッタ端子に対応する。

【0016】

ある実施形態では、ＭＯＳＦＥＴまたはＩＧＢＴトランジスタ構造は、シリコン、炭化ケイ素、窒化ガリウム、別のＩＩＩ－Ｖ族半導体、または他の半導体材料から形成することができる。

【0017】

本発明のある実施形態は、直流（ＤＣ）－交流（ＡＣ）電力インバータ回路、ＡＣ－ＤＣ電力コンバータ回路、およびＤＣ－ＤＣ電力コンバータ回路を実現するために用いられる。このような電力変換回路では、副生成物として熱が発生する。この熱の大部分は、パッケージ内の半導体パワートランジスタに起因して発生するものである。本発明のある実施形態によれば、パッケージの上面および底面の両方を介して熱を放散するための、より効率的でより均一な方法が提供される。

【0018】

図３は、本発明にかかる様々な半導体パワートランジスタの電気ゲート駆動回路の実施形態を概略的に示している。回路３００ａは、一般的なゲート駆動回路を模式的に示している。ゲート駆動電源電圧Ｖｄｄ３２０ａを有するゲートドライバ３２０は、半導体パワートランジスタ３１０の負の電源端子３１０ｂに電気的に直列接続された寄生インダクタンスＬｐ３３０を介し、負電位３５０に電気的に接続されるリターン経路を有している。この寄生インダクタンス３３０は、パワー半導体パッケージ内の電気的相互接続構造だけでなく、パワー半導体パッケージの外部のゲート駆動回路３２０の寄生効果によるものである。ゲートドライバ３２０は、半導体パワートランジスタのゲート端子３１０ｃにゲート制御信号３２０ｂを課すことにより、半導体パワートランジスタ３１０を制御する。半導体パワートランジスタ３１０のゲート端子３１０ｃと負の電源端子３１０ｂとの間の電圧Ｖｇｎ３１０ｄがデバイス固有の所定の電圧閾値を上回ると、半導体パワートランジスタ３１０はターンオン状態となる。同様に、Ｖｇｎ３１０ｄがデバイス固有の所定の閾値を下回ると、半導体パワートランジスタはターンオフ状態となる。ゲート制御圧Ｖｇｎ３１０ｄは、さらに、寄生インダクタンスＬｐ３３０と、トランジスタのターンオン、ターンオフ過渡時の電流変化率（ｄｉ／ｄｔ）に影響される。ゲート制御圧Ｖｇｎ３１０ｄは、寄生インダクタンスＶｉｎｄ３３０ａにかかる電圧に対している。実効的なゲート制御圧Ｖｇｎ３１０ｄは、以下の数１のように表すことができる。

【数1】

寄生インダクタンスＬｐ３３０がゲート制御圧Ｖｇｎ３１０ｄに及ぼす影響を緩和するために、ケルビンゲートリターン信号３５０を有する代替回路３００ｂが、半導体パワートランジスタの負の電源端子に直接接続される。本発明のある例示的な実施形態では、ケルビンゲートリターン信号３５０を電気的に実現するパッケージ相互接続構造が設けられる。本発明の例示的な実施形態３００ｃは、複数の並列接続された半導体パワートランジスタダイ２００に対して共通のゲート制御信号３２０ｃを実現するための構造を実装している。回路３００ｃは、３つの並列接続された半導体パワートランジスタダイ２００を模式的に示したものである。本発明の別の実施形態３００ｄには、パッケージ相互接続構造と、複数の並列接続された半導体パワートランジスタダイのそれぞれと電気的に直列接続された抵抗要素３１０ｅが含まれる。本発明が有利であるのは、このように並列接続された半導体パワートランジスタダイ２００のゲート制御信号終端間の共振によって生じるゲート制御信号３２０ｃ上のリップル電圧を、半導体パワートランジスタダイ２００にそれぞれ直列に接続された抵抗素子３１０ｅにより減衰することができる点である。

【0019】

図４は、本発明のある実施形態による例示的なハーフブリッジ半導体パワートランジスタパッケージの内部構造の断面を概略的に示している。半導体パワートランジスタダイ４００ａの第１の例は、ハイサイドパワースイッチ１１０を実装している。半導体パワートランジスタダイ４００ｂの第２の例は、ローサイドパワースイッチ１３０を実装している。パッケージ１０は第１基板４１を備え、第１基板４１には、例示的な外側銅クラッド層４１５ａと、例示的な内側銅クラッド層４１５ｃ、４１５ｄ、４１５ｅが設けられ、これらの外側および内側クラッド層は、基板コア材料４１５ｂによって電気的に隔離されている。さらに、パッケージ１０は第２基板４４を備え、第２基板４４には、例示的な外側銅クラッド層４４５ａと、例示的な内側銅クラッド層４４５ｃ、４４５ｄ、４４５ｅ、４４５ｆが設けられ、これらの外側および内側クラッド層は、基板コア材料４４５ｂによって電気的に隔離されている。ある例示的な実施形態では、このような第１および第２基板４１、４４は、ダイレクトボンド銅（ＤＢＣ）基板、活性金属ブレイズ（ＡＭＢ）基板、または直接めっき銅（ＤＰＣ）基板とすることができる。

【0020】

第２の例のローサイドパワートランジスタダイ４００ｂの正の電源端子パッド２１０は、第１基板４１のクラッド層４１５ｃに対して、ボンディング層４５０ｂを介して電気的かつ熱的に直接接合され、このようなクラッド層４１５ｃは、中間点端子１６０への電気的な接続を形成する。ローサイドパワートランジスタダイ４００ｂの負の電源端子パッド２２０は、垂直スペーサ４２５ｂおよびボンディング層４３０ｂ、４２０ｂを介してクラッド層４４５ｃに電気的および熱的に接合され、このようなクラッド層４４５ｃは、負の電圧外部端子１７０への電気的な接続を形成する。

【0021】

ハイサイドパワートランジスタダイ４００ａの正の電源端子パッド２１０は、第２基板のクラッド層４４５ｄに対して、ボンディング層４５０ａを介して電気的かつ熱的に接合され、このようなクラッド層４４５ｄは、正電圧外部端子１５０への電気的な接続を形成する。ハイサイドパワートランジスタダイ４００ａの負の電源端子パッド２２０は、クラッド層４１５ｃに対して、垂直スペーサ４２５ａおよびボンディング層４３０ａ、４２０ａを介して電気的かつ熱的に接合され、このようなクラッド層４１５ｃは、中間点端子１６０への電気的な接続を形成する。

【0022】

ある実施形態では、ボンディング層４２０ａ、４３０ａ、４５０ａ、４２０ｂ、４３０ｂ、４５０ｂは焼結接合により実現される。焼結接合は、銀、銅、白金、パラジウム、または金の粒子、微粒子、またはナノ粒子を含むペーストまたはフィルムを使用して形成することができる。はんだ付け接合と比較して本開示の焼結接合が有利であるのでは、熱サイクル疲労が実質的に低減してボンディング層の耐久性が向上すると共に、熱抵抗が低減して冷却性能が向上する点にある。

【0023】

ある実施形態において、スペーサ４２５ａ、４２５ｂは、銅合金、Ｓｉ充填ＡｌＭｇ合金、または所要の熱伝導性を有するその他の合金を含む電気的および熱伝導性のある金属合金から形成することができる。

【0024】

ある例示的な実施形態では、ワイヤボンディング構造により、トランジスタダイ４００ｂのゲート端子パッド２３０とゲート制御信号３２０ｂの相互接続構造を構成するクラッド層４１５ｅとの間、および、トランジスタダイ４００ｂの負の電源端子パッド２２０とケルビンゲートリターン信号の相互接続構造を構成する銅クラッド層４１５ｄとの間の電気的な接続が構成される。また、例示したワイヤボンディング構造により、ゲート端子パッド２３０およびトランジスタ４００ａの負の電源端子２２０と、ゲート制御３２０ｂおよびケルビンリターン信号の相互接続構造を形成する第２基板上のそれぞれの銅クラッド層４４５ｆおよび４４５eとが対応的に電気的に接続される。他の実施形態では、トランジスタ４００ａ、４００ｂの電源端子パッド２２０およびゲート端子パッド２３０は、リードフレームピンにワイヤ接合されてもよく、または、リードフレームピンは、ボンドワイヤなしでゲート２３０および電源端子パッド２２０に直接接合されてもよい。

【0025】

トランジスタ４００ａによって発生した熱は、ボンディング層４５０ａ、内側銅クラッド層４４５ｅ、基板コア４４５ｂ、外側銅クラッド層４４５ａ、ヒートシンクボンディング層４１０を通って部分的に伝播し、外側ヒートシンク４０５ｂを介して放出される。トランジスタ４００ａによって発生した熱は、さらに、ボンディング層４３０ａ、スペーサ４２５ａ、ボンディング層４２０ａ、内側銅クラッド層４１５ｃ、基板コア４１５ｂ、外側銅クラッド層４１５ａ、ヒートシンクボンディング層４１０ａを通って部分的に伝播し、例示的な外側ヒートシンク４０５ａを介して放出される。トランジスタダイ４００ａからヒートシンク４０５ｂまでの熱抵抗は、ダイ４００ａからヒートシンク４０５ａまでの熱抵抗に比べて比例的に小さい。ダイ４００ａからヒートシンク４０５ａまでの熱抵抗が比例的に高いのは、スペーサ４２５ａおよびボンディング層４２０ａによって熱抵抗が追加的に導入されているため、および、スペーサ４２５ａの断面積がダイ４００ａの総面積よりも小さいためである。本発明の反転相補構造の結果として、ダイ４００ｂでは、ダイ４００ｂからヒートシンク４０５ｂへの熱抵抗よりも、ヒートシンク４０５ａに対する熱抵抗が比例的に低い。この補完的な熱抵抗の関係により、熱流の集中が低くなり、両ヒートシンクの冷却性能が均一になるため、ダイ４００ａ、４００ｂの水平方向の間隔を近づけることができ、同じ熱性能で小型且つ低コストの両面冷却パッケージを実現することが可能となる。本発明が有利であるのは、トランジスタ４００ａ、４００ｂから外側ヒートシンク４０５ａ、４０５ｂの間の材料積層および材料ボンディング層の数を減らすことができる点にある。

【0026】

ある実施形態では、ヒートシンク４０５ａ、４０５ｂは空冷式とすることができる。他の実施形態では、ヒートシンク４０５ａ、４０５ｂは液体により冷却されてもよい。一部の実施形態では、ヒートシンク４０５ａ、４０５ｂは、平板、フィン付き板、マイクロチャネルを有する板、または他のマイクロ構造を有するものであってよい。他の実施形態では、ヒートシンク４０５ａ、４０５ｂは、銅合金、アルミ合金、またはその他の金属合金から構成されてもよい。

【0027】

ヒートシンクボンディング層４１０ａ、４１０ｂは、一部の実施形態においては、はんだ付けにより形成されてもよい。ある実施形態では、ボンディング層４１０ａ、４１０ｂは、銀、銅、プラチナ、パラジウム、または金粒子、微粒子または焼結形成されてもよい。他の実施形態では、ボンディング層４１０ａ、４１０ｂは、熱伝導性接着剤によって形成されてもよい。さらに他の実施形態では、ボンディング層４１０ａ、４１０ｂは、サーマルペーストおよびサーマルパッドを含む熱界面材料によって形成されてもよい。

【0028】

封止材４６０は、少なくとも、第１基板と第２基板との間に形成された空洞を封止している。本発明は、封止材４６０によって、機械的構造が支持され、水分および汚染物質の侵入から保護され、また半導体パワートランジスタおよびパッケージ内の相互接続構造の電気的絶縁性が得られる点で有利である。例示的な実施形態では、封止材４６０は、エポキシ樹脂、ポリエステル、ポリウレタン、または他のプラスチックなどのポリマーから構成することができる。

【0029】

図５は、例示的な第１基板サブアセンブリを備えた実施形態の上面図を示している。この実施形態では、並列接続された４つの半導体パワートランジスタダイ２００を備えるローサイドパワースイッチ１３０が例示されている。

【0030】

例示的なゲート制御信号３２０ｃの相互接続構造には、銅クラッド層形状５２０に接合された銅リードフレームピン５０５ａが設けられ、さらに銅リードフレームピン５０５ａは、半導体パワートランジスタダイ２００ごとに、ワイヤ５６０ｂ、５７０ｂ、５８０ｂ、５９０ｂを介して、ゲート端子パッド２３０にそれぞれ別々に接合される。

【0031】

リターン信号３６０のための例示的なケルビンゲート相互接続構造には、銅クラッド層形状５１０に接合された銅リードフレームピン５０５ｂが設けられ、さらに銅リードフレームピン５０５ｂは、例示的な半導体パワートランジスタダイごとに、ワイヤ５６０ａ、５７０ａ、５８０ａ、５９０ａを介して、負の電源端子パッド２２０ｎにそれぞれ別々に接合される。

【0032】

半導体パワートランジスタダイの負の電源端子２２０は、５６０ｃ、５７０ｃ、５８０ｃ、５９０ｃとして概略的に示されている。

【0033】

例示的な半導体パワートランジスタダイの負の電源端子パッドに接合されたスペーサ４２５ｂの上面は、参照符号５６０ｄ、５７０ｄ、５８０ｄ、５９０ｄによって示されている。

【0034】

中間点端子１６０の例示的な相互接続構造には、銅クラッド層形状５３０に接合されたパワーリードフレームピン５０５ｄが設けられ、さらにパワーリードフレームピン５０５ｄは、例示的な半導体パワートランジスタダイの正の電源端子パッドに接合されている。本発明の利点は、銅クラッド層５３０の連続した表面積が大きく、これによりインピーダンスが最小化されるため熱伝導損失が低減し、結果として、ハイサイドおよびローサイドパワースイッチ１１０、１３０のトランジスタダイ間の浮遊インダクタンスが最小化されてスイッチング性能が向上し、さらに、パッケージの構造剛性が向上する点にある。

【0035】

本開示の別の実施形態では、銅クラッディング層５３０に接合された銅リードフレームピン５０５ｃを設けることにより、外部の過電流検出回路を実装するための、中点端子１６０への外部電気検出接続が提供される。

【0036】

図６は、例示的な第２基板サブアセンブリを備えた実施形態の上面図を示している。この実施形態では、並列接続された４つのパワー半導体トランジスタダイ２００を備えるハイサイドパワースイッチ１１０が例示されている。

【0037】

ゲート制御シグナル３２０ｃの例示的な相互接続構造には、銅クラッド層形状６２０に接合された銅リードフレームピン６０５ａが設けられ、さらに銅リードフレームピン６０５ａは、半導体パワートランジスタダイ２００ごとに、ワイヤ６６０ｂ、６７０ｂ、６８０ｂ、６９０ｂを介して、ゲート端子パッド２３０にそれぞれ別々に接合される。

【0038】

ケルビンゲートリターン信号３６０の例示的な相互接続構造には、銅クラッド層形状６１０に接合された銅リードフレームピン６０５ｂが設けられ、さらに銅リードフレームピン６０５ｂは、例示的な半導体パワートランジスタダイごとに、ワイヤ６６０ａ、６７０ａ、６８０ａ、６９０ａを介して、負の電源端子パッド２２０にそれぞれ別々に接合される。

【0039】

半導体パワートランジスタの負電源端子は、６６０ｃ、６７０ｃ、６８０ｃ、６９０ｃとして概略的に示されている。

【0040】

例示的な半導体パワートランジスタダイの負の電源端子パッドに接合されたスペーサ４２５ａの上面は、参照符号６６０ｄ、６７０ｄ、６８０ｄ、６９０ｄによって示されている。

【0041】

正電圧外部端子１５０の例示的な相互接続構造には、銅クラッド層形状６３０に接合されたパワーリードフレームピン６０５ｄが設けられる。負電圧外部端子１７０の例示的な相互接続構造には、銅クラッド層形状６４０に接合するパワーリードフレームピン６０５ｅが設けられ、さらにパワーリードフレームピン６０５ｅは、例示的な半導体パワートランジスタダイの正の電源端子に接合される。本発明による構造は、ハーフブリッジ電気回路構成１００の正電圧外部端子１５０および負電圧外部端子１７０に対応する銅クラッド層６３０、６４０が平行に近接している点で有利である。このように並列に近接していることで、正電圧外部端子１５０および負電圧外部端子１７０にわたる寄生ループインダクタンスが抑制され、スイッチング過渡電圧のオーバーシュート振幅を低減することができる。

【0042】

例示的な実施形態において、銅クラッド層６３０に接合されたの銅リードフレームピン６０５ｃを設けることにより、外部の過電流検出回路を実装するための、正電圧外部端子への外部電気検出接続が提供される。

【0043】

本発明の効果は、パワーリードフレームピン５０５ｄを第１基板に接合し、他の２つのパワーリードフレームピン６０５ｄ、６０５ｅを第２基板に接合することによって実現される。パワーリードフレームピンの幅および同じ平面内のパワーリードフレームピンの数が、パッケージの全体の幅を左右する。３つのパワーリードフレームを２つの平行な平面、すなわち基板当たり１つの平面に分離することによって、パッケージ全体の幅を縮小することができる。リードフレーム２つ分のコストは、銅リードフレームの材料コストの２倍であるのに対し、各基板の材料コストは、単位面積当たり、各銅製リードフレームの材料コストの３０倍以上である。本発明のようにパッケージ幅を縮小することで、全体の電力密度が向上し、全体の材料コストが削減される。

【0044】

図７は、ハイサイドパワースイッチ１１０およびローサイドパワースイッチ１３０について、並列接続された４つのパワー半導体トランジスタダイを備えるパッケージの例示的な実施形態の２つの側面断面図を示している。

【0045】

ハイサイドパワースイッチ１１０を構成する半導体パワートランジスタダイ２００、および、ローサイドパワースイッチ１３０を構成する半導体パワートランジスタダイ２００の断面がそれぞれ図示されている

【0046】

例示的なパワーリードフレームピン５０５ｄは、第１基板上の銅クラッド層形状６３０に対し、ボンディング層７１２で接合される。例示的なパワーリードフレームピン６０５ｄ、６０５ｅは、第２基板の銅クラッド層６３０、６４０にそれぞれボンディング層７１４、７２４で接合される。例示的な信号リードフレームピン５０５ｃは、ボンディング層７１５を介して、第２基板上で銅クラッド層形状５３０に接合される。信号リードフレームピン６０５ｃは、ボンディング層７２５を介して、第２基板上で銅クラッド層形状６３０に接合される。本発明のある例示的な実施形態では、リードフレームピンボンディング層７１２、７１４、７１５、７２４、７２５は、はんだ付けや超音波溶接によって形成することができる。また、他の実施形態では、銀、銅、白金、パラジウムや、金の粒子、微粒子、またはナノ粒子を含むペーストまたはフィルムを使用して焼結接合を形成してもよい。

【0047】

本発明のある実施形態では、パッケージおよびリードフレームピンは、封止材を超えて押出されたリードフレームピン５０５ｃ、６０５ｃ、露出するパワーリードフレームピンの平面７１１、７１３、７２３、および外側の銅クラッド層４１５ａ、４４５ａを除き、封止材３６０によって封止されている。パワーリードフレームピンの表面７１１、７１３、７２３において露出する表面積が大きいため、外側バスバーへの低インピーダンス接続の形成が可能である点で有利である。例えば、パワーリードフレームピンの表面７１１、７１３、７２３へのバスバーの低インピーダンス接合は溶接接合である。本発明のいくつかの例示的な実施形態では、そのような溶接接合は、超音波溶接、レーザ溶接、または電子ビーム溶接を使用して形成することができる。

【0048】

スペーサ４２５ａ、４２５ｂの高さは、ｉ）第１基板４１の内側銅クラッド層（４１５ｃ、４１５ｄ、４１５ｅ）と第２基板４２の内側銅クラッド層（４４５ｃ、４４５ｄ、４４５ｅ、４４５ｆ）との間、および、ｉｉ）第１基板５０５ｄのパワーリードフレームピンと第２基板６０５ｄ、６０５ｅのパワーリードフレームピンとの間の、必要最小限の電気的クリアランスによって決定される。最小の電気的クリアランスは、特定の用途のための最大動作電圧と、封止材４６０の材料の耐電圧特性によって決まる。例えば、スペーサ４２５ａ、５２４ｂの高さは２．４ｍｍであり、一般に、スペーサ４２５ａ、４２５ｂの高さは１．５ｍｍから５．０ｍｍの間である。

【0049】

図８は、例示的な第２の基板サブアセンブリを備える本発明の実施形態の上面を示している。この実施形態では、ハイサイドパワースイッチ１１０を構成する並列接続された４つのパワー半導体トランジスタダイ２００が例示され、例示的な抵抗素子８１０ａ、８１０ｂ、８１０ｃ、８１０ｄは、半導体パワートランジスタダイ２００について、それぞれ、ゲート制御信号３２０ｃの相互接続構造とゲート端子パッド２３０との間に直列に電気的に接続される。例えば、そのような抵抗要素は、銅クラッド層にはんだ接合された表面実装金属フィルム抵抗体からなる。

【0050】

本発明の別の例示的な実施形態には、温度感知装置８５０が設けられる。温度感知装置８５０の第１端子は、リードフレームピン８３０ａに接合された銅クラッド層形状８４０ａに接合され、温度感知装置８５０の第２端子は、リードフレームピン８３０ｂに接合された銅クラッド層形状８４０ｂに接合される。他の実施形態では、第１端子は、銅クラッド層形状８４０ａに焼結接合され、第２端子は、銅クラッド層形状８４０ｂにワイヤ接合してもよい。ある例示的な実施形態では、温度感知装置８５０は、サーミスタ、熱電対、または抵抗温度検出器（ＲＴＤ）とすることができる。温度感知装置８５０は、診断や熱出力抑制制御、または熱遮断制御を目的として、外部回路によってパッケージ内部温度を監視するために使用される。

【0051】

本発明のある例示的な実施形態には、さらに、半導体パワートランジスタ２００のスイッチングによって誘起される過渡電圧振動を抑制するために使用される、例示的なエネルギー吸収スナバデバイス８００を設けてもよい。エネルギー吸収スナバデバイスは、正電圧外部端子１５０と負電圧外部端子１７０との間に電気的に接続される。スナバデバイスは、例えば、その底面が外部コンデンサ端子８００ｂに対応し、その上面がその外部抵抗端子８００dに対応する半導体ダイとして実装された直列接続されたコンデンサ８００ａおよび抵抗８００ｃからなる抵抗容量型（ＲＣ）スナバデバイス８００であってもよい。本発明のある実施形態では、複数のスナバダイ８２０ａ、８２０ｂにおいて、そのそれぞれの端子８００ｂが銅クラッド層形状６３０にはんだまたは焼結接合され、端子８００ｄが複数のボンドワイヤ８２５を用いて銅クラッド層形状６４０に接合される。本発明では、エネルギー吸収スナバデバイス８００を設けることにより、半導体パワートランジスタに対する電圧応力を低減すると共に、高周波電圧振動を低減することが可能になる。

【0052】

本明細書では、本開示は特定の実施形態を参照して説明されている。しかしながら、当業者であれば理解するように、本明細書に開示される様々な実施形態は、本開示の趣旨および範囲から逸脱することなく、様々な方法で変形したり実施したりすることができる。したがって、この説明は例示的であると見なされるべきであり、開示された発明の様々な実施形態を作製および使用する方法を当業者に教示する目的で提示されている。本明細書に示され、説明される開示の形態は、代表的な実施形態である。同等の要素、材料、プロセス、またはステップは、本明細書に代表的に図示され、説明されるものと置換されてもよい。さらに、本開示の特定の特徴は、他の特徴の使用と独立して利用されてもよい。

【0053】

本明細書で使用する「備える（ｃｏｍｐｒｉｓｅｓ）」、「備える（ｃｏｍｐｒｉｓｉｎｇ）」、「含む（ｉｎｃｌｕｄｅｓ）」、「含む（ｉｎｃｌｕｄｉｎｇ）」、「有する（ｈａｓ）」、「有する（ｈａｖｉｎｇ）」といった語、またはそれらの任意の文脈上の変形は、非排他的な包含を意図している。例えば、要素のリストから構成されるプロセス、製品、物品、または装置は、必ずしもそれらの要素のみに限定されず、明示的にリストされていない他の要素またはそのようなプロセス、製品、物品、または装置に固有の要素を含んでもよい。また、「または」という表現は、特に断りのない限り、包括的な「または」を意味し、排他的な「または」を意味するものではない。例えば、「ＡまたはＢ」という条件は、例えば、Ａは真（または存在する）でＢは偽（または存在しない）、Ａは偽（または存在しない）でＢは真（または存在する）、および、ＡおよびＢの両方が真（または存在する）のうち、いずれかを満たす。

【0054】

また、図面に示される要素のうちの１つまたは複数は、特定の用途に従って有用となるように、分離または統合して実装することもできる。さらに、これらの要素は、除去または動作不能にしてもよい。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】