特許 7504625 光電変換装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-06-14

(45)【発行日】2024-06-24

(54)【発明の名称】光電変換装置

(51)【国際特許分類】

   H04N 25/78 20230101AFI20240617BHJP

   H04N 25/585 20230101ALI20240617BHJP

   H04N 25/771 20230101ALI20240617BHJP

   H04N 25/76 20230101ALI20240617BHJP

【ＦＩ】

H04N25/78

H04N25/585

H04N25/771

H04N25/76

【請求項の数】 39

(21)【出願番号】P 2020033819

(22)【出願日】2020-02-28

(65)【公開番号】P2021136667

(43)【公開日】2021-09-13

【審査請求日】2023-02-20

(73)【特許権者】

【識別番号】000001007

【氏名又は名称】キヤノン株式会社

(74)【代理人】

【識別番号】100126240

【弁理士】

【氏名又は名称】阿部 琢磨

(74)【代理人】

【識別番号】100223941

【弁理士】

【氏名又は名称】高橋 佳子

(74)【代理人】

【識別番号】100159695

【弁理士】

【氏名又は名称】中辻 七朗

(74)【代理人】

【識別番号】100172476

【弁理士】

【氏名又は名称】冨田 一史

(74)【代理人】

【識別番号】100126974

【弁理士】

【氏名又は名称】大朋 靖尚

(72)【発明者】

【氏名】中村 恒一

【審査官】三沢 岳志

(56)【参考文献】

【文献】米国特許出願公開第２０１７／０３２４９１７（ＵＳ，Ａ１）

【文献】特開２０１３－２１１８３２（ＪＰ，Ａ）

【文献】特開２０１４－０７５７６７（ＪＰ，Ａ）

【文献】特開２０１９－０６２３９８（ＪＰ，Ａ）

【文献】国際公開第２０１７／０１８２１５（ＷＯ，Ａ１）

【文献】特開２００１－２６７５４３（ＪＰ，Ａ）

【文献】特開２００７－３２９７２１（ＪＰ，Ａ）

【文献】国際公開第２０１７／１３８３７０（ＷＯ，Ａ１）

【文献】Manuel Innocent, et al.，"Pixel with nested photo diodes and 120 db single exposure dynamic range"，International Image Sensor Workshop，2019年06月，pp.95-98

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０４Ｎ ２５／７８

Ｈ０４Ｎ ２５／５８５

Ｈ０４Ｎ ２５／７７１

Ｈ０４Ｎ ２５／７６

(57)【特許請求の範囲】

【請求項1】

第一の光電変換部、第二の光電変換部、フローティングディフュージョン部、並びに前記第一の光電変換部及び第二の光電変換部以外の場所で信号電荷を蓄積する容量素子を有する画素と、
前記第一の光電変換部で生じた信号電荷に基づく信号及び前記第二の光電変換部で生じた信号電荷に基づく信号をアナログデジタル変換するためのアナログデジタル変換部と、を含む光電変換装置であって、
電荷蓄積期間中、前記第一の光電変換部に蓄積される第一の信号電荷に基づく第一の信号と、
前記電荷蓄積期間中、前記第二の光電変換部に蓄積される第二の信号電荷に基づく第二の信号と、
前記第二の光電変換部で生じ、前記電荷蓄積期間中は前記容量素子に蓄積される第三の信号電荷に基づく第三の信号と、を読み出し、
前記第一の信号または前記第二の信号に対して行われるアナログデジタル変換の変換期間の長さと、前記第三の信号に対して行われるアナログデジタル変換の変換期間の長さと、が異なることを特徴とする光電変換装置。

【請求項2】

第一の光電変換部、第二の光電変換部、フローティングディフュージョン部、並びに前記第一の光電変換部及び第二の光電変換部以外の場所で信号電荷を蓄積する容量素子を有する画素と、
前記第一の光電変換部で生じた信号電荷に基づく信号及び前記第二の光電変換部で生じた信号電荷に基づく信号をアナログデジタル変換するためのアナログデジタル変換部と、を含む光電変換装置であって、
電荷蓄積期間中、前記第一の光電変換部に蓄積される第一の信号電荷に基づく第一の信号と、
前記電荷蓄積期間中、前記第二の光電変換部に蓄積される第二の信号電荷に基づく第二の信号と、
前記第二の光電変換部で生じ、前記電荷蓄積期間中は前記容量素子に蓄積される第三の信号電荷に基づく第三の信号と、を読み出し、
前記第一の信号または前記第二の信号に対して行われるアナログデジタル変換の分解能と、前記第三の信号に対して行われるアナログデジタル変換の分解能と、が異なることを特徴とする光電変換装置。

【請求項3】

マイクロレンズを有し、前記画素において前記第一の光電変換部と前記第二の光電変換部とは同一のマイクロレンズの下に配置されることを特徴とする請求項１又は請求項２のいずれか一項に記載の光電変換装置。

【請求項4】

前記画素は、前記信号を出力する出力部を備え、前記容量素子はトランジスタによって前記出力部の入力ノードと電気的に接続されることを特徴とする請求項１乃至請求項３のいずれか一項に記載の光電変換装置。

【請求項5】

前記第一の信号及び前記第二の信号は、それぞれ、前記出力部の前記入力ノードが前記容量素子と接続されていない状態で出力され、
前記第三の信号電荷は、前記出力部の入力ノードと前記容量素子とが接続された状態で出力されることを特徴とする請求項４に記載の光電変換装置。

【請求項6】

前記第一の光電変換部の感度が、前記第二の光電変換部の感度と異なることを特徴とする、請求項１乃至請求項５のいずれか一項に記載の光電変換装置。

【請求項7】

前記第一の光電変換部の受光面の面積は、前記第二の光電変換部の受光面の面積と異なることを特徴とする請求項１乃至請求項６のいずれか一項に記載の光電変換装置。

【請求項8】

前記第一の光電変換部上に存在する第一のフィルターと、前記第二の光電変換部上に存在する第二のフィルターとを備え、
前記第一のフィルターの光透過率は、前記第二のフィルターの光透過率と異なることを特徴とする請求項１乃至請求項７のいずれか一項に記載の光電変換装置。

【請求項9】

前記第一の光電変換部の感度は前記第二の光電変換部の感度よりも高いことを特徴とする請求項１乃至請求項８のいずれか一項に記載の光電変換装置。

【請求項10】

前記第一の光電変換部の受光面の面積は、前記第二の光電変換部の受光面の面積よりも大きいことを特徴とする請求項１乃至請求項９のいずれか一項に記載の光電変換装置。

【請求項11】

前記第一の信号に対して行われる第一のアナログデジタル変換の変換期間が、前記第二の信号に対して行われる第二のアナログデジタル変換の変換期間よりも長いことを特徴とする、請求項６乃至請求項１０のいずれか一項に記載の光電変換装置。

【請求項12】

前記第一の信号に対して行われる第一のアナログデジタル変換の変換期間が、前記第二の信号に対して行われる第二のアナログデジタル変換の変換期間よりも短いことを特徴とする、請求項６乃至請求項１０のいずれか一項に記載の光電変換装置。

【請求項13】

前記第一の信号に対して行われる第一のアナログデジタル変換の変換期間が、前記第三の信号に対して行われる第三のアナログデジタル変換の変換期間よりも長いことを特徴とする、請求項６乃至請求項１０のいずれか一項に記載の光電変換装置。

【請求項14】

前記第一の信号に対して行われる第一のアナログデジタル変換の変換期間が、前記第三の信号に対して行われる第三のアナログデジタル変換の変換期間よりも短いことを特徴とする、請求項６乃至請求項１０のいずれか一項に記載の光電変換装置。

【請求項15】

前記第二の信号に対して行われる第二のアナログデジタル変換の変換期間が、前記第三の信号に対して行われる第三のアナログデジタル変換の変換期間よりも長いことを特徴とする、請求項６乃至請求項１０のいずれか一項に記載の光電変換装置。

【請求項16】

前記第二の信号に対して行われる第二のアナログデジタル変換の変換期間が、前記第三の信号に対して行われる第三のアナログデジタル変換の変換期間よりも短いことを特徴とする、請求項６乃至請求項１０のいずれか一項に記載の光電変換装置。

【請求項17】

前記第一の信号をデジタルデータに変換する第一の分解能と、前記第二の信号をデジタルデータに変換する第二の分解能とが異なることを特徴とする、請求項６乃至請求項１０のいずれか一項に記載の光電変換装置。

【請求項18】

前記第一の信号をデジタルデータに変換する第一の分解能と、前記第三の信号をデジタルデータに変換する第三の分解能とが異なることを特徴とする、請求項６乃至請求項１０のいずれか一項に記載の光電変換装置。

【請求項19】

前記第二の信号をデジタルデータに変換する第二の分解能と、前記第三の信号をデジタルデータに変換する第三の分解能とが異なることを特徴とする、請求項６乃至請求項１０のいずれか一項に記載の光電変換装置。

【請求項20】

前記アナログデジタル変換部は、参照信号を出力する参照信号源と、前記信号と前記参照信号とを比較する比較器とを備え、
前記参照信号の掃引を開始してから前記信号と前記参照信号との大小関係が反転するまでの時間に応じたデジタルデータを取得することを特徴とする請求項１乃至請求項１９のいずれか一項に記載の光電変換装置。

【請求項21】

前記参照信号の振幅の一端から他端まで掃引するのに要する時間が、アナログデジタル変換の変換期間の長さであることを特徴とする請求項２０記載の光電変換装置。

【請求項22】

前記アナログデジタル変換部はカウンタを有し、
前記カウンタがカウントを開始してから終了するまでに要する時間が、アナログデジタル変換の変換期間の長さであることを特徴とする請求項２０記載の光電変換装置。

【請求項23】

アナログデジタル変換における逐次比較の回数が異なることで、アナログデジタル変換の変換期間の長さが異なることを特徴とする請求項１乃至請求項１９のいずれか一項に記載の光電変換装置。

【請求項24】

前記アナログデジタル変換部は、参照信号を出力する参照信号源と、前記信号と前記参照信号とを比較する比較器とを備え、
前記第一のアナログデジタル変換に用いられる参照信号に対してオフセットを付与した信号を、前記第二のアナログデジタル変換に用いられる参照信号とすることを特徴とする請求項１１記載の光電変換装置。

【請求項25】

前記第一の信号、前記第二の信号、及び、前記第三の信号を増幅する増幅回路を備える光電変換装置であって、
前記第一の信号、前記第二の信号、及び、前記第三の信号のうち、少なくとも二つの信号に対して互いに異なる増幅ゲインを適用することを特徴とする請求項１乃至請求項２４のいずれか一項に記載の光電変換装置。

【請求項26】

光電変換部と、フローティングディフュージョン部と、容量素子と、前記光電変換部で生じた信号電荷を受ける入力ノードを有し、前記信号電荷に基づく信号を出力する出力部とを有する画素と、
前記信号をアナログデジタル変換するためのアナログデジタル変換部と、を含む光電変換装置であって、
前記容量素子は、トランジスタを介して前記入力ノードと電気的に接続されることにより前記入力ノードの容量の一部を構成し、
前記容量素子と前記入力ノードとが電気的に接続されている場合に前記出力部から出力される第一の信号と、前記容量素子と前記入力ノードとが電気的に接続されていない場合に前記出力部から出力される第二の信号と、に対して行われるアナログデジタル変換の変換期間の長さが互いに異なることを特徴とする光電変換装置。

【請求項27】

光電変換部と、フローティングディフュージョン部と、容量素子と、前記光電変換部で生じた信号電荷を受ける入力ノードを有し、前記信号電荷に基づく信号を出力する出力部を有する画素と、
前記信号をアナログデジタル変換するためのアナログデジタル変換部と、を含む光電変換装置であって、
前記容量素子は、トランジスタを介して前記入力ノードと電気的に接続されることにより前記入力ノードの容量の一部を構成し、
前記容量素子と前記入力ノードとが電気的に接続されている場合に前記出力部から出力される第一の信号と、前記容量素子と前記入力ノードとが電気的に接続されていない場合に前記出力部から出力される第二の信号と、に対して行われるアナログデジタル変換の分解能が互いに異なることを特徴とする光電変換装置。

【請求項28】

前記画素はセレクトスイッチを含み、前記セレクトスイッチがオン状態の期間において、前記容量素子と前記入力ノードとが電気的に接続されている場合と、前記容量素子と前記入力ノードとが電気的に接続されていない場合と、が切り替わることを特徴とする請求項２６又は請求項２７のいずれか一項に記載の光電変換装置。

【請求項29】

複数の前記画素は複数行に配され、前記複数行のうちの１行の読み出し期間において、前記容量素子と前記入力ノードとが電気的に接続されている場合と、前記容量素子と前記入力ノードとが電気的に接続されていない場合と、が切り替わることを特徴とする請求項２６乃至請求項２８のいずれか一項に記載の光電変換装置。

【請求項30】

光電変換部と、フローティングディフュージョン部とを有する画素と、前記光電変換部で生じた信号電荷を前記光電変換部以外の場所で蓄積する容量素子と、前記光電変換部で生じた信号電荷に基づく信号をアナログデジタル変換するためのアナログデジタル変換部と、を含む光電変換装置であって、
電荷蓄積期間中、前記光電変換部に蓄積される第一の信号電荷に基づく第一の信号と、
前記電荷蓄積期間中は前記容量素子に蓄積される第二の信号電荷に基づく第二の信号と、を読み出し、
前記第一の信号、前記第二の信号に対して行われるアナログデジタル変換の変換期間の長さが互いに異なることを特徴とする光電変換装置。

【請求項31】

光電変換部と、フローティングディフュージョン部とを有する画素と、前記光電変換部で生じた信号電荷を前記光電変換部以外の場所で蓄積する容量素子と、前記光電変換部で生じた信号電荷に基づく信号をアナログデジタル変換するためのアナログデジタル変換部と、を含む光電変換装置であって、
電荷蓄積期間中、前記光電変換部に蓄積される第一の信号電荷に基づく第一の信号と、
前記電荷蓄積期間中は前記容量素子に蓄積される第二の信号電荷に基づく第二の信号と、を読み出し、
前記第一の信号、前記第二の信号に対して行われるアナログデジタル変換の分解能が互いに異なることを特徴とする光電変換装置。

【請求項32】

前記画素を複数備えることを特徴とする請求項１乃至２８のいずれか一項に記載の光電変換装置。

【請求項33】

前記光電変換装置は複数の半導体基板を積層して構成されることを特徴とする請求項１乃至請求項３２のいずれか一項に記載の光電変換装置。

【請求項34】

前記第一の信号と減算処理を行うための第一のリセット信号、前記第二の信号と減算処理を行うための第二のリセット信号、及び、前記第三の信号と減算処理を行うための第三のリセット信号を出力することを特徴とする請求項１乃至請求項２５のいずれか一項に記載の光電変換装置。

【請求項35】

前記第一の信号、前記第二の信号、及び、前記第三の信号と、前記第一のリセット信号、前記第二のリセット信号、及び、前記第三のリセット信号とが、前記第二のリセット信号、前記第二の信号、前記第三の信号、前記第三のリセット信号、前記第一のリセット信号、前記第一の信号、の順に読み出されることを特徴とした請求項３４記載の光電変換装置。

【請求項36】

請求項１乃至２５のいずれか一項に記載の光電変換装置と、
前記光電変換装置から出力された信号に対して処理を行う処理装置と、
を有することを特徴とする撮像システム。

【請求項37】

前記処理装置は、前記第一の信号に基づいて生成された第一のデジタル信号、前記第二の信号に基づいて生成された第二のデジタル信号、前記第三の信号に基づいて生成された第三のデジタル信号からいずれか１つのデジタル信号を選択して画像を形成することを特徴とする請求項３６記載の撮像システム。

【請求項38】

移動体であって、
請求項１乃至２５のいずれか一項に記載の光電変換装置と、
前記光電変換装置から出力された信号に対して処理を行う処理装置と、
前記処理の結果に基づいて前記移動体を制御する制御手段と、を有することを特徴とする移動体。

【請求項39】

前記処理装置は、前記第一の信号に基づいて生成された第一のデジタル信号、前記第二の信号に基づいて生成された第二のデジタル信号、前記第三の信号に基づいて生成された第三のデジタル信号からいずれか１つのデジタル信号を選択して画像を形成することを特徴とする請求項３８記載の移動体。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、光電変換装置に関する。

【背景技術】

【0002】

近年、ダイナミックレンジの広い光電変換装置が求められている。ダイナミックレンジを拡大する手段として、非特許文献１には、画素内に受光面積の大きいフォトダイオードと、受光面積の小さいフォトダイオードと、オーバーフロー用の容量を配置した画素を備えた撮像装置が開示されている。非特許文献１に記載の撮像装置は、３つの信号を読み出すことで、ダイナミックレンジの拡大を実現している。まず、受光面積の大きいフォトダイオードで光電変換された電荷を、フローティングディフュージョン（以降、ＦＤとよぶ）容量で電圧変換した信号と、受光面積の小さいフォトダイオードで光電変換された電荷をＦＤ容量で電圧変換した信号と、が読み出される。撮像装置は、さらに、受光面積の小さいフォトダイオードで光電変換され、オーバーフローした電荷をＦＤ容量とオーバーフロー用容量の合成容量で電圧変換した信号を読み出す。

【先行技術文献】

【非特許文献】

【0003】

【文献】Ｍａｎｕｅｌ Ｉｎｎｏｃｅｎｔ，ｅｔ ａｌ．”Ｐｉｘｅｌ ｗｉｔｈ ｎｅｓｔｅｄ ｐｈｏｔｏ ｄｉｏｄｅｓ ａｎｄ１２０ ｄＢ ｓｉｎｇｌｅ ｅｘｐｏｓｕｒｅ ｄｙｎａｍｉｃ ｒａｎｇｅ”ＩＩＳＷ Ｄｉｇ．Ｔｅｃｈ．Ｐａｐｅｒｓ，ｐｐ．１３，Ｊｕｎｅ ２０１９．

【発明の概要】

【発明が解決しようとする課題】

【0004】

非特許文献１に記載の撮像装置では、受光面積の大きいフォトダイオードの信号と、受光面積の小さいフォトダイオードの信号と、オーバーフロー用の容量に蓄積された信号のそれぞれを順次読み出している。非特許文献１には、３つの信号に対してアナログデジタル変換（以降ＡＤ変換）を行うことについて開示はなく、また、どのようにＡＤ変換を行うかについて開示も示唆もない。

【0005】

これらの信号は扱う信号範囲と扱う輝度範囲が異なる。各信号の信号値の取りうる範囲は、撮像装置の回路構成あるいは素子構成に応じて決まり、典型的には共通である。しかし、この信号値の取りうる範囲のうちどの部分が実際に画像データに用いられるかは、各信号が扱う輝度範囲の設定に応じて変わる。例えば３つの信号の１つについては、取りうる信号値の範囲のうち一部だけが画像データに用いられることがある。そのため、これらの３つの信号に対して同一のＡＤ変換を行うと、信号によっては冗長な動作が存在する可能性がある。冗長な動作を省略したり、あるいは、別の動作に置換したりすることで、例えばＡＤ変換期間の短縮やＡＤ変換の分解能の最適化など、ＡＤ変換性能を向上させる余地がある。

【0006】

本発明は上記課題を鑑みてなされたものであり、ＡＤ変換性能を向上させることを目的とする。

【課題を解決するための手段】

【0007】

本発明の一つの側面は、光電変換装置であって、第一の光電変換部、第二の光電変換部、フローティングディフュージョン部、並びに前記第一の光電変換部及び第二の光電変換部以外の場所で信号電荷を蓄積する容量素子を有する画素と、前記第一の光電変換部で生じた信号電荷に基づく信号及び前記第二の光電変換部で生じた信号電荷に基づく信号をアナログデジタル変換するためのアナログデジタル変換部と、を含む光電変換装置であって、電荷蓄積期間中、前記第一の光電変換部に蓄積される第一の信号電荷に基づく第一の信号と、前記電荷蓄積期間中、前記第二の光電変換部に蓄積される第二の信号電荷に基づく第二の信号と、前記第二の光電変換部で生じ、前記電荷蓄積期間中は前記容量素子に蓄積される第三の信号電荷に基づく第三の信号と、を読み出し、前記第一の信号または前記第二の信号に対して行われるアナログデジタル変換の変換期間の長さと、前記第三の信号に対して行われるアナログデジタル変換の変換期間の長さと、が異なる。

【0008】

本発明の別の側面に係る実施例の光電変換装置は、第一の光電変換部、第二の光電変換部、フローティングディフュージョン部、並びに前記第一の光電変換部及び第二の光電変換部以外の場所で信号電荷を蓄積する容量素子を有する画素と、前記第一の光電変換部で生じた信号電荷に基づく信号及び前記第二の光電変換部で生じた信号電荷に基づく信号をアナログデジタル変換するためのアナログデジタル変換部と、を含む光電変換装置であって、電荷蓄積期間中、前記第一の光電変換部に蓄積される第一の信号電荷に基づく第一の信号と、前記電荷蓄積期間中、前記第二の光電変換部に蓄積される第二の信号電荷に基づく第二の信号と、前記第二の光電変換部で生じ、前記電荷蓄積期間中は前記容量素子に蓄積される第三の信号電荷に基づく第三の信号と、を読み出し、前記第一の信号または前記第二の信号に対して行われるアナログデジタル変換の分解能と、前記第三の信号に対して行われるアナログデジタル変換の分解能と、が異なる。

【0009】

本発明の別の側面に係る実施例の光電変換装置は、光電変換部と、フローティングディフュージョン部と、容量素子と、前記光電変換部で生じた信号電荷を受ける入力ノードを有し、前記信号電荷に基づく信号を出力する出力部とを有する画素と、前記信号をアナログデジタル変換するためのアナログデジタル変換部と、を含む光電変換装置であって、前記容量素子は、トランジスタを介して前記入力ノードと電気的に接続されることにより前記入力ノードの容量の一部を構成し、前記容量素子と前記入力ノードとが電気的に接続されている場合に前記出力部から出力される第一の信号と、前記容量素子と前記入力ノードとが電気的に接続されていない場合に前記出力部から出力される第二の信号と、に対して行われるアナログデジタル変換の変換期間の長さが互いに異なる。

【0010】

本発明の別の側面に係る実施例の光電変換装置は、光電変換部と、フローティングディフュージョン部と、容量素子と、前記光電変換部で生じた信号電荷を受ける入力ノードを有し、前記信号電荷に基づく信号を出力する出力部を有する画素と、前記信号をアナログデジタル変換するためのアナログデジタル変換部と、を含む光電変換装置であって、前記容量素子は、トランジスタを介して前記入力ノードと電気的に接続されることにより前記入力ノードの容量の一部を構成し、前記容量素子と前記入力ノードとが電気的に接続されている場合に前記出力部から出力される第一の信号と、前記容量素子と前記入力ノードとが電気的に接続されていない場合に前記出力部から出力される第二の信号と、に対して行われるアナログデジタル変換の分解能が互いに異なる。

【0011】

本発明の別の側面に係る実施例の光電変換装置は、光電変換部と、フローティングディフュージョン部とを有する画素と、前記光電変換部で生じた信号電荷を前記光電変換部以外の場所で蓄積する容量素子と、前記光電変換部で生じた信号電荷に基づく信号をアナログデジタル変換するためのアナログデジタル変換部と、を含む光電変換装置であって、電荷蓄積期間中、前記光電変換部に蓄積される第一の信号電荷に基づく第一の信号と、前記電荷蓄積期間中は前記容量素子に蓄積される第二の信号電荷に基づく第二の信号と、を読み出し、前記第一の信号、前記第二の信号に対して行われるアナログデジタル変換の変換期間の長さが互いに異なる。

【0012】

本発明の別の側面に係る実施例の光電変換装置は、光電変換部と、フローティングディフュージョン部とを有する画素と、前記光電変換部で生じた信号電荷を前記光電変換部以外の場所で蓄積する容量素子と、前記光電変換部で生じた信号電荷に基づく信号をアナログデジタル変換するためのアナログデジタル変換部と、を含む光電変換装置であって、電荷蓄積期間中、前記光電変換部に蓄積される第一の信号電荷に基づく第一の信号と、前記電荷蓄積期間中は前記容量素子に蓄積される第二の信号電荷に基づく第二の信号と、を読み出し、前記第一の信号、前記第二の信号に対して行われるアナログデジタル変換の分解能が互いに異なる。

【0013】

本発明の別の側面に係る実施例の光電変換装置は、光電変換部を有する画素と、前記光電変換部で生じた信号電荷に基づく信号をアナログデジタル変換するためのアナログデジタル変換部と、を含む光電変換装置であって、前記アナログデジタル変換部は、アナログデジタル変換のための参照信号と前記信号とを比較する比較器とを備え、前記参照信号の取りうる第一の電位範囲が、前記参照信号と比較される前記信号が取りうる第二の電位範囲よりも狭い。

【発明の効果】

【0014】

本発明によれば、ＡＤ変換性能を向上させることができる。

【図面の簡単な説明】

【0015】

【図1】実施例にかかる光電変換装置の概略図である。

【図2】実施例にかかる光電変換装置の画素回路の構成例である。

【図3】実施例にかかる光電変換装置の平面構造を模式的に示す図面である。

【図4】実施例にかかる光電変換装置の画素回路の動作を説明するタイミングチャートである。

【図5】実施例にかかる光電変換装置のＡＤ変換の方式を説明する図面である。

【図6】実施例にかかる光電変換装置のランプ源の（ａ）構成例、（ｂ）動作を説明するタイミングチャートである。

【図7】実施例にかかる光電変換装置における各信号の輝度と信号振幅の関係を説明する図面である。

【図8】実施例にかかる光電変換装置における各信号の輝度とデジタルデータの関係を説明する図面である。

【図9】実施例にかかる光電変換装置における各信号の輝度と信号振幅の関係を説明する図面である。

【図10】実施例にかかる光電変換装置のＡＤ変換部の動作を説明するタイミングチャートである。

【図11】実施例にかかる光電変換装置における各信号の輝度と信号振幅の関係を説明する図面である。

【図12】実施例にかかる光電変換装置のＡＤ変換部の動作を説明するタイミングチャートである。

【図13】実施例にかかる光電変換装置における各信号の輝度と信号振幅の関係を説明する図面である。

【図14】実施例にかかる光電変換装置のＡＤ変換部の動作を説明するタイミングチャートである。

【図15】実施例にかかる光電変換装置における各信号の輝度と信号振幅の関係を説明する図面である。

【図16】実施例にかかる光電変換装置のＡＤ変換部の動作を説明するタイミングチャートである。

【図17】実施例にかかる光電変換装置のＡＤ変換部の動作を説明するタイミングチャートである。

【図18】実施例にかかる光電変換装置の概略図である。

【図19】実施例にかかる光電変換装置のＡＤ変換部の動作を説明するタイミングチャートである。

【図20】実施例にかかる光電変換装置のＡＤ変換部の動作を説明するタイミングチャートである。

【図21】積層構成の光電変換装置の概略図である。

【図22】撮像システムの実施例のブロック図である。

【図23】移動体の実施例のブロック図である。

【発明を実施するための形態】

【0016】

（実施例１）
本実施例を実施するための形態の一例について図面を用いて説明する。図１は本実施例にかかる光電変換装置の構成を示す概略図である。本実施例の光電変換装置は、撮像装置、測距センサ、赤外線センサ、放射線センサ、その他の光検知センサに適用される。

【0017】

図１の光電変換装置は、マトリクス上に配置された画素回路１０からなる画素部６０、電流源１１からなる電流源群６１、列ごとの比較回路６４、ランプ源６３、列ごとの列メモリ６５、カウンタ回路６６、演算処理部６６を含む。

【0018】

画素回路１０は、入射光を信号に変換し、入射光に基づく信号を出力する。電流源１１は後述のソースフォロワトランジスタに電流を供給し、当該ソースフォロワトランジスタとともにソースフォロワ回路を構成する。ソースフォロワ回路を出力部として、画素回路１０から読み出された信号は垂直出力線１２に出力される。

【0019】

比較回路６４、ランプ源６３、および、カウンタ回路６６が、画素回路１０から出力された信号に対してアナログデジタル変換（以降ＡＤ変換）を行うアナログデジタル変換部の一例である。比較回路６４の２つの入力には、垂直出力線１２とランプ源６３の出力とがそれぞれ接続される。ランプ源６３は、ランプ信号などのＡＤ変換に用いられる参照信号を出力する参照信号源の一例である。比較回路６４は垂直出力線１２の電位とランプ源６３の出力電位とを比較する比較器であり、電位の大小関係が反転すると、比較回路６４の出力電位はＨｉｇｈからＬｏｗ、もしくはＬｏｗからＨｉｇｈに反転する。比較回路６４の出力には列メモリ６５が接続される。列メモリ６５はさらにカウンタ回路６７の出力が入力され、列メモリ６５では比較回路６４の出力電位が反転したときにカウンタ回路６７が出力するカウント値をデジタルデータとして記憶する。ＡＤ変換が行われた後に列メモリ６５に記憶されるデジタルデータは、画素回路１０から出力された信号から変換されたデジタルデータである。

【0020】

列メモリ６５に記憶されたデジタルデータを演算処理部６６に転送し、演算処理部６６で前述のＣＤＳ処理やオフセット補正の演算処理が施され、光電変換装置の外部に演算処理が施されたデータを出力する。

【0021】

なお、図１では光電変換装置の外部にデータを出力するためのトランスミッタやその他の回路は省略している。

【0022】

図２は本実施例にかかる画素回路１０の等価回路を示している。図２に示した画素回路１０について説明する。画素回路１０は第１のフォトダイオードＰＤ１と第２のフォトダイオードＰＤ２とを有する。さらに転送スイッチＭＴＸ１およびＭＴＸ２と、オーバーフロー用スイッチＭＯＦとＦＤ容量ＣＦＤ、ゲインコントロールスイッチＭＧＣ、容量素子Ｃｌｇ、リセットスイッチＭＲＥＳ、ソースフォロワトランジスタＭＳＦ、セレクトスイッチＭＳＥＬで構成される。

【0023】

各素子の機能と接続について説明する。第１のフォトダイオードＰＤ１および第２のフォトダイオードＰＤ２は、それぞれ、光電変換部の一例である。第１のフォトダイオードＰＤ１と第２のフォトダイオードＰＤ２にそれぞれ光が入射すると光電変換により電荷が発生する。第１のフォトダイオードＰＤ１と第２のフォトダイオードＰＤ２とのそれぞれは、発生した電荷を信号電荷として蓄積する。

【0024】

転送スイッチＭＴＸ１のソースと第１のフォトダイオードＰＤ１のカソードが電気的に接合され、転送スイッチＭＴＸ１のドレインとソースフォロワトランジスタＭＳＦの入力ノード（ゲート）が電気的に接合される。転送スイッチＭＴＸ２のソースと第２のフォトダイオードＰＤ２のカソードが電気的に接合され、ソースフォロワトランジスタＭＳＦの入力ノードが電気的に接合されている。

【0025】

転送スイッチＭＴＸ１とＭＴＸ２のゲートにはそれぞれ制御信号ＴＸ１、ＴＸ２が入力される。各制御信号がＨｉｇｈレベルのとき、ソースフォロワトランジスタＭＳＦの入力ノードに各フォトダイオードから信号電荷が転送される。

【0026】

オーバーフロー用スイッチＭＯＦのドレインは電源ＶＤＤに接続される。オーバーフロー用スイッチＭＯＦのソースは第１のフォトダイオードＰＤ１のカソードに接続される。オーバーフロー用スイッチＭＯＦのゲートには制御信号ＯＦが入力される。オーバーフロー用スイッチＭＯＦではゲート電位に応じたポテンシャルバリアが形成される。制御信号ＯＦがＨｉｇｈレベルのとき、電源ＶＤＤに第１のフォトダイオードＰＤ１から信号電荷が転送される。制御信号ＯＦが中間電位ＬＭ１（Ｌｏｗ＜ＬＭ１＜Ｈｉｇｈ）のとき、電源ＶＤＤと第１のフォトダイオードＰＤ１の間のポテンシャルバリアが他の領域のバリアより低いレベルになることによって、電源ＶＤＤに余剰な電荷を排出することができる。

【0027】

転送スイッチＭＴＸ１とＭＴＸ２のドレイン、ゲインコントロールスイッチＭＧＣのソース、および、ソースフォロワトランジスタＭＳＦのゲートは、互いに接続され、１つのノードを構成している。この１つのノードを、フローティングディフュージョン（以降ＦＤ）ノードまたはＦＤ部と呼ぶことがある。図２において、ＦＤ部の持つ容量が、ＦＤ容量ＣＦＤとして表されている。ＦＤ容量ＣＦＤは、ＦＤ部を構成する配線の寄生容量成分やＦＤ部に接続されたトランジスタのゲートの寄生容量成分を含みうる。また、ＦＤ容量ＣＦＤは、ＦＤ部を構成する半導体領域のＰＮ接合容量成分、および、ＦＤ部に接続されたトランジスタのソースまたはドレインのＰＮ接合容量成分を含みうる。これらの容量成分に加えて、ＦＤ容量ＣＦＤは、ＰＩＰ容量、ＭＩＭ容量、ＭＯＳ容量などの容量素子によって構成されてもよい。これらの容量素子が配される場合には、当該容量素子の一端が、転送スイッチＭＴＸ１、ＭＴＸ２のドレイン、ゲインコントロールスイッチＭＧＣのソース、および、ソースフォロワトランジスタＭＳＦのゲートに接続される。

【0028】

ゲインコントロールスイッチＭＧＣのドレインは容量素子Ｃｌｇの一方の端子とリセットスイッチＭＲＥＳのソースに接続される。ゲインコントロールスイッチＭＧＣのゲートには制御信号ＧＣが入力される。容量素子Ｃｌｇに電荷が蓄積された状態で制御信号ＧＣをＬｏｗレベルにし、ゲインコントロールスイッチＭＧＣをオフにすることで、容量素子Ｃｌｇは容量ＣＦＤから分離される。また、制御信号ＧＣがＨｉｇｈレベル／Ｌｏｗレベルに切り替わり、ゲインコントロールスイッチＭＧＣのオン／オフが切り替わることで、容量素子ＣｌｇをＦＤ容量の一部として扱うか否かを切り替えられ、電荷電圧変換のゲインを異ならせることができる。さらに、制御信号ＧＣが中間電位ＬＭ１（Ｌｏｗ＜ＬＭ１＜Ｈｉｇｈ）のとき、容量素子Ｃｌｇと第２のフォトダイオードＰＤ２の間のポテンシャルバリアが他の領域のバリアより低いレベルになることで、容量素子Ｃｌｇに余剰な電荷を排出することができる。

【0029】

リセットスイッチＭＲＥＳのドレインおよびソースフォロワトランジスタＭＳＦのドレインには電源ＶＤＤが接続される。リセットスイッチＭＲＥＳのゲートには制御信号ＲＥＳが入力される。制御信号ＲＥＳがＨｉｇｈレベルのとき、リセットスイッチＭＲＥＳがオンする。リセットスイッチＭＲＥＳがオンすることで、第１のフォトダイオードＰＤ１、第２のフォトダイオードＰＤ２、ＦＤ部、および、容量素子Ｃｌｇの一部または全部をリセットすることができる。

【0030】

ソースフォロワトランジスタＭＳＦのソースはセレクトスイッチＭＳＥＬを介して垂直出力線１２に接続される。セレクトスイッチＭＳＥＬのゲートには制御信号ＳＥＬが入力される。制御信号ＳＥＬがＨｉｇｈレベルのとき、セレクトスイッチＭＳＥＬがＯＮになり、ソースフォロワトランジスタＭＳＦと電流源１１でソースフォロワ回路が形成される。

【0031】

第１のフォトダイオードＰＤ１のアノード、および、第２のフォトダイオードＰＤ２のアノードは、それぞれ接地電位に接続される。また容量ＣＦＤおよびＣｌｇのもう一方の端子はそれぞれ接地電位に接続されるものとして記載している。

【0032】

第２のフォトダイオードＰＤ２は、信号電荷である電子にとってポテンシャルが低い領域を含み、当該領域の周囲には信号電荷に対するポテンシャルバリアが形成される。すなわち、第２のフォトダイオードＰＤ２のカソードには、局所的に電位が高い領域が存在する。そのため、発生した信号電荷は第２のフォトダイオードＰＤ２のカソードに蓄積される。信号電荷である電子が蓄積されることに伴い、第２のフォトダイオードＰＤ２のカソード電位が下がる。その結果、第２のフォトダイオードＰＤ２の周囲に形成されるポテンシャルバリアの高さは低くなる。

【0033】

光電変換により発生した電荷のうち、フォトダイオードに蓄積可能な量を超えて過剰な電荷が発生する場合がある。第２のフォトダイオードＰＤ２に大量の光が入射し過剰な電荷が発生したときには、ポテンシャルバリアの最も低いところから過剰な電荷が外にあふれ出す。

【0034】

第２のフォトダイオードＰＤ２とＦＤ部の間には転送スイッチＭＴＸ２が存在し、ＦＤ部と容量素子Ｃｌｇとの間にはゲインコントロールスイッチＭＧＣが存在する。転送スイッチＭＴＸ２のゲート電位ＴＸ２によって、転送スイッチＭＴＸ２のゲートの直下の領域、すなわち、転送スイッチＭＴＸ２のチャネル領域のポテンシャルバリアの高さを制御することができる。また、同様に、ゲインコントロールスイッチＭＧＣのゲート電位ＧＣによって、ゲインコントロールスイッチＭＧＣのゲートの直下の領域、すなわち、ゲインコントロールスイッチＭＧＣのチャネル領域のポテンシャルバリアの高さを制御することができる。

【0035】

フォトダイオードＰＤ２とＦＤ部の間のポテンシャルバリアがフォトダイオード周辺を囲むポテンシャルバリアの中で最も低くなるように転送スイッチＭＴＸ２の制御信号ＴＸ２が制御される。このとき、第２のフォトダイオードＰＤ２で発生した過剰な電荷は転送スイッチＭＴＸ２を介して排出される。ゲインコントロールスイッチＭＧＣがオフであれば、排出された過剰な電荷はＦＤ部に保持される。ゲインコントロールスイッチＭＧＣに入力される制御信号ＧＣによって、ゲインコントロールスイッチＭＧＣのオン、オフが制御される。ゲインコントロールスイッチＭＧＣがオンであれば、排出された余剰な電荷はＦＤ部及び容量素子Ｃｌｇに保持される。

【0036】

図３を用いて、図２に示した画素回路１０における第１および第２のフォトダイオードＰＤ１、ＰＤ２の配置の一例を説明する。図３は本実施例の光電変換装置の平面構造を模式的に示している。具体的に、図３は、光電変換装置の受光面における第１および第２のフォトダイオードＰＤ１、ＰＤ２の配置が示されている。

【0037】

本実施例では第２のフォトダイオードＰＤ２の受光面が画素の中央で円形に配置され、第１のフォトダイオードＰＤ１の受光面が第のフォトダイオードＰＤ２の受光面を囲んだ領域に配置されている。図３に示した通り、第１のフォトダイオードＰＤ１の方が、第２のフォトダイオードＰＤ２よりも受光面積が大きい。そのため、受光面全体に一様な強さの光が入射した場合、つまり、単位面積当たりで等量の入射光が照射された場合、第１のフォトダイオードＰＤ１で生じる電荷の量の方が、第２のフォトダイオードＰＤ１で生じる電荷の量より多い。即ち第１のフォトダイオードＰＤ１は、第２のフォトダイオードＰＤ２と比較して光に対する感度が高い。

【0038】

第１および第２のフォトダイオードの形状及び配置は図３に示す例に限られない。例えば、第２のフォトダイオードＰＤ２が矩形その他の形状であってもよい。また、一方のフォトダイオード（第１のフォトダイオードＰＤ１）によって他方のフォトダイオード（第２のフォトダイオードＰＤ２）が囲われていなくてもよい。

【0039】

また、本実施例では、第１のフォトダイオードＰＤ１の受光面の面積と、第２のフォトダイオードＰＤ２の受光面の面積とが異なっているが、両者は等しくてもよい。この場合、第１のフォトダイオードＰＤ１の感度が、第２のフォトダイオードＰＤ２の感度と等しい。２つのフォトダイオードの感度が異なることで、ダイナミックレンジ拡大の効果を得られる。しかし、２つのフォトダイオードの感度が異なることによるダイナミックレンジの拡大の効果は、本実施例において必ずしも得られなくてもよい。なお、２つのフォトダイオード（ＰＤ１、ＰＤ２）の感度を異ならせるための構成は変更可能である。例えば、第１のフォトダイオードＰＤ１及び第２のフォトダイオードＰＤ２の上に、互いに光透過率の異なるフィルターを配置してもよい。あるいは、各フォトダイオードの受光面の面積を、遮光膜の開口の面積によって設定してもよい。

【0040】

なお、光電変換部上に入射光を受光部に導くためのマイクロレンズが設けられる場合、１つのマイクロレンズがフォトダイオードＰＤ１、ＰＤ２の双方を覆うように配される。したがって、１つのマイクロレンズを受光面に射影した際に、当該マイクロレンズの射影がフォトダイオードＰＤ１、ＰＤ２のそれぞれの受光面と少なくとも部分的に重なる。

【0041】

図４は本実施例の動作を説明するタイミングチャートである。図４を用いて、図２に示した画素回路の動作について説明する。図４は、制御信号ＴＸ１、制御信号ＴＸ２、制御信号ＲＥＳ、制御信号ＧＣ、制御信号ＯＦを示している。また、図４のＡＤＣは、画素回路から読み出される信号に対してＡＤ変換が行われる期間を模式的に示している。

【0042】

本説明では時刻Ｔ２以降を画素回路から信号を読み出す読み出し期間とする。図４中で図示していないが、読み出し行に該当する行では、読み出し期間では制御信号ＳＥＬはＨｉｇｈになりセレクトスイッチＭＳＥＬはオンになっている。

【0043】

また、１行の読み出し操作の間に画素回路からは信号ＳＳＩＧ１、ＳＳＩＧ２、ＳＳＩＧ３、リセット信号ＮＳＩＧ１、ＮＳＩＧ２、ＮＳＩＧ３の６つの信号が読み出される。上述の６の信号は、それぞれ図４中のＡＤＣに対応する符号で示す期間にＡＤ変換される。

【0044】

信号ＳＳＩＧ１は、第１のフォトダイオードＰＤ１に蓄積された電荷Ｑ１に基づく信号である。信号ＳＳＩＧ２は、第２のフォトダイオードＰＤ２に蓄積された電荷Ｑ２に基づく信号である。信号ＳＳＩＧ３は、第２のフォトダイオードＰＤ２に蓄積された電荷Ｑ２と蓄積期間中に第２のフォトダイオードＰＤ２からあふれ出た電荷（ＱＣＦＤとＱＣｌｇ）とに基づく信号である。リセット信号ＮＳＩＧ１、ＮＳＩＧ２、ＮＳＩＧ３は、それぞれ、信号ＳＳＩＧ１、ＳＳＩＧ２、ＳＳＩＧ３に対応するリセット状態でのノイズレベル（Ｎ１、Ｎ２、Ｎ３）を表す信号である。

【0045】

図４に示す例では、リセット信号ＮＳＩＧ２、信号ＳＳＩＧ２、信号ＳＳＩＧ３、リセット信号ＮＳＩＧ３、リセット信号ＮＳＩＧ１、信号ＳＳＩＧ１の順で読み出している。この順にすることで、低輝度側の信号ＳＳＩＧ１、ＳＳＩＧ２に対して相関二重サンプリング（ＣＤＳ：Ｃｏｒｒｅｌａｔｅｄ Ｄｏｕｂｌｅ Ｓａｍｐｌｉｎｇ）を行うことができるため、ノイズを低減できる。しかし、本実施例はこのような信号読み出しの順序に限定されない。

【0046】

図４において、制御信号ＴＸ２、ＧＣ、ＯＦを中間電位ＬＭ１、ＬＭ２、ＬＭ３（Ｌｏｗ＜ＬＭ＜Ｈｉｇｈ）とすることがある。制御信号ＴＸ２、ＧＣ、ＯＦが中間電位にある理由は、大量の光が入射した場合にフォトダイオードＰＤ１、ＰＤ２で発生する過剰な電荷を制御するためである。このような制御によって、一部の電荷があふれて周辺画素や素子に影響を及ぼすことを低減するあるいは防ぐことができる。

【0047】

フォトダイオードＰＤ１とＰＤ２に光が入射すると、入射する光量に応じてそれぞれのカソード電位が小さくなる。第１のフォトダイオードＰＤ１の場合、カソード電位に対するオーバーフロースイッチＭＯＦのゲート電位ＬＭ３の電位差（Ｖｇｓ）がオーバーフロースイッチＭＯＦの閾値を超えると、オーバーフロースイッチＭＯＦがオンする。オーバーフロースイッチＭＯＦがオンした以降は、第１のフォトダイオードＰＤ１で生じた電荷が電源ＶＤＤに流れる。そのため、第１のフォトダイオードＰＤ１のカソード電位はそれ以上小さくならない。換言すると、第１のフォトダイオードＰＤ１に蓄積される電荷の量がオーバーフロースイッチＭＯＦのゲート電位ＬＭ３によって制限される。

【0048】

第１のフォトダイオードＰＤ１で生じた電荷がオーバーフロースイッチＭＯＦを介して電源ＶＤＤに流れるようにするためのポテンシャルの状態について説明する。まず、リセットされた状態の第１のフォトダイオードＰＤ１は、信号電荷である電子にとってポテンシャルが低い領域を含み、当該領域の周囲には信号電荷に対するポテンシャルバリアが形成される。すなわち、第１のフォトダイオードＰＤ１のカソードには、局所的に電位が高い領域が存在する。そのため、発生した信号電荷は第１のフォトダイオードＰＤ１のカソードに蓄積される。信号電荷である電子が蓄積されることに伴い、第１のフォトダイオードＰＤ１のカソード電位が下がる。その結果、第１のフォトダイオードＰＤ１の周囲に形成されるポテンシャルバリアの高さは低くなる。そして、第１のフォトダイオードＰＤ１に大量の光が入射し過剰な電荷が発生したときには、ポテンシャルバリアの最も低いところから過剰な電荷が外にあふれ出す。

【0049】

オーバーフロースイッチＭＯＦのゲート電位ＬＭ３によって、オーバーフロースイッチＭＯＦのゲートの直下の領域、すなわち、オーバーフロースイッチＭＯＦのチャネル領域のポテンシャルバリアの高さを制御することができる。また、同様に、第１の転送スイッチＭＴＸ１のゲート電位ＴＸ１によって、第１の転送スイッチＭＴＸ１のゲートの直下の領域、すなわち、第１の転送スイッチＭＴＸ１のチャネル領域のポテンシャルバリアの高さを制御することができる。そこで、本実施例では、電荷蓄積期間において、オーバーフロースイッチＭＯＦのゲート電位ＬＭ３を、制御信号ＴＸ１の電位よりも高くしている。これにより、第１のフォトダイオードＰＤ１と電源ＶＤＤの間の領域（オーバーフロースイッチＭＯＦのチャネル領域）のポテンシャルバリアは、第１のフォトダイオードＰＤ１とほかの領域とを隔てるポテンシャルバリアよりも低くなる。そのため、第１のフォトダイオードＰＤ１に大量の光が入射し、過剰な電荷が発生したとき、第１のフォトダイオードＰＤ１からオーバーフロースイッチＭＯＦを介して電源ＶＤＤに電荷を転送可能である。これにより大量の光が入射し第１のフォトダイオードＰＤ１で過剰な電荷が発生しても、電源ＶＤＤに余剰な電荷を排出することができる。

【0050】

第２のフォトダイオードＰＤ２の場合、制御信号ＴＸ２と制御信号ＧＣが中間電位にあり、第２のフォトダイオードＰＤ２に蓄積しきれない電荷が発生した場合は容量ＣＦＤおよび容量素子Ｃｌｇに電荷を保持することができる。第２のフォトダイオードＰＤ２には第２の転送スイッチＭＴＸ２のみが接続されているため、第２のフォトダイオードＰＤ２に蓄積される電荷の量は第２の転送スイッチＭＴＸ２のゲート電位ＬＭ１によって制限される。

【0051】

なお、ゲインコントロールスイッチＭＧＣは容量ＣＦＤと容量素子Ｃｌｇとの間にポテンシャルバリアを形成するために設けられている。容量ＣＦＤと容量素子Ｃｌｇの間にポテンシャルバリアが形成されているとき、第２のフォトダイオードＰＤ２から溢れた余剰な電荷はまず容量ＣＦＤに保持される。その後、ポテンシャルバリアを超えて余剰な電荷が生じると、容量素子Ｃｌｇに保持される。そのため制御電圧ＧＣを中間電位としたまま信号の読み出しを行うと容量ＣＦＤに保持されている電荷量によっては後述する信号ＮＳＩＧ２と信号ＳＳＩＧ２に差がつかない。つまり第２のフォトダイオードＰＤ２に保持される電荷に基づく信号を正確に読み出すことができなくなってしまう。そのため容量ＣＦＤに保持された電荷を容量素子Ｃｌｇに分配するために一度ゲインコントロールスイッチＭＧＣをオンにして容量ＣＦＤに保持される電荷を低減する必要がある。はじめから容量ＣＦＤと容量素子Ｃｌｇの両方に電荷を蓄積する場合にはポテンシャルバリアは不要である。つまり第２のフォトダイオードＰＤ２で発生した過剰電荷を容量ＣＦＤおよび容量素子Ｃｌｇに保持する際は、制御信号ＴＸ２が中間電位であれば制御信号ＧＣはＨｉｇｈでもよい。

【0052】

以上のように制御信号ＯＦ、ＴＸ２、ＧＣを中間電位に設定することで、フォトダイオードＰＤ１およびＰＤ２で発生した過剰な電荷を電源ＶＤＤや容量ＣＦＤとＣｌｇに排出したり保持したりすることができ、周辺画素や素子への電荷の漏れ出しを低減している。

【0053】

図４のタイミングチャートと画素回路の動作の対応を説明する。まず時刻Ｔ０～時刻Ｔ１の期間は、フォトダイオードＰＤ１、ＰＤ２をリセットする期間である。時刻Ｔ０で制御信号ＴＸ１、ＴＸ２、ＲＥＳ、ＧＣがＬｏｗからＨｉｇｈに遷移し、各スイッチＭＴＸ１、ＭＴＸ２、ＭＲＥＳ、ＭＧＣがＯＮになる。この時、電源ＶＤＤから第１のフォトダイオードＰＤ１のカソードまでと第２のフォトダイオードＰＤ２のカソードまでとの電気的な経路が形成され、フォトダイオードＰＤ１およびＰＤ２がリセットされる。また、このとき、ＦＤ部の電位も電源ＶＤＤの電位にリセットされる。

【0054】

時刻Ｔ１以降は、電荷蓄積期間である。時刻Ｔ１になると制御信号ＴＸ１がＬｏｗに遷移し、制御信号ＴＸ２は中間電位ＬＭ１（Ｌｏｗ＜ＬＭ１＜Ｈｉｇｈ）に遷移する。時刻Ｔ１で転送スイッチＭＴＸ１およびＭＴＸ２がオフになり、フォトダイオードＰＤ１およびＰＤ２で光電変換による電荷蓄積が開始され、電荷蓄積期間がスタートする。

【0055】

時刻Ｔ１以後に制御信号ＲＥＳがＬｏｗになりリセットスイッチＭＲＥＳがオフする。リセットスイッチＭＲＥＳがオフすると、容量ＣＦＤおよび容量素子Ｃｌｇを含むノードが電気的にフローティングになる。この時の容量ＣＦＤおよび容量素子Ｃｌｇの電圧がノイズ信号Ｎ１に相当する。リセットスイッチＭＲＥＳがオフする時の電源電圧ＶＤＤの変動やリセットスイッチＭＲＥＳがオフする直前にリセットスイッチＭＲＥＳのチャネルに残留していた電荷の影響により、ノイズ信号Ｎ１はランダムなノイズ成分を含みうる。その後制御信号ＧＣが中間電位ＬＭ２（Ｌｏｗ＜ＬＭ２＜Ｈｉｇｈ）に遷移する。この時ゲインコントロールスイッチＭＧＣはオフである。すなわち、リセット状態の容量ＣＦＤと容量素子Ｃｌｇとの間に、ポテンシャルバリアが生じるような電位に、中間電位ＬＭ２は設定されている。なお制御信号ＯＦは常に中間電位ＬＭ３（Ｌｏｗ＜ＬＭ３＜Ｈｉｇｈ）である。

【0056】

時刻Ｔ２になると制御信号ＧＣがＨｉｇｈに遷移し、ゲインコントロールスイッチＭＧＣがオンし、そして、容量ＣＦＤとＣｌｇの電位は等しくなる。このとき、第２のフォトダイオードＰＤ２で発生した過剰な電荷は、容量ＣＦＤと容量素子Ｃｌｇとによって保持されている。その後、時刻Ｔ３に制御信号ＧＣがＬｏｗに遷移し、ゲインコントロールスイッチＭＧＣがオフする。このとき容量ＣＦＤに保持される第２のフォトダイオードＰＤ２で発生した過剰な電荷をＱＣＦＤとする。また、容量素子Ｃｌｇに保持される過剰な電荷をＱＣｌｇとする。

【0057】

時刻Ｔ３～Ｔ４の間にリセット信号ＮＳＩＧ２の読み出しと、リセット信号ＮＳＩＧ２に対するＡＤ変換が行われる。時刻Ｔ３になると制御信号ＴＸ２が中間電位ＬＭ２からＬｏｗに遷移する。後述の時刻Ｔ４での電位の遷移量とＴ５での電位の遷移量を揃え、時刻Ｔ３～Ｔ４のＮＳＩＧ２の読み出し及び時刻Ｔ４～Ｔ５のＳＳＩＧ２の読み出しの際容量ＣＦＤの電位を同一に保つためである。

【0058】

ソースフォロワトランジスタＭＳＦと電流源１１で構成されるソースフォロワ回路が、リセット信号ＮＳＩＧ２を垂直出力線１２に出力する。この時のＦＤ部の電位は、電源ＶＤＤの電位に時刻Ｔ１の後にリセットスイッチがオフした時に生じるノイズが重畳された電位（ノイズ信号Ｎ１）に、さらに、電荷ＱＣＦＤによる電位変動分が重畳された電位になっている。したがって、リセット信号ＮＳＩＧ２は、ノイズ信号Ｎ１と電荷ＱＣＦＤとに基づく信号である。また、この期間に、垂直出力線１２から出力されたリセット信号ＮＳＩＧ２のＡＤ変換が行われる。

【0059】

時刻Ｔ４になると制御信号ＴＸ２がＨｉｇｈに遷移、転送スイッチＭＴＸ２がオンになり、第２のフォトダイオードＰＤ２で光電変換された電荷Ｑ２が容量ＣＦＤに転送される。

【0060】

時刻Ｔ５～Ｔ６の間にＳＳＩＧ２の読み出しとＡＤ変換が行われる。時刻Ｔ５で制御信号ＴＸ２がＬｏｗに遷移、転送スイッチＭＴＸ２がオフとなる。この時容量ＣＦＤに保持されているのは、時刻Ｔ３以後ＣＦＤに蓄積されていた電荷ＱＣＦＤと時刻Ｔ４～Ｔ５間に転送された電荷Ｑ２である。電荷ＱＣＦＤと電荷Ｑ２は容量ＣＦＤで電圧信号に変換される。したがって、この時のＦＤ部の電位は、ノイズ信号Ｎ１に電荷ＱＣＦＤ及び電荷Ｑ２による電位変動分が重畳された電位である。ソースフォロワ回路が信号ＳＳＩＧ２を垂直出力線に出力する。すなわち、信号ＳＳＩＧ２は、ノイズ信号Ｎ１と電荷ＱＣＦＤと電荷Ｑ２とに基づく信号である。また、この期間に、垂直出力線１２から出力された信号ＳＳＩＧ２のＡＤ変換が行われる。

【0061】

時刻Ｔ６～Ｔ８の間にＳＳＩＧ３の読み出しとＡＤ変換が行われる。時刻Ｔ６になると制御信号ＴＸ２とＧＣがＨｉｇｈに遷移し、転送スイッチＭＴＸ２とゲインコントロールスイッチＭＧＣがオンになる。この時第２のフォトダイオードＰＤ２に蓄積されている、時刻Ｔ４～Ｔ５間の容量ＣＦＤへの転送動作の際は容量が不足し転送しきれなかった電荷が、容量ＣＦＤのみを転送先とした場合と比べ拡大された容量である容量ＣＦＤと容量素子Ｃｌｇに転送される。

【0062】

時刻Ｔ７で制御信号ＴＸ２がＬｏｗになり、転送スイッチＭＴＸ２がオフになる。この時、容量ＣＦＤに保持された電荷ＱＣＦＤと、電荷Ｑ２と、容量素子Ｃｌｇに保持された電荷ＱＣｌｇとは、容量ＣＦＤと容量素子Ｃｌｇの合成容量で電圧変換される。したがって、この時のＦＤ部の電位は、ノイズ信号Ｎ１に、電荷ＱＣＦＤ、電荷ＱＣｌｇ及び電荷Ｑ２による電位変動分が重畳された電位である。この期間にソースフォロワ回路が出力する信号ＳＳＩＧ３は、ノイズ信号Ｎ１と電荷ＱＣＦＤと電荷ＱＣｌｇと電荷Ｑ２とに基づく信号である。として垂直出力線に出力される。その後信号ＳＳＩＧ３のＡＤ変換がなされる。

【0063】

なお、信号電荷を電圧信号に変換する変換ゲインは変換容量の逆数に比例することから、等量の電荷であれば容量ＣＦＤとＣｌｇで変換した電圧のほうが容量ＣＦＤで変換した電圧よりも小さい。

【0064】

時刻Ｔ８～Ｔ１０の間にＮＳＩＧ３の読み出しとＡＤ変換が行われる。時刻Ｔ８で、制御信号ＲＥＳがＨｉｇｈになり、リセットスイッチＭＲＥＳがオンする。すでにゲインコントロールスイッチＭＧＣもオンなので、容量ＣＦＤおよび容量素子Ｃｌｇの電位が電源ＶＤＤの電位にリセットされる。

【0065】

時刻Ｔ９で制御ＲＥＳがＬｏｗになり、リセットスイッチＭＲＥＳがオフになる。この時の容量ＣＦＤ及び容量素子Ｃｌｇの電位は、電源ＶＤＤの電位に時刻Ｔ９にリセットスイッチがオフした時に生じるノイズが重畳された電位（ノイズ信号Ｎ２）である。したがって、ノイズ信号Ｎ２に基づくリセット信号ＮＳＩＧ３が垂直出力線に出力され、その後、リセット信号ＮＳＩＧ３のＡＤ変換がなされる。

【0066】

時刻Ｔ１０～Ｔ１１の期間に、ＦＤ部を再びリセットする。時刻Ｔ１０で制御信号ＲＥＳがＨｉｇｈになり、リセットスイッチＭＲＥＳがオンし、容量ＣＦＤおよびＣｌｇがリセットされる。その後制御信号ＧＣがＬｏｗになり、時刻Ｔ１１で制御信号ＲＥＳがＬｏｗになる。これにより、リセットスイッチＭＲＥＳ及びゲインコントロールスイッチＭＧＣがオフになる。この時のＦＤ部の電位は、電源ＶＤＤの電位に時刻Ｔ１０以降にリセットスイッチ及びゲインコントロールスイッチＭＧＣがオフした時に生じるノイズが重畳された電位（ノイズ信号Ｎ３）である。

【0067】

容量ＣＦＤのノイズ信号Ｎ３はリセット信号ＮＳＩＧ１として垂直出力線から出力され、時刻Ｔ１１～Ｔ１２の間にリセット信号ＮＳＩＧ１のＡＤ変換がなされる。

【0068】

リセット信号ＮＳＩＧ１のＡＤ変換が終了した後、時刻Ｔ１２で制御信号ＴＸ１がＨｉｇｈに遷移、転送スイッチＭＴＸ１がオンになり、時刻Ｔ１３までの間に第１のフォトダイオードＰＤ１に蓄積されている電荷Ｑ１が容量ＣＦＤに転送される。

【0069】

時刻Ｔ１３になると制御信号ＴＸ１がＬｏｗになり、転送スイッチＭＴＸ１がオフになって、電荷蓄積期間は終了する。この時、容量ＣＦＤに保持された電荷Ｑ１は信号Ｎ３に則る信号ＳＳＩＧ１として垂直出力線から出力され、その後信号ＳＳＩＧ１のＡＤ変換がなされる。信号ＳＳＩＧ１のＡＤ変換が終了すると制御信号ＳＥＬがＬｏｗになり、１行の読み出しが終了する。

【0070】

以上１行の読み出し操作の間に画素回路から読み出された信号ＳＳＩＧ１、ＳＳＩＧ２、ＳＳＩＧ３、リセット信号ＮＳＩＧ１、ＮＳＩＧ２、ＮＳＩＧ３は、前述の通りそれぞれ下記の情報を有する。

【0071】

ＳＳＩＧ１：ノイズ信号Ｎ３＋電荷Ｑ１
ＮＳＩＧ１：ノイズ信号Ｎ３
ＳＳＩＧ２：ノイズ信号Ｎ１＋電荷ＱＣＦＤ＋電荷Ｑ２
ＮＳＩＧ２：ノイズ信号Ｎ１＋電荷ＱＣＦＤ
ＳＳＩＧ３：ノイズ信号Ｎ１＋電荷ＱＣＦＤ＋電荷ＱＣｌｇ＋電荷Ｑ２
ＮＳＩＧ３：ノイズ信号Ｎ２
図５のタイミングチャートを用いて、本実施例の光電変換装置のＡＤ変換の動作を詳細に説明する。図５は、制御信号ＴＸ２、ランプ源６３の出力する参照信号の電位（ランプ源出力）、垂直出力線１２の電位（リセット信号ＮＳＩＧ２および信号ＳＳＩＧ２の信号値）、比較回路６４の出力、および、カウンタ回路６６の出力するカウンタ値を示している。

【0072】

ここでは説明の簡略化のために、前述の信号ＳＳＩＧ２とリセット信号ＮＳＩＧ２のＡＤ変換を用いて説明する。まず垂直出力線にはリセット信号ＮＳＩＧ２が出力されている。また、ランプ源出力は初期値に設定されている。

【0073】

時刻Ｔ７０になると、リセット信号ＮＳＩＧ２のＡＤ変換が開始される。カウンタ回路６７がカウント動作を開始する。また、ランプ源６３は、時間の経過とともに電位が下降するランプ信号を出力する。つまり、ランプ源出力の電位が初期値から変化し始める。

【0074】

時刻Ｔ７１になるとランプ源６３出力と垂直出力線１２の両電位の大小関係が反転し、比較回路６４の出力はＬｏｗからＨｉｇｈに遷移する。その時のカウント値をＮＤとすると、列メモリ６５はカウント値ＮＤを記憶する。

【0075】

時刻Ｔ７２で、ランプ信号は設定された電位振幅の下限まで掃引し終え、リセット信号ＮＳＩＧ２のＡＤ変換は終了する。ランプ源出力はランプ信号を出力する前の電位に戻る。この時ランプ源６３出力の電位が垂直出力線１２の電位よりも大きくなり、比較回路６３出力はＨｉｇｈからＬｏｗに遷移する。またカウンタ回路６７もカウント動作を終了する。

【0076】

時刻Ｔ７３になると制御信号ＴＸ２がＨｉｇｈになり、第２のフォトダイオードＰＤ２で光電変換された電荷がＣＦＤに転送され、それに対応した信号ＳＳＩＧ２が垂直出力線に出力される。後に制御信号ＴＸ２はＬｏｗになる。

【0077】

時刻Ｔ７４になると、信号ＳＳＩＧ２のＡＤ変換が開始される。カウンタ回路６７がカウント動作を開始する。また、ランプ源６３出力はランプ信号を出力する。つまり、ランプ源出力の電位が初期値から変化し始める。

【0078】

時刻Ｔ７５でランプ源６３出力の電位が垂直出力線１２の電位よりも小さくなり、比較回路出力がＬｏｗからＨｉｇｈに遷移する。その時のカウント値をＳＤとすると、列メモリ６５はカウント値ＳＤを記憶する。

【0079】

時刻Ｔ７６で、ランプ信号は設定された電位振幅の下限まで掃引し終え、信号ＳＳＩＧ２のＡＤ変換は終了する。ランプ源６３出力はランプ信号を出力する前の電位に戻る。この時ランプ源６３出力の電位が垂直出力１２線の電位よりも大きくなり、比較回路６３出力はＨｉｇｈからＬｏｗに遷移する。またカウンタ回路６７もカウント動作を終了する。

【0080】

以上のＡＤ変換で得られたカウント値ＳＤとカウント値ＮＤはそれぞれ演算処理部６６に転送される。

【0081】

信号ＳＳＩＧ１、ＳＳＩＧ３、および、リセット信号ＮＳＩＧ１、３に対しても、同様に、ランプ信号を比較回路６４に入力しつつ、カウンタ回路６７のカウント動作を行うことで、ＡＤ変換を行うことができる。

【0082】

図５では、例えば信号ＳＳＩＧ２に対するＡＤ変換において、ランプ信号の振幅の初期値から最大値まで掃引している。そのため、ランプ源出力をランプ信号の振幅の一端から他端まで掃引する期間が長いので、同様のランプ信号を３つ信号ＳＳＩＧ１、ＳＳＩＧ２、ＳＳＩＧ３に適用すると、必要以上にＡＤ変換期間を延ばしてしまう可能性がある。光電変換装置の読み出し時間が長くなり、結果として光電変換装置のＡＤ変換の性能を低下させる要因となってしまう。

【0083】

本実施例では、３種類のリセットレベル信号ＮＳＩＧ１～３と、画素信号ＳＳＩＧ１～３のＡＤ変換期間をそれぞれで適切に設定することで、光電変換装置のＡＤ変換の高性能化を実現する。

【0084】

図６にランプ源の一例を示す。図６（ａ）は、ランプ源６３の等価回路を示す図である。ランプ源６３は、抵抗Ｒ、および、それぞれが抵抗Ｒに直列に接続された電流源Ｉ、２Ｉ、４Ｉ、８Ｉを含む。電流源Ｉ、２Ｉ、４Ｉ、８Ｉは、互いに並列の経路を形成している。抵抗Ｒと各電流源との間には、各電流源に対応するスイッチとしてＳ１、Ｓ２、Ｓ４、Ｓ８が接続される。図６（ｂ）はＳ１～８のスイッチの動作のタイミングチャートとランプ源６３の出力する参照信号の電位（ランプ源出力）を示している。

【0085】

図６（ａ）記載の回路において、スイッチＳのいずれかがオンになると、抵抗Ｒにオンになったスイッチに対応する電流源からの電流が流れる。ランプ源出力はＶＤＤ－Ｒ×（Ｉｏｆｓ＋ｎＩ）で表され、流れる電流に応じてランプ源の電位が低下する。各電流源の出力はＩに対し２の冪乗倍で表される値を取るので、図６（ｂ）のタイミングチャートに示すようにスイッチのオンオフを切り替えれば抵抗Ｒに流れる電流はＩずつ段階的に増加し、ランプ源の電位もまたＩＲずつ段階的に減少していく。

【0086】

なお、電流源Ｉｏｆｓはオフセット電流を流す電流源である。オフセット電流によりランプ信号の掃引開始時の電位はＶＤＤ－Ｒ×Ｉｏｆｓになる。電流源Ｉｏｆｓはランプ源の構成として必須なものではなく、電位ＶＤＤをランプ信号の開始時の電位としてもよい。電流源Ｉ～８ＩのいずれかをＩｏｆｓとして使用することも可能である。

【0087】

本実施例においてランプ源が出力するランプ信号は時間の経過とともに電位が下降するランプ信号であるが、時間の経過とともに電位が上昇するランプ信号でもよい。この場合、抵抗Ｒに流れる電流をＩずつ段階的に減らしていく。

【0088】

ＡＤ変換で得られたデジタルデータの演算処理について説明する。例えば、第１のフォトダイオードＰＤ１で光電変換され読み出された信号ＳＳＩＧ１のＡＤ変換されたデジタルデータから、そのリセットレベルであるリセット信号ＮＳＩＧ１のＡＤ変換されたデジタルデータを減算する。これによって電荷Ｑ１のみに対応するデータを得られる。本実施例ではノイズ信号Ｎ３と電荷Ｑ１の情報を有する信号ＳＳＩＧ１からノイズ信号Ｎ３の情報を有するリセット信号ＮＳＩＧ１を減算することで電荷Ｑ１の情報を得ることができる。

【0089】

同様に信号ＳＳＩＧ２に対応するデジタルデータから、リセット信号ＮＳＩＧ２に対応するデジタルデータを減算することで電荷Ｑ２のみに対応するデータを得られる。本実施例ではノイズ信号Ｎ１、電荷ＱＣＦＤ、電荷Ｑ２の情報を有する信号ＳＳＩＧ２からノイズ信号Ｎ１と電荷ＱＣＦＤの情報を有するリセット信号ＮＳＩＧ２を減算することで電荷Ｑ２の情報を得ることができる。

【0090】

このようにそれぞれの信号からリセット信号を減算処理することによって、各信号のＣＤＳが実現できる。上述の読み出し順序であれば、ＦＤ部がフローティングである状態を維持したまま、リセット信号ＮＳＩＧ１／２を読み出し、続けて信号ＳＳＩＧ１／２を読み出すことができるためである。

【0091】

本実施例において、信号ＳＳＩＧ３も同様に対応するデジタルデータからリセット信号ＮＳＩＧ３に対応するデジタルデータを減算する場合について説明する。信号ＳＳＩＧ３はノイズ信号Ｎ１、電荷ＱＣＦＤ、電荷ＱＣｌｇ、電荷Ｑ２の情報を有するのに対しリセット信号ＮＳＩＧ３はノイズ信号Ｎ２の情報を有する。つまりリセット信号ＮＳＩＧ３に含まれるノイズ信号Ｎ２は、信号ＳＳＩＧ３のリセットレベル（ノイズ信号Ｎ１）と同一ではなく、ＳＳＩＧ３についてはＣＤＳが成り立たない。しかしノイズ信号Ｎ１とＮ２の違いはわずかであると考えられることから、ＳＳＩＧ３からＮＳＩＧ３を減算したデータを電荷ＱＣＦＤ、電荷ＱＣｌｇ、電荷Ｑ２の和に対応するデータとして扱うことができる。また、画素ごとの固定パターンノイズは除去することができる。

【0092】

なお、以降の説明では信号ＳＳＩＧ１、ＳＳＩＧ２、ＳＳＩＧ３を総称してＳ信号とも呼び、リセット信号ＮＳＩＧ１、ＮＳＩＧ２、ＮＳＩＧ３を総称してＮ信号とも呼ぶ。

【0093】

図７は、輝度に対する信号ＳＳＩＧ１、ＳＳＩＧ２、ＳＳＩＧ３の信号値を示した図面である。本実施例では、信号ＳＳＩＧ１、ＳＳＩＧ２、ＳＳＩＧ３の信号値は電圧の大きさによって表現される。輝度は、単位面積当たりの入射光量を表している。簡単のため、受光面の全体において均一な量の光が入射することとする。

【0094】

単位面積当たりの入射光量が均一であれば、受光面積の大きい第１のフォトダイオードＰＤ１では、受光面積の小さい第２のフォトダイオードＰＤ２よりも多くの電荷が光電変換される。第１のフォトダイオードＰＤ１に保持される電荷Ｑ１及び第２のフォトダイオードＰＤ２に保持される電荷Ｑ２は共に容量ＣＦＤで電荷電圧変換され、信号ＳＳＩＧ１及び信号ＳＳＩＧ２として出力される。そのため、同一の輝度の光に対する信号値は信号ＳＳＩＧ１のほうが大きい。受光面積の大きい第１のフォトダイオードＰＤ１では微弱な光でも多くの電荷を発生させることができるため、低輝度の光についてはＳ／Ｎの良好な信号を得ることができるが、比較的低輝度の光で回路が取りうる電圧範囲の上限を迎える。一方で、受光面積の小さい第２のフォトダイオードＰＤ２で発生する電荷に対応する信号ＳＳＩＧ２は、信号ＳＳＩＧ１よりも高い輝度の光に対して線形性の維持された信号値を持つことができる。

【0095】

次に、信号ＳＳＩＧ３が、信号ＳＳＩＧ２よりも高い輝度の光を光電変換することができることを説明する。高輝度への対応は、まず信号ＳＳＩＧ３が信号ＳＳＩＧ２よりも多くの電荷に基づく信号であることに起因する。加えて、より多くの電荷が生じる状況でも線形性を維持するため、信号ＳＳＩＧ３を読み出す際の電荷から電圧への変換ゲインが信号ＳＳＩＧ２の場合のそれよりも低いことに起因する。

【0096】

前述の通り信号ＳＳＩＧ２は第２のフォトダイオードＰＤ２に保持される電荷Ｑ２を容量ＣＦＤで電荷電圧変換することによって得られる。一方、信号ＳＳＩＧ３は第２のフォトダイオードＰＤ２に保持される電荷Ｑ２と第２のフォトダイオードＰＤ２から溢れた余剰な電荷ＱＣＦＤ及びＱＣｌｇを容量ＣＦＤと容量素子Ｃｌｇの合成容量で電荷電圧変換することによって得られる。したがって、第２のフォトダイオードＰＤ２から溢れた電荷も電荷電圧変換する信号ＳＳＩＧ３は、信号ＳＳＩＧ２よりも高い輝度の光に対応した信号値を持つことができる。

【0097】

また、電荷信号から電圧信号への変換ゲインは変換容量の逆数として定まることから、容量ＣＦＤと容量Ｃｌｇの合成容量で変換した電圧は、容量ＣＦＤのみで変換した電圧よりも小さくなる。信号ＳＳＩＧ３を読み出すときは、ＦＤ部に容量素子Ｃｌｇが接続されている。すなわち、ＦＤ部の変換容量は相対的に大きい。一方、信号ＳＳＩＧ３を読み出すときは、ＦＤ部に容量素子Ｃｌｇが接続されていない。すなわち、ＦＤ部の変換容量は相対的に小さい。ここで、第２のフォトダイオードＰＤ２から溢れない程度の量の電荷を電荷電圧変換する場合を例に説明する。第２のフォトダイオードＰＤ２から電荷が溢れないため、電荷ＱＣＦＤ及び電荷ＱＣｌｇはゼロであるとして、以降の説明では表記を割愛する。信号ＳＳＩＧ３の読み出しでは、電荷Ｑ２を容量ＣＦＤと容量Ｃｌｇの合成容量で電荷電圧変換する。一方、信号ＳＳＩＧ２の読み出しでは、電荷Ｑ２を容量ＣＦＤで電荷電圧変換する。したがって、信号ＳＳＩＧ３の電荷量あたりの電圧の変化は、信号ＳＳＩＧ２の電荷量あたりの電圧の変化より小さい。すなわち信号ＳＳＩＧ３は輝度の変化に対する電圧の変化が小さくなり、信号ＳＳＩＧ２と比べ高輝度の光まで光電変換可能である。

【0098】

図８に各信号のデジタルデータを選択的に使用することでダイナミックレンジが拡大されるイメージを示す。横軸を入射する光の輝度とし、縦軸は各デジタルデータの信号値である。

【0099】

信号ＳＳＩＧ１の減算処理後のデジタルデータをＣＤＳＳ１、信号ＳＳＩＧ２の減算処理後のデジタルデータをＣＤＳＳ２、信号ＳＳＩＧ３の減算処理後のデジタルデータをＣＤＳＳ３とする。本実施例では、いずれの輝度範囲の光が入射したときでも、各画素回路１０からはＣＤＳＳ１、ＣＤＳＳ２，ＣＤＳＳ３の３種類の信号が得られる。画像を形成するときは、図８に示すように輝度ごとに読み出された信号から使う信号１つを選択する処理を行う。

【0100】

よって例えば、入射光に対して低輝度側を信号ＳＳＩＧ１に対応する前述の減算処理後のデジタルデータを用い、中輝度を信号ＳＳＩＧ２に対応する減算処理後のデジタルデータを用い、高輝度側を信号ＳＳＩＧ３に対応する減算処理後のデジタルデータを用いる。さらに各々のデジタルデータに対してオフセット補正の演算処理を行うことで、ダイナミックレンジの拡大が実現できる。

【0101】

図８（ａ）ではオフセット補正処理前の各輝度に対するデジタルデータの信号値を示し、図８（ｂ）では、データＣＤＳＳ２およびＣＤＳＳ３のオフセット補正処理後のデジタルデータの値を示している。

【0102】

なお、一般的に低輝度側の方が高輝度側よりも輝度の変化に対する視認性が高いため、低輝度側は輝度に対する感度が高くＳ／Ｎ比の低い信号ＳＳＩＧ１で扱うことが望ましい。

【0103】

前述の通り、３つの信号は共通の回路を介して読み出されるため、３つの信号の上限値は一意に定まる。一方、３つの信号は輝度の変化に対する信号値の変化の割合が互いに異なるので、各信号がその電圧の上限値に到達するまでに扱いうる輝度の範囲は互いに異なる（図７）。これらの各信号が扱いうる輝度の範囲から、画像形成において各信号が扱う輝度範囲を選択することができる。図８（ａ）に示すデジタルデータと輝度範囲の選択の例を説明する。図８（ａ）では、データＣＤＳＳ２がその上限値に到達するまでに扱いうる輝度の範囲のうち、データＣＤＳＳ１が上限値に達する輝度からデータＣＤＳＳ２が上限値に達する輝度までをデータＣＤＳＳ２が扱う輝度範囲としている。また、データＣＤＳＳ３がその上限値に到達するまでに扱いうる輝度の範囲のうち、データＣＤＳＳ２が上限値に達する輝度からデータＣＤＳＳ３が上限値に達する輝度までをデータＣＤＳＳ３が扱う輝度範囲としている。この場合、最も感度の高い信号ＳＳＩＧ１の扱う輝度の範囲を広くとることができるので、Ｓ／Ｎ比の良好な信号を優先的に使用することができる。図８（ａ）の例に限らず、各信号が扱う輝度の範囲は、求められる画質や、他の信号と重複することにより画像の形成には使用しないにも関わらずＡＤ変換が行われる期間の長さなどを考慮して定めることができる。

【0104】

このように本実施例では第１のフォトダイオードＰＤ１、第二のフォトダイオードＰＤ２、蓄積部からなる構成を取る。この場合例えば第１のフォトダイオードＰＤ１のみを使用した場合に得られるデータＣＤＳＳ１で扱える輝度範囲よりも高い輝度を扱えるデータＣＤＳＳ２およびＣＤＳＳ３を取得することもできる。つまりデジタルデータとして扱える輝度範囲が拡大され、光電変換装置のダイナミックレンジが拡大されているといえる。

【0105】

図９は、Ｓ信号が扱う輝度範囲と信号電圧範囲の関係について、図８（ａ）の例とは別の例を示している。この例では信号ＳＳＩＧ１の扱う輝度範囲に対応する電圧の取りうる範囲の上限Ｖｓｉｇ１が、信号ＳＳＩＧ２およびＳＳＩＧ３の扱う輝度範囲に対応する電圧の取りうる範囲の上限Ｖｓｉｇ２３よりも小さい。前述の通り輝度の変化に対する視認性を考慮すれば低輝度側はなるべく高い輝度まで信号ＳＳＩＧ１で扱うことが望ましい。しかし信号ＳＳＩＧ１がＶｓｉｇ２３と同じ電圧までの範囲を扱う場合、信号ＳＳＩＧ２が扱いうる輝度範囲のうち信号ＳＳＩＧ１が扱う輝度範囲と重複する輝度範囲については信号ＳＳＩＧ１で扱われるため、信号ＳＳＩＧ２の情報は使用されない。つまり信号ＳＳＩＧ２と信号ＳＳＩＧ１が扱いうる輝度範囲のうち重複する輝度範囲についての信号ＳＳＩＧ２のＡＤ変換は冗長になってしまう。信号ＳＳＩＧ１の信号値が大きくなるような輝度領域では、信号ＳＳＩＧ２の信号値も十分に高いＳＮ比を得られる程度に大きくなる。そこで、信号ＳＳＩＧ１の扱う輝度範囲に対応する電圧の取りうる範囲の上限Ｖｓｉｇ１を、信号ＳＳＩＧ１の信号値がとりうる電圧範囲の上限値よりも小さい電圧の範囲、具体的には、低輝度側の範囲のみに設定する。信号ＳＳＩＧ１の扱う輝度範囲に対応する電圧の取りうる範囲の上限Ｖｓｉｇ１が小さければ信号ＳＳＩＧ１の扱う電圧範囲に対応する輝度範囲及び信号ＳＳＩＧ２と重複する輝度範囲も小さくなり、ＳＳＩＧ２のＡＤ変換が最適化される。

【0106】

図１０は図９に示したＳ信号の電圧範囲においてＡＤ変換を実施した場合のタイミングチャートの一例である。なお、図１０のタイミングチャートに示したＡＤ変換の実施順番は図４のタイミングチャートに基づいている。

【0107】

図１０（ａ）はＳ信号すべてのＡＤ変換期間が同じ場合を示したタイミングチャートである。この時のＳ信号のＡＤ変換期間をＴｐｒｄとする。前述の通り、信号ＳＳＩＧ１の扱う輝度範囲に対応する電圧の取りうる範囲の上限はＶｓｉｇ１であり、信号ＳＳＩＧ２とＳＳＩＧ３の扱う輝度範囲に対応する電圧の取りうる範囲の上限のＶｓｉｇ２３より小さい。しかし、図１０（ａ）の例では、各Ｓ信号のＡＤ変換において、ランプ源出力が同じ電圧振幅で掃引している。したがって、各Ｓ信号のＡＤ変換期間は全てＴｐｒｄである。図９に示す通り、信号ＳＳＩＧ１の場合、扱う輝度範囲に対応する電圧の振幅が他の信号に比べて小さい。そのため、他の信号の場合と同じ振幅で掃引されるランプ源出力によってＡＤ変換をすることは冗長である。換言すると、信号ＳＳＩＧ１の場合、ランプ源出力が冗長な範囲を掃引するのに要する時間の分だけ、扱う電圧振幅に対して、ＡＤ変換期間が長い。図示した通り期間Ｔｓｕに行われる動作は冗長であり、削減可能である。期間Ｔｓｕを削減した場合のタイミングチャートを図１０（ｂ）に示す。ＳＳＩＧ１のＡＤ変換期間をＴｓｕ削減することで、１行あたりの読み出し期間をＴｓｕだけ短くすることができる。

【0108】

図１１は、Ｓ信号が扱う輝度範囲と信号電圧範囲を示した別の例である。

【0109】

この例では信号ＳＳＩＧ２の扱う輝度範囲に対応する電圧の取りうる範囲の上限Ｖｓｉｇ２が、信号ＳＳＩＧ１およびＳＳＩＧ３の扱う輝度範囲に対応する電圧の取りうる範囲の上限Ｖｓｉｇ１３よりも小さい。

【0110】

図１２（ａ）は、図１１で示した電圧範囲を持つ各Ｓ信号について同一のＡＤ変換期間でＡＤ変換を行った場合を示したタイミングチャートである。信号ＳＳＩＧ２のＡＤ変換において、扱う信号範囲Ｖｓｉｇ２に対して、ＡＤ変換期間Ｔｓｕ２に行われる動作は冗長であり、削減可能である。Ｔｓｕ２を削減した場合のタイミングチャートを図１２（ｂ）に示す。

【0111】

ＳＳＩＧ２のＡＤ変換期間をＴｓｕ２削減することで、１行の読み出し期間をＴｓｕ２だけ短くすることができる。

【0112】

また、図１３のように信号ＳＳＩＧ３の扱う輝度範囲に対応する電圧の取りうる範囲の上限Ｖｓｉｇ３が、信号ＳＳＩＧ１、ＳＳＩＧ２が扱う輝度範囲に対応する電圧の取りうる範囲の上限Ｖｓｉｇ１２よりも小さい場合も考えられる。

【0113】

この場合でもこれまでと同様に信号ＳＳＩＧ３のＡＤ変換期間を信号ＳＳＩＧ１、ＳＳＩＧ２のＡＤ変換期間よりも短縮することが可能である。図１３に示した電圧範囲のＳ信号について同一のＡＤ変換期間でＡＤ変換を実施した場合のタイミングチャートの一例を図１４（ａ）、冗長期間Ｔｓｕ３を削減した場合のタイミングチャートを図１４（ｂ）に示す。よって図１３のような場合でも１行の読み出し期間の短縮が可能である。

【0114】

これまでの説明では、１行当たりの読み出し時間を短縮することに着目してきた。前述の通り、各信号が取りうる電圧の上限値は等しい。一方、各信号が扱う電圧の下限から上限までの範囲は信号によって異なる。各信号のＡＤ変換に際して、ランプ信号は少なくとも各信号が扱う電圧の下限から上限までの範囲を掃引すればよい。上述の通り、少なくとも１つの信号については、当該１つの信号が扱う電圧の下限から上限までの範囲は、当該１つの信号が取りうる電圧の下限値から上限値までの電圧範囲よりも狭い。したがって、本実施例によって得られる効果の１つの側面は、ランプ信号の掃引する範囲を信号の取りうる電圧の範囲よりも狭くすることによっても実現できるといえる。この場合、複数の信号に対して行われるＡＤ変換の変換期間がすべて等しくてもよい。例えば、他のＡＤ変換の場合に比べて傾きの緩やかなランプ信号を用いて、ランプ信号の掃引する範囲を狭くする。これにより、読み出し時間の短縮の効果は必ずしも得られるわけではないが、より高い精度での変換が実現され、ひいてはＡＤ変換の高性能化が可能である。

【0115】

これまでの説明では、Ｓ信号３種類のうち、１種類のみでＡＤ変換期間を短縮したが、例えば２種類でＡＤ変換期間を短縮してもよいし、各Ｓ信号で各々異なるＡＤ変換期間を設定してもよい。また、Ｓ信号の短縮についてこれまで説明してきたが、Ｎ信号も可能ならば、各々で異なるＡＤ変換期間を設定してもよい。

【0116】

以上のように、本実施例は信号毎に振幅に応じたＡＤ変換期間を設定する。これにより受光面積の異なる複数のフォトダイオードと、容量を有する画素が配置された光電変換装置において、Ｓ信号をすべて同一のＡＤ変換期間にした場合と比較して、１行の読み出し期間を短縮することができる。結果として、光電変換装置のアナログデジタル変換の高性能化が実現できる。

【0117】

複数のフォトダイオードの配置例として図３を用いて説明したが、本実施例はそれに限定されない。光に対する感度が異なる複数の光電変換部であれば本実施例は適用可能であり、感度を異ならせる方法は遮光膜の開口面積を異ならせる、光吸収率の異なるフィルターを設置する、など、光電変換部の面積を異ならせることに限られない。

【0118】

図４のタイミングチャートを用いて、画素回路の動作を説明したが、本実施例はそれに限定されるものではない。図４とは異なるタイミングでも、本実施例は適用可能である。

【0119】

（実施例２）
本実施例について図面を用いて説明する。
本実施例においては各信号のＡＤ変換の分解能を異ならせることによって１行当たりの読み出し時間を短縮する。第２の実施例の光電変換装置、画素回路構成とその動作は第１の実施例と同じであるため、重複する説明を省略し、主として実施例１と異なる部分を説明する。

【0120】

図１５のようにＳ信号すべてで扱う輝度範囲に対応する電圧が取りうる範囲の上限が同じ場合について考える。図１６（ａ）は図１５に示した電圧範囲で、ランプ信号の傾きがすべて等しい、すなわち１ＬＳＢあたりの電圧が等しくＡＤ変換の分解能が等しい場合の、各信号のＡＤ変換期間および順番を示したタイミングチャート例である。なお、信号のＡＤ変換を実施する順番は図４に示したタイミングチャートに基づいている。

【0121】

図１６（ａ）に示したタイミングチャートでは、Ｓ信号すべてで等しい電圧振幅を扱い、ランプ信号の傾きも等しいため、Ｓ信号すべてについてのＡＤ変換期間が等しくなっている。

【0122】

前述の通り、高輝度側よりも低輝度側の方が、輝度の変化が視認されやすいことが知られている。よって、本実施例では、視認性の高い低輝度側のＡＤ変換の分解能を高く、視認性の低い高輝度側ではＡＤ変換の分解能を低くし、分解能に合わせてＡＤ変換期間を設定することで、アナログデジタル変換の高性能化を実現する。

【0123】

図１６（ｂ）は高輝度側の信号ＳＳＩＧ３とリセット信号ＮＳＩＧ３のＡＤ変換の分解能を、他の信号よりも低くした場合のタイミングチャートである。分解能を低くする場合は、ランプ信号の傾きを急峻にして１ＬＳＢあたりの電圧を大きくする。図１６（ｂ）では信号ＳＳＩＧ３とリセット信号ＮＳＩＧ３の分解能を低くしているため、図示した通り、ランプの傾きが急峻である。よってランプ源６３出力が掃引を始めてから最大振幅の電位に到達するまでの期間が、分解能が高いときと比較して短くなるため、すべてのＳ信号を同一の分解能でＡＤ変換していたときと比べＡＤ変換期間を短縮可能である。

【0124】

ＡＤ変換の分解能が高いときの信号ＳＳＩＧ３のＡＤ変換期間をＴｐｓ、リセット信号ＮＳＩＧ３のＡＤ変換期間をＴｐｎ、分解能が低いときの信号ＳＳＩＧ３のＡＤ変換期間をＴｐｓ２、リセット信号ＮＳＩＧ３のＡＤ変換期間をＴｐｎ２とする。このとき、信号ＳＳＩＧ３、ＮＳＩＧ３の分解能を低くすることで（Ｔｐｓ－Ｔｐｓ２＋Ｔｐｎ－Ｔｐｎ２）の期間を短縮でき、一行あたりの読み出し期間が短縮される。

【0125】

なお、このとき視認性の高い低輝度側でＡＤ変換の分解能を高く、視認性の低い高輝度側で分解能を低くしているので、画質への影響は小さい。また、画質を考慮しつつ、各信号のＡＤ変換の分解能を設定してもよい。

【0126】

これまでの説明では、Ｓ信号１種類とそのリセットレベルとなるＮ信号１種類でＡＤ変換の分解能を低くする例で説明したが、例えば、Ｓ信号２種類とそれらのリセットレベルとなるＮ信号２種類でＡＤ変換分解能を異ならせてもよい。また、中間輝度を扱う信号ＳＳＩＧ２とリセット信号ＮＳＩＧ２のＡＤ変換分解能を、低輝度側の信号ＳＳＩＧ１およびＮＳＩＧ１のＡＤ変換分解能より低く、かつ高輝度側の信号ＳＳＩＧ３およびＮＳＩＧ３のＡＤ変換分解能より高くすることも可能である。このように２つ以上のＳ信号およびＮ信号でＡＤ変換分解能を低くしたり、信号ごとにＡＤ変換分解能を設定したりすることで、さらに１行の読み出し期間の短縮が可能であり、高フレームレート化が期待できる。

【0127】

本実施例では、ＡＤ変換の分解能を信号ごとで設定することで、ＡＤ変換期間の短縮を実現するが、実施例１で説明した、ＡＤ変換期間を信号振幅によって設定する技術を併用してもよい。例えば信号ＳＳＩＧ１とＳＳＩＧ２はＡＤ変換の分解能は等しいが、ＡＤ変換期間が異なり、信号ＳＳＩＧ３のＡＤ変換の分解能をＳＳＩＧ１やＳＳＩＧ２よりも低くすることなどが考えられる。

【0128】

ＡＤ変換の分解能が信号ごとに異なる場合は、各信号のＡＤ変換の諧調を、例えば低輝度側の諧調を１２ビット、高輝度側を１０ビット、その間の中間輝度を１１ビットとするなど、それぞれで設定してもよい。

【0129】

（実施例３）
本実施例について図面を用いて説明する。本実施例においてはランプ信号の掃引開始時の電位にオフセットを付与することによって１行当たりの読み出し時間を短縮する。第３の実施例の光電変換装置、画素回路構成とその動作は第１の実施例と同じであるため、重複する説明を省略し、主として実施例１と異なる部分を説明する。

【0130】

図１５のようにＳ信号すべてが取りうる電圧の上限が同じ場合について考える。図１７（ａ）は図１５に示した電圧範囲で、ランプ信号の傾きとランプ信号の掃引開始時の電位がすべて等しい場合の、各信号のＡＤ変換期間および順番を示したタイミングチャート例である。なお、信号のＡＤ変換を実施する順番は図４に示したタイミングチャートに基づいている。

【0131】

図１７（ａ）に示したタイミングチャートでは、Ｓ信号すべてで等しい電圧振幅を扱い、ランプ信号の傾きと掃引開始時の電位も等しいため、Ｓ信号すべてのＡＤ変換期間が等しくなっている。

【0132】

図１５において、信号ＳＳＩＧ１，ＳＳＩＧ２，ＳＳＩＧ３がいずれも電圧範囲Ｖｓｉｇ１２３を扱う場合を説明する。前述の通り信号ＳＳＩＧ２の扱いうる輝度範囲のうち信号ＳＳＩＧ１と重複する輝度範囲については信号ＳＳＩＧ１で扱われ、信号ＳＳＩＧ２の情報は使用されない。同様に信号ＳＳＩＧ３の扱いうる輝度範囲のうち信号ＳＳＩＧ２と重複する輝度範囲については信号ＳＳＩＧ２で扱われ、信号ＳＳＩＧ３の情報は使用されない。つまり信号ＳＳＩＧ２の扱いうる輝度範囲のうち信号ＳＳＩＧ１と輝度範囲が重複する範囲及び信号ＳＳＩＧ３の扱いうる輝度範囲のうち信号ＳＳＩＧ２と輝度範囲が重複する範囲に関してのＡＤ変換は冗長である。よって、本実施例では、ランプ信号の掃引開始時の電位にオフセットを設定し、各信号の情報が使用される輝度についてのみＡＤ変換を行うこととする。例えば、信号ＳＳＩＧ２をＡＤ変換するために用いるランプ信号を、信号ＳＳＩＧ１をＡＤ変換するために用いるランプ信号にオフセットを付与した信号とし、信号ＳＳＩＧ１と重複する輝度範囲の信号についてＡＤ変換を行わない。これによって、重複する輝度範囲についてのＡＤ変換に要する期間の分、１行当たりのＡＤ変換に要する期間を短縮でき、アナログデジタル変換の高性能化を実現できる。

【0133】

図１７（ｂ）は信号ＳＳＩＧ２及び信号ＳＳＩＧ３のＡＤ変換にあたりランプ信号の開始時点の電位を調整した場合のタイミングチャートである。図１７（ｂ）に図示した通り、輝度範囲が重複しＡＤ変換結果を使用しない範囲に関してはＡＤ変換を行わないため、すべてのＳ信号を同一の電位から掃引を始めるランプ信号でＡＤ変換していたときと比べ、ＡＤ変換期間を短縮可能である。

【0134】

また、本実施例はランプ信号が掃引を始めるときの電位が信号毎に異なると説明することもできる。図１５の３つのＳ信号はすべて取りうる電圧の上限が同じであるが、各信号が扱う輝度範囲に対応する電圧の下限はそれぞれ異なる。各信号をＡＤ変換するにあたり、ランプ信号は少なくとも各信号の電圧範囲の下限から上限までを掃引すればよい。したがって、ランプ信号が掃引を始めるときの電位を、対応する信号の扱う輝度範囲に対応する電圧の下限に対応させることで信号毎に異ならせてもよい。

【0135】

ＡＤ変換のランプ信号の開始時の電位がすべて等しいときの信号ＳＳＩＧ１～３のＡＤ変換期間をＴｐｓ、ランプ信号の開始時の電位を調整したときの信号ＳＳＩＧ２、ＳＳＩＧ３のＡＤ変換期間をＴｐｓ２とする。このとき信号ＳＳＩＧ３、ＮＳＩＧ３の分解能を低くすることで（Ｔｐｓ－Ｔｐｓ２＋Ｔｐｎ－Ｔｐｎ２）の期間を短縮でき、一行あたりの読み出し期間が短縮される。

【0136】

また、ここまで図１７（ｂ）に基づいて動作を説明してきたが、本発明はそれに限定されない。例えば、他の信号のＡＤ変換結果を使用する範囲に関してはランプ信号の単位時間当たりの変化率を相対的に大きくし、ＡＤ変換した結果を使用する範囲についてＡＤ変換を行う際はランプ信号の時間当たりの変化率を相対的に小さく変化させてもよい。

【0137】

（実施例４）
本実施例について図面を用いて説明する。本実施例においては各信号を増幅し、信号毎にＡＤ変換に要する期間を異ならせることによって１行当たりの読み出し時間を短縮する。第４の実施例の画素回路構成とその動作は第１の実施例と同じであるため、重複する説明を省略し、主として実施例１と異なる部分を説明する。

【0138】

図１８は本発明にかかる光電変換装置の一例を示す概略図である。図１８の光電変換装置と、図１の光電変換装置で異なる点は、比較回路６４と垂直出力線１２の間に列アンプ１５０を配置している点である。列アンプ１５０は垂直出力線１２の信号を増幅して比較回路６４に入力する増幅回路の一例である。なお、列アンプ１５０は反転アンプで、そのゲインは可変であるものとする。また、図４と重複する回路においては前述のため説明を省略する。

【0139】

図１９は図１８に示した光電変換装置において、ある光量の光がフォトダイオードＰＤ１およびＰＤ２に入射されたときのＡＤ変換の動作を説明するタイミングチャートである。図１９に示したタイミングチャートでは列アンプが反転アンプなので、垂直出力線の電位が反転して出力される。よって図示したように、ランプ源６３出力も同様に、これまでに説明してきた列アンプ１５０がない場合のランプ源６３出力を反転した信号となる。つまり、ＡＤ変換中のランプ源６３出力は時間の経過とともに電位が上昇するランプ信号となる。

【0140】

この例では、信号ＳＳＩＧ３およびリセット信号ＮＳＩＧ３のＡＤ変換において、実施例２で説明したＡＤ変換の分解能を他の信号よりも低くする技術を用いて、１行の読み出し期間を短縮している。列アンプの増幅ゲインをＡとし、垂直出力線１２の信号を増幅させる。信号ＳＳＩＧ２の振幅をＶ２とすると、列アンプ出力の信号振幅はＡ×Ｖ２となり、信号ＳＳＩＧ３の振幅をＶ３とすると、アンプ出力の信号振幅はＡ×Ｖ３、信号ＳＳＩＧ１の振幅をＶ１とすると、列アンプ出力の信号振幅はＡ×Ｖ１となる。Ｎ信号についても対応するＳ信号と同じゲインで列アンプ出力の信号振幅を増幅される。

【0141】

本実施例のように列アンプがある場合でも、各信号の扱う信号振幅によっては、ＡＤ変換の分解能は変更せずに、ＡＤ変換期間のみを信号によって異ならせることも可能である。また、ＡＤ変換の分解能を変更せずにＡＤ変換期間を短縮する信号と、ＡＤ変換の分解能を変更してＡＤ変換期間を短縮する信号があってもよい。例えば信号ＳＳＩＧ１とＳＳＩＧ２はＡＤ変換の分解能は等しいが、ＡＤ変換期間が異なり、信号ＳＳＩＧ３のＡＤ変換の分解能を信号ＳＳＩＧ１やＳＳＩＧ２よりも低くすることなどが考えられる。

【0142】

また、列アンプ１５０のゲインは各信号で異なっていてもよい。例えば、ノイズが視認されやすい低輝度側の信号である信号ＳＳＩＧ１およびリセット信号ＮＳＩＧ１のゲインを、他の信号のゲインよりも大きくすることも可能である。ゲインを大きくし、画素信号を大きくすることで、列アンプ１５０や比較回路６４のノイズが画素信号及び画素ノイズと比較して相対的に小さくなるので、Ｓ／Ｎ比の向上が見込める。

【0143】

また、図７にも示したように各Ｓ信号の輝度と信号振幅の関係から、列アンプで増幅された各信号の振幅が同等になるように設定してもよい。例えば、輝度に対する信号振幅が最も大きい信号ＳＳＩＧ１と対応するリセット信号ＮＳＩＧ１のゲインを最も小さく、輝度に対する信号振幅が最も小さい信号ＳＳＩＧ３と対応するリセット信号ＮＳＩＧ３のゲインを最も大きくする。また、信号ＳＳＩＧ２とリセット信号ＮＳＩＧ２のゲインをその中間にする。このように、列アンプのゲインを信号ごとに設定することによって、列アンプ出力の振幅を信号によらずおおよそ等しくすることができる。これにより、特定の信号で振幅が著しく小さくなり、アナログデジタル変換において冗長な動作が発生することを防ぐことができる。換言すればアナログデジタル変換の高性能化が実現できる。

【0144】

（実施例５）
本実施例について図面を用いて説明する。本実施例においては１行当たりの読み出し期間を保ったままＡＤ変換の分解能を設定することによってＡＤ変換期間を最適化する。第５の実施例の光電変換装置、画素回路構成とその動作は第１の実施例と同じであるため、重複する説明を省略し、主として実施例１と異なる部分を説明する。

【0145】

前述の通り、図１０（ａ）のタイミングチャートではＳ信号すべてのＡＤ変換期間が同じであり、信号ＳＳＩＧ１の場合、期間Ｔｓｕにおける動作が冗長である。本実施例では、期間Ｔｓｕに合わせて信号ＳＳＩＧ１の分解能を設定することでＡＤ変換期間の最適化を実現する。冗長期間Ｔｓｕに合わせて信号ＳＳＩＧ１の分解能を他の信号よりも高く設定した場合のタイミングチャートを図２０に示す。分解能を高くする場合は、ランプ信号の傾きを緩やかにして１ＬＳＢあたりの電圧を小さくする。図２０では信号ＳＳＩＧ１とリセット信号ＮＳＩＧ１の分解能を高くしているため、図示した通り、ランプの傾きが緩やかである。よってランプ源６３出力が掃引を始めてから最大振幅の電位に到達するまでの期間は分解能が低いときと比較して長くなるため、期間Ｔｓｕを活用することができ、１行の読み出し期間は変わらないままで低輝度側の画質を高めることができる。

【0146】

また、本実施例において信号ＳＳＩＧ１のＡＤ変換のためにランプ信号を掃引した範囲Ｖｓｉｇ１は少なくともＶｓｉｇ２３よりも狭く、各信号が取りうる電圧の範囲よりも狭い。したがって実施例５は、ランプ信号の掃引する振幅範囲を信号の取りうる電圧の範囲よりも狭くすることによっても実現できるといえる。

【0147】

実施例１から５まで図１や図１８の光電変換装置の概略図を用いて説明したが、本発明は１枚の半導体基板上に図１や図１８に記載された回路をすべて配置してもよい。また、図２１に示したように回路を２つ以上の基板に配置して、それらの基板を貼り合わせた積層構造にしてもよい。図２１に示した積層構造の光電変換装置は第１基板１７０と第２基板１７１からなる。

【0148】

なお、図２１に示した積層構造の光電変換装置は、図１に示した概略図を２枚の基板に分けた場合の一例である。この例では第１基板１７０は画素部６０と電流源群６１が配置される。第２基板１７１には全列分の比較回路６４からなる比較回路群６４０と、全列分の列メモリ６５からなるメモリ群、演算処理部６６が配置されている。なお、図面で省略しているが、第２基板１７１にはランプ源６３やカウンタ回路６７も配置される。また図１８で示した光電変換装置のように、全列分の列アンプ１５０を第１基板１７０か第２基板１７１のどちらかに配置してもよい。図２１の積層構造の光電変換装置は一例であって、本発明を限定するものではない。例えば、比較回路群６４０を第１基板に配置してもよい。また、図２１の例では第１基板と第２基板が列ごとで電気的に接続されるが、例えば画素ごとに接続されてもよい。図２１では２枚の積層構造で説明したが、例えばさらに回路を分類するか、回路や機能を追加するなどして３枚の積層構造にしてもよい。

【0149】

図１や図１８ではランプ源６３出力を比較回路６４の入力に接続しているが、ランプ源６３出力と比較回路６４の間に列ごと、または複数列に共有のバッファ回路を配置し、ランプ源６３出力の信号をバッファして比較回路６４に入力してもよい。

【0150】

実施例１から実施例５まで、ＡＤ変換の方式をロープ型ＡＤとして説明してきたが、本発明はそれに限定されない。例えば、ＡＤ変換の方式を逐次比較方式として逐次比較の回数をカウントしてもよいし、使用できるならば他のＡＤ変換方式でもよい。

【0151】

実施例１から実施例５まで、図４のタイミングチャートに基づいて動作を説明してきたが、本発明はそれに限定されない。例えば、各信号をサンプルホールドする機構を設けて、サンプルホールドされた信号をＡＤ変換している間に、垂直出力線１２にはそれとは異なる信号を出力していてもよい。

【0152】

（実施例６）
撮像システムの実施例について説明する。撮像システムとして、デジタルスチルカメラ、デジタルカムコーダ、カメラヘッド、複写機、ファックス、携帯電話、車載カメラ、観測衛星などがあげられる。図２６に、撮像システムの例としてデジタルスチルカメラのブロック図を示す。

【0153】

図２６において、１００１はレンズの保護のためのバリアである。１００２は被写体の光学像を撮像装置１００４に結像させるレンズである。１００３はレンズ１００２を通った光量を可変するための絞りである。撮像装置１００４には、上述の各実施例で説明した撮像装置が用いられる。

【0154】

１００７は撮像装置１００４より出力された画素信号に対して、補正やデータ圧縮などの処理を行い、画像信号を取得する信号処理部である。そして、図２６において、１００８は撮像装置１００４および信号処理部１００７に、各種タイミング信号を出力するタイミング発生部、１００９はデジタルスチルカメラ全体を制御する全体制御部である。１０１０は画像データを一時的に記憶する為のフレームメモリ部である。１０１１は記録媒体に記録または読み出しを行うためのインターフェース部である。１０１２は撮像データの記録または読み出しを行う為の半導体メモリ等の着脱可能な記録媒体である。１０１３は外部コンピュータ等と通信する為のインターフェース部である。

【0155】

なお、撮像システムは少なくとも撮像装置１００４と、撮像装置１００４から出力された画素信号を処理する信号処理部１００７とを有すればよい。その場合、他の構成は撮像システムの外部に配される。

【0156】

以上に説明した通り、撮像システムの実施例において、撮像装置１００４には、第１の実施例、乃至、第５の実施例のいずれかの撮像装置が用いられる。このような構成によれば、撮像装置から得られる画像のダイナミックレンジを拡大させることができる。

【0157】

（実施例７）
移動体の実施例について説明する。本実施例の移動体は、車載カメラを備えた自動車である。図２７（ａ）は、自動車２１００の外観と主な内部構造を模式的に示している。自動車２１００は、撮像装置２１０２、撮像システム用集積回路（ＡＳＩＣ：Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）２１０３、警報装置２１１２、主制御部２１１３を備える。

【0158】

撮像装置２１０２には、上述の各実施例で説明した撮像装置が用いられる。警報装置２１１２は、撮像システム、車両センサ、制御ユニットなどから異常を示す信号を受けたときに、運転手へ向けて警告を行う。主制御部２１１３は、撮像システム、車両センサ、制御ユニットなどの動作を統括的に制御する。なお、自動車２１００が主制御部２１１３を備えていなくてもよい。この場合、撮像システム、車両センサ、制御ユニットが個別に通信インターフェースを有して、それぞれが通信ネットワークを介して制御信号の送受を行う（例えばＣＡＮ規格）。

【0159】

図２７（ｂ）は、自動車２１００のシステム構成を示すブロック図である。自動車２１００は、第１の撮像装置２１０２と第２の撮像装置２１０２を含む。つまり、本実施例の車載カメラはステレオカメラである。撮像装置２１０２には、光学部２１１４により被写体像が結像される。撮像装置２１０２から出力された画素信号は、画像前処理部２１１５によって処理され、そして、撮像システム用集積回路２１０３に伝達される。画像前処理部２１１５は、Ｓ－Ｎ演算や、同期信号付加などの処理を行う。

【0160】

撮像システム用集積回路２１０３は、画像処理部２１０４、メモリ２１０５、光学測距部２１０６、視差演算部２１０７、物体認知部２１０８、異常検出部２１０９、および、外部インターフェース（Ｉ／Ｆ）部２１１６を備える。画像処理部２１０４は、画素信号を処理して画像信号を生成する。また、画像処理部２１０４は、画像信号の補正や異常画素の補完を行う。メモリ２１０５は、画像信号を一時的に保持する。また、メモリ２１０５は、既知の撮像装置２１０２の異常画素の位置を記憶していてもよい。光学測距部２１０６は、画像信号を用いて被写体の合焦または測距を行う。視差演算部２１０７は、視差画像の被写体照合（ステレオマッチング）を行う。物体認知部２１０８は、画像信号を解析して、自動車、人物、標識、道路などの被写体の認知を行う。異常検出部２１０９は、撮像装置２１０２の故障、あるいは、誤動作を検知する。異常検出部２１０９は、故障や誤動作を検知した場合には、主制御部２１１３へ異常を検知したことを示す信号を送る。外部Ｉ／Ｆ部２１１６は、撮像システム用集積回路２１０３の各部と、主制御部２１１３あるいは種々の制御ユニット等との間での情報の授受を仲介する。

【0161】

自動車２１００は、車両情報取得部２１１０および運転支援部２１１１を含む。車両情報取得部２１１０は、速度・加速度センサ、角速度センサ、舵角センサ、測距レーダ、圧力センサなどの車両センサを含む。

【0162】

運転支援部２１１１は、衝突判定部を含む。衝突判定部は、光学測距部２１０６、視差演算部２１０７、物体認知部２１０８からの情報に基づいて、物体との衝突可能性があるか否かを判定する。光学測距部２１０６や視差演算部２１０７は、対象物までの距離情報を取得する距離情報取得手段の一例である。すなわち、距離情報とは、視差、デフォーカス量、対象物までの距離等に関する情報である。衝突判定部はこれらの距離情報のいずれかを用いて、衝突可能性を判定してもよい。距離情報取得手段は、専用に設計されたハードウェアによって実現されてもよいし、ソフトウェアモジュールによって実現されてもよい。

【0163】

運転支援部２１１１が他の物体と衝突しないように自動車２１００を制御する例を説明したが、他の車両に追従して自動運転する制御や、車線からはみ出さないように自動運転する制御などにも適用可能である。

【0164】

自動車２１００は、さらに、エアバッグ、アクセル、ブレーキ、ステアリング、トランスミッション等の走行に用いられる駆動部を具備する。また、自動車２１００は、それらの制御ユニットを含む。制御ユニットは、主制御部２１１３の制御信号に基づいて、対応する駆動部を制御する。

【0165】

本実施例に用いられた撮像システムは、自動車に限らず、例えば、船舶、航空機あるいは産業用ロボットなどの移動体（移動装置）に適用することができる。加えて、移動体に限らず、高度道路交通システム（ＩＴＳ）等、広く物体認識を利用する機器に適用することができる。

【0166】

以上に説明した通り、自動車の実施例において、撮像装置２１０２には、第１の実施例、乃至、第５の実施例のいずれかの撮像装置が用いられる。このような構成によれば、撮像装置から得られる画像のダイナミックレンジを拡大させることができる。

【符号の説明】

【0167】

１０ 画素回路
１１ 電流源
１２ 垂直出力線
６０ 画素部
６１ 電流源群
６３ ランプ源
６４ 比較回路
６５ 列メモリ
６６ 演算処理部
６７ カウンタ回路
１５０ 列アンプ
１７０ 第１基板
１７１ 第２基板
ＰＤ１ 第１のフォトダイオード
ＰＤ２ 第２のフォトダイオード

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】

【図22】

【図23】