特許 7505601 方向性結合器

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-06-17

(45)【発行日】2024-06-25

(54)【発明の名称】方向性結合器

(51)【国際特許分類】

   H01P 5/16 20060101AFI20240618BHJP

   H01P 5/18 20060101ALI20240618BHJP

【ＦＩ】

H01P5/16 C

H01P5/18 J

【請求項の数】 7

(21)【出願番号】P 2022578074

(86)(22)【出願日】2021-11-22

(86)【国際出願番号】 JP2021042769

(87)【国際公開番号】W WO2022163090

(87)【国際公開日】2022-08-04

【審査請求日】2023-02-13

(31)【優先権主張番号】P 2021013087

(32)【優先日】2021-01-29

(33)【優先権主張国・地域又は機関】JP

(73)【特許権者】

【識別番号】000006231

【氏名又は名称】株式会社村田製作所

(74)【代理人】

【識別番号】110001195

【氏名又は名称】弁理士法人深見特許事務所

(72)【発明者】

【氏名】田丸 育生

【審査官】岸田 伸太郎

(56)【参考文献】

【文献】特表２０１６－５０３２７８（ＪＰ，Ａ）

【文献】特開２０１４－０３６３４５（ＪＰ，Ａ）

【文献】特開２０１５－１５４３７３（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｐ ５／１６

Ｈ０１Ｐ ５／１８

(57)【特許請求の範囲】

【請求項1】

入力信号を４分配して出力する方向性結合器であって、
多層構造を有する誘電体基板と、
前記入力信号を受ける入力端子と、
第１～第４出力端子と、
前記入力端子に接続され、前記入力信号を２分配して第１端子および第２端子に出力する第１カプラと、
前記第１端子からの信号を２分配して、前記第１出力端子および前記第２出力端子に出力する第２カプラと、
前記第２端子からの信号を２分配して、前記第３出力端子および前記第４出力端子に出力する第３カプラと、
前記第１端子と前記第２カプラとの間に接続され、前記第１端子からの信号の位相を進める第１位相器と、
前記第２端子と前記第３カプラとの間に接続され、前記第２端子からの信号の位相を遅らせる第２位相器とを備え、
前記第１位相器から出力される信号と前記第２位相器から出力される信号の位相差は１８０°±１０°であり、
前記第１カプラは、前記誘電体基板の第１部分に配置されており、
前記第２カプラは、前記誘電体基板の積層方向において、前記第１部分と異なる第２部分に配置されており、
前記第３カプラは、前記誘電体基板の積層方向において、前記第１部分と異なる第３部分に配置されており、
前記第１位相器は、前記第１部分と前記第２部分との間に位置する第４部分に配置されており、
前記第２位相器は、前記第１部分と前記第３部分との間に位置する第５部分に配置されている、方向性結合器。

【請求項2】

前記第１出力端子から出力される信号の位相を０°とした場合、
前記第２出力端子から出力される信号の位相は９０°±１０°であり、
前記第３出力端子から出力される信号の位相は１８０°±１０°であり、
前記第４出力端子から出力される信号の位相は２７０°±１０°である、請求項１に記載の方向性結合器。

【請求項3】

前記第１位相器はハイパスフィルタであり、
前記第２位相器はローパスフィルタである、請求項１または２に記載の方向性結合器。

【請求項4】

前記第１位相器および前記第２位相器の各々は、Ｔ型構造またはπ型構造のＬＣフィルタとして構成されている、請求項３に記載の方向性結合器。

【請求項5】

前記第２部分および前記第３部分は、前記誘電体基板の積層方向の同じ位置に配置されている、請求項１～４のいずれか１項に記載の方向性結合器。

【請求項6】

前記誘電体基板において、前記第１部分と前記第４部分との間の層、前記第１部分と前記第５部分との間の層、前記第２部分と前記第４部分との間の層、および、前記第３部分と前記第５部分との間の層には、接地電極が配置される、請求項１～５のいずれか１項に記載の方向性結合器。

【請求項7】

前記第１位相器は、キャパシタおよびインダクタを含むＬＣフィルタであり、
前記第４部分において前記第１位相器のキャパシタが設けられる部分の前記誘電体基板の誘電率は、前記第１部分、前記第２部分および前記第３部分の前記誘電体基板の誘電率よりも大きい、請求項１～６のいずれか１項に記載の方向性結合器。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は方向性結合器に関し、より特定的には、４分配カプラにおける出力信号間の位相を安定化する技術に関する。

【背景技術】

【0002】

特開平１０－１４５１０３号公報（特許文献１）には、入力信号を、位相が９０°ずれた４つの信号として出力する４相位相変換器（方向性結合器）が開示されている。

【0003】

上記の特許文献１に開示された４相位相変換器においては、入力端子に接続された２線式の９０度カプラと、当該９０度カプラの２つの出力にそれぞれ接続された２つの１８０度バランとにより構成されている。特許文献１に開示された４相位相変換器では、４つの出力端子からは、位相が９０度ずれた４つの出力信号が出力される。

【先行技術文献】

【特許文献】

【0004】

【文献】特開平１０－１４５１０３号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

高周波信号を送受信する通信装置においては、複数の放射素子を含むアレイアンテナが用いられる場合がある。そのような通信装置においては、１つの信号を複数の放射素子に分配するために、上記のような方向性結合器が用いられる場合がある。

【0006】

通信装置においては、広帯域化および低損失化に対するニーズが高く、それに伴って、低損失で、かつ、広い周波数帯域にわたって出力信号間における安定した位相差を実現できる方向性結合器が望まれている。

【0007】

本開示は、このような課題を解決するためのなされたものであって、その目的は、低損失で、かつ、広い周波数帯域にわたって出力信号間における安定した位相差を実現できる４分配型の方向性結合器を提供することである。

【課題を解決するための手段】

【0008】

本開示に係る方向性結合器は、入力端子で受けた入力信号を４分配して第１～第４出力端子に出力する。方向性結合器は、第１～第３カプラと、第１および第２位相器とを備える。第１カプラは、入力端子に接続され、入力信号を２分配して第１端子および第２端子に出力する。第２カプラは、第１端子からの信号を２分配して、第１出力端子および第２出力端子に出力する。第３カプラは、第２端子からの信号を２分配して、第３出力端子および第４出力端子に出力する。第１位相器は、第１端子と第２カプラとの間に接続され、第１端子からの信号の位相を進める。第２位相器は、第２端子と第３カプラとの間に接続され、第２端子からの信号の位相を遅らせる。第１位相器から出力される信号と第２位相器から出力される信号との位相差は１８０°±１０°である。

【発明の効果】

【0009】

本開示による方向性結合器においては、入力端子に接続される第１カプラの一方の出力信号が第１位相器を介して第２カプラに提供され、他方の出力信号が第２位相器を介して第３カプラに提供される構成を有している。そして、２つの位相器は、出力信号間の位相差が１８０°±１０°となるように設計されている。このように、位相器を中間に配置する構成とすることによって、第２カプラおよび第３カプラに入力される信号間の位相差における周波数特性を所望の範囲内に調整することができる。したがって、４分配型の方向性結合器において、低損失で、かつ、広い周波数帯域にわたって出力信号間の位相差を安定化することができる。

【図面の簡単な説明】

【0010】

【図1】実施の形態に係る方向性結合器の回路図である。

【図2】位相器の変形例を示す図である。

【図3】図１の方向性結合器の特性を説明するための図である。

【図4】位相器の周波数特性を説明するための図である。

【図5】図１の方向性結合器の外観斜視図である。

【図6A】図５の方向性結合器における各要素の配置例を示す図である。

【図6B】変形例の方向性結合器における各要素の配置例を示す図である。

【図7】図５の方向性結合器の積層構造の一例を示す分解斜視図である。

【図8】平面配置型の方向性結合器の第１例を示す図である。

【図9】平面配置型の方向性結合器の第２例を示す図である。

【図10】平面配置型の方向性結合器の第３例を示す図である。

【発明を実施するための形態】

【0011】

以下、本開示の実施の形態について、図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。

【0012】

［方向性結合器の構成］
図１は、実施の形態に係る方向性結合器１００の回路図である。図１を参照して、方向性結合器１００は、カプラＣＰ１，ＣＰ２，ＣＰ３と、位相器ＰＨ１，ＰＨ２とを含む。方向性結合器１００は、入力端子ＴＩで受けた信号を４分配して、出力端子ＴＯ１～ＴＯ４から出力する。位相器ＰＨ１は、カプラＣＰ１とカプラＣＰ２との間に接続されている。また、位相器ＰＨ２は、カプラＣＰ１とカプラＣＰ３との間に接続されている。

【0013】

カプラＣＰ１～ＣＰ３の各々は、平行に配置された２つの線路を有し、入力信号を２つに分岐して出力する２線式カプラである。通過対象とする高周波信号の波長をλとした場合、各カプラの線路はλ／４の電気長を有する。各カプラにおいては、一方の線路に信号が流れると、電磁界結合により他方の線路に信号が誘起される。

【0014】

カプラＣＰ１は、平行に配置された第１線路ＣＬ１および第２線路ＣＬ２を含む。カプラＣＰ１において、第１線路ＣＬ１の一方端は入力端子ＴＩに接続され、他方端は出力側の第２端子に接続される。第１線路ＣＬ１の第２端子Ｔ２側に対向する第２線路ＣＬ２の端部は終端端子ＴＥに接続される。第１線路ＣＬ１の入力端子ＴＩ側に対向する第２線路ＣＬ２の端部は第１端子Ｔ１に接続される。終端端子ＴＥのインピーダンスは、５０Ωの特性インピーダンスに設定されている。カプラＣＰ１の第１端子Ｔ１は、位相器ＰＨ１に接続される。

【0015】

位相器ＰＨ１は、キャパシタＣ１，Ｃ２およびインダクタＬ１を含むＬＣフィルタである。キャパシタＣ１，Ｃ２は、カプラＣＰ１とカプラＣＰ２との間に直列に接続されている。インダクタＬ１は、キャパシタＣ１とキャパシタＣ２との間の接続ノードと、接地電位との間に接続されている。すなわち、位相器ＰＨ１は、いわゆるＴ型のハイパスフィルタを構成する。したがって、位相器ＰＨ１の出力信号は、位相器ＰＨ１の入力信号に対して位相が進んだ信号となる。

【0016】

カプラＣＰ２は、平行に配置された第３線路ＣＬ３および第４線路ＣＬ４を含む。第３線路ＣＬ３は、一方端が位相器ＰＨ１に接続され、他方端が出力端子ＴＯ１に接続される。第３線路ＣＬ３の位相器ＰＨ１側に対向する第４線路ＣＬ４の端部は、出力端子ＴＯ２に接続される。第３線路ＣＬ３の出力端子ＴＯ１側に対向する第４線路ＣＬ４の端部は、終端端子ＴＥに接続される。

【0017】

位相器ＰＨ２は、キャパシタＣ１１，Ｃ１２およびインダクタＬ１１を含むＬＣフィルタである。キャパシタＣ１１は、インダクタＬ１１のカプラＣＰ１側の端部と接地電位との間に接続されている。また、キャパシタＣ１２は、インダクタＬ１１のカプラＣＰ３側の端部と接地電位との間に接続されている。すなわち、位相器ＰＨ２は、いわゆるπ型のローパスフィルタを構成する。したがって、位相器ＰＨ２の出力信号は、位相器ＰＨ２の入力信号に対して位相が遅れた信号となる。実施の形態の方向性結合器１００においては、位相器ＰＨ１が位相器ＰＨ２に対して位相が９０°進むように調整されている。

【0018】

カプラＣＰ３は、平行に配置された第５線路ＣＬ５および第６線路ＣＬ６を含む。第５線路ＣＬ５は、一方端が位相器ＰＨ２に接続され、他方端が出力端子ＴＯ３に接続される。第５線路ＣＬ５の位相器ＰＨ２側に対向する第６線路ＣＬ６の端部は、出力端子ＴＯ４に接続される。第５線路ＣＬ５の出力端子ＴＯ３側に対向する第６線路ＣＬ６の端部は、終端端子ＴＥに接続される。

【0019】

なお、位相器ＰＨ１，ＰＨ２は、位相器ＰＨ１の位相が位相器ＰＨ２の位相よりも９０°進み側とできれば、上記の構成には限られない。たとえば、位相器ＰＨ１は、図２（Ａ）に示されるような、キャパシタＣ３の両端に、一方端が接地されたインダクタＬ２，Ｌ３がそれぞれ接続された、いわゆるπ型のハイパスフィルタとして構成されてもよい。また、位相器ＰＨ２は、図２（Ｂ）に示されるような、直列接続されたインダクタＬ１２，Ｌ１３の接続ノードに、一方端が接地されたキャパシタＣ１３が接続された、いわゆるＴ型のローパスフィルタとして構成されてもよい。

【0020】

このような回路に構成された方向性結合器１００において、入力端子ＴＩに高周波信号が供給されると、第１線路ＣＬ１には入力端子ＴＩから第２端子Ｔ２に向かって電流が流れる。上述のように、第１線路ＣＬ１に信号が流れると、電磁界結合により第２線路ＣＬ２に信号が誘起される。

【0021】

このとき、第２線路ＣＬ２において、第１線路ＣＬ１の第２端子Ｔ２側の端部が終端端子ＴＥに接続されており、かつ、各線路の電気長がλ／４であるため、第１端子Ｔ１から出力される第２線路ＣＬ２に誘起された信号は、第２端子Ｔ２から出力される信号に対して位相が９０°進んだ信号となる。同様に、カプラＣＰ２においても、出力端子ＴＯ２から出力される信号は、出力端子ＴＯ１から出力される信号に対して位相が９０°進む。カプラＣＰ３においても、出力端子ＴＯ４から出力される信号は、出力端子ＴＯ３から出力される信号に対して位相が９０°進む。

【0022】

ここで、位相器ＰＨ１，ＰＨ２が設けられない構成の場合、カプラＣＰ２においては、出力端子ＴＯ１から出力される信号の位相を０°とすると、出力端子ＴＯ２からは＋９０°の位相の信号が出力される。一方、カプラＣＰ３には、カプラＣＰ１によって、カプラＣＰ２に入力される信号よりも位相が９０°遅れた信号が入力されるため、出力端子ＴＯ３からは出力端子ＴＯ１に対して－９０°（すなわち、＋２７０°）の位相の信号が出力され、出力端子ＴＯ４からは０°の位相の信号が出力される。すなわち、出力端子ＴＯ１から出力される信号と、出力端子ＴＯ４から出力される信号とが同位相となってしまう。そうすると、たとえば、各出力端子に個別に放射素子が接続されたアンテナにおいては、出力端子ＴＯ１に接続された放射素子からの電波と、出力端子ＴＯ４に接続された放射素子からの電波との干渉が生じる可能性がある。

【0023】

一方、実施の形態の方向性結合器１００においては、位相器ＰＨ２に対して位相器ＰＨ１の位相が９０°進むように調整されるため、トータルとして、位相器ＰＨ１から出力される信号の位相は、位相器ＰＨ２から出力される信号の位相に対してほぼ１８０°進むことになる。そうすると、出力端子ＴＯ１から出力される信号の位相を０°とすると、出力端子ＴＯ２からは＋９０°の位相の信号が出力される。一方、カプラＣＰ３においては、出力端子ＴＯ３からは－１８０°（すなわち、＋１８０°）の位相の信号が出力され、出力端子ＴＯ４からは－９０°（すなわち、＋２７０°）の位相の信号が出力される。このように、方向性結合器１００においては、出力端子ＴＯ１～ＴＯ４から、９０°ずつ位相がずれた信号が出力される。したがって、各出力端子に個別に放射素子が接続されたアンテナにおける、放射素子間の電波の干渉を抑制することができる。なお、位相器ＰＨ１から出力される信号と、位相器ＰＨ２から出力される信号との位相差は、ちょうど１８０°でなくともよく、たとえば１８０°±１０°の範囲内であれば許容される。また、各出力端子ＴＯ１～ＴＯ４から出力される信号の位相差についても、±１０°の範囲内であれば許容される。

【0024】

方向性結合器は、高周波信号を送受信する通信装置において、１つの信号を複数の経路に分配する場合に用いられる。このような通信装置においては、従来から広帯域化および低損失化に対するニーズが高く、特に近年の５Ｇ（第５世代通信規格）の普及に伴って顕著になりつつある。

【0025】

方向性結合器においては、一般的に出力信号に周波数特性が存在し、周波数が変化するとそれに伴って入力信号に対する位相が変化し得る。このとき、各出力間における位相の周波数特性が異なると、出力信号間における位相差が変化し、ゲインあるいは損失について所望の特性が得られない可能性がある。

【0026】

本実施の形態の方向性結合器においては、上述のように、４分配型の方向性結合器において、入力側のカプラと、出力側の２つのカプラとの間にそれぞれ個別に位相器が設けられている。この位相器によって、出力側の２つのカプラの入力信号間の位相差を適切に調整することができる。したがって、所望の通過帯域における出力信号間の位相差を安定化することができる。

【0027】

［方向性結合器の特性］
図３は、図１で示した方向性結合器１００の特性を説明するための図である。図３においては、左図には、全出力端子から出力される信号の入力信号に対する全損失が示されており、中央図には、各出力端子についての個別の挿入損失が示されている。また、図３の右図には、各出力端子から出力される信号の位相が示されている。

【0028】

なお、図３の各グラフにおいて、横軸には周波数が示されている。図中のＦ１からＦ２の間の周波数帯域は、所望の通過帯域ＢＷ１を示している。また、挿入損失（中央図）および位相（右図）においては、実線ＬＮ１１，ＬＮ２１が出力端子ＴＯ１を示し、破線ＬＮ１２，ＬＮ２２が出力端子ＴＯ４を示し、一点鎖線ＬＮ１３，ＬＮ２３が出力端子ＴＯ３を示し、二点鎖線ＬＮ１４，ＬＮ２４が出力端子ＴＯ２を示している。

【0029】

図３を参照して、まず全損失（左図）について見ると、通過帯域ＢＷ１の範囲内においては約１．０～１．２ｄＢ程度の損失となっており（実線ＬＮ１）、通過帯域ＢＷ１の全域にわたって、低損失でほぼフラットな特性となっていることがわかる。

【0030】

各出力端子の挿入損失（中央図）については、各出力とも通過帯域ＢＷ１の範囲内においては６～８ｄＢの損失となっており、通過帯域ＢＷ１の全域にわたって各出力の出力レベルが同程度となっている。各出力の位相（右図）については、通過帯域ＢＷ１内において、各出力とも周波数が増加するにつれて位相が遅れ方向に変化している。しかしながら、各出力の変化の傾きはほぼ同程度であり、各出力間の位相差については、周波数によらずほぼ一定となっている。

【0031】

すなわち、方向性結合器１００においては、所望の通過帯域にわたって、低損失で、かつ、各出力間の位相差がほぼ一定となる特性となっている。

【0032】

図４は、位相器ＰＨ１および位相器ＰＨ２の周波数特性を説明するための図である。図４において、実線ＬＮ３１は位相器ＰＨ１の出力信号の位相を示し、破線ＬＮ３２は位相器ＰＨ２の出力信号の位相を示している。また、実線ＬＮ３０は、位相器ＰＨ１と位相器ＰＨ２の出力信号の位相差を示している。

【0033】

図４を参照して、通過帯域ＢＷ１においては、位相器ＰＨ１，ＰＨ２の各々の位相は、周波数が増加するにつれて遅れ方向に変化している。しかしながら、位相器ＰＨ１，ＰＨ２の位相差については、通過帯域ＢＷ１の全域にわたって、ほぼ９０°で一定となっている。このように、位相器ＰＨ１，ＰＨ２の位相差が、所望の通過帯域の範囲でほぼ９０°となるように位相器を設計することによって、低損失で、かつ、所望の通過帯域において各出力信号間の位相差を安定化することができる。

【0034】

［方向性結合器の詳細構造］
次に、図５～図１０を用いて、方向性結合器の詳細構造について説明する。図５～図７においては、方向性結合器を構成する各要素が基板に立体的に配置された例について説明する。図８～図１０については、各要素が基板に平面的に配置された例について説明する。

【0035】

（立体配置例）
図５は、方向性結合器１００の外観斜視図である。図５を参照して、方向性結合器１００は、直方体または略直方体の形状を有する多層構造の誘電体基板１１０を備えている。誘電体基板１１０は、図７で後述するように、複数の誘電体層ＬＹ１～ＬＹ２１が所定の方向に沿って積み上げられて形成されている。誘電体基板１１０において、複数の誘電体層ＬＹ１～ＬＹ２１が積み上げられている方向を積層方向とする。誘電体基板１１０の各誘電体層は、たとえば低温同時焼成セラミックス（ＬＴＣＣ：Low Temperature Co-fired Ceramics）などのセラミック、あるいは樹脂により形成されている。誘電体基板１１０の内部において、各誘電体層に設けられた複数の電極、および、誘電体層間に設けられた複数のビアによって、カプラＣＰ１～ＣＰ３および位相器ＰＨ１，ＰＨ２を構成するためのインダクタおよびキャパシタが構成される。なお、本明細書において「ビア」とは、異なる誘電体層に設けられた電極を接続するために、誘電体層中に設けられる導体を示す。ビアは、たとえば、導電ペースト、めっき、および／または金属ピンなどによって形成される。

【0036】

なお、以降の説明においては、誘電体基板１１０の積層方向を「Ｚ軸方向」とし、Ｚ軸方向に垂直であって誘電体基板１１０の長辺に沿った方向を「Ｘ軸方向」とし、誘電体基板１１０の短辺に沿った方向を「Ｙ軸方向」とする。また、以下では、各図におけるＺ軸の正方向を上側、負方向を下側と称する場合がある。

【0037】

誘電体基板１１０の上面１１１には、基板の方向を特定するための方向性マークＤＭが配置されている。また、誘電体基板１１０には、上面１１１から、誘電体基板１１０の側面を通って下面１１２に至る、略Ｃ字形状の複数の外部電極が配置されている。複数の外部電極には、入力端子ＴＩ、出力端子ＴＯ１～ＴＯ４、終端端子ＴＥ、および接地端子ＧＮＤが含まれる。誘電体基板１１０は、各外部電極における下面１１２の部分において、はんだ等の接続部材を用いて、図示しない実装基板に電気的に接続される。

【0038】

図６Ａは、図５で示した方向性結合器１００における各要素の概略の配置例を示す図である。また、図６Ｂは、変形例の方向性結合器１００Ａに対応する配置例を示す図である。

【0039】

図６Ａの実施の形態の方向性結合器１００においては、入力側のカプラＣＰ１は、誘電体基板１１０の上面１１１側の第１部分ＲＧ１に配置されている。出力側のカプラＣＰ２，ＣＰ３は、誘電体基板１１０の下面１１２側の第２部分ＲＧ２および第３部分ＲＧ３にそれぞれ配置されている。位相器ＰＨ１は、誘電体基板１１０の積層方向（Ｚ軸方向）において、カプラＣＰ１とカプラＣＰ２との間の第４部分ＲＧ４に配置されている。また、位相器ＰＨ２は、誘電体基板１１０の積層方向において、カプラＣＰ１とカプラＣＰ３との間の第５部分ＲＧ５に配置されている。位相器ＰＨ１が配置される第４部分ＲＧ４は、位相器ＰＨ２が配置される第５部分ＲＧ５と同じ層であってもよいし、異なる層であってもよい。

【0040】

図６Ｂの変形例の方向性結合器１００Ａは、方向性結合器１００と逆の配置にされている。すなわち、入力側のカプラＣＰ１は、誘電体基板１１０の下面１１２側の第１部分ＲＧ１Ａに配置されている。出力側のカプラＣＰ２，ＣＰ３は、誘電体基板１１０の上面１１１側の第２部分ＲＧ２Ａおよび第３部分ＲＧ３Ａにそれぞれ配置されている。位相器ＰＨ１は、誘電体基板１１０の積層方向において、カプラＣＰ１とカプラＣＰ２との間の第４部分ＲＧ４Ａに配置されている。また、位相器ＰＨ２は、誘電体基板１１０の積層方向において、カプラＣＰ１とカプラＣＰ３との間の第５部分ＲＧ５Ａに配置されている。

【0041】

方向性結合器１００，１００Ａのいずれにおいても、方向性結合器を構成するカプラおよび位相器がＺ軸方向に積層されるように配置されているため、Ｚ軸方向の寸法はやや厚くなるものの、Ｚ軸方向から平面視した場合の面積が小さくなる。そのため、図８～図１０で後述する平面配置の場合に比べて、実装基板上における占有面積が小さくなる。したがって、方向性結合器を含む回路を小型化することができる。

【0042】

図７は、図５の方向性結合器１００の積層構造の一例を示す分解斜視図である。上述のように、誘電体基板１１０は、複数の誘電体層ＬＹ１～ＬＹ２１がＺ軸方向に積層された構造を有している。

【0043】

誘電体基板１１０の上面１１１（誘電体層ＬＹ１）には、基板の方向を特定するための方向性マークＤＭが配置されている。誘電体層ＬＹ１の短辺には接地端子ＧＮＤが配置されており、長辺には入力端子ＴＩ、出力端子ＴＯ１～ＴＯ４および終端端子ＴＥが配置されている。図５で示したように、各電極は、誘電体基板１１０の側面を経由して下面１１２（誘電体層ＬＹ２１）まで延伸している。

【0044】

概略的には、誘電体層ＬＹ３～誘電体層ＬＹ６の部分（第１部分ＲＧ１）でカプラＣＰ１が構成され、誘電体層ＬＹ１７～誘電体層ＬＹ２０の部分でカプラＣＰ２，ＣＰ３（第２部分ＲＧ２，第３部分ＲＧ３）が構成される。位相器ＰＨ１，ＰＨ２は、誘電体層ＬＹ８～誘電体層ＬＹ１５（第４部分ＲＧ４，第５部分ＲＧ５）に設けられている。なお、誘電体層ＬＹ２、誘電体層ＬＹ７、誘電体層ＬＹ１６および誘電体層ＬＹ２１には、接地端子ＧＮＤに接続された平板電極ＧＰ１，ＧＰ２，ＧＰ３，ＧＰ４がそれぞれ配置されている。言い換えれば、第１部分ＲＧ１と第４部分ＲＧ４，第５部分ＲＧ５との間に平板電極ＧＰ２が配置されており、第２部分ＲＧ２，第３部分ＲＧ３と第４部分ＲＧ４，第５部分ＲＧ５との間に平板電極ＧＰ３が配置されている。

【0045】

平板電極ＧＰ１，ＧＰ４は、上面１１１および下面１１２にそれぞれ近接して配置されており、機器外部からの電磁波の影響を低減するための。シールドとして機能する。平板電極ＧＰ２は、カプラＣＰ１と位相器ＰＨ１，ＰＨ２との間の層に配置されている。平板電極ＧＰ２は、カプラＣＰ１と各位相器との間の電磁界結合を抑制する。平板電極ＧＰ３は、カプラＣＰ２と位相器ＰＨ１との間、および、カプラＣＰ３と位相器ＰＨ２との間の電磁界結合を抑制する。

【0046】

入力端子ＴＩは、誘電体層ＬＹ３に配置された、直線状の配線電極ＬＰ１に接続される。配線電極ＬＰ１は、誘電体層ＬＹ３の中央付近においてビアＶ１に接続されており、当該ビアＶ１によって誘電体層ＬＹ４に配置された配線電極ＬＰ２の一方端に接続される。配線電極ＬＰ２はコイル形状を有している。配線電極ＬＰ２の他方端は、ビアＶ２を介して誘電体層ＬＹ６に配置された直線状の配線電極ＬＰ３の一方端に接続される。配線電極ＬＰ２は、図１におけるカプラＣＰ１の第１線路ＣＬ１に対応する。

【0047】

誘電体層ＬＹ５には、コイル形状を有する配線電極ＬＰ１１が配置されている。配線電極ＬＰ１１の一方端は、ビアＶ１０および誘電体層ＬＹ６に配置された配線電極ＬＰ１０を介して、誘電体基板１１０の側面に延伸する終端端子ＴＥに接続される。配線電極ＬＰ１１の他方端は、ビアＶ１１を介して、誘電体層ＬＹ６に配置された配線電極ＬＰ１２に接続される。配線電極ＬＰ１１は、カプラＣＰ１の第２線路ＣＬ２に対応する。

【0048】

配線電極ＬＰ１１は、誘電体層ＬＹ４に配置された配線電極ＬＰ２と対向している。配線電極ＬＰ２，ＬＰ１１は、対向する部分の巻回方向が同じ方向になるように配置されている。配線電極ＬＰ２および配線電極ＬＰ１１は、互いに電磁界結合することができる。

【0049】

配線電極ＬＰ１２の他方端は、ビアＶ１２を介して、誘電体層ＬＹ９に配置されたキャパシタ電極ＣＡ１１に接続されている。キャパシタ電極ＣＡ１１は、Ｚ軸方向から平面視した場合に、誘電体層ＬＹ１０に配置されたキャパシタ電極ＣＡ１２と少なくとも一部が重なるように配置されている。キャパシタ電極ＣＡ１１およびキャパシタ電極ＣＡ１２によって、図１の位相器ＰＨ１におけるキャパシタＣ１が構成される。

【0050】

キャパシタ電極ＣＡ１２は、ビアＶ１３を介して、誘電体層ＬＹ１２に配置された配線電極ＬＰ１３の一方端に接続される。配線電極ＬＰ１３は、コイル形状を有している。配線電極ＬＰ１３の他方端は、ビアＶ１５を介して、誘電体層ＬＹ１４に配置された配線電極ＬＰ１４の一方端に接続される。配線電極ＬＰ１４は、コイル形状を有している。配線電極ＬＰ１４の他方端は、ビアＶ１６を介して、誘電体層ＬＹ１６に配置された平板電極ＧＰ３の一方端に接続される。配線電極ＬＰ１３，ＬＰ１４およびビアＶ１３，Ｖ１５，Ｖ１６によって、位相器ＰＨ１のインダクタＬ１が構成される。

【0051】

また、キャパシタ電極ＣＡ１２は、Ｚ軸方向から平面視した場合に、誘電体層ＬＹ１１に配置されたキャパシタ電極ＣＡ１３とも少なくとも一部が重なるように配置されている。キャパシタ電極ＣＡ１２およびキャパシタ電極ＣＡ１３によって、位相器ＰＨ１におけるキャパシタＣ２が構成される。

【0052】

キャパシタ電極ＣＡ１３は、ビアＶ１４に接続されている。ビアＶ１４は、誘電体層ＬＹ１７でオフセットして、誘電体層ＬＹ１８に配置された配線電極ＬＰ４０の一方端に接続される。配線電極ＬＰ４０は、コイル形状を有している。配線電極ＬＰ４０の他方端は、ビアＶ４０を介して、誘電体層ＬＹ１７に配置された配線電極ＬＰ４１に接続される。配線電極ＬＰ４１は、誘電体基板１１０の側面に延伸する出力端子ＴＯ１に接続される。配線電極ＬＰ４０は、図１におけるカプラＣＰ２の第３線路ＣＬ３に対応する。

【0053】

誘電体層ＬＹ１９には、配線電極ＬＰ４０に対向し、コイル形状を有する配線電極ＬＰ５０が配置されている。配線電極ＬＰ５０の一方端は、誘電体基板１１０の側面に延伸する出力端子ＴＯ２に接続される。配線電極ＬＰ５０の他方端は、ビアＶ５０および誘電体層ＬＹ２０に配置された配線電極ＬＰ５１を介して、誘電体基板１１０の側面に延伸する終端端子ＴＥに接続される。配線電極ＬＰ５０は、カプラＣＰ２の第４線路ＣＬ４に対応する。

【0054】

また、配線電極ＬＰ３の他方端は、ビアＶ３に接続されており、当該ビアＶ３を介して、誘電体層ＬＹ８のキャパシタ電極ＣＡ１、および、誘電体層ＬＹ１２に配置された配線電極ＬＰ４の一方端に接続される。キャパシタ電極ＣＡ１は、Ｚ軸方向から平面視した場合に、誘電体層ＬＹ７に配置された平板電極ＧＰ２と少なくとも一部が重なるように配置されている。キャパシタ電極ＣＡ１および平板電極ＧＰ２によって、図１の位相器ＰＨ２におけるキャパシタＣ１１が構成される。

【0055】

配線電極ＬＰ４は、コイル形状を有している。配線電極ＬＰ４の他方端は、ビアＶ４を介して、誘電体層ＬＹ１３に配置された配線電極ＬＰ５の一方端に接続される。配線電極ＬＰ５は、コイル形状を有している。配線電極ＬＰ５の他方端は、ビアＶ５を介して、誘電体層ＬＹ１４に配置された配線電極ＬＰ６の一方端に接続される。配線電極ＬＰ６は、略Ｌ字形状を有している。配線電極ＬＰ６の他方端は、ビアＶ６を介して、誘電体層ＬＹ１５に配置されたキャパシタ電極ＣＡ２に接続されている。配線電極ＬＰ４～ＬＰ６およびビアＶ３～Ｖ６によって、位相器ＰＨ２におけるインダクタＬ１１が構成される。

【0056】

キャパシタ電極ＣＡ２は、Ｚ軸方向から平面視した場合に、誘電体層ＬＹ１６に配置された平板電極ＧＰ３と少なくとも一部が重なるように配置されている。キャパシタ電極ＣＡ２と平板電極ＧＰ３とによって、位相器ＰＨ２におけるキャパシタＣ１２が構成される。

【0057】

また、ビアＶ６は、誘電体層ＬＹ１７でオフセットして、誘電体層ＬＹ１８に配置された配線電極ＬＰ２０の一方端にも接続される。配線電極ＬＰ２０は、コイル形状を有している。配線電極ＬＰ２０の他方端は、ビアＶ２０を介して、誘電体層ＬＹ１７に配置された配線電極ＬＰ２１に接続される。配線電極ＬＰ２１は、誘電体基板１１０の側面に延伸する出力端子ＴＯ３に接続される。配線電極ＬＰ２０は、図１におけるカプラＣＰ３の第５線路ＣＬ５に対応する。

【0058】

誘電体層ＬＹ１９には、配線電極ＬＰ２０に対向し、コイル形状を有する配線電極ＬＰ３０が配置されている。配線電極ＬＰ３０の一方端は、誘電体基板１１０の側面に延伸する出力端子ＴＯ４に接続される。配線電極ＬＰ３０の他方端は、ビアＶ３０および誘電体層ＬＹ２０に配置された配線電極ＬＰ３１を介して、誘電体基板１１０の側面に延伸する終端端子ＴＥに接続される。配線電極ＬＰ３０は、カプラＣＰ３の第６線路ＣＬ６に対応する。

【0059】

以上のような構成によって、図１で示した実施の形態の方向性結合器１００が実現される。

【0060】

なお、ハイパスフィルタとして構成される位相器ＰＨ１に含まれるキャパシタＣ１，Ｃ２については、その特性上、比較的大きな容量が必要となる。しかしながら、容量を増加させるためにキャパシタ電極の面積を大きくすると、接地用の平板電極との間における寄生容量が大きくなってしまうため、インピーダンスが低下してかえって特性が劣化してしまう可能性がある。また、この寄生容量を低減するためにキャパシタ電極と平板電極との間の間隔を大きくすると、誘電体基板の厚み方向の寸法が大きくなり、小型化を阻害する要因になり得る。

【0061】

そこで、実施の形態の方向性結合器１００においては、位相器ＰＨ１のキャパシタＣ１，Ｃ２のキャパシタ電極ＣＡ１１～ＣＡ１３が配置される誘電体層ＬＹ９～誘電体層ＬＹ１１（第４部分ＲＧ４）の誘電率ε２を、それ以外の誘電体層（第１部分ＲＧ１，第２部分ＲＧ２，第３部分ＲＧ３）の誘電率ε１よりも大きくしている（ε１＜ε２）。このような誘電率とすることによって、すべての誘電体層の誘電率をε１とした場合に比べて、より小さい電極面積で、位相器ＰＨ１に含まれるキャパシタの所望の容量を実現することができる。電極面積が小さくなると、キャパシタ電極と接地用の平板電極との間の寄生容量が小さくなり、さらに、キャパシタ電極と平板電極との間の間隔が小さくなる。したがって、特性低下の抑制および小型化を実現することが可能となる。

【0062】

（平面配置例）
次に、方向性結合器を構成する各要素が基板に平面的に配置された、平面配置型の方向性結合器について説明する。図８～図１０においては、誘電体基板を法線方向（Ｚ軸方向）から見た場合の平面図が示されている。なお、図８～図１０においては、カプラＣＰ１～ＣＰ３および位相器ＰＨ１，ＰＨ２の詳細な構成については省略されており、誘電体基板上における各要素の概略的な配置のみが示されている。図８～図１０における各誘電体層は、単層構造であってもよいし、多層構造であってもよい。

【0063】

平面配置型の方向性結合器においては、図６（Ａ），図６（Ｂ）で説明した立体配置型の方向性結合器に比べると実装面積は大きくなるが、Ｚ軸方向の寸法、すなわち誘電体基板の厚みを薄くすることができる。そのため、低背化が要求される場合には適している。

【0064】

（第１例）
図８は、平面配置型の方向性結合器の第１例を示す図である。第１例の方向性結合器１００Ｂは、入力側のカプラＣＰ１から出力側のカプラＣＰ２，ＣＰ３に向かう信号経路が同方向である構成の例である。

【0065】

図８を参照して、方向性結合器１００Ｂにおいて、カプラＣＰ１、位相器ＰＨ１およびカプラＣＰ２は、矩形形状の誘電体基板１１０Ｂ上においてＸ軸の正方向ＤＲ１（第１方向）に並んで配置されている。言い換えれば、位相器ＰＨ１は、Ｘ軸方向に沿って、カプラＣＰ１とカプラＣＰ２との間に配置されている。

【0066】

また、方向性結合器１００Ｂにおいては、カプラＣＰ１、位相器ＰＨ２およびカプラＣＰ３についても、誘電体基板１１０Ｂ上において第１方向に並んで配置されている。言い換えれば、位相器ＰＨ２は、Ｘ軸方向に沿って、カプラＣＰ１とカプラＣＰ３との間に配置されている。

【0067】

（第２例）
図９は、平面配置型の方向性結合器の第２例を示す図である。第２例の方向性結合器１００Ｃは、入力側のカプラＣＰ１から出力側のカプラＣＰ２，ＣＰ３に向かう信号経路が異なる方向である構成の例である。

【0068】

図９を参照して、方向性結合器１００Ｃおいて、カプラＣＰ１、位相器ＰＨ１およびカプラＣＰ２は、第１例の方向性結合器１００Ｂと同様に、矩形形状の誘電体基板１１０ＣにおいてＸ軸の正方向ＤＲ１（第１方向）に並んで配置されている。

【0069】

一方、カプラＣＰ１、位相器ＰＨ２およびカプラＣＰ３については、誘電体基板１１０Ｃ上において第１方向とは逆方向、すなわちＸ軸の負方向ＤＲ２（第２方向）に並んで配置されている。

【0070】

方向性結合器１００Ｃの配置においては、第１例の方向性結合器１００Ｂと比べて、誘電体基板の短辺の寸法を短くすることができる。このような配置は、実装基板上において細長い領域に方向性結合器を配置することが必要な場合に好適である。また、方向性結合器１００Ｃにおいては、カプラＣＰ１からカプラＣＰ２を介して出力される第１信号経路と、カプラＣＰ１からカプラＣＰ３を介して出力される第２信号経路とが、誘電体基板１１０Ｃ上で隣接していない。そのため、第１信号経路と第２信号経路との間の結合が抑制され、アイソレーションが高くなる。

【0071】

（第３例）
図１０は、平面配置型の方向性結合器の第３例を示す図である。第３例の方向性結合器１００Ｄは、入力側のカプラＣＰ１から出力側のカプラＣＰ２，ＣＰ３に向かう信号経路が異なる方向である構成の他の例である。

【0072】

図１０を参照して、方向性結合器１００Ｄおいては、誘電体基板１１０Ｄが略Ｌ字形状を有している。方向性結合器１００Ｄおいては、カプラＣＰ１、位相器ＰＨ１およびカプラＣＰ２は、第１例の方向性結合器１００Ｂと同様に、略Ｌ字形状の誘電体基板１１０ＤにおいてＸ軸の正方向ＤＲ１（第１方向）に並んで配置されている。

【0073】

一方、カプラＣＰ１、位相器ＰＨ２およびカプラＣＰ３については、誘電体基板１１０Ｄ上において第１方向とは直交する方向、すなわちＹ軸の正方向ＤＲ２Ａ（第２方向）に並んで配置されている。

【0074】

方向性結合器１００Ｄのような配置は、実装基板上において方向性結合器を配置することが可能な領域が、Ｌ字形状を有している場合に好適である。また、方向性結合器１００Ｄにおいても、カプラＣＰ１からカプラＣＰ２を介して出力される第１信号経路と、カプラＣＰ１からカプラＣＰ３を介して出力される第２信号経路とが、誘電体基板１１０Ｄ上で隣接していないため、第１信号経路と第２信号経路との間の結合が抑制され、アイソレーションが高くなる。

【0075】

今回開示された実施の形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本開示の範囲は、上記した実施の形態の説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

【符号の説明】

【0076】

１００，１００Ａ～１００Ｄ 方向性結合器、１１０，１１０Ｂ～１１０Ｄ 誘電体基板、１１１ 上面、１１２ 下面、ＢＷ１ 通過帯域、Ｃ１～Ｃ３，Ｃ１１～Ｃ１３ キャパシタ、ＣＡ１，ＣＡ２，ＣＡ１１～ＣＡ１３ キャパシタ電極、ＣＬ１～ＣＬ６ 線路、ＣＰ１～ＣＰ３ カプラ、ＤＭ 方向性マーク、ＧＮＤ 接地端子、ＧＰ１～ＧＰ４ 平板電極、Ｌ１～Ｌ３，Ｌ１１～Ｌ１３ インダクタ、ＬＰ１～ＬＰ６，ＬＰ１０，ＬＰ１１～ＬＰ１４，ＬＰ２０，ＬＰ２１，ＬＰ３０，ＬＰ３１，ＬＰ４０，ＬＰ４１，ＬＰ５０，ＬＰ５１ 配線電極、ＬＹ１～ＬＹ２１ 誘電体層、ＰＨ１，ＰＨ２ 位相器、Ｔ１ 第１端子、Ｔ２ 第２端子、ＴＥ 終端端子、ＴＩ 入力端子、ＴＯ１～ＴＯ４ 出力端子、Ｖ１～Ｖ６，Ｖ１０～Ｖ１６，Ｖ２０，Ｖ３０，Ｖ４０，Ｖ５０ ビア。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6A】

【図6B】

【図7】

【図8】

【図9】

【図10】