特許 7506491 撮像装置及びその制御方法、撮像システム

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-06-18

(45)【発行日】2024-06-26

(54)【発明の名称】撮像装置及びその制御方法、撮像システム

(51)【国際特許分類】

   H04N 23/667 20230101AFI20240619BHJP

   H04N 25/40 20230101ALI20240619BHJP

   H04N 23/63 20230101ALI20240619BHJP

【ＦＩ】

H04N23/667

H04N25/40

H04N23/63

【請求項の数】 9

(21)【出願番号】P 2020037156

(22)【出願日】2020-03-04

(65)【公開番号】P2021141420

(43)【公開日】2021-09-16

【審査請求日】2023-03-02

(73)【特許権者】

【識別番号】000001007

【氏名又は名称】キヤノン株式会社

(74)【代理人】

【識別番号】110003281

【氏名又は名称】弁理士法人大塚国際特許事務所

(72)【発明者】

【氏名】伊藤 篤義

【審査官】吉田 千裕

(56)【参考文献】

【文献】特開２００９－１１８１５９（ＪＰ，Ａ）

【文献】特開２００９－１５９０６７（ＪＰ，Ａ）

【文献】中国特許出願公開第１０１１０２４１２（ＣＮ，Ａ）

【文献】特開２０１３－２３６８１５（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０４Ｎ ２３／６６７

Ｈ０４Ｎ ２５／４０

Ｈ０４Ｎ ２３／６３

(57)【特許請求の範囲】

【請求項1】

予め決められた周期の第１の同期信号を生成する第１の生成手段と、
撮像素子から画像信号を読み出すタイミングを制御する第２の同期信号を生成する第２の生成手段と、
前記第１の同期信号または前記第２の同期信号を選択して出力する選択手段と、
前記撮像素子の駆動方法に応じて、前記選択手段が前記第１の同期信号または前記第２の同期信号を選択するように制御する制御手段と、
前記選択手段により選択された同期信号から、予め決められた時間、遅延したタイミングで、前記撮像素子から読み出された画像信号を表示手段に表示するための第３の同期信号を生成する第３の生成手段と、
を有することを特徴とする撮像装置。

【請求項2】

前記撮像素子の駆動方法は、静止画撮影を行うタイミングを優先する第１のモードと、静止画撮影を行うタイミングを優先しない第２のモードとを有し、
前記撮像素子の駆動方法が前記第１のモードである場合に、前記第２の生成手段は、前記第１の同期信号に関わらず前記第２の同期信号を生成するとともに、前記制御手段は、前記第２の同期信号を選択するように前記選択手段を制御し、
前記撮像素子の駆動方法が前記第２のモードである場合に、前記第２の生成手段は、前記第１の同期信号に同期して前記第２の同期信号を生成するとともに、前記制御手段は、前記第１の同期信号を選択するように前記選択手段を制御する
ことを特徴とする請求項１に記載の撮像装置。

【請求項3】

前記第１のモードは、静止画像を撮影して記録するモードであって、
前記第２のモードは、動画像を撮影して記録するモードであって、
前記第２のモードでは、動画像を撮影している間に、静止画像を撮影することが可能であることを特徴とする請求項２に記載の撮像装置。

【請求項4】

前記撮像素子の駆動方法が前記第１のモードである場合に、前記第２の生成手段は、静止画像を撮影する指示に応じて、当該指示から静止画像の撮影開始までのタイムラグが短くなるように、前記第２の同期信号の位相を変更することを特徴とする請求項２または３に記載の撮像装置。

【請求項5】

前記撮像素子の駆動方法が前記第２のモードである場合に、前記第２の生成手段は、静止画像を撮影する指示に応じて、前記第２の同期信号の周期の間に、前記静止画像を撮影するための信号を挿入することを特徴とする請求項２または３に記載の撮像装置。

【請求項6】

請求項１乃至５のいずれか１項に記載の撮像装置と、
前記撮像装置に接続され、前記撮像装置と同期をとらずに、前記撮像素子から出力された画像信号を処理する処理手段を含む処理装置と
を有することを特徴とする撮像システム。

【請求項7】

第１の生成手段が、予め決められた周期の第１の同期信号を生成する第１の生成工程と、
第２の生成手段が、撮像素子から画像信号を読み出すタイミングを制御する第２の同期信号を生成する第２の生成工程と、
選択手段が、前記第１の同期信号または前記第２の同期信号を選択して出力する選択工程と、
表示手段が、前記選択工程で選択された同期信号から、予め決められた時間、遅延したタイミングで、前記撮像素子から読み出された画像信号を表示手段に表示するための第３の同期信号を生成する第３の生成工程と、
を有することを特徴とする撮像装置の制御方法。

【請求項8】

コンピュータに、請求項７に記載の撮像装置の制御方法の各工程を実行させるためのプログラム。

【請求項9】

請求項８に記載のプログラムを記憶したコンピュータが読み取り可能な記憶媒体。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、撮像装置及びその制御方法、撮像システムに関し、特に画像の撮影タイミング及び撮影画像の表示タイミングの制御に関する。

【背景技術】

【0002】

デジタルカメラや、カメラ機能を備えた電子機器（以下、まとめて「撮像装置」と呼ぶ。）には、ライブビュー（ＬＶ）機能を有するものがある。ＬＶ機能とは、動画像の撮影を行い、得られた画像（以下、「ＬＶ画像」と呼ぶ。）を撮影と並行して表示部に逐次表示する機能のことである。この表示されたＬＶ画像をファインダーとして用いることにより、ユーザーは静止画撮影や動画撮影の撮影範囲を確認しながら調整することができる。以下、この撮影範囲の調整操作を「フレーミング」と呼ぶ。

【0003】

ユーザーが意図通りの撮影を行うためには、フレーミングのし易さが重要である。例えば、ＬＶ画像の撮影を行ってから、表示部に表示するまでの時間（表示遅延）が大きいと、被写体が表示部に表示されたタイミングでは、すでに被写体は移動してしまっている、ということが発生し得る。即ち、フレーミングのし易さには、表示遅延が大きく関わっていることになる。

【0004】

ＬＶ機能を利用してフレーミングを行って静止画像の撮影を行う撮像装置においては、静止画像の連写中にも表示部にＬＶ画像を表示し続けなければフレーミングができなくなってしまう。しかし、静止画像の連写中に、静止画像のコマ間にＬＶ画像の撮影を行って表示する場合、静止画像の連写間隔が短いと、ＬＶ画像の撮影タイミングの調整が難しい。その結果、静止画像の連写中は、ＬＶ画像の撮像タイミングと、表示部でのＬＶ画像の更新タイミングとの乖離が大きくなって表示遅延が増加し、フレーミングし難くなってしまう。

【0005】

この課題に対して、特許文献１では、イメージセンサの撮像タイミングと、表示部の表示開始タイミングを所定の時間差で同期制御することによって、表示遅延を低減する方法が開示されている。

【先行技術文献】

【特許文献】

【0006】

【文献】特開２００７－２４３６１５号公報

【発明の概要】

【発明が解決しようとする課題】

【0007】

上述の特許文献１に開示された従来技術では、表示遅延を低減するために、画像の再生タイミングを基準にして撮像タイミングの調整を行う方法が開示されている。しかしこのような方法は、必ずしも常に最適な制御方法であるとは限らない。例えば、静止画撮影においてはレリーズタイムラグが重要であり、また、動画撮影においては音声の記録や時間の記録等の観点から、撮影タイミングや再生タイミングを制御しなければならない。

【0008】

本発明は上記問題点を鑑みてなされたものであり、撮像素子の複数の駆動方法にそれぞれ適したタイミングで、ライブビュー表示を行うことを目的とする。

【課題を解決するための手段】

【0009】

上記目的を達成するために、本発明の撮像装置は、予め決められた周期の第１の同期信号を生成する第１の生成手段と、撮像素子から画像信号を読み出すタイミングを制御する第２の同期信号を生成する第２の生成手段と、前記第１の同期信号または前記第２の同期信号を選択して出力する選択手段と、前記撮像素子の駆動方法に応じて、前記選択手段が前記第１の同期信号または前記第２の同期信号を選択するように制御する制御手段と、前記選択手段により選択された同期信号から、予め決められた時間、遅延したタイミングで、前記撮像素子から読み出された画像信号を表示手段に表示するための第３の同期信号を生成する第３の生成手段と、を有する。

【発明の効果】

【0010】

本発明によれば、撮像素子の複数の駆動方法にそれぞれ適したタイミングで、ライブビュー表示を行うことができる。

【図面の簡単な説明】

【0011】

【図1】本発明の第１の実施形態における撮像装置の構成を示すブロック図。

【図2】（ａ）は、実施形態における単位画素の回路図、（ｂ）は、実施形態における撮像素子のブロック図。

【図3】実施形態におけるタイミングパルス生成回路の構成を示すブロック図。

【図4】実施形態における表示部の構成を示すブロック図。

【図5】第１の実施形態における撮影モードに応じた表示部の表示制御を説明するフローチャート。

【図6】第１の実施形態における静止画モード時の動作を示すタイミングチャート。

【図7】第１の実施形態における動画モード時の動作を示すタイミングチャート。

【図8】第２の実施形態における撮像システムの構成を示すブロック図。

【発明を実施するための形態】

【0012】

以下、添付図面を参照して実施形態を詳しく説明する。なお、以下の実施形態は特許請求の範囲に係る発明を限定するものではない。実施形態には複数の特徴が記載されているが、これらの複数の特徴の全てが発明に必須のものとは限らず、また、複数の特徴は任意に組み合わせられてもよい。さらに、添付図面においては、同一若しくは同様の構成に同一の参照番号を付し、重複した説明は省略する。

【0013】

＜第１の実施形態＞
図１は、本発明の第１の実施形態に係る撮像装置１の構成を示すブロック図である。図１において、第１レンズ１００は撮影光学系１０４の先端に配置されている。絞り１０１は、絞りアクチュエータ１２２によって駆動され、その開口径を調節することで撮影時の光量調節を行う。第２レンズ１０２、第３レンズ１０３は、フォーカスアクチュエータ１２０によって駆動され、光軸方向に進退することにより、撮影光学系１０４の焦点を調節する。

【0014】

フォーカルプレーンシャッター１０５は、静止画像撮影時に露光秒時を調節する機能を持つ。ただし、撮像素子１０７においてスリットローリング読み出しで電子シャッターを露光秒時の調節に用いる場合は、フォーカルプレーンシャッター１０５による露光秒時の調節を行わない。光学的ローパスフィルタ１０６は、撮影画像の偽色やモアレを低減するために用いられる。

【0015】

撮像素子１０７は、撮影光学系１０４により形成された被写体の光学像を電気信号（画像信号）に光電変換する。また、撮像素子１０７は電子シャッター機能を備え、画像信号をスリットローリング読み出しによって取得することができる。

【0016】

ＤＳＰ１０８は、撮像素子１０７から画像信号を受信して、画像処理を行う。また、画像処理以外にも、撮像素子１０７からの情報に基づいて、フォーカスレンズ（第２レンズ１０２、第３レンズ１０３）の駆動に用いる情報の演算を行う。

【0017】

ＲＡＭ１０９は、ＤＳＰ１０８で処理された画像データを記憶する機能と、ＣＰＵ１１０が動作を行う際のワークメモリとしての機能を兼備する。なお、本実施形態では、これらの機能をＲＡＭ１０９を用いて実現する構成であるが、アクセス速度が十分に速く、動作上問題のないレベルのメモリであれば、他の種類のメモリを用いることも可能である。また本実施形態では、ＲＡＭ１０９は、ＤＳＰ１０８、ＣＰＵ１１０の外部に配置されているが、その一部または全部の機能をＤＳＰ１０８やＣＰＵ１１０に内蔵する構成であってもよい。

【0018】

ＣＰＵ１１０は、撮像装置１の各部を制御するためのプログラムを実行し、撮像装置１の動作を統括的に制御する。ＣＰＵ１１０は、撮像素子１０７に各種設定を行うことによって、撮像素子１０７からの読み出しを制御することができる。また、ＣＰＵ１１０はタイミングパルス生成回路１１１と通信を行い、後述のように各モジュールの動作を制御するための各種タイミングパルスの発生タイミングの制御を行う。

【0019】

タイミングパルス生成回路１１１は、第１クロック１１２からのクロック信号ＣＬＫ１と第２クロック１１３からのクロック信号ＣＬＫ２に基づいて、第１の同期信号と第２の同期信号を生成する。なお、生成された第１の同期信号と第２の同期信号については、詳細に後述する。

【0020】

また、表示部１１４は、第１の同期信号と第２の同期信号の両方を受信し、後述する同期信号セレクタ４０１によって選択された同期信号に同期して表示を更新する。さらに、ＣＰＵ１１０は、ＤＳＰ１０８から出力される演算結果を用いて、フォーカスアクチュエータ１２０を制御し、撮影光学系１０４の焦点を調節する機能も有する。

【0021】

表示部１１４は、ＤＳＰ１０８によって処理された静止画像や動画像、メニュー等の表示を行う。表示部１１４に動画像（ＬＶ画像）を逐次表示し、ファインダーとして用いることにより、ユーザーは静止画撮影や動画撮影の撮影範囲を確認しながら調整するフレーミングを行うことができる。なお、表示部１１４は、背面ディスプレイや電子ビューファインダー（ＥＶＦ）等、複数の表示器を含んでいてもよい。

【0022】

操作部１１５は、ボタンやレバー等の操作部材により構成され、モード切替ダイヤルと、静止画像の撮影指示をするための静止画像撮影釦が含まれる。なお、操作部１１５に操作部材を設けずに、タッチパネルにより各種指示を入力するように構成してもよい。ユーザーがモード切替ダイヤルを操作することにより、静止画モードと動画モードを任意に設定することができる。また、ユーザーは、操作部１１５を通じてＣＰＵ１１０を制御することで、撮影を行うことができる。

【0023】

ＣＰＵ１１０は、ユーザーによる静止画像撮影釦の押下を検知すると、静止画像の撮影準備期間を含む一定時間が経過した後に、静止画像の撮影を行う。また、静止画像の撮影開始後、静止画像撮影釦が継続して押下されている場合に、静止画像の連写撮影を行う。なお、静止画像の撮影に関する詳細な動作に関しては、図６のタイミングチャートを用いて後述する。

【0024】

記録媒体１１６は着脱可能に構成され、静止画像データ及び動画像データが記録される。ＲＯＭ１１７は、ＣＰＵ１１０が各部の動作を制御するためのプログラムを格納する。

【0025】

シャッター駆動回路１１８は、フォーカルプレーンシャッター１０５を駆動制御する。フォーカス駆動回路１１９は、ＣＰＵ１１０の出力に基づいてフォーカスアクチュエータ１２０を制御することで、フォーカスレンズ（第２レンズ１０２、第３レンズ１０３）を光軸方向に進退駆動して焦点位置を変更する焦点調節を行う。絞り駆動回路１２１は、絞りアクチュエータ１２２を制御して絞り１０１の開口を制御する。

【0026】

次に、本実施形態の撮像素子１０７の構成について、図２を参照して説明する。
図２（ａ）は、撮像素子１０７の単位画素２０６の詳細な回路構成を説明する図である。フォトダイオード（ＰＤ）２００は、入射した光を光電変換し、生成した電荷を蓄積する。転送スイッチ２０１は、制御信号φｔｘをＨｉｇｈ（以下、「Ｈ」と記す。）にすることによって、ＰＤ２００に蓄積された電荷をフローティングディフュージョン部（ＦＤ）２０２に転送する。

【0027】

リセットスイッチ２０３は、ＦＤ２０２を初期化するためのスイッチであり、信号φｒｅｓによって制御される。画素のリセット動作は、信号φｔｘと信号φｒｅｓを同時にＨにし、ＰＤ２００とＦＤ２０２を電源電圧（ＶＤＤ）にすることによって実現する。画素アンプ用トランジスタ２０４は、選択スイッチ２０５、及び後述の垂直出力線２０８を介して定電流源２０９に接続される。選択スイッチ２０５の制御信号φｓｅｌがＨになると、画素アンプ用トランジスタ２０４は垂直出力線２０８に接続される。そして、ＰＤ２００からＦＤ２０２に転送された電荷が電荷量に応じた電圧値に変換され、垂直出力線２０８に画像信号として出力される。

【0028】

次に、図２（ｂ）を参照して、撮像素子１０７の構成について説明する。
画素アレイ２０７には、水平方向に（ｍ＋１）個、垂直方向に（ｎ＋１）個の複数の単位画素２０６が行列状に配置されている。なお、ｍ，ｎ共に自然数である。駆動パルス生成回路２１０は、タイミングパルス生成回路１１１からの同期信号に基づいて、単位画素２０６のリセット動作や読み出し動作を行うためのパルス信号を生成する。

【0029】

生成されたパルス信号は、画素駆動回路２１２に供給される。行選択回路２１１は、駆動パルス生成回路２１０によって生成されたパルス信号を供給する行を選択し、選択した行を画素駆動回路２１２に設定する。画素駆動回路２１２は、行選択回路２１１によって設定された行に、駆動パルス生成回路２１０によって生成されたパルス信号を上述した制御信号として供給する。

【0030】

画素駆動回路２１２から供給される制御信号に応じて選択された行の単位画素２０６から、垂直出力線２０８に画像信号が出力される。定電流源２０９は、画素アンプ用トランジスタ２０４と組み合わさってソースフォロワ回路を形成する。

【0031】

ＡＤ変換回路（ＡＤＣ）２１３は、垂直出力線２０８に出力されたアナログの画像信号（電圧値）を、その信号レベルに応じたデジタル値に変換する。ＡＤＣ２１３によってデジタル値に変換された画像信号は、水平走査回路２１４によって順に選択されて、出力部２１５に転送される。

【0032】

なお、行選択回路２１１による画素アレイ２０７の駆動を変えることによって、複数の異なる読み出し方で画像信号を読み出すことができる。例えば本実施形態では、静止画像を生成する際の読み出し方法として、一番上の行の画素から画像信号を読み出した後に、その次の行の画素の画像信号を読み出し、その繰り返しによって一番下の行まで読み出す方法を採るものとする。

【0033】

また、動画像を生成する際の読み出し方法として、一番上の行の画素から画像信号を読み出した後に、数行（例えば２行）飛ばした行の画素の画像信号を読み出し、その繰り返しによって一番下の行の画素まで読み出す方法をとるものとする。動画像を生成する際にこのように画像信号を読み出すと、画像の垂直解像度は低下するが、１フレームの画像信号の読み出しを短時間かつ低消費電力で行うことができる。他にも、様々な読み出し方法による画像信号の読み出しが可能である。

【0034】

なお、本実施形態では、画素駆動回路２１２やＡＤＣ２１３が撮像素子１０７に内蔵されている例について説明したが、これらの回路は撮像素子１０７とは別のチップに設けられてもよい。

【0035】

次に、図３を用いて、タイミングパルス生成回路１１１の内部構成について説明する。本実施形態では、タイミングパルス生成回路１１１は、第１同期信号生成回路３００（以下、「第１ＳＳＧ」と呼ぶ。）と、第２同期信号生成回路３０１（以下、「第２ＳＳＧ」と呼ぶ。）とから構成されている。

【0036】

第１ＳＳＧ３００と第２ＳＳＧ３０１はＣＰＵ１１０に接続されており、それぞれの同期信号のアサートタイミングの時間を記録できるようになっている。具体的には、ＣＰＵ１１０は、第１ＳＳＧ３００または第２ＳＳＧ３０１から同期信号がアサートされたことを検知すると、ＣＰＵ１１０のシステム時間を表現するカウンタから値を読み出して、カウント値を記録する。このカウント値を、それぞれの同期信号のアサートタイミングの時間として使用する。そして、この時間を用いて、第１ＳＳＧ３００と第２ＳＳＧ３０１の時間差を計算することができる。また、第１ＳＳＧ３００または第２ＳＳＧ３０１に対して、ＣＰＵ１１０から設定を行うことで、様々な周期の同期信号を生成することができるほか、同期信号の発生タイミングを変えることもできる。

【0037】

また、本構成において、第１ＳＳＧ３００は、第１クロック１１２からのクロック信号ＣＬＫ１に基づいて動作し、第１の同期信号を生成して出力する。第２ＳＳＧ３０１は、第２クロック１１３からのクロック信号ＣＬＫ２に基づいて動作し、第２の同期信号を生成して出力する。そして、本実施形態においては、第１ＳＳＧ３００はマイクや時間記録等の、撮像素子１０７以外のタイミング制御を必要とする構成要素と、表示部１１４に接続されている。また、第２ＳＳＧ３０１は、撮像素子１０７と表示部１１４に接続されている。

【0038】

なお、本実施形態では、タイミングパルス生成回路１１１に複数のクロックを入力して２種類の同期信号を生成する構成としたが、本発明はこの構成に限定されるものではない。全てのＳＳＧを単一のクロック信号に基づいて動作するようにしてもよいし、異なるクロック信号に基づいて動作するようにしてもよい。また、上記の各ＳＳＧのすべてまたは一部が独立してブロックを構成してもよい。

【0039】

図４は、本実施形態における表示部１１４の構成を示すブロック図である。
２つの外部信号取り込み回路４００は、それぞれタイミングパルス生成回路１１１で生成された第１の同期信号及び第２の同期信号を受信し、表示部１１４に入力されているクロック（不図示）で同期を取る回路である。外部信号取り込み回路４００によって、外部信号を表示部１１４のクロックドメインで扱えるようになる。同期信号セレクタ４０１は、後述する図５のフローチャートに従って第１の同期信号か第２の同期信号を選択し、選択した同期信号を垂直同期信号遅延回路４０２へと入力する。垂直同期信号遅延回路４０２は、入力された同期信号を予め決められた時間だけ遅延させ、内部垂直同期信号として出力する。垂直同期信号遅延回路４０２によって、第３同期信号生成回路４０３（以下、「第３ＳＳＧ」と呼ぶ。）は、同期信号セレクタ４０１で選択された同期信号から所定時間だけ遅延した内部垂直同期信号に同期して動作することができる。以下、内部垂直同期信号を「第３の同期信号」と呼ぶ。

【0040】

第３ＳＳＧ４０３は、第３の同期信号に同期して、表示制御に用いられる同期信号を生成する。垂直カウンタ４０４（ＶＣＮＴ）と水平カウンタ４０５（ＨＣＮＴ）は、第３の同期信号がアサートされるとカウンタ値をリセットする。水平カウンタ４０５は、表示部１１４に入力されるクロック毎にカウントアップし、そのカウント値を水平同期信号生成回路４０６と第３ＳＳＧ４０３の外部へと出力する。水平同期信号生成回路４０６は、水平カウンタが所定のカウント値に達すると水平同期信号を所定期間アサートする。水平同期信号は、垂直カウンタ４０４と、水平カウンタ４０５と、第３ＳＳＧ４０３の外部と、に出力される。

【0041】

水平カウンタ４０５は、水平同期信号がアサートされるとカウンタ値をリセットする。水平カウンタ４０５と水平同期信号生成回路４０６をこのように制御することによって、水平同期信号は所定周期でアサートされることになる。垂直カウンタ４０４は、水平同期信号がアサートされるとカウンタ値を１つカウントアップする。垂直カウンタ４０４をこのように制御すると、垂直カウンタ４０４は１水平期間が終了するごとに１つカウントアップすることになる。このカウンタ値を行番号デコーダ４１１に入力することによって、表示パネル４１５の走査行を指定することができる。垂直カウンタ４０４と水平カウンタ４０５は第３の同期信号の入力によってリセットされるため、上記のような回路構成をとることで、第３ＳＳＧ４０３を第３の同期信号に同期して動作させることができる。

【0042】

インターフェース（Ｉ／Ｆ）４０７は、ＣＰＵ１１０（あるいはＣＰＵ１１０が制御するＤＭＡＣ（Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ Ｃｏｎｔｒｏｌｌｅｒ））と接続され、撮像素子１０７から読み出されたＬＶ画像を受信し、第１バッファ４０８へと転送する。第１バッファ４０８に保存されたＬＶ画像の画像データは、水平同期信号がアサートされると画像処理回路４０９へと一定量だけ転送される。この時に転送されるデータ量は、表示パネル４１５が１水平期間に更新するデータ量と同じになるようにする。

【0043】

画像処理回路４０９は、第１バッファ４０８から転送されたＬＶ画像の画像データを処理し、表示に適した信号になるように加工し、列ドライバインターフェース（Ｉ／Ｆ）４１０に転送する。列ドライバＩ／Ｆ４１０は、第２バッファ４１４へとデータを送信する。列ドライバ回路４１３は水平カウンタ４０５のカウンタ値に同期しながら動作し、１水平期間中の所定のタイミングで表示パネル４１５の１行または複数行の表示を更新する。

【0044】

行番号デコーダ４１１は、垂直カウンタ４０４のカウンタ値を受信し、受信したカウンタ値を行番号に変換する。行番号デコーダ４１１で指示された行番号は行ドライバ回路４１２に入力され、表示パネル４１５の１行または複数行の画素を選択する。ここで選択された行の表示を行ドライバ回路４１２が更新し、以降、水平同期信号がアサートされる毎に順次行単位で表示を更新していくことによって、表示パネル４１５の更新走査を行う。

【0045】

なお、表示部１１４及びタイミングパルス生成回路１１１は、必ずしも本実施形態に開示された構成をとる必要はない。３つ以上の同期信号生成回路が存在し、表示部１１４の動作タイミングを制御する回路の同期タイミングを、前述した３つ以上の同期信号生成回路が生成する同期信号のいずれかから選択できる構成になっていれば、どのような構成をとっても構わない。

【0046】

次に、図５のフローチャートを参照して、撮影モードに応じた表示部１１４の表示制御について説明する。なお、このフローチャートの処理は、例えばＣＰＵ１１０に実装されたプログラムによって実現される。

【0047】

Ｓ１００で撮影が開始されると、制御が開始される。ここで、撮影の開始は、例えば電源投入直後や、静止画モードと動画モードを切り替えたりする場合等が考えられるが、これらに限定されるものではない。続いてＳ１０１において、操作部１１５に含まれるモード切替ダイヤルの状態を検知し、さらにＳ１０２において、静止画モードに設定されているか動画モードに設定されているかを判定する。

【0048】

静止画モードに設定されている場合（Ｓ１０２でＹｅｓ）、Ｓ１０３へと遷移し、ＣＰＵ１１０は、表示部１１４に内蔵された同期信号セレクタ４０１が第２の同期信号を選択するように表示部１１４に設定する。そして、Ｓ１０４でＬＶ画像の読み出しを行い、続くＳ１０５で表示部１１４は、第２の同期信号に同期して表示パネル４１５を更新する。表示パネル４１５を更新する方法は、例えば図４を参照して説明した方法等がある。Ｓ１０６では撮影が継続されているかどうかを判定する。例えば、撮影が中断されてメニュー画面に入っていた場合や電源スイッチがオフされていた場合等は、撮影を継続しないと判断し、Ｓ１１０へと遷移して撮影を終了する。一方、撮影を継続する場合、Ｓ１０２へと戻って再度撮影モードの判定を行う。

【0049】

一方、Ｓ１０２において動画モードに設定されていると判定された場合（Ｓ１０２でＮｏ）、Ｓ１０７へと遷移し、ＣＰＵ１１０は表示部１１４に内蔵された同期信号セレクタ４０１が第１の同期信号を選択するように表示部１１４に設定する。その後Ｓ１０８で動画像の読み出しを行い、続くＳ１０９で表示部１１４は第１の同期信号に同期して表示パネル４１５を更新する。

【0050】

以上、図５のフローチャートを用いて説明した方法によれば、撮影を行う場合に、撮影モードに応じて同期信号セレクタ４０１により同期信号を切り替えることで、表示部１１４の表示更新を同期する同期信号を選択することができる。

【0051】

次に、図６のタイミングチャートを参照して、モード切替ダイヤルにより撮影モードとして静止画モードが選択されている場合の撮像装置１の動作について説明する。なお、本実施形態において、記録用の静止画像の読み出しとＬＶ表示に用いられるＬＶ画像の読み出しは、異なる読み出し方法により画像信号が読み出されるものとする。図６中、「撮像素子のリセット走査または読み出し走査」において、一点鎖線はＬＶ画像生成用の画像信号読み出しを、二点鎖線は静止画像生成用の画像信号読み出しを表している。また、破線は各読み出しに対応するリセット走査を表しており、垂直方向は撮像素子１０７の走査方向の行に対応している。さらに、図６中、「表示部の画像更新走査」において、斜めの実線は表示パネル４１５がＬＶ表示を更新する走査を表し、垂直方向は表示部１１４の走査方向の行に対応している。

【0052】

また、前述の通り、本タイミングチャートは、モード切替ダイヤルの撮影モードが静止画モードに設定されている場合の動作を示している。そのため、同期信号セレクタ４０１は、第２ＳＳＧ３０１からの第２の同期信号を選択し、第３ＳＳＧ４０３に入力する。

【0053】

まず、時刻ｔ１００で第２の同期信号がアサートされると、撮像素子１０７はその第２の同期信号に同期して、ＬＶ画像生成用の画像信号の読み出し走査を開始する。時刻ｔ１０１は、垂直同期信号遅延回路４０２による遅延処理により時刻ｔ１００から予め定められた時間差Δｔ１だけ経過した時刻であり、ここで第３ＳＳＧ４０３はカウンタ値をリセットしつつ同期信号をアサートする。表示パネル４１５はこの第３ＳＳＧ４０３からの同期信号に同期して画像の更新走査が開始される。

【0054】

なお、この時間差Δｔ１は、撮像素子１０７から読み出されたＬＶ画像生成用の画像信号を表示パネル４１５に表示するのに適した時間差となるように定める。例えば、撮像素子１０７によって読み出されたＬＶ画像生成用の画像信号がＤＳＰ１０８によって画像処理され、ＣＰＵ１１０を経由してＬＶ画像が表示部１１４に表示されるまでにかかる最短の時間等にすればよい。時間差Δｔ１がこの処理にかかる時間これよりも短い場合、時刻ｔ１００で読み出された画像信号に基づくＬＶ画像を表示部１１４に表示開始するのに間に合わないため、不図示の１フレーム前に読み出されたＬＶ画像が表示されてしまう。また、時間差Δｔ１がこの処理にかかる時間よりも長い場合、表示遅延が増加する。

【0055】

時刻ｔ１０２では、第１ＳＳＧ３００から第１の同期信号がアサートされるが、静止画モードにおいては第２ＳＳＧ３０１も第３ＳＳＧ４０３も、第１の同期信号に同期していない。そのため、第１の同期信号は本タイミングチャートにおいて、撮像動作とも表示動作とも関係のないパルスとなる。

【0056】

ＬＶ画像生成用の画像信号の読み出しとＬＶ画像の表示が繰り返し行われている間に、時刻ｔ１０３で静止画像撮影釦が押下され、撮影開始が指示されると、レリーズタイムラグを管理するタイマーの動作が開始する。それと同時に焦点調節や露出制御等の静止画像の撮影準備が行われる。そして、その撮影準備に要する時間よりも長い時間であるレリーズタイムラグＴが経過した時刻ｔ１０６に第２の同期信号をアサートすることで、静止画像用のリセット走査が行われ、静止画像用の電荷蓄積が開始される。

【0057】

ここで、時刻ｔ１０６の直前のタイミングで第２の同期信号がアサートされるのは時刻ｔ１０４であり、時刻ｔ１０４での第２の同期信号のアサートに同期した第３の同期信号がアサートされるのは時刻ｔ１０５である。静止画像撮影釦が押下されるタイミングはＬＶ画像を撮影する周期とは関係がないので、本タイミングチャートのように、ＬＶ画像の読み出しのために第２の同期信号がアサートされた時刻ｔ１０４から、静止画像の蓄積開始のために第２の同期信号がアサートされる時刻ｔ１０６までの間隔が短いことがある。そのような場合、第３ＳＳＧ４０３は、時刻ｔ１０４より後のタイミングでアサートされた同期信号（ここでは、時刻ｔ１０６でアサートされる第２の同期信号）に対応した同期信号（タイミングとしては時刻ｔ１０７にアサートされるはずだった第３の同期信号）はアサートしない。より具体的には、予め設定された表示パネル４１５の表示更新可能周期よりも短い時間間隔で、同期信号セレクタ４０１で選択された同期信号がアサートされるときは、第３ＳＳＧ４０３のカウンタ値のリセット及び同期信号のアサートを行わないように、第３ＳＳＧ４０３の内部で入力同期信号をマスクする。このように同期信号の制御を行うことによって、表示され始めた画像の更新を阻害することなく、表示を継続できる。

【0058】

そして、時刻ｔ１０６から予め決められた電荷蓄積時間が経過すると、時刻Ｓ１０８において再び第２の同期信号をアサートし、静止画像生成用の画像信号の読み出し走査が開始される。この際にも、第２の同期信号の位相が変化する。

【0059】

その後、静止画像撮影釦を押下したままにすると、静止画像の連写を行う。時刻ｔ１０９でＬＶ画像生成用の画像信号の読み出しを行うと同時に、静止画像用の電荷蓄積（リセット走査）が開始される。そして時刻ｔ１１０で、時刻ｔ１０９で読み出しを開始したＬＶ画像の表示を開始する。

【0060】

続く時刻ｔ１１１で静止画像の読み出しを開始する。時刻ｔ１１０から時刻ｔ１１１の期間が静止画像の電荷蓄積時間となる。このように、静止画像の電荷蓄積時間が十分長い時には、第２の同期信号のアサート間隔が長くなる。すると、それに対応して第３の同期信号のアサート間隔も長くなり、時刻ｔ１１１にアサートされた第２の同期信号のアサートに対応する第３の同期信号のアサートされるタイミングは時刻ｔ１１２となる。

【0061】

以上図６のタイミングチャートを用いて説明したように、静止画モードにおいて第３ＳＳＧ４０３を第２ＳＳＧ３０１に同期させて動作させることによって、静止画撮影時に表示遅延を小さく保つことが可能となる。

【0062】

次に、図７のタイミングチャートを参照して、モード切替ダイヤルにより撮影モードとして動画モードが選択されている場合の撮像装置１の動作について説明する。なお、動画モードにおいては、ＬＶ画像生成用の画像信号として動画像の画像信号を用いる。動画モードでは、動画像の画像信号はそれ自体が記録されるものでもあるので、静止画像撮影釦が押下された場合でも、静止画像の撮影の都合で動画像の撮影周期を変えてしまうと、記録される動画像の品位が低下するという問題がある。そのため、動画モードにおいては、静止画像の撮影は、動画像の撮影を邪魔しないように行うことが望ましい。なお、図７において、図６のタイミングチャートで既に説明した内容に関しては説明を省略する。

【0063】

ＣＰＵ１１０は、時刻ｔ２００において、第１の同期信号がアサートされるのと同時に第２の同期信号がアサートされるように、タイミングパルス生成回路１１１を制御して第２の同期信号のアサートタイミングを調整する。より具体的には、前述したように第１の同期信号のアサートタイミングと第２の同期信号のアサートタイミングの時間差を計算し、それを打ち消すように第２ＳＳＧ３０１の設定を変更することにより、常に時間差を所定の値以下に収めることができる。時刻ｔ２００で第２の同期信号がアサートされると、そこから動画像の読み出し走査が開始される。

【0064】

モード切替ダイヤルの撮影モードは動画モードを選択しているので、同期信号セレクタ４０１は第１の同期信号を選択している。そのため、時刻ｔ２０１で第３ＳＳＧ４０３は第１ＳＳＧ３００からの第１の同期信号のアサートを検知し、垂直カウンタ４０４及び水平カウンタ４０５のカウンタ値をリセットして同期信号をアサートする。このように動作させることによって、第３ＳＳＧ４０３は第１ＳＳＧ３００に同期して同期信号をアサートすることができるようになる。

【0065】

時刻ｔ２０２では静止画像撮影釦が押下されるが、このタイミングチャートで撮影される動画像の画像信号は、ＬＶ表示に用いられるのと同時に記録される。このように、動画像の画像信号が記録される場合は、動画像のコマ間が一定間隔であることによって動きが滑らかに見える。そのため、動画像の記録時における動画撮影のタイミングは、静止画像の撮影タイミングより重要性が高い。そのため、本タイミングチャートに示すように、動画モードにおける静止画像の撮影では、静止画像撮影釦が押下されたタイミングからのレリーズタイムラグにこだわらず、動画像の電荷蓄積時間外のタイミングで、電荷蓄積と読み出しを行う。

【0066】

静止画像撮影釦が押下された時刻ｔ２０２の時点で、静止画像のリセット走査は、レリーズタイムラグＴが経過した直後の第１の同期信号がアサートされる時刻ｔ２０３で開始することが決まる。時刻ｔ２０３では、第１の同期信号がアサートされ、それに同期した第２の同期信号がアサートされる。この第２の同期信号のアサートを受けて、動画像の読み出しと静止画像の電荷蓄積とが開始される。

【0067】

更に、静止画像撮影釦が押下された時刻ｔ２０２の時点で、蓄積時間に応じて静止画像の読み出しを開始すべき時刻ｔ２０４も決まる。そこで、ＣＰＵ１１０は、タイミングパルス生成回路１１１に、時刻ｔ２０４で第２の同期信号がアサート（挿入）されるように設定し、時刻ｔ２０４では、このＣＰＵ１１０による設定に従って、静止画像の読み出しを開始するために第２の同期信号がアサート（挿入）される。

【0068】

ここで、同期信号セレクタ４０１は第１ＳＳＧ３００からの第１の同期信号を選択しているため、時刻ｔ２０４で第２の同期信号がアサートされても表示周期が変化しないため、ＬＶ画像の更新周期を一定に保つことができる。時刻ｔ２０５では、再び第１の同期信号がアサートされ、それに同期した第２の同期信号もアサートされ、動画像の読み出しが始まる。時刻ｔ２０６では、時刻ｔ２０５でアサートされた第１の同期信号に同期して第３の同期信号がアサートされる。

【0069】

以上図７のタイミングチャートを用いて解説したように、動画モードにおいては同期信号セレクタ４０１が第１ＳＳＧ３００からの第１の同期信号を選択する。これにより、動画像のフレーム間に静止画像を撮影する場合にも、ＬＶ表示に影響を与えないようにすることができる。

【0070】

なお、本タイミングチャートで解説した同期信号の関係は一例であり、本発明はこれに限定されない。例えば、第１の同期信号の周期よりも短い周期で動画像の撮影を行ってもよい。例えば、第１の同期信号が３０ｆｐｓの周期でアサートされるのに対し、動画像の撮影周期を１２０ｆｐｓの周期にしてもよい。その場合、第３ＳＳＧ４０３は、動画像の撮影周期と同一の周期でＬＶ表示を更新するように同期信号を生成する。その場合であっても、第３ＳＳＧ４０３は同期信号セレクタ４０１が選択した第１の同期信号に、３０ｆｐｓの周期で同期して動作する。

【0071】

反対に、第１の同期信号の周期よりも長い周期で動画像の撮影を行ってもよい。その場合、第３ＳＳＧ４０３は、第１の同期信号に同期して複数回入力される第３の同期信号に対して、入力より少ない頻度で同期するように第３の同期信号のマスクをすればよい。例えば、動画像の撮影周期が３０ｆｐｓで第１の同期信号が１２０ｆｐｓ周期であったとすると、第３ＳＳＧ４０３は第３の同期信号が４回アサートされるうち、３回をマスクする。

【0072】

以上説明したように第１の実施形態によれば、静止画モードと動画モードのそれぞれに対して、好適なタイミングで表示部１１４のＬＶ表示を更新することができる。より具体的には、静止画モードにおいては表示遅延を低減させるような方法で表示を更新することができる。また動画モードにおいて静止画像を撮影する場合に、表示遅延を低減させつつも動画像としての動きの滑らかさを損なわない方法で表示を更新することができる。

【0073】

なお、上述した例では、撮影モードが静止画モードか動画モードかに基づいて制御する場合について説明したが、本発明はこれに限られるものでは無い。例えば、撮像素子１０７から周期的に画像信号を読み出し、読み出した画像信号を記録やＬＶ表示等に用いている際に、静止画像の撮影指示があった場合に、静止画像の撮影を優先するかどうかに応じて制御を行うものであればよい。そして、静止画像の撮影を優先する場合には、図６に示すように、レリーズタイムラグが短くなるように、第１の同期信号に関わらず第２の同期信号を制御する。一方、静止画像の撮影を優先しない場合には、図７に示すように、周期的な画像信号の読み出しが変わらないように、第１の同期信号に基づいて第２の同期信号を制御する。更に、同期信号セレクタ４０１は、静止画像の撮影を優先する場合には第２の同期信号を、また、静止画像の撮影を優先しない場合には第１の同期信号を選択することにより、撮像素子１０７から読み出された画像信号を、できるだけ遅延無く、表示部１１４に表示することができる。

【0074】

＜第２の実施形態＞
次に、本発明の第２の実施形態について説明する。
図８は、第２の実施形態に係る撮像システムの構成を示すブロック図である。なお、図１に示す構成と同様の構成には同じ参照番号を付し、説明を省略する。本実施形態では、外部表示装置７００を、図１に示された撮像装置１に接続することで、撮像装置１と外部表示装置７００とが一体として動作することが可能な構成となっている。本実施形態では、そのような構成のうち、外部表示装置７００に対して同期信号を入力しない構成をとることによって、単純な構成を実現した例を示す。

【0075】

外部表示装置７００には、第２のＣＰＵ７０１が内蔵され、第２のＣＰＵ７０１とＣＰＵ１１０は接続されて通信を行うことで情報をやり取りする。第２のＣＰＵ７０１は、第３クロック７０３に基づいて動作する第２のタイミングパルス生成回路７０２に対して設定を行う。第２のタイミングパルス生成回路７０２には、第４同期信号生成回路７０４（以下、「第４ＳＳＧ」と呼ぶ。）が内蔵されている。そして、この第４ＳＳＧ７０４に、第３クロック７０３から出力される第３クロック信号ＣＬＫ３が入力される。第４ＳＳＧ７０４は、第１ＳＳＧ３００がアサートする同期信号と第２ＳＳＧ３０１がアサートする同期信号の、どちらも受け付けない。そのため、第４ＳＳＧ７０４が同期信号をアサートするタイミングと、タイミングパルス生成回路１１１から出力される同期信号の同期をとることはできない構成となっている。

【0076】

第２表示部７０５は、第４ＳＳＧ７０４がアサートする同期信号と、第２のＣＰＵ７０１からの設定によって、撮像素子１０７から読み出された画像を表示する。このような構成においては、第４ＳＳＧ７０４が同期信号をアサートするタイミングは、静止画像撮影釦が押下されるタイミングと無関係になっていため、画像が表示されるタイミングも、静止画撮影開始指示が通知されるタイミングとは無関係のタイミングとなる。

【0077】

この時、外部表示装置７００の表示更新タイミングは、静止画撮影開始指示や動画撮影タイミングとは独立のタイミングとなるが、表示部１１４は本発明の第１の実施形態で示した動作をさせることで、表示遅延を低減してもよい。

【0078】

以上、本第２の実施形態で説明した方法によれば、撮像装置１と外部表示装置７００の接続信号線を減らすことができる。その結果、撮影者が直接見るファインダーにおいては表示遅延を低減しつつも、それ以外の外部モニタ等には簡素なシステムで画像を表示させることが可能となる。

【0079】

また、本実施形態は、説明を簡単にするため、撮像装置１に接続される外部装置を外部表示装置としたが、本発明はこれに限られるものではない。例えば、動画記録装置、画像補正装置、その他様々な装置を繋げることが可能である。
＜他の実施形態＞
なお、本発明は、複数の機器から構成されるシステムに適用しても、一つの機器からなる装置に適用してもよい。

【0080】

また、本発明は、上述の実施形態の１以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける１つ以上のプロセッサーがプログラムを読出し実行する処理でも実現可能である。また、１以上の機能を実現する回路（例えば、ＡＳＩＣ）によっても実現可能である。

【0081】

発明は上記実施形態に制限されるものではなく、発明の精神及び範囲から離脱することなく、様々な変更及び変形が可能である。従って、発明の範囲を公にするために請求項を添付する。

【符号の説明】

【0082】

１：撮像装置、１０７：撮像素子、１０８：ＤＳＰ、１１０：ＣＰＵ、１１１：タイミングパルス生成回路、１１２：第１クロック、１１３：第２クロック、１１４：表示部、１１５：操作部、３００：第１同期信号生成回路、３０１：第２同期信号生成回路、４００：外部信号取り込み回路、４０１：同期信号セレクタ、４０３：第３同期信号生成回路、４１５：表示パネル

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】