特許 7507568 表示装置及びその制御方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-06-20

(45)【発行日】2024-06-28

(54)【発明の名称】表示装置及びその制御方法

(51)【国際特許分類】

   G09G 3/32 20160101AFI20240621BHJP

   G09G 3/20 20060101ALI20240621BHJP

   G09F 9/33 20060101ALI20240621BHJP

   H01L 33/00 20100101ALI20240621BHJP

【ＦＩ】

G09G3/32 A

G09G3/20 641E

G09G3/20 624B

G09G3/20 642K

G09G3/20 680G

G09G3/20 611F

G09F9/33

H01L33/00 J

【請求項の数】 22

(21)【出願番号】P 2020027075

(22)【出願日】2020-02-20

(65)【公開番号】P2021131477

(43)【公開日】2021-09-09

【審査請求日】2022-11-29

(73)【特許権者】

【識別番号】390019839

【氏名又は名称】三星電子株式会社

【氏名又は名称原語表記】Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ．

【住所又は居所原語表記】１２９，Ｓａｍｓｕｎｇ－ｒｏ，Ｙｅｏｎｇｔｏｎｇ－ｇｕ，Ｓｕｗｏｎ－ｓｉ，Ｇｙｅｏｎｇｇｉ－ｄｏ，Ｒｅｐｕｂｌｉｃ ｏｆ Ｋｏｒｅａ

(74)【代理人】

【識別番号】100103894

【弁理士】

【氏名又は名称】家入 健

(72)【発明者】

【氏名】山下 淳一

(72)【発明者】

【氏名】河江 大輔

(72)【発明者】

【氏名】藤森 隆成

【審査官】中村 直行

(56)【参考文献】

【文献】特開２０１２－０１８３８６（ＪＰ，Ａ）

【文献】特開２００９－２５８３９０（ＪＰ，Ａ）

【文献】米国特許出願公開第２０１６／０２１０９０６（ＵＳ，Ａ１）

【文献】米国特許出願公開第２００６／０２６７８８６（ＵＳ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０９Ｇ ３／００ ー ５／４２

Ｇ０９Ｆ ９／００ ー ９／４６

Ｈ０１Ｌ ３３／００

(57)【特許請求の範囲】

【請求項1】

複数の第１発光素子と、
前記複数の第１発光素子に対して共通に設けられ、前記複数の第１発光素子のそれぞれを駆動する第１画素回路と、
前記複数の第１発光素子のそれぞれの出力端子と基準電源との間に設けられ、前記複数の第１発光素子の何れかに対して選択的に前記基準電源からの基準電圧を供給することにより、前記複数の第１発光素子の何れかを選択的に発光させる電圧制御回路と、
を備え、
前記第１画素回路は、
ゲートにバイアス電圧が供給されることによって定電流を出力する第１定電流トランジスタと、
前記第１定電流トランジスタの出力と、前記複数の第１発光素子のそれぞれの入力と、の間に設けられ、映像信号に応じた時分割期間オンする第１制御トランジスタと、
を有する、
表示装置。

【請求項2】

前記複数の第１発光素子は、前記第１画素回路と、前記電圧制御回路と、の間に並列に設けられている、
請求項１に記載の表示装置。

【請求項3】

前記電圧制御回路は、１フィールドを構成する複数のサブフィールドの期間に、前記複数の第１発光素子のそれぞれを発光させるように構成されている、
請求項１又は２に記載の表示装置。

【請求項4】

各前記第１発光素子は、アノードが前記第１画素回路に接続され、カソードが前記電圧制御回路に接続された、発光ダイオードであって、
前記基準電源は、接地電圧源である、
請求項１～３の何れか一項に記載の表示装置。

【請求項5】

各前記第１発光素子は、カソードが前記第１画素回路に接続され、アノードが前記電圧制御回路に接続された、発光ダイオードであって、
前記基準電源は、電源電圧源である、
請求項１～３の何れか一項に記載の表示装置。

【請求項6】

前記複数の第１発光素子は、
赤色の発光素子、緑色の発光素子、及び、青色の発光素子を少なくとも一つずつ含んでいる、
請求項１～５の何れか一項に記載の表示装置。

【請求項7】

前記複数の第１発光素子は、
何れも同色の発光素子である、
請求項１～５の何れか一項に記載の表示装置。

【請求項8】

複数の第２発光素子と、
前記複数の第２発光素子に対して共通に設けられ、前記複数の第２発光素子のそれぞれを駆動する第２画素回路と、
をさらに備え、
前記電圧制御回路は、さらに、前記複数の第２発光素子のそれぞれの出力端子と前記基準電源との間に設けられ、前記複数の第２発光素子の何れかに対して選択的に前記基準電圧を供給することにより、前記複数の第２発光素子の何れかを選択的に発光させるように構成され、
前記第２画素回路は、
ゲートに前記バイアス電圧が供給されることによって定電流を出力する第２定電流トランジスタと、
前記第２定電流トランジスタの出力と、前記複数の第２発光素子のそれぞれの入力と、の間に設けられ、映像信号に応じた時分割期間オンする第２制御トランジスタと、
を有する、
請求項１に記載の表示装置。

【請求項9】

前記複数の第２発光素子は、前記第２画素回路と、前記電圧制御回路と、の間に並列に設けられている、
請求項８に記載の表示装置。

【請求項10】

前記電圧制御回路は、１フィールドを構成する複数のサブフィールドの期間に、前記複数の第１発光素子のそれぞれを発光させるとともに、前記複数の第１発光素子に並行して前記複数の第２発光素子のそれぞれを発光させるように構成されている、
請求項８又は９に記載の表示装置。

【請求項11】

各前記第１発光素子は、アノードが前記第１画素回路に接続され、カソードが前記電圧制御回路に接続された、発光ダイオードであって、
各前記第２発光素子は、アノードが前記第２画素回路に接続され、カソードが前記電圧制御回路に接続された、発光ダイオードであって、
前記基準電源は、接地電圧源である、
請求項８～１０の何れか一項に記載の表示装置。

【請求項12】

各前記第１発光素子は、カソードが前記第１画素回路に接続され、アノードが前記電圧制御回路に接続された、発光ダイオードであって、
各前記第２発光素子は、カソードが前記第２画素回路に接続され、アノードが前記電圧制御回路に接続された、発光ダイオードであって、
前記基準電源は、電源電圧源である、
請求項８～１０の何れか一項に記載の表示装置。

【請求項13】

前記複数の第１発光素子は、
赤色の発光素子、緑色の発光素子、及び、青色の発光素子を少なくとも一つずつ含み、
前記複数の第２発光素子は、
赤色の発光素子、緑色の発光素子、及び、青色の発光素子を少なくとも一つずつ含んでいる、
請求項８～１２の何れか一項に記載の表示装置。

【請求項14】

前記複数の第１発光素子は、何れも同色の発光素子であって、
前記複数の第２発光素子は、何れも同色の発光素子である、
請求項８～１２の何れか一項に記載の表示装置。

【請求項15】

ｍ（ｍは２以上の整数）行かつｎ（ｎは２以上の整数）列の行列状に配置された複数の発光素子を少なくとも備え、
前記複数の第１発光素子は、前記行列状に配置された複数の発光素子のうち、同じ列のｒ（ｒは２～ｍの任意の整数）個の発光素子である、
請求項１～７の何れか一項に記載の表示装置。

【請求項16】

ｍ（ｍは２以上の整数）行かつｎ（ｎは２以上の整数）列の行列状に配置された複数の発光素子を少なくとも備え、
前記複数の第１発光素子は、前記行列状に配置された複数の発光素子のうち、同じ行のｓ（ｓは２～ｎの任意の整数）個の発光素子である、
請求項１～７の何れか一項に記載の表示装置。

【請求項17】

ｍ（ｍは２以上の整数）行かつｎ（ｎは２以上の整数）列の行列状に配置された複数の発光素子を少なくとも備え、
前記複数の第１発光素子は、前記行列状に配置された複数の発光素子のうち、ｒ（ｒは２～ｍの任意の整数）行かつｓ（ｓは２～ｎの任意の整数）列のｒ×ｓ個の発光素子である、
請求項１～７の何れか一項に記載の表示装置。

【請求項18】

複数の第１発光素子と、
前記複数の第１発光素子に対して共通に設けられ、前記複数の第１発光素子のそれぞれを駆動する第１画素回路と、
前記複数の第１発光素子と基準電源との間に設けられた電圧制御回路と、
を備え、
前記第１画素回路は、
ゲートにバイアス電圧が供給されることによって定電流を出力する第１定電流トランジスタと、
前記第１定電流トランジスタの出力と、前記複数の第１発光素子のそれぞれの入力と、の間に設けられ、映像信号に応じた時分割期間オンする第１制御トランジスタと、
を有する、表示装置の制御方法であって、
前記電圧制御回路によって、前記複数の第１発光素子の何れかに対して選択的に前記基準電源からの基準電圧を供給することにより、前記複数の第１発光素子の何れかを選択的に発光させる、
表示装置の制御方法。

【請求項19】

前記複数の第１発光素子は、前記第１画素回路と、前記電圧制御回路と、の間に並列に設けられている、
請求項１８に記載の表示装置の制御方法。

【請求項20】

前記電圧制御回路によって、前記複数の第１発光素子の何れかに対して選択的に前記基準電圧を供給することにより、１フィールドを構成する複数のサブフィールドの期間に、前記複数の第１発光素子をそれぞれ発光させる、
請求項１８又は１９に記載の表示装置の制御方法。

【請求項21】

前記第１画素回路及び前記第２画素回路は、何れも、マイクロコントローラ集積回路によって構成されている、
請求項８に記載の表示装置。

【請求項22】

複数の第１発光素子と、
前記複数の第１発光素子に対して共通に設けられ、前記複数の第１発光素子のそれぞれを駆動する第１画素回路と、
複数の第２発光素子と、
前記複数の第２発光素子に対して共通に設けられ、前記複数の第２発光素子のそれぞれを駆動する第２画素回路と、
前記複数の第１発光素子のそれぞれの出力端子及び前記複数の第２発光素子のそれぞれの出力端子と、基準電源と、の間に設けられ、前記複数の第１発光素子の何れかに対して選択的に前記基準電源からの基準電圧を供給することにより、前記複数の第１発光素子の何れかを選択的に発光させ、且つ、前記複数の第２発光素子の何れかに対して選択的に前記基準電圧を供給することにより、前記複数の第２発光素子の何れかを選択的に発光させる電圧制御回路と、
を備え、
前記第１画素回路及び前記第２画素回路は、何れも、マイクロコントローラ集積回路によって構成されている、
表示装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、表示装置及びその制御方法に関し、例えば各画素回路の規模を増大させることなく、画素回路の数を低減させるのに適した表示装置及びその制御方法に関する。

【背景技術】

【0002】

有機ＥＬ（Electro Luminescence）ディスプレイやＬＥＤ（Light Emitting Diode）ディスプレイなどの自発光型かつアクティブマトリックス型の表示装置では、発光素子の高集積化に伴い、発光素子を駆動する画素回路（発光素子の駆動回路）のレイアウトが困難になってきている。

【0003】

このような問題に対する解決策は、例えば、特許文献１に開示されている。特許文献１には、複数の発光ダイオード（発光素子）と、複数の発光ダイオードを切り替えて駆動するマイクロコントローラ（画素回路）と、を備えた構成が開示されている。それにより、発光素子に対する画素回路の数が低減されるため、画素回路のレイアウトが容易になる。

【先行技術文献】

【特許文献】

【0004】

【文献】特開２０１７－２２７８８７号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

しかしながら、特許文献１の構成では、各画素回路と、各画素回路によって駆動される複数の発光素子と、の間に、発光対象の発光素子を切り替えるためのスイッチを設ける必要があるため、各画素回路の規模が増大してしまう、という課題があった。それにより、例えば、依然として画素回路のレイアウトが困難になる等の問題があった。

【0006】

本発明は、上記問題に鑑みてなされたものであり、各画素回路の規模を増大させることなく、画素回路の数を低減させることが可能な表示装置及びその制御方法を提供することを目的とする。

【課題を解決するための手段】

【0007】

本発明の一態様に係る表示装置は、複数の第１発光素子と、前記複数の第１発光素子に対して共通に設けられ、前記複数の第１発光素子のそれぞれを駆動する第１画素回路と、前記複数の第１発光素子と基準電源との間に設けられ、前記複数の第１発光素子の何れかに対して選択的に前記基準電源からの基準電圧を供給することにより、前記複数の第１発光素子の何れかを選択的に発光させる電圧制御回路と、を備える。それにより、各画素回路に発光対象の発光素子を切り替えるためのスイッチを設ける必要が無くなるため、各画素回路の規模を増大させることなく、画素回路の数を低減させることができる。その結果、例えば、発光素子が高集積化された場合でも、画素回路のレイアウトが容易になる。

【0008】

本発明の一態様に係る表示装置の制御方法は、複数の第１発光素子と、前記複数の第１発光素子に対して共通に設けられ、前記複数の第１発光素子のそれぞれを駆動する第１画素回路と、前記複数の第１発光素子と基準電源との間に設けられた電圧制御回路と、を備えた、表示装置の制御方法であって、前記電圧制御回路によって、前記複数の第１発光素子の何れかに対して選択的に前記基準電源からの基準電圧を供給することにより、前記複数の第１発光素子の何れかを選択的に発光させる。それにより、各画素回路に発光対象の発光素子を切り替えるためのスイッチを設ける必要が無くなるため、各画素回路の規模を増大させることなく、画素回路の数を低減させることができる。その結果、例えば、発光素子が高集積化された場合でも、画素回路のレイアウトが容易になる。

【発明の効果】

【0009】

本発明により、各画素回路の規模を増大させることなく、画素回路の数を低減させることが可能な表示装置及びその制御方法を提供することができる。

【図面の簡単な説明】

【0010】

【図1】実施の形態１に係る表示装置の構成例を示す図である。

【図2】図１に示す表示装置に設けられた画素回路の第１の構成例を示す図である。

【図3】図１に示す表示装置に設けられた画素回路の第２の構成例を示す図である。

【図4】図１に示す表示装置の動作を示すタイミングチャートである。

【図5】図１に示す表示装置の第１の変形例を示す図である。

【図6】図５に示す表示装置の動作を示すタイミングチャートである。

【図7】図１に示す表示装置の第２の変形例を示す図である。

【図8】図７に示す表示装置の動作を示すタイミングチャートである。

【図9】実施の形態２に係る表示装置の構成例を示す図である。

【図10】図９に示す表示装置の動作を示すタイミングチャートである。

【図11】図９に示す表示装置の第１の変形例を示す図である。

【図12】図１１に示す表示装置の動作を示すタイミングチャートである。

【図13】図９に示す表示装置の第２の変形例を示す図である。

【図14】図１３に示す表示装置の動作を示すタイミングチャートである。

【図15】実施の形態３に係る表示装置の構成例を示す図である。

【図16】図１５に示す表示装置の動作を示すタイミングチャートである。

【図17】実施の形態４に係る表示装置の構成例を示す図である。

【図18】図１７に示す表示装置の動作を示すタイミングチャートである。

【図19】実施の形態４に係る表示装置の構成例を示す図である。

【図20】図１９に示す表示装置の動作を示すタイミングチャートである。

【発明を実施するための形態】

【0011】

＜実施の形態１＞
図１は、実施の形態１に係る表示装置１の構成例を示す図である。表示装置１は、例えば、有機ＥＬディスプレイやＬＥＤディスプレイなどの自発光型かつアクティブマトリックス型の表示装置である。

【0012】

具体的には、表示装置１は、パネル１１と、データドライバ１２と、ゲートドライバ１３と、電圧制御回路１４と、を少なくとも備える。

【0013】

パネル１１には、複数の発光素子群１６が規則的に配置されている。また、パネル１１には、複数の発光素子群１６のそれぞれを駆動する画素回路１５が配置されている。図１の例では、複数の発光素子群１６の一部として、発光素子群１６＿１～１６＿ｐ（ｐは１以上の整数）が示されている。また、図１の例では、複数の画素回路１５の一部として、発光素子群１６＿１～１６＿ｐのそれぞれを駆動する画素回路１５＿１～１５＿ｐが示されている。

【0014】

各発光素子群１６＿１～１６＿ｐは、複数の発光素子Ｄを備えている。各発光素子Ｄは、電圧が印加されることによって発光する自発光型の素子であって、例えば例えば有機ＥＬや発光ダイオードなどである。本実施の形態では、各発光素子Ｄが発光ダイオードである場合を例に説明する。

【0015】

図１の例では、発光素子群１６＿１が、複数の発光素子Ｄ（複数の第１発光素子）として、赤色（Ｒ）の発光素子Ｄ１ａ、緑色（Ｇ）の発光素子Ｄ１ｂ、及び、青色（Ｂ）の発光素子Ｄ１ｃを備えている。また、図１の例では、発光素子群１６＿２が、複数の発光素子Ｄ（複数の第２発光素子）として、赤色（Ｒ）の発光素子Ｄ２ａ、緑色（Ｇ）の発光素子Ｄ２ｂ、及び、青色（Ｂ）の発光素子Ｄ２ｃを備えている。同様にして、図１の例では、発光素子群１６＿ｐが、複数の発光素子Ｄとして、赤色（Ｒ）の発光素子Ｄｐａ、緑色（Ｇ）の発光素子Ｄｐｂ、及び、青色（Ｂ）の発光素子Ｄｐｃを備えている。

【0016】

電圧制御回路１４は、発光素子群１６＿１～１６＿ｐと、基準電源である接地電圧源ＧＮＤと、の間に設けられている。本実施の形態では、電圧制御回路１４が、発光素子群１６＿１～１６＿ｐに対して共通に設けられている場合を例に説明する。

【0017】

より具体的には、発光素子群１６＿１を構成する発光素子Ｄ１ａ，Ｄ１ｂ，Ｄ１ｃでは、それぞれのアノードが、ノードＮ＿１を介して画素回路１５＿１に接続され、それぞれのカソードが、ノードＮａ，Ｎｂ，Ｎｃを介して電圧制御回路１４に接続されている。また、発光素子群１６＿２を構成する発光素子Ｄ２ａ，Ｄ２ｂ，Ｄ２ｃでは、それぞれのアノードが、ノードＮ＿２を介して画素回路１５＿２に接続され、それぞれのカソードが、ノードＮａ，Ｎｂ，Ｎｃを介して電圧制御回路１４に接続されている。同様にして、発光素子群１６＿ｐを構成する発光素子Ｄｐａ，Ｄｐｂ，Ｄｐｃでは、それぞれのアノードが、ノードＮ＿ｐを介して画素回路１５＿ｐに接続され、それぞれのカソードが、ノードＮａ，Ｎｂ，Ｎｃを介して電圧制御回路１４に接続されている。

【0018】

ゲートドライバ１３は、例えば制御回路（不図示）からの指示に基づいて、画素回路１５に対応して設けられた行走査線にパルス信号を出力する。データドライバ１２は、映像信号の書き込み対象である画素回路１５に対応して設けられたデータ線に、当該画素回路１５向けの映像信号を出力する。

【0019】

図１の例では、ゲートドライバ１３は、画素回路１５＿１～１５＿ｐに対応して設けられた行走査線Ｇ＿１～Ｇ＿ｐのそれぞれにパルス信号（以下、ゲート制御信号Ｇ＿１～Ｇ＿ｐと称す）を順次出力する。また、データドライバ１２は、画素回路１５＿１～１５＿ｐの列に対応して設けられたデータ線Ｄ＿１に、画素回路１５＿１～１５＿ｐ向けの映像信号（以下、映像信号Ｄ＿１と称す）を順次出力する。

【0020】

画素回路１５＿１は、発光素子群１６＿１向けの映像信号Ｄ＿１を、当該映像信号Ｄ＿１に応じた電流値の電流信号に変換して、ゲート制御信号Ｇ＿１がアクティブになったタイミングでノードＮ＿１に出力する。また、画素回路１５＿２は、発光素子群１６＿２向けの映像信号Ｄ＿１を、当該映像信号Ｄ＿１に応じた電流値の電流信号に変換して、ゲート制御信号Ｇ＿２がアクティブになったタイミングでノードＮ＿２に出力する。同様にして、画素回路１５＿ｐは、発光素子群１６＿ｐ向けの映像信号Ｄ＿１を、当該映像信号Ｄ＿１に応じた電流値の電流信号に変換して、ゲート制御信号Ｇ＿ｐがアクティブになったタイミングでノードＮ＿ｐに出力する。

【0021】

各画素回路１５＿１～１５＿ｐは、例えば、ＴＦＴ（Thin Film Transistor；薄膜トランジスタ）を用いることによって構成されている。以下、図２及び図３を参照して、ＴＦＴを用いて構成された画素回路１５＿１の具体的な構成例についていくつか説明する。なお、画素回路１５＿１以外の画素回路の具体的な構成例については、画素回路１５＿１と同様の回路構成であるため、その説明を省略する。

【0022】

（画素回路１５＿１の第１の具体的な構成例）
図２は、画素回路１５＿１の第１の具体的な構成例を画素回路１５＿１ａとして示す図である。画素回路１５＿１ａは、ＰＡＭ（Pulse Amplitude Modulation）方式の画素回路であって、ドライブトランジスタＴＲ１１と、スイッチトランジスタＴＲ１２と、コンデンサＣＳ１と、を備える。

【0023】

なお、本実施の形態では、ドライブトランジスタＴＲ１１がＰチャネルＭＯＳトランジスタ、スイッチトランジスタＴＲ１２がＮチャネルＭＯＳトランジスタである場合を例に説明するが、これに限られない。例えば、ドライブトランジスタＴＲ１１がＮチャネルＭＯＳトランジスタ、スイッチトランジスタＴＲ１２がＰチャネルＭＯＳトランジスタであっても良い。但し、その場合、各トランジスタのゲートに印加される電圧は反転させて用いられる。

【0024】

ドライブトランジスタＴＲ１１は、電源電圧源ＶＤＤと、発光素子群１６＿１のアノード側のノードＮ＿１と、の間に設けられている。

【0025】

スイッチトランジスタＴＲ１２は、データ線Ｄ＿１と、ドライブトランジスタＴＲ１１のゲートと、の間に設けられ、行走査線Ｇ＿１を伝搬するパルス信号（即ち、ゲート制御信号Ｇ＿１）に基づいて、オンオフを切り替える。また、コンデンサＣＳ１は、ドライブトランジスタＴＲ１１のゲート及びソース間に設けられている。

【0026】

例えば、ゲート制御信号Ｇ＿１のＨレベルのパルス波形によってスイッチトランジスタＴＲ１２が一時的にオンすると、データ線Ｄ＿１を伝搬する映像信号（即ち、映像信号Ｄ＿１）がスイッチトランジスタＴＲ１２を介してドライブトランジスタＴＲ１１のゲートに印加される。なお、ドライブトランジスタＴＲ１１のゲートに印加された映像信号Ｄ＿１の電圧レベルは、次にゲート制御信号Ｇ＿１が立ち上がるまでコンデンサＣＳ１によって保持される。つまり、ドライブトランジスタＴＲ１１のゲートに印加された映像信号Ｄ＿１の電圧レベルは、ゲート制御信号Ｇ＿１のパルス波形によって区切られたサブフィールドの期間、維持される。このサブフィールドの期間中、ノードＮ＿１には、映像信号Ｄ＿１に応じた電流値の電流信号が供給され続ける。そのため、ノードＮ＿１は、この電流信号に応じた電圧値に維持される。

【0027】

（画素回路１５＿１の第２の具体的な構成例）
図３は、画素回路１５＿１の第２の具体的な構成例を画素回路１５＿１ｂとして示す図である。画素回路１５＿１ｂは、ＰＷＭ（Pulse Width Modulation）方式の画素回路であって、トランジスタＴＲ２１，ＴＲ２２，ＴＲ２３と、コンデンサＣＳ２と、を備える。

【0028】

なお、本実施の形態では、トランジスタＴＲ２１，ＴＲ２３がＰチャネルＭＯＳトランジスタ、トランジスタＴＲ２２がＮチャネルＭＯＳトランジスタである場合を例に説明したが、これに限られない。例えば、トランジスタＴＲ２１，ＴＲ２３がＮチャネルＭＯＳトランジスタ、トランジスタＴＲ２２がＰチャネルＭＯＳトランジスタであっても良い。但し、その場合、各トランジスタのゲートに印加される電圧は反転させて用いられる。

【0029】

トランジスタＴＲ２３，ＴＲ２１は、電源電圧源ＶＤＤと、発光素子群１６＿１のアノード側のノードＮ＿１と、の間に直列に設けられている。トランジスタＴＲ２３のゲートには、バイアス電圧Ｖｂが印加されている。それにより、トランジスタＴＲ２３は、定電流源として動作する。

【0030】

トランジスタＴＲ２２は、データ線Ｄ＿１と、トランジスタＴＲ２１のゲートと、の間に設けられ、行走査線Ｇ＿１を伝搬するパルス信号（即ち、ゲート制御信号Ｇ＿１）に基づいて、オンオフを切り替える。また、コンデンサＣＳ２の一端は、トランジスタＴＲ２１のゲートに接続され、コンデンサＣＳ２の他端には、ランプ信号Ｒａｍｐが印加されている。なお、ランプ信号Ｒａｍｐは、所定のスルーレートで電圧が増加する信号である。

【0031】

例えば、ゲート制御信号Ｇ＿１のＨレベルのパルス波形によってトランジスタＴＲ２２が一時的にオンすると、データ線Ｄ＿１を伝搬する映像信号（即ち、映像信号Ｄ＿１）がトランジスタＴＲ２１のゲートに印加される。このとき、トランジスタＴＲ２１のゲート－ソース間電圧が当該トランジスタＴＲ２１の閾値電圧以下となるように予め調整されているため、トランジスタＴＲ２１はオフしている。そのため、ノードＮ＿１には、画素回路１５＿１ｂからの定電流は供給されない。

【0032】

その後、ゲート制御信号Ｇ＿１～Ｇ＿ｎのＨレベルのパルス波形が順番に立ち下がる（Ｌレベルに切り替わる）ことによって全画素回路のトランジスタＴＲ２２がオフすると、ランプ信号Ｒａｍｐの電圧が、最低電圧（０Ｖ）に初期化された後、徐々に上昇し始める。それに伴って、トランジスタＴＲ２１のゲート電圧も、一旦下がった後、徐々に上昇し始める。

【0033】

ここで、ランプ信号Ｒａｍｐが初期化されてトランジスタＴＲ２１のゲート電圧が一旦下がったときに、トランジスタＴＲ２１のゲート－ソース間電圧が閾値電圧よりも大きくなるため、トランジスタＴＲ２１はオンする。このとき、ノードＮ＿１には、トランジスタＴＲ２３によって生成された定電流が供給される。

【0034】

その後、トランジスタＴＲ２１のゲート電圧が徐々に上昇して、トランジスタＴＲ２１のゲート－ソース間電圧が当該トランジスタＴＲ２１の閾値電圧以下になると、トランジスタＴＲ２１はオフする。ノードＮ＿１は、トランジスタＴＲ２１のオン期間中、所定の電圧に維持される。ここで、トランジスタＴＲ２１のオン期間は、映像信号Ｄ＿１に依存する。そのため、ノードＮ＿１には、映像信号Ｄ＿１に応じた時分割期間中、定電流が供給される。このようにして、画素回路１５＿１ｂでは、時分割駆動によって映像信号Ｄ＿１の階調が表現される。

【0035】

図３に示すＰＷＭ方式の画素回路１５＿１ｂは、定電流源が用いられているため、電流密度によって変化しやすいダイオード素子の輝度効率や色度を安定させることができる。

【0036】

また、画素回路１５＿１の構成は、図２に示す画素回路１５＿１ａの構成、及び、図３に示す画素回路１５＿１ｂの構成に限られず、同等の機能を実現可能な他の構成に適宜変更可能である。また、画素回路１５＿１は、ばらつき補正機能を有していても良い。これは、画素回路１５＿１以外の画素回路についても同様である。

【0037】

以下、本実施の形態では、各画素回路１５＿１～１５＿ｐが図３に示すＰＷＭ方式の画素回路である場合を例に説明する。

【0038】

図１に戻り、説明を続ける。
電圧制御回路１４は、ノードＮａ，Ｎｂ，Ｎｃの何れかに対して選択的に接地電圧ＧＮＤを供給可能に構成されている。画素回路１５＿１～１５＿ｐは、ノードＮａ，Ｎｂ，Ｎｃの何れかに対して選択的に接地電圧ＧＮＤが供給されている状態で、映像信号Ｄ＿１に応じた時分割期間の定電流信号をノードＮ＿１～Ｎ＿ｐに供給することにより、各発光素子群１６＿１～１６＿ｐに設けられた複数（本例では３個）の発光素子の何れかを選択的に発光させる。

【0039】

例えば、電圧制御回路１４は、１フィールドを構成する３個のサブフィールドのうち、第１のサブフィールドの期間中にノードＮａに対して接地電圧ＧＮＤを供給することにより、発光素子群１６＿１～１６＿ｐのそれぞれに設けられた発光素子Ｄ１ａ～Ｄｐａを発光させる。また、電圧制御回路１４は、第２のサブフィールドの期間中にノードＮｂに対して接地電圧ＧＮＤを供給することにより、発光素子群１６＿１～１６＿ｐのそれぞれに設けられた発光素子Ｄ１ｂ～Ｄｐｂを発光させる。さらに、電圧制御回路１４は、第３のサブフィールドの期間中にノードＮｃに対して接地電圧ＧＮＤを供給することにより、発光素子群１６＿１～１６＿ｐのそれぞれに設けられた発光素子Ｄ１ｃ～Ｄｐｃを発光させる。

【0040】

なお、電圧制御回路１４は、ノードＮａ，Ｎｂ，Ｎｃの２つ以上のノードに対して同時に基準電圧を供給しないようにすることが好ましい。換言すると、電圧制御回路１４は、ノードＮａ，Ｎｂ，Ｎｃのそれぞれに対する基準電圧の供給をオーバーラップさせないようにすることが好ましい。それにより、複数の発光素子による意図しない発光混色を防ぐことができる。

【0041】

（タイミングチャート）
図４は、表示装置１の動作を示すタイミングチャートである。なお、図４の例では、１フィールドが、各発光素子群１６＿１～１６＿ｐに設けられた発光素子の数と同じ３個のサブフィールドによって構成されている。例えば、時刻ｔ１１～ｔ２３の１フィールドは、時刻ｔ１１～ｔ１５の第１のサブフィールド、時刻ｔ１５～ｔ１９の第２のサブフィールド、及び、時刻ｔ１９～ｔ２３の第３のサブフィールドによって構成されている。以下、詳細に説明する。

【0042】

まず、発光素子Ｄ１ａ～Ｄｐａ向けの複数の映像信号Ｄ＿１が順番に出力されるのに伴って、ゲート制御信号Ｇ＿１～Ｇ＿ｐが順番に一時的に立ち上がる（時刻ｔ１１～ｔ１３）。それにより、画素回路１５＿１～１５＿ｐ（より詳細には、各画素回路のトランジスタＴＲ２１のゲート）には、それぞれの映像信号Ｄ＿１が供給される。

【0043】

画素回路１５＿１～１５＿ｐへのそれぞれの映像信号Ｄ＿１の供給が完了すると（即ち、ゲート制御信号Ｇ＿１～Ｇ＿ｐの全てが立ち下がると）、電圧制御回路１４は、ノードＮａ～ＮｃのうちノードＮａのみに対して接地電圧ＧＮＤを供給する（時刻ｔ１４～ｔ１５）。

【0044】

電圧制御回路１４からノードＮａに対する接地電圧ＧＮＤの供給が開始されると、ノードＮ＿１～Ｎ＿ｐには、それぞれ画素回路１５＿１～１５＿ｐからの定電流信号が供給され始める（時刻ｔ１４）。そして、ノードＮ＿１～Ｎ＿ｐには、それぞれの映像信号Ｄ＿１に応じた時分割期間中、定電流信号が供給され続ける（時刻ｔ１４～ｔ１５内の任意の範囲）。このとき、ノードＮ＿１～Ｎ＿ｐは、定電流信号が供給されている期間（時分割期間）においてＬＥＤ動作電圧のレベルに維持される。

【0045】

それにより、赤色の発光ダイオードである発光素子Ｄ１ａ～Ｄｐａはそれぞれに割り当てられた時分割期間において発光する（時刻ｔ１４～ｔ１５内の任意の範囲）。

【0046】

その後、発光素子Ｄ１ｂ～Ｄｐｂ向けの複数の映像信号Ｄ＿１が順番に出力されるのに伴って、ゲート制御信号Ｇ＿１～Ｇ＿ｐが順番に一時的に立ち上がる（時刻ｔ１５～ｔ１７）。それにより、画素回路１５＿１～１５＿ｐ（より詳細には、各画素回路のトランジスタＴＲ２１のゲート）には、それぞれの映像信号Ｄ＿１が供給される。

【0047】

画素回路１５＿１～１５＿ｐへのそれぞれの映像信号Ｄ＿１の供給が完了すると（即ち、ゲート制御信号Ｇ＿１～Ｇ＿ｐの全てが立ち下がると）、電圧制御回路１４は、ノードＮａ～ＮｃのうちノードＮｂのみに対して接地電圧ＧＮＤを供給する（時刻ｔ１８～ｔ１９）。

【0048】

電圧制御回路１４からノードＮｂに対する接地電圧ＧＮＤの供給が開始されると、ノードＮ＿１～Ｎ＿ｐには、それぞれ画素回路１５＿１～１５＿ｐからの定電流信号が供給され始める（時刻ｔ１８）。そして、ノードＮ＿１～Ｎ＿ｐには、それぞれの映像信号Ｄ＿１に応じた時分割期間中、定電流信号が供給され続ける（時刻ｔ１８～ｔ１９内の任意の範囲）。このとき、ノードＮ＿１～Ｎ＿ｐは、定電流信号が供給されている期間（時分割期間）においてＬＥＤ動作電圧のレベルに維持される。

【0049】

それにより、緑色の発光ダイオードである発光素子Ｄ１ｂ～Ｄｐｂはそれぞれに割り当てられた時分割期間において発光する（時刻ｔ１８～ｔ１９内の任意の範囲）。

【0050】

その後、発光素子Ｄ１ｃ～Ｄｐｃ向けの複数の映像信号Ｄ＿１が順番に出力されるのに伴って、ゲート制御信号Ｇ＿１～Ｇ＿ｐが順番に一時的に立ち上がる（時刻ｔ１９～ｔ２１）。それにより、画素回路１５＿１～１５＿ｐ（より詳細には、各画素回路のトランジスタＴＲ２１のゲート）には、それぞれの映像信号Ｄ＿１が供給される。

【0051】

画素回路１５＿１～１５＿ｐへのそれぞれの映像信号Ｄ＿１の供給が完了すると（即ち、ゲート制御信号Ｇ＿１～Ｇ＿ｐの全てが立ち下がると）、電圧制御回路１４は、ノードＮａ～ＮｃのうちノードＮｃのみに対して接地電圧ＧＮＤを供給する（時刻ｔ２２～ｔ２３）。

【0052】

電圧制御回路１４からノードＮｃに対する接地電圧ＧＮＤの供給が開始されると、ノードＮ＿１～Ｎ＿ｐには、それぞれ画素回路１５＿１～１５＿ｐからの定電流信号が供給され始める（時刻ｔ２２）。そして、ノードＮ＿１～Ｎ＿ｐには、それぞれの映像信号Ｄ＿１に応じた時分割期間中、定電流信号が供給され続ける（時刻ｔ２２～ｔ２３内の任意の範囲）。このとき、ノードＮ＿１～Ｎ＿ｐは、定電流信号が供給されている期間（時分割期間）においてＬＥＤ動作電圧のレベルに維持される。

【0053】

それにより、青色の発光ダイオードである発光素子Ｄ１ｃ～Ｄｐｃはそれぞれに割り当てられた時分割期間において発光する（時刻ｔ２２～ｔ２３内の任意の範囲）。

【0054】

つまり、図４の例では、１フィールドを構成する第１～第３のサブフィールドの期間のうち、第１のサブフィールドの期間中に赤色の発光素子Ｄ１ａ～Ｄｐａを発光させ、第２のサブフィールドの期間中に緑色の発光素子Ｄ１ｂ～Ｄｐｂを発光させ、第３のサブフィールドの期間中に青色の発光素子Ｄ１ｃ～Ｄｐｃを発光させている。

【0055】

ここで、本実施の形態では、複数の発光素子（例えば発光素子Ｄ１ａ，Ｄ１ｂ，Ｄ１ｃ）に対して共通に設けられた画素回路（例えば画素回路１５＿１）が発光対象の発光素子を切り替えるためのスイッチを備える代わりに、パネル１１外に設けられた電圧制御回路１４が、これら複数の発光素子の何れかに対して選択的に基準電圧（接地電圧ＧＮＤ）を供給することによって発光対象の発光素子を切り替えている。それにより、表示装置１は、各画素回路に発光対象の発光素子を切り替えるためのスイッチを設ける必要が無くなるため、各画素回路の規模を増大させることなく、画素回路の数を低減させることができる。

【0056】

なお、電圧制御回路１４に共通に接続された発光素子Ｄ１ａ～Ｄｐａ，Ｄ１ｂ～Ｄｐｂ，Ｄ１ｃ～Ｄｐｃは、何れも、１フィールドの期間中に少なくとも一度は発光するように制御されることが好ましい。それにより、表示データの欠落を防ぐことができる。

【0057】

このように、本実施の形態にかかる表示装置１は、複数の発光素子（例えば発光素子Ｄ１ａ，Ｄ１ｂ，Ｄ１ｃ）と、複数の発光素子に対して共通に設けられた画素回路（例えば、画素回路１５＿１）と、複数の発光素子と基準電圧（接地電圧ＧＮＤ）との間に設けられ、複数の発光素子の何れかに対して選択的に基準電圧を供給することにより、当該複数の発光素子の何れかを選択的に発光させる電圧制御回路１４と、を備える。それにより、本実施の形態にかかる表示装置１は、各画素回路に発光対象の発光素子を切り替えるためのスイッチを設ける必要が無くなるため、各画素回路の規模を増大させることなく、画素回路の数を低減させることができる。その結果、例えば、発光素子が高集積化された場合でも、画素回路のレイアウトが容易になる。

【0058】

本実施の形態では、各画素回路１５＿１～１５＿ｐが、ＴＦＴを用いて構成された構成された場合を例に説明したが、これに限られない。例えば、各画素回路１５＿１～１５＿ｐは、マイクロコントローラ（μＣ）集積回路であっても良い。なお、画素回路がＴＦＴを用いて構成されている場合には、画素回路の数が減少することによって、歩留まりが向上するが、画素回路がマイクロコントローラ（μＣ）集積回路の場合には、画素回路の数が減少することによって、マイクロコントローラ（μＣ）集積回路のサイズを縮小することができるため、低コスト化を実現することができる。

【0059】

また、本実施の形態では、発光素子群１６＿１～１６＿ｐに対して共通の電圧制御回路１４が設けられた場合を例に説明したが、これに限られない。例えば、発光素子群１６＿１～１６＿ｐのそれぞれに個別の電圧制御回路１４が設けられても良い。この場合、複数の電圧制御回路１４は、発光素子群１６＿１～１６＿ｐのそれぞれの発光を個別に制御することが可能になる。

【0060】

続いて、表示装置１のいくつかの変形例について説明する。

【0061】

（表示装置１の第１の変形例）
図５は、表示装置１の第１の変形例を表示装置１ａとして示す図である。また、図６は、表示装置１ａの動作を示すタイミングチャートである。表示装置１ａでは、表示装置１の場合と比較して、各発光素子の向き（接続関係）が逆になっている。

【0062】

具体的には、発光素子群１６＿１を構成する発光素子Ｄ１ａ，Ｄ１ｂ，Ｄ１ｃでは、それぞれのカソードがノードＮ＿１を介して画素回路１５＿１に接続され、それぞれのアノードがノードＮａ，Ｎｂ，Ｎｃを介して電圧制御回路１４に接続されている。また、発光素子群１６＿２を構成する発光素子Ｄ２ａ，Ｄ２ｂ，Ｄ２ｃでは、それぞれのカソードがノードＮ＿２を介して画素回路１５＿２に接続され、それぞれのアノードがノードＮａ，Ｎｂ，Ｎｃを介して電圧制御回路１４に接続されている。同様にして、発光素子群１６＿ｐを構成する発光素子Ｄｐａ，Ｄｐｂ，Ｄｐｃでは、それぞれのカソードがノードＮ＿３を介して画素回路１５＿３に接続され、それぞれのアノードがノードＮａ，Ｎｂ，Ｎｃを介して電圧制御回路１４に接続されている。

【0063】

電圧制御回路１４は、発光素子群１６＿１～１６＿ｐと、基準電源である電源電圧源ＶＤＤと、の間に設けられ、ノードＮａ，Ｎｂ，Ｎｃの何れかに対して選択的に電源電圧ＶＤＤを供給可能に構成されている。画素回路１５＿１～１５＿ｐは、ノードＮａ，Ｎｂ，Ｎｃの何れかに対して選択的に電源電圧ＶＤＤが供給されている状態で、映像信号Ｄ＿１に応じた時分割期間の定電流信号をノードＮ＿１～Ｎ＿ｐに供給することにより（換言すると、映像信号Ｄ＿１に応じた時分割期間のＬＥＤ動作電圧をノードＮ＿１～Ｎ＿ｐに印加することにより）、各発光素子群１６＿１～１６＿ｐに設けられた複数（本例では３個）の発光素子の何れかを選択的に発光させる。

【0064】

表示装置１ａのその他の構成及び動作については、表示装置１の場合と同様であるため、その説明を省略する。

【0065】

表示装置１ａは、表示装置１の場合と同等程度の効果を奏することができる。

【0066】

（表示装置１の第２の変形例）
図７は、表示装置１の第２の変形例を表示装置１ｂとして示す図である。また、図８は、表示装置１ｂの動作を示すタイミングチャートである。表示装置１ｂでは、表示装置１の場合と比較して、各発光素子群１６＿１～１６＿ｐを構成する発光素子の数が２倍（本例では６個）になっている。換言すると、各画素回路１５＿１～１５＿ｐによって駆動される発光素子の数が２倍（本例では６個）になっている。なお、図７の例では、パネル１１上において、画素回路１５＿１及び発光素子群１６＿１のみが示されている。

【0067】

具体的には、発光素子群１６＿１は、複数の発光素子Ｄとして、赤色（Ｒ）の発光素子Ｄ１ａ、緑色（Ｇ）の発光素子Ｄ１ｂ、青色（Ｂ）の発光素子Ｄ１ｃ、赤色（Ｒ）の発光素子Ｄ１ｄ、緑色（Ｇ）の発光素子Ｄ１ｅ、及び、青色（Ｂ）の発光素子Ｄ１ｆを備えている。

【0068】

発光素子群１６＿１を構成する発光素子Ｄ１ａ，Ｄ１ｂ，Ｄ１ｃ，Ｄ１ｄ，Ｄ１ｅ，Ｄ１ｆでは、それぞれのアノードが、ノードＮ＿１を介して画素回路１５＿１に接続され、それぞれのカソードが、ノードＮａ，Ｎｂ，Ｎｃ，Ｎｄ，Ｎｅ，Ｎｆを介して電圧制御回路１４に接続されている。

【0069】

電圧制御回路１４は、ノードＮａ，Ｎｂ，Ｎｃ，Ｎｄ，Ｎｅ，Ｎｆの何れかに対して選択的に接地電圧ＧＮＤを供給可能に構成されている。画素回路１５＿１は、ノードＮａ，Ｎｂ，Ｎｃ，Ｎｄ，Ｎｅ，Ｎｆの何れかに対して選択的に接地電圧ＧＮＤが供給されている状態で、映像信号Ｄ＿１に応じた時分割期間の定電流信号をノードＮ＿１に供給することにより（換言すると、映像信号Ｄ＿１に応じた時分割期間のＬＥＤ動作電圧をノードＮ＿１に印加することにより）、発光素子群１６＿１に設けられた複数（本例では６個）の発光素子の何れかを選択的に発光させる。

【0070】

例えば、電圧制御回路１４は、１フィールドを構成する６つのサブフィールドのうち、第１のサブフィールドの期間中にノードＮａに対して接地電圧ＧＮＤを供給することにより発光素子Ｄ１ａを発光させる。また、第２のサブフィールドの期間中にノードＮｂに対して接地電圧ＧＮＤを供給することにより発光素子Ｄ１ｂを発光させる。また、第３のサブフィールドの期間中にノードＮｃに対して接地電圧ＧＮＤを供給することにより発光素子Ｄ１ｃを発光させる。また、第４のサブフィールドの期間中にノードＮｄに対して接地電圧ＧＮＤを供給することにより発光素子Ｄ１ｄを発光させる。また、第５のサブフィールドの期間中にノードＮｅに対して接地電圧ＧＮＤを供給することにより発光素子Ｄ１ｅを発光させる。さらに、第６のサブフィールドの期間中にノードＮｆに対して接地電圧ＧＮＤを供給することにより発光素子Ｄ１ｆを発光させる。

【0071】

表示装置１ｂのその他の構成及び動作については、表示装置１の場合と同様であるため、その説明を省略する。

【0072】

なお、各画素回路１５＿１～１５＿ｐによって駆動される発光素子の数は、３個や６個である場合に限られず、任意の数であって良い。但し、各画素回路１５＿１～１５＿ｐによって駆動される発光素子の数は、ＲＧＢの３色の発光素子の単位で増減させることを考慮すると、３の倍数の個数であることが好ましい。

【0073】

このように、表示装置１ｂは、各発光素子を発光させるための十分な駆動期間を確保できることを条件にして、各画素回路１５＿１～１５＿ｐによって駆動される発光素子の数を増加させることにより、画素回路の数をさらに低減させることができる。なお、各発光素子は、図５の場合のように逆向きに置き換えられても良い。

【0074】

＜実施の形態２＞
図９は、実施の形態２に係る表示装置２の構成例を示す図である。表示装置２は、表示装置１と比較して、パネル１１の代わりにパネル２１を備える。パネル２１は、パネル１１と比較して、発光素子群１６＿１～１６＿ｐの代わりに発光素子群２６＿１～２６＿ｐを備える。なお、図９の例では、パネル２１上において、画素回路１５＿１及び発光素子群２６＿１～２６＿３のみが示されている。

【0075】

具体的には、発光素子群２６＿１は、複数の発光素子Ｄとして、何れも赤色（Ｒ）の発光素子Ｄ１ａ，Ｄ１ｂ，Ｄ１ｃを備えている。発光素子群２６＿２は、複数の発光素子Ｄとして、何れも緑色（Ｇ）の発光素子Ｄ２ａ，Ｄ２ｂ，Ｄ２ｃを備えている。発光素子群２６＿３は、複数の発光素子Ｄとして、何れも青色（Ｂ）の発光素子Ｄ３ａ，Ｄ３ｂ，Ｄ３ｃを備えている。

【0076】

発光素子群２６＿１を構成する発光素子Ｄ１ａ，Ｄ１ｂ，Ｄ１ｃでは、それぞれのアノードが、ノードＮ＿１を介して画素回路１５＿１に接続され、それぞれのカソードが、ノードＮａ，Ｎｂ，Ｎｃを介して電圧制御回路１４に接続されている。発光素子群２６＿２を構成する発光素子Ｄ２ａ，Ｄ２ｂ，Ｄ２ｃでは、それぞれのアノードが、ノードＮ＿２を介して画素回路１５＿２に接続され、それぞれのカソードが、ノードＮａ，Ｎｂ，Ｎｃを介して電圧制御回路１４に接続されている。発光素子群２６＿３を構成する発光素子Ｄ３ａ，Ｄ３ｂ，Ｄ３ｃでは、それぞれのアノードが、ノードＮ＿３を介して画素回路１５＿３に接続され、それぞれのカソードが、ノードＮａ，Ｎｂ，Ｎｃを介して電圧制御回路１４に接続されている。

【0077】

表示装置２のその他の構成については、表示装置１の場合と同様であるため、その説明を省略する。

【0078】

（タイミングチャート）
図１０は、表示装置２の動作を示すタイミングチャートである。なお、図１０の例では、１フィールドが、各発光素子群１６＿１～１６＿３に設けられた発光素子の数と同じ３個のサブフィールドによって構成されている。例えば、時刻ｔ１１～ｔ２３の１フィールドは、時刻ｔ１１～ｔ１５の第１のサブフィールド、時刻ｔ１５～ｔ１９の第２のサブフィールド、及び、時刻ｔ１９～ｔ２３の第３のサブフィールドによって構成されている。以下、詳細に説明する。

【0079】

まず、発光素子Ｄ１ａ～Ｄ３ａ向けの複数の映像信号Ｄ＿１が順番に出力されるのに伴って、ゲート制御信号Ｇ＿１～Ｇ＿３が順番に一時的に立ち上がる（時刻ｔ１１～ｔ１３）。それにより、画素回路１５＿１～１５＿３（より詳細には、各画素回路のトランジスタＴＲ２１のゲート）には、それぞれの映像信号Ｄ＿１が供給される。

【0080】

画素回路１５＿１～１５＿３へのそれぞれの映像信号Ｄ＿１の供給が完了すると（即ち、ゲート制御信号Ｇ＿１～Ｇ＿３の全てが立ち下がると）、電圧制御回路１４は、ノードＮａ～ＮｃのうちノードＮａのみに対して接地電圧ＧＮＤを供給する（時刻ｔ１４～ｔ１５）。

【0081】

電圧制御回路１４からノードＮａに対する接地電圧ＧＮＤの供給が開始されると、ノードＮ＿１～Ｎ＿３には、それぞれ画素回路１５＿１～１５＿３からの定電流信号が供給され始める（時刻ｔ１４）。そして、ノードＮ＿１～Ｎ＿３には、それぞれの映像信号Ｄ＿１に応じた時分割期間中、定電流信号が供給され続ける（時刻ｔ１４～ｔ１５内の任意の範囲）。このとき、ノードＮ＿１～Ｎ＿３は、定電流信号が供給されている期間（時分割期間）においてＬＥＤ動作電圧のレベルに維持される。

【0082】

それにより、ＲＧＢの３色の発光素子Ｄ１ａ，Ｄ２ａ，Ｄ３ａはそれぞれに割り当てられた時分割期間において発光する（時刻ｔ１４～ｔ１５内の任意の範囲）。

【0083】

その後、発光素子Ｄ１ｂ～Ｄ３ｂ向けの複数の映像信号Ｄ＿１が順番に出力されるのに伴って、ゲート制御信号Ｇ＿１～Ｇ＿３が順番に一時的に立ち上がる（時刻ｔ１５～ｔ１７）。それにより、画素回路１５＿１～１５＿３（より詳細には、各画素回路のトランジスタＴＲ２１のゲート）には、それぞれの映像信号Ｄ＿１が供給される。

【0084】

画素回路１５＿１～１５＿３へのそれぞれの映像信号Ｄ＿１の供給が完了すると（即ち、ゲート制御信号Ｇ＿１～Ｇ＿３の全てが立ち下がると）、電圧制御回路１４は、ノードＮａ～ＮｃのうちノードＮｂのみに対して接地電圧ＧＮＤを供給する（時刻ｔ１８～ｔ１９）。

【0085】

電圧制御回路１４からノードＮｂに対する接地電圧ＧＮＤの供給が開始されると、ノードＮ＿１～Ｎ＿３には、それぞれ画素回路１５＿１～１５＿３からの定電流信号が供給され始める（時刻ｔ１８）。そして、ノードＮ＿１～Ｎ＿３には、それぞれの映像信号Ｄ＿１に応じた時分割期間中、定電流信号が供給され続ける（時刻ｔ１８～ｔ１９内の任意の範囲）。このとき、ノードＮ＿１～Ｎ＿３は、定電流信号が供給されている期間（時分割期間）においてＬＥＤ動作電圧のレベルに維持される。

【0086】

それにより、ＲＧＢの３色の発光素子Ｄ１ｂ，Ｄ２ｂ，Ｄ３ｂはそれぞれに割り当てられた時分割期間において発光する（時刻ｔ１８～ｔ１９内の任意の範囲）。

【0087】

その後、発光素子Ｄ１ｃ～Ｄ３ｃ向けの複数の映像信号Ｄ＿１が順番に供給されるのに伴って、ゲート制御信号Ｇ＿１～Ｇ＿３が順番に一時的に立ち上がる（時刻ｔ１９～ｔ２１）。それにより、画素回路１５＿１～１５＿３（より詳細には、各画素回路のトランジスタＴＲ２１のゲート）には、それぞれの映像信号Ｄ＿１が供給される。

【0088】

画素回路１５＿１～１５＿３へのそれぞれの映像信号Ｄ＿１の供給が完了すると（即ち、ゲート制御信号Ｇ＿１～Ｇ＿３の全てが立ち下がると）、電圧制御回路１４は、ノードＮａ～ＮｃのうちノードＮｃのみに対して接地電圧ＧＮＤを供給する（時刻ｔ２２～ｔ２３）。

【0089】

電圧制御回路１４からノードＮｃに対する接地電圧ＧＮＤの供給が開始されると、ノードＮ＿１～Ｎ＿３には、それぞれ画素回路１５＿１～１５＿３からの定電流信号が供給され始める（時刻ｔ２２）。そして、ノードＮ＿１～Ｎ＿３には、それぞれの映像信号Ｄ＿１に応じた時分割期間中、定電流信号が供給され続ける（時刻ｔ２２～ｔ２３内の任意の範囲）。このとき、ノードＮ＿１～Ｎ＿３は、定電流信号が供給されている期間（時分割期間）においてＬＥＤ動作電圧のレベルに維持される。

【0090】

それにより、ＲＧＢの３色の発光素子Ｄ１ｃ，Ｄ２ｃ，Ｄ３ｃはそれぞれに割り当てられた時分割期間において発光する（時刻ｔ２２～ｔ２３内の任意の範囲）。

【0091】

つまり、図１０の例では、１フィールドを構成する第１～第３のサブフィールドのそれぞれの期間において、ＲＧＢの３色の発光素子を発光させている。

【0092】

ここで、本実施の形態では、複数の発光素子（例えば発光素子Ｄ１ａ，Ｄ１ｂ，Ｄ１ｃ）に対して共通に設けられた画素回路（例えば画素回路１５＿１）が発光対象の発光素子を切り替えるためのスイッチを備える代わりに、パネル２１外に設けられた電圧制御回路１４が、これら複数の発光素子の何れかに対して選択的に基準電圧（接地電圧ＧＮＤ）を供給することによって発光対象の発光素子を切り替えている。それにより、表示装置２は、各画素回路に発光対象の発光素子を切り替えるためのスイッチを設ける必要が無くなるため、各画素回路の規模を増大させることなく、画素回路の数を低減させることができる。

【0093】

なお、電圧制御回路１４に共通に接続された発光素子Ｄ１ａ～Ｄ３ａ，Ｄ１ｂ～Ｄ３ｂ，Ｄ１ｃ～Ｄ３ｃは、何れも、１フィールドの期間中に少なくとも一度は発光するように制御されることが好ましい。それにより、表示データの欠落を防ぐことができる。

【0094】

このように、本実施の形態にかかる表示装置２は、表示装置１と同等程度の効果を奏することができる。また、本実施の形態にかかる表示装置２は、ＲＧＢの３色の発光素子を同時に発光させることができるため、カラーブレイクノイズを抑制することができる。さらに、本実施の形態にかかる表示装置２では、各画素回路がＰＷＭ方式の画素回路である場合、各画素回路によって駆動される複数の発光素子を同色にすることで、各画素回路の定電流の調整を例えば１フィールドあたり一回程度に抑制することができる。

【0095】

本実施の形態では、発光素子群２６＿１～２６＿３に対して共通の電圧制御回路１４が設けられた場合を例に説明したが、これに限られない。例えば、発光素子群２６＿１～２６＿３のそれぞれに個別の電圧制御回路１４が設けられても良い。この場合、複数の電圧制御回路１４は、発光素子群２６＿１～２６＿３のそれぞれの発光を個別に制御することが可能になる。

【0096】

続いて、表示装置２のいくつかの変形例について説明する。

【0097】

（表示装置２の第１の変形例）
図１１は、表示装置２の第２の変形例を表示装置２ａとして示す図である。また、図１２は、表示装置２ａの動作を示すタイミングチャートである。表示装置２ａでは、表示装置２の場合と比較して、各発光素子の向き（接続関係）が逆になっている。

【0098】

具体的には、発光素子群２６＿１を構成する発光素子Ｄ１ａ，Ｄ１ｂ，Ｄ１ｃでは、それぞれのカソードがノードＮ＿１を介して画素回路１５＿１に接続され、それぞれのアノードがノードＮａ，Ｎｂ，Ｎｃを介して電圧制御回路１４に接続されている。また、発光素子群２６＿２を構成する発光素子Ｄ２ａ，Ｄ２ｂ，Ｄ２ｃでは、それぞれのカソードがノードＮ＿２を介して画素回路１５＿２に接続され、それぞれのアノードがノードＮａ，Ｎｂ，Ｎｃを介して電圧制御回路１４に接続されている。さらに、発光素子群１６＿３を構成する発光素子Ｄ３ａ，Ｄ３ｂ，Ｄ３ｃでは、それぞれのカソードがノードＮ＿３を介して画素回路１５＿２に接続され、それぞれのアノードがノードＮａ，Ｎｂ，Ｎｃを介して電圧制御回路１４に接続されている。

【0099】

電圧制御回路１４は、発光素子群２６＿１～２６＿３と、基準電源である電源電圧源ＶＤＤと、の間に設けられ、ノードＮａ，Ｎｂ，Ｎｃの何れかに対して選択的に電源電圧ＶＤＤを供給可能に構成されている。画素回路１５＿１～１５＿３は、ノードＮａ，Ｎｂ，Ｎｃの何れかに対して選択的に電源電圧ＶＤＤが供給されている状態で、映像信号Ｄ＿１に応じた時分割期間の定電流信号をノードＮ＿１～Ｎ＿３に供給することにより（換言すると、映像信号Ｄ＿１に応じた時分割期間のＬＥＤ動作電圧をノードＮ＿１～Ｎ＿３に印加することにより）、各発光素子群２６＿１～２６＿３に設けられた複数（本例では３個）の発光素子の何れかを選択的に発光させる。

【0100】

表示装置２ａのその他の構成及び動作については、表示装置２の場合と同様であるため、その説明を省略する。

【0101】

表示装置２ａは、表示装置２の場合と同等程度の効果を奏することができる。

【0102】

（表示装置２の第２の変形例）
図１３は、表示装置２の第２の変形例を表示装置２ｂとして示す図である。また、図１４は、表示装置２ｂの動作を示すタイミングチャートである。表示装置２ｂでは、表示装置２の場合と比較して、各発光素子群２６＿１～２６＿３を構成する発光素子の数が２倍（本例では６個）になっている。換言すると、各画素回路１５＿１～１５＿３によって駆動される発光素子の数が２倍（本例では６個）になっている。なお、図１３の例では、パネル２１上において、画素回路１５＿１及び発光素子群２６＿１のみが示されている。

【0103】

具体的には、発光素子群２６＿１は、複数の発光素子Ｄとして、何れも赤色（Ｒ）の発光素子Ｄ１ａ，Ｄ１ｂ，Ｄ１ｃ，Ｄ１ｄ，Ｄ１ｅ，Ｄ１ｆを備えている。また、図示しない発光素子群２６＿２は、複数の発光素子Ｄとして、何れも緑色（Ｇ）の発光素子Ｄ２ａ，Ｄ２ｂ，Ｄ２ｃ，Ｄ２ｄ，Ｄ２ｅ，Ｄ２ｆを備えている。さらに、図示しない発光素子群２６＿３は、複数の発光素子Ｄとして、何れも青色（Ｂ）の発光素子Ｄ３ａ，Ｄ３ｂ，Ｄ３ｃ，Ｄ３ｄ，Ｄ３ｅ，Ｄ３ｆを備えている。

【0104】

発光素子群２６＿１を構成する発光素子Ｄ１ａ，Ｄ１ｂ，Ｄ１ｃ，Ｄ１ｄ，Ｄ１ｅ，Ｄ１ｆでは、それぞれのアノードが、ノードＮ＿１を介して画素回路１５＿１に接続され、それぞれのカソードが、ノードＮａ，Ｎｂ，Ｎｃ，Ｎｄ，Ｎｅ，Ｎｆを介して電圧制御回路１４に接続されている。また、図示しない発光素子群２６＿２を構成する発光素子Ｄ２ａ，Ｄ２ｂ，Ｄ２ｃ，Ｄ２ｄ，Ｄ２ｅ，Ｄ２ｆでは、それぞれのアノードが、ノードＮ＿２を介して画素回路１５＿２に接続され、それぞれのカソードが、ノードＮａ，Ｎｂ，Ｎｃ，Ｎｄ，Ｎｅ，Ｎｆを介して電圧制御回路１４に接続されている。さらに、図示しない発光素子群２６＿３を構成する発光素子Ｄ３ａ，Ｄ３ｂ，Ｄ３ｃ，Ｄ３ｄ，Ｄ３ｅ，Ｄ３ｆでは、それぞれのアノードが、ノードＮ＿３を介して画素回路１５＿３に接続され、それぞれのカソードが、ノードＮａ，Ｎｂ，Ｎｃ，Ｎｄ，Ｎｅ，Ｎｆを介して電圧制御回路１４に接続されている。

【0105】

電圧制御回路１４は、ノードＮａ，Ｎｂ，Ｎｃ，Ｎｄ，Ｎｅ，Ｎｆの何れかに対して選択的に接地電圧ＧＮＤを供給可能に構成されている。画素回路１５＿１～１５＿３は、ノードＮａ，Ｎｂ，Ｎｃ，Ｎｄ，Ｎｅ，Ｎｆの何れかに対して選択的に接地電圧ＧＮＤが供給されている状態で、映像信号Ｄ＿１に応じた時分割期間の定電流信号をノードＮ＿１～Ｎ＿３に供給することにより（換言すると、映像信号Ｄ＿１に応じた時分割期間のＬＥＤ動作電圧をノードＮ＿１～Ｎ＿３に印加することにより）、各発光素子群２６＿１～２６＿３に設けられた複数（本例では６個）の発光素子の何れかを選択的に発光させる。

【0106】

例えば、電圧制御回路１４は、１フィールドを構成する６つのサブフィールドのうち、第１のサブフィールドの期間中にノードＮａに対して接地電圧ＧＮＤを供給することにより発光素子Ｄ１ａ～Ｄ３ａを発光させる。また、第２のサブフィールドの期間中にノードＮｂに対して接地電圧ＧＮＤを供給することにより発光素子Ｄ１ｂ～Ｄ３ｂを発光させる。また、第３のサブフィールドの期間中にノードＮｃに対して接地電圧ＧＮＤを供給することにより発光素子Ｄ１ｃ～Ｄ３ｃを発光させる。また、第４のサブフィールドの期間中にノードＮｄに対して接地電圧ＧＮＤを供給することにより発光素子Ｄ１ｄ～Ｄ３ｄを発光させる。また、第５のサブフィールドの期間中にノードＮｅに対して接地電圧ＧＮＤを供給することにより発光素子Ｄ１ｅ～Ｄ３ｅを発光させる。さらに、第６のサブフィールドの期間中にノードＮｆに対して接地電圧ＧＮＤを供給することにより発光素子Ｄ１ｆ～Ｄ３ｆを発光させる。

【0107】

表示装置２ｂのその他の構成及び動作については、表示装置２の場合と同様であるため、その説明を省略する。

【0108】

なお、各画素回路１５＿１～１５＿ｐによって駆動される発光素子の数は、３個や６個である場合に限られず、任意の数であって良い。特に本実施の形態では、各画素回路１５＿１～１５＿ｐによって駆動される発光素子の数は、ＲＧＢの３色の発光素子の単位で増減させることを考慮する必要がないため、３の倍数の個数である必要は無い。

【0109】

このように、表示装置２ｂは、各発光素子を発光させるための十分な駆動期間を確保できることを条件にして、各画素回路１５＿１～１５＿ｐによって駆動される発光素子の数を増加させることにより、画素回路の数をさらに低減させることができる。なお、各発光素子は、図１１の場合のように逆向きに置き換えられても良い。

【0110】

＜実施の形態３＞
図１５は、実施の形態３に係る表示装置３の構成例を示す図である。
表示装置３は、表示装置１と比較して、パネル１１の代わりにパネル３１を備える。パネル３１には、ｍ（ｍは２以上の整数）行かつｎ（ｎは２以上の整数）列の複数の赤色（Ｒ）の発光素子Ｄが設けられている。なお、図示されていないが、パネル３１には、複数の赤色（Ｒ）の発光素子Ｄに対応する複数の緑色（Ｇ）の発光素子Ｄ及び複数の青色（Ｂ）の発光素子Ｄも設けられている。以下では、特に断りが無い限り、図示された複数の赤色（Ｒ）の発光素子Ｄについて説明するが、図示しない複数の緑色（Ｇ）の発光素子Ｄ及び複数の青色（Ｂ）の発光素子Ｄについても、複数の赤色（Ｒ）の発光素子Ｄに採用される構成と同様の構成が採用される。

【0111】

本実施の形態では、ｍ行×ｎ列の行列状に設けられた複数の発光素子Ｄの各列において、ｒ（ｒは２以上かつｍ以下の整数）行分の発光素子Ｄ（即ち、ｒ個の発光素子Ｄ）からなる発光素子群３６が構成されている。図１５の例では、各列において、４行分の発光素子Ｄからなる発光素子群３６が構成されている。なお、図１５には、複数の発光素子群３６の一部として、４列分の発光素子群３６＿１～３６＿４が示されている。

【0112】

具体的には、１列目の１行目から４行目までの４個の発光素子Ｄ１ａ～Ｄ１ｄによって、発光素子群３６＿１が構成されている。また、２列目の１行目から４行目までの４個の発光素子Ｄ２ａ～Ｄ２ｄによって、発光素子群３６＿２が構成されている。また、３列目の１行目から４行目までの４個の発光素子Ｄ３ａ～Ｄ３ｄによって、発光素子群３６＿３が構成されている。また、４列目の１行目から４行目までの４個の発光素子Ｄ４ａ～Ｄ４ｄによって、発光素子群３６＿４が構成されている。

【0113】

また、図１５には、複数の画素回路１５の一部として、発光素子群３６＿１～３６＿４のそれぞれを駆動する画素回路１５＿１～１５＿４が示されている。

【0114】

電圧制御回路１４は、発光素子群３６＿１～３６＿４と、基準電源である接地電圧源ＧＮＤと、の間に設けられている。なお、本実施の形態では、電圧制御回路１４が、発光素子群３６＿１～３６＿４に対して共通に設けられている場合を例に説明する。

【0115】

より具体的には、発光素子群３６＿１を構成する発光素子Ｄ１ａ～Ｄ１ｄでは、それぞれのアノードが、ノードＮ＿１を介して画素回路１５＿１に接続され、それぞれのカソードが、ノードＮａ～Ｎｄを介して電圧制御回路１４に接続されている。また、発光素子群３６＿２を構成する発光素子Ｄ２ａ～Ｄ２ｄでは、それぞれのアノードが、ノードＮ＿２を介して画素回路１５＿２に接続され、それぞれのカソードが、ノードＮａ～Ｎｄを介して電圧制御回路１４に接続されている。また、発光素子群３６＿３を構成する発光素子Ｄ３ａ～Ｄ３ｄでは、それぞれのアノードが、ノードＮ＿３を介して画素回路１５＿３に接続され、それぞれのカソードが、ノードＮａ～Ｎｄを介して電圧制御回路１４に接続されている。また、発光素子群３６＿４を構成する発光素子Ｄ４ａ～Ｄ４ｄでは、それぞれのアノードが、ノードＮ＿４を介して画素回路１５＿４に接続され、それぞれのカソードが、ノードＮａ～Ｎｄを介して電圧制御回路１４に接続されている。

【0116】

電圧制御回路１４は、ノードＮａ～Ｎｄの何れかに対して選択的に接地電圧ＧＮＤを供給可能に構成されている。画素回路１５＿１～１５＿４は、ノードＮａ～Ｎｄの何れかに対して選択的に接地電圧ＧＮＤが供給されている状態で、映像信号Ｄ＿１～Ｄ＿４（データドライバ１２からデータ線Ｄ＿１～Ｄ＿４に供給された映像信号）に応じた時分割期間の定電流信号をノードＮ＿１～Ｎ＿４に供給することにより（換言すると、映像信号Ｄ＿１～Ｄ＿４に応じた時分割期間のＬＥＤ動作電圧をノードＮ＿１～Ｎ＿４に印加することにより）、各発光素子群３６＿１～３６＿４に設けられた複数（本例では４個）の発光素子の何れかを選択的に発光させる。

【0117】

例えば、電圧制御回路１４は、１フィールドを構成する４個のサブフィールドのうち、第１のサブフィールドの期間中にノードＮａに対して接地電圧ＧＮＤを供給することにより、発光素子群３６＿１～３６＿４のそれぞれに設けられた１行目の発光素子Ｄ１ａ～Ｄ４ａを発光させる。また、電圧制御回路１４は、第２のサブフィールドの期間中にノードＮｂに対して接地電圧ＧＮＤを供給することにより、発光素子群３６＿１～３６＿４のそれぞれに設けられた２行目の発光素子Ｄ１ｂ～Ｄ４ｂを発光させる。また、電圧制御回路１４は、第３のサブフィールドの期間中にノードＮｃに対して接地電圧ＧＮＤを供給することにより、発光素子群３６＿１～３６＿４のそれぞれに設けられた３行目の発光素子Ｄ１ｃ～Ｄ４ｃを発光させる。また、電圧制御回路１４は、第４のサブフィールドの期間中にノードＮｄに対して接地電圧ＧＮＤを供給することにより、発光素子群３６＿１～３６＿４のそれぞれに設けられた４行目の発光素子Ｄ１ｄ～Ｄ４ｄを発光させる。

【0118】

表示装置３のその他の構成については、表示装置１の場合と同様であるため、その説明を省略する。

【0119】

（タイミングチャート）
図１６は、表示装置３の動作を示すタイミングチャートである。なお、図１６の例では、１フィールドが、各発光素子群３６＿１～３６＿４に設けられた発光素子の数と同じ４個のサブフィールドによって構成されている。例えば、時刻ｔ３１～ｔ３９の１フィールドは、時刻ｔ３１～ｔ３３の第１のサブフィールド、時刻ｔ３３～ｔ３５の第２のサブフィールド、時刻ｔ３５～ｔ３７の第３のサブフィールド、及び、時刻ｔ３７～ｔ３９の第４のサブフィールドによって構成されている。以下、詳細に説明する。

【0120】

まず、１行目に設けられた発光素子Ｄ１ａ～Ｄ４ａ向けの映像信号Ｄ＿１～Ｄ＿４が出力されるのに伴って、ゲート制御信号Ｇ＿１が一時的に立ち上がる（時刻ｔ３１）。それにより、画素回路１５＿１～１５＿４（より詳細には、各画素回路のトランジスタＴＲ２１のゲート）には、それぞれの映像信号Ｄ＿１～Ｄ＿４が供給される。

【0121】

画素回路１５＿１～１５＿４へのそれぞれの映像信号Ｄ＿１～Ｄ＿４の供給が完了すると（即ち、ゲート制御信号Ｇ＿１が立ち下がると)、電圧制御回路１４は、ノードＮａ～ＮｄのうちノードＮａのみに対して接地電圧ＧＮＤを供給する（時刻ｔ３２～ｔ３３）。

【0122】

電圧制御回路１４からノードＮａに対する接地電圧ＧＮＤの供給が開始されると、ノードＮ＿１～Ｎ＿４には、それぞれ画素回路１５＿１～１５＿４からの定電流信号が供給され始める（時刻ｔ３２）。そして、ノードＮ＿１～Ｎ＿４には、それぞれの映像信号Ｄ＿１～Ｄ＿４に応じた時分割期間中、定電流信号が供給され続ける（時刻ｔ３２～ｔ３３内の任意の範囲）。このとき、ノードＮ＿１～Ｎ＿４は、定電流信号が供給されている期間（時分割期間）においてＬＥＤ動作電圧のレベルに維持される。

【0123】

それにより、１行目に設けられた発光素子Ｄ１ａ～Ｄ４ａはそれぞれに割り当てられた時分割期間において発光する（時刻ｔ３２～ｔ３３内の任意の範囲）。

【0124】

その後、２行目に設けられた発光素子Ｄ１ｂ～Ｄ４ｂ向けの映像信号Ｄ＿１～Ｄ＿４が出力されるのに伴って、ゲート制御信号Ｇ＿１が一時的に立ち上がる（時刻ｔ３３）。それにより、画素回路１５＿１～１５＿４（より詳細には、各画素回路のトランジスタＴＲ２１のゲート）には、それぞれの映像信号Ｄ＿１～Ｄ＿４が供給される。

【0125】

画素回路１５＿１～１５＿４へのそれぞれの映像信号Ｄ＿１～Ｄ＿４の供給が完了すると（即ち、ゲート制御信号Ｇ＿１が立ち下がると）、電圧制御回路１４は、ノードＮａ～ＮｄのうちノードＮｂのみに対して接地電圧ＧＮＤを供給する（時刻ｔ３４～ｔ３５）。

【0126】

電圧制御回路１４からノードＮｂに対する接地電圧ＧＮＤの供給が開始されると、ノードＮ＿１～Ｎ＿４には、それぞれ画素回路１５＿１～１５＿４からの定電流信号が供給され始める（時刻ｔ３４）。そして、ノードＮ＿１～Ｎ＿４には、それぞれの映像信号Ｄ＿１～Ｄ＿４に応じた時分割期間中、定電流信号が供給され続ける（時刻ｔ３４～ｔ３５内の任意の範囲）。このとき、ノードＮ＿１～Ｎ＿４は、定電流信号が供給されている期間（時分割期間）においてＬＥＤ動作電圧のレベルに維持される。

【0127】

それにより、２行目に設けられた発光素子Ｄ１ｂ～Ｄ４ｂはそれぞれに割り当てられた時分割期間において発光する（時刻ｔ３４～ｔ３５内の任意の範囲）。

【0128】

その後、３行目に設けられた発光素子Ｄ１ｃ～Ｄ４ｃ向けの映像信号Ｄ＿１～Ｄ＿４が出力されるのに伴って、ゲート制御信号Ｇ＿１が一時的に立ち上がる（時刻ｔ３５）。それにより、画素回路１５＿１～１５＿４（より詳細には、各画素回路のトランジスタＴＲ２１のゲート）には、それぞれの映像信号Ｄ＿１～Ｄ＿４が供給される。

【0129】

画素回路１５＿１～１５＿４へのそれぞれの映像信号Ｄ＿１～Ｄ＿４の供給が完了すると（即ち、ゲート制御信号Ｇ＿１が立ち下がると）、電圧制御回路１４は、ノードＮａ～ＮｄのうちノードＮｃのみに対して接地電圧ＧＮＤを供給する（時刻ｔ３６～ｔ３７）。

【0130】

電圧制御回路１４からノードＮｃに対する接地電圧ＧＮＤの供給が開始されると、ノードＮ＿１～Ｎ＿４には、それぞれ画素回路１５＿１～１５＿４からの定電流信号が供給され始める（時刻ｔ３６）。そして、ノードＮ＿１～Ｎ＿４には、それぞれの映像信号Ｄ＿１～Ｄ＿４に応じた時分割期間中、定電流信号が供給され続ける（時刻ｔ３６～ｔ３７内の任意の範囲）。このとき、ノードＮ＿１～Ｎ＿４は、定電流信号が供給されている期間（時分割期間）においてＬＥＤ動作電圧のレベルに維持される。

【0131】

それにより、３行目に設けられた発光素子Ｄ１ｃ～Ｄ４ｃはそれぞれに割り当てられた時分割期間において発光する（時刻ｔ３６～ｔ３７内の任意の範囲）。

【0132】

その後、４行目に設けられた発光素子Ｄ１ｄ～Ｄ４ｄ向けの映像信号Ｄ＿１～Ｄ＿４が出力されるのに伴って、ゲート制御信号Ｇ＿１が一時的に立ち上がる（時刻ｔ３７）。それにより、画素回路１５＿１～１５＿４（より詳細には、各画素回路のトランジスタＴＲ２１のゲート）には、それぞれの映像信号Ｄ＿１～Ｄ＿４が供給される。

【0133】

画素回路１５＿１～１５＿４へのそれぞれの映像信号Ｄ＿１～Ｄ＿４の供給が完了すると（即ち、ゲート制御信号Ｇ＿１が立ち下がると）、電圧制御回路１４は、ノードＮａ～ＮｄのうちノードＮｄのみに対して接地電圧ＧＮＤを供給する（時刻ｔ３８～ｔ３９）。

【0134】

電圧制御回路１４からノードＮｄに対する接地電圧ＧＮＤの供給が開始されると、ノードＮ＿１～Ｎ＿４には、それぞれ画素回路１５＿１～１５＿４からの定電流信号が供給され始める（時刻ｔ３８）。そして、ノードＮ＿１～Ｎ＿４には、それぞれの映像信号Ｄ＿１～Ｄ＿４に応じた時分割期間中、定電流信号が供給され続ける（時刻ｔ３８～ｔ３９内の任意の範囲）。このとき、ノードＮ＿１～Ｎ＿４は、定電流信号が供給されている期間（時分割期間）においてＬＥＤ動作電圧のレベルに維持される。

【0135】

それにより、４行目に設けられた発光素子Ｄ１ｄ～Ｄ４ｄはそれぞれに割り当てられた時分割期間において発光する（時刻ｔ３８～ｔ３９内の任意の範囲）。

【0136】

つまり、図１６の例では、１フィールドを構成する第１～第４のサブフィールドの期間のうち、第１のサブフィールドの期間中に１行目の発光素子Ｄ１ａ～Ｄ４ａを発光させ、第２のサブフィールドの期間中に２行目の発光素子Ｄ１ｂ～Ｄ４ｂを発光させ、第３のサブフィールドの期間中に３行目の発光素子Ｄ１ｃ～Ｄ４ｃを発光させ、第４のサブフィールドの期間中に４行目の発光素子Ｄ１ｄ～Ｄ４ｄを発光させている。

【0137】

ここで、本実施の形態では、複数の発光素子（例えば発光素子Ｄ１ａ～Ｄ１ｄ）に対して共通に設けられた画素回路（例えば画素回路１５＿１）が発光対象の発光素子を切り替えるためのスイッチを備える代わりに、パネル３１外に設けられた電圧制御回路１４が、これら複数の発光素子の何れかに対して選択的に基準電圧（接地電圧ＧＮＤ）を供給することによって発光対象の発光素子を切り替えている。それにより、表示装置３は、各画素回路に発光対象の発光素子を切り替えるためのスイッチを設ける必要が無くなるため、各画素回路の規模を増大させることなく、画素回路の数を低減させることができる。具体的には、本実施の形態では、複数の発光素子のそれぞれに個別に画素回路を設ける場合と比較して、画素回路の数をｒ分の１（本例では４分の１）程度にまで低減させることができる。また、それに伴って、ゲートドライバ１３の規模、及び、行走査線の本数を、ｒ分の１程度にまで低減させることができる。

【0138】

なお、電圧制御回路１４に共通に接続された発光素子Ｄ１ａ～Ｄ４ａ，Ｄ１ｂ～Ｄ４ｂ，Ｄ１ｃ～Ｄ４ｃ，Ｄ１ｄ～Ｄ４ｄは、何れも、１フィールドの期間中に少なくとも一度は発光するように制御されることが好ましい。それにより、表示データの欠落を防ぐことができる。

【0139】

このように、本実施の形態にかかる表示装置３は、表示装置１と同等程度の効果を奏することができる。本実施の形態では、複数の発光素子のそれぞれに個別に画素回路を設ける場合と比較して、画素回路の数をｒ分の１（本例では４分の１）程度にまで低減させることができる。また、それに伴って、ゲートドライバ１３の規模、及び、行走査線の本数を、ｒ分の１程度にまで低減させることができる。さらに、本実施の形態にかかる表示装置３では、行列状に設けられた複数の発光素子のうち同じ行に配置された複数の発光素子と、電圧制御回路１４と、が共通の電源ラインによって接続されている。それにより、電源ラインの配線が例えば横方向（Ｘ軸方向）に直線的になるため、当該電源ラインの配線が容易になる。なお、各発光素子は、他の実施の形態の場合と同様に、逆向きに置き換えられても良い。

【0140】

本実施の形態では、４列分の発光素子群３６＿１～３６＿４に対して共通の電圧制御回路１４が設けられた場合を例に説明したが、これに限られない。１以上かつｎ以下の任意の整数列分の発光素子群３６に対して共通の電圧制御回路１４が設けられて良い。

【0141】

また、本実施の形態では、各画素回路１５＿１～１５＿４によって駆動される発光素子の数が４個である場合を例に説明したが、これに限られない。各画素回路１５＿１～１５＿４によって駆動される発光素子の数は、２以上かつｍ以下の任意の整数であって良い。

【0142】

また、ｍ行×ｎ列の行列状に設けられた複数の発光素子Ｄの各列には、ｒ行分の発光素子Ｄからなる発光素子群３６が複数構成されても良い。具体的には、例えば、ｍ＝８、ｒ＝４の場合、各列の１行目から４行目までの４個の発光素子Ｄによって一つの発光素子群３６が構成され、各列の５行目から８行目までの４個の発光素子Ｄによってもう一つの発光素子群３６が構成されても良い。このとき、各列に設けられた複数の発光素子群３６は、互いに異なる画素回路１５によって駆動される。

【0143】

さらに、本実施の形態では、複数の発光素子Ｄが何れも赤色（Ｒ）の発光素子である場合を例に説明したが、これに限られない。複数の発光素子Ｄは、何れも緑色（Ｇ）の発光素子であっても良いし、何れも青色（Ｂ）の発光素子であっても良いし、或いは、それぞれ３色（ＲＧＢ）のうちの任意の発光素子であっても良い。

【0144】

＜実施の形態４＞
図１７は、実施の形態４に係る表示装置４の構成例を示す図である。
表示装置４は、表示装置１と比較して、パネル１１の代わりにパネル４１を備える。パネル４１には、ｍ行かつｎ列の複数の赤色（Ｒ）の発光素子Ｄが設けられている。なお、図示されていないが、パネル４１には、複数の赤色（Ｒ）の発光素子Ｄに対応する複数の緑色（Ｇ）の発光素子Ｄ及び複数の青色（Ｂ）の発光素子Ｄも設けられている。以下では、特に断りが無い限り、図示された複数の赤色（Ｒ）の発光素子Ｄについて説明するが、図示しない複数の緑色（Ｇ）の発光素子Ｄ及び複数の青色（Ｂ）の発光素子Ｄについても、複数の赤色（Ｒ）の発光素子Ｄに採用される構成と同様の構成が採用される。

【0145】

本実施の形態では、ｍ行×ｎ列の行列状に設けられた複数の発光素子Ｄの各行において、ｓ（ｓは２以上かつｎ以下の整数）列分の発光素子Ｄ（即ち、ｓ個の発光素子Ｄ）からなる発光素子群４６が構成されている。図１７の例では、各行において、４列分の発光素子Ｄからなる発光素子群４６が構成されている。なお、図１７には、複数の発光素子群４６の一部として、４行分の発光素子群４６＿１～４６＿４が示されている。

【0146】

具体的には、１行目の１列目から４列目までの４個の発光素子Ｄ１ａ～Ｄ１ｄによって、発光素子群４６＿１が構成されている。また、２行目の１列目から４列目までの４個の発光素子Ｄ２ａ～Ｄ２ｄによって、発光素子群４６＿２が構成されている。また、３行目の１列目から４列目までの４個の発光素子Ｄ３ａ～Ｄ３ｄによって、発光素子群４６＿３が構成されている。また、４行目の１列目から４列目までの４個の発光素子Ｄ４ａ～Ｄ４ｄによって、発光素子群４６＿４が構成されている。

【0147】

また、図１７には、複数の画素回路１５の一部として、発光素子群４６＿１～４６＿４のそれぞれを駆動する画素回路１５＿１～１５＿４が示されている。

【0148】

電圧制御回路１４は、発光素子群４６＿１～４６＿４と、基準電源である接地電圧源ＧＮＤと、の間に設けられている。なお、本実施の形態では、電圧制御回路１４が、発光素子群４６＿１～４６＿４に対して共通に設けられている場合を例に説明する。

【0149】

より具体的には、発光素子群４６＿１を構成する発光素子Ｄ１ａ～Ｄ１ｄでは、それぞれのアノードが、ノードＮ＿１を介して画素回路１５＿１に接続され、それぞれのカソードが、ノードＮａ～Ｎｄを介して電圧制御回路１４に接続されている。また、発光素子群４６＿２を構成する発光素子Ｄ２ａ～Ｄ２ｄでは、それぞれのアノードが、ノードＮ＿２を介して画素回路１５＿２に接続され、それぞれのカソードが、ノードＮａ～Ｎｄを介して電圧制御回路１４に接続されている。また、発光素子群４６＿３を構成する発光素子Ｄ３ａ～Ｄ３ｄでは、それぞれのアノードが、ノードＮ＿３を介して画素回路１５＿３に接続され、それぞれのカソードが、ノードＮａ～Ｎｄを介して電圧制御回路１４に接続されている。また、発光素子群４６＿４を構成する発光素子Ｄ４ａ～Ｄ４ｄでは、それぞれのアノードが、ノードＮ＿４を介して画素回路１５＿４に接続され、それぞれのカソードが、ノードＮａ～Ｎｄを介して電圧制御回路１４に接続されている。

【0150】

電圧制御回路１４は、ノードＮａ～Ｎｄの何れかに対して選択的に接地電圧ＧＮＤを供給可能に構成されている。画素回路１５＿１～１５＿４は、ノードＮａ～Ｎｄの何れかに対して選択的に接地電圧ＧＮＤが供給されている状態で、映像信号Ｄ＿１に応じた時分割期間の定電流信号をノードＮ＿１～Ｎ＿４に供給することにより（換言すると、映像信号Ｄ＿１に応じた時分割期間のＬＥＤ動作電圧をノードＮ＿１～Ｎ＿４に印加することにより）、各発光素子群４６＿１～４６＿４に設けられた複数（本例では４個）の発光素子の何れかを選択的に発光させる。

【0151】

例えば、電圧制御回路１４は、１フィールドを構成する４個のサブフィールドのうち、第１のサブフィールドの期間中にノードＮａに対して接地電圧ＧＮＤを供給することにより、発光素子群４６＿１～４６＿４のそれぞれに設けられた１列目の発光素子Ｄ１ａ～Ｄ４ａを発光させる。また、電圧制御回路１４は、第２のサブフィールドの期間中にノードＮｂに対して接地電圧ＧＮＤを供給することにより、発光素子群４６＿１～４６＿４のそれぞれに設けられた２列目の発光素子Ｄ１ｂ～Ｄ４ｂを発光させる。また、電圧制御回路１４は、第３のサブフィールドの期間中にノードＮｃに対して接地電圧ＧＮＤを供給することにより、発光素子群４６＿１～４６＿４のそれぞれに設けられた３列目の発光素子Ｄ１ｃ～Ｄ４ｃを発光させる。また、電圧制御回路１４は、第４のサブフィールドの期間中にノードＮｄに対して接地電圧ＧＮＤを供給することにより、発光素子群４６＿１～４６＿４のそれぞれに設けられた４列目の発光素子Ｄ１ｄ～Ｄ４ｄを発光させる。

【0152】

表示装置４のその他の構成については、表示装置１の場合と同様であるため、その説明を省略する。

【0153】

（タイミングチャート）
図１８は、表示装置４の動作を示すタイミングチャートである。なお、図１８の例では、１フィールドが、各発光素子群４６＿１～４６＿４に設けられた発光素子の数と同じ４個のサブフィールドによって構成されている。例えば、時刻ｔ４１～ｔ６１の１フィールドは、時刻ｔ４１～ｔ４６の第１のサブフィールド、時刻ｔ４６～ｔ５１の第２のサブフィールド、時刻ｔ５１～ｔ５６の第３のサブフィールド、及び、時刻ｔ５６～ｔ６１の第４のサブフィールドによって構成されている。以下、詳細に説明する。

【0154】

まず、１列目に設けられた発光素子Ｄ１ａ～Ｄ４ａ向けの複数の映像信号Ｄ＿１が順番に出力されるのに伴って、ゲート制御信号Ｇ＿１～Ｇ＿４が順番に一時的に立ち上がる（時刻ｔ４１～ｔ４４）。それにより、画素回路１５＿１～１５＿４（より詳細には、各画素回路のトランジスタＴＲ２１のゲート）には、それぞれの映像信号Ｄ＿１が供給される。

【0155】

画素回路１５＿１～１５＿４へのそれぞれの映像信号Ｄ＿１の供給が完了すると（即ち、ゲート制御信号Ｇ＿１～Ｇ＿４の全てが立ち下がると）、電圧制御回路１４は、ノードＮａ～ＮｄのうちノードＮａのみに対して接地電圧ＧＮＤを供給する（時刻ｔ４５～ｔ４６）。

【0156】

電圧制御回路１４からノードＮａに対する接地電圧ＧＮＤの供給が開始されると、ノードＮ＿１～Ｎ＿４には、それぞれ画素回路１５＿１～１５＿４からの定電流信号が供給され始める（時刻ｔ４５）。そして、ノードＮ＿１～Ｎ＿４には、それぞれの映像信号Ｄ＿１に応じた時分割期間中、定電流信号が供給され続ける（時刻ｔ４５～ｔ４６内の任意の範囲）。このとき、ノードＮ＿１～Ｎ＿４は、定電流信号が供給されている期間（時分割期間）においてＬＥＤ動作電圧のレベルに維持される。

【0157】

それにより、１列目に設けられた発光素子Ｄ１ａ～Ｄ４ａはそれぞれに割り当てられた時分割期間において発光する（時刻ｔ４５～ｔ４６内の任意の範囲）。

【0158】

その後、２列目に設けられた発光素子Ｄ１ｂ～Ｄ４ｂ向けの複数の映像信号Ｄ＿１が順番に出力されるのに伴って、ゲート制御信号Ｇ＿１～Ｇ＿４が順番に一時的に立ち上がる（時刻ｔ４６～ｔ４９）。それにより、画素回路１５＿１～１５＿４（より詳細には、各画素回路のトランジスタＴＲ２１のゲート）には、それぞれの映像信号Ｄ＿１が供給される。

【0159】

画素回路１５＿１～１５＿４へのそれぞれの映像信号Ｄ＿１の供給が完了すると（即ち、ゲート制御信号Ｇ＿１～Ｇ＿４の全てが立ち下がると）、電圧制御回路１４は、ノードＮａ～ＮｄのうちノードＮｂのみに対して接地電圧ＧＮＤを供給する（時刻ｔ５０～ｔ５１）。

【0160】

電圧制御回路１４からノードＮｂに対する接地電圧ＧＮＤの供給が開始されると、ノードＮ＿１～Ｎ＿４には、それぞれ画素回路１５＿１～１５＿４からの定電流信号が供給され始める（時刻ｔ５０）。そして、ノードＮ＿１～Ｎ＿４には、それぞれの映像信号Ｄ＿１に応じた時分割期間中、定電流信号が供給され続ける（時刻ｔ５０～ｔ５１内の任意の範囲）。このとき、ノードＮ＿１～Ｎ＿４は、定電流信号が供給されている期間（時分割期間）においてＬＥＤ動作電圧のレベルに維持される。

【0161】

それにより、２列目に設けられた発光素子Ｄ１ｂ～Ｄ４ｂはそれぞれに割り当てられた時分割期間において発光する（時刻ｔ５０～ｔ５１内の任意の範囲）。

【0162】

その後、３列目に設けられた発光素子Ｄ１ｃ～Ｄ４ｃ向けの複数の映像信号Ｄ＿１が順番に出力されるのに伴って、ゲート制御信号Ｇ＿１～Ｇ＿４が順番に一時的に立ち上がる（時刻ｔ５１～ｔ５４）。それにより、画素回路１５＿１～１５＿４（より詳細には、各画素回路のトランジスタＴＲ２１のゲート）には、それぞれの映像信号Ｄ＿１が供給される。

【0163】

画素回路１５＿１～１５＿４へのそれぞれの映像信号Ｄ＿１の供給が完了すると（即ち、ゲート制御信号Ｇ＿１～Ｇ＿４の全てが立ち下がると）、電圧制御回路１４は、ノードＮａ～ＮｄのうちノードＮｃのみに対して接地電圧ＧＮＤを供給する（時刻ｔ５５～ｔ５６）。

【0164】

電圧制御回路１４からノードＮｃに対する接地電圧ＧＮＤの供給が開始されると、ノードＮ＿１～Ｎ＿４には、それぞれ画素回路１５＿１～１５＿４からの定電流信号が供給され始める（時刻ｔ５５）。そして、ノードＮ＿１～Ｎ＿４には、それぞれの映像信号Ｄ＿１に応じた時分割期間中、定電流信号が供給され続ける（時刻ｔ５５～ｔ５６内の任意の範囲）。このとき、ノードＮ＿１～Ｎ＿４は、定電流信号が供給されている期間（時分割期間）においてＬＥＤ動作電圧のレベルに維持される。

【0165】

それにより、３列目に設けられた発光素子Ｄ１ｃ～Ｄ４ｃはそれぞれに割り当てられた時分割期間において発光する（時刻ｔ５５～ｔ５６内の任意の範囲）。

【0166】

その後、４列目に設けられた発光素子Ｄ１ｄ～Ｄ４ｄ向けの複数の映像信号Ｄ＿１が順番に出力されるのに伴って、ゲート制御信号Ｇ＿１～Ｇ＿４が順番に一時的に立ち上がる（時刻ｔ５６～ｔ５９）。それにより、画素回路１５＿１～１５＿４（より詳細には、各画素回路のトランジスタＴＲ２１のゲート）には、それぞれの映像信号Ｄ＿１が供給される。

【0167】

画素回路１５＿１～１５＿４へのそれぞれの映像信号Ｄ＿１の供給が完了すると（即ち、ゲート制御信号Ｇ＿１～Ｇ＿４の全てが立ち下がると）、電圧制御回路１４は、ノードＮａ～ＮｄのうちノードＮｄのみに対して接地電圧ＧＮＤを供給する（時刻ｔ６０～ｔ６１）。

【0168】

電圧制御回路１４からノードＮｄに対する接地電圧ＧＮＤの供給が開始されると、ノードＮ＿１～Ｎ＿４には、それぞれ画素回路１５＿１～１５＿４からの定電流信号が供給され始める（時刻ｔ６０）。そして、ノードＮ＿１～Ｎ＿４には、それぞれの映像信号Ｄ＿１に応じた時分割期間中、定電流信号が供給され続ける（時刻ｔ６０～ｔ６１内の任意の範囲）。このとき、ノードＮ＿１～Ｎ＿４は、定電流信号が供給されている期間（時分割期間）においてＬＥＤ動作電圧のレベルに維持される。

【0169】

それにより、４列目に設けられた発光素子Ｄ１ｄ～Ｄ４ｄはそれぞれに割り当てられた時分割期間において発光する（時刻ｔ６０～ｔ６１内の任意の範囲）。

【0170】

つまり、図１８の例では、１フィールドを構成する第１～第４のサブフィールドの期間のうち、第１のサブフィールドの期間中に１列目の発光素子Ｄ１ａ～Ｄ４ａを発光させ、第２のサブフィールドの期間中に２列目の発光素子Ｄ１ｂ～Ｄ４ｂを発光させ、第３のサブフィールドの期間中に３列目の発光素子Ｄ１ｃ～Ｄ４ｃを発光させ、第４のサブフィールドの期間中に４列目の発光素子Ｄ１ｄ～Ｄ４ｄを発光させている。

【0171】

ここで、本実施の形態では、複数の発光素子（例えば発光素子Ｄ１ａ～Ｄ１ｄ）に対して共通に設けられた画素回路（例えば画素回路１５＿１）が発光対象の発光素子を切り替えるためのスイッチを備える代わりに、パネル４１外に設けられた電圧制御回路１４が、これら複数の発光素子の何れかに対して選択的に基準電圧（接地電圧ＧＮＤ）を供給することによって発光対象の発光素子を切り替えている。それにより、表示装置４は、各画素回路に発光対象の発光素子を切り替えるためのスイッチを設ける必要が無くなるため、各画素回路の規模を増大させることなく、画素回路の数を低減させることができる。具体的には、本実施の形態では、複数の発光素子のそれぞれに個別に画素回路を設ける場合と比較して、画素回路の数をｓ分の１（本例では４分の１）程度にまで低減させることができる。また、それに伴って、データドライバ１２の規模、及び、データ線の本数を、ｓ分の１程度にまで低減させることができる。

【0172】

なお、電圧制御回路１４に共通に接続された発光素子Ｄ１ａ～Ｄ４ａ，Ｄ１ｂ～Ｄ４ｂ，Ｄ１ｃ～Ｄ４ｃ，Ｄ１ｄ～Ｄ４ｄは、何れも、１フィールドの期間中に少なくとも一度は発光するように制御されることが好ましい。それにより、表示データの欠落を防ぐことができる。

【0173】

このように、本実施の形態にかかる表示装置４は、表示装置１と同等程度の効果を奏することができる。本実施の形態では、複数の発光素子のそれぞれに個別に画素回路を設ける場合と比較して、画素回路の数をｓ分の１（本例では４分の１）程度にまで低減させることができる。また、それに伴って、データドライバ１２の規模、及び、データ線の本数を、ｓ分の１程度にまで低減させることができる。さらに、本実施の形態にかかる表示装置４では、行列状に設けられた複数の発光素子のうち同じ列に配置された複数の発光素子と、電圧制御回路１４と、が共通の電源ラインによって接続されている。それにより、電源ラインの配線が例えば縦方向（Ｙ軸方向）に直線的になるため、当該電源ラインの配線が容易になる。なお、各発光素子は、他の実施の形態の場合と同様に、逆向きに置き換えられても良い。

【0174】

本実施の形態では、４行分の発光素子群４６＿１～４６＿４に対して共通の電圧制御回路１４が設けられた場合を例に説明したが、これに限られない。１以上かつｍ以下の任意の整数行分の発光素子群４６に対して共通の電圧制御回路１４が設けられて良い。

【0175】

また、本実施の形態では、各画素回路１５＿１～１５＿４によって駆動される発光素子の数が４個である場合を例に説明したが、これに限られない。各画素回路１５＿１～１５＿４によって駆動される発光素子の数は、２以上かつｎ以下の任意の整数であって良い。

【0176】

また、ｍ行×ｎ列の行列状に設けられた複数の発光素子Ｄの各行には、ｓ列分の発光素子Ｄからなる発光素子群４６が複数構成されても良い。具体的には、例えば、ｎ＝８、ｓ＝４の場合、各行の１列目から４列目までの４個の発光素子Ｄによって一つの発光素子群４６が構成され、各行の５列目から８列目までの４個の発光素子Ｄによってもう一つの発光素子群４６が構成されても良い。このとき、各行に設けられた複数の発光素子群４６は、互いに異なる画素回路１５によって駆動される。

【0177】

さらに、本実施の形態では、複数の発光素子Ｄが何れも赤色（Ｒ）の発光素子である場合を例に説明したが、これに限られない。複数の発光素子Ｄは、何れも緑色（Ｇ）の発光素子であっても良いし、何れも青色（Ｂ）の発光素子であっても良いし、或いは、それぞれ３色（ＲＧＢ）のうちの任意の発光素子であっても良い。

【0178】

＜実施の形態５＞
図１９は、実施の形態５に係る表示装置５の構成例を示す図である。
表示装置５は、表示装置１と比較して、パネル１１の代わりにパネル５１を備える。パネル５１には、ｍ行かつｎ列の複数の赤色（Ｒ）の発光素子Ｄが設けられている。なお、図示されていないが、パネル５１には、複数の赤色（Ｒ）の発光素子Ｄに対応する複数の緑色（Ｇ）の発光素子Ｄ及び複数の青色（Ｂ）の発光素子Ｄも設けられている。以下では、特に断りが無い限り、図示された複数の赤色（Ｒ）の発光素子Ｄについて説明するが、図示しない複数の緑色（Ｇ）の発光素子Ｄ及び複数の青色（Ｂ）の発光素子Ｄについても、複数の赤色（Ｒ）の発光素子Ｄに採用される構成と同様の構成が採用される。

【0179】

表示装置５では、ｍ行×ｎ列の行列状に設けられた複数の発光素子Ｄによって、ｒ行分×ｓ列分の発光素子Ｄ（即ち、ｒ×ｓ個の発光素子Ｄ）からなる発光素子群５６が複数構成されている。図１９の例では、２行分×２列分の４個の発光素子Ｄからなる発光素子群５６が複数構成されている。なお、図１９には、複数の発光素子群５６の一部として、４個の発光素子群５６＿１～５６＿４が示されている。

【0180】

具体的には、１～２行目の１列目から２列目までの４個の発光素子Ｄ１ａ～Ｄ１ｄによって、発光素子群５６＿１が構成されている。また、３～４行目の１列目から２列目までの４個の発光素子Ｄ２ａ～Ｄ２ｄによって、発光素子群５６＿２が構成されている。また、１～２行目の３列目から４列目までの４個の発光素子Ｄ３ａ～Ｄ３ｄによって、発光素子群５６＿３が構成されている。また、３～４行目の３列目から４列目までの４個の発光素子Ｄ４ａ～Ｄ４ｄによって、発光素子群５６＿４が構成されている。

【0181】

また、図１９には、複数の画素回路１５の一部として、発光素子群５６＿１～５６＿４のそれぞれを駆動する画素回路１５＿１～１５＿４が示されている。

【0182】

電圧制御回路１４は、発光素子群５６＿１～５６＿４と、基準電源である接地電圧源ＧＮＤと、の間に設けられている。なお、本実施の形態では、電圧制御回路１４が、発光素子群５６＿１～５６＿４に対して共通に設けられている場合を例に説明する。

【0183】

より具体的には、発光素子群５６＿１を構成する発光素子Ｄ１ａ～Ｄ１ｄでは、それぞれのアノードが、ノードＮ＿１を介して画素回路１５＿１に接続され、それぞれのカソードが、ノードＮａ～Ｎｄを介して電圧制御回路１４に接続されている。また、発光素子群５６＿２を構成する発光素子Ｄ２ａ～Ｄ２ｄでは、それぞれのアノードが、ノードＮ＿２を介して画素回路１５＿２に接続され、それぞれのカソードが、ノードＮａ～Ｎｄを介して電圧制御回路１４に接続されている。また、発光素子群５６＿３を構成する発光素子Ｄ３ａ～Ｄ３ｄでは、それぞれのアノードが、ノードＮ＿３を介して画素回路１５＿３に接続され、それぞれのカソードが、ノードＮａ～Ｎｄを介して電圧制御回路１４に接続されている。また、発光素子群５６＿４を構成する発光素子Ｄ４ａ～Ｄ４ｄでは、それぞれのアノードが、ノードＮ＿４を介して画素回路１５＿４に接続され、それぞれのカソードが、ノードＮａ～Ｎｄを介して電圧制御回路１４に接続されている。

【0184】

電圧制御回路１４は、ノードＮａ～Ｎｄの何れかに対して選択的に接地電圧ＧＮＤを供給可能に構成されている。画素回路１５＿１～１５＿４は、ノードＮａ～Ｎｄの何れかに対して選択的に接地電圧ＧＮＤが供給されている状態で、映像信号Ｄ＿１に応じた時分割期間の定電流信号をノードＮ＿１，Ｎ＿２に供給し、かつ、映像信号Ｄ＿２に応じた時分割期間の定電流信号をノードＮ＿３，Ｎ＿４に供給することにより、各発光素子群５６＿１～５６＿４に設けられた複数（本例では４個）の発光素子の何れかを選択的に発光させる。

【0185】

例えば、電圧制御回路１４は、１フィールドを構成する４個のサブフィールドのうち、第１のサブフィールドの期間中にノードＮａに対して接地電圧ＧＮＤを供給することにより、各発光素子群５６＿１～５６＿４における１行目かつ１列目の発光素子（即ち、各発光素子群における左上の発光素子）Ｄ１ａ～Ｄ４ａを発光させる。また、電圧制御回路１４は、第２のサブフィールドの期間中にノードＮｂに対して接地電圧ＧＮＤを供給することにより、各発光素子群５６＿１～５６＿４における２行目かつ１列目の発光素子（即ち、各発光素子群における左下の発光素子）Ｄ１ｂ～Ｄ４ｂを発光させる。また、電圧制御回路１４は、第３のサブフィールドの期間中にノードＮｃに対して接地電圧ＧＮＤを供給することにより、各発光素子群５６＿１～５６＿４における１行目かつ２列目の発光素子（即ち、各発光素子群における右上の発光素子）Ｄ１ｃ～Ｄ４ｃを発光させる。また、電圧制御回路１４は、第４のサブフィールドの期間中にノードＮｄに対して接地電圧ＧＮＤを供給することにより、各発光素子群５６＿１～５６＿４における２行目かつ２列目の発光素子（即ち、各発光素子群における右下の発光素子）Ｄ１ｄ～Ｄ４ｄを発光させる。

【0186】

表示装置５のその他の構成については、表示装置１の場合と同様であるため、その説明を省略する。

【0187】

（タイミングチャート）
図２０は、表示装置５の動作を示すタイミングチャートである。なお、図２０の例では、１フィールドが、各発光素子群５６＿１～５６＿４に設けられた発光素子の数と同じ４個のサブフィールドによって構成されている。例えば、時刻ｔ７１～ｔ８３の１フィールドは、時刻ｔ７１～ｔ７４の第１のサブフィールド、時刻ｔ７４～ｔ７７の第２のサブフィールド、時刻ｔ７７～ｔ８０の第３のサブフィールド、及び、時刻ｔ８０～ｔ８３の第４のサブフィールドによって構成されている。以下、詳細に説明する。

【0188】

まず、発光素子Ｄ１ａ，Ｄ３ａ向けの映像信号Ｄ＿１，Ｄ＿２が出力されるのに伴って、ゲート制御信号Ｇ＿１が一時的に立ち上がり（時刻ｔ７１）、続けて、発光素子Ｄ２ａ，Ｄ４ａ向けの映像信号Ｄ＿１，Ｄ＿２が出力されるのに伴って、ゲート制御信号Ｇ＿２が一時的に立ち上がる（時刻ｔ７２）。それにより、画素回路１５＿１～１５＿４（より詳細には、各画素回路のトランジスタＴＲ２１のゲート）には、それぞれの映像信号が供給される。

【0189】

画素回路１５＿１～１５＿４へのそれぞれの映像信号の供給が完了すると（即ち、ゲート制御信号Ｇ＿１～Ｇ＿４の全てが立ち下がると）、電圧制御回路１４は、ノードＮａ～ＮｄのうちノードＮａのみに対して接地電圧ＧＮＤを供給する（時刻ｔ７３～ｔ７４）。

【0190】

電圧制御回路１４からノードＮａに対する接地電圧ＧＮＤの供給が開始されると、ノードＮ＿１～Ｎ＿４には、それぞれ画素回路１５＿１～１５＿４からの定電流信号が供給され始める（時刻ｔ７３）。そして、ノードＮ＿１～Ｎ＿４には、それぞれの映像信号に応じた時分割期間中、定電流信号が供給され続ける（時刻ｔ７３～ｔ７４内の任意の範囲）。このとき、ノードＮ＿１～Ｎ＿４は、定電流信号が供給されている期間（時分割期間）においてＬＥＤ動作電圧のレベルに維持される。

【0191】

それにより、発光素子Ｄ１ａ～Ｄ４ａはそれぞれに割り当てられた時分割期間において発光する（時刻ｔ７３～ｔ７４内の任意の範囲）。

【0192】

その後、発光素子Ｄ１ｂ，Ｄ３ｂ向けの映像信号Ｄ＿１，Ｄ＿２が出力されるのに伴って、ゲート制御信号Ｇ＿１が一時的に立ち上がり（時刻ｔ７４）、続けて、発光素子Ｄ２ｂ，Ｄ４ｂ向けの映像信号Ｄ＿１，Ｄ＿２が出力されるのに伴って、ゲート制御信号Ｇ＿２が一時的に立ち上がる（時刻ｔ７５）。それにより、画素回路１５＿１～１５＿４（より詳細には、各画素回路のトランジスタＴＲ２１のゲート）には、それぞれの映像信号が供給される。

【0193】

画素回路１５＿１～１５＿４へのそれぞれの映像信号の供給が完了すると（即ち、ゲート制御信号Ｇ＿１～Ｇ＿４の全てが立ち下がると）、電圧制御回路１４は、ノードＮａ～ＮｄのうちノードＮｂのみに対して接地電圧ＧＮＤを供給する（時刻ｔ７６～ｔ７７）。

【0194】

電圧制御回路１４からノードＮｂに対する接地電圧ＧＮＤの供給が開始されると、ノードＮ＿１～Ｎ＿４には、それぞれ画素回路１５＿１～１５＿４からの定電流信号が供給され始める（時刻ｔ７６）。そして、ノードＮ＿１～Ｎ＿４には、それぞれの映像信号に応じた時分割期間中、定電流信号が供給され続ける（時刻ｔ７６～ｔ７７内の任意の範囲）。このとき、ノードＮ＿１～Ｎ＿４は、定電流信号が供給されている期間（時分割期間）においてＬＥＤ動作電圧のレベルに維持される。

【0195】

それにより、発光素子Ｄ１ｂ～Ｄ４ｂはそれぞれに割り当てられた時分割期間において発光する（時刻ｔ７６～ｔ７７内の任意の範囲）。

【0196】

その後、発光素子Ｄ１ｃ，Ｄ３ｃ向けの映像信号Ｄ＿１，Ｄ＿２が出力されるのに伴って、ゲート制御信号Ｇ＿１が一時的に立ち上がり（時刻ｔ７７）、続けて、発光素子Ｄ２ｃ，Ｄ４ｃ向けの映像信号Ｄ＿１，Ｄ＿２が出力されるのに伴って、ゲート制御信号Ｇ＿２が一時的に立ち上がる（時刻ｔ７８）。それにより、画素回路１５＿１～１５＿４（より詳細には、各画素回路のトランジスタＴＲ２１のゲート）には、それぞれの映像信号が供給される。

【0197】

画素回路１５＿１～１５＿４へのそれぞれの映像信号の供給が完了すると（即ち、ゲート制御信号Ｇ＿１～Ｇ＿４の全てが立ち下がると）、電圧制御回路１４は、ノードＮａ～ＮｄのうちノードＮｃのみに対して接地電圧ＧＮＤを供給する（時刻ｔ７９～ｔ８０）。

【0198】

電圧制御回路１４からノードＮｃに対する接地電圧ＧＮＤの供給が開始されると、ノードＮ＿１～Ｎ＿４には、それぞれ画素回路１５＿１～１５＿４からの定電流信号が供給され始める（時刻ｔ７９）。そして、ノードＮ＿１～Ｎ＿４には、それぞれの映像信号に応じた時分割期間中、定電流信号が供給され続ける（時刻ｔ７９～ｔ８０内の任意の範囲）。このとき、ノードＮ＿１～Ｎ＿４は、定電流信号が供給されている期間（時分割期間）においてＬＥＤ動作電圧のレベルに維持される。

【0199】

それにより、発光素子Ｄ１ｃ～Ｄ４ｃはそれぞれに割り当てられた時分割期間において発光する（時刻ｔ７９～ｔ８０内の任意の範囲）。

【0200】

その後、発光素子Ｄ１ｄ，Ｄ３ｄ向けの映像信号Ｄ＿１，Ｄ＿２が出力されるのに伴って、ゲート制御信号Ｇ＿１が一時的に立ち上がり（時刻ｔ８０）、続けて、発光素子Ｄ２ｄ，Ｄ４ｄ向けの映像信号Ｄ＿１，Ｄ＿２が出力されるのに伴って、ゲート制御信号Ｇ＿２が一時的に立ち上がる（時刻ｔ８１）。それにより、画素回路１５＿１～１５＿４（より詳細には、各画素回路のトランジスタＴＲ２１のゲート）には、それぞれの映像信号が供給される。

【0201】

画素回路１５＿１～１５＿４へのそれぞれの映像信号の供給が完了すると（即ち、ゲート制御信号Ｇ＿１～Ｇ＿４の全てが立ち下がると）、電圧制御回路１４は、ノードＮａ～ＮｄのうちノードＮｄのみに対して接地電圧ＧＮＤを供給する（時刻ｔ８２～ｔ８３）。

【0202】

電圧制御回路１４からノードＮｄに対する接地電圧ＧＮＤの供給が開始されると、ノードＮ＿１～Ｎ＿４には、それぞれ画素回路１５＿１～１５＿４からの定電流信号が供給され始める（時刻ｔ８２）。そして、ノードＮ＿１～Ｎ＿４には、それぞれの映像信号に応じた時分割期間中、定電流信号が供給され続ける（時刻ｔ８２～ｔ８３内の任意の範囲）。このとき、ノードＮ＿１～Ｎ＿４は、定電流信号が供給されている期間（時分割期間）においてＬＥＤ動作電圧のレベルに維持される。

【0203】

それにより、発光素子Ｄ１ｄ～Ｄ４ｄはそれぞれに割り当てられた時分割期間において発光する（時刻ｔ８２～ｔ８３内の任意の範囲）。

【0204】

つまり、図２０の例では、１フィールドを構成する第１～第４のサブフィールドの期間のうち、第１のサブフィールドの期間中に各発光素子群における１行目かつ１列目の（即ち左上の）発光素子Ｄ１ａ～Ｄ４ａを発光させ、第２のサブフィールドの期間中に各発光素子群における２行目かつ１列目の（即ち左下の）発光素子Ｄ１ｂ～Ｄ４ｂを発光させ、第３のサブフィールドの期間中に各発光素子群における１行目かつ２列目の（即ち右上の）発光素子Ｄ１ｃ～Ｄ４ｃを発光させ、第４のサブフィールドの期間中に各発光素子群における２行目かつ２列目の（即ち右下の）発光素子Ｄ１ｄ～Ｄ４ｄを発光させている。

【0205】

ここで、本実施の形態では、複数の発光素子（例えば発光素子Ｄ１ａ～Ｄ１ｄ）に対して共通に設けられた画素回路（例えば画素回路１５＿１）が発光対象の発光素子を切り替えるためのスイッチを備える代わりに、パネル５１外に設けられた電圧制御回路１４が、これら複数の発光素子の何れかに対して選択的に基準電圧（接地電圧ＧＮＤ）を供給することによって発光対象の発光素子を切り替えている。それにより、表示装置５は、各画素回路に発光対象の発光素子を切り替えるためのスイッチを設ける必要が無くなるため、各画素回路の規模を増大させることなく、画素回路の数を低減させることができる。

【0206】

なお、電圧制御回路１４に共通に接続された発光素子Ｄ１ａ～Ｄ４ａ，Ｄ１ｂ～Ｄ４ｂ，Ｄ１ｃ～Ｄ４ｃ，Ｄ１ｄ～Ｄ４ｄは、何れも、１フィールドの期間中に少なくとも一度は発光するように制御されることが好ましい。それにより、表示データの欠落を防ぐことができる。

【0207】

このように、本実施の形態にかかる表示装置５は、表示装置３，４と同等程度の効果を奏することができる。なお、各発光素子は、他の実施の形態の場合と同様に、逆向きに置き換えられても良い。

【0208】

本実施の形態では、４個の発光素子群５６＿１～５６＿４に対して共通の電圧制御回路１４が設けられた場合を例に説明したが、これに限られない。任意の数の発光素子群５６に対して共通の電圧制御回路１４が設けられて良い。

【0209】

また、本実施の形態では、各画素回路１５＿１～１５＿４によって駆動される発光素子の数が４個である場合を例に説明したが、これに限られない。各画素回路１５＿１～１５＿４によって駆動される発光素子の数は、任意の数であって良い。

【0210】

さらに、本実施の形態では、複数の発光素子Ｄが何れも赤色（Ｒ）の発光素子である場合を例に説明したが、これに限られない。複数の発光素子Ｄは、何れも緑色（Ｇ）の発光素子であっても良いし、何れも青色（Ｂ）の発光素子であっても良いし、或いは、それぞれ３色（ＲＧＢ）のうちの任意の発光素子であっても良い。

【0211】

以上のように、上記実施の形態１～５にかかる表示装置は、複数の発光素子Ｄと、当該複数の発光素子Ｄに対して共通に設けられた画素回路１５と、複数の発光素子Ｄと基準電圧（接地電圧ＧＮＤ）との間に設けられ、複数の発光素子Ｄの何れかに対して選択的に基準電圧を供給することで当該複数の発光素子Ｄの何れかを選択的に発光させる電圧制御回路１４と、を備える。それにより、上記実施の形態１～５にかかる表示装置は、各画素回路に発光対象の発光素子Ｄを切り替えるためのスイッチを設ける必要が無くなるため、各画素回路の規模を増大させることなく、画素回路の数を低減させることができる。その結果、例えば、発光素子が高集積化された場合でも、画素回路のレイアウトが容易になる。

【0212】

上記実施の形態１～５では、電圧制御回路１４が、パネル１１，２１，３１，４１又は５１内の全ての画素回路に対して共通に設けられた場合を例に説明したが、これに限られない。例えば、電圧制御回路１４は、パネル内の一つの画素回路ごとに設けられても良いし、共通のデータ線に接続された複数の画素回路ごとに設けられても良い。

【0213】

上記の実施の形態の一部又は全部は、以下の付記のようにも記載されうるが、以下には限られない。

【0214】

（付記１）
ｍ（ｍは２以上の整数）行かつｎ（ｎは２以上の整数）列の行列状に配置された複数の発光素子と、
前記複数の発光素子のうち、同じ列のｒ（ｒは２～ｍの任意の整数）個の発光素子からなるｓ（ｓは２～ｎの任意の整数）個の発光素子群のそれぞれを駆動するｓ個の画素回路と、
前記ｓ個の発光素子群と、基準電源と、の間に設けられ、各前記発光素子群を構成するｒ個の発光素子の何れかに対して選択的に前記基準電源からの基準電圧を供給することにより、各前記発光素子群を構成するｒ個の発光素子の何れかを選択的に発光させる電圧制御回路と、
を備えた、表示装置。

【0215】

（付記２）
ｍ（ｍは２以上の整数）行かつｎ（ｎは２以上の整数）列の行列状に配置された複数の発光素子と、
前記複数の発光素子のうち、同じ行のｓ（ｓは２～ｎの任意の整数）個の発光素子からなるｒ（ｒは２～ｍの任意の整数）個の発光素子群のそれぞれを駆動するｒ個の画素回路と、
前記ｒ個の発光素子群と、基準電源と、の間に設けられ、各前記発光素子群を構成するｓ個の発光素子の何れかに対して選択的に前記基準電源からの基準電圧を供給することにより、各前記発光素子群を構成するｓ個の発光素子の何れかを選択的に発光させる電圧制御回路と、
を備えた、表示装置。

【0216】

（付記３）
ｍ（ｍは２以上の整数）行かつｎ（ｎは２以上の整数）列の行列状に配置された複数の発光素子と、
前記複数の発光素子のうち、ｒ（ｒは２～ｍの任意の整数）行かつｓ（ｓは２～ｎの任意の整数）列のｒ×ｓ個の発光素子からなる複数の発光素子群のそれぞれを駆動する複数の画素回路と、
前記複数の発光素子群と、基準電源と、の間に設けられ、各前記発光素子群を構成するｒ×ｓ個の発光素子の何れかに対して選択的に前記基準電源からの基準電圧を供給することにより、各前記発光素子群を構成するｒ×ｓ個の発光素子の何れかを選択的に発光させる電圧制御回路と、
を備えた、表示装置。

【符号の説明】

【0217】

１，１ａ，１ｂ 表示装置
２，２ａ，２ｂ 表示装置
３ 表示装置
４ 表示装置
５ 表示装置
１１ パネル
１２ データドライバ
１３ ゲートドライバ
１４ 電圧制御回路
２１ パネル
３１ パネル
４１ パネル
５１ パネル
１５，１５＿１～１５＿ｐ 画素回路
１５＿１ａ，１５＿１ｂ 画素回路
１６，１６＿１～１６＿ｐ 発光素子群
２６，２６＿１～２６＿３ 発光素子群
３６，３６＿１～３６＿４ 発光素子群
４６，４６＿１～４６＿４ 発光素子群
５６，５６＿１～５６＿４ 発光素子群
ＣＳ１，ＣＳ２ コンデンサ
Ｄ１ａ～Ｄ１ｆ 発光素子
Ｄ２ａ～Ｄ２ｃ 発光素子
Ｄ３ａ～Ｄ３ｃ 発光素子
Ｄ４ａ～Ｄ４ｄ 発光素子
Ｄ＿１～Ｄ＿４ データ線
Ｇ＿１～Ｇ＿ｐ 行走査線
ＴＲ１１，ＴＲ１２ トランジスタ
ＴＲ２１～ＴＲ２３ トランジスタ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】