IP Force 特許公報掲載プロジェクト 2022.1.31 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ エイブイエックス コーポレイションの特許一覧

(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-06-21
(45)【発行日】2024-07-01
(54)【発明の名称】低アスペクト比バリスタ
(51)【国際特許分類】
   H01C 7/10 20060101AFI20240624BHJP
   H01C 7/18 20060101ALI20240624BHJP
【FI】
H01C7/10
H01C7/18
【請求項の数】 14
(21)【出願番号】P 2020529267
(86)(22)【出願日】2018-11-30
(65)【公表番号】
(43)【公表日】2021-02-18
(86)【国際出願番号】 US2018063224
(87)【国際公開番号】W WO2019108885
(87)【国際公開日】2019-06-06
【審査請求日】2021-04-22
【審判番号】
【審判請求日】2023-06-06
(31)【優先権主張番号】62/593,340
(32)【優先日】2017-12-01
(33)【優先権主張国・地域又は機関】US
(73)【特許権者】
【識別番号】500047848
【氏名又は名称】キョーセラ・エイブイエックス・コンポーネンツ・コーポレーション
(74)【代理人】
【識別番号】100118902
【弁理士】
【氏名又は名称】山本 修
(74)【代理人】
【識別番号】100106208
【弁理士】
【氏名又は名称】宮前 徹
(74)【代理人】
【識別番号】100196508
【弁理士】
【氏名又は名称】松尾 淳一
(72)【発明者】
【氏名】カーク,マイケル
(72)【発明者】
【氏名】ベロリーニ,マリアンヌ
(72)【発明者】
【氏名】ラビンドラナータン,パラニアッパン
【合議体】
【審判長】河本 充雄
【審判官】中野 浩昌
【審判官】大橋 達也
(56)【参考文献】
【文献】特開平11-67585(JP,A)
【文献】特開2009-200364(JP,A)
【文献】特開平7-220908(JP,A)
【文献】特開2007-273820(JP,A)
【文献】特開2013-229558(JP,A)
(58)【調査した分野】(Int.Cl.,DB名)
H01C7/10
H01C7/18
(57)【特許請求の範囲】
【請求項1】
幅方向でオフセットされた対向する第1の側面と第2の側面、および長さ方向でオフセットされた対向する第1の端面と第2の端面を規定する長方形構造を有するバリスタであって、
対向する前記第1の端面に隣接した第1の端子と、
前記長さ方向で電極長を有し、前記幅方向で電極幅を有する第1の電極を含み、前記第1の電極は、前記第1の電極の前記電極幅に沿って前記第1の端子に接続される、第1の電極層と、
対向する前記第2の端面に隣接した第2の端子と、
前記長さ方向で電極長を有し、前記幅方向で電極幅を有する第2の電極を含み、前記第2の電極は、前記第2の電極の前記電極幅に沿って前記第2の端子に接続される、第2の電極層と
を備え、
前記第1の電極または前記第2の電極の少なくともいずれかは、1未満の電極アスペクト比を有し、
前記バリスタは、対向する前記第1の端面と前記第2の端面の間の前記長さ方向における全長、および対向する第1の側面と第2の側面の間の前記幅方向における全幅を有し、前記電極長は前記全長より短く、前記電極幅は前記全幅より短く、
前記バリスタは、1未満の全体アスペクト比を有し、
バリスタの制限電圧は、12ボルト未満である、バリスタ。
【請求項2】
前記第1の電極は、前記幅方向で重なり合い幅を有し、前記長さ方向で重なり合い長を有する重なり合い領域を規定するように前記幅方向と前記長さ方向の両方で前記第2の電極と重なり合い、
前記重なり合い領域は、1未満の重なり合いアスペクト比を有する、請求項1に記載のバリスタ。
【請求項3】
前記第1の電極または前記第2の電極のうちの少なくともいずれかは、T電極である、請求項1に記載のバリスタ。
【請求項4】
前記第1の端子は、前記バリスタの対向する前記第1の側面または対向する前記第2の側面のうちのいずれか一方に沿って前記第1の電極に接続される、請求項1に記載のバリスタ。
【請求項5】
前記第1の電極または前記第2の電極のうちの少なくとも1つは、対向する前記第1の側面または対向する前記第2の側面のうちのいずれか一方に到達する、請求項1に記載のバリスタ。
【請求項6】
幅方向でオフセットされた対向する第1の側面と第2の側面、および長さ方向でオフセットされた対向する第1の端面と第2の端面を規定する長方形構造を有するバリスタであって、
対向する前記第1の端面に隣接した第1の端子と、
前記第1の端子に接続された第1の電極であって、前記長さ方向で電極長を有し、前記幅方向で電極幅を有する第1の電極を含む第1の電極層と、
対向する前記第2の端面に隣接した第2の端子と、
前記第2の端子に接続された第2の電極であって、前記長さ方向で電極長を有し、前記幅方向で電極幅を有する第2の電極を含む第2の電極層と
を備え、
前記第2の電極は、前記幅方向で重なり合い幅を有し、前記長さ方向で重なり合い長を有する重なり合い領域に沿って前記第1の電極と重なり合い、
前記重なり合い領域は、1未満の重なり合いアスペクト比を有し、
前記バリスタは、対向する前記第1の端面と前記第2の端面の間の前記長さ方向における全長、および対向する第1の側面と第2の側面の間の前記幅方向における全幅を有し、前記電極長は前記全長より短く、前記電極幅は前記全幅より短く、
前記バリスタは、1未満の全体アスペクト比を有し、
バリスタの制限電圧は、12ボルト未満である、バリスタ。
【請求項7】
前記第1の電極または前記第2の電極のうちの少なくともいずれかは、T電極である、請求項に記載のバリスタ。
【請求項8】
前記第1の端子は、前記バリスタの対向する前記第1の側面または対向する前記第2の側面のうちのいずれか一方に沿って前記第1の電極に接続される、請求項に記載のバリスタ。
【請求項9】
前記第1の電極または前記第2の電極のうちの少なくとも1つは、対向する前記第1の側面または対向する前記第2の側面のうちのいずれか一方に到達する、請求項6に記載のバリスタ。
【請求項10】
幅方向でオフセットされた対向する第1の側面と第2の側面、および長さ方向でオフセットされた対向する第1の端面と第2の端面を規定する長方形構造を有するバリスタアレイであって、
対向する前記第1の端面に関連付けられた第1の端子と、
第1のセットの電極を含み、前記第1のセットの電極のそれぞれは、前記第1の端子に接続され、かつ前記長さ方向で電極長を有し、前記幅方向で電極幅を有する第1の電極層と、
対向する前記第2の端面に関連付けられた第2の端子と、
第2のセットの電極を含み、前記第2のセットの電極のそれぞれは、前記第2の端子に接続され、かつ前記長さ方向で電極長を有し、前記幅方向で電極幅を有する第2の電極層と
を備え、
前記第1のセットの電極または前記第2のセットの電極のうちの少なくとも1つの電極は、1未満の電極アスペクト比を有し、
前記バリスタアレイは、対向する前記第1の端面と前記第2の端面の間の前記長さ方向における全長、および対向する前記第1の側面と前記第2の側面の間の前記幅方向における全幅を有し、前記電極長は前記全長より短く、前記電極幅は前記全幅より短く、
前記バリスタアレイは、1未満の全体アスペクト比を有し、
前記バリスタアレイの前記第1の端子と前記第2の端子との間の制限電圧は、12ボルト未満である、バリスタアレイ。
【請求項11】
前記第1のセットの電極のうちの前記電極のうちの少なくとも1つは、前記幅方向で重なり合い幅を有し、前記長さ方向で重なり合い長を有する重なり合い領域を規定するように前記長さ方向および前記幅方向で前記第2のセットの電極のうちの前記電極のうちの少なくとも1つと重なり合い、
前記重なり合い領域は、1未満の重なり合いアスペクト比を有する、請求項10に記載のバリスタアレイ。
【請求項12】
前記第1のセットの電極または前記第2のセットの電極のうちの少なくともいずれかは、T電極である、請求項10に記載のバリスタアレイ。
【請求項13】
前記第1の端子は、前記バリスタの対向する前記第1の側面または対向する前記第2の側面のうちのいずれか一方に沿って前記第1の電極に接続される、請求項10に記載のバリスタアレイ。
【請求項14】
前記第1のセットの電極または前記第2のセットの電極のうちの少なくともいずれかは、対向する前記第1の側面または対向する前記第2の側面のうちのいずれか一方に到達する、請求項10に記載のバリスタアレイ。
【発明の詳細な説明】
【技術分野】
【0001】
関連出願の相互参照
本出願は、参照により全体が本明細書に組み込まれている、2017年12月1日の出願日を有する米国仮特許出願第62/593,340号明細書の出願の利益を主張するものである。
【0002】
本主題は、一般に、回路基板上に実装されるように構成された電子構成要素に関し、より詳細には、バリスタおよびバリスタアレイに関する。
【背景技術】
【0003】
多層セラミックキャパシタまたは多層セラミックバリスタなどの多層セラミックデバイスは、通常、複数の積層された誘電体電極層を有して構成される。製造中、層は、しばしば、プレス加工されて、垂直に積層された構造に形成されることが可能である。多層セラミックデバイスは、単一の電極を含むこと、または複数の電極をアレイにおいて含むことが可能である。
【0004】
バリスタは、電圧依存の非線形抵抗器であり、サージを吸収する電極、アレスタ、および電圧安定化装置として使用されてきた。バリスタは、例えば、デリケートな電子構成要素と並列に接続されてよい。バリスタの非線形抵抗応答は、しばしば、制限電圧として知られるパラメータによって特徴づけられる。バリスタの制限電圧未満の印加された電圧に関して、バリスタは、一般に、非常に高い抵抗を有し、それ故、開回路と類似した作用をする。しかし、バリスタが、バリスタの制限電圧を超える電圧にさらされたとき、バリスタの抵抗が減少し、したがってバリスタは、短絡とより類似した作用をして、バリスタを通る電流のより大きい流れを可能にする。この非線形応答が、デリケートな電子構成要素を保護すべく電流サージをデリケートな電子回路からそれるように分流させるのに使用されてよい。
【発明の概要】
【発明が解決しようとする課題】
【0005】
しばらくの間、様々な電子回路の設計は、小型化に向かう一般的な業界の傾向によって駆り立てられてきた。電子回路の小型化は、より低い動作電流、および電流サージに対するより低い耐久性をもたらしている。それ故、低い制限電力を有する小型バリスタアレイが望ましい。
【課題を解決するための手段】
【0006】
本発明の一実施形態によれば、幅方向でオフセット(offset)された対向する第1の側面と第2の側面、および長さ方向でオフセットされた対向する第1の端面と第2の端面を規定する長方形構造を有するバリスタが開示される。バリスタは、対向する第1の端面に隣接した第1の端子と、長さ方向で電極長を有し、幅方向で電極幅を有する第1の電極を含む第1の電極層とを備える。第1の電極は、第1の電極の電極幅に沿って第1の端子に接続される。また、バリスタは、対向する第2の端面に隣接した第2の端子と、長さ方向で電極長を有し、幅方向で電極幅を有する第2の電極を含む第2の電極層とを備えもする。第2の電極は、第2の電極の電極幅に沿って第2の端子に接続される。第1の電極または第2の電極の少なくともいずれかが、約1未満の電極アスペクト比を有してよい。
【0007】
本発明の別の実施形態によれば、幅方向でオフセットされた対向する第1の側面と第2の側面、および長さ方向でオフセットされた対向する第1の端面と第2の端面を規定する長方形構造を有するバリスタが提供される。バリスタは、対向する第1の端面に隣接した第1の端子と、第1の電極を含む第1の電極層とを備える。第1の電極は、第1の端子に接続される。バリスタは、対向する第2の端面に隣接した第2の端子と、第2の電極を含む第2の電極層とを備える。第2の電極は、第2の端子に接続される。第2の電極は、重なり合う領域に沿って第1の電極と重なり合う。重なり合う領域は、約1未満の重なり合いアスペクト比を有する。
【0008】
本発明の別の実施形態によれば、幅方向でオフセットされた対向する第1の側面と第2の側面、および長さ方向でオフセットされた対向する第1の端面と第2の端面を規定する長方形構造を有するバリスタアレイが提供される。バリスタアレイは、対向する第1の端面に関連付けられた第1の端子と、第1のセットの電極を含む第1の電極層とを備える。第1のセットの電極のそれぞれが、第1の端子に接続され、それぞれが、長さ方向で電極長を有し、幅方向で電極幅を有する。バリスタアレイは、対向する第2の端面に関連付けられた第2の端子と、第2のセットの電極を含む第2の電極層とを備える。第2のセットの電極のそれぞれが、第2の端子に接続され、長さ方向で電極長を有し、幅方向で電極幅を有する。第2のセットの電極または第1のセットの電極のうちの電極のうちの少なくとも1つが、約1未満の電極アスペクト比を有する。
【0009】
当業者に向けられた、最良の形態を含む、本主題の完全で、実現可能にする開示が、添付の図を参照する本明細書において提示される。
【図面の簡単な説明】
【0010】
図1A】本開示の態様によるバリスタの一実施形態の断面図である。
図1B図1Aのバリスタの層の上面図である。
図1C】端子なしに示される図1Aのバリスタの透視図である。
図1D】端子を有して示される図1Aのバリスタの透視図である。
図2A】本開示の態様によるバリスタのT電極実施形態の断面図である。
図2B図2Aのバリスタの層の上面図である。
図2C】端子なしに示される図2Aのバリスタの透視図である。
図2D】端子を有して示される図2Aのバリスタの透視図である。
図3A図1A図1Dに示される実施形態によるペアの誘電体層の間の重なり合う領域を示す図である。
図3B図2A図2Dに示される実施形態によるペアの誘電体層の間の重なり合う領域を示す図である。
図4図1A図1Dに示される実施形態による複数の誘電体電極層の製造に関するパネルレイアウトを示す図である。
図5図2A図2Dに示される実施形態による複数の誘電体電極層の製造に関するパネルレイアウトを示す図である。
図6】本開示の態様によるバリスタアレイを示す図である。
図7】本開示の態様によるバリスタの制限電圧を試験するのに使用される例示的な電流波を示す図である。
図8】本開示の態様によるバリスタの制限電圧の例示的な試験中の電流および電圧を示す図である。
【発明を実施するための形態】
【0011】
本明細書および添付の図面のすべてにわたる参照符号の繰返しの使用は、本主題の同一の、もしくは類似した特徴、電極、またはステップを表すことを意図している。
本開示は、例示的な実施形態の説明に過ぎず、例示的な構成において実施される、本主題のより広い態様を限定することは意図していないことが当業者には理解されよう。
【0012】
一般に、本開示は、より低い制限電圧を有するバリスタおよびバリスタアレイを対象とする。一般に、バリスタのアクティブ抵抗(active resistance)を小さくすることが、より低い制限電圧をもたらすことが可能である。例えば、バリスタを形成するのに使用される材料の特性、ならびにバリスタおよびバリスタの電極の寸法を含め、多くの要因がバリスタのアクティブ抵抗に寄与することが可能である。
【0013】
バリスタは、複数の交互する誘電体層を含んでよく、各層が、電極を含んでよい。誘電体層は、一緒にプレス加工されて、一体構造を形成すべく焼結されてよい。誘電体層は、例えば、チタン酸バリウム、酸化亜鉛、または他の任意の適切な誘電材料などの任意の適切な誘電材料を含んでよい。誘電材料の電圧依存の抵抗をもたらす、または強化する様々な添加物が誘電材料に含められてよい。例えば、一部の実施形態において、添加物は、コバルトの酸化物、ビスマスの酸化物、マンガンの酸化物、またはその組合せを含んでよい。一部の実施形態において、添加物は、ガリウムの酸化物、アルミニウムの酸化物、アンチモンの酸化物、クロムの酸化物、チタンの酸化物、鉛の酸化物、バリウムの酸化物、ニッケルの酸化物、バナジウムの酸化物、スズの酸化物、またはその組合せを含んでよい。誘電材料は、約0.5モルパーセントから約3モルパーセントに及ぶ範囲の添加剤でドープされてよく、一部の実施形態において、約1モルパーセントから約2モルパーセントに及ぶ範囲の添加剤でドープされてよい。誘電材料の平均結晶粒径(average grain size)が、誘電材料の非線形特性に寄与することが可能である。一部の実施形態において、平均結晶粒径は、約10ミクロンから100ミクロンに及ぶ範囲のことが可能であり、一部の実施形態において、約20ミクロンから80ミクロンに及ぶ範囲であることが可能である。また、バリスタは、2つの端子を含んでもよく、各電極が、それぞれの端子に接続されてよい。電極は、電極の長さに沿って、および/または電極と端子の間の接続において抵抗をもたらしてよい。
【0014】
使用される特定の構成にかかわらず、本発明者らは、電極および/または全体的な寸法のアスペクト比に対する選択的な管理を通じて、より低い制限電圧を示すバリスタが実現されることが可能であることを見出した。例えば、一部の実施形態において、少なくとも1つの電極が、電極の長さを電極の幅で割ったものとして定義されるアスペクト比を有してよい。一部の実施形態において、少なくとも1つの電極の電極アスペクト比は、1未満である。例えば、一部の実施形態において、電極アスペクト比は、約0.05より大きく、かつ1未満であってよく、一部の実施形態において、約0.1より大きく、かつ約0.9未満であってよく、一部の実施形態において、約0.2より大きく、かつ約0.8未満であってよく、一部の実施形態において、約0.3より大きく、かつ約0.7未満であってよい。
【0015】
一部の実施形態において、電極は、長さ方向および幅方向で重なり合ってよく、またはインターリーブしてよい。また、電極の間の重なり合う領域のサイズおよび形状が、バリスタのアクティブ抵抗に影響することもあり、それ故、制限電圧に影響することもある。重なり合う領域は、重なり合う領域の幅で割った重なり合う領域の長さとして定義される重なり合いアスペクト比を有してよい。一部の実施形態において、重なり合いアスペクト比は、1未満であってよい。例えば、一部の実施形態において、重なり合いアスペクト比は、約0.05より大きく、かつ1未満であってよく、一部の実施形態において、約0.1より大きく、かつ約0.9未満であってよく、一部の実施形態において、約0.2より大きく、かつ約0.8未満であってよく、一部の実施形態において、約0.3より大きく、かつ約0.7未満であってよい。
【0016】
本開示の態様によれば、一部の実施形態において、バリスタまたはバリスタアレイが、バリスタまたはバリスタアレイの幅で割ったバリスタまたはバリスタアレイの長さとして定義される全体的なアスペクト比を有してよい。一部の実施形態において、全体的なアスペクト比は、1未満であってよい。例えば、一部の実施形態において、全体的なアスペクト比は、約0.05より大きく、かつ1未満であってよく、一部の実施形態において、約0.1より大きく、かつ約0.9未満であってよく、一部の実施形態において、約0.2より大きく、かつ約0.8未満であってよく、一部の実施形態において、約0.3より大きく、かつ約0.7未満であってよい。
【0017】
一部の実施形態において、本開示の態様によるバリスタまたはバリスタアレイが、40ボルト未満の制限電圧を有してよい。例えば、一部の実施形態において、バリスタ10が、約1ボルトから約24ボルトに及ぶ範囲の制限電圧を有してよく、一部の実施形態において、約2ボルトから約12ボルトに及ぶ範囲の制限電圧を有してよく、一部の実施形態において、約3ボルトから約8ボルトに及ぶ範囲の制限電圧を有してよく、一部の実施形態において、約4ボルトから約6ボルトに及ぶ範囲の制限電圧を有してよい。
【0018】
次に図を参照して、本開示の例示的な実施形態が次に詳細に説明される。図1A図1Dが、本開示の態様によるバリスタ10の一実施形態を示す。図1Aは、バリスタ10の一実施形態の様々な層を示す概略断面図である。一実施形態において、バリスタ10は、例えば、前述したとおり、セラミック誘電材料で作られた複数の全体的に平面的な誘電体層を含んでよい。
【0019】
図1Aを参照すると、バリスタ10が、交互する第1の層12と第2の層14を含んでよい。各第1の層12が、第1の端子17に接続された第1の電極16を含んでよく、各第2の層14が、第2の端子19に接続された第2の電極18を含んでよい。電極16、18は、パラジウム、銀、白金、銅などの導体から形成されてよく、または誘電体層上に印刷されることが可能な別の適切な導体から形成されてよい。
【0020】
また、バリスタ10は、上側誘導体層20と、下側誘導体層22とを含んでもよい。一部の実施形態において、上側誘導体層20、および下側誘導体層22のうちの1つまたは複数が、ダミー電極24を含んでよい。バリスタ10は、単一の上側誘導体層20と、単一の下側誘導体層22とを有するものとして示されるが、本開示の範囲を逸脱することなく、任意の適切な数の上側誘導体層20または下側誘導体層22が使用されることが可能であることを理解されたい。さらに、一部の実施形態において、上側誘導体層20および下側誘導体層22は、ダミー電極24をまったく含まなくてよく、電極をまったく含まなくてもよい。
【0021】
また、本開示は、いずれの特定の数の誘電体電極層にも限定されないことも理解されたい。例えば、一部の実施形態において、バリスタ10が、2つ以上の誘電体電極層、4つ以上の誘電体電極層、8つ以上の誘電体電極層、10以上の誘電体電極層、20以上の誘電体電極層、30以上の誘電体電極層、または任意の適切な数の誘電体電極層を含んでよい。
【0022】
図1Cおよび図1Dを参照すると、バリスタ10が、第1の端面26を有してよい。図1Cおよび図1Dの観点から示されないものの、バリスタ10は、第1の端面26に対向し、長さ方向34でオフセットされた第2の端面27を含んでよいことを理解されたい。また、バリスタ10は、第1の側面28を有してもよく、図1Cおよび図1Dの観点から示されないものの、バリスタは、第1の側面28に対向し、幅方向30でオフセットされた第2の側面29を含んでよいことを理解されたい。
【0023】
図1Bは、バリスタ10の第1の層12を示す。一部の実施形態において、層12、14、および電極16、18はそれぞれ、全体的に長方形の形状を有してよい。各電極16、18は、長さ方向34で長さ36を有してよく、幅方向30でそれぞれの幅38を有してよい。
【0024】
図1Cは、一切端子を有しないバリスタ10を示す。上記のとおり、一部の実施形態において、バリスタ10の上側層22は、ダミー電極24を含んでよい。第1の電極16のエッジは、第1の端面26まで延びてよい。図1Dを参照すると、バリスタ10が、バリスタ10の内部電極16、18をプリント回路基板に結合するための端子構造を含んでよい。端子構造は、第1の端子17と、第2の端子19とを含んでよい。第1の端子17および第2の端子19は、白金、銅、パラジウム-銀、または他の適切な導体材料の金属化層を含んでよい。スパッタリングなどの典型的な処理技法によって施された、クロム/ニッケル層とその後に続く銀/鉛層が、端子構造のための外側導体層として使用されることが可能である。
【0025】
図1Dに示されるとおり、第1の端子17が、第1の端子17が第1の電極16に電気的に接続されるようにバリスタ10の第1の端面26上に配置されてよい。第1の電極16が、バリスタ10の第1の端面26まで延びて、第1の端子17に接続されてよい。さらに、第2の端子19が、バリスタの第2の端面27上に配置されてよく、第2の電極18が、バリスタ10の第2の端面27まで延びて、第2の端子19に接続されてよい。
【0026】
上記のとおり、上側誘電体層20および/または下側誘電体層22が、ダミー電極24を含んでよい。一部の実施形態において、ダミー電極24は、端子17、19に対する電気接続を向上させることが可能である。例えば、ダミー電極24が端子17、19の一部を形成し、各端子17、19が、バリスタ10のそれぞれの終端に巻き付くように、端子材料が、第1の端面26、および第2の端面27に沿って堆積させられてよい。一部の実施形態において、端子17、19は、端子17、19がバリスタ10の各終端に巻き付くように、ダミー電極24の上に堆積させられてよく、またはダミー電極24の上にそれ以外で形成されてよい。しかし、他の実施形態において、バリスタ10は、ダミー電極24をまったく含まなくてよく、端子17、19は、バリスタ10の上面および下面に沿って配置されなくてよい。例えば、一部の実施形態において、端子は、第1の端面26上、および第2の端面27上だけに配置されてよい。
【0027】
図1Dを参照すると、バリスタ10が、長さ方向34で全長40を有してよく、幅方向30で全幅42を有してよい。全長40および/または全幅42は、端子17、19を含んでよい。
【0028】
図2A図2Dを参照すると、別の実施形態において、電極16、18のうちの少なくとも1つが、T電極として構成されてよい。この実施形態は、それ以外、図1A図1Dに示される実施形態と類似したように全体的に構成されてよい。T電極は、対向する2つの側部エッジと、終端エッジとを有する突出部分54を有してよい。また、T電極は、1つまたは複数の肩部分56を有してもよい。図2A図2Dを参照すると、第1の端子17が、バリスタ10の第1の側面28または第2の側面29のうちの少なくとも1つに沿って第1の電極16に接続されてよい。
【0029】
本開示の態様によれば、T電極構成は、より低いアクティブ抵抗をもたらすことが可能であり、それ故、より低い制限電圧をもたらすことが可能である、電極16、18と端子17、19の間の向上した電気接続をもたらすことが可能である。図2Bおよび図2Cに示されるとおり、この実施形態において、電極16は、第1の側面28または第2の側面29のうちの少なくとも1つにまで延びてよい。例えば、肩部分56の一方が、第1の側面28と交差してよく、肩部分56の他方が、第2の側面29と交差してよい。各肩部分56は、肩部分56が第1の側面28と第2の側面29のうちの1つを延長する辺長58を規定してよい。図2Dに示されるとおり、一部の実施形態において、端子17、19は、端子17、19が側面28、29に沿ってそれぞれの電極16、18に電気的に接続されるように、第1の側面28および/または第2の側面29の一部分に沿って形成されてよい。一部の実施形態において、バリスタ10の全長40をバリスタ10の辺長58で割った辺長比が、約2.5から約10に及ぶ範囲であってよく、一部の実施形態において、約3から約10に及ぶ範囲であってよく、一部の実施形態において、約4から約10に及ぶ範囲であってよく、一部の実施形態において、約5から約10に及ぶ範囲であってよい。
【0030】
電極16、18は、図1Aおよび図2Aに示されるとおり、重なり合ってよく、またはインターリーブしてよい。このことをよりよく例示すべく、図3Aおよび図3Bが、第2の誘電体層14上に積み重ねられた第1の誘電体層12を示す。図3Aは、図1A図1Dに示される長方形の電極構成を示す。図3Aおよび図3Bにおいて、第1の層12は、重なり合う領域60が第1の電極16のクロスハッチングパターンと第2の電極18のクロスハッチングパターンの組合せとして示されるように部分的に透明であるものとして示される。重なり合う領域は、幅方向30で幅62を有してよく、長さ方向34で長さ64を有してよい。
【0031】
一般に、低い抵抗を有するバリスタは、低い制限電圧をもたらす。バリスタ10の様々な構成要素の幾何学的構成および材料特性などの、多くの要因が、バリスタのアクティブ抵抗に寄与することが可能である。例えば、電極16、18が、電極16、18の長さに沿って抵抗をもたらしてよい。同様に、電極16、18と端子17、19の間の接続が、抵抗をもたらしてよい。一部の実施形態において、少なくとも1つの電極12が、長さ36を幅38で割ったものとして定義される電極アスペクト比を有してよい。前述したとおり、一部の実施形態において、電極アスペクト比は、約1未満であってよい。
【0032】
また、電極16、18の間の重なり合う領域60の形状が、バリスタ10のアクティブ抵抗に影響することもあり、それ故、バリスタ10の制限電圧に影響することもある。一部の実施形態において、重なり合う領域60は、重なり合い長64を重なり合い幅62で割ったものとして定義される重なり合いアスペクト比を有してよい。前述したとおり、一部の実施形態において、重なり合いアスペクト比は、約1未満であってよい。
【0033】
また、バリスタ10の全体形状が、バリスタ10のアクティブ抵抗に影響することもあり、それ故、バリスタ10の制限電圧に影響することもある。バリスタ10は、バリスタ10の全長40をバリスタ10の全幅42で割ったものとして定義される全体アスペクト比を有してよい。前述したとおり、一部の実施形態において、全体アスペクト比は、約1未満であってよい。
【0034】
図4は、図1および図2に示されるバリスタ10の実施形態による複数の誘電体電極層12の製造に関するパネルレイアウト66を示す。電極16、18は、任意の適切な印刷技法を使用して誘電材料の薄板上に印刷されてよい。例えば、電極インクを用いたシルクスクリーン印刷が、使用されてよい。個々の誘電体電極層12、14が、バリスタ10を形成するように積み重ねられてよく、ダイシングされてよく、プレス加工されてよく、および/または焼結されてよい。例えば、ギロチンが、1つまたは複数の縦の切断線68、および1つまたは複数の横の切断線70に沿ってなど、積層された薄板をダイシングするように構成されてよい。
【0035】
図5は、図2A図2Dに示されるバリスタ10の実施形態による複数の誘電体電極層12の製造に関するパネルレイアウト66を示す。前述した印刷技法および切断技法が使用されてよい。上記のとおり、積層された薄板が、1つまたは複数の縦の切断線68、および1つまたは複数の横の切断線68に沿って切断されてよい。
【0036】
図4および図5は、3×2電極配置で6つの電極16、17を有するパネルレイアウト66を示すものの、他の実施形態において、パネルレイアウト66は、他の数および配置の電極を含んでよい。例えば、一部の実施形態において、パネルレイアウト66は、2ないし1000の電極を含んでよく、一部の実施形態において、10ないし100の電極を含んでよく、一部の実施形態において、20ないし50の電極を含んでよい。しかし、任意の適切な数の電極が、パネルレイアウト66上に印刷されてよい。
【0037】
図6を参照すると、一部の実施形態において、複数のバリスタを含むバリスタアレイ100が形成されてよい。一部の実施形態において、バリスタアレイ100は、3つのバリスタを含んでよい。バリスタアレイ100は、4ペアの交互する層12、14を含んでよく、層12、14のそれぞれが、バリスタごとに3つの電極16、18を提供してよい。図6に示されるバリスタアレイ10は、図1A図1Dに示される長方形の電極16、18、および/または図2A図2Dに示されるT電極を含んでよい。バリスタアレイ100は、図1図4に示される単一のバリスタ実施形態に関して説明されたのと類似した様態で製造されてよい。例えば、電極インクが、積層された薄板上に印刷されてよい(例えば、シルクスクリーンを使用して)。一部の実施形態において、図4および/または図5に示されるパネルレイアウト66が、使用されてよい。前述したとおり、個々の誘電体電極層12、14が、バリスタアレイ100を形成するように積み重ねられてよく、ダイシングされてよく、プレス加工されてよく、および/または焼結されてよい。
【0038】
バリスタアレイ100は、長さ方向34で全長102を有してよく、幅方向30で全幅104を有してよい。バリスタアレイ100は、全幅104を全長102で割ったものとして定義される全体アスペクト比を有してよい。前述したとおり、一部の実施形態において、全体アスペクト比は、約1未満であってよい。
【0039】
電圧過渡現象または電圧サージが生じると、電極16、18の2つ以上の間で電流が流れることが可能である。このことが、回路基板の他の1つまたは複数の構成要素に電流が流れることを防止して、回路基板上の他の構成要素を損傷から保護することが可能である。本明細書において説明されるバリスタ10および/またはバリスタアレイ100は、自動車アプリケーションに特に適していることが可能である。他のアプリケーションは、ディファレンシャルモードとコモンモードの両方の過渡電圧サージ保護のためのサージ保護を提供することを含んでよい。
【0040】
本発明は、以下の実施例を参照してよりよく理解されることが可能である。
【0041】
実施例
当技術分野において知られているとおり、電子デバイスのケースサイズは、4数字コード(例えば、XXYY)として表現されてよく、ここで、最初の2つの数字(XX)は、ミリメートル単位の(または1/1000インチ単位の)デバイスの長さであり、最後の2つの数字(YY)は、ミリメートル単位の(または1/1000インチ単位の)デバイスの幅である。例えば、一般的なメートル法ケースサイズは、2012、1608、0603を含んでよい。本開示の態様によれば、「逆幾何学(reverse geometry)」バリスタが、提供されてよい。例えば、逆幾何学1220メートル法ケースサイズバリスタが、提供されてよい(12ミリメートルの長さ、および20ミリメートルの幅を有する)。逆幾何学1220メートル法ケースサイズバリスタは、従来の2012メートル法ケースサイズバリスタ(20ミリメートルの長さ、および12ミリメートルの幅を有する)と比べて「逆転」されていてよい。逆幾何学1220メートル法ケースサイズバリスタは、例えば、全体的に長方形の電極を有してよい。そのような逆幾何学バリスタは、約0.78の電極アスペクト比を有してよい。一部の実施形態において、逆幾何学1220メートル法ケースサイズバリスタは、T電極を含んでよい。そのような逆幾何学バリスタは、約0.49の電極アスペクト比を有してよい。前述の逆幾何学1220バリスタのそれぞれは、約0.48のそれぞれの重なり合いアスペクト比と、約0.67のそれぞれの全体アスペクト比を有してよい。
【0042】
本開示の態様による逆幾何学バリスタの他の実施例は、逆幾何学0816バリスタ、および逆幾何学0603バリスタを含んでよい。これらのバリスタのそれぞれは、長方形の電極および/またはT電極を有して構成されてよい。
【0043】
試験方法
以下のセクションは、様々なバリスタ特性を測定すべくバリスタを試験するための例示的な方法を提供する。
【0044】
バリスタの制限電圧は、Keithley 2400(R)シリーズのソースメジャーユニット(SMU)、例えば、Keithley 2410-C(R)SMUを使用して測定されてよい。バリスタは、例えば、ANSI標準C62.1により、8/20マイクロ秒の電流波を受けてよい。電流波は、1mAのピーク電流値を有してよい。ピーク電流値は、後段でより詳細に説明されるとおり、ピーク電流値がバリスタに電圧を「クランプする」ことをさせるように選択されてよい。例示的な電流波が、図7に示される。電流(垂直軸202)は、時間(水平軸204)に対してプロットされる。電流は、ピーク電流値206まで増加し、その後、減衰することが可能である。「立ち上がり」時間周期(垂直の破線206で示される)は、電流パルス(t=0における)の開始から、電流がピーク電流値206の90%(水平の破線208で示される)に達するときまでであることが可能である。「立ち上がり」時間は、8マイクロ秒であることが可能である。「減衰時間」(垂直の破線210で示される)は、電流パルス(t=0における)の開始から、ピーク電流値206の50%(水平の破線212で示される)までであることが可能である。「減衰時間」は、20マイクロ秒であることが可能である。電流波の間にバリスタにかかる最大電圧として測定される制限電圧。
【0045】
図8を参照すると、バリスタにかかる電圧(水平軸302)が、バリスタを通る電流(垂直軸304)に対してプロットされる。図8に示されるとおり、電圧がブレークダウン電圧306を超えると、バリスタを流れるさらなる電流は、バリスタにかかる電圧を大きく増加させることはない。言い換えると、バリスタは、ほぼ制限電圧308において電圧を「クランプする」。それ故、制限電圧308が、電流波の間にバリスタの両端で測定される最大電圧として正確に測定されることが可能である。このことは、ピーク電流値310がバリスタを損傷するほど大きくない限り、成立しつづける。
【0046】
本発明のこれら、およびその他の変形形態および変更形態が、本発明の趣旨および範囲を逸脱することなく、当業者によって実施されることが可能である。さらに、様々な実施形態の態様は、全体としても、部分的にも入れ替えられてよいことを理解されたい。さらに、以上の説明は、例示に過ぎず、そのような添付の特許請求の範囲にさらに記載される本発明を限定することは意図していないことが、当業者には認識されよう。
図1A
図1B
図1C
図1D
図2A
図2B
図2C
図2D
図3A
図3B
図4
図5
図6
図7
図8