(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B1)
(11)【特許番号】
(24)【登録日】2024-06-24
(45)【発行日】2024-07-02
(54)【発明の名称】プラズマエッチング装置用パルス電源装置及びパルス電圧生成方法
(51)【国際特許分類】
H02M 9/06 20060101AFI20240625BHJP
【FI】
H02M9/06 Z
(21)【出願番号】P 2024017978
(22)【出願日】2024-02-08
【審査請求日】2024-02-09
【早期審査対象出願】
(73)【特許権者】
【識別番号】392026888
【氏名又は名称】京都電機器株式会社
(74)【代理人】
【識別番号】110001069
【氏名又は名称】弁理士法人京都国際特許事務所
(72)【発明者】
【氏名】藤吉 敏一
(72)【発明者】
【氏名】小西 庸平
【審査官】尾家 英樹
(56)【参考文献】
【文献】特開2022-7165(JP,A)
【文献】特開2021-13265(JP,A)
【文献】特表2020-507678(JP,A)
【文献】特表2018-536251(JP,A)
【文献】特表2018-535505(JP,A)
【文献】特表2018-535504(JP,A)
(58)【調査した分野】(Int.Cl.,DB名)
H02M 9/00- 9/06
(57)【特許請求の範囲】
【請求項1】
プラズマエッチング装置において処理対象物を含むプラズマリアクタにパルスバイアス電圧を印加するために、当該パルス電源装置の接地端と出力端との間に、立上り時基準電圧から第1電圧まで急速に電圧が立ち上がる立上り部と、該第1電圧から立下り時基準電圧まで線形に電圧が増加する電位傾斜部と、該立下り時基準電圧から前記立上り時基準電圧まで急速に電圧が立ち下がる立下り部と、を含む波形形状を示すパルス電圧を出力するプラズマエッチング装置用パルス電源装置であって、
a)前記電位傾斜部の線形な電圧増加に対応するランプ電圧を生成するランプ電圧生成部と、
b)前記立上り時基準電圧と前記第1電圧との電圧差に対応する電圧値である第1補助電圧を生成するための第1電圧源、立上り時共振初期電圧を得るために前記第1補助電圧の電圧値の半分の電圧値である第2補助電圧を生成する第2電圧源、前記立下り時基準電圧と前記立上り時基準電圧との電圧差の半分の電圧値である立下り時共振初期電圧を得るために該電圧差の半分の電圧値に対応する電位と接地電位との差に対応する電圧値を有する第3補助電圧を生成する第3電圧源、及び、前記電位傾斜部におけるパルス電圧波形のレベルシフト量に対応する第4補助電圧を生成する第4電圧源、を含む補助電圧生成部と、
c)前記第1補助電圧で定まる電圧を前記立上り時基準電圧として、プラズマリアクタのコンデンサと、当該パルス電源装置とプラズマリアクタとの間の配線を含むインダクタと、前記第2電圧源と、を含む共振ループで、前記立上り時基準電圧から前記立上り時共振初期電圧を利用した半波共振を生起させることにより、前記立上り部に対応する電圧波形を形成し、それに引き続いて、前記ランプ電圧生成部から出力され前記第4補助電圧によりレベルシフトされたランプ電圧を利用して、前記立上り部の終了点である前記第1電圧から時間経過に伴って電圧をさらに上昇させて前記電位傾斜部に対応する電圧波形を形成し、そのあと、前記コンデンサと前記インダクタと前記第3電圧源と、さらに必要に応じて付加されたコイルによるインダクタを含む共振ループで、前記立下り時基準電圧から前記立下り時共振初期電圧を利用した半波共振を生起させることにより前記立下り部に対応する電圧波形を形成するパルス生成部と、
を備えるプラズマエッチング装置用パルス電源装置。
【請求項2】
プラズマエッチング装置において処理対象物を含むプラズマリアクタにパルスバイアス電圧を印加するために、パルス電源装置の接地端と出力端との間に、所定の立上り時基準電圧を維持する保持部と、該立上り時基準電圧から第1電圧まで急速に電圧が立ち上がる立上り部と、該第1電圧から立下り時基準電圧まで線形に電圧が増加する電位傾斜部と、該立下り時基準電圧から前記立上り時基準電圧まで急速に電圧が立ち下がる立下り部と、を含む波形形状を示すパルス電圧を出力するプラズマエッチング装置用パルス電圧生成方法であって、
時間経過に伴い電圧が増加するランプ電圧と、前記立上り時基準電圧と前記第1電圧との電圧差に対応する第1の直流電圧と、前記立上り時基準電圧と前記第1電圧との電圧差の半分の電圧に対応する第2の直流電圧と、前記立下り時基準電圧と前記立上り時基準電圧との電圧差の半分の電圧値に対応する電位と接地電位との差に対応する第3の直流電圧と、をそれぞれ選択的に前記出力端に結合する複数のステップを含み、
前記第1の直流電圧を前記出力端に結合した状態で該第1の直流電圧を負荷であるプラズマリアクタのコンデンサに保持することで、該出力端における電圧を前記立上り時基準電圧に対応するレベルに維持する第1ステップと、
該第1ステップに引き続き、前記第2の直流電圧を前記出力端に結合し、前記コンデンサと、当該パルス電源装置とプラズマリアクタとの間の配線を含むインダクタと、を少なくとも含む共振ループで、前記立上り時基準電圧と前記第2の直流電圧との電圧差に相当する立上り時共振初期電圧を利用した半波共振による電流を流すことで、前記出力端における電圧を前記立上り時基準電圧から上昇させる第2ステップと、
該第2ステップにより前記出力端の電圧が第1電圧に達すると、前記ランプ電圧を前記出力端に結合し、該出力端における電圧を時間経過に伴ってさらに上昇させる第3ステップと、
該第3ステップにより前記出力端における電圧が前記立下り時基準電圧まで上昇したあと、前記第3の直流電圧を前記出力端に結合し、前記コンデンサと前記インダクタとを少なくとも含む共振ループで、該立下り時基準電圧と前記立上り時基準電圧との電圧差の半分の電圧値である立下り時共振初期電圧を利用した半波共振による電流を流すことで、前記出力端における電圧を前記立下り時基準電圧から下降させる第4ステップと、
を有するプラズマエッチング装置用パルス電圧生成方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体製造等のためのプラズマエッチング装置に用いられるパルス電源装置及び該装置における電圧生成方法に関する。
【背景技術】
【0002】
半導体製造工程では、プラズマを利用して半導体基板に対するエッチング処理を行うプラズマエッチング装置が広く用いられている。反応性イオンエッチング装置では一般に、チャンバ内で高周波誘導結合方式や電子サイクロトロン共鳴方式などによってエッチングガスからプラズマを生成すると共に、該チャンバ内に設置した基板に高周波電圧等のバイアス電圧を印加する。これにより、基板とプラズマとの間に自己バイアス電位が生じ、プラズマ中のイオン種やラジカル種が基板に向かって加速され、その表面に衝突してエッチングが行われる。
【0003】
特許文献1に開示されているように、精度の良いエッチングを行うには基板表面におけるイオンエネルギ分布(Ion Energy Distribution:IED)を適切に制御することが重要である。一般的に、基板表面のIEDは、そのピーク幅ができるだけ幅狭の単一なIEDが望ましいとされている。そうしたIEDを実現するには、基板表面電圧をほぼ一定とする必要があるが、プラズマに由来するイオン電流は誘電性の基板の表面を連続的に帯電させるため、一定値の電圧を基板に印加しても基板表面電圧は一定とはならない。こうしたことから、基板に印加される電圧として、該文献のFIG.1(a)に開示されているような、パルス頂部の電圧がランプ波状に変化する波形形状のパルスバイアス電圧が一般に用いられている。こうしたパルスバイアス電圧を基板に印加することによって、イオン電流の影響を補償し、基板表面電圧を一定に維持することができる。
【0004】
なお、一般に、プラズマエッチング装置におけるパルスバイアス電圧の波形は、負の方向(通常の波形図では下方向)に電圧が変化する負極性のパルス波形であり、その負極性のパルス波形の頂部において実質的なエッチング処理が行われる。そこで、以下の説明では、パルス波形において、そのエッチング処理が行われるパルス波形の頂部に向かって電圧が負方向に変化するエッジを立上りエッジ、逆に、エッチング処理が行われるパルス波形の頂部から電圧が正方向に変化するエッジを立下りエッジということとする。また同様に、実質的にエッチング処理を行う期間に向かうパルスの変化(つまり立上り)又はその動作をパルスオンといい、実質的にエッチング処理を行う期間が終了したあとのパルスの変化(つまり立下り)又はその動作をパルスオフということとする。
【先行技術文献】
【特許文献】
【0005】
【文献】特表2020-501351号公報
【文献】特許第7011118号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
特許文献1では、上述したような形状のパルスバイアス電圧を生成する回路については提案されていない。こうした形状のパルス電圧を生成するために、例えば特許文献2に記載の電源装置を利用することが可能である。該文献に記載の電源装置では、PWM(パルス幅変調)制御を利用して高電圧パルスの立上り部、立下り部、パルス頂部を含めて様々なパルス波形を低損失で柔軟に形成することが可能である。一方で、半導体素子の製造効率の改善のためにエッチングの効率をさらに高めることが求められており、そのためには、パルス電圧の立上り及び立下りをさらに高速化し、パルス電圧の一周期の期間内で実質的にエッチングに寄与する電位傾斜部の占める部分の割合を多くする必要がある。しかしながら、特許文献2に記載の方式では、こうした立上り及び立下りの高速化には限界がある。
【0007】
また、パルスバイアス電圧の頂部の波高値は数百V~数kVと高く、こうした高電圧をPWM制御によって生成しようとすると、PWMのためのスイッチング素子に大きな電圧が掛かるため、電圧定格の大きな比較的高価な素子を用いる必要がある。こうした電圧定格の大きな素子は高価であり、またそもそも電圧定格が大きく且つスイッチング速度の速い素子は入手しにくい。そのため、回路のコストが高くなるとともに、回路設計が行いにくいという問題がある。
【0008】
本発明はこうした課題を解決するためになされたものであり、その一つの目的は、その立上り及び立下りが急峻であり、実質的にエッチングを行うためのパルス頂部が精度の高い一定傾斜の電圧であるようなパルス電圧を低廉なコストで生成することができるプラズマエッチング装置用パルス電源装置及び電圧生成方法を提供することにある。
【課題を解決するための手段】
【0009】
上記課題を解決するためになされた本発明の一態様は、プラズマエッチング装置において処理対象物を含むプラズマリアクタにパルスバイアス電圧を印加するために、当該パルス電源装置の接地端と出力端との間に、立上り時基準電圧(後述の
図3(b1)の例では+ΔV)から第1電圧(
図3(b1)の例では0V)まで急速に電圧が立ち上がる立上り部と、該第1電圧から立下り時基準電圧(
図3(b1)の例では-Vc)まで略線形に電圧が増加する電位傾斜部と、該立下り時基準電圧から前記立上り時基準電圧まで急速に電圧が立ち下がる立下り部と、を含む波形形状を示すパルス電圧を出力するプラズマエッチング装置用パルス電源装置であって、
a)前記電位傾斜部の略線形な電圧増加に対応するランプ電圧を生成するランプ電圧生成部と、
b)前記立上り時基準電圧(+ΔV)と前記第1電圧(0V)との電圧差に対応する電圧値(ΔV)である第1補助電圧を生成するための第1電圧源(後述の
図6の例では電圧源15)、立上り時共振初期電圧を得るために前記第1補助電圧の電圧値(ΔV)の半分の電圧値(ΔV/2)である第2補助電圧を生成する第2電圧源(
図6の例では電圧源13)、前記立下り時基準電圧と前記立上り時基準電圧との電圧差(ΔV+Vc)の半分の電圧値((ΔV+Vc)/2)である立下り時共振初期電圧を得るために該電圧差の半分の電圧値((ΔV+Vc)/2)に対応する電位(
図3(b1)の例では+Va)と接地電位(0V)との差に対応する電圧値(Va)を有する第3補助電圧を生成する第3電圧源(
図6の例では電圧源14)、及び、前記電位傾斜部におけるパルス電圧波形のレベルシフト量(
図3(b1)の例では0)に対応する第4補助電圧を生成する第4電圧源(
図6の例では電圧源16)、を含む補助電圧生成部と、
c)前記第1補助電圧で定まる電圧を前記立上り時基準電圧(+ΔV)として、プラズマリアクタのコンデンサと、当該パルス電源装置とプラズマリアクタとの間の配線を含むインダクタと、前記第2電圧源と、を含む共振ループで、前記立上り時基準電圧(+ΔV)から前記立上り時共振初期電圧(ΔV/2)を利用した半波共振を生起させることにより、前記立上り部に対応する電圧波形を形成し、それに引き続いて、前記ランプ電圧生成部から出力され前記第4補助電圧によりレベルシフトされたランプ電圧を利用して、前記立上り部の終了点である前記第1電圧から時間経過に伴って電圧をさらに上昇させて前記電位傾斜部に対応する電圧波形を形成し、そのあと、前記コンデンサと前記インダクタと前記第3電圧源と、さらに必要に応じて付加されたコイルによるインダクタを含む共振ループで、前記立下り時基準電圧(-Vc)から前記立下り時共振初期電圧((ΔV+Vc)/2)を利用した半波共振を生起させることにより前記立下り部に対応する電圧波形を形成するパルス生成部と、
を備える。
【0010】
ここで、第1乃至第4電圧源はそれぞれ第1乃至第4補助電圧を生成するが、それら補助電圧は0Vをも含み得る。或る補助電圧が0Vである場合、その補助電圧を生成する第1乃至第4電圧源は存在せず、回路が短絡しているものとみなせばよい。
【0011】
また、「前記第1補助電圧の電圧値の半分」、「前記立下り時基準電圧と前記立上り時基準電圧との電圧差の半分」等の記載における「半分」との用語は、厳密に1/2であることを意味するものではなく、回路素子のパラメータや特性のばらつき等に起因する様々なずれに応じて適宜に調整し得るものであることも当然である。
【0012】
本発明に係るプラズマエッチング装置用パルス電源装置では、プラズマリアクタのコンデンサと配線を主とするインダクタ等を含む共振ループでの半波共振を利用することで、立上りエッジ及び立下りエッジの高速化を図る。一方、エッチング時に基板等のエッチング対象物の表面電圧を略一定に維持するための電位傾斜部における電位傾斜は、ランプ電圧生成部で生成されるランプ電圧によって形成される。
【0013】
また、本発明に係るプラズマエッチング装置用パルス電圧生成方法の一態様は、上記態様のパルス電源装置においてパルス電圧を生成する方法であって、プラズマエッチング装置において処理対象物を含むプラズマリアクタにパルスバイアス電圧を印加するために、パルス電源装置の接地端と出力端との間に、所定の立上り時基準電圧(後述の
図3(b1)の例では+ΔV)を維持する保持部と、該立上り時基準電圧から第1電圧(
図3(b1)の例では0V)まで急速に電圧が立ち上がる立上り部と、該第1電圧から立下り時基準電圧(
図3(b1)の例では-Vc)まで略線形に電圧が増加する電位傾斜部と、該立下り時基準電圧から前記立上り時基準電圧まで急速に電圧が立ち下がる立下り部と、を含む波形形状を示すパルス電圧を出力するプラズマエッチング装置用パルス電圧生成方法であって、
時間経過に伴い電圧が増加するランプ電圧と、前記立上り時基準電圧(+ΔV)と前記第1電圧(0V)との電圧差に対応する第1の直流電圧(ΔV)と、前記立上り時基準電圧と前記第1電圧との電圧差の半分の電圧に対応する第2の直流電圧(ΔV/2)と、前記立下り時基準電圧と前記立上り時基準電圧との電圧差(ΔV+Vc)の半分の電圧値((ΔV+Vc)/2)に対応する電位(
図3(b1)の例では+Va)と接地電位(0V)との差に対応する第3の直流電圧(Va)と、をそれぞれ選択的に前記出力端に結合する複数のステップを含み、
前記第1の直流電圧(ΔV)を前記出力端に結合した状態で該第1の直流電圧を負荷であるプラズマリアクタのコンデンサに保持することで、該出力端における電圧を前記立上り時基準電圧(+ΔV)に対応するレベルに維持する第1ステップと、
該第1ステップに引き続き、前記第2の直流電圧(ΔV/2)を前記出力端に結合し、前記コンデンサと、当該パルス電源装置とプラズマリアクタとの間の配線を含むインダクタと、を少なくとも含む共振ループで、前記立上り時基準電圧と前記第2の直流電圧との電圧差に相当する立上り時共振初期電圧(ΔV/2)を利用した半波共振による電流を流すことで、前記出力端における電圧を前記立上り時基準電圧(+ΔV)から上昇させる第2ステップと、
該第2ステップにより前記出力端の電圧が第1電圧に達すると、前記ランプ電圧を前記出力端に結合し、該出力端における電圧を時間経過に伴ってさらに上昇させる第3ステップと、
該第3ステップにより前記出力端における電圧が前記立下り時基準電圧まで上昇したあと、前記第3の直流電圧を前記出力端に結合し、前記コンデンサと前記インダクタとを少なくとも含む共振ループで、該立下り時基準電圧と前記立上り時基準電圧との電圧差(ΔV+Vc)の半分の電圧値である立下り時共振初期電圧を利用した半波共振による電流を流すことで、前記出力端における電圧を前記立下り時基準電圧(-Vc)から下降させる第4ステップと、
を有する。
【発明の効果】
【0014】
本発明によれば、半波共振を利用して立上り部及び立下り部の波形を形成することで、立上り及び立上りを急峻に行うことができる。それにより、パルス電圧の一周期の期間内で実質的にエッチングに寄与する電位傾斜部の占める部分の割合を多くし、エッチングの効率を高めることができる。また、立上りエッジ及び立下りエッジが高速化されることで、パルス電圧の繰り返し周波数を上げることができる。また、電位傾斜部に対応する電圧波形を生成するために、時間経過に応じて電圧が変化するランプ電圧の部分のみを例えばPWMにより生成すればよいため、必要とする電圧変化の程度を緩和することができ、PWMのためのスイッチング素子等の回路部品に要求される電圧定格を緩くすることができる。それによって、回路のコストを低減しながら、対象物表面においてピーク幅が狭い単一のIEDを実現可能であるような、良好な波形形状のパルス電圧を該対象物に印加することができる。また、スイッチング素子の選択の幅が拡がることで、回路設計も容易になる。
【図面の簡単な説明】
【0015】
【
図1】本発明に係るパルス電源装置を含むプラズマエッチング装置の全体構成の一例を示す概念図。
【
図2】パルス電源装置の負荷であるプラズマリアクタの電気的な簡易等価回路を示す図。
【
図3】基板表面電圧Vsub、出力電圧Vop1、及びステージ電圧Vop2の波形の一例を示す図。
【
図4】第1実施形態であるバイアス用パルス電源部の概略ブロック構成図。
【
図6】
図4中のパルス生成部を主とする概略回路図。
【
図7】パルスオン時の転流期間Taにおける要部の電圧波形及び電流波形の一例を示すタイムチャート。
【
図8】パルスオフ時の転流期間Tbにおける要部の電圧波形及び電流波形の一例を示すタイムチャート。
【
図9】パルスオン時の転流期間Ta(時刻t0~t1)における電流の流れを示す概略回路図。
【
図10】エッチング処理期間Tp(時刻t1~t2)における電流の流れを示す概略回路図。
【
図11】パルスオフ時の転流期間Tb(時刻t2~t3)における電流の流れを示す概略回路図。
【
図12】パルスオフ時の転流期間Tb(時刻t3~t4)における電流の流れを示す概略回路図。
【
図13】パルスオフ時の転流期間Tb(時刻t4~t5)における電流の流れを示す概略回路図。
【
図15】第1変形例によるパルス電源部におけるパルス生成部を主とする概略回路図。
【
図16】
図15中の補助電圧生成部の概略回路の一例を示す図。
【
図17】第2変形例によるパルス電源部におけるパルス生成部を主とする概略回路図。
【
図18】
図17中の補助電圧生成部の概略回路の一例を示す図。
【
図19】第2実施形態であるパルス電源部の概略ブロック構成図。
【
図20】第2実施形態であるパルス電源部における要部の電圧波形及び電流波形の一例を示すタイムチャート
。
【発明を実施するための形態】
【0016】
[プラズマエッチング装置の一例の全体構成]
図1は、本発明に係るパルス電源装置を用いたプラズマエッチング装置の典型的な全体構成を示す概念図である。
図1に示すように、このプラズマエッチング装置は、プロセス制御部110、イオン源用プラズマ電源部120、バイアス用パルス電源部100、及び、処理対象物である基板150を含む処理室130、を備える。
【0017】
図示しないが、処理室130は、イオン源用プラズマ電源部120から供給される電力を受けて、例えば誘導性結合プラズマ(ICP)、電子サイクロン共振(ECR)プラズマ、ヘリコン波プラズマ(HWP)などの様々な方式により、供給されたエッチングガスからプラズマ160を生成するイオン源を有する。
【0018】
バイアス用パルス電源部100は、プラズマ160中のイオンに運動エネルギを与えて誘引するために、ステージ140を介して基板150にパルス状のバイアス電圧を印加するものである。誘電性の基板150の表面において所望の(通常は幅狭の単一の)IEDを得るために、バイアス用パルス電源部100は、所定の処理期間中に基板150の表面における電圧値が略一定の負値となるようなパルス電圧を基板150に印加する。本プラズマエッチング装置では、イオン源用プラズマ電源部120とバイアス用パルス電源部100とを別々に設け、プロセス制御部110が各電源部100、120を独立に制御することで、エッチングプロセスの自由度を高めている。なお、以下の説明では、慣用に従い、プラズマ160を含む処理室130全体をプラズマリアクタPrという。
【0019】
図2は、バイアス用パルス電源部(以下、単に「パルス電源部」という)100の負荷であるプラズマリアクタPrの電気的な簡易等価回路を示す図である。この
図2では、プラズマリアクタPrにおける基板側イオンシースの等価回路と壁側イオンシースの等価回路とを合成すると共に、その一部を省略して記載している。また、
図3は、
図2中に示す基板表面電圧Vsub、出力電圧Vop1、ステージ電圧Vop2の波形の一例を示す図である。
図3中の(b1)~(b3)に示す出力電圧Vop1は、後述するそれぞれ異なる実施形態の装置における出力電圧である。なお、以下の説明において、各構成要素を示す符号や特定の部位の電圧や電流を特定するための符号は、その構成要素等自体の持つパラメータの数値を表す符号としても用いられる。例えば、特定のコンデンサを示す符号、例えば後述のCpは、そのコンデンサが有する容量値を示す符号としても用いられ、特定の位置の電圧を示す符号、例えばVop1は、その電圧の電圧値を示す符号としても用いられる。
【0020】
図2において、Rpはイオンシースの直流抵抗(以下「シース抵抗」という)、Cpは誘電性の基板150のコンデンサ(以下「基板コンデンサ」という)、Dpはイオンシースの整流作用によるダイオード(以下「シースダイオード」という)、Csはイオンシースのコンデンサ(以下「シースコンデンサ」という)、Zpはプラズマバルク抵抗(以下「プラズマ抵抗」という)、Cnは総合浮遊接地間コンデンサ(以下「浮遊コンデンサ」という)である。また、Lnはパルス電源部100とプラズマリアクタPrとを繋ぐ配線が主であるインダクタ(以下「配線インダクタ」という)、Cbはブロッキングコンデンサである。
【0021】
図2では、プラズマ中のイオンと電子の移動度の差に起因したイオンシースの整流作用がシースダイオードDpとシース抵抗Rpとの並列回路により表されている。シース抵抗Rpはイオン電流に、またシースダイオードDpの順抵抗は電子電流に、それぞれ直流抵抗として対応する。また、これらにシースコンデンサCsを加えた3つの素子が並列に接続されている。この並列回路の一端にプラズマ抵抗Zpが、他端に基板コンデンサCpがそれぞれ接続され、加えて、この直列回路の両端に浮遊コンデンサCnが接続されている。プラズマ抵抗Zpと浮遊コンデンサCnとの接続点は、パルス電源部100の一方の出力端である接地端10に接続されるとともに接地され、基板コンデンサCpと浮遊コンデンサCnとの接続点は、ブロッキングコンデンサCbと配線インダクタLnとの直列回路を介してパルス電源部100の出力端11に接続されている。
【0022】
基板150の表面は、シースダイオードDpとシース抵抗RpとシースコンデンサCsの並列回路の他端と基板コンデンサCpとの接続点であり、この接続点と接地(0V)との間の電圧が基板表面電圧Vsubである。ここで、浮遊コンデンサCn、基板コンデンサCp、及びシースコンデンサCsはコンデンサ負荷を形成するが、典型的な一例として、その容量比は、Cn≒5・Cp、Cp≒20・Cs、である。通常、シースコンデンサCsの容量は相対的に顕著に小さいため、シースコンデンサCsは回路動作のうえで実質的に無視することができる。
【0023】
上述したように、基板150上で幅狭の単一IEDが要求される場合、
図3(a)に示すように、基板表面電圧Vsubは、エッチング処理期間Tp(但しTaを除く)において、或る一定の電圧値に維持される必要がある。このエッチング処理期間Tpに、実質的に基板150に対するエッチング処理が実施される。隣接する2つのエッチング処理期間Tpの間には、エッチング処理の際に基板コンデンサCp及び浮遊コンデンサCnに蓄積された電荷を放電するための放電期間Tdが設けられる。また、Taは、放電期間Tdが終了してからエッチング処理期間Tpへ遷移する転流期間(パルスオン時転流期間)であり、Tbはそのエッチング処理期間Tpが終了してから放電期間Tdへ遷移する転流期間(パルスオフ時転流期間)である。期間Tはパルス波形の一周期期間であり、一例として繰り返し周波数が400kHzであるとき期間Tは2.5μsである。この場合、エッチング処理期間Tpの最大デューティ比を80%とすれば、Tp=2μs、Td=0.5μsである。期間Tの幅を同一に保ったまま、幅狭の単一IEDのための有効なエッチング処理期間Tpの幅を広げるには、転流期間Ta、Tbをできるだけ短くすることが望ましい。
【0024】
図3(b1)~(b3)に示すVop1はそれぞれパルス電源部100からの出力電圧の一例であり、
図3(c)に示すVop2はステージ140に印加される電圧である。なお、
図3(b1)~(b3)の右側に示した括弧[ ]内の数字は、後述する
図6、
図17、
図15に示したパルス電源部の概略回路図において、波形図中に示す電圧を生成する電圧源を示す符号に対応している。
【0025】
基板表面電圧Vsubが
図3(a)に示すように、エッチング処理期間Tpにおいてパルスの頂部が一定電圧に保たれるような負パルス電圧であるためには、そのエッチング処理期間Tpにおいて、基板コンデンサCpに流れる電流Icpが一定の負パルス電流である必要がある。そして、この電流Icpが一定の負パルス電流であるためには、印加電圧は電流Icpの値に応じた一定の傾き-dv/dtを有する1次関数電圧つまりはランプ電圧であることが必要である。即ち、パルスオン時転流期間Taを除くエッチング処理期間Tp中に、出力電圧Vop1の波形形状は、電圧値が第1電圧(
図3(b1)では0V)から第2電圧(本発明における立下り時基準電圧、
図3(b1)では-Vc)まで略線形に増加する(
図3では電圧の絶対値が増加する)、本発明における電位傾斜部となる。ここで、Tp・(-dv/dt)=Vc、である。
【0026】
パルスオン時に、上記ランプ電圧の開始電圧の値はΔV≒Vsub(共に絶対値)であるから、基板表面電圧Vsubを電位ゼロ(基準電圧)の状態から急速に所定値まで立ち上げるための充電補助電圧ΔVはΔV≒Vsubである。
図3(b1)の例では、本発明における立上り時基準電圧の電圧値は+ΔVであり、この+ΔVから負方向に本発明における第1電圧である略0Vまで急速に電圧が立ち上げられる。これが本発明におけるパルス電圧の立上り部に相当する。この電圧の立上げに引き続いて、要求されたVsub値に対応する傾きが-dv/dtであるランプ電圧を利用して、電圧値は略線形に増加される。そして、エッチング処理期間Tpの終了時点で、本発明における立下り時基準電圧である電位傾斜部上の電圧値-Vcから、正方向に上記立上り時基準電圧(ΔV)まで急速に電圧は立ち下げられる。これが本発明におけるパルス電圧の立下り部に相当する。なお、転流期間Tbを除く放電期間Tdには、出力電圧Vop1の電位は本発明における立上り時基準電圧のレベル近傍に維持され、これが本発明における保持部に相当する。
【0027】
図2に立ち戻り説明を続けると、基板表面電圧Vsubは、基板コンデンサCpに流れる電流Icpによるシース抵抗Rp及びプラズマ抵抗Zpの降下電圧で表され(但し、ダイオードDpの順抵抗はゼロ、逆抵抗は∞であるとする)、エッチング処理期間Tpには、電流Icpが一定である下で、Vsub=-Icp・(Rp+Zp)である。また、放電期間TdにおいてシースダイオードDpが導通した後には、Vsub=Icp・Zp、である。プラズマ抵抗Zpは数Ω程度の低抵抗であり、電流Icpによって、基板コンデンサCpの蓄積電荷は短時間で放電され得る。
【0028】
上述した出力電圧Vop1により独立して基板コンデンサCpに流れる電流Icp及び浮遊コンデンサCnに流れる電流Icnは、それぞれ、
Icp=Cp・(-dv/dt)
Icn=Cn・(-dv/dt)
である。出力電流Ioはパルス電源部100から出力される電流であり
Io=(Cp+Cn)・(-dv/dt)
である。即ち、出力電流Ioは電流Icp、Icnの加算値である。この電流Icpは浮遊コンデンサCnの変化の影響を受けず、一方、電流Icnは浮遊コンデンサCnにより基板コンデンサCpの側路に流れる実質的に無効な電流である。
【0029】
ステージ140に印加されるステージ電圧Vop2は、3つのコンデンサCp、Cn、Cbの接続点と接地点との間の電圧を示す。このステージ電圧Vop2は、ブロッキングコンデンサCbにより浮動ゼロ電位が与えられた出力電圧Vop1の波形が、基板表面電圧Vsubの平均電圧である直流電圧分だけ負方向にそのままシフトされたものである。ブロッキングコンデンサCbは、外部電圧から発生する直流電流がパルス電源部100に流入するのを防止するために設けられ、その容量値は例えばCb≒50・Cnに定められる。但し、このブロッキングコンデンサCbは本発明に必須の構成要素ではなく、適宜削除できることは当業者に明らかである。
【0030】
[パルス電源部の第1実施形態]
以下、パルス電源部100の具体的な構成と動作の一例を説明する。
図4は、一実施形態であるパルス電源部100の概略ブロック構成図である。なお、この実施形態のパルス電源部100の出力電圧Vop1の電圧波形は
図3(b1)に示した波形である。
【0031】
このパルス電源部100は、三相交流電源7からの電力を受けて高電圧Vsを生成する高電圧生成部1と、その高電圧Vsを入力とし、パルス幅変調(PWM)スイッチング動作によって、周期的に変化し一定の負の傾き-dv/dtを有するランプ電圧Vm/Tmを出力するランプ電圧生成部2と、このランプ電圧に重畳しているキャリア信号成分を除去するフィルタ3と、高電圧生成部1で得られる直流電圧Vrecを入力とし、双方向DC/DCコンバータによる局部的な設定電圧である3種類の補助電圧Va、ΔV、ΔV/2を生成する補助電圧生成部4と、フィルタ3から出力されたランプ電圧Vm/Tmと補助電圧生成部4から出力された補助電圧Va、ΔV、ΔV/2とに基いて、エッチング処理期間Tpにおける負パルス電圧を有する出力電圧Vop1を生成するパルス生成部5と、高電圧生成部1、ランプ電圧生成部2、補助電圧生成部4、及びパルス生成部5の動作をそれぞれ制御する制御部6と、を含む。パルス生成部5からの出力はパルス電源部100の接地端10-出力端11間に出力され、配線インダクタLnとブロッキングコンデンサCbとの直列回路を通して、プラズマリアクタPrに供給される。
【0032】
制御部6は、プロセス制御部110から、例えば基板表面電圧Vsub、周期T、エッチング処理期間Tp等の各設定値を含む指示信号を受け、高電圧生成部1における高電圧Vsの設定値、ランプ電圧生成部2における周期Tの設定値、ランプ電圧の傾斜dv/dtの設定値、補助電圧生成部4における各電圧Va、ΔV、(Va:後述する期間Tbの共振転流時の補助電圧)の設定値、パルス生成部5における周期Tの情報を含む期間Tp等の各設定値をそれぞれ決定する。なお、好ましくは、フィルタ3から出力されるランプ電圧Vm/Tmを検出した結果を制御部6にフィードバックし、制御部6ではその検出結果と設定値であるdv/dtとを比較し、その両者の誤差を低減するように、且つフィードバックによって出力インピーダンスが低減するように動作を行うとよい。
【0033】
また制御部6は、エッチング処理期間Tpにおける基板表面電圧Vsub、及びパルス電源部100の出力電圧Vop1と出力電流Io(=Ic)の時間経過に対する値を所定時間間隔で検出し、上述した-dv/dt、Va、ΔVの各設定値がそれぞれ最適値になるように可変制御する。
【0034】
図3(b1)に示した出力電圧Vop1の波形において直線状の一点鎖線は、高電圧生成部1で得られる高電圧Vsである。このVs≒T・(-dv/dt)で定めた印加電圧を基に、高電圧Vsに対する最大のPWM変調率による最大電圧Vmと、期間Tに対する最大期間Tmと、基板表面電圧Vsubに対する電圧傾斜-dv/dtを満足し、Tを周期として繰り返す、ランプ電圧生成部2の出力であるランプ電圧Vm/Tmの波形を破線で示している。上述したように、パルス生成部5では、このランプ電圧Vm/Tmと、補助電圧生成部4から与えられる充電補助電圧ΔVと、制御部6から指示されるTpの設定値とに基いて負パルス電圧が形成されるが、その際に、転流期間Ta及びTbにおいては立上り時共振初期電圧及び立下り時共振初期電圧を得るための補助電圧Va、ΔV/2を利用した共振転流が行われる。
【0035】
なお、制御部6は例えば、FPGA(Field Programmable Gate Arrey)による高速論理回路、CPU、ROM、RAM、タイマなどからなるマイクロコンピュータ(マイコン)、A/Dコンバータ等を含み、予め与えられたプログラムに従った処理を実行することで、上記各制御信号を生成する構成を採ることができる。
【0036】
次に各部の詳細な構成と動作を順に説明する。
<高電圧生成部1の構成及び動作>
高電圧生成部1としては、例えば特許文献2に記載のパルス電源装置における高電圧生成部の構成をほぼそのまま利用することができる。
図5は、高電圧生成部1の概略回路図である。
【0037】
高電圧生成部1は、降圧コンバータ(CONV)1Aと高周波インバータ(INV)1Bを含む。三相交流電源7から供給される三相交流電圧は、ブリッジダイオード101とコンデンサ102とから成る整流回路に入力される。コンデンサ102の両端間の電圧は、直列接続された2つのスイッチング素子131、132から成る相補スイッチ103、リアクトル104、及びコンデンサ106により構成される降圧コンバータ1Aに入力される。降圧コンバータ1Aにおける相補スイッチ103のオン・オフ動作は制御部6により制御され、それによりコンデンサ106の両端に所定の電圧値のP/Nバスライン電圧が得られる。リアクトル104とコンデンサ106との間には電流トランス105が挿入され、電流トランス105で検出された電流値は制御部6にフィードバックされる。
【0038】
P/Nバスラインの両端は、直列に接続されたスイッチング素子171、172を含む第1レッグ107と、同じく直列に接続されたスイッチング素子181、182を含む第2レッグ108とで構成されるブリッジ回路の一端と他端にそれぞれ接続される。このブリッジ回路が高周波インバータ1Bを構成し、P/Nバスライン電圧の変化により、第1レッグ107の中点eと第2レッグ108の中点fとの間に、振幅が可変である高周波高電圧が出力される。
【0039】
上記の回路方式は、PAM(パルス振幅変調)方式として知られている手法である。三相交流電圧に起因する商用リップルの改善は、よく知られているように、上記のPWM制御にピーク電流モード制御を併用することで行うことができる。
【0040】
<ランプ電圧生成部2及びフィルタ3の構成並びに動作>
ランプ電圧生成部2及びフィルタ3としては、例えば特許文献2に記載のパルス電源装置における波形整形部及びフィルタ3の構成を実質的にそのまま利用することができる。ごく概略的に述べると、具体的には、制御部6は、フラッシュメモリなどの不揮発性の半導体メモリを含む電圧パターン設定部を含み、この半導体メモリに、パルス電圧の1周期内における時間経過に対する電圧値データ、ここではランプ関数に対応する電圧値データが格納されている。ランプ電圧生成部2の本体は、例えば特許文献2に記載の例のように、各々が、少なくとも一組の相補スイッチ、又は該相補スイッチの代わりとなる一個のスイッチと一個のダイオードとの組合せ、を含む波形整形ユニットを複数直列に接続した、位相シフトPWM方式によるマルチレベルカスケードコンバータであるものとすることができる。制御部6は、半導体メモリに保持されている電圧値データに基いて周期Tとランプ電圧の傾斜-dv/dtの情報をランプ電圧生成部2に指示し、ランプ電圧生成部2は、指示された情報に基いて、各波形整形ユニットに含まれる相補スイッチを制御することで、高電圧生成部1から与えられた電圧をオン・オフする。4段の波形整形ユニットは互いに位相が90°づつずれて動作し、それら波形整形ユニットのPWM出力電圧が合算されることで周期的なランプ電圧が得られる。
【0041】
但し、特許文献2に記載のパルス電源装置では、波形整形部に入力される電圧が最大で数kVレベルの高電圧であるのに対し、ここでは、ランプ電圧生成部2に入力される電圧Vsはより小さい電圧である。何故なら、ランプ電圧生成部2では、上述したように最大で振幅がVcであるランプ電圧を生成すればよく、換言すればΔVに相当する一定電圧は生成する必要がないからである。それ故に、スイッチング素子等の回路部品の電圧定格の制約を受けにくく、また必要とする電圧変化の程度の緩和によって回路を簡素化することができる。
【0042】
フィルタ3はLCローパスフィルタであり、ランプ電圧生成部2でのPWMのスイッチング制御により発生するキャリア周波数成分等を除去して出力する。
【0043】
<パルス生成部5の構成及び動作>
図6は、パルス生成部を主とする概略回路図である。
上述したようにフィルタ3でキャリア周波数成分が除去された後のランプ電圧Vm/Tmは、該フィルタ3の接地端30と出力端31との間に出力される。一方、後で詳述する補助電圧生成部4は4つの電圧源13、14、15、16を含む。電圧源15は基板表面電圧Vsubに対応する第1補助電圧を得るための電圧ΔV、電圧源13はパルスオン時転流期間Taにおける共振初期電圧(本発明における立上り時共振初期電圧)を得るための電圧ΔV/2、電圧源14はパルスオフ時転流期間Tbにおける共振初期電圧(本発明における立下り時共振初期電圧)を得るための所定の電圧Va、をそれぞれ出力する。また、電圧源16は、主として、ランプ電圧生成部2で得られるランプ電圧のレベルシフト量に対応する電圧を得るものであるが、第1実施形態では、電圧源16で生成される電圧は0であって電圧源16は実質的には存在せず、該電圧源16の正極、負極が短絡されたものとみればよい。そのため、
図6では電圧源16を破線で示している。これは後述する
図16、
図17でも同様であり、正極、負極が短絡されたものとみなし得る電圧源を破線で示している。
【0044】
フィルタ3の接地端30と出力端31との間には、電圧源14、スイッチング部S2、順方向ダイオードDb、逆方向ダイオードD3、を含む第1の直列回路と、電圧源15、スイッチング部S4、ダンピング抵抗Rd2、ダンピング抵抗Rd1、スイッチング部S1、による第2の直列回路と、が並列に接続されている。また、接地端30と、第2の直列回路の2つのダンピング抵抗Rd1、Rd2の接続点であるノードN3との間には、電圧源13、スイッチング部S5、逆方向ダイオードDa、を含む第3の直列回路が接続されている。フィルタ3の接地端30と第1乃至第3の直列回路の一端である電圧源13、14、15の負極端は、本パルス電源部100の接地端10に接続されている。
【0045】
第1の直列回路におけるダイオードDbとダイオードD3との接続点であるノードN2と第2の直列回路における抵抗Rd2と抵抗Rd1との接続点であるノードN3との間にはインダクタLiが設けられ、ノードN3は第3の直列回路の他端に接続されると共に、本パルス電源部100の出力端11に接続されている。第1の直列回路と第2の直列回路のそれぞれの他端の接続点であるノードN4は、フィルタ3の出力端31に接続されている。フィルタ3の出力端31とノードN4とを接続する配線には第1電流センサCt1が、ダイオードDaとノードN3とを接続する配線には第2電流センサCt2が、ダイオードDbとノードN2とを接続する配線には第3電流センサCt3がそれぞれ設けられている。スイッチング部S1、S2、S4、S5はいずれも電力用MOSFETなどの半導体スイッチング素子からなり、逆並列ダイオードD1、D2、D4、D5はそれぞれ、各半導体スイッチング素子の寄生ダイオードである。
【0046】
制御部6に含まれるパルス生成部用制御部65は、制御部6の指令を受け、制御信号G1、G2、G4、G5を出力することでスイッチング部S1、S2、S4、S5のオン・オフ動作をそれぞれ制御する。第1電流センサCt1は、基板コンデンサCp及び浮遊コンデンサCnに印加される電圧によってエッチング処理期間Tpに流れる一定の電流Icを検出し、その検出値を制御部6にフィードバックする。なお、第2電流センサCt2を用いたパルスオン時転流期間Ta及び第3電流センサCt3を用いたパルスオフ時転流期間Tbにおける出力電流Io(厳密には共振電流Ida、Idb)のゼロ検出を行うことにより、これに合わせてパルスオン時転流期間Taには制御信号G5、G1を、パルスオフ時転流期間Tbには制御信号G2、G4をそれぞれ適切なタイミングで制御することができる。
【0047】
図7は、パルスオン時転流期間Ta(t0~t1)における出力電流Io、出力電圧Vop1、基板コンデンサCpの電流Icp、基板表面電圧Vsub、及びスイッチング部の制御信号G1、G2、G4、G5を含めた各波形のタイムチャートである。
図9は、パルスオン時転流期間Taにおける出力電流Io、電流Icp、Icnの電流経路である。
【0048】
図7に示すように、時刻t0の直前に、ハイ状態である制御信号G4がローになり、デッドタイムTeの経過後、時刻t0において制御信号G5がハイに変化する。制御信号G4がローになることでスイッチング部S4はオフするが、浮遊コンデンサCnの電圧(この場合、基板コンデンサCpの電圧とほぼ同じ)であるステージ電圧Vop2から該浮遊コンデンサCnの電圧分だけシフトした出力電圧Vop1は、接地点を基準として電圧源15による電圧値ΔVだけ高い電圧レベルを維持する。
【0049】
時刻t0において、制御信号G5がハイになることでスイッチング部S5がオンすると、
図9中に実線矢印で示す経路で、上述したように維持されていた出力電圧Vop1の電圧値ΔVと電圧源13による電圧値ΔV/2、及び各コンデンサCn、Cp、Cs、Cbの合成値Cre(≒Cn)と配線インダクタLn、により、次に示す共振電流が出力電流Ioとして流れる。
Io=Ida=-[(ΔV/2)/√(Ln/Cre)]・sinθ
【0050】
また、この共振時の出力電圧の変化は、
Vop1=(ΔV/2)(1+cosθ)
であるため、出力電圧Vop1は時刻t0における立上り時基準電圧である電圧値ΔVから時刻t1における0Vまで変化する。このときの共振初期電圧はΔV/2であり、パルスオン時転流期間Ta全体に亘る電圧変化はその共振初期電圧の2倍のΔVである。一方、ステージ電圧Vop2は、ゼロ点浮動であるため、
図3(c)に示したように、極性とは無関係に絶対値でのみ定まる。
【0051】
パルスオン時転流期間Taの長さはLCの定数に依存し、次の半波共振期間の式で求まる。
Ta=π√(Ln・Cre)
浮遊コンデンサCnの電圧値であって共振により急激に変化するステージ電圧Vop2と、シース抵抗Rpの作用により変化が緩慢である基板コンデンサCpの電圧値との差分が基板表面電圧Vsubとなる。
図9中に破線矢印で示す経路で流れる電流Icpは、概ね、このときの基板表面電圧Vsubを負荷である抵抗値(Rp+Zp)で除したものとなり、出力電流Ioから浮遊コンデンサCnを流れる電流Icnとは分流する。
【0052】
時刻t1において制御信号G5がローになることでスイッチング部S5がオフすると、略同時に、制御信号G1がハイになることでスイッチング部S1がオンする。制御部6は、第2電流センサCt2による検出結果に基いて、共振電流Idaのゼロ検出時点と時刻t1の動作時点とを同期させることができる。これは、オン時転流期間Taの半波共振期間(t0~t1)であるπ√(Ln・Cre)と出力電流Ioの共振電流流通期間とを一致させることを意味する。
【0053】
このとき、出力電圧Vop1は、理想的には共振転流によってΔVから変化して0Vとなり、時刻t1におけるランプ電圧生成部2の出力電圧であるゼロ電位と等しくなるため、スイッチング部S1の電流であるIrd1は流れない。しかしながら、出力電圧Vop1の値が0Vに達しない場合には、時刻t1以降の或る時点から、
図10において図示しないフィルタ3から流れる電流経路(実線矢印)と同一の経路で、合成コンデンサCre(≒Cn)から電流Ird1が流れる。一方、出力電圧Vop1の値が0Vを超える場合には、電流Ird1の流れる方向は逆転し、出力電圧Vop1はフィルタ3の出力電圧であるゼロ電位にクランプされる。これにより、出力電圧Vop1の値はいずれにしても0Vに収束する。ダンピング抵抗Rd1は、このときに流れる電流Ird1の余分な振動を抑制する機能を有する。このダンピング抵抗Rd1の抵抗値は概ね2・√(Ln/Cre)に設定するとよい。
【0054】
時刻t1以降のエッチング処理期間Tpには、ランプ電圧生成部2で生成されたランプ電圧Vm/Tmのうちの傾斜電圧-dv/dtが浮遊コンデンサCn、基板コンデンサCpに共に印加される。これにより、
図10中に二点鎖線矢印及び破線矢印で示す経路で、浮遊コンデンサCn、基板コンデンサCpにそれぞれ電流Icn、Icpが流れ、
図10中に実線矢印で示す経路で流れる出力電流Io(一定電流Ic)は、電流Icn、Icpを加算したものとなる。これにより、このエッチング処理期間Tpにおける出力電圧Vop1は、上述したように、立上り時基準電圧よりもΔVの分だけ負方向に高い略0Vから、負方向に一定傾斜で電圧が増加する電圧波形となる。
【0055】
図8は、パルスオフ時転流期間Tbにおける出力電流Io、出力電圧Vop1、基板コンデンサCpの電流Icp、基板表面電圧Vsub、出力電流Ioの枝路電流であるIdb、Id3、及びIrd2、並びにスイッチング部の制御信号G1、G2、G4、G5を含めた各波形のタイムチャートである。
図11~13は、パルスオフ時転流期間Tbにおける、出力電流Ioとその枝路電流Idb、Id3、Ird(Ird1、Ird2)、基板コンデンサCpの電流Icp、及び、ランプ電圧dv/dtによる一定電流Ic、に対するそれぞれの電流経路を示す概略図である。
【0056】
図8において、時刻t2の直前には、制御信号G1はハイ状態であり、他の制御信号G5、G2、G4はロー状態である。制御信号G1がハイからローに変化し、デッドタイムTe経過後の時刻t2において制御信号G2がハイに変化する。次いで、時刻t4にて制御信号G2がローに変化し制御信号G4はハイに変化する。それ以降、制御信号G1、G2、G5がロー、制御信号G4がハイである状態は、既に説明した
図7の時刻t0の直前の時点まで維持される。
【0057】
順に述べると、定常的なエッチング処理期間Tpの終了時には、制御信号G1がハイであることでスイッチング部S1はオン状態にあり、電流Io、Icp、基板表面電圧Vsub、出力電圧Vop1はそれぞれ次のようになる。
Io=Ic=(Cn+Cp)・(-dv/dt)
Icp=Cp・(-dv/dt)
Vsub=Icp・(Rp+Zp)
Vop1=-Vc=-Tp・dv/dt
【0058】
時刻t2において、制御信号G2がハイに変化してスイッチング部S2がオンすると、
図11中に矢印で示す経路で、合成コンデンサCre≒Cnと合成インダクタ(Ln+Li)による共振電流Ioが主として浮遊コンデンサCnより流れる。ここで、出力電圧Vop1(=-Vc)の値が共振によってΔVになる共振振幅の値(ΔV+Vc)から、共振初期電圧はその半分である(ΔV+Vc)/2である。電圧源14の電圧値Vaは、時刻t2における出力電圧Vop1の電圧値(ここでは-Vc)から共振初期電圧(立下り時共振初期電圧)の値(ΔV+Vc)/2を得るためのノードN1を基準とした補正値であり、ここではノードN1の電位は0Vであるから、
図8中に示すように、Vaは(ΔV-Vc)/2に対応する電圧値と接地電位との差であり、ここでは(ΔV-Vc)/2である。このときの共振電流Ioの値は次のようになる。
Io=Idb=[{(ΔV+Vc)/2}/√{(Ln+Li)/Cre}]・sinθ
なお、
図3(b1)及び
図8(b)ではΔV>VcとしているためVaは正値であるが、ΔV<Vcとなる場合もあり得、その場合にはVaは負値である。つまり、電圧値VaはΔVとVcとの大小関係によって正負のいずれをも採り得る。
【0059】
即ち、インダクタLiは、時刻t0における立上り時共振初期電圧(ここではΔV/2)と時刻t2における立下り時共振初期電圧(ここでは(ΔV-Vc)/2)の差異Vc/2による共振電流の増加を、特性インピーダンスの増加によって是正するためのものである。従って、この共振電流の増加に対してスイッチング部S2を含む該経路の素子の定格値が充分である場合には、インダクタLiは省略することもできる。また、浮遊コンデンサCnの電圧値であって共振により急激に変化するステージ電圧Vop2と、シース抵抗Rpの作用によって変化が緩慢である基板コンデンサCpの電圧値との差分が基板表面電圧Vsubとなり、
図11中に破線矢印で示す経路で流れる基板コンデンサCpの電流Icpの値は、概ね、この場合の基板表面電圧Vsubを合成抵抗(Rp+Zp)で除したものとなる。
【0060】
時刻t3において、基板表面電圧Vsubが0になると、イオンシースの整流作用によるダイオードDpが導通する。このため、
図12中に破線矢印で示すように基板コンデンサCpに流れる電流Icpは増加し、浮遊コンデンサCnを流れる電流Icnとともに共振電流Ioとして流れる。このときの電流Icpの値は、基板表面電圧Vsubをプラズマ抵抗Zpで除したものとなる。
【0061】
時刻t4において、制御信号G2がローに変化することによりスイッチング部S2がオフすると略同時に、制御信号G4がハイに変化してスイッチング部S4はオンする。制御部6は、第3電流センサCt3による検出信号に基いて、共振電流Idbのゼロ検出時点と時刻t4における動作の時点とを同期させることができる。これは、パルスオフ時転流期間Tbにおける半波共振期間であるπ√[(Li+Ln)・Cre]とIo=Idbの共振電流流通期間とを一致させることを意味する。
【0062】
このとき出力電圧Vop1の値は理想的にはΔVとなり、電圧源15による電圧ΔVと同電位になるので、出力電流Ioでありスイッチング部S4の電流でもあるIrd2は流れない。しかしながら、出力電圧Vop1の値がΔVに満たない場合には、電圧源15から
図13中に一点鎖線で示す経路で電流Ird2が流れる。一方、出力電圧Vop1の値がΔVを超える場合には、電流Ird2は逆方向に流れ、その電圧は電圧源15の電圧値ΔVにクランプされる。従って、出力電圧Vop1の値はいずれにしても電圧源15の電圧つまり立上り時基準電圧ΔVに収束する。ダンピング抵抗Rd2は、電流Ird2の過大な振動を抑制するものであり、その抵抗値は、概ね2・√(Ln/Cre)に設定することが望ましい。
【0063】
また、制御部6からの制御信号のタイミングのずれ等によって、共振電流Idbのゼロ検出時点よりも時刻t4での動作の方が早い場合にはダイオードD3が導通する。そして、それまで流れていた共振電流Idbと略同値の電流Id3が、
図13中に実線矢印で示す経路で流れ、合成インダクタLi+Lnに蓄積されていたエネルギはフィルタ3内のコンデンサ(図示せず)に回生される。これにより、先行してオフ状態となったスイッチング部S2に過剰な電圧が発生する等の問題は生じず、このパルス生成部5は安全に且つ安定して動作し得る。
【0064】
なお、言うまでもないが、上述した各種の数式等により与えられる値は、明示しているものを除き、配線や回路素子の抵抗成分等を含まない理想値である。そのため、設定値であるVa、ΔV、ΔV/2等を含めて、これらの値は、実動状態に応じて理想値から適宜修正されたものとすることができる。
【0065】
<補助電圧生成部4の構成及び動作>
図14は、補助電圧生成部4の概略回路の一例を示す図である。補助電圧生成部用の高周波スイッチングトランスT41の1次巻線n1は、高電圧生成部1の出力段に設けられる高周波スイッチングトランスの1次巻線と並列に接続される。この1次巻線n1に、高電圧生成部の第1レッグ107の中点eと第2レッグ108の中点f間の電圧であり、振幅が可変である高周波高電圧Vqが印加される。また、ランプ電圧生成部2に接続される、その高周波スイッチングトランスの2次巻線には、電圧Vsが発生する。
【0066】
上記電圧Vqに基いてトランスT41の2次巻線n2の両端に発生する電圧は、高周波ダイオードD41~D44によるブリッジ整流回路で整流される。そして、カソード側が
図6中のノードN5である正極、アノード側が
図6中のノードN1である接地電圧として、ノードN5とN1との間に接続されたコンデンサC41の両端に所定の直流電圧Vrが得られる。この電圧Vrは、3つの双方向昇降圧コンバータ402a、402b、402cによる降圧動作によって、それぞれ独立に電圧源14の電圧値Va、電圧源15の電圧値ΔV、電圧源13の電圧値ΔV/2に降圧される。また、Va、ΔV、ΔV/2のそれぞれを検出した値は補助電圧生成部4のための補助電源制御部47に入力され、制御部6から指示された設定値に対してフィードバック制御される。
【0067】
ここで、双方向昇降圧コンバータ402a、402b、402cを用いるのは、浮遊コンデンサCn、基板コンデンサCpの転流時におけるエネルギを電源側に回生し、再利用するためである。例えば、オン時転流期間Taには、浮遊コンデンサCnから
図9中に実線矢印で示す経路で半波共振電流Io=Idaが電圧源13のコンデンサC42cを充電する方向に流れ、これにより、コンデンサC42cの電圧は設定値であるΔV/2を超えて上昇しようとする。これに対し、フィードバック制御によってΔV/2を維持するように双方向昇降圧コンバータ402cは昇圧動作を行い、コンデンサC42cの電圧上昇分の蓄積電荷は、双方向昇降圧コンバータ402c、402a、402bに共通である入力側のコンデンサC41に回生される。すると、続いてコンデンサC41の電圧が上昇し、その設定値であるVrを超えて上昇する。
【0068】
ここで、パルスオフ時転流期間Tbには、浮遊コンデンサCnから
図11及び
図12中に実線矢印で示す経路で、半波共振電流Io=Idbが電圧源14のコンデンサC42aを放電する方向に流れる。そのため、その電圧源14の双方向昇降圧コンバータ402aは降圧動作を行い、電圧Vrを超えて上昇した入力側のコンデンサC41の蓄積電荷は放出され再利用される。このようにして、浮遊コンデンサCnの回生エネルギによる、電圧源14の電圧値Va、電圧源15の電圧値ΔV、及び電圧源13の電圧値ΔV/2の電圧上昇は無くなる。
【0069】
以上のようして本実施形態のパルス電源部100では、プラズマリアクタPr中のステージ140を介して基板150に、理想に近い形状のパルス電圧を印加し、エッチング処理期間中に、基板表面電圧Vsubを略一定に維持することができる。また、パルス電圧の転流期間が短縮され、つまりはパルス電圧の立上り及び立下りが急峻になり、それに要する時間が短いため、その分だけエッチング処理期間を延ばして効率的にエッチングを行うことができる。
【0070】
[変形例]
上述した一実施形態であるパルス電源部100は、適宜に変形することができる。以下に、この変形例について説明する。
図15は、第1変形例によるパルス電源部100Aにおけるパルス生成部を主とする概略回路図である。
【0071】
このパルス生成部では、
図6に示したパルス生成部5においてスイッチング部S4と直列に接続されていた電圧ΔVを出力する電圧源15の電圧値を0とし、該電圧源15の正極と負極とを短絡している(それ故に
図15では電圧源15を破線で示している)。それに伴い、スイッチング部S4はノードN1に直接接続される。また、電圧源13はその電圧値は
図6の例と同じΔV/2であるが、その極性は反転されている。また、所定の電圧Vaを出力する電圧源14も極性とその電圧値を変更している。さらに、
図6に示した例では実質的に存在していなかった電圧源16は電圧値がΔVであり、フィルタ3の接地端30とノードN1との間に該ノードN1側が正極になるように接続されている。こうした電圧源13~16の変更以外の構成は、基本的に
図6に示したパルス生成部5と同一である。
【0072】
各スイッチング部に含まれるスイッチング素子をオン・オフさせる制御信号の動作タイミングは、
図7、
図8に示したタイムチャートから変更はない。但し、電圧値や電流値を示す縦軸は変わり、
図8に示したタイムチャートにおける、パルスオフ時転流期間Tbにおける出力電圧Vop1の時刻t5での電圧値は、
図3(b3)に示すようにΔVから0に変更され、
図7に示したタイムチャートにおける出力電圧Vop1の0レベルも同様に変更される。即ち、上記実施形態とこの第1変形例との動作の相違は、出力電圧Vop1の波形が負電圧の方向にΔVだけシフトされることであり、出力電圧Vop1の波形は
図3(b3)に示すようになる。
【0073】
そこで、ここでは、上記実施形態と相違する出力電圧Vop1に関連する動作についてのみ説明する。その説明には、各電圧源13~16の電圧値や極性は一部異なるものの、
図9~
図13を借用する。
【0074】
時刻t0の直前には、出力電圧Vop1は立上り時基準電圧である0Vを維持する。時刻t0において、制御信号G5がハイに変化したことによりスイッチング部S5がオンすると、
図9中に実線矢印で示す経路で、それまで維持されていた出力電圧Vop1の電圧値(0V)を有する合成値Cre≒Cnであるコンデンサに、電圧値がΔV/2である電圧源13から配線インダクタLnを介して、次の共振電流が出力電流Ioとして流れる。
Io=Ida=-[(ΔV/2)/√(Ln/Cre)]・sinθ
この共振による出力電圧Vop1の変化は、
Vop1=-(ΔV/2)(1-cosθ)
であり、上述したように時刻t0における0Vから時刻t1における-ΔV(本発明における第1電圧)まで変化する。
【0075】
時刻t1において制御信号G5がローに変化してスイッチング部S5がオフすると、略同時に制御信号G1がハイに変化してスイッチング部S1がオンする。この場合にも、制御部6が第2電流センサCt2の検出信号に基いて、共振電流Idaのゼロ検出時点と時刻t1における動作の時点とを一致させる同期制御を実施することができる。
【0076】
図8に示すように、時刻t2の直前には、電流Io、Icp、基板表面電圧Vsub、出力電圧Vop1はそれぞれ次に示す状態である。
Io=Ic=(Cn+Cp)・(-dv/dt)
Icp=Cp・(-dv/dt)
Vsub=Icp・(Rp+Zp)
Vop1=-(ΔV+Vc)=-[ΔV+Tp・(dv/dt)]
【0077】
時刻t2において、上記出力電圧Vop1で充電されたコンデンサCp、Cnから電荷の放電が始まる。このとき、立下り時基準電圧である出力電圧Vop1の値が共振によって立上り時基準電圧である0Vになる共振振幅値による立下り時共振初期電圧の電圧値は(ΔV+Vc)/2である。従って、この変形例における電圧源14の電圧値Va=-(ΔV+Vc)/2は、-(ΔV+Vc)である電圧値から立下り時共振初期電圧(ΔV+Vc)/2を得るための、ノードN1の電位(0V)を基準とした補正値である。
【0078】
時刻t3において、ダイオードDpは導通し、
図12中に破線矢印で示すように電流Icpは流れる。
【0079】
時刻t4において、制御信号G2がローに変化してスイッチング部S2がオフすると略同時に、制御信号G4がハイになってスイッチング部S4がオンする。このときにも、制御部6は、第3電流センサCt3による検出信号に基いて、共振電流Idbのゼロ検出時点と時刻t4における動作の時点を一致させる同期制御を行うことができる。これにより、この変形例のパルス電源部も安全に且つ安定して動作し得る。
【0080】
図16は、
図15中の補助電圧生成部4Aの概略回路の一例を示す図である。
ブリッジ整流回路401により、そのカソード側をノードN1である接地電位、アノード側をノードN5である負極として、直流電圧Vrを得る。その直流電圧Vrから、双方向昇降圧コンバータ402aA、402bA、402cAの動作により、ノードN1を基準としてそれぞれ負極性である、電圧源14の電圧値Va、電圧源16の電圧値ΔV、電圧源13の電圧値ΔV/2が出力される。
【0081】
図17は、第2変形例によるパルス電源部100Bにおけるパルス生成部を主とする概略回路図である。
【0082】
このパルス生成部では、
図6に示したパルス生成部5においてスイッチング部S5と直列に接続されていた電圧ΔV/2を出力する電圧源13の電圧値を0とし、該電圧源13の正極と負極とを短絡している(それ故に
図17では電圧源13を破線で示している)。それに伴い、スイッチング部S5はノードN1に直接接続される。また、電圧源15はその極性は
図6の例と同じであるが、電圧値をΔV/2に変更している。また、所定の電圧Vaを出力する電圧源14も、
図6に示す例に対し極性とその電圧値を変更している。さらに、
図6に示した例では実質的に存在していなかった電圧源16は電圧値がΔV/2であり、フィルタ3の接地端30とノードN1との間に該ノードN1側が正極になるように接続されている。こうした電圧源13~16の変更以外の構成は、基本的に
図6に示したパルス生成部5と同一である。各スイッチング部に含まれるスイッチング素子をオン・オフさせる制御信号の動作タイミングは、
図7、
図8に示したタイムチャートから変更はない。
【0083】
但し、電圧値や電流値を示す縦軸は変わり、
図8に示したタイムチャートにおけるパルスオフ時転流期間Tbにおける出力電圧Vop1の時刻t5での電圧値は、
図3(b2)に示すようにΔVからΔV/2に変更され、
図7に示したタイムチャートにおける出力電圧Vop1の0レベルも同様に変更される。即ち、上記実施形態とこの変形例との動作の相違は、出力電圧Vop1の波形が負電圧の方向にΔV/2だけシフトされることであり、出力電圧Vop1の波形は
図3(b2)に示すようになる。
【0084】
そこで、ここでは、第1変形例と同様に、上記実施形態と相違する出力電圧Vop1に関連する動作についてのみ説明する。その説明には、各電圧源13~16の電圧値や極性は一部異なるものの、
図9~
図13を借用する。
【0085】
時刻t0の直前には、出力電圧Vop1は立上り時基準電圧であるΔV/2を維持している。時刻t0において、制御信号G5がハイに変化したことによりスイッチング部S5がオンすると、
図9中に実線矢印で示す経路で、それまで維持されている出力電圧Vop1の電圧値ΔV/2に充電されている合成値Cre≒Cnであるコンデンサから、配線インダクタLnを介して次の共振電流が出力電流Ioとして流れる。
Io=Ida=-[(ΔV/2)/√(Ln/Cre)]・sinθ
この共振による出力電圧Vop1の変化は、
Vop1=(ΔV/2)・cosθ
である。上述したように、出力電圧Vop1は時刻t0におけるΔV/2から時刻t1における-ΔV/2(本発明における第1電圧)まで変化する。
【0086】
時刻t1において制御信号G5がローに変化してスイッチング部S5がオフすると、略同時に制御信号G1がハイに変化してスイッチング部S1がオンする。この場合にも、制御部6が第2電流センサCt2の検出信号に基いて、共振電流Idaのゼロ検出時点と時刻t1における動作の時点とを一致させる同期制御を実施することができる。
【0087】
図8に示すように、時刻t2の直前には、電流Io、Icp、基板表面電圧Vsub、出力電圧Vop1はそれぞれ次に示す状態である。
Io=Ic=(Cn+Cp)・(-dv/dt)
Icp=Cp・(-dv/dt)
Vsub=Icp・(Rp+Zp)
Vop1=-[(ΔV/2)+Vc]=-[(ΔV/2)+Tp・(dv/dt)]
【0088】
時刻t2において、上記出力電圧Vop1で充電されたコンデンサCp、Cnから電荷の放電が始まる。このとき、立下り時基準電圧である出力電圧Vop1の値が共振によって立上り時基準電圧であるΔV/2になる共振振幅値による立下り時共振初期電圧の電圧値は(Vc+ΔV)/2である。従って、この変形例における電圧源14の電圧値Va=-Vc/2は、-Vc-(ΔV/2)である電圧値から立下り時共振初期電圧(ΔV+Vc)/2を得るための、ノードN1の電位(0V)を基準とした補正値である。
【0089】
時刻t3において、ダイオードDpは導通し、
図12中に破線矢印で示すように電流Icpは流れる。
【0090】
時刻t4において、制御信号G2がローに変化してスイッチング部S2がオフすると略同時に、制御信号G4がハイになってスイッチング部S4がオンする。このときにも、制御部6は、第3電流センサCt3による検出信号に基いて、共振電流Idbのゼロ検出時点と時刻t4における動作の時点を一致させる同期制御を行うことができる。これにより、この第2変形例のパルス電源部100Bも安全に且つ安定して動作し得る。
【0091】
図18は、
図17中の補助電圧生成部4Bの概略回路の一例を示す図である。
ここでは、トランスT41の2次巻線をn2a、n2bの2つに分けてセンタータップを設け、該センタータップをノードN1である接地端とする。そして、ブリッジ整流回路401により、そのカソード側をノードN5aである正極、アノード側をノードN5bである負極として、2つの直流電圧Vr、-Vrを得る。その直流電圧Vr、-Vrから、双方向昇降圧コンバータ402aB、402bB、402cBの動作により、ノードN1を基準としてそれぞれ負極性である電圧源14の電圧値Va、電圧源16の電圧値ΔV/2、正極性である電圧源15の電圧値ΔV/2が出力される。
【0094】
[さらなる他の実施形態によるパルス電源部]
図19は、本発明のさらに他の実施形態によるバイアス用パルス電源部100Cのブロック構成図である。
本実施形態のパルス電源部100Cは、高電圧生成部1、ランプ電圧生成部2、フィルタ3、補助電圧生成部4、パルス生成部5を複数(ここでは2組)備える。
図19では、各組の構成要素の符号をX、Yで区別しており、符号にXを付した組をX組、Yを付した組をY組と呼ぶこととする。なお、2つの高電圧生成部1X、1Yは回路の一部を共用可能であるが、ここでは完全に分離して示している。
【0095】
各組はそれぞれ、上述したように所定のパルス電圧を生成することが可能であるが、制御の方法によって、X組、Y組の回路を同じタイミングで動作させて生成したパルス電圧を同位相で直列に重畳して出力する方法と、X組、Y組の回路を時分割で動作させて生成したパルス電圧を交互に出力し合成する方法と、のいずれかを採用することができる。
【0096】
図19に示したように、上記二つの方法のいずれの場合でも、同一構成であるパルス生成部5X、5Yの出力電圧は単純に加算され、その加算された電圧がパルス電源部100Cの接地端10と出力端11との間に出力される。
【0097】
本パルス電源部100Cの出力電圧Vop1及びステージ電圧Vop2、基板表面電圧Vsubについては、図示しないものの、
図3、
図4を参照すれば、X組において立上り部の終了端から時間経過に伴って変化するコンデンサ負荷電圧Vc(=-Tp・(-dv/dt))と、Y組において立上り部の終了端から時間経過に伴って変化するコンデンサ負荷電圧Vc(=-Tp・(-dv/dt))とが加算されて出力されることは明らかである。これにより、出力電圧Vop1、ステージ電圧Vop2共に、上記第1実施形態のように1組だけの構成に比べて値は倍増し、その結果、基板表面電圧Vsubも2倍となる。換言すれば、同じ電圧値のパルス電圧を得るために、各組の回路で生成するパルス電圧の電圧値を1/2にすることができ、例えばスイッチング素子等として、電圧定格が低く廉価でありながらスイッチング特性が良好な素子を使用することが可能となるという利点がある。また、電圧定格が低くスイッチング特性が良好である素子はより入手が容易であるため、回路設計上の制約も小さくなり、設計が容易になる。
【0098】
一方、
図20は、
図19に示したパルス電源部100CのX組、Y組の回路を、同一位相ではなく、時分割で、つまり交互に動作させる場合のタイムチャートである。ランプ電圧生成部2X、2Yは、180°位相の異なる周期Tの対称三角波を発生し、時刻t0~時刻t5のT/2期間においてはランプ電圧生成部2XがVm/Tmとなるランプ電圧波形を生成し、時刻t5~時刻t10のT/2期間においてはランプ電圧生成部2YがVm/Tmであるランプ電圧波形を生成する。
【0099】
エッチング処理期間Tpは時刻t0~t2におけるTp(X)と、時刻t5~t7におけるTp(Y)とに分離され、パルス生成部5Xは、制御部6から指示されるVm/Tm(X)及びTp(X)の設定値、並びに、補助電圧生成部4Xから与えられるVa、ΔV、ΔV/2の各電圧に基いて、パルス生成部5Yは、制御部6から指示されるVm/Tm(Y)及びTp(Y)の設定値、並びに、補助電圧生成部4Yから与えられるVa、ΔV、ΔV/2の各電圧に基いて、出力電圧Vop1(X)、Vop1(Y)を交互に出力する。これにより、ステージ電圧Vop2のほか、出力電流Io、コンデンサCn、Cpに流れるIc、基板表面電圧Vsub等についても同様に、X組、Y組の回路から独立に且つ時間的に交互に供給される。即ち、パルス電源部100Cの出力電圧Vop1としては、一方のパルス生成部5Xの出力である一つのパルス電圧と次のパルス電圧との間に、他方のパルス生成部5Yの出力であるパルス電圧が差し込まれた(インターリーブされた)ものとなる。
【0100】
図20(b)に示される出力電圧Vop1の波形形状は、
図3(b3)に示される出力電圧Vop1のそれと同じであるが、ランプ電圧生成部2X、2Yの周期Tの対称三角波は、周期T/2である出力電圧Vop1の周波数の1/2で済む。例えば、出力電圧Vop1のパルス周波数が400kHzである場合、ランプ電圧生成部2X、2Yの対称三角波の周波数は200kHzで済む。また、
図3(b3)中に破線で示すランプ波形と比較して、
図20(b)中に破線で示す波形はほぼ対称な三角波波形であるから、急峻な波形の変化がなくスイッチング制御が容易である。さらにまた、パルス生成部5X、5Yにおいてもパルス周波数は200kHzでよいので、1つの素子に対するスイッチング損失が半減し、例えば放熱対策が容易である等の利点がある。
図20(b)に示される出力電圧Vop1の波形形状を
図3(b1)又は(b2)に示される出力電圧の波形形状と同じようにしてもよいことは当然である。
【0101】
なお、上記実施形態や変形例はあくまでも本発明の一例であり、本発明の趣旨の範囲で適宜修正、変更、追加を行っても本願特許請求の範囲に包含されることは明らかである。
【符号の説明】
【0102】
1、1X、1Y…高電圧生成部
Ct1、Ct2、Ct3…電流センサ
Rd1、Rd2…抵抗
10…接地端
11…出力端
13、14、15、16…電圧源
1A…降圧コンバータ
1B…高周波インバータ
2、2X、2Y…ランプ電圧生成部
3…フィルタ
4、4A、4B、4X、4Y…補助電圧生成部
5、5X、5Y…パルス生成部
6…制御部
7…三相交流電源
30…接地端
31…出力端
47…補助電源制御部
65…パルス生成部用制御部
100、100A、100B、100C、100D…バイアス用パルス電源部
110…プロセス制御部
120…イオン源用プラズマ電源部
130…処理室
140…ステージ
150…基板
160…プラズマ
101…ブリッジダイオード
103…相補スイッチ
104…リアクトル
105…電流トランス
107、108…レッグ
131、171、181…スイッチング素子
401…ブリッジ整流回路
402a、402b、402c、402aA、402bA、402cA、402aB、402bB、402cB…双方向昇降圧コンバータ
T41…高周波スイッチングトランス
102、105、106、Cn、Cp、Cb、C41、C42a、C42b、C42c…コンデンサ
S1、S2、S4、S5…スイッチング部
D3、Da、Db、41…ダイオード
Li、Ln…インダクタ
Pr…プラズマリアクタ
【要約】
【課題】立上り及び立下りが高速である良好な形状のパルス電圧を基板に印加する。
【解決手段】本発明の一態様であるパルス電源部100において、ランプ電圧生成部2は、実質的なエッチングに寄与する電位傾斜部の線形な電圧増加に対応するランプ電圧を生成する。補助電圧生成部4は、電位傾斜部における一定の補助電圧と、パルス電圧の立上り及び立下りに共振初期電圧として用いられる直流電圧を生成する。パルス生成部5は、共振初期電圧を利用し、プラズマリアクタのコンデンサ、当該装置とプラズマリアクタとの間の配線を主とするインダクタ等を含む共振ループで半波共振を生起させることにより、立上り部及び立下り部に対応する電圧波形を形成するとともに、ランプ電圧を利用して電位傾斜部を形成し、それらを合わせたパルス電圧を出力する。
【選択図】
図4