特許 7508758 プラズマエッチング装置用パルス電源装置及びパルス電圧生成方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B1)

(11)【特許番号】

(24)【登録日】2024-06-24

(45)【発行日】2024-07-02

(54)【発明の名称】プラズマエッチング装置用パルス電源装置及びパルス電圧生成方法

(51)【国際特許分類】

   H02M 9/06 20060101AFI20240625BHJP

【ＦＩ】

H02M9/06 Z

【請求項の数】 2

(21)【出願番号】P 2024017978

(22)【出願日】2024-02-08

【審査請求日】2024-02-09

【早期審査対象出願】

(73)【特許権者】

【識別番号】392026888

【氏名又は名称】京都電機器株式会社

(74)【代理人】

【識別番号】110001069

【氏名又は名称】弁理士法人京都国際特許事務所

(72)【発明者】

【氏名】藤吉 敏一

(72)【発明者】

【氏名】小西 庸平

【審査官】尾家 英樹

(56)【参考文献】

【文献】特開２０２２－７１６５（ＪＰ，Ａ）

【文献】特開２０２１－１３２６５（ＪＰ，Ａ）

【文献】特表２０２０－５０７６７８（ＪＰ，Ａ）

【文献】特表２０１８－５３６２５１（ＪＰ，Ａ）

【文献】特表２０１８－５３５５０５（ＪＰ，Ａ）

【文献】特表２０１８－５３５５０４（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０２Ｍ ９／００－ ９／０６

(57)【特許請求の範囲】

【請求項1】

プラズマエッチング装置において処理対象物を含むプラズマリアクタにパルスバイアス電圧を印加するために、当該パルス電源装置の接地端と出力端との間に、立上り時基準電圧から第１電圧まで急速に電圧が立ち上がる立上り部と、該第１電圧から立下り時基準電圧まで線形に電圧が増加する電位傾斜部と、該立下り時基準電圧から前記立上り時基準電圧まで急速に電圧が立ち下がる立下り部と、を含む波形形状を示すパルス電圧を出力するプラズマエッチング装置用パルス電源装置であって、
a)前記電位傾斜部の線形な電圧増加に対応するランプ電圧を生成するランプ電圧生成部と、
b)前記立上り時基準電圧と前記第１電圧との電圧差に対応する電圧値である第１補助電圧を生成するための第１電圧源、立上り時共振初期電圧を得るために前記第１補助電圧の電圧値の半分の電圧値である第２補助電圧を生成する第２電圧源、前記立下り時基準電圧と前記立上り時基準電圧との電圧差の半分の電圧値である立下り時共振初期電圧を得るために該電圧差の半分の電圧値に対応する電位と接地電位との差に対応する電圧値を有する第３補助電圧を生成する第３電圧源、及び、前記電位傾斜部におけるパルス電圧波形のレベルシフト量に対応する第４補助電圧を生成する第４電圧源、を含む補助電圧生成部と、
c)前記第１補助電圧で定まる電圧を前記立上り時基準電圧として、プラズマリアクタのコンデンサと、当該パルス電源装置とプラズマリアクタとの間の配線を含むインダクタと、前記第２電圧源と、を含む共振ループで、前記立上り時基準電圧から前記立上り時共振初期電圧を利用した半波共振を生起させることにより、前記立上り部に対応する電圧波形を形成し、それに引き続いて、前記ランプ電圧生成部から出力され前記第４補助電圧によりレベルシフトされたランプ電圧を利用して、前記立上り部の終了点である前記第１電圧から時間経過に伴って電圧をさらに上昇させて前記電位傾斜部に対応する電圧波形を形成し、そのあと、前記コンデンサと前記インダクタと前記第３電圧源と、さらに必要に応じて付加されたコイルによるインダクタを含む共振ループで、前記立下り時基準電圧から前記立下り時共振初期電圧を利用した半波共振を生起させることにより前記立下り部に対応する電圧波形を形成するパルス生成部と、
を備えるプラズマエッチング装置用パルス電源装置。

【請求項2】

プラズマエッチング装置において処理対象物を含むプラズマリアクタにパルスバイアス電圧を印加するために、パルス電源装置の接地端と出力端との間に、所定の立上り時基準電圧を維持する保持部と、該立上り時基準電圧から第１電圧まで急速に電圧が立ち上がる立上り部と、該第１電圧から立下り時基準電圧まで線形に電圧が増加する電位傾斜部と、該立下り時基準電圧から前記立上り時基準電圧まで急速に電圧が立ち下がる立下り部と、を含む波形形状を示すパルス電圧を出力するプラズマエッチング装置用パルス電圧生成方法であって、
時間経過に伴い電圧が増加するランプ電圧と、前記立上り時基準電圧と前記第１電圧との電圧差に対応する第１の直流電圧と、前記立上り時基準電圧と前記第１電圧との電圧差の半分の電圧に対応する第２の直流電圧と、前記立下り時基準電圧と前記立上り時基準電圧との電圧差の半分の電圧値に対応する電位と接地電位との差に対応する第３の直流電圧と、をそれぞれ選択的に前記出力端に結合する複数のステップを含み、
前記第１の直流電圧を前記出力端に結合した状態で該第１の直流電圧を負荷であるプラズマリアクタのコンデンサに保持することで、該出力端における電圧を前記立上り時基準電圧に対応するレベルに維持する第１ステップと、
該第１ステップに引き続き、前記第２の直流電圧を前記出力端に結合し、前記コンデンサと、当該パルス電源装置とプラズマリアクタとの間の配線を含むインダクタと、を少なくとも含む共振ループで、前記立上り時基準電圧と前記第２の直流電圧との電圧差に相当する立上り時共振初期電圧を利用した半波共振による電流を流すことで、前記出力端における電圧を前記立上り時基準電圧から上昇させる第２ステップと、
該第２ステップにより前記出力端の電圧が第１電圧に達すると、前記ランプ電圧を前記出力端に結合し、該出力端における電圧を時間経過に伴ってさらに上昇させる第３ステップと、
該第３ステップにより前記出力端における電圧が前記立下り時基準電圧まで上昇したあと、前記第３の直流電圧を前記出力端に結合し、前記コンデンサと前記インダクタとを少なくとも含む共振ループで、該立下り時基準電圧と前記立上り時基準電圧との電圧差の半分の電圧値である立下り時共振初期電圧を利用した半波共振による電流を流すことで、前記出力端における電圧を前記立下り時基準電圧から下降させる第４ステップと、
を有するプラズマエッチング装置用パルス電圧生成方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体製造等のためのプラズマエッチング装置に用いられるパルス電源装置及び該装置における電圧生成方法に関する。

【背景技術】

【0002】

半導体製造工程では、プラズマを利用して半導体基板に対するエッチング処理を行うプラズマエッチング装置が広く用いられている。反応性イオンエッチング装置では一般に、チャンバ内で高周波誘導結合方式や電子サイクロトロン共鳴方式などによってエッチングガスからプラズマを生成すると共に、該チャンバ内に設置した基板に高周波電圧等のバイアス電圧を印加する。これにより、基板とプラズマとの間に自己バイアス電位が生じ、プラズマ中のイオン種やラジカル種が基板に向かって加速され、その表面に衝突してエッチングが行われる。

【0003】

特許文献１に開示されているように、精度の良いエッチングを行うには基板表面におけるイオンエネルギ分布（Ion Energy Distribution：ＩＥＤ）を適切に制御することが重要である。一般的に、基板表面のＩＥＤは、そのピーク幅ができるだけ幅狭の単一なＩＥＤが望ましいとされている。そうしたＩＥＤを実現するには、基板表面電圧をほぼ一定とする必要があるが、プラズマに由来するイオン電流は誘電性の基板の表面を連続的に帯電させるため、一定値の電圧を基板に印加しても基板表面電圧は一定とはならない。こうしたことから、基板に印加される電圧として、該文献のＦＩＧ．１（ａ）に開示されているような、パルス頂部の電圧がランプ波状に変化する波形形状のパルスバイアス電圧が一般に用いられている。こうしたパルスバイアス電圧を基板に印加することによって、イオン電流の影響を補償し、基板表面電圧を一定に維持することができる。

【0004】

なお、一般に、プラズマエッチング装置におけるパルスバイアス電圧の波形は、負の方向（通常の波形図では下方向）に電圧が変化する負極性のパルス波形であり、その負極性のパルス波形の頂部において実質的なエッチング処理が行われる。そこで、以下の説明では、パルス波形において、そのエッチング処理が行われるパルス波形の頂部に向かって電圧が負方向に変化するエッジを立上りエッジ、逆に、エッチング処理が行われるパルス波形の頂部から電圧が正方向に変化するエッジを立下りエッジということとする。また同様に、実質的にエッチング処理を行う期間に向かうパルスの変化（つまり立上り）又はその動作をパルスオンといい、実質的にエッチング処理を行う期間が終了したあとのパルスの変化（つまり立下り）又はその動作をパルスオフということとする。

【先行技術文献】

【特許文献】

【0005】

【文献】特表２０２０－５０１３５１号公報

【文献】特許第７０１１１１８号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

特許文献１では、上述したような形状のパルスバイアス電圧を生成する回路については提案されていない。こうした形状のパルス電圧を生成するために、例えば特許文献２に記載の電源装置を利用することが可能である。該文献に記載の電源装置では、ＰＷＭ（パルス幅変調）制御を利用して高電圧パルスの立上り部、立下り部、パルス頂部を含めて様々なパルス波形を低損失で柔軟に形成することが可能である。一方で、半導体素子の製造効率の改善のためにエッチングの効率をさらに高めることが求められており、そのためには、パルス電圧の立上り及び立下りをさらに高速化し、パルス電圧の一周期の期間内で実質的にエッチングに寄与する電位傾斜部の占める部分の割合を多くする必要がある。しかしながら、特許文献２に記載の方式では、こうした立上り及び立下りの高速化には限界がある。

【0007】

また、パルスバイアス電圧の頂部の波高値は数百Ｖ～数ｋＶと高く、こうした高電圧をＰＷＭ制御によって生成しようとすると、ＰＷＭのためのスイッチング素子に大きな電圧が掛かるため、電圧定格の大きな比較的高価な素子を用いる必要がある。こうした電圧定格の大きな素子は高価であり、またそもそも電圧定格が大きく且つスイッチング速度の速い素子は入手しにくい。そのため、回路のコストが高くなるとともに、回路設計が行いにくいという問題がある。

【0008】

本発明はこうした課題を解決するためになされたものであり、その一つの目的は、その立上り及び立下りが急峻であり、実質的にエッチングを行うためのパルス頂部が精度の高い一定傾斜の電圧であるようなパルス電圧を低廉なコストで生成することができるプラズマエッチング装置用パルス電源装置及び電圧生成方法を提供することにある。

【課題を解決するための手段】

【0009】

上記課題を解決するためになされた本発明の一態様は、プラズマエッチング装置において処理対象物を含むプラズマリアクタにパルスバイアス電圧を印加するために、当該パルス電源装置の接地端と出力端との間に、立上り時基準電圧（後述の図３（ｂ１）の例では＋ΔＶ）から第１電圧（図３（ｂ１）の例では０Ｖ）まで急速に電圧が立ち上がる立上り部と、該第１電圧から立下り時基準電圧（図３（ｂ１）の例では－Ｖｃ）まで略線形に電圧が増加する電位傾斜部と、該立下り時基準電圧から前記立上り時基準電圧まで急速に電圧が立ち下がる立下り部と、を含む波形形状を示すパルス電圧を出力するプラズマエッチング装置用パルス電源装置であって、
a)前記電位傾斜部の略線形な電圧増加に対応するランプ電圧を生成するランプ電圧生成部と、
b)前記立上り時基準電圧（＋ΔＶ）と前記第１電圧（０Ｖ）との電圧差に対応する電圧値（ΔＶ）である第１補助電圧を生成するための第１電圧源（後述の図６の例では電圧源１５）、立上り時共振初期電圧を得るために前記第１補助電圧の電圧値（ΔＶ）の半分の電圧値（ΔＶ／２）である第２補助電圧を生成する第２電圧源（図６の例では電圧源１３）、前記立下り時基準電圧と前記立上り時基準電圧との電圧差（ΔＶ＋Ｖｃ）の半分の電圧値（（ΔＶ＋Ｖｃ）／２）である立下り時共振初期電圧を得るために該電圧差の半分の電圧値（（ΔＶ＋Ｖｃ）／２）に対応する電位（図３（ｂ１）の例では＋Ｖａ）と接地電位（０Ｖ）との差に対応する電圧値（Ｖａ）を有する第３補助電圧を生成する第３電圧源（図６の例では電圧源１４）、及び、前記電位傾斜部におけるパルス電圧波形のレベルシフト量（図３（ｂ１）の例では０）に対応する第４補助電圧を生成する第４電圧源（図６の例では電圧源１６）、を含む補助電圧生成部と、
c)前記第１補助電圧で定まる電圧を前記立上り時基準電圧（＋ΔＶ）として、プラズマリアクタのコンデンサと、当該パルス電源装置とプラズマリアクタとの間の配線を含むインダクタと、前記第２電圧源と、を含む共振ループで、前記立上り時基準電圧（＋ΔＶ）から前記立上り時共振初期電圧（ΔＶ／２）を利用した半波共振を生起させることにより、前記立上り部に対応する電圧波形を形成し、それに引き続いて、前記ランプ電圧生成部から出力され前記第４補助電圧によりレベルシフトされたランプ電圧を利用して、前記立上り部の終了点である前記第１電圧から時間経過に伴って電圧をさらに上昇させて前記電位傾斜部に対応する電圧波形を形成し、そのあと、前記コンデンサと前記インダクタと前記第３電圧源と、さらに必要に応じて付加されたコイルによるインダクタを含む共振ループで、前記立下り時基準電圧（－Ｖｃ）から前記立下り時共振初期電圧（（ΔＶ＋Ｖｃ）／２）を利用した半波共振を生起させることにより前記立下り部に対応する電圧波形を形成するパルス生成部と、
を備える。

【0010】

ここで、第１乃至第４電圧源はそれぞれ第１乃至第４補助電圧を生成するが、それら補助電圧は０Ｖをも含み得る。或る補助電圧が０Ｖである場合、その補助電圧を生成する第１乃至第４電圧源は存在せず、回路が短絡しているものとみなせばよい。

【0011】

また、「前記第１補助電圧の電圧値の半分」、「前記立下り時基準電圧と前記立上り時基準電圧との電圧差の半分」等の記載における「半分」との用語は、厳密に１／２であることを意味するものではなく、回路素子のパラメータや特性のばらつき等に起因する様々なずれに応じて適宜に調整し得るものであることも当然である。

【0012】

本発明に係るプラズマエッチング装置用パルス電源装置では、プラズマリアクタのコンデンサと配線を主とするインダクタ等を含む共振ループでの半波共振を利用することで、立上りエッジ及び立下りエッジの高速化を図る。一方、エッチング時に基板等のエッチング対象物の表面電圧を略一定に維持するための電位傾斜部における電位傾斜は、ランプ電圧生成部で生成されるランプ電圧によって形成される。

【0013】

また、本発明に係るプラズマエッチング装置用パルス電圧生成方法の一態様は、上記態様のパルス電源装置においてパルス電圧を生成する方法であって、プラズマエッチング装置において処理対象物を含むプラズマリアクタにパルスバイアス電圧を印加するために、パルス電源装置の接地端と出力端との間に、所定の立上り時基準電圧（後述の図３（ｂ１）の例では＋ΔＶ）を維持する保持部と、該立上り時基準電圧から第１電圧（図３（ｂ１）の例では０Ｖ）まで急速に電圧が立ち上がる立上り部と、該第１電圧から立下り時基準電圧（図３（ｂ１）の例では－Ｖｃ）まで略線形に電圧が増加する電位傾斜部と、該立下り時基準電圧から前記立上り時基準電圧まで急速に電圧が立ち下がる立下り部と、を含む波形形状を示すパルス電圧を出力するプラズマエッチング装置用パルス電圧生成方法であって、
時間経過に伴い電圧が増加するランプ電圧と、前記立上り時基準電圧（＋ΔＶ）と前記第１電圧（０Ｖ）との電圧差に対応する第１の直流電圧（ΔＶ）と、前記立上り時基準電圧と前記第１電圧との電圧差の半分の電圧に対応する第２の直流電圧（ΔＶ／２）と、前記立下り時基準電圧と前記立上り時基準電圧との電圧差（ΔＶ＋Ｖｃ）の半分の電圧値（（ΔＶ＋Ｖｃ）／２）に対応する電位（図３（ｂ１）の例では＋Ｖａ）と接地電位（０Ｖ）との差に対応する第３の直流電圧（Ｖａ）と、をそれぞれ選択的に前記出力端に結合する複数のステップを含み、
前記第１の直流電圧（ΔＶ）を前記出力端に結合した状態で該第１の直流電圧を負荷であるプラズマリアクタのコンデンサに保持することで、該出力端における電圧を前記立上り時基準電圧（＋ΔＶ）に対応するレベルに維持する第１ステップと、
該第１ステップに引き続き、前記第２の直流電圧（ΔＶ／２）を前記出力端に結合し、前記コンデンサと、当該パルス電源装置とプラズマリアクタとの間の配線を含むインダクタと、を少なくとも含む共振ループで、前記立上り時基準電圧と前記第２の直流電圧との電圧差に相当する立上り時共振初期電圧（ΔＶ／２）を利用した半波共振による電流を流すことで、前記出力端における電圧を前記立上り時基準電圧（＋ΔＶ）から上昇させる第２ステップと、
該第２ステップにより前記出力端の電圧が第１電圧に達すると、前記ランプ電圧を前記出力端に結合し、該出力端における電圧を時間経過に伴ってさらに上昇させる第３ステップと、
該第３ステップにより前記出力端における電圧が前記立下り時基準電圧まで上昇したあと、前記第３の直流電圧を前記出力端に結合し、前記コンデンサと前記インダクタとを少なくとも含む共振ループで、該立下り時基準電圧と前記立上り時基準電圧との電圧差（ΔＶ＋Ｖｃ）の半分の電圧値である立下り時共振初期電圧を利用した半波共振による電流を流すことで、前記出力端における電圧を前記立下り時基準電圧（－Ｖｃ）から下降させる第４ステップと、
を有する。

【発明の効果】

【0014】

本発明によれば、半波共振を利用して立上り部及び立下り部の波形を形成することで、立上り及び立上りを急峻に行うことができる。それにより、パルス電圧の一周期の期間内で実質的にエッチングに寄与する電位傾斜部の占める部分の割合を多くし、エッチングの効率を高めることができる。また、立上りエッジ及び立下りエッジが高速化されることで、パルス電圧の繰り返し周波数を上げることができる。また、電位傾斜部に対応する電圧波形を生成するために、時間経過に応じて電圧が変化するランプ電圧の部分のみを例えばＰＷＭにより生成すればよいため、必要とする電圧変化の程度を緩和することができ、ＰＷＭのためのスイッチング素子等の回路部品に要求される電圧定格を緩くすることができる。それによって、回路のコストを低減しながら、対象物表面においてピーク幅が狭い単一のＩＥＤを実現可能であるような、良好な波形形状のパルス電圧を該対象物に印加することができる。また、スイッチング素子の選択の幅が拡がることで、回路設計も容易になる。

【図面の簡単な説明】

【0015】

【図1】本発明に係るパルス電源装置を含むプラズマエッチング装置の全体構成の一例を示す概念図。

【図2】パルス電源装置の負荷であるプラズマリアクタの電気的な簡易等価回路を示す図。

【図3】基板表面電圧Ｖｓｕｂ、出力電圧Ｖｏｐ１、及びステージ電圧Ｖｏｐ２の波形の一例を示す図。

【図4】第１実施形態であるバイアス用パルス電源部の概略ブロック構成図。

【図5】図４中の高電圧生成部の概略回路図。

【図6】図４中のパルス生成部を主とする概略回路図。

【図7】パルスオン時の転流期間Ｔａにおける要部の電圧波形及び電流波形の一例を示すタイムチャート。

【図8】パルスオフ時の転流期間Ｔｂにおける要部の電圧波形及び電流波形の一例を示すタイムチャート。

【図9】パルスオン時の転流期間Ｔａ（時刻ｔ０～ｔ１）における電流の流れを示す概略回路図。

【図10】エッチング処理期間Ｔｐ（時刻ｔ１～ｔ２）における電流の流れを示す概略回路図。

【図11】パルスオフ時の転流期間Ｔｂ（時刻ｔ２～ｔ３）における電流の流れを示す概略回路図。

【図12】パルスオフ時の転流期間Ｔｂ（時刻ｔ３～ｔ４）における電流の流れを示す概略回路図。

【図13】パルスオフ時の転流期間Ｔｂ（時刻ｔ４～ｔ５）における電流の流れを示す概略回路図。

【図14】図４及び図６中の補助電圧生成部の概略回路の一例を示す図。

【図15】第１変形例によるパルス電源部におけるパルス生成部を主とする概略回路図。

【図16】図１５中の補助電圧生成部の概略回路の一例を示す図。

【図17】第２変形例によるパルス電源部におけるパルス生成部を主とする概略回路図。

【図18】図１７中の補助電圧生成部の概略回路の一例を示す図。

【図19】第２実施形態であるパルス電源部の概略ブロック構成図。

【図20】第２実施形態であるパルス電源部における要部の電圧波形及び電流波形の一例を示すタイムチャート。

【発明を実施するための形態】

【0016】

［プラズマエッチング装置の一例の全体構成］
図１は、本発明に係るパルス電源装置を用いたプラズマエッチング装置の典型的な全体構成を示す概念図である。
図１に示すように、このプラズマエッチング装置は、プロセス制御部１１０、イオン源用プラズマ電源部１２０、バイアス用パルス電源部１００、及び、処理対象物である基板１５０を含む処理室１３０、を備える。

【0017】

図示しないが、処理室１３０は、イオン源用プラズマ電源部１２０から供給される電力を受けて、例えば誘導性結合プラズマ（ＩＣＰ）、電子サイクロン共振（ＥＣＲ）プラズマ、ヘリコン波プラズマ（ＨＷＰ）などの様々な方式により、供給されたエッチングガスからプラズマ１６０を生成するイオン源を有する。

【0018】

バイアス用パルス電源部１００は、プラズマ１６０中のイオンに運動エネルギを与えて誘引するために、ステージ１４０を介して基板１５０にパルス状のバイアス電圧を印加するものである。誘電性の基板１５０の表面において所望の（通常は幅狭の単一の）ＩＥＤを得るために、バイアス用パルス電源部１００は、所定の処理期間中に基板１５０の表面における電圧値が略一定の負値となるようなパルス電圧を基板１５０に印加する。本プラズマエッチング装置では、イオン源用プラズマ電源部１２０とバイアス用パルス電源部１００とを別々に設け、プロセス制御部１１０が各電源部１００、１２０を独立に制御することで、エッチングプロセスの自由度を高めている。なお、以下の説明では、慣用に従い、プラズマ１６０を含む処理室１３０全体をプラズマリアクタＰｒという。

【0019】

図２は、バイアス用パルス電源部（以下、単に「パルス電源部」という）１００の負荷であるプラズマリアクタＰｒの電気的な簡易等価回路を示す図である。この図２では、プラズマリアクタＰｒにおける基板側イオンシースの等価回路と壁側イオンシースの等価回路とを合成すると共に、その一部を省略して記載している。また、図３は、図２中に示す基板表面電圧Ｖｓｕｂ、出力電圧Ｖｏｐ１、ステージ電圧Ｖｏｐ２の波形の一例を示す図である。図３中の（ｂ１）～（ｂ３）に示す出力電圧Ｖｏｐ１は、後述するそれぞれ異なる実施形態の装置における出力電圧である。なお、以下の説明において、各構成要素を示す符号や特定の部位の電圧や電流を特定するための符号は、その構成要素等自体の持つパラメータの数値を表す符号としても用いられる。例えば、特定のコンデンサを示す符号、例えば後述のＣｐは、そのコンデンサが有する容量値を示す符号としても用いられ、特定の位置の電圧を示す符号、例えばＶｏｐ１は、その電圧の電圧値を示す符号としても用いられる。

【0020】

図２において、Ｒｐはイオンシースの直流抵抗（以下「シース抵抗」という）、Ｃｐは誘電性の基板１５０のコンデンサ（以下「基板コンデンサ」という）、Ｄｐはイオンシースの整流作用によるダイオード（以下「シースダイオード」という）、Ｃｓはイオンシースのコンデンサ（以下「シースコンデンサ」という）、Ｚｐはプラズマバルク抵抗（以下「プラズマ抵抗」という）、Ｃｎは総合浮遊接地間コンデンサ（以下「浮遊コンデンサ」という）である。また、Ｌｎはパルス電源部１００とプラズマリアクタＰｒとを繋ぐ配線が主であるインダクタ（以下「配線インダクタ」という）、Ｃｂはブロッキングコンデンサである。

【0021】

図２では、プラズマ中のイオンと電子の移動度の差に起因したイオンシースの整流作用がシースダイオードＤｐとシース抵抗Ｒｐとの並列回路により表されている。シース抵抗Ｒｐはイオン電流に、またシースダイオードＤｐの順抵抗は電子電流に、それぞれ直流抵抗として対応する。また、これらにシースコンデンサＣｓを加えた３つの素子が並列に接続されている。この並列回路の一端にプラズマ抵抗Ｚｐが、他端に基板コンデンサＣｐがそれぞれ接続され、加えて、この直列回路の両端に浮遊コンデンサＣｎが接続されている。プラズマ抵抗Ｚｐと浮遊コンデンサＣｎとの接続点は、パルス電源部１００の一方の出力端である接地端１０に接続されるとともに接地され、基板コンデンサＣｐと浮遊コンデンサＣｎとの接続点は、ブロッキングコンデンサＣｂと配線インダクタＬｎとの直列回路を介してパルス電源部１００の出力端１１に接続されている。

【0022】

基板１５０の表面は、シースダイオードＤｐとシース抵抗ＲｐとシースコンデンサＣｓの並列回路の他端と基板コンデンサＣｐとの接続点であり、この接続点と接地（０Ｖ）との間の電圧が基板表面電圧Ｖｓｕｂである。ここで、浮遊コンデンサＣｎ、基板コンデンサＣｐ、及びシースコンデンサＣｓはコンデンサ負荷を形成するが、典型的な一例として、その容量比は、Ｃｎ≒５・Ｃｐ、Ｃｐ≒２０・Ｃｓ、である。通常、シースコンデンサＣｓの容量は相対的に顕著に小さいため、シースコンデンサＣｓは回路動作のうえで実質的に無視することができる。

【0023】

上述したように、基板１５０上で幅狭の単一ＩＥＤが要求される場合、図３（ａ）に示すように、基板表面電圧Ｖｓｕｂは、エッチング処理期間Ｔｐ（但しＴａを除く）において、或る一定の電圧値に維持される必要がある。このエッチング処理期間Ｔｐに、実質的に基板１５０に対するエッチング処理が実施される。隣接する２つのエッチング処理期間Ｔｐの間には、エッチング処理の際に基板コンデンサＣｐ及び浮遊コンデンサＣｎに蓄積された電荷を放電するための放電期間Ｔｄが設けられる。また、Ｔａは、放電期間Ｔｄが終了してからエッチング処理期間Ｔｐへ遷移する転流期間（パルスオン時転流期間）であり、Ｔｂはそのエッチング処理期間Ｔｐが終了してから放電期間Ｔｄへ遷移する転流期間（パルスオフ時転流期間）である。期間Ｔはパルス波形の一周期期間であり、一例として繰り返し周波数が４００ｋＨｚであるとき期間Ｔは２．５μsである。この場合、エッチング処理期間Ｔｐの最大デューティ比を８０％とすれば、Ｔｐ＝２μs、Ｔｄ＝０．５μsである。期間Ｔの幅を同一に保ったまま、幅狭の単一ＩＥＤのための有効なエッチング処理期間Ｔｐの幅を広げるには、転流期間Ｔａ、Ｔｂをできるだけ短くすることが望ましい。

【0024】

図３（ｂ１）～（ｂ３）に示すＶｏｐ１はそれぞれパルス電源部１００からの出力電圧の一例であり、図３（ｃ）に示すＶｏｐ２はステージ１４０に印加される電圧である。なお、図３（ｂ１）～（ｂ３）の右側に示した括弧［ ］内の数字は、後述する図６、図１７、図１５に示したパルス電源部の概略回路図において、波形図中に示す電圧を生成する電圧源を示す符号に対応している。

【0025】

基板表面電圧Ｖｓｕｂが図３（ａ）に示すように、エッチング処理期間Ｔｐにおいてパルスの頂部が一定電圧に保たれるような負パルス電圧であるためには、そのエッチング処理期間Ｔｐにおいて、基板コンデンサＣｐに流れる電流Ｉｃｐが一定の負パルス電流である必要がある。そして、この電流Ｉｃｐが一定の負パルス電流であるためには、印加電圧は電流Ｉｃｐの値に応じた一定の傾き－ｄｖ／ｄｔを有する１次関数電圧つまりはランプ電圧であることが必要である。即ち、パルスオン時転流期間Ｔａを除くエッチング処理期間Ｔｐ中に、出力電圧Ｖｏｐ１の波形形状は、電圧値が第１電圧（図３（ｂ１）では０Ｖ）から第２電圧（本発明における立下り時基準電圧、図３（ｂ１）では－Ｖｃ）まで略線形に増加する（図３では電圧の絶対値が増加する）、本発明における電位傾斜部となる。ここで、Ｔｐ・（－ｄｖ／ｄｔ）＝Ｖｃ、である。

【0026】

パルスオン時に、上記ランプ電圧の開始電圧の値はΔＶ≒Ｖｓｕｂ（共に絶対値）であるから、基板表面電圧Ｖｓｕｂを電位ゼロ（基準電圧）の状態から急速に所定値まで立ち上げるための充電補助電圧ΔＶはΔＶ≒Ｖｓｕｂである。図３（ｂ１）の例では、本発明における立上り時基準電圧の電圧値は＋ΔＶであり、この＋ΔＶから負方向に本発明における第１電圧である略０Ｖまで急速に電圧が立ち上げられる。これが本発明におけるパルス電圧の立上り部に相当する。この電圧の立上げに引き続いて、要求されたＶｓｕｂ値に対応する傾きが－ｄｖ／ｄｔであるランプ電圧を利用して、電圧値は略線形に増加される。そして、エッチング処理期間Ｔｐの終了時点で、本発明における立下り時基準電圧である電位傾斜部上の電圧値－Ｖｃから、正方向に上記立上り時基準電圧（ΔＶ）まで急速に電圧は立ち下げられる。これが本発明におけるパルス電圧の立下り部に相当する。なお、転流期間Ｔｂを除く放電期間Ｔｄには、出力電圧Ｖｏｐ１の電位は本発明における立上り時基準電圧のレベル近傍に維持され、これが本発明における保持部に相当する。

【0027】

図２に立ち戻り説明を続けると、基板表面電圧Ｖｓｕｂは、基板コンデンサＣｐに流れる電流Ｉｃｐによるシース抵抗Ｒｐ及びプラズマ抵抗Ｚｐの降下電圧で表され（但し、ダイオードＤｐの順抵抗はゼロ、逆抵抗は∞であるとする）、エッチング処理期間Ｔｐには、電流Ｉｃｐが一定である下で、Ｖｓｕｂ＝－Ｉｃｐ・（Ｒｐ＋Ｚｐ）である。また、放電期間ＴｄにおいてシースダイオードＤｐが導通した後には、Ｖｓｕｂ＝Ｉｃｐ・Ｚｐ、である。プラズマ抵抗Ｚｐは数Ω程度の低抵抗であり、電流Ｉｃｐによって、基板コンデンサＣｐの蓄積電荷は短時間で放電され得る。

【0028】

上述した出力電圧Ｖｏｐ１により独立して基板コンデンサＣｐに流れる電流Ｉｃｐ及び浮遊コンデンサＣｎに流れる電流Ｉｃｎは、それぞれ、
Ｉｃｐ＝Ｃｐ・（－ｄｖ／ｄｔ）
Ｉｃｎ＝Ｃｎ・（－ｄｖ／ｄｔ）
である。出力電流Ｉｏはパルス電源部１００から出力される電流であり
Ｉｏ＝（Ｃｐ＋Ｃｎ）・（－ｄｖ／ｄｔ）
である。即ち、出力電流Ｉｏは電流Ｉｃｐ、Ｉｃｎの加算値である。この電流Ｉｃｐは浮遊コンデンサＣｎの変化の影響を受けず、一方、電流Ｉｃｎは浮遊コンデンサＣｎにより基板コンデンサＣｐの側路に流れる実質的に無効な電流である。

【0029】

ステージ１４０に印加されるステージ電圧Ｖｏｐ２は、３つのコンデンサＣｐ、Ｃｎ、Ｃｂの接続点と接地点との間の電圧を示す。このステージ電圧Ｖｏｐ２は、ブロッキングコンデンサＣｂにより浮動ゼロ電位が与えられた出力電圧Ｖｏｐ１の波形が、基板表面電圧Ｖｓｕｂの平均電圧である直流電圧分だけ負方向にそのままシフトされたものである。ブロッキングコンデンサＣｂは、外部電圧から発生する直流電流がパルス電源部１００に流入するのを防止するために設けられ、その容量値は例えばＣｂ≒５０・Ｃｎに定められる。但し、このブロッキングコンデンサＣｂは本発明に必須の構成要素ではなく、適宜削除できることは当業者に明らかである。

【0030】

［パルス電源部の第１実施形態］
以下、パルス電源部１００の具体的な構成と動作の一例を説明する。図４は、一実施形態であるパルス電源部１００の概略ブロック構成図である。なお、この実施形態のパルス電源部１００の出力電圧Ｖｏｐ１の電圧波形は図３（ｂ１）に示した波形である。

【0031】

このパルス電源部１００は、三相交流電源７からの電力を受けて高電圧Ｖｓを生成する高電圧生成部１と、その高電圧Ｖｓを入力とし、パルス幅変調（ＰＷＭ）スイッチング動作によって、周期的に変化し一定の負の傾き－ｄｖ／ｄｔを有するランプ電圧Ｖｍ／Ｔｍを出力するランプ電圧生成部２と、このランプ電圧に重畳しているキャリア信号成分を除去するフィルタ３と、高電圧生成部１で得られる直流電圧Ｖｒｅｃを入力とし、双方向ＤＣ／ＤＣコンバータによる局部的な設定電圧である３種類の補助電圧Ｖａ、ΔＶ、ΔＶ／２を生成する補助電圧生成部４と、フィルタ３から出力されたランプ電圧Ｖｍ／Ｔｍと補助電圧生成部４から出力された補助電圧Ｖａ、ΔＶ、ΔＶ／２とに基いて、エッチング処理期間Ｔｐにおける負パルス電圧を有する出力電圧Ｖｏｐ１を生成するパルス生成部５と、高電圧生成部１、ランプ電圧生成部２、補助電圧生成部４、及びパルス生成部５の動作をそれぞれ制御する制御部６と、を含む。パルス生成部５からの出力はパルス電源部１００の接地端１０－出力端１１間に出力され、配線インダクタＬｎとブロッキングコンデンサＣｂとの直列回路を通して、プラズマリアクタＰｒに供給される。

【0032】

制御部６は、プロセス制御部１１０から、例えば基板表面電圧Ｖｓｕｂ、周期Ｔ、エッチング処理期間Ｔｐ等の各設定値を含む指示信号を受け、高電圧生成部１における高電圧Ｖｓの設定値、ランプ電圧生成部２における周期Ｔの設定値、ランプ電圧の傾斜ｄｖ／ｄｔの設定値、補助電圧生成部４における各電圧Ｖａ、ΔＶ、（Ｖａ：後述する期間Ｔｂの共振転流時の補助電圧）の設定値、パルス生成部５における周期Ｔの情報を含む期間Ｔｐ等の各設定値をそれぞれ決定する。なお、好ましくは、フィルタ３から出力されるランプ電圧Ｖｍ／Ｔｍを検出した結果を制御部６にフィードバックし、制御部６ではその検出結果と設定値であるｄｖ／ｄｔとを比較し、その両者の誤差を低減するように、且つフィードバックによって出力インピーダンスが低減するように動作を行うとよい。

【0033】

また制御部６は、エッチング処理期間Ｔｐにおける基板表面電圧Ｖｓｕｂ、及びパルス電源部１００の出力電圧Ｖｏｐ１と出力電流Ｉｏ（＝Ｉｃ）の時間経過に対する値を所定時間間隔で検出し、上述した－ｄｖ／ｄｔ、Ｖａ、ΔＶの各設定値がそれぞれ最適値になるように可変制御する。

【0034】

図３（ｂ１）に示した出力電圧Ｖｏｐ１の波形において直線状の一点鎖線は、高電圧生成部１で得られる高電圧Ｖｓである。このＶｓ≒Ｔ・（－ｄｖ／ｄｔ）で定めた印加電圧を基に、高電圧Ｖｓに対する最大のＰＷＭ変調率による最大電圧Ｖｍと、期間Ｔに対する最大期間Ｔｍと、基板表面電圧Ｖｓｕｂに対する電圧傾斜－ｄｖ／ｄｔを満足し、Ｔを周期として繰り返す、ランプ電圧生成部２の出力であるランプ電圧Ｖｍ／Ｔｍの波形を破線で示している。上述したように、パルス生成部５では、このランプ電圧Ｖｍ／Ｔｍと、補助電圧生成部４から与えられる充電補助電圧ΔＶと、制御部６から指示されるＴｐの設定値とに基いて負パルス電圧が形成されるが、その際に、転流期間Ｔａ及びＴｂにおいては立上り時共振初期電圧及び立下り時共振初期電圧を得るための補助電圧Ｖａ、ΔＶ／２を利用した共振転流が行われる。

【0035】

なお、制御部６は例えば、ＦＰＧＡ（Field Programmable Gate Arrey）による高速論理回路、ＣＰＵ、ＲＯＭ、ＲＡＭ、タイマなどからなるマイクロコンピュータ（マイコン）、Ａ／Ｄコンバータ等を含み、予め与えられたプログラムに従った処理を実行することで、上記各制御信号を生成する構成を採ることができる。

【0036】

次に各部の詳細な構成と動作を順に説明する。
＜高電圧生成部１の構成及び動作＞
高電圧生成部１としては、例えば特許文献２に記載のパルス電源装置における高電圧生成部の構成をほぼそのまま利用することができる。図５は、高電圧生成部１の概略回路図である。

【0037】

高電圧生成部１は、降圧コンバータ（ＣＯＮＶ）１Ａと高周波インバータ（ＩＮＶ）１Ｂを含む。三相交流電源７から供給される三相交流電圧は、ブリッジダイオード１０１とコンデンサ１０２とから成る整流回路に入力される。コンデンサ１０２の両端間の電圧は、直列接続された２つのスイッチング素子１３１、１３２から成る相補スイッチ１０３、リアクトル１０４、及びコンデンサ１０６により構成される降圧コンバータ１Ａに入力される。降圧コンバータ１Ａにおける相補スイッチ１０３のオン・オフ動作は制御部６により制御され、それによりコンデンサ１０６の両端に所定の電圧値のＰ／Ｎバスライン電圧が得られる。リアクトル１０４とコンデンサ１０６との間には電流トランス１０５が挿入され、電流トランス１０５で検出された電流値は制御部６にフィードバックされる。

【0038】

Ｐ／Ｎバスラインの両端は、直列に接続されたスイッチング素子１７１、１７２を含む第１レッグ１０７と、同じく直列に接続されたスイッチング素子１８１、１８２を含む第２レッグ１０８とで構成されるブリッジ回路の一端と他端にそれぞれ接続される。このブリッジ回路が高周波インバータ１Ｂを構成し、Ｐ／Ｎバスライン電圧の変化により、第１レッグ１０７の中点ｅと第２レッグ１０８の中点ｆとの間に、振幅が可変である高周波高電圧が出力される。

【0039】

上記の回路方式は、ＰＡＭ（パルス振幅変調）方式として知られている手法である。三相交流電圧に起因する商用リップルの改善は、よく知られているように、上記のＰＷＭ制御にピーク電流モード制御を併用することで行うことができる。

【0040】

＜ランプ電圧生成部２及びフィルタ３の構成並びに動作＞
ランプ電圧生成部２及びフィルタ３としては、例えば特許文献２に記載のパルス電源装置における波形整形部及びフィルタ３の構成を実質的にそのまま利用することができる。ごく概略的に述べると、具体的には、制御部６は、フラッシュメモリなどの不揮発性の半導体メモリを含む電圧パターン設定部を含み、この半導体メモリに、パルス電圧の１周期内における時間経過に対する電圧値データ、ここではランプ関数に対応する電圧値データが格納されている。ランプ電圧生成部２の本体は、例えば特許文献２に記載の例のように、各々が、少なくとも一組の相補スイッチ、又は該相補スイッチの代わりとなる一個のスイッチと一個のダイオードとの組合せ、を含む波形整形ユニットを複数直列に接続した、位相シフトＰＷＭ方式によるマルチレベルカスケードコンバータであるものとすることができる。制御部６は、半導体メモリに保持されている電圧値データに基いて周期Ｔとランプ電圧の傾斜－ｄｖ／ｄｔの情報をランプ電圧生成部２に指示し、ランプ電圧生成部２は、指示された情報に基いて、各波形整形ユニットに含まれる相補スイッチを制御することで、高電圧生成部１から与えられた電圧をオン・オフする。４段の波形整形ユニットは互いに位相が９０°づつずれて動作し、それら波形整形ユニットのＰＷＭ出力電圧が合算されることで周期的なランプ電圧が得られる。

【0041】

但し、特許文献２に記載のパルス電源装置では、波形整形部に入力される電圧が最大で数ｋＶレベルの高電圧であるのに対し、ここでは、ランプ電圧生成部２に入力される電圧Ｖｓはより小さい電圧である。何故なら、ランプ電圧生成部２では、上述したように最大で振幅がＶｃであるランプ電圧を生成すればよく、換言すればΔＶに相当する一定電圧は生成する必要がないからである。それ故に、スイッチング素子等の回路部品の電圧定格の制約を受けにくく、また必要とする電圧変化の程度の緩和によって回路を簡素化することができる。

【0042】

フィルタ３はＬＣローパスフィルタであり、ランプ電圧生成部２でのＰＷＭのスイッチング制御により発生するキャリア周波数成分等を除去して出力する。

【0043】

＜パルス生成部５の構成及び動作＞
図６は、パルス生成部を主とする概略回路図である。
上述したようにフィルタ３でキャリア周波数成分が除去された後のランプ電圧Ｖｍ／Ｔｍは、該フィルタ３の接地端３０と出力端３１との間に出力される。一方、後で詳述する補助電圧生成部４は４つの電圧源１３、１４、１５、１６を含む。電圧源１５は基板表面電圧Ｖｓｕｂに対応する第１補助電圧を得るための電圧ΔＶ、電圧源１３はパルスオン時転流期間Ｔａにおける共振初期電圧（本発明における立上り時共振初期電圧）を得るための電圧ΔＶ／２、電圧源１４はパルスオフ時転流期間Ｔｂにおける共振初期電圧（本発明における立下り時共振初期電圧）を得るための所定の電圧Ｖａ、をそれぞれ出力する。また、電圧源１６は、主として、ランプ電圧生成部２で得られるランプ電圧のレベルシフト量に対応する電圧を得るものであるが、第１実施形態では、電圧源１６で生成される電圧は０であって電圧源１６は実質的には存在せず、該電圧源１６の正極、負極が短絡されたものとみればよい。そのため、図６では電圧源１６を破線で示している。これは後述する図１６、図１７でも同様であり、正極、負極が短絡されたものとみなし得る電圧源を破線で示している。

【0044】

フィルタ３の接地端３０と出力端３１との間には、電圧源１４、スイッチング部Ｓ２、順方向ダイオードＤｂ、逆方向ダイオードＤ３、を含む第１の直列回路と、電圧源１５、スイッチング部Ｓ４、ダンピング抵抗Ｒｄ２、ダンピング抵抗Ｒｄ１、スイッチング部Ｓ１、による第２の直列回路と、が並列に接続されている。また、接地端３０と、第２の直列回路の２つのダンピング抵抗Ｒｄ１、Ｒｄ２の接続点であるノードＮ３との間には、電圧源１３、スイッチング部Ｓ５、逆方向ダイオードＤａ、を含む第３の直列回路が接続されている。フィルタ３の接地端３０と第１乃至第３の直列回路の一端である電圧源１３、１４、１５の負極端は、本パルス電源部１００の接地端１０に接続されている。

【0045】

第１の直列回路におけるダイオードＤｂとダイオードＤ３との接続点であるノードＮ２と第２の直列回路における抵抗Ｒｄ２と抵抗Ｒｄ１との接続点であるノードＮ３との間にはインダクタＬｉが設けられ、ノードＮ３は第３の直列回路の他端に接続されると共に、本パルス電源部１００の出力端１１に接続されている。第１の直列回路と第２の直列回路のそれぞれの他端の接続点であるノードＮ４は、フィルタ３の出力端３１に接続されている。フィルタ３の出力端３１とノードＮ４とを接続する配線には第１電流センサＣｔ１が、ダイオードＤａとノードＮ３とを接続する配線には第２電流センサＣｔ２が、ダイオードＤｂとノードＮ２とを接続する配線には第３電流センサＣｔ３がそれぞれ設けられている。スイッチング部Ｓ１、Ｓ２、Ｓ４、Ｓ５はいずれも電力用ＭＯＳＦＥＴなどの半導体スイッチング素子からなり、逆並列ダイオードＤ１、Ｄ２、Ｄ４、Ｄ５はそれぞれ、各半導体スイッチング素子の寄生ダイオードである。

【0046】

制御部６に含まれるパルス生成部用制御部６５は、制御部６の指令を受け、制御信号Ｇ１、Ｇ２、Ｇ４、Ｇ５を出力することでスイッチング部Ｓ１、Ｓ２、Ｓ４、Ｓ５のオン・オフ動作をそれぞれ制御する。第１電流センサＣｔ１は、基板コンデンサＣｐ及び浮遊コンデンサＣｎに印加される電圧によってエッチング処理期間Ｔｐに流れる一定の電流Ｉｃを検出し、その検出値を制御部６にフィードバックする。なお、第２電流センサＣｔ２を用いたパルスオン時転流期間Ｔａ及び第３電流センサＣｔ３を用いたパルスオフ時転流期間Ｔｂにおける出力電流Ｉｏ（厳密には共振電流Ｉｄａ、Ｉｄｂ）のゼロ検出を行うことにより、これに合わせてパルスオン時転流期間Ｔａには制御信号Ｇ５、Ｇ１を、パルスオフ時転流期間Ｔｂには制御信号Ｇ２、Ｇ４をそれぞれ適切なタイミングで制御することができる。

【0047】

図７は、パルスオン時転流期間Ｔａ（ｔ０～ｔ１）における出力電流Ｉｏ、出力電圧Ｖｏｐ１、基板コンデンサＣｐの電流Ｉｃｐ、基板表面電圧Ｖｓｕｂ、及びスイッチング部の制御信号Ｇ１、Ｇ２、Ｇ４、Ｇ５を含めた各波形のタイムチャートである。
図９は、パルスオン時転流期間Ｔａにおける出力電流Ｉｏ、電流Ｉｃｐ、Ｉｃｎの電流経路である。

【0048】

図７に示すように、時刻ｔ０の直前に、ハイ状態である制御信号Ｇ４がローになり、デッドタイムＴｅの経過後、時刻ｔ０において制御信号Ｇ５がハイに変化する。制御信号Ｇ４がローになることでスイッチング部Ｓ４はオフするが、浮遊コンデンサＣｎの電圧（この場合、基板コンデンサＣｐの電圧とほぼ同じ）であるステージ電圧Ｖｏｐ２から該浮遊コンデンサＣｎの電圧分だけシフトした出力電圧Ｖｏｐ１は、接地点を基準として電圧源１５による電圧値ΔＶだけ高い電圧レベルを維持する。

【0049】

時刻ｔ０において、制御信号Ｇ５がハイになることでスイッチング部Ｓ５がオンすると、図９中に実線矢印で示す経路で、上述したように維持されていた出力電圧Ｖｏｐ１の電圧値ΔＶと電圧源１３による電圧値ΔＶ／２、及び各コンデンサＣｎ、Ｃｐ、Ｃｓ、Ｃｂの合成値Ｃｒｅ（≒Ｃｎ）と配線インダクタＬｎ、により、次に示す共振電流が出力電流Ｉｏとして流れる。
Ｉｏ＝Ｉｄａ＝－［（ΔＶ／２）／√（Ｌｎ／Ｃｒｅ）］・ｓｉｎθ

【0050】

また、この共振時の出力電圧の変化は、
Ｖｏｐ１＝（ΔＶ／２）（１＋ｃｏｓθ）
であるため、出力電圧Ｖｏｐ１は時刻ｔ０における立上り時基準電圧である電圧値ΔＶから時刻ｔ１における０Ｖまで変化する。このときの共振初期電圧はΔＶ／２であり、パルスオン時転流期間Ｔａ全体に亘る電圧変化はその共振初期電圧の２倍のΔＶである。一方、ステージ電圧Ｖｏｐ２は、ゼロ点浮動であるため、図３（ｃ）に示したように、極性とは無関係に絶対値でのみ定まる。

【0051】

パルスオン時転流期間Ｔａの長さはＬＣの定数に依存し、次の半波共振期間の式で求まる。
Ｔａ＝π√（Ｌｎ・Ｃｒｅ）
浮遊コンデンサＣｎの電圧値であって共振により急激に変化するステージ電圧Ｖｏｐ２と、シース抵抗Ｒｐの作用により変化が緩慢である基板コンデンサＣｐの電圧値との差分が基板表面電圧Ｖｓｕｂとなる。図９中に破線矢印で示す経路で流れる電流Ｉｃｐは、概ね、このときの基板表面電圧Ｖｓｕｂを負荷である抵抗値（Ｒｐ＋Ｚｐ）で除したものとなり、出力電流Ｉｏから浮遊コンデンサＣｎを流れる電流Ｉｃｎとは分流する。

【0052】

時刻ｔ１において制御信号Ｇ５がローになることでスイッチング部Ｓ５がオフすると、略同時に、制御信号Ｇ１がハイになることでスイッチング部Ｓ１がオンする。制御部６は、第２電流センサＣｔ２による検出結果に基いて、共振電流Ｉｄａのゼロ検出時点と時刻ｔ１の動作時点とを同期させることができる。これは、オン時転流期間Ｔａの半波共振期間（ｔ０～ｔ１）であるπ√（Ｌｎ・Ｃｒｅ）と出力電流Ｉｏの共振電流流通期間とを一致させることを意味する。

【0053】

このとき、出力電圧Ｖｏｐ１は、理想的には共振転流によってΔＶから変化して０Ｖとなり、時刻ｔ１におけるランプ電圧生成部２の出力電圧であるゼロ電位と等しくなるため、スイッチング部Ｓ１の電流であるＩｒｄ１は流れない。しかしながら、出力電圧Ｖｏｐ１の値が０Ｖに達しない場合には、時刻ｔ１以降の或る時点から、図１０において図示しないフィルタ３から流れる電流経路（実線矢印）と同一の経路で、合成コンデンサＣｒｅ（≒Ｃｎ）から電流Ｉｒｄ１が流れる。一方、出力電圧Ｖｏｐ１の値が０Ｖを超える場合には、電流Ｉｒｄ１の流れる方向は逆転し、出力電圧Ｖｏｐ１はフィルタ３の出力電圧であるゼロ電位にクランプされる。これにより、出力電圧Ｖｏｐ１の値はいずれにしても０Ｖに収束する。ダンピング抵抗Ｒｄ１は、このときに流れる電流Ｉｒｄ１の余分な振動を抑制する機能を有する。このダンピング抵抗Ｒｄ１の抵抗値は概ね２・√（Ｌｎ／Ｃｒｅ）に設定するとよい。

【0054】

時刻ｔ１以降のエッチング処理期間Ｔｐには、ランプ電圧生成部２で生成されたランプ電圧Ｖｍ／Ｔｍのうちの傾斜電圧－ｄｖ／ｄｔが浮遊コンデンサＣｎ、基板コンデンサＣｐに共に印加される。これにより、図１０中に二点鎖線矢印及び破線矢印で示す経路で、浮遊コンデンサＣｎ、基板コンデンサＣｐにそれぞれ電流Ｉｃｎ、Ｉｃｐが流れ、図１０中に実線矢印で示す経路で流れる出力電流Ｉｏ（一定電流Ｉｃ）は、電流Ｉｃｎ、Ｉｃｐを加算したものとなる。これにより、このエッチング処理期間Ｔｐにおける出力電圧Ｖｏｐ１は、上述したように、立上り時基準電圧よりもΔＶの分だけ負方向に高い略０Ｖから、負方向に一定傾斜で電圧が増加する電圧波形となる。

【0055】

図８は、パルスオフ時転流期間Ｔｂにおける出力電流Ｉｏ、出力電圧Ｖｏｐ１、基板コンデンサＣｐの電流Ｉｃｐ、基板表面電圧Ｖｓｕｂ、出力電流Ｉｏの枝路電流であるＩｄｂ、Ｉｄ３、及びＩｒｄ２、並びにスイッチング部の制御信号Ｇ１、Ｇ２、Ｇ４、Ｇ５を含めた各波形のタイムチャートである。図１１～１３は、パルスオフ時転流期間Ｔｂにおける、出力電流Ｉｏとその枝路電流Ｉｄｂ、Ｉｄ３、Ｉｒｄ（Ｉｒｄ１、Ｉｒｄ２）、基板コンデンサＣｐの電流Ｉｃｐ、及び、ランプ電圧ｄｖ／ｄｔによる一定電流Ｉｃ、に対するそれぞれの電流経路を示す概略図である。

【0056】

図８において、時刻ｔ２の直前には、制御信号Ｇ１はハイ状態であり、他の制御信号Ｇ５、Ｇ２、Ｇ４はロー状態である。制御信号Ｇ１がハイからローに変化し、デッドタイムＴｅ経過後の時刻ｔ２において制御信号Ｇ２がハイに変化する。次いで、時刻ｔ４にて制御信号Ｇ２がローに変化し制御信号Ｇ４はハイに変化する。それ以降、制御信号Ｇ１、Ｇ２、Ｇ５がロー、制御信号Ｇ４がハイである状態は、既に説明した図７の時刻ｔ０の直前の時点まで維持される。

【0057】

順に述べると、定常的なエッチング処理期間Ｔｐの終了時には、制御信号Ｇ１がハイであることでスイッチング部Ｓ１はオン状態にあり、電流Ｉｏ、Ｉｃｐ、基板表面電圧Ｖｓｕｂ、出力電圧Ｖｏｐ１はそれぞれ次のようになる。
Ｉｏ＝Ｉｃ＝（Ｃｎ＋Ｃｐ）・（－ｄｖ／ｄｔ）
Ｉｃｐ＝Ｃｐ・（－ｄｖ／ｄｔ）
Ｖｓｕｂ＝Ｉｃｐ・（Ｒｐ＋Ｚｐ）
Ｖｏｐ１＝－Ｖｃ＝－Ｔｐ・ｄｖ／ｄｔ

【0058】

時刻ｔ２において、制御信号Ｇ２がハイに変化してスイッチング部Ｓ２がオンすると、図１１中に矢印で示す経路で、合成コンデンサＣｒｅ≒Ｃｎと合成インダクタ（Ｌｎ＋Ｌｉ）による共振電流Ｉｏが主として浮遊コンデンサＣｎより流れる。ここで、出力電圧Ｖｏｐ１（＝－Ｖｃ）の値が共振によってΔＶになる共振振幅の値（ΔＶ＋Ｖｃ）から、共振初期電圧はその半分である（ΔＶ＋Ｖｃ）／２である。電圧源１４の電圧値Ｖａは、時刻ｔ２における出力電圧Ｖｏｐ１の電圧値（ここでは－Ｖｃ）から共振初期電圧（立下り時共振初期電圧）の値（ΔＶ＋Ｖｃ）／２を得るためのノードＮ１を基準とした補正値であり、ここではノードＮ１の電位は０Ｖであるから、図８中に示すように、Ｖａは（ΔＶ－Ｖｃ）／２に対応する電圧値と接地電位との差であり、ここでは（ΔＶ－Ｖｃ）／２である。このときの共振電流Ｉｏの値は次のようになる。
Ｉｏ＝Ｉｄｂ＝［｛（ΔＶ＋Ｖｃ）／２｝／√｛（Ｌｎ＋Ｌｉ）／Ｃｒｅ｝］・ｓｉｎθ
なお、図３（ｂ１）及び図８（ｂ）ではΔＶ＞ＶｃとしているためＶａは正値であるが、ΔＶ＜Ｖｃとなる場合もあり得、その場合にはＶａは負値である。つまり、電圧値ＶａはΔＶとＶｃとの大小関係によって正負のいずれをも採り得る。

【0059】

即ち、インダクタＬｉは、時刻ｔ０における立上り時共振初期電圧（ここではΔＶ／２）と時刻ｔ２における立下り時共振初期電圧（ここでは（ΔＶ－Ｖｃ）／２）の差異Ｖｃ／２による共振電流の増加を、特性インピーダンスの増加によって是正するためのものである。従って、この共振電流の増加に対してスイッチング部Ｓ２を含む該経路の素子の定格値が充分である場合には、インダクタＬｉは省略することもできる。また、浮遊コンデンサＣｎの電圧値であって共振により急激に変化するステージ電圧Ｖｏｐ２と、シース抵抗Ｒｐの作用によって変化が緩慢である基板コンデンサＣｐの電圧値との差分が基板表面電圧Ｖｓｕｂとなり、図１１中に破線矢印で示す経路で流れる基板コンデンサＣｐの電流Ｉｃｐの値は、概ね、この場合の基板表面電圧Ｖｓｕｂを合成抵抗（Ｒｐ＋Ｚｐ）で除したものとなる。

【0060】

時刻ｔ３において、基板表面電圧Ｖｓｕｂが０になると、イオンシースの整流作用によるダイオードＤｐが導通する。このため、図１２中に破線矢印で示すように基板コンデンサＣｐに流れる電流Ｉｃｐは増加し、浮遊コンデンサＣｎを流れる電流Ｉｃｎとともに共振電流Ｉｏとして流れる。このときの電流Ｉｃｐの値は、基板表面電圧Ｖｓｕｂをプラズマ抵抗Ｚｐで除したものとなる。

【0061】

時刻ｔ４において、制御信号Ｇ２がローに変化することによりスイッチング部Ｓ２がオフすると略同時に、制御信号Ｇ４がハイに変化してスイッチング部Ｓ４はオンする。制御部６は、第３電流センサＣｔ３による検出信号に基いて、共振電流Ｉｄｂのゼロ検出時点と時刻ｔ４における動作の時点とを同期させることができる。これは、パルスオフ時転流期間Ｔｂにおける半波共振期間であるπ√［（Ｌｉ＋Ｌｎ）・Ｃｒｅ］とＩｏ＝Ｉｄｂの共振電流流通期間とを一致させることを意味する。

【0062】

このとき出力電圧Ｖｏｐ１の値は理想的にはΔＶとなり、電圧源１５による電圧ΔＶと同電位になるので、出力電流Ｉｏでありスイッチング部Ｓ４の電流でもあるＩｒｄ２は流れない。しかしながら、出力電圧Ｖｏｐ１の値がΔＶに満たない場合には、電圧源１５から図１３中に一点鎖線で示す経路で電流Ｉｒｄ２が流れる。一方、出力電圧Ｖｏｐ１の値がΔＶを超える場合には、電流Ｉｒｄ２は逆方向に流れ、その電圧は電圧源１５の電圧値ΔＶにクランプされる。従って、出力電圧Ｖｏｐ１の値はいずれにしても電圧源１５の電圧つまり立上り時基準電圧ΔＶに収束する。ダンピング抵抗Ｒｄ２は、電流Ｉｒｄ２の過大な振動を抑制するものであり、その抵抗値は、概ね２・√（Ｌｎ／Ｃｒｅ）に設定することが望ましい。

【0063】

また、制御部６からの制御信号のタイミングのずれ等によって、共振電流Ｉｄｂのゼロ検出時点よりも時刻ｔ４での動作の方が早い場合にはダイオードＤ３が導通する。そして、それまで流れていた共振電流Ｉｄｂと略同値の電流Ｉｄ３が、図１３中に実線矢印で示す経路で流れ、合成インダクタＬｉ＋Ｌｎに蓄積されていたエネルギはフィルタ３内のコンデンサ（図示せず）に回生される。これにより、先行してオフ状態となったスイッチング部Ｓ２に過剰な電圧が発生する等の問題は生じず、このパルス生成部５は安全に且つ安定して動作し得る。

【0064】

なお、言うまでもないが、上述した各種の数式等により与えられる値は、明示しているものを除き、配線や回路素子の抵抗成分等を含まない理想値である。そのため、設定値であるＶａ、ΔＶ、ΔＶ／２等を含めて、これらの値は、実動状態に応じて理想値から適宜修正されたものとすることができる。

【0065】

＜補助電圧生成部４の構成及び動作＞
図１４は、補助電圧生成部４の概略回路の一例を示す図である。補助電圧生成部用の高周波スイッチングトランスＴ４１の１次巻線ｎ１は、高電圧生成部１の出力段に設けられる高周波スイッチングトランスの１次巻線と並列に接続される。この１次巻線ｎ１に、高電圧生成部の第１レッグ１０７の中点ｅと第２レッグ１０８の中点ｆ間の電圧であり、振幅が可変である高周波高電圧Ｖｑが印加される。また、ランプ電圧生成部２に接続される、その高周波スイッチングトランスの２次巻線には、電圧Ｖｓが発生する。

【0066】

上記電圧Ｖｑに基いてトランスＴ４１の２次巻線ｎ２の両端に発生する電圧は、高周波ダイオードＤ４１～Ｄ４４によるブリッジ整流回路で整流される。そして、カソード側が図６中のノードＮ５である正極、アノード側が図６中のノードＮ１である接地電圧として、ノードＮ５とＮ１との間に接続されたコンデンサＣ４１の両端に所定の直流電圧Ｖｒが得られる。この電圧Ｖｒは、３つの双方向昇降圧コンバータ４０２ａ、４０２ｂ、４０２ｃによる降圧動作によって、それぞれ独立に電圧源１４の電圧値Ｖａ、電圧源１５の電圧値ΔＶ、電圧源１３の電圧値ΔＶ／２に降圧される。また、Ｖａ、ΔＶ、ΔＶ／２のそれぞれを検出した値は補助電圧生成部４のための補助電源制御部４７に入力され、制御部６から指示された設定値に対してフィードバック制御される。

【0067】

ここで、双方向昇降圧コンバータ４０２ａ、４０２ｂ、４０２ｃを用いるのは、浮遊コンデンサＣｎ、基板コンデンサＣｐの転流時におけるエネルギを電源側に回生し、再利用するためである。例えば、オン時転流期間Ｔａには、浮遊コンデンサＣｎから図９中に実線矢印で示す経路で半波共振電流Ｉｏ＝Ｉｄａが電圧源１３のコンデンサＣ４２ｃを充電する方向に流れ、これにより、コンデンサＣ４２ｃの電圧は設定値であるΔＶ／２を超えて上昇しようとする。これに対し、フィードバック制御によってΔＶ／２を維持するように双方向昇降圧コンバータ４０２ｃは昇圧動作を行い、コンデンサＣ４２ｃの電圧上昇分の蓄積電荷は、双方向昇降圧コンバータ４０２ｃ、４０２ａ、４０２ｂに共通である入力側のコンデンサＣ４１に回生される。すると、続いてコンデンサＣ４１の電圧が上昇し、その設定値であるＶｒを超えて上昇する。

【0068】

ここで、パルスオフ時転流期間Ｔｂには、浮遊コンデンサＣｎから図１１及び図１２中に実線矢印で示す経路で、半波共振電流Ｉｏ＝Ｉｄｂが電圧源１４のコンデンサＣ４２ａを放電する方向に流れる。そのため、その電圧源１４の双方向昇降圧コンバータ４０２ａは降圧動作を行い、電圧Ｖｒを超えて上昇した入力側のコンデンサＣ４１の蓄積電荷は放出され再利用される。このようにして、浮遊コンデンサＣｎの回生エネルギによる、電圧源１４の電圧値Ｖａ、電圧源１５の電圧値ΔＶ、及び電圧源１３の電圧値ΔＶ／２の電圧上昇は無くなる。

【0069】

以上のようして本実施形態のパルス電源部１００では、プラズマリアクタＰｒ中のステージ１４０を介して基板１５０に、理想に近い形状のパルス電圧を印加し、エッチング処理期間中に、基板表面電圧Ｖｓｕｂを略一定に維持することができる。また、パルス電圧の転流期間が短縮され、つまりはパルス電圧の立上り及び立下りが急峻になり、それに要する時間が短いため、その分だけエッチング処理期間を延ばして効率的にエッチングを行うことができる。

【0070】

［変形例］
上述した一実施形態であるパルス電源部１００は、適宜に変形することができる。以下に、この変形例について説明する。図１５は、第１変形例によるパルス電源部１００Ａにおけるパルス生成部を主とする概略回路図である。

【0071】

このパルス生成部では、図６に示したパルス生成部５においてスイッチング部Ｓ４と直列に接続されていた電圧ΔＶを出力する電圧源１５の電圧値を０とし、該電圧源１５の正極と負極とを短絡している（それ故に図１５では電圧源１５を破線で示している）。それに伴い、スイッチング部Ｓ４はノードＮ１に直接接続される。また、電圧源１３はその電圧値は図６の例と同じΔＶ／２であるが、その極性は反転されている。また、所定の電圧Ｖａを出力する電圧源１４も極性とその電圧値を変更している。さらに、図６に示した例では実質的に存在していなかった電圧源１６は電圧値がΔＶであり、フィルタ３の接地端３０とノードＮ１との間に該ノードＮ１側が正極になるように接続されている。こうした電圧源１３～１６の変更以外の構成は、基本的に図６に示したパルス生成部５と同一である。

【0072】

各スイッチング部に含まれるスイッチング素子をオン・オフさせる制御信号の動作タイミングは、図７、図８に示したタイムチャートから変更はない。但し、電圧値や電流値を示す縦軸は変わり、図８に示したタイムチャートにおける、パルスオフ時転流期間Ｔｂにおける出力電圧Ｖｏｐ１の時刻ｔ５での電圧値は、図３（ｂ３）に示すようにΔＶから０に変更され、図７に示したタイムチャートにおける出力電圧Ｖｏｐ１の０レベルも同様に変更される。即ち、上記実施形態とこの第１変形例との動作の相違は、出力電圧Ｖｏｐ１の波形が負電圧の方向にΔＶだけシフトされることであり、出力電圧Ｖｏｐ１の波形は図３（ｂ３）に示すようになる。

【0073】

そこで、ここでは、上記実施形態と相違する出力電圧Ｖｏｐ１に関連する動作についてのみ説明する。その説明には、各電圧源１３～１６の電圧値や極性は一部異なるものの、図９～図１３を借用する。

【0074】

時刻ｔ０の直前には、出力電圧Ｖｏｐ１は立上り時基準電圧である０Ｖを維持する。時刻ｔ０において、制御信号Ｇ５がハイに変化したことによりスイッチング部Ｓ５がオンすると、図９中に実線矢印で示す経路で、それまで維持されていた出力電圧Ｖｏｐ１の電圧値（０Ｖ）を有する合成値Ｃｒｅ≒Ｃｎであるコンデンサに、電圧値がΔＶ／２である電圧源１３から配線インダクタＬｎを介して、次の共振電流が出力電流Ｉｏとして流れる。
Ｉｏ＝Ｉｄａ＝－［（ΔＶ／２）／√（Ｌｎ／Ｃｒｅ）］・ｓｉｎθ
この共振による出力電圧Ｖｏｐ１の変化は、
Ｖｏｐ１＝－（ΔＶ／２）（１－ｃｏｓθ）
であり、上述したように時刻ｔ０における０Ｖから時刻ｔ１における－ΔＶ（本発明における第１電圧）まで変化する。

【0075】

時刻ｔ１において制御信号Ｇ５がローに変化してスイッチング部Ｓ５がオフすると、略同時に制御信号Ｇ１がハイに変化してスイッチング部Ｓ１がオンする。この場合にも、制御部６が第２電流センサＣｔ２の検出信号に基いて、共振電流Ｉｄａのゼロ検出時点と時刻ｔ１における動作の時点とを一致させる同期制御を実施することができる。

【0076】

図８に示すように、時刻ｔ２の直前には、電流Ｉｏ、Ｉｃｐ、基板表面電圧Ｖｓｕｂ、出力電圧Ｖｏｐ１はそれぞれ次に示す状態である。
Ｉｏ＝Ｉｃ＝（Ｃｎ＋Ｃｐ）・（－ｄｖ／ｄｔ）
Ｉｃｐ＝Ｃｐ・（－ｄｖ／ｄｔ）
Ｖｓｕｂ＝Ｉｃｐ・（Ｒｐ＋Ｚｐ）
Ｖｏｐ１＝－（ΔＶ＋Ｖｃ）＝－［ΔＶ＋Ｔｐ・（ｄｖ／ｄｔ）］

【0077】

時刻ｔ２において、上記出力電圧Ｖｏｐ１で充電されたコンデンサＣｐ、Ｃｎから電荷の放電が始まる。このとき、立下り時基準電圧である出力電圧Ｖｏｐ１の値が共振によって立上り時基準電圧である０Ｖになる共振振幅値による立下り時共振初期電圧の電圧値は（ΔＶ＋Ｖｃ）／２である。従って、この変形例における電圧源１４の電圧値Ｖａ＝－（ΔＶ＋Ｖｃ）／２は、－（ΔＶ＋Ｖｃ）である電圧値から立下り時共振初期電圧（ΔＶ＋Ｖｃ）／２を得るための、ノードＮ１の電位（０Ｖ）を基準とした補正値である。

【0078】

時刻ｔ３において、ダイオードＤｐは導通し、図１２中に破線矢印で示すように電流Ｉｃｐは流れる。

【0079】

時刻ｔ４において、制御信号Ｇ２がローに変化してスイッチング部Ｓ２がオフすると略同時に、制御信号Ｇ４がハイになってスイッチング部Ｓ４がオンする。このときにも、制御部６は、第３電流センサＣｔ３による検出信号に基いて、共振電流Ｉｄｂのゼロ検出時点と時刻ｔ４における動作の時点を一致させる同期制御を行うことができる。これにより、この変形例のパルス電源部も安全に且つ安定して動作し得る。

【0080】

図１６は、図１５中の補助電圧生成部４Ａの概略回路の一例を示す図である。
ブリッジ整流回路４０１により、そのカソード側をノードＮ１である接地電位、アノード側をノードＮ５である負極として、直流電圧Ｖｒを得る。その直流電圧Ｖｒから、双方向昇降圧コンバータ４０２ａＡ、４０２ｂＡ、４０２ｃＡの動作により、ノードＮ１を基準としてそれぞれ負極性である、電圧源１４の電圧値Ｖａ、電圧源１６の電圧値ΔＶ、電圧源１３の電圧値ΔＶ／２が出力される。

【0081】

図１７は、第２変形例によるパルス電源部１００Ｂにおけるパルス生成部を主とする概略回路図である。

【0082】

このパルス生成部では、図６に示したパルス生成部５においてスイッチング部Ｓ５と直列に接続されていた電圧ΔＶ／２を出力する電圧源１３の電圧値を０とし、該電圧源１３の正極と負極とを短絡している（それ故に図１７では電圧源１３を破線で示している）。それに伴い、スイッチング部Ｓ５はノードＮ１に直接接続される。また、電圧源１５はその極性は図６の例と同じであるが、電圧値をΔＶ／２に変更している。また、所定の電圧Ｖａを出力する電圧源１４も、図６に示す例に対し極性とその電圧値を変更している。さらに、図６に示した例では実質的に存在していなかった電圧源１６は電圧値がΔＶ／２であり、フィルタ３の接地端３０とノードＮ１との間に該ノードＮ１側が正極になるように接続されている。こうした電圧源１３～１６の変更以外の構成は、基本的に図６に示したパルス生成部５と同一である。各スイッチング部に含まれるスイッチング素子をオン・オフさせる制御信号の動作タイミングは、図７、図８に示したタイムチャートから変更はない。

【0083】

但し、電圧値や電流値を示す縦軸は変わり、図８に示したタイムチャートにおけるパルスオフ時転流期間Ｔｂにおける出力電圧Ｖｏｐ１の時刻ｔ５での電圧値は、図３（ｂ２）に示すようにΔＶからΔＶ／２に変更され、図７に示したタイムチャートにおける出力電圧Ｖｏｐ１の０レベルも同様に変更される。即ち、上記実施形態とこの変形例との動作の相違は、出力電圧Ｖｏｐ１の波形が負電圧の方向にΔＶ／２だけシフトされることであり、出力電圧Ｖｏｐ１の波形は図３（ｂ２）に示すようになる。

【0084】

そこで、ここでは、第１変形例と同様に、上記実施形態と相違する出力電圧Ｖｏｐ１に関連する動作についてのみ説明する。その説明には、各電圧源１３～１６の電圧値や極性は一部異なるものの、図９～図１３を借用する。

【0085】

時刻ｔ０の直前には、出力電圧Ｖｏｐ１は立上り時基準電圧であるΔＶ／２を維持している。時刻ｔ０において、制御信号Ｇ５がハイに変化したことによりスイッチング部Ｓ５がオンすると、図９中に実線矢印で示す経路で、それまで維持されている出力電圧Ｖｏｐ１の電圧値ΔＶ／２に充電されている合成値Ｃｒｅ≒Ｃｎであるコンデンサから、配線インダクタＬｎを介して次の共振電流が出力電流Ｉｏとして流れる。
Ｉｏ＝Ｉｄａ＝－［（ΔＶ／２）／√（Ｌｎ／Ｃｒｅ）］・ｓｉｎθ
この共振による出力電圧Ｖｏｐ１の変化は、
Ｖｏｐ１＝（ΔＶ／２）・ｃｏｓθ
である。上述したように、出力電圧Ｖｏｐ１は時刻ｔ０におけるΔＶ／２から時刻ｔ１における－ΔＶ／２（本発明における第１電圧）まで変化する。

【0086】

時刻ｔ１において制御信号Ｇ５がローに変化してスイッチング部Ｓ５がオフすると、略同時に制御信号Ｇ１がハイに変化してスイッチング部Ｓ１がオンする。この場合にも、制御部６が第２電流センサＣｔ２の検出信号に基いて、共振電流Ｉｄａのゼロ検出時点と時刻ｔ１における動作の時点とを一致させる同期制御を実施することができる。

【0087】

図８に示すように、時刻ｔ２の直前には、電流Ｉｏ、Ｉｃｐ、基板表面電圧Ｖｓｕｂ、出力電圧Ｖｏｐ１はそれぞれ次に示す状態である。
Ｉｏ＝Ｉｃ＝（Ｃｎ＋Ｃｐ）・（－ｄｖ／ｄｔ）
Ｉｃｐ＝Ｃｐ・（－ｄｖ／ｄｔ）
Ｖｓｕｂ＝Ｉｃｐ・（Ｒｐ＋Ｚｐ）
Ｖｏｐ１＝－［（ΔＶ／２）＋Ｖｃ］＝－［（ΔＶ／２）＋Ｔｐ・（ｄｖ／ｄｔ）］

【0088】

時刻ｔ２において、上記出力電圧Ｖｏｐ１で充電されたコンデンサＣｐ、Ｃｎから電荷の放電が始まる。このとき、立下り時基準電圧である出力電圧Ｖｏｐ１の値が共振によって立上り時基準電圧であるΔＶ／２になる共振振幅値による立下り時共振初期電圧の電圧値は（Ｖｃ＋ΔＶ）／２である。従って、この変形例における電圧源１４の電圧値Ｖａ＝－Ｖｃ／２は、－Ｖｃ－（ΔＶ／２）である電圧値から立下り時共振初期電圧（ΔＶ＋Ｖｃ）／２を得るための、ノードＮ１の電位（０Ｖ）を基準とした補正値である。

【0089】

時刻ｔ３において、ダイオードＤｐは導通し、図１２中に破線矢印で示すように電流Ｉｃｐは流れる。

【0090】

時刻ｔ４において、制御信号Ｇ２がローに変化してスイッチング部Ｓ２がオフすると略同時に、制御信号Ｇ４がハイになってスイッチング部Ｓ４がオンする。このときにも、制御部６は、第３電流センサＣｔ３による検出信号に基いて、共振電流Ｉｄｂのゼロ検出時点と時刻ｔ４における動作の時点を一致させる同期制御を行うことができる。これにより、この第２変形例のパルス電源部１００Ｂも安全に且つ安定して動作し得る。

【0091】

図１８は、図１７中の補助電圧生成部４Ｂの概略回路の一例を示す図である。
ここでは、トランスＴ４１の２次巻線をｎ２ａ、ｎ２ｂの２つに分けてセンタータップを設け、該センタータップをノードＮ１である接地端とする。そして、ブリッジ整流回路４０１により、そのカソード側をノードＮ５ａである正極、アノード側をノードＮ５ｂである負極として、２つの直流電圧Ｖｒ、－Ｖｒを得る。その直流電圧Ｖｒ、－Ｖｒから、双方向昇降圧コンバータ４０２ａＢ、４０２ｂＢ、４０２ｃＢの動作により、ノードＮ１を基準としてそれぞれ負極性である電圧源１４の電圧値Ｖａ、電圧源１６の電圧値ΔＶ／２、正極性である電圧源１５の電圧値ΔＶ／２が出力される。

【0094】

［さらなる他の実施形態によるパルス電源部］
図１９は、本発明のさらに他の実施形態によるバイアス用パルス電源部１００Ｃのブロック構成図である。
本実施形態のパルス電源部１００Ｃは、高電圧生成部１、ランプ電圧生成部２、フィルタ３、補助電圧生成部４、パルス生成部５を複数（ここでは２組）備える。図１９では、各組の構成要素の符号をＸ、Ｙで区別しており、符号にＸを付した組をＸ組、Ｙを付した組をＹ組と呼ぶこととする。なお、２つの高電圧生成部１Ｘ、１Ｙは回路の一部を共用可能であるが、ここでは完全に分離して示している。

【0095】

各組はそれぞれ、上述したように所定のパルス電圧を生成することが可能であるが、制御の方法によって、Ｘ組、Ｙ組の回路を同じタイミングで動作させて生成したパルス電圧を同位相で直列に重畳して出力する方法と、Ｘ組、Ｙ組の回路を時分割で動作させて生成したパルス電圧を交互に出力し合成する方法と、のいずれかを採用することができる。

【0096】

図１９に示したように、上記二つの方法のいずれの場合でも、同一構成であるパルス生成部５Ｘ、５Ｙの出力電圧は単純に加算され、その加算された電圧がパルス電源部１００Ｃの接地端１０と出力端１１との間に出力される。

【0097】

本パルス電源部１００Ｃの出力電圧Ｖｏｐ１及びステージ電圧Ｖｏｐ２、基板表面電圧Ｖｓｕｂについては、図示しないものの、図３、図４を参照すれば、Ｘ組において立上り部の終了端から時間経過に伴って変化するコンデンサ負荷電圧Ｖｃ（＝－Ｔｐ・（－ｄｖ／ｄｔ））と、Ｙ組において立上り部の終了端から時間経過に伴って変化するコンデンサ負荷電圧Ｖｃ（＝－Ｔｐ・（－ｄｖ／ｄｔ））とが加算されて出力されることは明らかである。これにより、出力電圧Ｖｏｐ１、ステージ電圧Ｖｏｐ２共に、上記第１実施形態のように１組だけの構成に比べて値は倍増し、その結果、基板表面電圧Ｖｓｕｂも２倍となる。換言すれば、同じ電圧値のパルス電圧を得るために、各組の回路で生成するパルス電圧の電圧値を１／２にすることができ、例えばスイッチング素子等として、電圧定格が低く廉価でありながらスイッチング特性が良好な素子を使用することが可能となるという利点がある。また、電圧定格が低くスイッチング特性が良好である素子はより入手が容易であるため、回路設計上の制約も小さくなり、設計が容易になる。

【0098】

一方、図２０は、図１９に示したパルス電源部１００ＣのＸ組、Ｙ組の回路を、同一位相ではなく、時分割で、つまり交互に動作させる場合のタイムチャートである。ランプ電圧生成部２Ｘ、２Ｙは、１８０°位相の異なる周期Ｔの対称三角波を発生し、時刻ｔ０～時刻ｔ５のＴ／２期間においてはランプ電圧生成部２ＸがＶｍ／Ｔｍとなるランプ電圧波形を生成し、時刻ｔ５～時刻ｔ１０のＴ／２期間においてはランプ電圧生成部２ＹがＶｍ／Ｔｍであるランプ電圧波形を生成する。

【0099】

エッチング処理期間Ｔｐは時刻ｔ０～ｔ２におけるＴｐ（Ｘ）と、時刻ｔ５～ｔ７におけるＴｐ（Ｙ）とに分離され、パルス生成部５Ｘは、制御部６から指示されるＶｍ／Ｔｍ（Ｘ）及びＴｐ（Ｘ）の設定値、並びに、補助電圧生成部４Ｘから与えられるＶａ、ΔＶ、ΔＶ／２の各電圧に基いて、パルス生成部５Ｙは、制御部６から指示されるＶｍ／Ｔｍ（Ｙ）及びＴｐ（Ｙ）の設定値、並びに、補助電圧生成部４Ｙから与えられるＶａ、ΔＶ、ΔＶ／２の各電圧に基いて、出力電圧Ｖｏｐ１（Ｘ）、Ｖｏｐ１（Ｙ）を交互に出力する。これにより、ステージ電圧Ｖｏｐ２のほか、出力電流Ｉｏ、コンデンサＣｎ、Ｃｐに流れるＩｃ、基板表面電圧Ｖｓｕｂ等についても同様に、Ｘ組、Ｙ組の回路から独立に且つ時間的に交互に供給される。即ち、パルス電源部１００Ｃの出力電圧Ｖｏｐ１としては、一方のパルス生成部５Ｘの出力である一つのパルス電圧と次のパルス電圧との間に、他方のパルス生成部５Ｙの出力であるパルス電圧が差し込まれた（インターリーブされた）ものとなる。

【0100】

図２０（ｂ）に示される出力電圧Ｖｏｐ１の波形形状は、図３（ｂ３）に示される出力電圧Ｖｏｐ１のそれと同じであるが、ランプ電圧生成部２Ｘ、２Ｙの周期Ｔの対称三角波は、周期Ｔ／２である出力電圧Ｖｏｐ１の周波数の１／２で済む。例えば、出力電圧Ｖｏｐ１のパルス周波数が４００ｋＨｚである場合、ランプ電圧生成部２Ｘ、２Ｙの対称三角波の周波数は２００ｋＨｚで済む。また、図３（ｂ３）中に破線で示すランプ波形と比較して、図２０（ｂ）中に破線で示す波形はほぼ対称な三角波波形であるから、急峻な波形の変化がなくスイッチング制御が容易である。さらにまた、パルス生成部５Ｘ、５Ｙにおいてもパルス周波数は２００ｋＨｚでよいので、１つの素子に対するスイッチング損失が半減し、例えば放熱対策が容易である等の利点がある。図２０（ｂ）に示される出力電圧Ｖｏｐ１の波形形状を図３（ｂ１）又は（ｂ２）に示される出力電圧の波形形状と同じようにしてもよいことは当然である。

【0101】

なお、上記実施形態や変形例はあくまでも本発明の一例であり、本発明の趣旨の範囲で適宜修正、変更、追加を行っても本願特許請求の範囲に包含されることは明らかである。

【符号の説明】

【0102】

１、１Ｘ、１Ｙ…高電圧生成部
Ｃｔ１、Ｃｔ２、Ｃｔ３…電流センサ
Ｒｄ１、Ｒｄ２…抵抗
１０…接地端
１１…出力端
１３、１４、１５、１６…電圧源
１Ａ…降圧コンバータ
１Ｂ…高周波インバータ
２、２Ｘ、２Ｙ…ランプ電圧生成部
３…フィルタ
４、４Ａ、４Ｂ、４Ｘ、４Ｙ…補助電圧生成部
５、５Ｘ、５Ｙ…パルス生成部
６…制御部
７…三相交流電源
３０…接地端
３１…出力端
４７…補助電源制御部
６５…パルス生成部用制御部
１００、１００Ａ、１００Ｂ、１００Ｃ、１００Ｄ…バイアス用パルス電源部
１１０…プロセス制御部
１２０…イオン源用プラズマ電源部
１３０…処理室
１４０…ステージ
１５０…基板
１６０…プラズマ
１０１…ブリッジダイオード
１０３…相補スイッチ
１０４…リアクトル
１０５…電流トランス
１０７、１０８…レッグ
１３１、１７１、１８１…スイッチング素子
４０１…ブリッジ整流回路
４０２ａ、４０２ｂ、４０２ｃ、４０２ａＡ、４０２ｂＡ、４０２ｃＡ、４０２ａＢ、４０２ｂＢ、４０２ｃＢ…双方向昇降圧コンバータ
Ｔ４１…高周波スイッチングトランス
１０２、１０５、１０６、Ｃｎ、Ｃｐ、Ｃｂ、Ｃ４１、Ｃ４２ａ、Ｃ４２ｂ、Ｃ４２ｃ…コンデンサ
Ｓ１、Ｓ２、Ｓ４、Ｓ５…スイッチング部
Ｄ３、Ｄａ、Ｄｂ、４１…ダイオード
Ｌｉ、Ｌｎ…インダクタ
Ｐｒ…プラズマリアクタ

【要約】

【課題】立上り及び立下りが高速である良好な形状のパルス電圧を基板に印加する。
【解決手段】本発明の一態様であるパルス電源部１００において、ランプ電圧生成部２は、実質的なエッチングに寄与する電位傾斜部の線形な電圧増加に対応するランプ電圧を生成する。補助電圧生成部４は、電位傾斜部における一定の補助電圧と、パルス電圧の立上り及び立下りに共振初期電圧として用いられる直流電圧を生成する。パルス生成部５は、共振初期電圧を利用し、プラズマリアクタのコンデンサ、当該装置とプラズマリアクタとの間の配線を主とするインダクタ等を含む共振ループで半波共振を生起させることにより、立上り部及び立下り部に対応する電圧波形を形成するとともに、ランプ電圧を利用して電位傾斜部を形成し、それらを合わせたパルス電圧を出力する。
【選択図】図４

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】