ホーム > 特許ランキング > セイコーエプソン株式会社
知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-06-24
(45)【発行日】2024-07-02
(54)【発明の名称】回路装置、発振器、電子機器及び移動体
(51)【国際特許分類】
H03K 19/0175 20060101AFI20240625BHJP
H03B 5/32 20060101ALI20240625BHJP
【ＦＩ】
H03K19/0175 220
H03B5/32 D
【請求項の数】
8
(21)【出願番号】P 2020100716
(22)【出願日】2020-06-10
(65)【公開番号】P2021197580
(43)【公開日】2021-12-27
【審査請求日】2023-04-24
(73)【特許権者】
【識別番号】000002369
【氏名又は名称】セイコーエプソン株式会社
(74)【代理人】
【識別番号】100179475
【弁理士】
【氏名又は名称】仲井 智至
(74)【代理人】
【識別番号】100216253
【弁理士】
【氏名又は名称】松岡 宏紀
(74)【代理人】
【識別番号】100225901
【弁理士】
【氏名又は名称】今村 真之
(72)【発明者】
【氏名】別府 耕平
【審査官】及川 尚人
(56)【参考文献】
【文献】特開２０１９－１９３１２２（ＪＰ，Ａ）
【文献】特開２００６－０６０７５１（ＪＰ，Ａ）
【文献】特開平０８－２２３０２６（ＪＰ，Ａ）
【文献】米国特許第１０２７０４５０（ＵＳ，Ｂ１）
【文献】米国特許出願公開第２０１１／０２６０７５６（ＵＳ，Ａ１）
【文献】米国特許出願公開第２０１４／０２３２４４６（ＵＳ，Ａ１）
【文献】特開２００６－１４６４０３（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０３Ｋ １９／００－１９／０９６
Ｈ０３Ｂ ５／３２
(57)【特許請求の範囲】
【請求項1】
第１の電源電圧ノードと第２の電源電圧ノードとの間に設けられ、出力ノードからクロック信号を出力する出力バッファー回路と、前記出力バッファー回路の動作を制御する制御回路と、抵抗切替情報を記憶する記憶回路と、を備え、前記出力バッファー回路は、
前記第１の電源電圧ノードにソースが接続された第１の導電型の第１ＭＯＳトランジスタと、
前記第２の電源電圧ノードにソースが接続された第２の導電型の第２ＭＯＳトランジスタと、
直列に接続されたスイッチ及び抵抗からなる複数の第１の回路が前記第１ＭＯＳトランジスタのドレインと前記出力ノードとの間に並列に接続されている第１可変抵抗回路と、
前記第１ＭＯＳトランジスタのドレインと前記第２の電源電圧ノードとの間に設けられた第２スイッチと、を含み、
前記制御回路は、
前記出力ノードから前記クロック信号が出力されないとき、前記複数の第１の回路に含まれるスイッチをオフとするとともに、前記第２スイッチをオンとし、
前記出力ノードから前記クロック信号が出力されるとき、前記抵抗切替情報に基づいて前記複数の第１の回路に含まれるスイッチのオンオフを制御するとともに、前記第２スイッチをオフとする制御を行う、回路装置。
【請求項2】
前記出力バッファー回路は、直列に接続されたスイッチ及び抵抗からなる複数の第２の回路が前記第２ＭＯＳトランジスタのドレインと前記出力ノードとの間に並列に接続されている第２可変抵抗回路と、
前記第２ＭＯＳトランジスタのドレインと前記第１の電源電圧ノードとの間に設けられた第４スイッチと、を更に備え、
前記制御回路は、
前記出力ノードから前記クロック信号が出力されないとき、前記複数の第２の回路に含まれるスイッチをオフとするとともに、前記第４スイッチをオンとし、
前記出力ノードから前記クロック信号が出力されるとき、前記抵抗切替情報に基づいて前記複数の第２の回路に含まれるスイッチのオンオフを制御するとともに、前記第４スイッチをオフとする、請求項１に記載の回路装置。
【請求項3】
前記制御回路は、前記クロック信号の基準電位に応じて、前記第２スイッチと、前記第４スイッチとを選択的にオンとする、請求項２に記載の回路装置。
【請求項4】
前記第１の電源電圧ノードは高電位側電源電圧ノードであり、前記第２の電源電圧ノードは低電位側電源電圧ノードであり、
前記第１の導電型はＰ型であり、
前記第２の導電型はＮ型である、
請求項１～３のいずれか一項に記載の回路装置。
【請求項5】
前記第１の電源電圧ノードは低電位側電源電圧ノードであり、前記第２の電源電圧ノードは高電位側電源電圧ノードであり、
前記第１の導電型はＮ型であり、
前記第２の導電型はＰ型である、
請求項１～３のいずれか一項に記載の回路装置。
【請求項6】
請求項１～５のいずれか一項に記載の回路装置と、発振信号を生成する振動子と、を備え、
前記回路装置が、前記発振信号に基づくクロック信号を出力する発振器。
【請求項7】
請求項６に記載の発振器を備えた電子機器。
【請求項8】
請求項６に記載の発振器を備えた移動体。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、回路装置、発振器、及び、当該発振器を備えた電子機器及び移動体に関する。
【背景技術】
【0002】
例えば、特許文献１には、Ｐ型トランジスタ、Ｎ型トランジスタを有し、出力ノードの間に可変抵抗回路を設けることで、出力信号の立ち上がり時間や立下り時間を容易に調整可能な出力バッファー回路を備えた発振器が示されている。
【先行技術文献】
【特許文献】
【0003】
【文献】特開２０１９－１９３１２２号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
しかしながら、特許文献１に記載の構成では、出力信号が出力されないハイインピーダンス状態において、スイッチとして機能するトランジスタはオフ状態となる。このため、浮いた状態となったＰ型トランジスタ、又は、Ｎ型トランジスタのドレインのノードに電荷が溜まり、信号の出力が開始されるときに微小なパルス信号を生じる恐れがある。このため、出力開始時に所望の波形の信号を出力できないおそれがあるという課題があった。
【課題を解決するための手段】
【0005】
本願回路装置は、第１の電源電圧ノードと第２の電源電圧ノードとの間に設けられ、出力ノードからクロック信号を出力する出力バッファー回路と、前記出力バッファー回路の動作を制御する制御回路と、を備え、前記第１の電源電圧ノードにソースが接続された第１の導電型の第１ＭＯＳトランジスタと、前記第２の電源電圧ノードにソースが接続された第２の導電型の第２ＭＯＳトランジスタと、前記第１ＭＯＳトランジスタのドレインと前記出力ノードとの間に設けられ、第１スイッチを含む第１可変抵抗回路と、前記第１ＭＯＳトランジスタのドレインと前記第２の電源電圧ノードとの間に設けられた第２スイッチと、を含み、前記制御回路は、前記出力ノードから前記クロック信号が出力されないときは、前記第１スイッチをオフするとともに、前記第２スイッチをオンとし、前記出力ノードから前記クロック信号が出力されるときは、前記第１スイッチをオンするとともに、前記第２スイッチをオフとする制御を行う。
【0006】
また、本願の発振器は、上記の回路装置と、発振信号を生成する振動子と、を備え、前記回路装置が、前記発振信号に基づくクロック信号を出力する。
【0007】
また、本願の電子機器は、上記発振器を備えている。
【0008】
また、本願の移動体は、上記発振器を備えている。
【図面の簡単な説明】
【0009】
【図1】実施形態１の出力バッファー回路、回路装置の基本ブロック構成図。
【図2】比較例の出力バッファー回路、回路装置の回路図。
【図3】出力波形の一態様図。
【図4】出力バッファー回路、回路装置の回路図。
【図5】実施形態２の出力バッファー回路、回路装置の回路図。
【図6】実施形態３の出力バッファー回路、回路装置の回路図。
【図7】実施形態４の発振器の回路ブロック図。
【図8】実施形態５のスマートフォンの回路ブロック図。
【図9】スマートフォンの外観図。
【図10】実施形態６の移動体の平面図。
【発明を実施するための形態】
【0010】
実施形態１
＊＊＊出力バッファー回路、回路装置の基本ブロック構成＊＊＊
図１は、本実施形態の出力バッファー回路、回路装置の基本ブロック構成図である。
図１に示すように、本実施形態の回路装置８１は、出力バッファー回路１、制御回路４などから構成されている。
出力バッファー回路１は、Ｐチャンネル型のＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）であるＰ型トランジスタ１０、Ｎチャンネル型のＭＯＳＦＥＴであるＮ型トランジスタ２０、Ｎ型スイッチ６０、２つの可変抵抗回路３０，４０及び抵抗５０を備えている。
制御回路４は、出力バッファー回路１の動作を制御するための制御回路４である。なお、実際の発振デバイスにおいて、制御回路４は、出力バッファー回路１の専用回路ではなく、後述の出力バッファー回路１を含む発振器２００の制御回路２６０の機能のうち、出力バッファー回路１を制御する部分を切り出してブロック図として示している。
＊＊＊出力バッファー回路、回路装置の基本ブロック構成＊＊＊
図１は、本実施形態の出力バッファー回路、回路装置の基本ブロック構成図である。
図１に示すように、本実施形態の回路装置８１は、出力バッファー回路１、制御回路４などから構成されている。
出力バッファー回路１は、Ｐチャンネル型のＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）であるＰ型トランジスタ１０、Ｎチャンネル型のＭＯＳＦＥＴであるＮ型トランジスタ２０、Ｎ型スイッチ６０、２つの可変抵抗回路３０，４０及び抵抗５０を備えている。
制御回路４は、出力バッファー回路１の動作を制御するための制御回路４である。なお、実際の発振デバイスにおいて、制御回路４は、出力バッファー回路１の専用回路ではなく、後述の出力バッファー回路１を含む発振器２００の制御回路２６０の機能のうち、出力バッファー回路１を制御する部分を切り出してブロック図として示している。
【0011】
Ｐ型トランジスタ１０は、ソースに電源電圧ＶＤＤが供給され、ゲートには、プリバッファー回路２から入力信号ＰＩＮが供給される。入力信号ＰＩＮがローレベルのとき、Ｐ型トランジスタ１０は、ソースとドレインとが導通し、ドレインが電源電圧ＶＤＤとほぼ等しい電圧となる。また、入力信号ＰＩＮがハイレベルのとき、Ｐ型トランジスタ１０は、ソースとドレインとが非導通となり、ドレインがハイインピーダンスとなる。
【0012】
Ｎ型トランジスタ２０は、ソースにグラウンド電圧ＶＳＳが供給され、ゲートには、プリバッファー回路３から入力信号ＮＩＮが供給される。入力信号ＮＩＮがハイレベルのとき、Ｎ型トランジスタ２０は、ソースとドレインとが導通し、ドレインがグラウンド電圧ＶＳＳとほぼ等しい電圧となる。また、入力信号ＮＩＮがローレベルのとき、Ｎ型トランジスタ２０は、ソースとドレインとが非導通となり、ドレインがハイインピーダンスとなる。
【0013】
制御回路４は、ＣＰＵ（Central Processing Unit）、及び、トランジスタで形成された論理回路を含む制御回路である。制御回路４は、可変抵抗回路３０，４０、及び、Ｎ型スイッチ６０などのオンオフを制御するための制御信号を生成する。当該制御信号により、可変抵抗回路３０，４０の抵抗値や、出力信号ＯＵＴの出力の有無などの制御を行うことができる。
【0014】
可変抵抗回路３０は、Ｐ型トランジスタ１０のドレインと出力バッファー回路１の出力ノードＮ２との間の信号経路内に設けられている。具体的には、可変抵抗回路３０は、Ｐ型トランジスタ１０のドレインと出力バッファー回路１の内部ノードＮ１との間に電気的に接続されている。可変抵抗回路３０は、制御回路４から供給される制御信号に応じて抵抗値が変化する。
【0015】
可変抵抗回路４０は、Ｎ型トランジスタ２０のドレインと出力ノードＮ２との間の信号経路内に設けられている。具体的には、可変抵抗回路４０は、Ｎ型トランジスタ２０のドレインと内部ノードＮ１との間に電気的に接続されている。可変抵抗回路４０は、制御回路４から供給される制御信号に応じて抵抗値が変化する。
抵抗５０は、内部ノードＮ１と出力ノードＮ２との間に電気的に接続されている。
抵抗５０は、内部ノードＮ１と出力ノードＮ２との間に電気的に接続されている。
【0016】
負荷容量５は、出力バッファー回路１の出力ノードＮ２に接続される後段の回路のゲート容量や寄生容量等である。可変抵抗回路３０の抵抗値及び可変抵抗回路４０の抵抗値を固定した場合、負荷容量５が大きいほど、出力バッファー回路１の出力信号ＯＵＴの立ち上がり時間や立ち下がり時間が長くなる。なお、出力信号ＯＵＴの立ち上がり時間とは、例えば、出力信号ＯＵＴの電圧が、電源電圧ＶＤＤとグラウンド電圧ＶＳＳとの差の１０％から９０％まで上昇するのに要する時間である。また、出力信号ＯＵＴの立ち下がり時間とは、例えば、出力信号ＯＵＴの電圧が、電源電圧ＶＤＤとグラウンド電圧ＶＳＳとの差の９０％から１０％まで低下するのに要する時間である。なお、出力信号ＯＵＴのことをクロック信号ともいう。
【0017】
ここで、Ｐ型トランジスタ１０と可変抵抗回路３０との間のノード５１には、不要な電荷が貯まってしまうという課題があった。当該課題の詳細は後述するが、本実施形態の出力バッファー回路１は、この課題を解決するために、Ｎ型スイッチ６０を備えている。
Ｎ型スイッチ６０は、Ｎチャンネル型のＭＯＳＦＥＴであり、ドレインがノード５１に接続されており、ソースにグラウンド電圧ＶＳＳが供給され、ゲートには、制御回路４から制御信号が供給される。
出力ノードＮ２から出力信号ＯＵＴが出力されているとき、制御回路４からローレベルの信号がＮ型スイッチ６０のゲートに入力され、ドレイン側のノード５１とソース側のグラウンド電圧が非導通となる。出力信号ＯＵＴが停止状態のとき、制御回路４からハイレベルの信号がＮ型スイッチ６０のゲートに入力され、ドレイン側のノード５１とソース側のグラウンド電圧が導通となる。これは、出力信号ＯＵＴが停止状態のときに、ノード５１をグラウンド電圧にすることで、ノード５１に不要な電荷をためないためである。
Ｎ型スイッチ６０は、Ｎチャンネル型のＭＯＳＦＥＴであり、ドレインがノード５１に接続されており、ソースにグラウンド電圧ＶＳＳが供給され、ゲートには、制御回路４から制御信号が供給される。
出力ノードＮ２から出力信号ＯＵＴが出力されているとき、制御回路４からローレベルの信号がＮ型スイッチ６０のゲートに入力され、ドレイン側のノード５１とソース側のグラウンド電圧が非導通となる。出力信号ＯＵＴが停止状態のとき、制御回路４からハイレベルの信号がＮ型スイッチ６０のゲートに入力され、ドレイン側のノード５１とソース側のグラウンド電圧が導通となる。これは、出力信号ＯＵＴが停止状態のときに、ノード５１をグラウンド電圧にすることで、ノード５１に不要な電荷をためないためである。
【0018】
＊＊＊従来の出力バッファー回路、回路装置における課題＊＊＊
図２は、比較例における出力バッファー回路、回路装置の回路構成図である。
図２の回路装置９２は、従来の回路構成であり、出力バッファー回路９１、制御回路９４などから構成されていた。
図２の出力バッファー回路９１では、可変抵抗回路３０，４０の具体的な回路構成を示している。なお、図１の構成と同一の部位については、同一の番号を附し、重複する説明は省略する。
図２は、比較例における出力バッファー回路、回路装置の回路構成図である。
図２の回路装置９２は、従来の回路構成であり、出力バッファー回路９１、制御回路９４などから構成されていた。
図２の出力バッファー回路９１では、可変抵抗回路３０，４０の具体的な回路構成を示している。なお、図１の構成と同一の部位については、同一の番号を附し、重複する説明は省略する。
【0019】
出力バッファー回路９１は、Ｐ型トランジスタ１０、Ｎ型トランジスタ２０、２つの可変抵抗回路３０，４０及び抵抗５０などを備えている。
可変抵抗回路３０は、Ｐ型トランジスタから構成された３つのスイッチ３１ａ，３１ｂ，３１ｃと、３個の抵抗３２ａ，３２ｂ，３２ｃとを含む。なお、説明を容易にするため、３段の抵抗可変構成としているが、必要な抵抗可変範囲に応じて、複数段の設定とすれば良い。例えば、５つのスイッチを備えた５段構成でも良いし、１０段の構成であっても良い。
同様に、可変抵抗回路４０は、Ｎ型トランジスタから構成された３つのスイッチ４１ａ，４１ｂ，４１ｃと、３個の抵抗４２ａ，４２ｂ，４２ｃとから構成されている。
可変抵抗回路３０は、Ｐ型トランジスタから構成された３つのスイッチ３１ａ，３１ｂ，３１ｃと、３個の抵抗３２ａ，３２ｂ，３２ｃとを含む。なお、説明を容易にするため、３段の抵抗可変構成としているが、必要な抵抗可変範囲に応じて、複数段の設定とすれば良い。例えば、５つのスイッチを備えた５段構成でも良いし、１０段の構成であっても良い。
同様に、可変抵抗回路４０は、Ｎ型トランジスタから構成された３つのスイッチ４１ａ，４１ｂ，４１ｃと、３個の抵抗４２ａ，４２ｂ，４２ｃとから構成されている。
【0020】
次に、可変抵抗回路３０の回路動作について説明する。なお、制御回路９４は従来の制御回路である。
スイッチ３１ａは、制御回路９４から供給される制御信号ＳＰａに応じてオンオフする。スイッチ３１ａのゲートは制御回路９４に接続しており、制御回路９４から制御信号ＳＰａが供給される。スイッチ３１ａのソースはノード５１に接続し、ドレインは抵抗３２ａの一端に接続される。抵抗３２ａの他端は、内部ノードＮ１に接続される。
スイッチ３１ａが閉じると、Ｐ型トランジスタ１０のドレインと抵抗３２ａの一端とが電気的に接続され、スイッチ３１ａが開くとＰ型トランジスタ１０のドレインと抵抗３２ａの一端とが電気的に遮断される。
スイッチ３１ａは、制御回路９４から供給される制御信号ＳＰａに応じてオンオフする。スイッチ３１ａのゲートは制御回路９４に接続しており、制御回路９４から制御信号ＳＰａが供給される。スイッチ３１ａのソースはノード５１に接続し、ドレインは抵抗３２ａの一端に接続される。抵抗３２ａの他端は、内部ノードＮ１に接続される。
スイッチ３１ａが閉じると、Ｐ型トランジスタ１０のドレインと抵抗３２ａの一端とが電気的に接続され、スイッチ３１ａが開くとＰ型トランジスタ１０のドレインと抵抗３２ａの一端とが電気的に遮断される。
【0021】
スイッチ３１ｂは、制御回路９４から供給される制御信号ＳＰｂに応じてオンオフする。スイッチ３１ｂのゲートは制御回路９４に接続しており、制御回路９４から制御信号ＳＰｂが供給される。スイッチ３１ｂのソースはノード５１に接続し、ドレインは抵抗３２ｂの一端に接続される。抵抗３２ｂの他端は、内部ノードＮ１に接続される。スイッチ３１ｂが閉じるとＰ型トランジスタ１０のドレインと抵抗３２ｂの一端とが電気的に接続され、スイッチ３１ｂが開くとＰ型トランジスタ１０のドレインと抵抗３２ｂの一端とが電気的に遮断される。
【0022】
スイッチ３１ｃは、制御回路９４から供給される制御信号ＳＰｃに応じてオンオフする。スイッチ３１ｃのゲートは制御回路９４に接続しており、制御回路９４から制御信号ＳＰｃが供給される。スイッチ３１ｃのソースはノード５１に接続し、ドレインは抵抗３２ｃの一端に接続される。抵抗３２ｃの他端は、内部ノードＮ１に接続される。
スイッチ３１ｃが閉じるとＰ型トランジスタ１０のドレインと抵抗３２ｃの一端とが電気的に接続され、スイッチ３１ｃが開くとＰ型トランジスタ１０のドレインと抵抗３２ｃの一端とが電気的に遮断される。
スイッチ３１ｃが閉じるとＰ型トランジスタ１０のドレインと抵抗３２ｃの一端とが電気的に接続され、スイッチ３１ｃが開くとＰ型トランジスタ１０のドレインと抵抗３２ｃの一端とが電気的に遮断される。
【0023】
このように構成された可変抵抗回路３０は、制御回路９４から供給される制御信号ＳＰａ，ＳＰｂ，ＳＰｃの論理レベルに応じて抵抗値が変化する。そして、可変抵抗回路３０の抵抗値が大きいほど、出力信号ＯＵＴの波形の立ち上がりが緩やかになる。また、可変抵抗回路３０の抵抗値が小さいほど、出力信号ＯＵＴの波形の立ち上がりが急峻になる。
【0024】
続いて、可変抵抗回路４０の回路動作について説明する。
スイッチ４１ａは、制御回路９４から供給される制御信号ＳＮａに応じてオンオフする。スイッチ４１ａのゲートは制御回路９４に接続しており、制御回路９４から制御信号ＳＮａが供給される。スイッチ４１ａのソースは、Ｎ型トランジスタ２０のドレイン端のノード５３に接続する。スイッチ４１ａのドレインは、抵抗４２ａの一端に接続される。抵抗４２ａの他端は、内部ノードＮ１に接続される。
スイッチ４１ａが閉じるとＮ型トランジスタ２０のドレインと抵抗４２ａの一端とが電気的に接続され、スイッチ４１ａが開くとＮ型トランジスタ２０のドレインと抵抗４２ａの一端とが電気的に遮断される。
スイッチ４１ａは、制御回路９４から供給される制御信号ＳＮａに応じてオンオフする。スイッチ４１ａのゲートは制御回路９４に接続しており、制御回路９４から制御信号ＳＮａが供給される。スイッチ４１ａのソースは、Ｎ型トランジスタ２０のドレイン端のノード５３に接続する。スイッチ４１ａのドレインは、抵抗４２ａの一端に接続される。抵抗４２ａの他端は、内部ノードＮ１に接続される。
スイッチ４１ａが閉じるとＮ型トランジスタ２０のドレインと抵抗４２ａの一端とが電気的に接続され、スイッチ４１ａが開くとＮ型トランジスタ２０のドレインと抵抗４２ａの一端とが電気的に遮断される。
【0025】
スイッチ４１ｂは、制御回路９４から供給される制御信号ＳＮｂに応じてオンオフする。スイッチ４１ｂのゲートは制御回路９４に接続しており、制御回路９４から制御信号ＳＮｂが供給される。スイッチ４１ｂのソースはノード５３に接続し、ドレインは抵抗４２ｂの一端に接続される。抵抗４２ｂの他端は、内部ノードＮ１に接続される。
スイッチ４１ｂが閉じるとＮ型トランジスタ２０のドレインと抵抗４２ｂの一端とが電気的に接続され、スイッチ４１ｂが開くとＮ型トランジスタ２０のドレインと抵抗４２ｂの一端とが電気的に遮断される。
スイッチ４１ｂが閉じるとＮ型トランジスタ２０のドレインと抵抗４２ｂの一端とが電気的に接続され、スイッチ４１ｂが開くとＮ型トランジスタ２０のドレインと抵抗４２ｂの一端とが電気的に遮断される。
【0026】
スイッチ４１ｃは、制御回路９４から供給される制御信号ＳＮｃに応じてオンオフする。スイッチ４１ｃのゲートは制御回路９４に接続しており、制御回路９４から制御信号ＳＮｃが供給される。スイッチ４１ｃのソースはノード５３に接続し、ドレインは抵抗４２ｃの一端に接続される。抵抗４２ｃの他端は、内部ノードＮ１に接続される。
スイッチ４１ｃが閉じるとＮ型トランジスタ２０のドレインと抵抗４２ｃの一端とが電気的に接続され、スイッチ４１ｃが開くとＮ型トランジスタ２０のドレインと抵抗４２ｃの一端とが電気的に遮断される。
スイッチ４１ｃが閉じるとＮ型トランジスタ２０のドレインと抵抗４２ｃの一端とが電気的に接続され、スイッチ４１ｃが開くとＮ型トランジスタ２０のドレインと抵抗４２ｃの一端とが電気的に遮断される。
【0027】
このように構成された可変抵抗回路４０は、可変抵抗回路３０と同様に、制御回路９４から供給される制御信号ＳＮａ，ＳＮｂ，ＳＮｃの論理レベルに応じて抵抗値が変化する。そして、可変抵抗回路４０の抵抗値が大きいほど、出力信号ＯＵＴの波形の立ち下がりが緩やかになる。また、可変抵抗回路４０の抵抗値が小さいほど、出力信号ＯＵＴの波形の立ち下がりが急峻になる。
【0028】
図３は、従来の出力バッファー回路による出力波形を示す図である。
図２で示す従来方式の出力バッファー回路９１では、図３に示すように、出力開始時間ｔ０において、出力信号ＯＵＴの波形に不要なノイズ５２が発生してしまうという課題が存在した。これは、出力信号ＯＵＴが停止状態において、Ｐ型トランジスタ１０のソースとドレインが非導通となることに加えて、スイッチ３１ａ，３１ｂ，３１ｃのソースとドレインが非導通となるため、Ｐ型トランジスタ１０のドレイン端と、スイッチ３１ａ，３１ｂ，３１ｃのソース端の接合点となるノード５１が電気的に浮いてしまい、微小な電荷をため込んでしまうからである。それにより、出力開始時間ｔ０において、不要なノイズ５２を発生させていた。このノイズ５２は、出力バッファー回路１を発振回路に用いた際、出力信号ＯＵＴに影響を与えてしまい、所期の出力信号ＯＵＴを得られない懸念があった。
図２で示す従来方式の出力バッファー回路９１では、図３に示すように、出力開始時間ｔ０において、出力信号ＯＵＴの波形に不要なノイズ５２が発生してしまうという課題が存在した。これは、出力信号ＯＵＴが停止状態において、Ｐ型トランジスタ１０のソースとドレインが非導通となることに加えて、スイッチ３１ａ，３１ｂ，３１ｃのソースとドレインが非導通となるため、Ｐ型トランジスタ１０のドレイン端と、スイッチ３１ａ，３１ｂ，３１ｃのソース端の接合点となるノード５１が電気的に浮いてしまい、微小な電荷をため込んでしまうからである。それにより、出力開始時間ｔ０において、不要なノイズ５２を発生させていた。このノイズ５２は、出力バッファー回路１を発振回路に用いた際、出力信号ＯＵＴに影響を与えてしまい、所期の出力信号ＯＵＴを得られない懸念があった。
【0029】
同様に、Ｎ型トランジスタ２０のドレイン端のノード５３でも、同様の課題があった。詳しくは、出力信号ＯＵＴが停止状態において、Ｎ型トランジスタ２０のソースとドレインが非導通となることに加えて、スイッチ４１ａ，４１ｂ，４１ｃのソースとドレインが非導通となるため、Ｎ型トランジスタ２０のドレイン端と、スイッチ４１ａ，４１ｂ，４１ｃのソース端との接合点となるノード５３が電気的に浮いてしまい、微小な電荷をため込んでしまうからである。ノード５３に電荷が溜まった場合も、図３に示すように、出力開始時間ｔ０において、出力信号ＯＵＴの波形に不要なノイズ５２が発生してしまうという課題があった。
【0030】
＊＊＊出力バッファー回路、回路装置の回路構成＊＊＊
図４は、本実施形態の出力バッファー回路、回路装置の回路構成図であり、図１に対応している。
図４は、図１の基本ブロックを具体的な回路構成にした図である。詳しくは、可変抵抗回路３０，４０について具体的な回路構成としている。なお、図４の可変抵抗回路３０，４０の回路構成は、図２の可変抵抗回路３０，４０の回路構成と同じである。
以下説明において、上記説明と同一の部位については同一の番号を附し、重複する説明は省略する。
図４は、本実施形態の出力バッファー回路、回路装置の回路構成図であり、図１に対応している。
図４は、図１の基本ブロックを具体的な回路構成にした図である。詳しくは、可変抵抗回路３０，４０について具体的な回路構成としている。なお、図４の可変抵抗回路３０，４０の回路構成は、図２の可変抵抗回路３０，４０の回路構成と同じである。
以下説明において、上記説明と同一の部位については同一の番号を附し、重複する説明は省略する。
【0031】
前述したように、本実施形態の回路装置８１は、出力バッファー回路１、制御回路４などから構成されている。
図４の出力バッファー回路１は、第１ＭＯＳトランジスタとしてのＰ型トランジスタ１０、第２ＭＯＳトランジスタとしてのＮ型トランジスタ２０、第２スイッチとしてのＮ型スイッチ６０、第１可変抵抗回路としての可変抵抗回路３０、第２可変抵抗回路としての可変抵抗回路４０、及び、抵抗５０を備えている。また図４には出力回路を制御するための制御回路４などが示してある。
図４の出力バッファー回路１は、第１ＭＯＳトランジスタとしてのＰ型トランジスタ１０、第２ＭＯＳトランジスタとしてのＮ型トランジスタ２０、第２スイッチとしてのＮ型スイッチ６０、第１可変抵抗回路としての可変抵抗回路３０、第２可変抵抗回路としての可変抵抗回路４０、及び、抵抗５０を備えている。また図４には出力回路を制御するための制御回路４などが示してある。
【0032】
可変抵抗回路３０は、図２における可変抵抗回路３０の構成と同じく、Ｐ型トランジスタから構成された３つのスイッチ３１ａ，３１ｂ，３１ｃと、３個の抵抗３２ａ，３２ｂ，３２ｃとを含む。なお、スイッチ３１ａは、第１スイッチに相当する。スイッチ３１ｂ，３１ｃは、第５スイッチに相当する。スイッチ３１ａ，３１ｂ，３１ｃは、設定された抵抗値に応じて少なくとも１つはオンとなる。
抵抗３２ａは、第１抵抗に相当する。抵抗３２ｂ，３２ｃは、第２抵抗に相当する。
また、説明を容易にするため、３段の抵抗可変構成としているが、必要な抵抗可変範囲に応じて、複数段の設定とすれば良い。例えば、５つのスイッチを備えた５段構成でも良いし、１０段の構成であっても良い。
抵抗３２ａは、第１抵抗に相当する。抵抗３２ｂ，３２ｃは、第２抵抗に相当する。
また、説明を容易にするため、３段の抵抗可変構成としているが、必要な抵抗可変範囲に応じて、複数段の設定とすれば良い。例えば、５つのスイッチを備えた５段構成でも良いし、１０段の構成であっても良い。
【0033】
同様に、可変抵抗回路４０についても、図２における可変抵抗回路４０の構成と同じく、３つのスイッチ４１ａ，４１ｂ，４１ｃと、３個の抵抗４２ａ，４２ｂ，４２ｃとから構成されている。なお、スイッチ４１ａは、第３スイッチに相当する。スイッチ４１ｂ，４１ｃは、第６スイッチに相当する。スイッチ４１ａ，４１ｂ，４１ｃは、設定された抵抗値に応じて少なくとも１つはオンとなる。
抵抗４２ａは、第３抵抗に相当する。抵抗４２ｂ,４２ｃは、第４抵抗に相当する。
抵抗４２ａは、第３抵抗に相当する。抵抗４２ｂ,４２ｃは、第４抵抗に相当する。
【0034】
Ｎ型スイッチ６０は、図３で説明したように、従来の出力バッファー回路で発生していた出力開始時における不要なノイズ５２の発生を除去するために追加された回路である。
また、本実施形態の回路装置８１の制御回路４は、従来の制御回路９４（図２）の機能に加えて、Ｎ型スイッチ６０を制御する機能も有している。詳しくは、制御回路４は、Ｎ型スイッチ６０のオンオフを制御する制御信号ＳＰｄを生成して、Ｎ型スイッチ６０に供給する。
また、本実施形態の回路装置８１の制御回路４は、従来の制御回路９４（図２）の機能に加えて、Ｎ型スイッチ６０を制御する機能も有している。詳しくは、制御回路４は、Ｎ型スイッチ６０のオンオフを制御する制御信号ＳＰｄを生成して、Ｎ型スイッチ６０に供給する。
【0035】
Ｎ型スイッチ６０は、ドレインがノード５１に接続されており、ソースに第２の電源電圧ノードとしてのグラウンド電圧ＶＳＳが供給され、ゲートには、制御回路４から制御信号ＳＰｄが供給される。出力ノードＮ２における出力信号ＯＵＴが停止状態のとき、制御回路４からハイレベルの制御信号ＳＰｄがＮ型スイッチ６０のゲートに入力され、ドレイン側のノード５１とソース側のグラウンド電圧が導通となる。これは、出力信号ＯＵＴが停止状態において、従来回路では電気的に浮いてしまっていたノード５１をグラウンド電圧に落とすことで、ノード５１に電荷をためないためである。ノード５１に電荷がたまっていなければ、出力開始時に不要なノイズが出力されることはなくなり、所期のきれいな出力波形を得ることができる。また、出力ノードＮ２における出力信号ＯＵＴが出力されている状態では、制御回路４からローレベルの制御信号ＳＰｄがＮ型スイッチ６０のゲートに入力され、ドレイン側のノード５１とソース側のグラウンド電圧が非導通となるため、定常状態での出力信号ＯＵＴの出力を阻害する恐れはない。
【0036】
以上述べた通り、本実施形態の回路装置８１によれば以下の効果を得ることができる。
出力バッファー回路１は、Ｐ型トランジスタ１０のドレインと、グラウンド電圧ＶＳＳとの間に設けられたＮ型スイッチ６０を備えている。
そして制御回路４は、出力ノードＮ２からクロック信号が出力されないときは、スイッチ３１ａ，３１ｂ，３１ｃを全てオフとするとともに、Ｎ型スイッチ６０がオンとなるように制御する。出力ノードＮ２からクロック信号が出力されるときは、スイッチ３１ａをオンとするとともに、Ｎ型スイッチ６０をオフとする制御を行う。
これにより従来の出力バッファー回路と異なり、出力停止時において、ノード５１にたまる電荷を逃がし、出力開始時からきれいな波形の信号を出力することができる。
従って、出力開始時から所望の波形の信号が得られる出力バッファー回路１、及び、回路装置８１を提供することができる。
出力バッファー回路１は、Ｐ型トランジスタ１０のドレインと、グラウンド電圧ＶＳＳとの間に設けられたＮ型スイッチ６０を備えている。
そして制御回路４は、出力ノードＮ２からクロック信号が出力されないときは、スイッチ３１ａ，３１ｂ，３１ｃを全てオフとするとともに、Ｎ型スイッチ６０がオンとなるように制御する。出力ノードＮ２からクロック信号が出力されるときは、スイッチ３１ａをオンとするとともに、Ｎ型スイッチ６０をオフとする制御を行う。
これにより従来の出力バッファー回路と異なり、出力停止時において、ノード５１にたまる電荷を逃がし、出力開始時からきれいな波形の信号を出力することができる。
従って、出力開始時から所望の波形の信号が得られる出力バッファー回路１、及び、回路装置８１を提供することができる。
【0037】
なお、出力ノードＮ２からクロック信号が出力されるときは、設定された抵抗値に応じて、スイッチ３１ａ，３１ｂ，３１ｃのうち、少なくとも１つをオンすれば良い。
【0038】
＊＊＊出力バッファー回路の異なる態様－１＊＊＊
実施形態２
図５は、実施形態２における出力バッファー回路、回路装置の回路構成図であり、図４に対応している。なお、図４の構成と同一の部位については、同一の符号を附し、重複する説明は省略する。
図５の制御回路４には、記憶回路７０が附属している。これ以外は、出力バッファー回路１の構成を含めて、図４と同一である。
実施形態２
図５は、実施形態２における出力バッファー回路、回路装置の回路構成図であり、図４に対応している。なお、図４の構成と同一の部位については、同一の符号を附し、重複する説明は省略する。
図５の制御回路４には、記憶回路７０が附属している。これ以外は、出力バッファー回路１の構成を含めて、図４と同一である。
【0039】
記憶回路７０には、抵抗切替情報が記憶されている。抵抗切替情報とは、可変抵抗回路３０の抵抗値を決定するための情報であり、その抵抗切替情報に基づき、制御回路４がスイッチ３１ｂ，３１ｃに、制御信号ＳＰｂ，ＳＰｃを出力することで、スイッチ３１ｂ，３１ｃのオンオフを制御する。なお、記憶回路は、ＲＯＭ（Read Only Memory）などの不揮発性メモリーを含んで構成されており、予め抵抗切替情報が記憶されている。
【0040】
本実施形態によれば、実施形態１での効果に加えて、以下の効果を得ることができる。
制御回路４には、抵抗切替情報を記憶する記憶回路７０が附属している。制御回路４は、抵抗切替情報に基づいて、スイッチ３１ｂ，３１ｃのオンオフを制御する。
よって、可変抵抗回路３０における合成抵抗値の調整を含め、出力開始時から所望の波形の信号が得られる出力バッファー回路１、及び、回路装置８１を提供することができる。
制御回路４には、抵抗切替情報を記憶する記憶回路７０が附属している。制御回路４は、抵抗切替情報に基づいて、スイッチ３１ｂ，３１ｃのオンオフを制御する。
よって、可変抵抗回路３０における合成抵抗値の調整を含め、出力開始時から所望の波形の信号が得られる出力バッファー回路１、及び、回路装置８１を提供することができる。
【0041】
＊＊＊出力バッファー回路の異なる態様－２＊＊＊
実施形態３
図６は、実施形態３における出力バッファー回路、回路装置の回路構成図であり、図４に対応している。なお、図４の構成と同一の部位については、同一の符号を附し、重複する説明は省略する。
図６に示す、本実施形態の回路装置８２は、出力バッファー回路１１を備えている。
出力バッファー回路１１は、図４の出力バッファー回路１の構成に、第４スイッチとしてのＰ型スイッチ６１を追加した構成となっている。また、制御回路４には、Ｐ型スイッチ６１のオンオフ制御を行う機能が追加されている。これら以外は、図４の構成と同一である。
実施形態３
図６は、実施形態３における出力バッファー回路、回路装置の回路構成図であり、図４に対応している。なお、図４の構成と同一の部位については、同一の符号を附し、重複する説明は省略する。
図６に示す、本実施形態の回路装置８２は、出力バッファー回路１１を備えている。
出力バッファー回路１１は、図４の出力バッファー回路１の構成に、第４スイッチとしてのＰ型スイッチ６１を追加した構成となっている。また、制御回路４には、Ｐ型スイッチ６１のオンオフ制御を行う機能が追加されている。これら以外は、図４の構成と同一である。
【0042】
Ｐ型スイッチ６１は、従来の出力バッファー回路で発生していた、図３の出力開始時における不要なノイズ５２の発生を除去するために追加された回路である。
Ｐ型スイッチ６１は、ドレインがノード５３に接続されており、ソースに第１の電源電圧ノードとしての電源電圧ＶＤＤが供給され、ゲートには、制御回路４から制御信号ＳNｄが供給される。出力ノードＮ２における出力信号ＯＵＴが停止状態のとき、制御回路４からローレベルの制御信号ＳNｄがＰ型スイッチ６１のゲートに入力され、ドレイン側のノード５３とソース側の電源電圧が導通となる。これは、出力信号ＯＵＴが停止状態において、従来回路では電気的に浮いてしまっていたノード５３を電源電圧ＶＤＤに固定することで、ノード５３を電源電圧ＶＤＤではない中途半端な電位にしないためである。ノード５３が、中途半端な電位になっていなければ、出力開始時に不要なノイズが出力されることはなくなり、所期のきれいな出力波形を得ることができる。また、出力ノードＮ２における出力信号ＯＵＴが出力されている状態では、制御回路４からハイレベルの制御信号ＳNｄがＰ型スイッチ６１のゲートに入力され、ドレイン側のノード５３とソース側の電源電圧ＶＤＤが非導通となるため、定常状態での出力信号ＯＵＴの出力を阻害する恐れはない。
Ｐ型スイッチ６１は、ドレインがノード５３に接続されており、ソースに第１の電源電圧ノードとしての電源電圧ＶＤＤが供給され、ゲートには、制御回路４から制御信号ＳNｄが供給される。出力ノードＮ２における出力信号ＯＵＴが停止状態のとき、制御回路４からローレベルの制御信号ＳNｄがＰ型スイッチ６１のゲートに入力され、ドレイン側のノード５３とソース側の電源電圧が導通となる。これは、出力信号ＯＵＴが停止状態において、従来回路では電気的に浮いてしまっていたノード５３を電源電圧ＶＤＤに固定することで、ノード５３を電源電圧ＶＤＤではない中途半端な電位にしないためである。ノード５３が、中途半端な電位になっていなければ、出力開始時に不要なノイズが出力されることはなくなり、所期のきれいな出力波形を得ることができる。また、出力ノードＮ２における出力信号ＯＵＴが出力されている状態では、制御回路４からハイレベルの制御信号ＳNｄがＰ型スイッチ６１のゲートに入力され、ドレイン側のノード５３とソース側の電源電圧ＶＤＤが非導通となるため、定常状態での出力信号ＯＵＴの出力を阻害する恐れはない。
【0043】
記憶回路７０には、可変抵抗回路３０の抵抗切替情報に加えて、可変抵抗回路４０に対応した抵抗切替情報も記憶されている。制御回路４は、抵抗切替情報に基づき、スイッチ４１ｂ，４１ｃに制御信号ＳＮｂ，ＳＮｃを出力することで、スイッチ４１ｂ，４１ｃのオンオフを制御する。
【0044】
以上述べた通り、本実施形態の出力バッファー回路１１、回路装置８２によれば、上記実施形態での効果に加えて、以下の効果を得ることができる。
出力バッファー回路１１は、Ｎ型トランジスタ２０のドレインと電源電圧ＶＤＤとの間に設けられたＰ型スイッチ６１を、さらに備えている。
そして制御回路４は、出力ノードＮ２からクロック信号が出力されないときは、スイッチ４１ａ，４１ｂ，４１ｃを全てオフとするとともに、Ｐ型スイッチ６１がオンとなるように制御する。出力ノードＮ２からクロック信号が出力されるときは、スイッチ４１ａをオンとするとともに、Ｐ型スイッチ６１をオフとする制御を行う。これにより従来の出力バッファー回路と異なり、出力停止時において、ノード５３にたまる電荷を逃がし、出力開始時からきれいな波形の信号を出力することができる。
従って、出力開始時から所望の波形の信号が得られる出力バッファー回路１１、及び、回路装置８２を提供することができる。
出力バッファー回路１１は、Ｎ型トランジスタ２０のドレインと電源電圧ＶＤＤとの間に設けられたＰ型スイッチ６１を、さらに備えている。
そして制御回路４は、出力ノードＮ２からクロック信号が出力されないときは、スイッチ４１ａ，４１ｂ，４１ｃを全てオフとするとともに、Ｐ型スイッチ６１がオンとなるように制御する。出力ノードＮ２からクロック信号が出力されるときは、スイッチ４１ａをオンとするとともに、Ｐ型スイッチ６１をオフとする制御を行う。これにより従来の出力バッファー回路と異なり、出力停止時において、ノード５３にたまる電荷を逃がし、出力開始時からきれいな波形の信号を出力することができる。
従って、出力開始時から所望の波形の信号が得られる出力バッファー回路１１、及び、回路装置８２を提供することができる。
【0045】
また、記憶回路７０には、可変抵抗回路４０の抵抗切替情報が記憶されている。制御回路４は、抵抗切替情報に基づいて、スイッチ４１ｂ，４１ｃのオンオフを制御する。
よって、可変抵抗回路４０における合成抵抗値の調整を含め、出力開始時から所望の波形の信号が得られる出力バッファー回路１１を提供することができる。
よって、可変抵抗回路４０における合成抵抗値の調整を含め、出力開始時から所望の波形の信号が得られる出力バッファー回路１１を提供することができる。
【0046】
なお、出力ノードＮ２からクロック信号が出力されるときは、設定された抵抗値に応じて、スイッチ４１ａ，４１ｂ，４１ｃのうち、少なくとも１つをオンとすることで良い。
【0047】
また、出力ノードＮ２からのクロック信号停止時において、Ｎ型スイッチ６０とＰ型スイッチ６１とが同時にオンすることはなく、出力回路の仕様に応じて、Ｎ型スイッチ６０、Ｐ型スイッチ６１のどちらを選択的にオンするかを制御回路４で決定する。好適例では、図３の出力波形のように、出力信号ＯＵＴがグラウンド電圧を基準としている場合は、Ｎ型スイッチ６０を選択的にオンする。また、出力信号ＯＵＴが電源電圧ＶＤＤを基準としている場合は、Ｐ型スイッチ６１を選択的にオンする。
【0048】
なお、可変抵抗回路３０に含まれる、抵抗３２ａ，３２ｂ，３２ｃの抵抗値は０Ωでも良い。同様に、可変抵抗回路４０に含まれる、抵抗４２ａ，４２ｂ，４２ｃの抵抗値も０Ωでも良い。これらの抵抗値が０Ωであっても、スイッチ３１ａ，３１ｂ，３１ｃおよびスイッチ４１ａ，４１ｂ，４１ｃはそれぞれオン抵抗を有するので、可変抵抗回路３０および４０は、可変抵抗としての機能を果たすことができる。また、抵抗値を０Ωにした場合、抵抗が不要となるため回路規模を小型化できるというメリットがあげられる。
【0049】
また、上記では、第１の電源電圧ノードを高電位側電源電圧ノードである電源電圧ＶＤＤとし、第２の電源電圧ノードを低電位側電源電圧ノードであるグラウンド電圧ＶＳＳとしていたが、第１の電源電圧ノードをグラウンド電圧ＶＳＳとし、第２の電源電圧ノードを電源電圧ＶＤＤとしても良い。
なお、第１の電源電圧ノードをグラウンド電圧ＶＳＳとし、第２の電源電圧ノードを電源電圧ＶＤＤとする場合は、Ｐ型トランジスタ１０、Ｎ型トランジスタ２０、Ｎ型スイッチ６０、及び、Ｐ型スイッチ６１を含む全てのトランジスタの導電型を入れ替えれば良い。詳しくは、Ｐ型トランジスタ１０、Ｎ型トランジスタ２０、Ｎ型スイッチ６０、Ｐ型スイッチ６１、Ｐ型トランジスタで構成されたスイッチ３１ａ，３１ｂ，３１ｃ、Ｎ型トランジスタで構成されたスイッチ４１ａ，４１ｂ，４１ｃにおいて、全てのトランジスタのＰ型とＮ型の導電型を入れ替えれば良い。
なお、第１の電源電圧ノードをグラウンド電圧ＶＳＳとし、第２の電源電圧ノードを電源電圧ＶＤＤとする場合は、Ｐ型トランジスタ１０、Ｎ型トランジスタ２０、Ｎ型スイッチ６０、及び、Ｐ型スイッチ６１を含む全てのトランジスタの導電型を入れ替えれば良い。詳しくは、Ｐ型トランジスタ１０、Ｎ型トランジスタ２０、Ｎ型スイッチ６０、Ｐ型スイッチ６１、Ｐ型トランジスタで構成されたスイッチ３１ａ，３１ｂ，３１ｃ、Ｎ型トランジスタで構成されたスイッチ４１ａ，４１ｂ，４１ｃにおいて、全てのトランジスタのＰ型とＮ型の導電型を入れ替えれば良い。
【0050】
＊＊＊発振器＊＊＊
実施形態４
図７は、発振器の機能ブロック構成図である。
本実施形態の発振器２００は、上述の出力バッファー回路１１、回路装置８２を備えている。なお、出力バッファー回路１１、回路装置８２に替えて、出力バッファー回路１、回路装置８１を備えていても良い。
実施形態４
図７は、発振器の機能ブロック構成図である。
本実施形態の発振器２００は、上述の出力バッファー回路１１、回路装置８２を備えている。なお、出力バッファー回路１１、回路装置８２に替えて、出力バッファー回路１、回路装置８１を備えていても良い。
【0051】
発振器２００は、振動子２０１、集積回路装置２０２などから構成されている。
振動子２０１は、好適例として水晶振動子を採用している。なお、水晶振動子に限定するものではなく、ＳＡＷ（Surface Acoustic Wave）共振素子や、圧電振動素子、ＭＥＭＳ（Micro Electro Mechanical Systems）振動子などを用いても良い。
振動子２０１は、好適例として水晶振動子を採用している。なお、水晶振動子に限定するものではなく、ＳＡＷ（Surface Acoustic Wave）共振素子や、圧電振動素子、ＭＥＭＳ（Micro Electro Mechanical Systems）振動子などを用いても良い。
【0052】
集積回路装置２０２は、１チップの集積回路（ＩＣ：Integrated Circuit）として構成されており、Ｔ＿ＸＧ端子、Ｔ＿ＸＤ端子、Ｔ＿ＳＣＬ端子、Ｔ＿ＳＤＡ端子、Ｔ＿ＯＥ端子、Ｔ＿ＶＤＤ端子、Ｔ＿ＶＳＳ端子及びＴ＿ＯＵＴ端子を備えている。
集積回路装置２０２は、基準電圧回路２１０、電圧レギュレーター２２０、発振回路２３０、分周回路２４０、出力回路２５０、制御回路２６０及び不揮発メモリー２７０を含む。なお、集積回路装置２０２は、これらの要素の一部を省略又は変更し、あるいは他の要素を追加した構成としてもよい。
集積回路装置２０２は、基準電圧回路２１０、電圧レギュレーター２２０、発振回路２３０、分周回路２４０、出力回路２５０、制御回路２６０及び不揮発メモリー２７０を含む。なお、集積回路装置２０２は、これらの要素の一部を省略又は変更し、あるいは他の要素を追加した構成としてもよい。
【0053】
集積回路装置２０２の各回路はＴ＿ＶＳＳ端子を介して供給されるグラウンド電圧ＶＳＳ（例えば０Ｖ）を基準として動作する。
基準電圧回路２１０は、Ｔ＿ＶＤＤ端子を介して供給される電源電圧ＶＤＤから基準電圧ＶＲＥＦを生成し、電圧レギュレーター２２０に出力する。例えば、基準電圧回路２１０は、半導体のバンドギャップを利用したバンドギャップリファレンス回路等で実現される。
基準電圧回路２１０は、Ｔ＿ＶＤＤ端子を介して供給される電源電圧ＶＤＤから基準電圧ＶＲＥＦを生成し、電圧レギュレーター２２０に出力する。例えば、基準電圧回路２１０は、半導体のバンドギャップを利用したバンドギャップリファレンス回路等で実現される。
【0054】
電圧レギュレーター２２０は、電源電圧ＶＤＤと基準電圧ＶＲＥＦとに基づいて電源電圧ＬＶＤＤを生成する。電圧レギュレーター２２０が生成した電圧は、発振回路２３０及び分周回路２４０の電源電圧となる。
【0055】
発振回路２３０は、Ｔ＿ＸＧ端子を介して振動子２０１の一端と接続され、Ｔ＿ＸＤ端子を介して振動子２０１の他端と接続されている。発振回路２３０は、Ｔ＿ＸＧ端子を介して入力される振動子２０１の出力信号を増幅し、増幅した信号を、Ｔ＿ＸＤ端子を介して振動子２０１にフィードバックすることで、振動子２０１を発振させる。発振回路２３０は、温度補償機能や周波数変換機能を有していてもよい。例えば、発振回路２３０は、フラクショナルＮ－ＰＬＬ回路を用いて、振動子２０１の出力信号を増幅した信号を、制御回路２６０からの制御信号に応じた分周比に応じて周波数変換して出力してもよい。この発振回路２３０は、後述する出力バッファー回路１１に入力される信号の元となる発振信号を出力する。発振回路２３０は、制御回路２６０からの制御信号に基づいて動作が制御される。
【0056】
分周回路２４０は、発振回路２３０から出力される発振信号を、制御回路２６０からの制御信号に応じた分周比で分周したクロック信号ＣＫ１を出力する。クロック信号ＣＫ１の振幅は、電源電圧ＬＶＤＤとグラウンド電圧ＶＳＳとの差にほぼ等しい。
出力回路２５０は、レベルシフター２５１、プリバッファー回路２５２、及び、上述した出力バッファー回路１１を含んで構成されている。
出力回路２５０は、レベルシフター２５１、プリバッファー回路２５２、及び、上述した出力バッファー回路１１を含んで構成されている。
【0057】
レベルシフター２５１は、クロック信号ＣＫ１を、その振幅が電源電圧ＶＤＤとグラウンド電圧ＶＳＳとの差にほぼ等しくなるように変換したクロック信号ＣＫ２を出力する。レベルシフター２５１は、制御回路２６０からの制御信号に基づいて動作が制御される。
【0058】
プリバッファー回路２５２は、電源電圧ＶＤＤで動作し、クロック信号ＣＫ２に基づいて、出力バッファー回路１１の入力信号ＰＩＮ，ＮＩＮを生成する。なお、プリバッファー回路２５２は、図示を省略しているが、図６のプリバッファー回路２，３を含んで構成されている。図１，４，５のプリバッファー回路２，３も同様に、プリバッファー回路２５２に含まれている。例えば、プリバッファー回路２５２は、クロック信号ＣＫ２がハイレベルのときはともにローレベルの入力信号ＰＩＮ，ＮＩＮを出力し、クロック信号ＣＫ２がローレベルのときはともにハイレベルの入力信号ＰＩＮ，ＮＩＮを出力する。プリバッファー回路２５２は、制御回路２６０からの制御信号に基づいて動作が制御される。
【0059】
前述したように、出力バッファー回路１１は、電源電圧ＶＤＤで動作し、入力信号ＰＩＮ，ＮＩＮに基づいて出力信号ＯＵＴを生成する。出力信号ＯＵＴの立ち上がり時間や立ち下がり時間は、制御回路２６０からの制御信号に基づいて変化する。出力信号ＯＵＴは、Ｔ＿ＯＵＴ端子から発振器２００の外部に出力される。
【0060】
制御回路２６０は、Ｉ２Ｃ（Inter-Integrated Circuit）バス対応のインターフェイス回路（不図示）を有しており、不図示の外部装置からＴ＿ＳＣＬ端子を介して入力されるシリアルクロック信号に同期してＴ＿ＳＤＡ端子を介して入力されるシリアルデータ信号を受け取り、受け取ったシリアルデータに従って各種のデータを不揮発メモリー２７０に記憶する。そして、制御回路２６０は、不揮発メモリー２７０に記憶された各種のデータに基づいて、各制御信号を生成する。なお、制御回路２６０は、図６の制御回路４に相当する。同様に、図１，４，５の制御回路４も、制御回路２６０と置き換えても良い。また、不揮発メモリー２７０は、図６の記憶回路７０に相当する。同様に、図５の記憶回路７０も、不揮発メモリー２７０と置き換えても良い。
【0061】
制御回路２６０は、不図示の外部装置からＴ＿ＯＥ端子を介して入力される出力イネーブル信号ＯＥがハイレベルのときは、レベルシフター２５１を動作させるとともに、プリバッファー回路２５２がクロック信号ＣＫ２に応じた入力信号ＰＩＮ，ＮＩＮを出力するように制御する。また、制御回路２６０は、出力イネーブル信号ＯＥがローレベルのときは、レベルシフター２５１を停止させるとともに、プリバッファー回路２５２がハイレベルの入力信号ＰＩＮ及びローレベルの入力信号ＮＩＮを出力するように制御する。
入力信号ＰＩＮがハイレベルであり、且つ、入力信号ＮＩＮがローレベルのときは、出力バッファー回路１，１１の不図示のＰ型トランジスタ及びＮ型トランジスタがともにオフし、Ｔ＿ＯＵＴ端子がハイインピーダンスとなる。
入力信号ＰＩＮがハイレベルであり、且つ、入力信号ＮＩＮがローレベルのときは、出力バッファー回路１，１１の不図示のＰ型トランジスタ及びＮ型トランジスタがともにオフし、Ｔ＿ＯＵＴ端子がハイインピーダンスとなる。
【0062】
なお、制御回路２６０が有するインターフェイス回路は、Ｉ２Ｃバス対応のインターフェイス回路に限らず、例えば、ＳＰＩ（Serial Peripheral Interface）バス対応のインターフェイス回路等であってもよい。
【0063】
以上述べた通り、本実施形態の発振器２００によれば、出力バッファー回路１１、回路装置８２を適用することにより、プリバッファー回路２５２の駆動能力の調整が不要であるので、出力信号ＯＵＴの立ち上がり時間や立ち下がり時間の調整が容易でありながら、出力開始時からきれいな波形の信号を出力することができる。なお、出力バッファー回路１、回路装置８１を適用した場合も、同様の作用効果を得ることができる。
【0064】
【0065】
本実施形態の電子機器としてのスマートフォン３００は、上述した発振器２００、ＣＰＵ（Central Processing Unit）３２０、操作部３３０、ＲＯＭ（Read Only Memory）３４０、ＲＡＭ（Random Access Memory）３５０、通信部３６０、表示部３７０を含んで構成されている。なお、スマートフォン３００は、図８の構成要素（各部）の一部を省略又は変更し、あるいは、他の構成要素を付加した構成としてもよい。
【0066】
発振器２００は、振動子２０１と集積回路装置２０２とを備えている。集積回路装置２０２は、振動子２０１を発振させて発振信号を発生させる。この発振信号は発振器２００の外部端子からＣＰＵ３２０に出力される。集積回路装置２０２は、振動子２０１から出力される発振信号に基づき内部で生成した出力信号を、上述した出力バッファー回路１，１１から出力する。
【0067】
ＣＰＵ３２０は、ＲＯＭ３４０等に記憶されているプログラムに従い、発振器２００から出力される信号をクロック信号として各種の計算処理や制御処理を行う処理部である。具体的には、ＣＰＵ３２０は、操作部３３０からの操作信号に応じた各種の処理、外部装置とデータ通信を行うために通信部３６０を制御する処理、表示部３７０に各種の情報を表示させるための表示信号を送信する処理等を行う。
【0068】
操作部３３０は、操作キーやボタンスイッチ等により構成される入力装置であり、ユーザーによる操作に応じた操作信号をＣＰＵ３２０に出力する。なお、図９に示すスマートフォン３００の表示部３７０は、タッチパネルを備えており、操作部３３０としても機能する。
【0069】
ＲＯＭ３４０は、ＣＰＵ３２０が各種の計算処理や制御処理を行うためのプログラムやデータ等を記憶する記憶部である。
ＲＡＭ３５０は、ＣＰＵ３２０の作業領域として用いられ、ＲＯＭ３４０から読み出されたプログラムやデータ、操作部３３０から入力されたデータ、ＣＰＵ３２０が各種プログラムに従って実行した演算結果等を一時的に記憶する記憶部である。
ＲＡＭ３５０は、ＣＰＵ３２０の作業領域として用いられ、ＲＯＭ３４０から読み出されたプログラムやデータ、操作部３３０から入力されたデータ、ＣＰＵ３２０が各種プログラムに従って実行した演算結果等を一時的に記憶する記憶部である。
【0070】
通信部３６０は、ＣＰＵ３２０と外部装置との間のデータ通信を成立させるための各種制御を行う。
表示部３７０は、ＬＣＤ（Liquid Crystal Display）等により構成される表示装置であり、ＣＰＵ３２０から入力される表示信号に基づいて各種の情報を表示する。
表示部３７０は、ＬＣＤ（Liquid Crystal Display）等により構成される表示装置であり、ＣＰＵ３２０から入力される表示信号に基づいて各種の情報を表示する。
【0071】
以上述べた通り、本実施形態のスマートフォン３００は、出力開始時から所望の波形の信号が得られる発振器２００を備えている。
従って、動作が安定したスマートフォン３００を提供することができる。
従って、動作が安定したスマートフォン３００を提供することができる。
【0072】
なお、スマートフォン３００に限定するものではなく、種々の電子機器に、上述の発振器２００を適用することができる。
電子機器としては、例えば、パーソナルコンピューター（例えば、モバイル型パーソナルコンピューター、ラップトップ型パーソナルコンピューター、タブレット型パーソナルコンピューター）、スマートフォンや携帯電話機などの移動体端末、ディジタルカメラ、インクジェット式吐出装置（例えば、インクジェットプリンター）、ルーターやスイッチなどのストレージエリアネットワーク機器、ローカルエリアネットワーク機器、移動体端末基地局用機器、テレビ、ビデオカメラ、ビデオレコーダー、カーナビゲーション装置、リアルタイムクロック装置、ページャー、電子手帳（通信機能付も含む）、電子辞書、電卓、電子ゲーム機器、ゲーム用コントローラー、ワードプロセッサー、ワークステーション、テレビ電話、防犯用テレビモニター、電子双眼鏡、ＰＯＳ端末、医療機器（例えば電子体温計、血圧計、血糖計、心電図計測装置、超音波診断装置、電子内視鏡）、魚群探知機、各種測定機器、計器類（例えば、車両、航空機、船舶の計器類）、フライトシミュレーター、ヘッドマウントディスプレイ、モーショントレース、モーショントラッキング、モーションコントローラー、ＰＤＲ（歩行者位置方位計測）等が挙げられる。これらの電子機器であっても、出力開始時から所望の波形の信号が得られる発振器２００を備えることにより、安定した動作を行うことができる。
電子機器としては、例えば、パーソナルコンピューター（例えば、モバイル型パーソナルコンピューター、ラップトップ型パーソナルコンピューター、タブレット型パーソナルコンピューター）、スマートフォンや携帯電話機などの移動体端末、ディジタルカメラ、インクジェット式吐出装置（例えば、インクジェットプリンター）、ルーターやスイッチなどのストレージエリアネットワーク機器、ローカルエリアネットワーク機器、移動体端末基地局用機器、テレビ、ビデオカメラ、ビデオレコーダー、カーナビゲーション装置、リアルタイムクロック装置、ページャー、電子手帳（通信機能付も含む）、電子辞書、電卓、電子ゲーム機器、ゲーム用コントローラー、ワードプロセッサー、ワークステーション、テレビ電話、防犯用テレビモニター、電子双眼鏡、ＰＯＳ端末、医療機器（例えば電子体温計、血圧計、血糖計、心電図計測装置、超音波診断装置、電子内視鏡）、魚群探知機、各種測定機器、計器類（例えば、車両、航空機、船舶の計器類）、フライトシミュレーター、ヘッドマウントディスプレイ、モーショントレース、モーショントラッキング、モーションコントローラー、ＰＤＲ（歩行者位置方位計測）等が挙げられる。これらの電子機器であっても、出力開始時から所望の波形の信号が得られる発振器２００を備えることにより、安定した動作を行うことができる。
【0073】
実施形態６
＊＊＊移動体＊＊＊
図１０は、本実施形態の移動体の一例を示す平面図である。
図１０に示す移動体４００は、自動車であり、上述した発振器２００、エンジンシステム、ブレーキシステム、キーレスエントリーシステム等の各種の制御を行うコントローラー４２０，４３０，４４０、バッテリー４５０、バックアップ用バッテリー４６０を含んで構成されている。なお、本実施形態の移動体は、図１０の構成要素の一部を省略し、あるいは、他の構成要素を付加した構成としてもよい。
＊＊＊移動体＊＊＊
図１０は、本実施形態の移動体の一例を示す平面図である。
図１０に示す移動体４００は、自動車であり、上述した発振器２００、エンジンシステム、ブレーキシステム、キーレスエントリーシステム等の各種の制御を行うコントローラー４２０，４３０，４４０、バッテリー４５０、バックアップ用バッテリー４６０を含んで構成されている。なお、本実施形態の移動体は、図１０の構成要素の一部を省略し、あるいは、他の構成要素を付加した構成としてもよい。
【0074】
発振器２００は、図７の集積回路装置２０２と、振動子２０１とを備えており、集積回路装置２０２は振動子２０１を発振させて発振信号を発生させる。集積回路装置２０２は、振動子２０１から出力される発振信号に基づき内部で生成した出力信号を、上述した出力バッファー回路１，１１から出力する。この出力信号は発振器２００の外部端子からコントローラー４２０，４３０，４４０に供給され、例えばクロック信号として用いられる。
【0075】
バッテリー４５０は、発振器２００、及び、コントローラー４２０，４３０，４４０に電力を供給する。バックアップ用バッテリー４６０は、バッテリー４５０の出力電圧が閾値よりも低下した時、発振器２００、及び、コントローラー４２０，４３０，４４０に電力を供給する。
【0076】
以上述べた通り、本実施形態の移動体４００は、出力開始時から所望の波形の信号が得られる発振器２００を備えている。
従って、移動体４００における各種制御を正確に行うことができる。
従って、移動体４００における各種制御を正確に行うことができる。
【0077】
なお、自動車に限定するものではなく、種々の移動体に、上述の発振器２００を適用することができる。移動体４００としては、例えば、二輪車、電動カート、ジェット機やヘリコプター等の航空機、船舶、ロケット、人工衛星等が挙げられる。
【符号の説明】
【0078】
１…出力バッファー回路、４…制御回路、５…負荷容量、１０…Ｐ型トランジスタ、１１…出力バッファー回路、２０…Ｎ型トランジスタ、３０…可変抵抗回路、３１ａ…スイッチ、３１ｂ…スイッチ、３１ｃ…スイッチ、３２ａ…抵抗、３２ｂ…抵抗、３２ｃ…抵抗、４０…可変抵抗回路、４１ａ…スイッチ、４１ｂ…スイッチ、４１ｃ…スイッチ、４２ａ…抵抗、４２ｂ…抵抗、４２ｃ…抵抗、５０…抵抗、５１…ノード、５２…ノイズ、５３…ノード、６０…Ｎ型スイッチ、７０…記憶回路、８１，８２…回路装置、２００…発振器、２０１…振動子、２０２…集積回路装置、２３０…発振回路、２５０…出力回路、２５２…プリバッファー回路、２６０…制御回路、２７０…不揮発メモリー、３００…スマートフォン、４００…移動体、Ｎ１…内部ノード、Ｎ２…出力ノード。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】