知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-06-24
(45)【発行日】2024-07-02
(54)【発明の名称】支持体付き配線基板、配線基板、及び半導体装置
(51)【国際特許分類】
H01L 23/32 20060101AFI20240625BHJP
H01L 23/12 20060101ALI20240625BHJP
H05K 3/46 20060101ALI20240625BHJP
H05K 1/14 20060101ALI20240625BHJP
【ＦＩ】
H01L23/32 D
H01L23/12 N
H05K3/46 B
H05K3/46 Q
H05K1/14 G
【請求項の数】
9
(21)【出願番号】P 2020104003
(22)【出願日】2020-06-16
(65)【公開番号】P2021197484
(43)【公開日】2021-12-27
【審査請求日】2023-05-24
(73)【特許権者】
【識別番号】000003193
【氏名又は名称】ＴＯＰＰＡＮホールディングス株式会社
(74)【代理人】
【識別番号】100105854
【弁理士】
【氏名又は名称】廣瀬 一
(74)【代理人】
【識別番号】100116012
【弁理士】
【氏名又は名称】宮坂 徹
(72)【発明者】
【氏名】新田 祐幹
【審査官】秋山 直人
(56)【参考文献】
【文献】国際公開第２０２０／０９０６０１（ＷＯ，Ａ１）
【文献】特開２００８－００４６８７（ＪＰ，Ａ）
【文献】特開２０１５－０７６４７７（ＪＰ，Ａ）
【文献】特開２０１２－２０９５８０（ＪＰ，Ａ）
【文献】米国特許出願公開第２０１９／０２３７４３０（ＵＳ，Ａ１）
【文献】特開２０１６－０５１８４７（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０１Ｌ ２３／３２
Ｈ０１Ｌ ２３／１２
Ｈ０５Ｋ ３／４６
Ｈ０５Ｋ １／１４
(57)【特許請求の範囲】
【請求項1】
支持体と、当該支持体の一方の面に形成された剥離層と、
当該剥離層の前記支持体とは逆側の面に形成され、前記剥離層側の面に露出した導体層を含む第２配線基板と、を備え、
前記剥離層の前記第２配線基板が形成される側の面は粗面であることを特徴とする支持体付き配線基板。
【請求項2】
前記第２配線基板は、一方の面に半導体素子が実装され、他方の面に第１配線基板が実装されるインターポーザ用の配線基板であることを特徴とする請求項１に記載の支持体付き配線基板。
【請求項3】
前記剥離層の前記第２配線基板が形成される側の面の算術平均粗さＲａは、１５ｎｍよりも大きいことを特徴とする請求項１又は請求項２に記載の支持体付き配線基板。
【請求項4】
前記剥離層の前記第２配線基板が形成される側の面の算術平均粗さＲａは、４００ｎｍ以下であることを特徴とする請求項１から請求項３のいずれか一項に記載の支持体付き配線基板。
【請求項5】
前記支持体はガラスであることを特徴とする請求項１から請求項４のいずれか一項に記載の支持体付き配線基板。
【請求項6】
前記剥離層は、レーザー光を照射することにより前記支持体を剥離可能な状態となる特性を有することを特徴とする請求項１から請求項５のいずれか一項に記載の支持体付き配線基板。
【請求項7】
請求項１から請求項６のいずれか一項に記載の支持体付き配線基板を用いて製造される配線基板であって、前記支持体及び前記剥離層を除去した前記第２配線基板の、前記剥離層が除去された側の面に、はんだを含む接合部を介して第１配線基板が接合されていることを特徴とする配線基板。
【請求項8】
請求項７に記載の配線基板を用いて製造される半導体装置であって、前記第２配線基板の、前記第１配線基板とは逆側の面に、半導体素子がはんだを含む接合部を介して接合されていることを特徴とする半導体装置。
【請求項9】
請求項１から請求項６のいずれか一項に記載の支持体付き配線基板を用いて製造される半導体装置であって、前記支持体及び前記剥離層を除去した前記第２配線基板の、前記剥離層が除去された側の面に、はんだを含む接合部を介して半導体素子が接合されていることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、支持体付き配線基板、配線基板、及び半導体装置に関する。
【背景技術】
【0002】
近年半導体装置の高速化、高集積化が進む中で、ＦＣ－ＢＧＡ（Ｆｌｉｐ Ｃｈｉｐ－Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）用配線基板に対しても、半導体素子との接続端子の狭ピッチ化、基板配線の微細化が求められている。
一方、ＦＣ－ＢＧＡ用配線基板とマザーボードとの接続は、従来とほぼ変わらないピッチの接続端子での接続が要求されている。この半導体素子との接続端子の狭ピッチ化、基板配線の微細化のため、シリコン上に配線を形成して半導体素子接続用の基板（シリコンインターポーザ）として、それぞれＦＣ－ＢＧＡ用配線基板に接続する方式が知られている。
一方、ＦＣ－ＢＧＡ用配線基板とマザーボードとの接続は、従来とほぼ変わらないピッチの接続端子での接続が要求されている。この半導体素子との接続端子の狭ピッチ化、基板配線の微細化のため、シリコン上に配線を形成して半導体素子接続用の基板（シリコンインターポーザ）として、それぞれＦＣ－ＢＧＡ用配線基板に接続する方式が知られている。
【0003】
また、ＦＣ－ＢＧＡ用配線基板の表面をＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ、化学機械研磨）等で平坦化してから微細配線を形成する方式が特許文献１に開示されている。また、支持基板の上に微細な配線層を形成する方式が特許文献２及び特許文献３に開示されている。特許文献２には、支持基板の上に微細な配線層を形成しＦＣ－ＢＧＡ用配線基板に搭載した後、支持基板を剥離することで狭ピッチな配線基板を形成する方式が開示されている。特許文献３には、支持基板の上に微細な配線層を形成した後に、半導体素子と一体化し、支持体を剥離した後に個片化することで配線層が形成された半導体装置の製造方法が開示されている。
【先行技術文献】
【特許文献】
【0004】
【文献】特開２０１４－２２５６７１号公報
【文献】国際公開第２０１８／０４７８６１号
【文献】特開２００７－２４２８８８号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
シリコンインターポーザは、シリコンウェハを利用して、半導体前工程用の設備を用いて製作されている。シリコンウェハは形状、サイズに制限があり、１枚のウェハから製作できるインターポーザの数が少なく、製造設備も高価である。そのため、インターポーザも高価となる。また、シリコンウェハが半導体であることから、伝送特性も劣化するという問題がある。
【0006】
また、ＦＣ－ＢＧＡ用配線基板の表面の平坦化を行いその上に微細配線層を形成する方式においては、シリコンインターポーザに見られる伝送特性劣化は小さいが、ＦＣ－ＢＧＡ用配線基板の製造不良と、難易度の高い微細配線形成時の不良との通算で同一基板面内収率が低下する問題や、ＦＣ－ＢＧＡ用配線基板の反り、歪みに起因した半導体素子の実装における問題がある。
【0007】
一方、支持基板の上に微細な配線層を形成し、これをＦＣ－ＢＧＡ用配線基板に搭載した後、若しくは、支持基板の上に微細な配線層を形成し、半導体素子と一体化した後、支持体を剥離する方式においては、次のような問題があった。すなわち、支持体を剥離した後に露出した半導体実装用パッドは、平滑な支持体と接していたことから、パッド表面が平坦なため、はんだの濡れ性が悪く、信頼性試験において、はんだクラックを生じやすいという問題があった。
【0008】
そこで本発明は、上記問題に鑑みなされたものであり、はんだの濡れ性が良く、信頼性試験において、はんだクラックが生じにくい支持体付き配線基板、配線基板、及び半導体装置を提供することを目的としている。
【課題を解決するための手段】
【0009】
上記目的を達成するべく、本発明の一態様によれば、支持体と、支持体の一方の面に形成された剥離層と、剥離層の支持体とは逆側の面に形成され、剥離層側の面に露出した導体層を含む第２配線基板と、を備え、剥離層の第２配線基板が形成される側の面は粗面である支持体付き配線基板が提供される。
また、本発明の他の態様によれば、上記態様の支持体付き配線基板を用いて製造される配線基板であって、支持体及び剥離層を除去した第２配線基板の、剥離層が除去された側の面に、はんだを含む接合部を介して第１配線基板が接合されている配線基板が提供される。
また、本発明の他の態様によれば、上記態様の支持体付き配線基板を用いて製造される配線基板であって、支持体及び剥離層を除去した第２配線基板の、剥離層が除去された側の面に、はんだを含む接合部を介して第１配線基板が接合されている配線基板が提供される。
【0010】
また、本発明の他の態様によれば、上記態様の配線基板を用いて製造される半導体装置であって、第２配線基板の、第１配線基板とは逆側の面に、半導体素子がはんだを含む接合部を介して接合されている半導体装置が提供される。
さらに、本発明の他の態様によれば、上記態様の支持体付き配線基板を用いて製造される半導体装置であって、支持体及び剥離層を除去した第２配線基板の、剥離層が除去された側の面に、はんだを含む接合部を介して半導体素子が接合されている半導体装置が提供される。
さらに、本発明の他の態様によれば、上記態様の支持体付き配線基板を用いて製造される半導体装置であって、支持体及び剥離層を除去した第２配線基板の、剥離層が除去された側の面に、はんだを含む接合部を介して半導体素子が接合されている半導体装置が提供される。
【発明の効果】
【0011】
本発明によれば、はんだの濡れ性を向上させ、はんだのクラックの発生を防止することができ、配線基板の信頼性を向上させることができる。
【図面の簡単な説明】
【0012】
【図1】本発明の一実施形態に係る配線基板に半導体素子を実装した半導体装置の構成の一例を示す断面図である。
【図2】本発明の一実施形態に係るインターポーザが支持体上に形成された支持体付き配線基板の一例を示す断面図である。
【図3A】本発明の一実施形態に係る支持体付き配線基板の製造工程の一例を示す断面図である。
【図4A】本発明の一実施形態に係るＦＣ－ＢＧＡ用配線基板とインターポーザを接合し、半導体装置を製造する工程の一例を示す断面図である。
【図5A】本発明の第二の実施形態に係る支持体付き配線基板に半導体素子を接合し、半導体装置を製造する工程の一例を示す断面図である。
【図6】導体層表面の性状の一例を示す拡大図である。
【発明を実施するための形態】
【0013】
以下に、本発明の実施形態について図面を参照して説明する。
以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。但し、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれている。
また、以下に示す実施形態は、本発明の技術的思想を具体化するための装置や方法を例示するものであって、本発明の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。本発明の技術的思想は、特許請求の範囲に記載された請求項が規定する技術的範囲内において、種々の変更を加えることができる。
以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。但し、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれている。
また、以下に示す実施形態は、本発明の技術的思想を具体化するための装置や方法を例示するものであって、本発明の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。本発明の技術的思想は、特許請求の範囲に記載された請求項が規定する技術的範囲内において、種々の変更を加えることができる。
【0014】
＜第一の実施形態＞
図１は、本発明の第一の実施形態に係る配線基板（ＦＣ－ＢＧＡ配線用基板）に半導体素子を実装した半導体装置の一例を示す断面図である。
本発明の一実施形態に係る半導体装置２４は、ＦＣ－ＢＧＡ用配線基板（第１配線基板）１の一方の面に、樹脂と配線とが積層されてなるビルドアップ配線層のみで形成された微細配線層を備えた薄いインターポーザ（第２配線基板）３が、はんだバンプ、銅ポスト（銅ピラー）若しくは、金バンプ等からなるインターポーザ－ＦＣ－ＢＧＡ接合部１８で接合されている。また、ＦＣ－ＢＧＡ用配線基板１とインターポーザ３との間隙が絶縁性の接着部材としてのアンダーフィル２で埋め込まれている。さらにインターポーザ３の、ＦＣ－ＢＧＡ用配線基板１とは逆側の面に半導体素子４が銅ピラーやはんだ等からなる半導体素子－インターポーザ接合部２０で接合され、半導体素子４とインターポーザ３との間隙がアンダーフィル２１で埋め込まれている。
図１は、本発明の第一の実施形態に係る配線基板（ＦＣ－ＢＧＡ配線用基板）に半導体素子を実装した半導体装置の一例を示す断面図である。
本発明の一実施形態に係る半導体装置２４は、ＦＣ－ＢＧＡ用配線基板（第１配線基板）１の一方の面に、樹脂と配線とが積層されてなるビルドアップ配線層のみで形成された微細配線層を備えた薄いインターポーザ（第２配線基板）３が、はんだバンプ、銅ポスト（銅ピラー）若しくは、金バンプ等からなるインターポーザ－ＦＣ－ＢＧＡ接合部１８で接合されている。また、ＦＣ－ＢＧＡ用配線基板１とインターポーザ３との間隙が絶縁性の接着部材としてのアンダーフィル２で埋め込まれている。さらにインターポーザ３の、ＦＣ－ＢＧＡ用配線基板１とは逆側の面に半導体素子４が銅ピラーやはんだ等からなる半導体素子－インターポーザ接合部２０で接合され、半導体素子４とインターポーザ３との間隙がアンダーフィル２１で埋め込まれている。
【0015】
インターポーザ３の配線幅は、一例としてＬｉｎｅ/Ｓｐａｃｅ＝１/１μｍ以上５/５μｍ以下であり、ＦＣ－ＢＧＡ用配線基板１の線幅は、一例としてＬｉｎｅ/Ｓｐａｃｅ＝８/８μｍ以上２５/２５μｍ以下である。インターポーザ３では、少なくとも一つ以上搭載されている半導体素子４の信号線を引き回すことが可能であれば、適宜配線幅を変更して構わない。
また、インターポーザ３に使用される、後述の有機絶縁樹脂層１１は、感光性樹脂であり、感光性のエポキシ系樹脂、ポリイミド、ポリアミド系が少なくとも一つ以上が使用されており、所望の配線幅を得ることが可能であれば、配線形成方法は、Ｄａｍａｓｃｅｎｅ：ダマシン、ＳＡＰ： Ｓｅｍｉ Ａｄｄｉｔｉｖｅ Ｐｒｏｃｅｓｓ等の方式から適宜プロセスを選択してよい。
また、インターポーザ３に使用される、後述の有機絶縁樹脂層１１は、感光性樹脂であり、感光性のエポキシ系樹脂、ポリイミド、ポリアミド系が少なくとも一つ以上が使用されており、所望の配線幅を得ることが可能であれば、配線形成方法は、Ｄａｍａｓｃｅｎｅ：ダマシン、ＳＡＰ： Ｓｅｍｉ Ａｄｄｉｔｉｖｅ Ｐｒｏｃｅｓｓ等の方式から適宜プロセスを選択してよい。
【0016】
アンダーフィル２は、ＦＣ－ＢＧＡ用配線基板１とインターポーザ３とを固定するため及びインターポーザ－ＦＣ－ＢＧＡ接合部１８を封止するために用いられる接着材料である。アンダーフィル２としては、例えば、エポキシ樹脂、ウレタン樹脂、シリコン樹脂、ポリエステル樹脂、オキセタン樹脂、及びマレイミド樹脂の１種又はこれらの樹脂の２種類以上が混合された樹脂に、フィラーとしてのシリカ、酸化チタン、酸化アルミニウム、酸化マグネシウム、又は酸化亜鉛等が加えられた材料が用いられる。アンダーフィル２は、液状の樹脂を充填させることで形成される。
【0017】
アンダーフィル２１は半導体素子４とインターポーザ３とを固定するため及び半導体素子－インターポーザ接合部２０を封止するために用いられる接着材料であり、アンダーフィル２と同様の材料で構成される。またこれら毛細管現象を利用して、接合後に液状の樹脂を充填させるアンダーフィル２及び／またはアンダーフィル２１の代わりに、接合前にシート状のフィルムを予め配置し、接合時に空間を充填する異方性導電フィルム（ＡＣＦ）または、フィルム状接続材料（ＮＣＦ）や、接合前に液状の樹脂を予め配置し、接合時に空間を充填する非導電ペースト（ＮＣＰ）等を用いてもよい。
【0018】
インターポーザ３の側面まで封止する封止樹脂５は、アンダーフィル２、２１とは異なる材料であり、エポキシ樹脂、シリコン樹脂、アクリル樹脂、ウレタン樹脂、ポリエステル樹脂、オキセタン樹脂の１種又はこれらの樹脂の２種類以上が混合された樹脂に、フィラーとしてのシリカ、酸化チタン、酸化アルミニウム、酸化マグネシウム、又は酸化亜鉛等が加えられた材料が使用され、コンプレッションモールド、トランスファーモールド等によって形成される。図１では封止樹脂５によりインターポーザ３の側面まで封止しているが、半導体素子４が封止されていれば適宜設計変更可能である。例えば、半導体素子４の側面は封止されているが、インターポーザ３の側面は封止されていない形態としてもよい。
【0019】
インターポーザ３と半導体素子４との半導体素子－インターポーザ接合部２０の個々の間隔は、インターポーザ－ＦＣ－ＢＧＡ接合部１８の個々の間隔よりも狭いことが一般的である。そのため、インターポーザ３において、半導体素子４を接合する側の方が、ＦＣ－ＢＧＡ用配線基板１と接合する側よりも微細な配線が必要となる。例えば、現在のハイバンドメモリ（ＨＢＭ）の使用に対応するためには、インターポーザ３では配線幅を１μｍ以上５μｍ以下程度にする必要がある。例えば、配線幅が２μｍ、配線高さ２μｍの場合に、配線間の絶縁層の膜厚を２μｍとすると、配線も含めた１層の厚さは４μｍとなる。この４μｍの厚さで２層の配線層を形成し、ＦＣ－ＢＧＡ用配線基板１、及び、半導体素子４との接合部の電極厚を１０μｍとすると、総厚２８μｍ程度のインターポーザ３となる。
【0020】
前記の通り、インターポーザ３の厚みは総厚２８μｍ程度と薄く、そのままの状態ではＦＣ－ＢＧＡ用配線基板１との接合が困難であるため、後述の支持体６を用いて剛直性を担保することが有効である。また、２μｍ程度の幅と高さを有する配線の形成のためにも、変形が少ない剛直な支持体６が有利である。上記理由により、図２に示すように、インターポーザ３は、剛直な支持体６上に剥離層７とシード層８を介して形成される。なお、支持体６上には剥離層７、シード層８以外の層を設けてもよい。
【0021】
次に図３Ａ～図３Ｃを用いて、本発明の第一の実施形態に係る支持体６上へのインターポーザ（第２配線基板）３の製造工程の一例を説明する。
まず、図３Ａ（ａ）に示すように、支持体６を準備する。支持体６は、後述の剥離層７にＵＶ光等の光によって剥離可能となる材料を用いる場合、透明性を有する必要があり、例えばガラスを用いることができる。ガラスは剛直性に優れており、インターポーザ３の微細なパターン形成に適している。また、ガラスはＣＴＥ（ｃｏｅｆｆｉｃｉｅｎｔ ｏｆ ｔｈｅｒｍａｌ ｅｘｐａｎｓｉｏｎ、熱膨張率）が小さく歪みにくいことから、パターン配置精度及び平坦性の確保に優れている。
まず、図３Ａ（ａ）に示すように、支持体６を準備する。支持体６は、後述の剥離層７にＵＶ光等の光によって剥離可能となる材料を用いる場合、透明性を有する必要があり、例えばガラスを用いることができる。ガラスは剛直性に優れており、インターポーザ３の微細なパターン形成に適している。また、ガラスはＣＴＥ（ｃｏｅｆｆｉｃｉｅｎｔ ｏｆ ｔｈｅｒｍａｌ ｅｘｐａｎｓｉｏｎ、熱膨張率）が小さく歪みにくいことから、パターン配置精度及び平坦性の確保に優れている。
【0022】
支持体６としてガラスを用いる場合、ガラスの厚さは、製造プロセスにおける反りの発生を抑制する観点から厚い方が望ましく、例えば０．７ｍｍ以上、好ましくは１．１ｍｍ以上の厚みである。また、ガラスのＣＴＥは３ｐｐｍ以上１５ｐｐｍ以下が好ましく、ＦＣ－ＢＧＡ用配線基板１、半導体素子４のＣＴＥの観点から９ｐｐｍ程度がより好ましい。
一方、剥離層７に熱によって発泡する樹脂を用いた場合は、加熱する事で支持体６を取り去る。この場合、支持体６には、ガラスの他、歪みの少ない例えばメタルやセラミックス等を用いることができる。本発明の第一の実施形態では支持体６としてガラスを用いる。
一方、剥離層７に熱によって発泡する樹脂を用いた場合は、加熱する事で支持体６を取り去る。この場合、支持体６には、ガラスの他、歪みの少ない例えばメタルやセラミックス等を用いることができる。本発明の第一の実施形態では支持体６としてガラスを用いる。
【0023】
次いで、図３Ａ（ｂ）に示すように、支持体６の一方の面に、後の工程で支持体６を剥離するために必要な剥離層７を形成する。
剥離層７はＩＲ光やＵＶ光等の光を吸収して発熱、もしくは、変質によって剥離可能となる樹脂でもよく、熱によって発泡することにより剥離可能となる樹脂でもよい。ＵＶ光等の光、例えばレーザー光によって剥離可能となる樹脂を用いる場合、支持体６の、剥離層７を設けた側とは反対側の面から支持体６にレーザー光を照射して、支持体６を取り去る。
剥離層７はＩＲ光やＵＶ光等の光を吸収して発熱、もしくは、変質によって剥離可能となる樹脂でもよく、熱によって発泡することにより剥離可能となる樹脂でもよい。ＵＶ光等の光、例えばレーザー光によって剥離可能となる樹脂を用いる場合、支持体６の、剥離層７を設けた側とは反対側の面から支持体６にレーザー光を照射して、支持体６を取り去る。
【0024】
剥離層７は、特にカーボンブラックとシリカフィラーとアクリル樹脂を含有するインクをガラス基板に塗布・乾燥したものが望ましい。
剥離層７の表面粗さは、インクの分散処理とフィルタリングにより制御するが、特にペイントシェーカによる分散処理時間と、ガラス繊維フィルタのフィルタ径により、剥離層７の表面粗さを制御することができる。剥離層７の表面粗さ（算術平均粗さＲａ）は１５ｎｍ以上４００ｎｍ以下の粗さになるようにする。また、形成済みの剥離層７に対して、ドライエッチングやウエットエッチング、サンドブラスト、ウエットブラストを行い、表面粗さを制御することもできる。
剥離層７の表面粗さは、インクの分散処理とフィルタリングにより制御するが、特にペイントシェーカによる分散処理時間と、ガラス繊維フィルタのフィルタ径により、剥離層７の表面粗さを制御することができる。剥離層７の表面粗さ（算術平均粗さＲａ）は１５ｎｍ以上４００ｎｍ以下の粗さになるようにする。また、形成済みの剥離層７に対して、ドライエッチングやウエットエッチング、サンドブラスト、ウエットブラストを行い、表面粗さを制御することもできる。
【0025】
剥離層７は、他にもエポキシ樹脂、ポリイミド樹脂、ポリウレタン樹脂、シリコン樹脂、ポリエステル樹脂、オキセタン樹脂、マレイミド樹脂、及び、アクリル樹脂等の有機樹脂や、アモルファスシリコン、ガリウムナイトライド、金属酸化物層等の無機層から選ぶことが出来る。さらに剥離層７は光分解促進剤や光吸収剤、増感剤、フィラー等の添加剤を含有してもよい。
さらに剥離層７は複数層で構成されていてもよく、例えば支持体６上に形成される多層配線層の保護を目的として、剥離層７上にさらに保護層を設けてもよい。さらに剥離層７と多層配線層との間にレーザー光反射層や金属層を設けてもよく、その構成は本実施形態により限定されない。
さらに剥離層７は複数層で構成されていてもよく、例えば支持体６上に形成される多層配線層の保護を目的として、剥離層７上にさらに保護層を設けてもよい。さらに剥離層７と多層配線層との間にレーザー光反射層や金属層を設けてもよく、その構成は本実施形態により限定されない。
【0026】
剥離層７の形成方法としては、液状の有機樹脂を用いる場合は、スリットコート、カーテンコート、ダイコート、スプレーコート、静電塗布法、インクジェットコート、グラビアコート、スクリーン印刷、グラビアオフセット印刷、スピンコート、ドクターコートより選定できる。フィルム状の有機樹脂で用いる場合は、ラミネート、真空ラミネート、真空プレス等が適用できる。また、無機層を用いる場合は、真空蒸着法、スパッタリング法、イオンプレーティング法、ＭＢＥ法、レーザーアブレーション法、ＣＶＤ法等が適用できる。
【0027】
これら剥離層７の厚みは有機樹脂の場合は１００ｎｍ以上１００μｍ以下であることが望ましい。１００ｎｍ以下である場合、有機樹脂の形成が困難である。１００μｍ以上である場合、後で取り除く層であることを考慮すると生産性に欠ける。また、無機層を用いる場合の厚みは、１０ｎｍ以上１μｍ以下であることが望ましい。１０ｎｍ以下である場合、連続膜として成り立たず層としての機能が発現しない。１０μｍ以上の場合、成膜時間がかかりすぎて量産性に欠ける。本発明の一実施形態では、剥離層７としてＵＶレーザー光を吸収して剥離可能となる樹脂を用い、支持体６にはガラスを用いる。
【0028】
次いで、図３Ａ（ｃ）に示すように、真空中で、剥離層７上にシード層８を形成する。シード層８は配線形成において、電解めっきの給電層として作用する。
シード層８は、例えば、スパッタリング法、またはＣＶＤ法等により形成され、例えば、Ｃｕ、Ｎｉ、Ａｌ、Ｔｉ、Ｃｒ、Ｍｏ、Ｗ、Ｔａ、Ａｕ、Ｉｒ、Ｒｕ、Ｐｄ、Ｐｔ、ＡｌＳｉ、ＡｌＳｉＣｕ、ＡｌＣｕ、ＮｉＦｅ、ＩＴＯ、ＩＺＯ、ＡＺＯ、ＺｎＯ、ＰＺＴ、ＴｉＮ、Ｃｕ３Ｎ４、Ｃｕ合金等を単体でもしくは複数組み合わせて適用することができる。本発明では、電気特性、製造の容易性の観点およびコスト面を考慮して、チタン層、続いて銅層を順次スパッタリング法で形成する。
チタンと銅層の合計の膜厚は、電解めっきの給電層として１μｍ以下とするのが好ましい。本発明の一実施形態ではＣｕ：３００ｎｍを形成した。
シード層８は、例えば、スパッタリング法、またはＣＶＤ法等により形成され、例えば、Ｃｕ、Ｎｉ、Ａｌ、Ｔｉ、Ｃｒ、Ｍｏ、Ｗ、Ｔａ、Ａｕ、Ｉｒ、Ｒｕ、Ｐｄ、Ｐｔ、ＡｌＳｉ、ＡｌＳｉＣｕ、ＡｌＣｕ、ＮｉＦｅ、ＩＴＯ、ＩＺＯ、ＡＺＯ、ＺｎＯ、ＰＺＴ、ＴｉＮ、Ｃｕ３Ｎ４、Ｃｕ合金等を単体でもしくは複数組み合わせて適用することができる。本発明では、電気特性、製造の容易性の観点およびコスト面を考慮して、チタン層、続いて銅層を順次スパッタリング法で形成する。
チタンと銅層の合計の膜厚は、電解めっきの給電層として１μｍ以下とするのが好ましい。本発明の一実施形態ではＣｕ：３００ｎｍを形成した。
【0029】
次に図３Ａ（ｄ）に示すようにシード層８上にレジストパターン９を形成する。レジストパターン９は公知のフォトリソグラフィー法によって形成が可能である。
その後、図３Ａ（ｅ）のように、電解めっきにより導体層１０を形成した後、レジストパターン９を除去する。導体層１０は半導体素子４と接合するための電極となる。電解めっき法は電解ニッケルめっき、電解銅めっき、電解クロムめっき、電解Ｐｄめっき、電解金めっき、電解ロジウムめっき、電解イリジウムめっき等が挙げられるが、電解銅めっきであることが簡便で安価で、電気伝導性が良好であることから望ましい。
電解銅めっきの厚みは、回路の接続信頼性、及び、製造コストの観点から、１μm以上３０μm以下であることが望ましい。レジストパターン９は例えばアルカリ系溶剤等の公知の剥離液によって除去が可能である。
その後、図３Ａ（ｅ）のように、電解めっきにより導体層１０を形成した後、レジストパターン９を除去する。導体層１０は半導体素子４と接合するための電極となる。電解めっき法は電解ニッケルめっき、電解銅めっき、電解クロムめっき、電解Ｐｄめっき、電解金めっき、電解ロジウムめっき、電解イリジウムめっき等が挙げられるが、電解銅めっきであることが簡便で安価で、電気伝導性が良好であることから望ましい。
電解銅めっきの厚みは、回路の接続信頼性、及び、製造コストの観点から、１μm以上３０μm以下であることが望ましい。レジストパターン９は例えばアルカリ系溶剤等の公知の剥離液によって除去が可能である。
【0030】
次に、図３Ｂ（ｆ）に示すように、シード層８及び導体層１０の上に絶縁樹脂層１１を形成する。絶縁樹脂層１１は導体層１０が絶縁樹脂層１１の層内に埋め込まれるように形成する。本実施形態では、絶縁樹脂層１１として例えば、感光性のエポキシ系樹脂をスピンコート法により形成する。感光性のエポキシ樹脂は比較的低温で硬化することができ、形成後の硬化による収縮が少ないため、その後の微細パターン形成に優れる。絶縁樹脂層１１としては、感光性のエポキシ系樹脂を用いてスピンコート法により形成する他、絶縁樹脂フィルムを真空ラミネータで圧縮キュアを行って形成することも可能であり、この場合は平坦性の良い絶縁膜を形成することができる。その他、例えばポリイミドを絶縁樹脂として用いることも可能である。
【0031】
次に、図３Ｂ（ｇ）に示すように、フォトリソグラフィー法により、絶縁樹脂層１１に開口部１１ａを形成する。開口部１１ａは、導体層１０の一部を露出するように形成する。開口部１１ａに対して、現像時の残渣除去を目的として、プラズマ処理を行ってもよい。
次に、図３Ｂ（ｈ）に示すように、絶縁樹脂層１１に開口部１１ａを形成することにより露出した導体層１０上と、絶縁樹脂層１１上の少なくともその上層に導体層１４が形成される領域とにシード層１２を設ける。シード層１２の構成については前述したシード層８と同様で、適宜構成、厚みを変更可能である。本発明の一実施形態ではシード層１２として、Ｔｉ：５０ｎｍ、Ｃｕ：３００ｎｍをスパッタリング法で形成する。
次に、図３Ｂ（ｈ）に示すように、絶縁樹脂層１１に開口部１１ａを形成することにより露出した導体層１０上と、絶縁樹脂層１１上の少なくともその上層に導体層１４が形成される領域とにシード層１２を設ける。シード層１２の構成については前述したシード層８と同様で、適宜構成、厚みを変更可能である。本発明の一実施形態ではシード層１２として、Ｔｉ：５０ｎｍ、Ｃｕ：３００ｎｍをスパッタリング法で形成する。
【0032】
次に、図３Ｂ（ｉ）に示すように、シード層１２上にレジストパターン１３を形成し、その開口部１３ａに電解めっきにより導体層（配線層）１４を形成する。導体層１４は、インターポーザ３の内部の配線層となる。本発明の一実施形態では導体層１４を銅により形成した。その後、図３Ｂ（ｊ）に示すようにレジストパターン１３を除去する。その後、不要なシード層１２をエッチング除去する。
次に、図３Ｂ（ｆ）から図３Ｂ（ｊ）の工程を繰り返し、図３Ｂ（ｋ）に示すような、導体層（配線層）１４が多層化された基板を得る。最表面に形成される導体層１５は、ＦＣ－ＢＧＡ用配線基板１との接合用の電極となる。
次に、図３Ｂ（ｆ）から図３Ｂ（ｊ）の工程を繰り返し、図３Ｂ（ｋ）に示すような、導体層（配線層）１４が多層化された基板を得る。最表面に形成される導体層１５は、ＦＣ－ＢＧＡ用配線基板１との接合用の電極となる。
【0033】
次に、図３Ｃ（ｌ）に示すように、インターポーザ３に最表面絶縁樹脂層１６を形成し、最表面絶縁樹脂層１６には、フォトリソグラフィー法により、導体層１５の少なくとも一部を露出させる開口部１６ａを形成する。本発明の実施形態では、感光性エポキシ樹脂を使用して最表面絶縁樹脂層１６を形成する。なお、最表面絶縁樹脂層１６は絶縁樹脂層１１と同一材料でも構わない。
【0034】
次に、図３Ｃ（ｍ）に示すように導体層１５の表面の酸化防止と、はんだバンプの濡れ性をよくするため、表面処理層１７を設けてもよい。本発明の実施形態では、表面処理層１７として無電解Ｎｉ／Ｐｄ／Ａｕめっきを成膜する。なお、表面処理層１７には、ＯＳＰ（Ｏｒｇａｎｉｃ Ｓｏｉｄｅｒａｂｉｌｉｔｙ Ｐｒｅｓｅｒｖａｔｉｖｅ 水溶性プレフラックスによる表面処理）膜を形成してもよい。また、無電解スズめっき、無電解Ｎｉ／Ａｕめっき等から適宜用途に応じて選択しても良い。
次に、図３Ｃ（ｎ）に示すように、表面処理層１７上に、はんだ材料を搭載した後、一度溶融冷却して固着させることで、はんだバンプ等からなるインターポーザ３側の接合部１８ａを得る。これにより、支持体６上に形成されたインターポーザ（第２配線基板）３である支持体付き配線基板２２が完成する。
次に、図３Ｃ（ｎ）に示すように、表面処理層１７上に、はんだ材料を搭載した後、一度溶融冷却して固着させることで、はんだバンプ等からなるインターポーザ３側の接合部１８ａを得る。これにより、支持体６上に形成されたインターポーザ（第２配線基板）３である支持体付き配線基板２２が完成する。
【0035】
次に、図４Ａから図４Ｅを用いて、支持体６上に形成されたインターポーザ（第２配線基板）３とＦＣ－ＢＧＡ用配線基板（第１配線基板）１の第一の実施形態に係る接合工程の一例を説明する。
図４Ａに示すように、インターポーザ３側の接合部１８ａに合わせてはんだバンプ等からなるＦＣ－ＢＧＡ用配線基板１側の接合部１８ｂを設計し、製造したＦＣ－ＢＧＡ用配線基板１に対して、支持体６上に形成されたインターポーザ３を配置する。そして、図４Ｂに示すように、支持体６上に形成されたインターポーザ３とＦＣ－ＢＧＡ用配線基板１を接合した後、アンダーフィル２を充填し、インターポーザ３とＦＣ－ＢＧＡ用配線基板１の固定及び接合部の封止を行う。
図４Ａに示すように、インターポーザ３側の接合部１８ａに合わせてはんだバンプ等からなるＦＣ－ＢＧＡ用配線基板１側の接合部１８ｂを設計し、製造したＦＣ－ＢＧＡ用配線基板１に対して、支持体６上に形成されたインターポーザ３を配置する。そして、図４Ｂに示すように、支持体６上に形成されたインターポーザ３とＦＣ－ＢＧＡ用配線基板１を接合した後、アンダーフィル２を充填し、インターポーザ３とＦＣ－ＢＧＡ用配線基板１の固定及び接合部の封止を行う。
【0036】
次に、支持体６を剥離する。剥離層７は、図４Ｃに示すように、ＵＶのレーザー光１９を照射して剥離する。支持体６の背面、すなわち、支持体６のＦＣ－ＢＧＡ用配線基板１とは逆側の面から、レーザー光１９を支持体６との界面に形成された剥離層７に照射し、剥離可能な状態とすることで、図４Ｄに示すように支持体６を取り外すことが可能となる。
次に、シード層８を除去し、図４Ｅに示すような基板を得る。本発明の実施形態では、シード層８は、チタンと銅を用いており、それぞれアルカリ系のエッチング剤と、酸系のエッチング剤にて溶解除去することができる。このようにして、インターポーザ（第２配線基板）３とＦＣ－ＢＧＡ用配線基板（第１配線基板）１が接合される。
次に、シード層８を除去し、図４Ｅに示すような基板を得る。本発明の実施形態では、シード層８は、チタンと銅を用いており、それぞれアルカリ系のエッチング剤と、酸系のエッチング剤にて溶解除去することができる。このようにして、インターポーザ（第２配線基板）３とＦＣ－ＢＧＡ用配線基板（第１配線基板）１が接合される。
【0037】
この後、表面に露出した導体層１０上に、酸化防止及びはんだバンプの濡れ性をよくするため、無電解Ｎｉ／Ｐｄ／Ａｕめっき、ＯＳＰ、無電解スズめっき、無電解Ｎｉ／Ａｕめっき等の表面処理を施してもよい。以上により配線基板２３が完成する。
この後、半導体素子４を配線基板２３に接合し、アンダーフィル２１を充填し、半導体素子４とインターポーザ３の固定及び接合部の封止を行い、封止樹脂５によって半導体素子４を封止することで図１に示す半導体装置２４が完成する。
なお、図１中の導体層１０及び絶縁樹脂層１１、図２及び図４Ａ～図４Ｅ中の、シード層８と接する導体層１０の表面は、実際には、図３Ｂに示すように、シード層８の表面の粗面形状と同様の粗面形状となっている。
この後、半導体素子４を配線基板２３に接合し、アンダーフィル２１を充填し、半導体素子４とインターポーザ３の固定及び接合部の封止を行い、封止樹脂５によって半導体素子４を封止することで図１に示す半導体装置２４が完成する。
なお、図１中の導体層１０及び絶縁樹脂層１１、図２及び図４Ａ～図４Ｅ中の、シード層８と接する導体層１０の表面は、実際には、図３Ｂに示すように、シード層８の表面の粗面形状と同様の粗面形状となっている。
【0038】
＜第二の実施形態＞
次に、第二の実施形態に係るＦＣ－ＢＧＡ用配線基板１とインターポーザ３と半導体素子４を実装した半導体装置の製造方法について説明する。
第二の実施形態に係る支持体６上のインターポーザ３の製造方法と、第一の実施形態に係る支持体６上のインターポーザ３の製造方法とは類似であるが、半導体素子４及びＦＣ－ＢＧＡ用配線基板１との接合の順番が異なる。具体的には、先立ってインターポーザ３と半導体素子４を接合し支持体６を除去した後に、インターポーザ３をＦＣ－ＢＧＡ用配線基板１と接合する。
次に図５Ａから図５Ｃを用いて、本発明の第二の実施形態に係る半導体装置２５の製造工程の一例を説明する。
次に、第二の実施形態に係るＦＣ－ＢＧＡ用配線基板１とインターポーザ３と半導体素子４を実装した半導体装置の製造方法について説明する。
第二の実施形態に係る支持体６上のインターポーザ３の製造方法と、第一の実施形態に係る支持体６上のインターポーザ３の製造方法とは類似であるが、半導体素子４及びＦＣ－ＢＧＡ用配線基板１との接合の順番が異なる。具体的には、先立ってインターポーザ３と半導体素子４を接合し支持体６を除去した後に、インターポーザ３をＦＣ－ＢＧＡ用配線基板１と接合する。
次に図５Ａから図５Ｃを用いて、本発明の第二の実施形態に係る半導体装置２５の製造工程の一例を説明する。
【0039】
図５Ａ（ａ）に示すように、支持体６上に形成されたインターポーザ３の、支持体６とは逆側の面に半導体素子４を銅ピラーやはんだで接合（半導体素子－インターポーザ接合部２０）する。その後、図５Ａ（ｂ）に示すように、アンダーフィル２１を充填し、半導体素子４とインターポーザ３とを固定すると共に、半導体素子－インターポーザ接合部２０の封止を行う。
次に図５Ａ（ｃ）に示すように、半導体素子４を封止する封止樹脂５を形成する。封止樹脂５は、アンダーフィル２、２１とは異なる材料であり、エポキシ樹脂、シリコン樹脂、アクリル樹脂、ウレタン樹脂、ポリエステル樹脂、オキセタン樹脂の１種又はこれらの樹脂の２種類以上が混合された樹脂に、フィラーとしてのシリカ、酸化チタン、酸化アルミニウム、酸化マグネシウム、又は酸化亜鉛等が加えられた材料が使用され、コンプレッションモールド、トランスファーモールド等によって形成される。
次に図５Ａ（ｃ）に示すように、半導体素子４を封止する封止樹脂５を形成する。封止樹脂５は、アンダーフィル２、２１とは異なる材料であり、エポキシ樹脂、シリコン樹脂、アクリル樹脂、ウレタン樹脂、ポリエステル樹脂、オキセタン樹脂の１種又はこれらの樹脂の２種類以上が混合された樹脂に、フィラーとしてのシリカ、酸化チタン、酸化アルミニウム、酸化マグネシウム、又は酸化亜鉛等が加えられた材料が使用され、コンプレッションモールド、トランスファーモールド等によって形成される。
【0040】
次に支持体６を剥離する。図５Ｂ（ｄ）に示すように、剥離層７にＵＶのレーザー光１９を照射して剥離する。支持体６の背面、すなわち、支持体６の半導体素子４とは逆側の面からレーザー光１９を支持体６との界面に形成された剥離層７に照射し、剥離層７を剥離可能な状態とすることで、図５Ｂ（ｅ）に示すように支持体６を取り外すことが可能となる。
【0041】
次に、シード層８を除去し、図５Ｃ（ｆ）に示すような基板を得る。本発明の実施形態では、シード層８は、チタンと銅を用いており、それぞれアルカリ系のエッチング剤と、酸系のエッチング剤にて溶解除去することができる。このようにして、インターポーザ（第２配線基板）３と半導体素子４とが接合された半導体装置２５を得る。
この後、表面に露出した導体層１０上に、酸化防止とはんだバンプの濡れ性をよくするため、無電解Ｎｉ／Ｐｄ／Ａｕめっき、ＯＳＰ、無電解スズめっき、無電解Ｎｉ／Ａｕめっきなどの表面処理を施してもよい。以上により半導体装置２５が完成する。
この後、表面に露出した導体層１０上に、酸化防止とはんだバンプの濡れ性をよくするため、無電解Ｎｉ／Ｐｄ／Ａｕめっき、ＯＳＰ、無電解スズめっき、無電解Ｎｉ／Ａｕめっきなどの表面処理を施してもよい。以上により半導体装置２５が完成する。
【0042】
この後、半導体装置２５をＦＣ－ＢＧＡ用配線基板（第１配線基板）１に、はんだバンプ、銅ポスト（銅ピラー）若しくは、金バンプ等からなるインターポーザ－ＦＣ－ＢＧＡ接合部１８で接合し、アンダーフィル２を充填し、ＦＣ－ＢＧＡ用配線基板１の固定及びインターポーザ－ＦＣ－ＢＧＡ接合部１８の封止を行いＦＣ－ＢＧＡ用配線基板（第１配線基板）１と接合された半導体装置２５が完成する。
【実施例】
【0043】
表１に、本実施形態における効果確認として、剥離層７の表面粗さを変更した比較評価結果を示す。信頼性試験におけるはんだクラックを評価対象として比較を行った。
【0044】
＜評価用基板作製＞
評価用基板は、第一実施形態に係る配線基板２３を用いて作製した。
支持体６として、ガラス基板（１．１ｍｍ厚）を使用した。剥離層７には、Ｌｉｇｈｔ－Ｔｏ－Ｈｅａｔ－Ｃｏｎｖｅｒｓｉｏｎ（ＬＴＨＣ：住友スリーエム株式会社製）を用い、所望の表面粗さとなるように分散処理とフィルタリング処理を実施し、また所望の膜厚となるようにスピンコート塗布条件を調整した。
実施例および比較例では、剥離層７を形成した後、光学式表面形状測定機（走査型白色干渉計）で算術平均粗さ（Ｒａ）を測定した。
評価用基板は、第一実施形態に係る配線基板２３を用いて作製した。
支持体６として、ガラス基板（１．１ｍｍ厚）を使用した。剥離層７には、Ｌｉｇｈｔ－Ｔｏ－Ｈｅａｔ－Ｃｏｎｖｅｒｓｉｏｎ（ＬＴＨＣ：住友スリーエム株式会社製）を用い、所望の表面粗さとなるように分散処理とフィルタリング処理を実施し、また所望の膜厚となるようにスピンコート塗布条件を調整した。
実施例および比較例では、剥離層７を形成した後、光学式表面形状測定機（走査型白色干渉計）で算術平均粗さ（Ｒａ）を測定した。
【0045】
次いで、シード層８として、Ｔｉ：５０ｎｍ、Ｃｕ：３００ｎｍをスパッタリング法で形成した。次いで、シード層８上に、フォトリソグラフィー法によりレジストパターン９を形成し、電解銅めっきにより導体層１０を形成した。その後レジストパターン９を除去した。
次いで、導体層１０が層内に埋め込まれるように絶縁樹脂層１１を形成した。絶縁樹脂層１１は感光性のエポキシ系樹脂をスピンコート法により形成した。
次いで、導体層１０が層内に埋め込まれるように絶縁樹脂層１１を形成した。絶縁樹脂層１１は感光性のエポキシ系樹脂をスピンコート法により形成した。
【0046】
次に、フォトリソグラフィー法により、絶縁樹脂層１１に開口部１１ａを形成し、現像時の残渣除去を目的として、プラズマ処理を行った。
次に、絶縁樹脂層１１の開口部１１ａに露出した導体層１０上にシード層１２を設けた。シード層１２はＴｉ：５０ｎｍ、Ｃｕ：３００ｎｍをスパッタリング法で形成した。
次にシード層１２上にレジストパターン１３を形成し、その開口部１３ａに電解銅めっきにより導体層（配線層）１４を形成した。その後、レジストパターン１３を除去した後、不要なシード層１２をエッチング除去した。
以上の工程を繰り返し、導体層（配線層）１４が多層化されたインターポーザ３を得た。
次に、絶縁樹脂層１１の開口部１１ａに露出した導体層１０上にシード層１２を設けた。シード層１２はＴｉ：５０ｎｍ、Ｃｕ：３００ｎｍをスパッタリング法で形成した。
次にシード層１２上にレジストパターン１３を形成し、その開口部１３ａに電解銅めっきにより導体層（配線層）１４を形成した。その後、レジストパターン１３を除去した後、不要なシード層１２をエッチング除去した。
以上の工程を繰り返し、導体層（配線層）１４が多層化されたインターポーザ３を得た。
【0047】
次に、インターポーザ３に最表面絶縁樹脂層１６を形成し、最表面絶縁樹脂層１６に、フォトリソグラフィー法により、多層化された導体層１４のうち最上層の導体層１５の一部を露出させる開口部１６ａを形成した。開口部１６ａに露出した導体層１５の表面に表面処理層１７として、無電解Ｎｉ／Ｐｄ／Ａuめっきを成膜した。
次に、表面処理層１７上に、はんだ材料を搭載した後、一度溶融冷却して固着させることで、はんだバンプからなるインターポーザ３側の接合部１８ａを得た。これにより、支持体６上に形成されたインターポーザ（第２配線基板）３である支持体付き配線基板２２を得た。
次に、表面処理層１７上に、はんだ材料を搭載した後、一度溶融冷却して固着させることで、はんだバンプからなるインターポーザ３側の接合部１８ａを得た。これにより、支持体６上に形成されたインターポーザ（第２配線基板）３である支持体付き配線基板２２を得た。
【0048】
続けて図４Ａに示すように、インターポーザ３側の接合部１８ａに合わせてはんだバンプ等からなるＦＣ－ＢＧＡ用配線基板１側の接合部１８ｂを設計し、製造したＦＣ－ＢＧＡ用配線基板１に対して、支持体６上に形成されたインターポーザ３を配置し、図４Ｂに示すように、支持体６上に形成されたインターポーザ３とＦＣ－ＢＧＡ用配線基板１を接合した後、アンダーフィル２を充填し、インターポーザ３とＦＣ－ＢＧＡ用配線基板１の固定及びインターポーザ－ＦＣ－ＢＧＡ接合部１８の封止を行う。
次に図４Ｃに示すように、支持体６を剥離した。剥離層７は、レーザー光１９で照射して剥離した。支持体６の背面、すなわち、支持体６のＦＣ－ＢＧＡ用配線基板１とは逆側の面からレーザー光１９を支持体６との界面に形成された剥離層７に照射し剥離可能な状態とすることで、図４Ｄに示すように支持体６を取り外した。
次に図４Ｃに示すように、支持体６を剥離した。剥離層７は、レーザー光１９で照射して剥離した。支持体６の背面、すなわち、支持体６のＦＣ－ＢＧＡ用配線基板１とは逆側の面からレーザー光１９を支持体６との界面に形成された剥離層７に照射し剥離可能な状態とすることで、図４Ｄに示すように支持体６を取り外した。
【0049】
次に、シード層８を除去した。シード層８は、チタンと銅を用いており、それぞれアルカリ系のエッチング剤と、酸系のエッチング剤にて溶解除去した。これにより、インターポーザ（第２配線基板）３とＦＣ－ＢＧＡ用配線基板（第１配線基板）１とが接合された。
この後、表面に露出した導体層１０上に、酸化防止とはんだバンプの濡れ性をよくするため、無電解Ｎｉ／Ｐｄ／Ａｕめっき、ＯＳＰ、無電解スズめっき、無電解Ｎｉ／Ａｕめっき等の表面処理を施し配線基板２３を作製した。
この後、半導体素子４を配線基板２３に接合し、アンダーフィル２１を充填し、半導体素子４とインターポーザ３との固定及び半導体素子－インターポーザ接合部２０の封止を行い、封止樹脂５によって半導体素子４を封止することで半導体装置２４を作製した。
この後、表面に露出した導体層１０上に、酸化防止とはんだバンプの濡れ性をよくするため、無電解Ｎｉ／Ｐｄ／Ａｕめっき、ＯＳＰ、無電解スズめっき、無電解Ｎｉ／Ａｕめっき等の表面処理を施し配線基板２３を作製した。
この後、半導体素子４を配線基板２３に接合し、アンダーフィル２１を充填し、半導体素子４とインターポーザ３との固定及び半導体素子－インターポーザ接合部２０の封止を行い、封止樹脂５によって半導体素子４を封止することで半導体装置２４を作製した。
【0050】
封止樹脂５によって半導体素子４を封止し半導体装置２４を作製した後に、半導体装置２４を信頼性試験に投入した。信頼性試験は冷熱衝撃試験（ＪＩＳ Ｃ５０１２，９．２）を実施した。
その後１０００サイクル後に抵抗値および断面観察によりはんだクラック数を測定した。
信頼性試験により発生したクラック数を比較するため、信頼性試験前に導通しているはんだ数のうち、信頼性試験後のはんだクラックが発生した数を、計算することで「はんだクラック発生率」を算出した。
その後１０００サイクル後に抵抗値および断面観察によりはんだクラック数を測定した。
信頼性試験により発生したクラック数を比較するため、信頼性試験前に導通しているはんだ数のうち、信頼性試験後のはんだクラックが発生した数を、計算することで「はんだクラック発生率」を算出した。
【0051】
実施例１～３においては、剥離層７の表面粗さを２０ｎｍ、５０ｎｍ、４００ｎｍに調整したもの、比較例１～３においては、剥離層７の表面粗さを５ｎｍ、１０ｎｍ、５００ｎｍに調整したものを作製し、支持体の除去の可否とはんだクラック発生率とを評価した。
【0052】
【表1】
【0053】
実施例１～３および、比較例１～３において、はんだクラックについて考察する。実施例および比較例では、剥離層表面粗さを制御し、５ｎｍ以上５００ｎｍ以下の範囲とした。剥離層７の厚みは５００ｎｍ一定とした。また剥離層７からの支持体の除去の可否についても評価した。
この実験では、支持体の除去が可能でかつ、はんだクラックの発生率が低いことが好ましい。実験の結果、剥離層の表面粗さが２０ｎｍ以上の場合ははんだクラック発生率が１％以下になることが確認された。また、比較例３は支持体６を剥離することができず、半導体素子４を接合することができず、はんだクラックの発生率を評価することができなかった。表１から剥離層７の表面粗さは、１５ｎｍ以上４００ｎｍ以下の範囲内であることが好ましいことがわかる。
この実験では、支持体の除去が可能でかつ、はんだクラックの発生率が低いことが好ましい。実験の結果、剥離層の表面粗さが２０ｎｍ以上の場合ははんだクラック発生率が１％以下になることが確認された。また、比較例３は支持体６を剥離することができず、半導体素子４を接合することができず、はんだクラックの発生率を評価することができなかった。表１から剥離層７の表面粗さは、１５ｎｍ以上４００ｎｍ以下の範囲内であることが好ましいことがわかる。
【0054】
実施例１～３および比較例１～３において、はんだクラック発生率について考察する。比較例１、２、３及び実施例１、２、３のように剥離層７の表面粗さを大きくすることで、剥離層７の凹凸に変化が起きる。剥離層７の凹凸は、インターポーザ３（第２配線基板）の半導体素子搭載面の導体層１０に転写されるため、図６のように導体層１０の表面に微小な凹凸が形成される。この導体層１０の表面凹凸により、半導体素子-インターポーザ接合部２０における、はんだと導体層１０との界面強度が向上し、信頼性試験でのはんだクラックが生じにくくなると考えられる。また、このように、はんだと導体層１０との界面強度が向上するため、支持体６上に配線層を形成する際の熱履歴や、蓄積される応力に対しても耐性を有することができる。
【0055】
実施例１～３では、第一の実施形態に係る配線基板２３を用い、インターポーザ３の凹凸を有する導体層１０と半導体素子４とを接合しているが、第二の実施形態に係る半導体装置２５を用い、インターポーザ３の凹凸を有する導体層１０とＦＣ－ＢＧＡ用配線基板１とを接合する場合も同様に、導体層１０とインターポーザ-ＦＣ－ＢＧＡ接合部１８との界面強度を向上させることができ、はんだクラックの発生を抑制することができる。
【0056】
上述の実施形態は、本発明の一例であって、その他、具体的な細部構造などについては適宜に変更可能であることは勿論である。
【符号の説明】
【0057】
１ ＦＣ－ＢＧＡ用配線基板（第１配線基板）
２、２１ アンダーフィル
３ インターポーザ（第２配線基板）
４ 半導体素子
５ 封止樹脂
６ 支持体
７ 剥離層
８、１２ シード層
９、１３ レジストパターン
１０、１４、１５ 導体層
１１ 絶縁樹脂層
１６ 最表面絶縁樹脂層
１７ 表面処理層
１８ インターポーザ-ＦＣ－ＢＧＡ接合部
１８ａ インターポーザ側の接合部
１８ｂ ＦＣ－ＢＧＡ用配線基板の接合部
１９ レーザー光
２０ 半導体素子-インターポーザ接合部
２２ 支持体付き配線基板
２３ 配線基板
２４、２５ 半導体装置
２、２１ アンダーフィル
３ インターポーザ（第２配線基板）
４ 半導体素子
５ 封止樹脂
６ 支持体
７ 剥離層
８、１２ シード層
９、１３ レジストパターン
１０、１４、１５ 導体層
１１ 絶縁樹脂層
１６ 最表面絶縁樹脂層
１７ 表面処理層
１８ インターポーザ-ＦＣ－ＢＧＡ接合部
１８ａ インターポーザ側の接合部
１８ｂ ＦＣ－ＢＧＡ用配線基板の接合部
１９ レーザー光
２０ 半導体素子-インターポーザ接合部
２２ 支持体付き配線基板
２３ 配線基板
２４、２５ 半導体装置
【図1】
【図2】
【図3A】
【図3B】
【図3C】
【図4A】
【図4B】
【図4C】
【図4D】
【図4E】
【図5A】
【図5B】
【図5C】
【図6】
