知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-06-24
(45)【発行日】2024-07-02
(54)【発明の名称】双方向絶縁型ＤＣ／ＤＣコンバータとその制御方法
(51)【国際特許分類】
H02M 3/28 20060101AFI20240625BHJP
【ＦＩ】
H02M3/28 H
【請求項の数】
15
(21)【出願番号】P 2020149003
(22)【出願日】2020-09-04
(65)【公開番号】P2022043627
(43)【公開日】2022-03-16
【審査請求日】2023-02-21
(73)【特許権者】
【識別番号】000006105
【氏名又は名称】株式会社明電舎
(74)【代理人】
【識別番号】100086232
【弁理士】
【氏名又は名称】小林 博通
(74)【代理人】
【識別番号】100092613
【弁理士】
【氏名又は名称】富岡 潔
(74)【代理人】
【識別番号】100104938
【弁理士】
【氏名又は名称】鵜澤 英久
(74)【代理人】
【識別番号】100210240
【弁理士】
【氏名又は名称】太田 友幸
(72)【発明者】
【氏名】大井 一伸
【審査官】東 昌秋
(56)【参考文献】
【文献】国際公開第２０１９／００８８５４（ＷＯ，Ａ１）
【文献】国際公開第２０１５／０５６５０３（ＷＯ，Ａ１）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０２Ｍ ３／００－３／４４
(57)【特許請求の範囲】
【請求項1】
２つの独立した直流電圧のうち電圧の高い方である１次側直流電圧と、２つの独立した直流電圧のうち電圧の低い方である２次側直流電圧と、
前記１次側直流電圧に接続され、前記１次側直流電圧を交流電圧に変換する第１インバータと、
前記２次側直流電圧に接続され、前記２次側直流電圧を交流電圧に変換する第２インバータと、
前記第１，第２インバータの交流出力を結合するトランスと、
前記第１，第２インバータと前記トランスの間に直列に接続されたリアクトル、または前記トランスの漏れインダクタンス、あるいはその両方と、
前記第１，第２インバータのゲート信号を生成する制御部と、
を備えたＤＡＢ方式の双方向絶縁型ＤＣ／ＤＣコンバータであって、
前記制御部は、前記第１インバータの出力電圧のパルス幅を決定する第１パルス幅指令値と、前記第２インバータの出力電圧のパルス幅を決定する第２パルス幅指令値と、前記第１，第２インバータの出力電圧の位相差を決定する位相差指令値を演算し、
前記制御部は、前記位相差指令値と、前記第２パルス幅指令値と、前記第１パルス幅指令値と、に基づいて、前記ゲート信号を生成するゲート信号生成部を備え、
前記制御部は、前記第２パルス幅指令値を１未満に設定し、
前記制御部は、基本波成分において前記第２インバータを力率１で運転可能な場合は力率１で運転し、
前記制御部は、
前記第１パルス幅指令値を以下の（８）式で算出する第１演算部を備えたことを特徴とする双方向絶縁型ＤＣ／ＤＣコンバータ。
【数8】
Ｗ１：第１パルス幅指令値
Ｗ２：第２パルス幅指令値
Ｖｄｃ１：１次側直流電圧検出信号
Ｖｄｃ２：２次側直流電圧検出信号
θ：位相差指令値
【請求項2】
前記制御部は、融通電力のフィードバック制御に基づいて前記第１，第２インバータの出力電圧の第１位相差を決定するフィードバック制御部を備え、
前記第１位相差を前記位相差指令値とすることを特徴とする請求項１記載の双方向絶縁型ＤＣ／ＤＣコンバータ。
【請求項3】
２つの独立した直流電圧のうち電圧の高い方である１次側直流電圧と、２つの独立した直流電圧のうち電圧の低い方である２次側直流電圧と、
前記１次側直流電圧に接続され、前記１次側直流電圧を交流電圧に変換する第１インバータと、
前記２次側直流電圧に接続され、前記２次側直流電圧を交流電圧に変換する第２インバータと、
前記第１，第２インバータの交流出力を結合するトランスと、
前記第１，第２インバータと前記トランスの間に直列に接続されたリアクトル、または前記トランスの漏れインダクタンス、あるいはその両方と、
前記第１，第２インバータのゲート信号を生成する制御部と、
を備えたＤＡＢ方式の双方向絶縁型ＤＣ／ＤＣコンバータであって、
前記制御部は、前記第１インバータの出力電圧のパルス幅を決定する第１パルス幅指令値と、前記第２インバータの出力電圧のパルス幅を決定する第２パルス幅指令値と、前記第１，第２インバータの出力電圧の位相差を決定する位相差指令値を演算し、
前記制御部は、前記位相差指令値と、前記第２パルス幅指令値と、前記第１パルス幅指令値と、に基づいて、前記ゲート信号を生成するゲート信号生成部を備え、
前記制御部は、前記第２パルス幅指令値を１未満に設定し、
前記制御部は、基本波成分において前記第２インバータを力率１で運転可能な場合は力率１で運転し、
前記制御部は、
前記第１，第２インバータの出力電圧の第２位相差を以下の（１０）式で算出する第２演算部と、
前記第１パルス幅指令値を以下の（１１）式で算出する第１演算部と、
を備え、
前記第２位相差を前記位相差指令値とすることを特徴とする双方向絶縁型ＤＣ／ＤＣコンバータ。
【数10】
【数11】
Ｐ＊：融通電力指令値
ω：角周波数
Ｌ：リアクタンス
Ｗ１：第１パルス幅指令値
Ｗ２：第２パルス幅指令値
Ｖｄｃ１：１次側直流電圧検出信号
Ｖｄｃ２：２次側直流電圧検出信号
θａ：第２位相差
【請求項4】
２つの独立した直流電圧のうち電圧の高い方である１次側直流電圧と、２つの独立した直流電圧のうち電圧の低い方である２次側直流電圧と、
前記１次側直流電圧に接続され、前記１次側直流電圧を交流電圧に変換する第１インバータと、
前記２次側直流電圧に接続され、前記２次側直流電圧を交流電圧に変換する第２インバータと、
前記第１，第２インバータの交流出力を結合するトランスと、
前記第１，第２インバータと前記トランスの間に直列に接続されたリアクトル、または前記トランスの漏れインダクタンス、あるいはその両方と、
前記第１，第２インバータのゲート信号を生成する制御部と、
を備えたＤＡＢ方式の双方向絶縁型ＤＣ／ＤＣコンバータであって、
前記制御部は、前記第１インバータの出力電圧のパルス幅を決定する第１パルス幅指令値と、前記第２インバータの出力電圧のパルス幅を決定する第２パルス幅指令値と、前記第１，第２インバータの出力電圧の位相差を決定する位相差指令値を演算し、
前記制御部は、前記位相差指令値と、前記第２パルス幅指令値と、前記第１パルス幅指令値と、に基づいて、前記ゲート信号を生成するゲート信号生成部を備え、
前記制御部は、前記第２パルス幅指令値を１未満に設定し、
前記制御部は、基本波成分において前記第２インバータを力率１で運転可能な場合は力率１で運転し、
前記制御部は、
前記第１，第２インバータの出力電圧の第２位相差を以下の（１０）式で算出する第２演算部と、
前記第１パルス幅指令値を以下の（１１）式で算出する第１演算部と、
融通電力のフィードバック制御に基づいて前記第１，第２インバータの出力電圧の第１位相差を決定するフィードバック制御部と、を備え、
前記第１位相差と前記第２位相差とを加算した値を前記位相差指令値とすることを特徴とする双方向絶縁型ＤＣ／ＤＣコンバータ。
【数10】
【数11】
Ｐ＊：融通電力指令値
ω：角周波数
Ｌ：リアクタンス
Ｗ１：第１パルス幅指令値
Ｗ２：第２パルス幅指令値
Ｖｄｃ１：１次側直流電圧検出信号
Ｖｄｃ２：２次側直流電圧検出信号
θａ：第２位相差
【請求項5】
２つの独立した直流電圧のうち電圧の高い方である１次側直流電圧と、２つの独立した直流電圧のうち電圧の低い方である２次側直流電圧と、
前記１次側直流電圧に接続され、前記１次側直流電圧を交流電圧に変換する第１インバータと、
前記２次側直流電圧に接続され、前記２次側直流電圧を交流電圧に変換する第２インバータと、
前記第１，第２インバータの交流出力を結合するトランスと、
前記第１，第２インバータと前記トランスの間に直列に接続されたリアクトル、または前記トランスの漏れインダクタンス、あるいはその両方と、
前記第１，第２インバータのゲート信号を生成する制御部と、
を備えたＤＡＢ方式の双方向絶縁型ＤＣ／ＤＣコンバータであって、
前記制御部は、前記第１インバータの出力電圧のパルス幅を決定する第１パルス幅指令値と、前記第２インバータの出力電圧のパルス幅を決定する第２パルス幅指令値と、前記第１，第２インバータの出力電圧の位相差を決定する位相差指令値を演算し、
前記制御部は、前記位相差指令値と、前記第２パルス幅指令値と、前記第１パルス幅指令値を補正した補正第１パルス幅指令値と、に基づいて、前記ゲート信号を生成するゲート信号生成部を備え、
前記制御部は、前記第２パルス幅指令値を１未満に設定し、
前記制御部は、
前記第１，第２インバータの出力電圧の第２位相差を以下の（１０）式で算出する第２演算部と、
前記第１パルス幅指令値を以下の（１１）式により前記第２位相差に基づき算出する第１演算部と、
前記第１パルス幅指令値を補正して前記補正第１パルス幅指令値を出力するパルス幅指令値補正部と、
前記第１，第２インバータの出力電圧の第３位相差を以下の（１２）式に基づいて算出する第３演算部と、
融通電力のフィードバック制御に基づいて前記第１，第２インバータの出力電圧の第１位相差を決定するフィードバック制御部と、を備え、
前記第１位相差と前記第３位相差とを加算した値を前記位相差指令値とすることを特徴とする双方向絶縁型ＤＣ／ＤＣコンバータ。
【数10】
【数11】
【数12】
Ｐ＊：融通電力指令値
ω：角周波数
Ｌ：リアクタンス
Ｗ１：第１パルス幅指令値
Ｗ２：第２パルス幅指令値
Ｗ１’：補正第１パルス幅指令値
Ｖｄｃ１：１次側直流電圧検出信号
Ｖｄｃ２：２次側直流電圧検出信号
θａ：第２位相差
θｂ：第３位相差
【請求項6】
２つの独立した直流電圧のうちどちらか一方である１次側直流電圧と、２つの独立した直流電圧のうち他方である２次側直流電圧と、
前記１次側直流電圧に接続され、前記１次側直流電圧を交流電圧に変換する第１インバータと、
前記２次側直流電圧に接続され、前記２次側直流電圧を交流電圧に変換する第２インバータと、
前記第１，第２インバータの交流出力を結合するトランスと、
前記第１，第２インバータと前記トランスの間に直列に接続されたリアクトル、または前記トランスの漏れインダクタンス、あるいはその両方と、
前記第１，第２インバータのゲート信号を生成する制御部と、
を備えたＤＡＢ方式の双方向絶縁型ＤＣ／ＤＣコンバータであって、
前記制御部は、前記第１インバータの出力電圧のパルス幅を決定する第１パルス幅指令値と、前記第２インバータの出力電圧のパルス幅を決定する第２パルス幅指令値と、前記第１，第２インバータの出力電圧の位相差を決定する位相差指令値を演算し、
前記制御部は、前記位相差指令値と、前記第２パルス幅指令値と、前記第１パルス幅指令値と、に基づいて、前記ゲート信号を生成するゲート信号生成部を備え、
前記制御部は、前記第１パルス幅指令値と前記第２パルス幅指令値を１未満に設定し、
前記制御部は、
前記第１，第２インバータの出力電圧の第３位相差を以下の（１２）式で算出する第３演算部と、
融通電力のフィードバック制御に基づいて前記第１，第２インバータの出力電圧の第１位相差を決定するフィードバック制御部と、を備え、
前記第１位相差と前記第３位相差を加算した値を前記位相差指令値とすることを特徴とする双方向絶縁型ＤＣ／ＤＣコンバータ。
【数12】
Ｐ＊：融通電力指令値
ω：角周波数
Ｌ：リアクタンス
Ｗ２：第２パルス幅指令値
Ｗ１’：第１パルス幅指令値
Ｖｄｃ１：１次側直流電圧検出信号
Ｖｄｃ２：２次側直流電圧検出信号
θｂ：第３位相差
【請求項7】
２つの独立した直流電圧のうちどちらか一方である１次側直流電圧と、２つの独立した直流電圧のうち他方である２次側直流電圧と、
前記１次側直流電圧に接続され、前記１次側直流電圧を交流電圧に変換する第１インバータと、
前記２次側直流電圧に接続され、前記２次側直流電圧を交流電圧に変換する第２インバータと、
前記第１，第２インバータの交流出力を結合するトランスと、
前記第１，第２インバータと前記トランスの間に直列に接続されたリアクトル、または前記トランスの漏れインダクタンス、あるいはその両方と、
前記第１，第２インバータのゲート信号を生成する制御部と、
を備えたＤＡＢ方式の双方向絶縁型ＤＣ／ＤＣコンバータであって、
前記制御部は、前記第１インバータの出力電圧のパルス幅を決定する第１パルス幅指令値と、前記第２インバータの出力電圧のパルス幅を決定する第２パルス幅指令値と、前記第１，第２インバータの出力電圧の位相差を決定する位相差指令値を演算し、
前記制御部は、前記位相差指令値と、前記第２パルス幅指令値と、補正第１パルス幅指令値と、に基づいて前記ゲート信号を生成するゲート信号生成部を備え、
前記制御部は、前記第２パルス幅指令値を１未満に設定し、
前記制御部は、
前記第１，第２インバータの出力電圧の第２位相差を以下の（１０）式で算出する第２演算部と、
前記第１パルス幅指令値を以下の（１１）式で算出する第１演算部と、
前記第１パルス幅指令値を補正して前記補正第１パルス幅指令値を出力するパルス幅指令値補正部と、
前記第１，第２インバータの直流電圧の差が閾値よりも大きい時は前記補正第１パルス幅指令値を用いて、前記第１，第２インバータの直流電圧の差が前記閾値以下の時は前記補正第１パルス幅指令値を前記第２パルス幅指令値に等しい値に設定し直して、以下の（１２）式により前記第１，第２インバータの出力電圧の第３位相差を算出する第３演算部と、
融通電力のフィードバック制御に基づいて前記第１，第２インバータの出力電圧の第１位相差を決定するフィードバック制御部と、
前記第１位相差と前記第３位相差とを加算した値を前記位相差指令値とすることを特徴とする双方向絶縁型ＤＣ／ＤＣコンバータ。
【数10】
【数11】
【数12】
Ｐ＊：融通電力指令値
ω：角周波数
Ｌ：リアクタンス
Ｗ１：第１パルス幅指令値
Ｗ２：第２パルス幅指令値
Ｗ１’：補正第１パルス幅指令値（２台のインバータの直流電圧の差が閾値以下の時はＷ１’＝Ｗ２）
Ｖｄｃ１：１次側直流電圧検出信号
Ｖｄｃ２：２次側直流電圧検出信号
θａ：第２位相差
θｂ：第３位相差
【請求項8】
前記第２パルス幅指令値を固定値とすることを特徴とする請求項１～７のうち何れかに記載の双方向絶縁型ＤＣ／ＤＣコンバータ。
【請求項9】
前記第２パルス幅指令値を融通電力指令値に基づいて可変とすることを特徴とする請求項１～７のうち何れかに記載の双方向絶縁型ＤＣ／ＤＣコンバータ。
【請求項10】
２つの独立した直流電圧のうち電圧の高い方である１次側直流電圧と、２つの独立した直流電圧のうち電圧の低い方である２次側直流電圧と、
前記１次側直流電圧に接続され、前記１次側直流電圧を交流電圧に変換する第１インバータと、
前記２次側直流電圧に接続され、前記２次側直流電圧を交流電圧に変換する第２インバータと、
前記第１，第２インバータの交流出力を結合するトランスと、
前記第１，第２インバータと前記トランスの間に直列に接続されたリアクトル、または前記トランスの漏れインダクタンス、あるいはその両方と、
前記第１，第２インバータのゲート信号を生成する制御部と、
を備えたＤＡＢ方式の双方向絶縁型ＤＣ／ＤＣコンバータの制御方法であって、
前記制御部は、前記第１インバータの出力電圧のパルス幅を決定する第１パルス幅指令値と、前記第２インバータの出力電圧のパルス幅を決定する第２パルス幅指令値と、前記第１，第２インバータの出力電圧の位相差を決定する位相差指令値を演算し、
前記制御部のゲート信号生成部は、前記位相差指令値と、前記第２パルス幅指令値と、前記第１パルス幅指令値と、に基づいて、前記ゲート信号を生成し、
前記制御部は、前記第２パルス幅指令値を１未満に設定し、
前記制御部は、基本波成分において前記第２インバータを力率１で運転可能な場合は力率１で運転し、
前記制御部の第１演算部は、
前記第１パルス幅指令値を以下の（８）式で算出することを特徴とする双方向絶縁型ＤＣ／ＤＣコンバータの制御方法。
【数8】
Ｗ１：第１パルス幅指令値
Ｗ２：第２パルス幅指令値
Ｖｄｃ１：１次側直流電圧検出信号
Ｖｄｃ２：２次側直流電圧検出信号
θ：位相差指令値
【請求項11】
２つの独立した直流電圧のうち電圧の高い方である１次側直流電圧と、２つの独立した直流電圧のうち電圧の低い方である２次側直流電圧と、
前記１次側直流電圧に接続され、前記１次側直流電圧を交流電圧に変換する第１インバータと、
前記２次側直流電圧に接続され、前記２次側直流電圧を交流電圧に変換する第２インバータと、
前記第１，第２インバータの交流出力を結合するトランスと、
前記第１，第２インバータと前記トランスの間に直列に接続されたリアクトル、または前記トランスの漏れインダクタンス、あるいはその両方と、
前記第１，第２インバータのゲート信号を生成する制御部と、
を備えたＤＡＢ方式の双方向絶縁型ＤＣ／ＤＣコンバータの制御方法であって、
前記制御部は、前記第１インバータの出力電圧のパルス幅を決定する第１パルス幅指令値と、前記第２インバータの出力電圧のパルス幅を決定する第２パルス幅指令値と、前記第１，第２インバータの出力電圧の位相差を決定する位相差指令値を演算し、
前記制御部のゲート信号生成部は、前記位相差指令値と、前記第２パルス幅指令値と、前記第１パルス幅指令値と、に基づいて、前記ゲート信号を生成し、
前記制御部は、前記第２パルス幅指令値を１未満に設定し、
前記制御部は、基本波成分において前記第２インバータを力率１で運転可能な場合は力率１で運転し、
前記制御部は、
第２演算部が、前記第１，第２インバータの出力電圧の第２位相差を以下の（１０）式で算出し、
第１演算部が、前記第１パルス幅指令値を以下の（１１）式で算出し、
前記第２位相差を前記位相差指令値とすることを特徴とする双方向絶縁型ＤＣ／ＤＣコンバータの制御方法。
【数10】
【数11】
Ｐ＊：融通電力指令値
ω：角周波数
Ｌ：リアクタンス
Ｗ１：第１パルス幅指令値
Ｗ２：第２パルス幅指令値
Ｖｄｃ１：１次側直流電圧検出信号
Ｖｄｃ２：２次側直流電圧検出信号
θａ：第２位相差
【請求項12】
２つの独立した直流電圧のうち電圧の高い方である１次側直流電圧と、２つの独立した直流電圧のうち電圧の低い方である２次側直流電圧と、
前記１次側直流電圧に接続され、前記１次側直流電圧を交流電圧に変換する第１インバータと、
前記２次側直流電圧に接続され、前記２次側直流電圧を交流電圧に変換する第２インバータと、
前記第１，第２インバータの交流出力を結合するトランスと、
前記第１，第２インバータと前記トランスの間に直列に接続されたリアクトル、または前記トランスの漏れインダクタンス、あるいはその両方と、
前記第１，第２インバータのゲート信号を生成する制御部と、
を備えたＤＡＢ方式の双方向絶縁型ＤＣ／ＤＣコンバータの制御方法であって、
前記制御部は、前記第１インバータの出力電圧のパルス幅を決定する第１パルス幅指令値と、前記第２インバータの出力電圧のパルス幅を決定する第２パルス幅指令値と、前記第１，第２インバータの出力電圧の位相差を決定する位相差指令値を演算し、
前記制御部のゲート信号生成部は、前記位相差指令値と、前記第２パルス幅指令値と、前記第１パルス幅指令値と、に基づいて、前記ゲート信号を生成し、
前記制御部は、前記第２パルス幅指令値を１未満に設定し、
前記制御部は、基本波成分において前記第２インバータを力率１で運転可能な場合は力率１で運転し、
前記制御部は、
第２演算部が、前記第１，第２インバータの出力電圧の第２位相差を以下の（１０）式で算出し、
第１演算部が、前記第１パルス幅指令値を以下の（１１）式で算出し、
フィードバック制御部が、融通電力のフィードバック制御に基づいて前記第１，第２インバータの出力電圧の第１位相差を決定し、
前記第１位相差と前記第２位相差とを加算した値を前記位相差指令値とすることを特徴とする双方向絶縁型ＤＣ／ＤＣコンバータの制御方法。
【数10】
【数11】
Ｐ＊：融通電力指令値
ω：角周波数
Ｌ：リアクタンス
Ｗ１：第１パルス幅指令値
Ｗ２：第２パルス幅指令値
Ｖｄｃ１：１次側直流電圧検出信号
Ｖｄｃ２：２次側直流電圧検出信号
θａ：第２位相差
【請求項13】
２つの独立した直流電圧のうち電圧の高い方である１次側直流電圧と、２つの独立した直流電圧のうち電圧の低い方である２次側直流電圧と、
前記１次側直流電圧に接続され、前記１次側直流電圧を交流電圧に変換する第１インバータと、
前記２次側直流電圧に接続され、前記２次側直流電圧を交流電圧に変換する第２インバータと、
前記第１，第２インバータの交流出力を結合するトランスと、
前記第１，第２インバータと前記トランスの間に直列に接続されたリアクトル、または前記トランスの漏れインダクタンス、あるいはその両方と、
前記第１，第２インバータのゲート信号を生成する制御部と、
を備えたＤＡＢ方式の双方向絶縁型ＤＣ／ＤＣコンバータの制御方法であって、
前記制御部は、前記第１インバータの出力電圧のパルス幅を決定する第１パルス幅指令値と、前記第２インバータの出力電圧のパルス幅を決定する第２パルス幅指令値と、前記第１，第２インバータの出力電圧の位相差を決定する位相差指令値を演算し、
前記制御部のゲート信号生成部は、前記位相差指令値と、前記第２パルス幅指令値と、前記第１パルス幅指令値を補正した補正第１パルス幅指令値と、に基づいて、前記ゲート信号を生成し、
前記制御部は、前記第２パルス幅指令値を１未満に設定し、
前記制御部は、
第２演算部が、前記第１，第２インバータの出力電圧の第２位相差を以下の（１０）式で算出し、
第１演算部が、前記第１パルス幅指令値を以下の（１１）式により前記第２位相差に基づきで算出し、
パルス幅指令値補正部が、前記第１パルス幅指令値を補正して前記補正第１パルス幅指令値を出力し、
第３演算部が、前記第１，第２インバータの出力電圧の第３位相差を以下の（１２）式に基づいて算出し、
フィードバック制御部が、融通電力のフィードバック制御に基づいて前記第１，第２インバータの出力電圧の第１位相差を決定し、
前記第１位相差と前記第３位相差とを加算した値を前記位相差指令値とすることを特徴とする双方向絶縁型ＤＣ／ＤＣコンバータの制御方法。
【数10】
【数11】
【数12】
Ｐ＊：融通電力指令値
ω：角周波数
Ｌ：リアクタンス
Ｗ１：第１パルス幅指令値
Ｗ２：第２パルス幅指令値
Ｗ１’：補正第１パルス幅指令値
Ｖｄｃ１：１次側直流電圧検出信号
Ｖｄｃ２：２次側直流電圧検出信号
θａ：第２位相差
θｂ：第３位相差
【請求項14】
２つの独立した直流電圧のうちどちらか一方である１次側直流電圧と、２つの独立した直流電圧のうち他方である２次側直流電圧と、
前記１次側直流電圧に接続され、前記１次側直流電圧を交流電圧に変換する第１インバータと、
前記２次側直流電圧に接続され、前記２次側直流電圧を交流電圧に変換する第２インバータと、
前記第１，第２インバータの交流出力を結合するトランスと、
前記第１，第２インバータと前記トランスの間に直列に接続されたリアクトル、または前記トランスの漏れインダクタンス、あるいはその両方と、
前記第１，第２インバータのゲート信号を生成する制御部と、
を備えたＤＡＢ方式の双方向絶縁型ＤＣ／ＤＣコンバータの制御方法であって、
前記制御部は、前記第１インバータの出力電圧のパルス幅を決定する第１パルス幅指令値と、前記第２インバータの出力電圧のパルス幅を決定する第２パルス幅指令値と、前記第１，第２インバータの出力電圧の位相差を決定する位相差指令値を演算し、
前記制御部のゲート信号生成部は、前記位相差指令値と、前記第２パルス幅指令値と、前記第１パルス幅指令値と、に基づいて、前記ゲート信号を生成し、
前記制御部は、前記第１パルス幅指令値と前記第２パルス幅指令値を１未満に設定し、
前記制御部は、
第３演算部が、前記第１，第２インバータの出力電圧の第３位相差を以下の（１２）式で算出し、
フィードバック制御部が、融通電力のフィードバック制御に基づいて前記第１，第２インバータの出力電圧の第１位相差を決定し、
前記第１位相差と前記第３位相差を加算した値を前記位相差指令値とすることを特徴とする双方向絶縁型ＤＣ／ＤＣコンバータの制御方法。
【数12】
Ｐ＊：融通電力指令値
ω：角周波数
Ｌ：リアクタンス
Ｗ２：第２パルス幅指令値
Ｗ１’：第１パルス幅指令値
Ｖｄｃ１：１次側直流電圧検出信号
Ｖｄｃ２：２次側直流電圧検出信号
θｂ：第３位相差
【請求項15】
２つの独立した直流電圧のうちどちらか一方である１次側直流電圧と、２つの独立した直流電圧のうち他方である２次側直流電圧と、
前記１次側直流電圧に接続され、前記１次側直流電圧を交流電圧に変換する第１インバータと、
前記２次側直流電圧に接続され、前記２次側直流電圧を交流電圧に変換する第２インバータと、
前記第１，第２インバータの交流出力を結合するトランスと、
前記第１，第２インバータと前記トランスの間に直列に接続されたリアクトル、または前記トランスの漏れインダクタンス、あるいはその両方と、
前記第１，第２インバータのゲート信号を生成する制御部と、
を備えたＤＡＢ方式の双方向絶縁型ＤＣ／ＤＣコンバータの制御方法であって、
前記制御部は、前記第１インバータの出力電圧のパルス幅を決定する第１パルス幅指令値と、前記第２インバータの出力電圧のパルス幅を決定する第２パルス幅指令値と、前記第１，第２インバータの出力電圧の位相差を決定する位相差指令値を演算し、
前記制御部のゲート信号生成部は、前記位相差指令値と、前記第２パルス幅指令値と、補正第１パルス幅指令値と、に基づいて前記ゲート信号を生成し、
前記制御部は、前記第２パルス幅指令値を１未満に設定し、
前記制御部は、
第２演算部が、前記第１，第２インバータの出力電圧の第２位相差を以下の（１０）式で算出し、
第１演算部が、前記第１パルス幅指令値を以下の（１１）式で算出し、
パルス幅指令値補正部が、前記第１パルス幅指令値を補正して前記補正第１パルス幅指令値を出力し、
第３演算部が、前記第１，第２インバータの直流電圧の差が閾値よりも大きい時は前記補正第１パルス幅指令値を用いて、前記第１，第２インバータの直流電圧の差が前記閾値以下の時は前記補正第１パルス幅指令値を前記第２パルス幅指令値に等しい値に設定し直して、以下の（１２）式により前記第１，第２インバータの出力電圧の第３位相差を算出し、
フィードバック制御部が、融通電力のフィードバック制御に基づいて前記第１，第２インバータの出力電圧の第１位相差を決定し、
前記第１位相差と前記第３位相差とを加算した値を前記位相差指令値とすることを特徴とする双方向絶縁型ＤＣ／ＤＣコンバータの制御方法。
【数10】
【数11】
【数12】
Ｐ＊：融通電力指令値
ω：角周波数
Ｌ：リアクタンス
Ｗ１：第１パルス幅指令値
Ｗ２：第２パルス幅指令値
Ｗ１’：補正第１パルス幅指令値（２台のインバータの直流電圧の差が閾値以下の時はＷ１’＝Ｗ２）
Ｖｄｃ１：１次側直流電圧検出信号
Ｖｄｃ２：２次側直流電圧検出信号
θａ：第２位相差
θｂ：第３位相差
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、直流電力をインバータにより高周波の交流電力に変換し、トランスを用いて絶縁し、別のインバータで直流に変換するデュアルアクティブブリッジ（ＤＡＢ）方式の双向絶縁型ＤＣ／ＤＣコンバータに関する。
【背景技術】
【0002】
非特許文献１には、インバータ２台の交流出力を高周波トランスで結合したＤＡＢ方式の双方向絶縁型ＤＣ／ＤＣコンバータが示されている。図６にＤＡＢ方式の双方向絶縁型ＤＣ／ＤＣコンバータの回路図を示す。リアクトルで結合された２台の交流電源の間には、位相進みの電源から位相遅れの電源へ有効電力が流れる。ＤＡＢ方式の双方向絶縁型ＤＣ／ＤＣコンバータではこの現象を利用して電力融通を行う。
【0003】
図７に１次側インバータ出力電圧Ｖ１と２次側インバータ出力電圧Ｖ２の位相差θを設定し、１次側から２次側へ電力融通を行う際の電圧およびゲート指令波形を示す。トランスは印加される電圧の周波数が高いほど鉄心の断面積を小さくできる。そのためＤＡＢ用のトランスは例えば２０ｋＨｚの高周波での駆動を前提に設計され、インバータも同じく２０ｋＨｚ程度の高周波で駆動する。そのため装置の全損失のうちスイッチング損失の占める割合は大きい。
【0004】
これに対処するため、非特許文献１ではソフトスイッチング技術の適用によるスイッチング損失低減を検討している。しかし、１次側と２次側で直流電圧に差がある場合はソフトスイッチングが成立しにくくなることが課題である。その原因の１つは、直流電圧が大きい方のインバータから直流電圧が低い方のインバータへ遅れ無効電力が流れ、直流電圧が低い方のインバータは進み力率で運転してしまうことである。
【0005】
特許文献１，２には、１次側と２次側の直流電圧の差が大きい場合でもソフトスイッチングを成立させる方法が開示されている。図８に動作波形を示す。特許文献１，２とも直流電圧が大きい方のインバータの上アーム側のスイッチングデバイス２つ（Ｔ１１，Ｔ１３）または下アーム側のスイッチングデバイス２つ（Ｔ１２，Ｔ１４）を同時にＯＮして出力電圧が零となる期間を設定している。
【0006】
これにより直流電圧が大きい方のインバータが出力する遅れ無効電力を小さくし、直流電圧が低い方のインバータを遅れ力率で運転させることでソフトスイッチングを成立させる。
【0007】
出力電圧が零ではないパルス幅の設定方法として、特許文献１では１次側と２次側のインバータ出力電圧の時間積を一致させる方法と、基本波成分の振幅を一致させる方法を開示している。特許文献２では、実効値を一致させる方法を開示している。
【0008】
非特許文献２，３は、以上の文献とは異なりリアクトル電流ＩＬを低減することで銅損・導通損失を抑え効率を向上させている。リアクトル電流が最小となる条件として、直流電圧が大きい方のインバータが高周波トランスやリアクトルに供給される無効電力をすべて負担し、直流電圧が小さい方のインバータを力率１で運転することが示されている。非特許文献３では、この条件を実現させるためのパルス幅の計算方法が示されている。
【先行技術文献】
【特許文献】
【0009】
【文献】特開２０１３－２５１９９８号公報
【文献】特表２０１５－０５６５０３号公報
【非特許文献】
【0010】
【文献】井上重徳、赤木泰文、「双方向絶縁形ＤＣ／ＤＣコンバータの動作電圧と損失解析」、電気学会論文誌Ｃ、１２７巻２号、２００７年、ｐｐ１８９－ｐｐ１９７
【文献】比嘉隼、長野剛、伊藤淳一、「デュアルアクティブブリッジコンバータの制御法に応じたトランスの低損失化に関する検討」、平成２７年電気学会全国大会、第４分冊、ｐｐ１３０－ｐｐ１３１
【文献】長野剛、比嘉隼、伊藤淳一、「Ａ Ｎｏｖｅｌ Ｃｏｎｔｒｏｌ Ｍｅｔｈｏｄ Ｆｏｃｕｓｉｎｇ ｏｎ Ｒｅａｃｔｉｖｅ Ｐｏｗｅｒ ｆｏｒ Ａ Ｄｕａｌ Ａｃｔｉｖｅ Ｂｒｉｄｇｅ Ｃｏｎｖｅｒｔｅｒ」２０１４．ＩＥＥＥ
【発明の概要】
【発明が解決しようとする課題】
【0011】
近年ではＳｉＣ（炭化ケイ素）やＧａＮ（窒化ガリウム）を採用したスイッチングデバイスの普及が進んでいる。これらのデバイスはスイッチング損失が小さいため、ソフトスイッチングを行わなくても高い効率が得られるようになりつつある。その一方で全損失のうち高周波トランスやリアクトルの鉄損・銅損、デバイスの導通損失の占める割合が増加してきているため、これらの損失の低減が課題である。
【0012】
鉄損は、磁界の周波数が高いほど大きくなることが知られている。鉄損の低減には、印加電圧の高調波成分の低減が有効であり、そのためには直流電圧が大きい方だけでなく小さい方のインバータの出力電圧もパルス幅を短くして零期間を設ければよい。図９にその動作波形を示す。
【0013】
銅損や導通損失の低減には、非特許文献２，３が有効である。しかし、非特許文献２，３では直流電圧が小さい方のインバータ出力電圧のパルス幅は１固定である。単純にパルス幅を短くすると、力率１での運転を維持できなくなり銅損・導通損失が増加するほかに、指令値通りの電力融通ができなくなる問題も発生する。
【0014】
対策としては、インバータ出力無効電力を検出してパルス幅を調整するフィードバック制御の適用が考えられる。しかし、高周波の無効電力を精度よく検出するためにはサンプリング周波数の増加、性能のよい電流検出器の適用、電圧と電流の検出遅延のずれの補正、といった対応が必要であり、コストや調整時間が増加してしまう。
【0015】
また、指令値通りの融通電力を得るためには、融通電力を検出して位相を調整するフィードバック制御を併用する必要がある。しかし、融通電力と位相、無効電力とパルス幅の関係は完全に独立ではなく、パルス幅を増加することでも融通電力は増加する。
【0016】
このように干渉する２つのフィードバック制御を併用すると制御の安定性が低下する恐れがある。制御ゲインを下げれば安定性は改善するが、その反面応答速度が低下し、指令値通りの融通電力が得られるまで時間がかかってしまう。その間はコンデンサなど電力蓄積要素で対応することになるが、応答速度が低下するほど大容量のコンデンサが必要になり、装置の大型化、高コスト化の原因となる。
【0017】
以上示したようなことから、双方向絶縁型ＤＣ／ＤＣコンバータにおいて、損失低減、応答速度向上、ノイズ低減を実現することが課題となる。
【課題を解決するための手段】
【0018】
本発明は、前記従来の問題に鑑み、案出されたもので、その一態様は、２つの独立した直流電圧のうち電圧の高い方または等しい場合のどちらか一方である１次側直流電圧と、２つの独立した直流電圧のうち電圧の低い方または等しい場合の他方である２次側直流電圧と、前記１次側直流電圧に接続され、前記１次側直流電圧を交流電圧に変換する第１インバータと、前記２次側直流電圧に接続され、前記２次側直流電圧を交流電圧に変換する第２インバータと、前記第１，第２インバータの交流出力を結合するトランスと、前記第１，第２インバータと前記トランスの間に直列に接続されたリアクトル、または前記トランスの漏れインダクタンス、あるいはその両方と、前記第１，第２インバータのゲート信号を生成する制御部と、を備えたＤＡＢ方式の双方向絶縁型ＤＣ／ＤＣコンバータであって、前記制御部は、前記第１インバータの出力電圧のパルス幅を決定する第１パルス幅指令値と、前記第２インバータの出力電圧のパルス幅を決定する第２パルス幅指令値と、前記第１，第２パルス幅指令値の出力電圧の位相差を決定する位相差指令値を演算し、前記制御部は、前記位相差指令値と、前記第２パルス幅指令値と、前記第１パルス幅指令値と、に基づいて、または、前記位相差指令値と、前記第２パルス幅指令値と、前記第１パルス幅指令値を補正した補正第１パルス幅指令値と、に基づいて、または、前記位相差指令値と、前記第２パルス幅指令値と、に基づいて、前記ゲート信号を生成するゲート信号生成部を備え、前記制御部は、前記第２パルス幅指令値を１未満に設定し、かつ、基本波成分において前記第２インバータを力率１で運転可能な場合は力率１で運転し、または、基本波成分において前記第２インバータを遅れ力率で運転し前記リアクトルや前記トランスに供給される遅れ無効電力のうち前記第２インバータが分担する割合を半分以下にしたことを特徴とする。
【0019】
また、その一態様として、前記制御部は、前記第１パルス幅指令値を以下の（８）式で算出する第１演算部を備えたことを特徴とする。
【0020】
【数8】
【0021】
Ｗ１：第１パルス幅指令値
Ｗ２：第２パルス幅指令値
Ｖｄｃ１：１次側直流電圧検出信号
Ｖｄｃ２：２次側直流電圧検出信号
θ：位相差指令値。
Ｗ２：第２パルス幅指令値
Ｖｄｃ１：１次側直流電圧検出信号
Ｖｄｃ２：２次側直流電圧検出信号
θ：位相差指令値。
【0022】
また、その一態様として、前記制御部は、融通電力のフィードバック制御に基づいて前記第１，第２インバータの出力電圧の第１位相差を決定するフィードバック制御部を備え、前記第１位相差を前記位相差指令値とし、前記ゲート信号生成部は、前記位相差指令値と、前記第２パルス幅指令値と、前記第１パルス幅指令値と、に基づいて前記ゲート信号を生成することを特徴とする。
【0023】
また、他の態様として、前記制御部は、前記第１，第２インバータの出力電圧の第２位相差を以下の（１０）式で算出する第２演算部と、前記第１パルス幅指令値を以下の（１１）式で算出する第１演算部と、を備え、前記第２位相差を前記位相差指令値とし、前記ゲート信号生成部は、前記位相差指令値と、前記第２パルス幅指令値と、前記第１パルス幅指令値と、に基づいて前記ゲート信号を生成することを特徴とする。
【0024】
【数10】
【0025】
【数11】
【0026】
Ｐ*：融通電力指令値
ω：角周波数
Ｌ：リアクタンス
Ｗ１：第１パルス幅指令値
Ｗ２：第２パルス幅指令値
Ｖｄｃ１：１次側直流電圧検出信号
Ｖｄｃ２：２次側直流電圧検出信号
θａ：第２位相差。
ω：角周波数
Ｌ：リアクタンス
Ｗ１：第１パルス幅指令値
Ｗ２：第２パルス幅指令値
Ｖｄｃ１：１次側直流電圧検出信号
Ｖｄｃ２：２次側直流電圧検出信号
θａ：第２位相差。
【0027】
また、他の態様として、前記制御部は、前記第１，第２インバータの出力電圧の第２位相差を以下の（１０）式で算出する第２演算部と、前記第１パルス幅指令値を以下の（１１）式で算出する第１演算部と、融通電力のフィードバック制御に基づいて前記第１，第２インバータの出力電圧の第１位相差を決定するフィードバック制御部と、を備え、前記第１位相差と前記第２位相差とを加算した値を前記位相差指令値とし、前記ゲート信号生成部は、前記位相差指令値と、前記第２パルス幅指令値と、前記第１パルス幅指令値と、に基づいて前記ゲート信号を生成することを特徴とする。
【0028】
【数10】
【0029】
【数11】
【0030】
Ｐ*：融通電力指令値
ω：角周波数
Ｌ：リアクタンス
Ｗ１：第１パルス幅指令値
Ｗ２：第２パルス幅指令値
Ｖｄｃ１：１次側直流電圧検出信号
Ｖｄｃ２：２次側直流電圧検出信号
θａ：第２位相差。
ω：角周波数
Ｌ：リアクタンス
Ｗ１：第１パルス幅指令値
Ｗ２：第２パルス幅指令値
Ｖｄｃ１：１次側直流電圧検出信号
Ｖｄｃ２：２次側直流電圧検出信号
θａ：第２位相差。
【0031】
また、他の態様として、前記制御部は、前記第１，第２インバータの出力電圧の第２位相差を以下の（１０）式で算出する第２演算部と、前記第１パルス幅指令値を以下の（１１）式で算出する第１演算部と、前記第１パルス幅指令値を補正して補正第１パルス幅指令値を出力するパルス幅指令値補正部と、前記第１，第２インバータの出力電圧の第３位相差を以下の（１２）式に基づいて算出する第３演算部と、融通電力のフィードバック制御に基づいて前記第１，第２インバータの出力電圧の第１位相差を決定するフィードバック制御部と、を備え、前記第１位相差と前記第３位相差とを加算した値を前記位相差指令値とし、前記ゲート信号生成部は、前記位相差指令値と、前記第２パルス幅指令値と、前記補正第１パルス幅指令値と、に基づいて前記ゲート信号を生成することを特徴とする。
【0032】
【数10】
【0033】
【数11】
【0034】
【数12】
【0035】
Ｐ*：融通電力指令値
ω：角周波数
Ｌ：リアクタンス
Ｗ１：第１パルス幅指令値
Ｗ２：第２パルス幅指令値
Ｗ１’：補正第１パルス幅指令値
Ｖｄｃ１：１次側直流電圧検出信号
Ｖｄｃ２：２次側直流電圧検出信号
θａ：第２位相差
θｂ：第３位相差。
ω：角周波数
Ｌ：リアクタンス
Ｗ１：第１パルス幅指令値
Ｗ２：第２パルス幅指令値
Ｗ１’：補正第１パルス幅指令値
Ｖｄｃ１：１次側直流電圧検出信号
Ｖｄｃ２：２次側直流電圧検出信号
θａ：第２位相差
θｂ：第３位相差。
【0036】
また、他の態様として、前記制御部は、第１パルス幅指令値と、第２パルス幅指令値を１未満に設定し、前記制御部は、前記第１，第２インバータの出力電圧の第３位相差を以下の（１２）式で算出する第３演算部と、融通電力のフィードバック制御に基づいて前記第１，第２インバータの出力電圧の第１位相差を決定するフィードバック制御部と、を備え、前記第１位相差と前記第３位相差を加算した値を前記位相差指令値とし、前記ゲート信号生成部は、前記位相差指令値と、前記第２パルス幅指令値と、前記第１パルス幅指令値と、に基づいて前記ゲート信号を生成することを特徴とする。
【0037】
【数12】
【0038】
Ｐ*：融通電力指令値
ω：角周波数
Ｌ：リアクタンス
Ｗ２：第２パルス幅指令値
Ｗ１’：第１パルス幅指令値
Ｖｄｃ１：１次側直流電圧検出信号
Ｖｄｃ２：２次側直流電圧検出信号
θｂ：第３位相差。
ω：角周波数
Ｌ：リアクタンス
Ｗ２：第２パルス幅指令値
Ｗ１’：第１パルス幅指令値
Ｖｄｃ１：１次側直流電圧検出信号
Ｖｄｃ２：２次側直流電圧検出信号
θｂ：第３位相差。
【0039】
また、他の態様として、制御部は、前記第１，第２インバータの出力電圧の第２位相差を以下の（１０）式で算出する第２演算部と、前記第１パルス幅指令値を以下の（１１）式で算出する第１演算部と、前記第１パルス幅指令値を補正して補正第１パルス幅指令値を出力するパルス幅指令値補正部と、前記第１，第２インバータの直流電圧の差が閾値よりも大きい時は前記補正第１パルス幅指令値を用いて、前記第１，第２インバータの直流電圧の差が前記閾値以下の時は前記補正第１パルス幅指令値の代わりに前記第２パルス幅指令値を用いて、以下の（１２）式により前記第１，第２インバータの出力電圧の第３位相差を算出する第３演算部と、融通電力のフィードバック制御に基づいて前記第１，第２インバータの出力電圧の第１位相差を決定するフィードバック制御部と、前記第１位相差と前記第３位相差とを加算した値を前記位相差指令値とし、前記ゲート信号生成部は、前記第１，第２インバータの直流電圧の差が前記閾値よりも大きい時は、前記位相差指令値と、前記第２パルス幅指令値と、前記補正第１パルス幅指令値と、に基づいて前記ゲート信号を生成し、前記第１，第２インバータの直流電圧の差が前記閾値以下の時は、前記位相差指令値と、前記第２パルス幅指令値と、に基づいて前記ゲート信号を生成することを特徴とする。
【0040】
【数10】
【0041】
【数11】
【0042】
【数12】
【0043】
Ｐ*：融通電力指令値
ω：角周波数
Ｌ：リアクタンス
Ｗ１：第１パルス幅指令値
Ｗ２：第２パルス幅指令値
Ｗ１’：補正第１パルス幅指令値（２台のインバータの直流電圧の差が閾値以下の時はＷ１’＝Ｗ２）
Ｖｄｃ１：１次側直流電圧検出信号
Ｖｄｃ２：２次側直流電圧検出信号
θａ：第２位相差
θｂ：第３位相差。
ω：角周波数
Ｌ：リアクタンス
Ｗ１：第１パルス幅指令値
Ｗ２：第２パルス幅指令値
Ｗ１’：補正第１パルス幅指令値（２台のインバータの直流電圧の差が閾値以下の時はＷ１’＝Ｗ２）
Ｖｄｃ１：１次側直流電圧検出信号
Ｖｄｃ２：２次側直流電圧検出信号
θａ：第２位相差
θｂ：第３位相差。
【0044】
また、その一態様として、前記第２パルス幅指令値を固定値とすることを特徴とする。
【0045】
また、他の態様として、前記第２パルス幅指令値を融通電力指令値に基づいて可変とすることを特徴とする。
【発明の効果】
【0046】
本発明によれば、双方向絶縁型ＤＣ／ＤＣコンバータにおいて、損失低減、応答速度向上、ノイズ低減を実現することが可能となる。
【図面の簡単な説明】
【0047】
【図1】実施形態１における制御部の構成を示すブロック図。
【図2】実施形態２における制御部の構成を示すブロック図。
【図3】実施形態３における制御部の構成を示すブロック図。
【図4】実施形態４における制御部の構成を示すブロック図。
【図5】実施形態５における制御部の構成を示すブロック図。
【図6】ＤＡＢ方式の双方向絶縁型ＤＣ／ＤＣコンバータの主回路構成図。
【図7】ＤＡＢ方式の双方向絶縁型ＤＣ／ＤＣコンバータの動作波形を示す図。
【図8】直流電圧が大きい方のインバータに出力電圧が零となる期間を設けた動作波形を示す図。
【図9】１次側２次側両方のインバータに出力電圧が零となる期間を設けた動作波形を示す図。
【発明を実施するための形態】
【0048】
本発明では、１次側２次側両方のインバータに出力電圧が零となる期間を設定し、高周波トランスやリアクトルへの印加電圧の急変を低減することで鉄損とノイズを抑える。
【0049】
また、１次側と２次側で直流電圧に差がある場合において、リアクトル電流が最小となるようインバータ出力電圧のパルス幅を設定することで、スイッチング素子の導通損や高周波トランス・リアクトルの銅損を低減する。
【0050】
さらに、コンバータ融通電力の指令値と１次側・２次側直流電圧から、指令値通りの電力融通に必要な各インバータの出力電圧位相差と、リアクトル電流を最小とするために必要なインバータ出力電圧のパルス幅を計算しフィードフォワード制御を行えるようにすることで、応答速度を向上させる。
【0051】
最後に、計算により求めたパルス幅が上限を超えて実現できない、あるいは出力電圧に含まれる高調波をさらに小さくする目的で計算により求めたパルス幅よりも短くする場合でも、できる限りリアクトル電流を小さくし指令値通りの電力融通を行えるようにする。
【0052】
これにより、双方向絶縁型ＤＣ／ＤＣコンバータにおいて、損失低減、応答速度向上、ノイズ低減を実現する
以下、本願発明における双方向絶縁型ＤＣ／ＤＣコンバータの実施形態１～５を図１～図６に基づいて詳述する。
以下、本願発明における双方向絶縁型ＤＣ／ＤＣコンバータの実施形態１～５を図１～図６に基づいて詳述する。
【0053】
［実施形態１］
まず、図６に基づいて、双方向絶縁型ＤＣ／ＤＣコンバータの主回路構成の一例を説明する。
まず、図６に基づいて、双方向絶縁型ＤＣ／ＤＣコンバータの主回路構成の一例を説明する。
【0054】
１次側直流電圧Ｖｄｃ１の正極と負極との間にはコンデンサＣ１が接続される。加えて、１次側直流電圧Ｖｄｃ１の正極と負極との間には第１，第２スイッチングデバイスＴ１１，Ｔ１２が直列接続される。さらに、１次側直流電圧Ｖｄｃ１の正極と負極との間には第３，第４スイッチングデバイスＴ１３，Ｔ１４も直列接続される。
【0055】
第１，第２スイッチングデバイスＴ１１，Ｔ１２の接続点には、リアクトルＬ１の一端が接続される。第３，第４スイッチングデバイスＴ１３，Ｔ１４の接続点にはリアクトルＬ２の一端が接続される。リアクトルＬ１の他端とリアクトルＬ２の他端との間にはトランスＴｒの１次巻線が接続される。
【0056】
２次側直流電圧Ｖｄｃ２の正極と負極との間にはコンデンサＣ２が接続される。加えて、２次側直流電圧Ｖｄｃ２の正極と負極との間には第５，第６スイッチングデバイスＴ２１，Ｔ２２が直列接続される。さらに、２次側直流電圧Ｖｄｃ２の正極と負極との間には第７，第８スイッチングデバイスＴ２３，Ｔ３４も直列接続される。
【0057】
第５，第６スイッチングデバイスＴ２１，Ｔ２２の接続点には、リアクトルＬ３の一端が接続される。第７，第８スイッチングデバイスＴ２３，Ｔ２４の接続点にはリアクトルＬ４の一端が接続される。リアクトルＬ３の他端とリアクトルＬ３の他端との間にはトランスＴｒの２次巻線が接続される。
【0058】
実施形態１～３では、Ｖｄｃ１≧Ｖｄｃ２を想定する。すなわち、直流電圧が大きい方を１次側インバータ（第１インバータ）、小さい方を２次側インバータ（第２インバータ）と定義する。
【0059】
図６では、１次側，２次側インバータとトランスＴｒと間に直列にリアクトルＬ１～Ｌ４を接続しているが、リアクトルＬ１～Ｌ４の代わりにトランスＴｒの漏れインダクタンスとしてもよい。また、リアクトルＬ１～Ｌ４とトランスＴｒの漏れインダクタンスの両方としてもよい。
【0060】
図９に示すように２次側インバータにも出力電圧が零となる期間を設定するが、その位相差指令値θと１次側インバータの出力電圧の第１パルス幅指令値Ｗ１，２次側インバータの出力電圧の第２パルス幅指令値Ｗ２の設定方法を説明する。
【0061】
図１に本実施形態１の制御部のブロック図を示す。本実施形態１の制御部は、乗算器１と、ローパスフィルタ２と、減算器３と、アンプ４と、第１演算部５と、乗算器６，７と、ゲート信号生成部８，９と、を備える。なお、乗算器１と、ローパスフィルタ２と、減算器３と、アンプ４と、でフィードバック制御部１０とする。
【0062】
乗算器１は、２次側直流電圧検出信号Ｖｄｃ２と２次側直流電流検出信号Ｉｄｃ２の積を求め２次側に入力された有効電力を演算する。また、乗算器１では、１次側直流電流Ｉｄｃ１を検出して１次側直流電圧検出信号Ｖｄｃ１と１次側直流電流検出信号Ｉｄｃ１の積から１次側が出力した有効電力を求めてもよい。
【0063】
ローパスフィルタ２は、乗算器１で求めた電力に重畳する基本波の２倍の脈動やノイズを除去する。
【0064】
減算器３は、融通電力指令値Ｐ*と求めた電力（ローパスフィルタ２の出力）との偏差を求める。融通電力指令値Ｐ*にはマイナスの値を設定することもできる。この場合、有効電力は２次側から１次側へ融通される。
【0065】
アンプ４は、偏差を増幅して１次側，２次側インバータ出力電圧の第１位相差θを求める。ここでは、例として比例積分アンプを用いる。
【0066】
このように、フィードバック制御部１０は、融通電力のフィードバック制御に基づいて１次側，２次側インバータの出力電圧の第１位相差θを決定する。本実施形態１では、この第１位相差θを位相差指令値θとする。
【0067】
第１演算部５は、１次側直流電圧検出信号Ｖｄｃ１と２次側直流電圧検出信号Ｖｄｃ２と位相差指令値（第１位相差）θから後述する（８）式に基づいて１次側インバータ出力電圧の第１パルス幅指令値Ｗ１を求める。第１演算部５の処理が本実施形態１の特徴である。
【0068】
乗算器６は、位相差指令値θを０．５倍する。乗算器７は、０．５θを－１倍する。
【0069】
ゲート信号生成部８は、０．５θと第１パルス幅指令値Ｗ１を入力し、１次側インバータのゲート信号を求める。ゲート信号生成部８の出力は、第１～第４スイッチングデバイスＴ１１，Ｔ１２，Ｔ１３，Ｔ１４に入力される。
【0070】
ゲート信号生成部９は、－０．５θと第２パルス幅指令値Ｗ２を入力し、２次側インバータのゲート信号を求める。ゲート信号生成部９の出力は、第５～第８スイッチングデバイスＴ２１，Ｔ２２，Ｔ２３，Ｔ２４に入力される。
【0071】
２次側インバータ出力電圧の第２パルス幅指令値Ｗ２は、例えば０．７～０．９５程度の１に近い固定値とする。または、融通電力指令値Ｐ*が零に近いときは小さく、融通電力指令値Ｐ*が零から離れるほど大きくなる上限を０．７～０．９５程度とした可変値としてもよい。
【0072】
本実施形態１では、インバータ出力電圧の基本波成分に着目し、与えられた第２パルス幅指令値Ｗ２，フィードバック制御により求めた位相差指令値（第１位相差）θに対して、２次側インバータを力率１で運転させるために必要な第１パルス幅指令値Ｗ１を後述する（８）式により求め１次側インバータを駆動することで、リアクトル電流の基本波成分を最小にする。
【0073】
まず、図９に示すパルス幅（第２パルス幅指令値Ｗ２），振幅（２次側直流電圧検出信号Ｖｄｃ２）の矩形波の基本波成分を求める。パルス幅は０＜Ｗ２≦１で定義され、点弧角α２とは、（１）式の関係がある。
【0074】
【数1】
【0075】
２次側インバータ出力電圧Ｖ２の矩形波をフーリエ級数展開すると、（２）式となる。なお、ωは角周波数とする。
【0076】
【数2】
【0077】
よって、２次側インバータ出力電圧Ｖ２の基本波成分の実効値Ｖ２１ｒｍｓは、（３）式となる。
【0078】
【数3】
【0079】
次に、第２パルス幅指令値Ｗ２を決定する。２次側インバータ出力電圧Ｖ２に含まれる高調波成分を低減するためにはＷ２＜１とする必要があり、大きな電力を伝送するためには第１パルス幅指令値Ｗ１をなるべく大きくして２次側インバータ出力電圧Ｖ２の基本波成分の実効値を大きくする必要がある。例えばＷ２＝０．９とすると、２次側インバータ出力電圧Ｖ２の基本波成分の実効値Ｖ２１ｒｍｓは（４）式であり、基本波振幅は１．２％しか低下しない。
【0080】
【数4】
【0081】
同じ電力を伝送する場合、電流増加は１．２％、銅損増加は２．５％程度で済む。一方、３次高調波を見ると２次側インバータ出力電圧Ｖ２の３次高調波の実効値Ｖ２３ｒｍｓは（５）式となり、１０．９％低減できる。
【0082】
【数5】
【0083】
５次高調波ならば２９．３％低減できる。よって、第２パルス幅指令値Ｗ２を少し短くするだけならば銅損にほとんど影響を与えず高周波のトランスＴｒやリアクトルＬ１～Ｌ４への印加電圧の高調波成分を抑え、鉄損を抑制できる。ここでは、第２パルス幅指令値Ｗ２は０．７～０．９５程度の１に近い固定値とする。または、融通電力指令値Ｐ*が零に近いときは小さく、融通電力指令値Ｐ*が零から離れるほど大きくなる上限を０．７～０．９５程度とした可変値としてもよい。
【0084】
今度は、第１パルス幅指令値Ｗ１を求める。２台のインバータ出力電圧の位相差がθのとき、２次側インバータの基本波成分を力率１で運転させるための条件は、（６）式である。
【0085】
【数6】
【0086】
１次側インバータ出力電圧Ｖ１の基本波成分の実効値Ｖ１１ｒｍｓは（７）式に示すように同様に求めることができる。
【0087】
【数7】
【0088】
以上より、第１パルス幅指令値Ｗ１は以下の（８）式で求めることができる。
【0089】
【数8】
【0090】
以上より求めた第１パルス幅指令値Ｗ１をゲート信号生成部８に入力し、１次側インバータから電圧を出力することで、２次側インバータは力率１で運転しリアクトル電流の基本波成分を最小にすることができる。
【0091】
（８）式では、条件によってはｓｉｎ-1を求めることができない場合がある。これは、１次側直流電圧検出信号Ｖｄｃ１が小さすぎ第１パルス幅指令値Ｗ１を１としても２次側インバータを力率１で運転できないことを示している。このような場合ではＷ１＝１とすることで、１次側インバータでできる限り多くの無効電力を負担し、２次側インバータの力率をなるべく１に近づけ、０＜Ｗ１≦１の条件下でリアクトル電流の基本波成分を最小にできる。
【0092】
以上示したように、本実施形態１によれば、直流電圧が小さい方のインバータ出力電圧のパルス幅を小さくした場合でも力率１で運転でき、リアクトル電流を小さく抑え銅損や導通損を低減することができる。
【0093】
また、直流電圧が小さい方のインバータ出力電圧のパルス幅を小さくすることで高周波トランスやリアクトルの鉄損やノイズを抑えることができる。
【0094】
また、（８）式を用いて直流電圧が大きい方のインバータ出力電圧パルス幅を求めるため、無効電力のフィードバック制御が不要となる。これにより、周波数帯域に低い電流検出器を用いることができコストを低減できる。また、制御の安定性が向上する。
【0095】
［実施形態２］
図２に本実施形態２の制御部のブロック図を示す。本実施形態２は実施形態１の制御部に対して、第２演算部１１と、加算器１２が追加されている。
図２に本実施形態２の制御部のブロック図を示す。本実施形態２は実施形態１の制御部に対して、第２演算部１１と、加算器１２が追加されている。
【0096】
第２演算部１１は、第２パルス幅指令値Ｗ２，融通電力指令値Ｐ*，２次側直流電圧検出信号Ｖｄｃ２を入力し、後述する（１０）式に基づいて１次側，２次側インバータ出力電圧の第２位相差θａを求める。
【0097】
加算器１２は、アンプ４の出力（第１位相差）と第２位相差θａを加算し、位相差指令値θとして出力する。本実施系形態２では、フィードバック制御部１０の出力である第１位相差と第２位相差θａとを加算した値を位相差指令値θとする。
【0098】
また、第１演算部５は、第１位相差ではなく第２位相差θａを入力する。そして、第１パルス幅指令値Ｗ１の演算には、後述する（１１）式を用いる。
【0099】
実施形態１では、位相差指令値θをフィードバック制御により得た第１位相差としている。そのため、アンプ４のゲインが高すぎると制御が不安定になる恐れがある。ゲインが低ければ制御は安定するが、応答速度が遅くなり、融通電力指令値Ｐ*が変化してから実際の融通電力が融通電力指令値Ｐ*に等しくなるまで時間がかかるという問題が生じる。
【0100】
本実施形態２では、第２パルス幅指令値Ｗ２と融通電力指令値Ｐ*から必要な第２位相差θａを後述する（１０）式により求め１次側インバータを駆動することで、応答速度を向上させる。２台のインバータ間のリアクタンスをＬとすると、基本波成分によるインバータ間の融通電力Ｐは（９）式で表される。
【0101】
【数9】
【0102】
これは、非特許文献１の（１）式とは異なるが、非特許文献１では高調波も考慮している反面パルス幅の変更に対応できないという違いがある。高調波に起因する誤差は、例えば３次に着目するとフーリエ級数展開結果より３次高調波電圧の振幅は基本波の１／３以下である。電流は、リアクタンスと周波数に反比例するので基本波の１／９以下であるため、電力誤差は１／２７≒３．７％以下と小さい。
【0103】
融通電力指令値Ｐ*の電力融通に必要な第２位相差θａを求める。１次側直流電圧検出信号Ｖｄｃ１は十分大きく２次側インバータを力率１で運転できると仮定して、１次側インバータ出力電圧Ｖ１の基本波成分の実効値Ｖ１１ｒｍｓは（６）式で、２次側インバータ出力電圧Ｖ２の基本波成分の実効値Ｖ２１ｒｍｓは（３）式で表現される。よって、第２位相差θａは融通電力指令値Ｐ*と第２パルス幅指令値Ｗ２を用いて（１０）式で表すことができる。
【0104】
【数10】
【0105】
アンプ４の出力にこの第２位相差θａを加算して位相差指令値θとすることで、応答速度を向上させることができる。アンプ４によるフィードバックは高調波を無視したことによる誤差やリアクトルの誤差、電圧検出の誤差などを補償するため本実施形態２でも併用する。これらの誤差は小さいためアンプ４のゲインは低くてもよく、制御の安定性は向上する。第１パルス幅指令値Ｗ１は、実施形態１と同様に求めることができる。ただし、位相差には第２位相差θａを用いて、（１１）式となる。
【0106】
【数11】
【0107】
実施形態２では、アンプ４の出力を位相差の補正量としたが、電力指令値の補正量として融通電力指令値Ｐ*と加算し（１０）式に代入して位相差指令値θを求めてもよい。アンプ４の入力と出力が同じ電力であり線形の関係にあるため、ゲイン設計が容易になり安定性も向上するという長所が得られる。その反面、応答速度の要求されるフィードバックにおいて（１０）式の演算を行う必要があり、制御基板に要求させる性能が高くなるという短所がある。
【0108】
また、本実施形態２では、第１位相差と第２位相差θａを加算した値と位相差指令値θとしているが、第２位相差θａを位相差指令値θとしてゲート信号生成部８，９でゲート信号を生成した構成も本願発明に含めるものとする。
【0109】
以上示したように、本実施形態２によれば、実施形態１の作用効果に加えて以下の効果が得られる。
【0110】
（１０）式を用いて電力融通に必要な位相差を求めるため、電力指令値を与えてからその通りの融通電力が得られるまでの時間を短くすることができる。そのため、融通電力のフィードバック制御ゲインを下げることができ、制御の安定性が向上する。
【0111】
［実施形態３］
図３に本実施形態３の制御部のブロック図を示す。本実施形態３は実施形態２の制御部に、減算器１３と、リミッタ１４と、第３演算部１５が追加されている。なお、減算器１３とリミッタ１４とでパルス幅指令補正部１６とする。パルス幅指令補正部１６は、第１パルス幅指令値Ｗ１に演算を行い、補正第１パルス幅指令値Ｗ１’を出力する。
図３に本実施形態３の制御部のブロック図を示す。本実施形態３は実施形態２の制御部に、減算器１３と、リミッタ１４と、第３演算部１５が追加されている。なお、減算器１３とリミッタ１４とでパルス幅指令補正部１６とする。パルス幅指令補正部１６は、第１パルス幅指令値Ｗ１に演算を行い、補正第１パルス幅指令値Ｗ１’を出力する。
【0112】
減算器１３は第１パルス幅指令値Ｗ１からβを減算する。リミッタ１４は、減算器１３の出力を上限値で制限し、補正第１パルス幅指令値Ｗ１’を出力する。第３演算部１５は、補正第１パルス幅指令値Ｗ１’と第２パルス幅指令値Ｗ２，融通電力指令値Ｐ*，１次側，２次側直流電圧検出信号Ｖｄｃ１，Ｖｄｃ２から後述する（１２）式に基づいて１次側，２次側インバータ出力電圧の第３位相差θｂを求める。
【0113】
加算器１２は、アンプ４の出力（第１位相差）と第３位相差θｂを加算した値を位相差指令値θとして出力する。以降は実施形態１，２と同様に、０．５θと－０．５θをゲート信号生成部８，９に入力する。１次側のゲート信号生成部８には、第１パルス幅指令値Ｗ１ではなく補正第１パルス幅指令値Ｗ１’を入力する。
【0114】
実施形態１や実施形態２では１次側直流電圧検出信号Ｖｄｃ１と２次側直流電圧検出信号Ｖｄｃ２の差が小さい場合や融通電力指令値Ｐ*が大きい場合などＷ１＝１となることがある。この場合では１次側のインバータ出力電圧高調波を低減できないため、鉄損やノイズの低減効果が小さくなってしまう。
【0115】
ここで第１パルス幅指令値Ｗ１に制限を設けることもできるが、第１パルス幅指令値Ｗ１を減少させると基本波成分の実効値Ｖ１１ｒｍｓも小さくなり、（９）式より融通電力が減少してしまう。フィードバック制御があるため指令値通りの電力融通を行うことはできるが、偏差が小さくなるまでに時間がかかってしまう。
【0116】
本実施形態３では、（１１）式によって得られた第１パルス幅指令値Ｗ１が例えば０．７～０．９５程度以下となるよう上限を設定し、第１パルス幅指令値Ｗ１から新しい補正第１パルス幅指令値Ｗ１’を得る。補正第１パルス幅指令値Ｗ１’を（７）式,（９）式に代入し、融通電力指令値Ｐ*の電力融通に必要な第３位相差θｂを（１２）式により求める。
【0117】
【数12】
【0118】
得られた第３位相差θｂをアンプ４の出力（第１位相差）に加算して位相差指令値θとする。また、１次側のゲート信号生成部８には第１パルス幅指令値Ｗ１ではなく補正第１パルス幅指令値Ｗ１’を入力する。
【0119】
β＝０かつ第１パルス幅指令値Ｗ１が上限よりも小さくＷ１’＝Ｗ１となった場合は、（１０）式と（１２）式の演算結果は一致しθａ＝θｂとなる。そのためＷ１’=Ｗ１ならば（１２）式の演算を省略することで、ＣＰＵやＦＰＧＡ等の負担を低減することができる。図３ではＷ１’＝Ｗ１においても（１２）式の演算を行うが動作に支障はなく、（１２）式の演算を実施するか否かの判断が不要になるので制御ブロックを簡略化できる。
【0120】
補正第１パルス幅指令値Ｗ１’を求める際には他の演算を行ってもよい。演算の例としては、小さな値βを設定して第１パルス幅指令値Ｗ１をβだけ小さくする。第１パルス幅指令値Ｗ１を少し小さくすると２次側インバータは力率が少しだけ小さくなり、遅れ力率で運転する。
【0121】
これにより２次側インバータはソフトスイッチングに成功しやすくなり、特にＳｉ（ケイ素）を用いたスイッチングデバイスを適用した場合において効率を向上できる。または第１パルス幅指令値Ｗ１（Ｗ１ｅ）を以下の（１３）式で求めると、１次側インバータ出力電圧Ｖ１の基本波成分の実効値Ｖ１１ｒｍｓと２次側インバータ出力電圧Ｖ２の基本波成分の実効値Ｖ２１ｒｍｓが等しくなり各インバータの出力する無効電力は等しくなる。
【0122】
【数13】
【0123】
これに対し、０～１の範囲内で定めた係数γを用意して（１４）式とすることで、２次側インバータの遅れ無効電力の分担は半分以下となる。
【0124】
【数14】
【0125】
以上示したように、本実施形態３によれば、実施形態２の作用効果に加えて以下の効果が得られる。
【0126】
直流電圧が大きい方のインバータ出力電圧のパルス幅を必ず設定した値以下に制限できるため、特定の条件下で鉄損やノイズの低減効果が低下してしまう事態を避けることができる。
【0127】
また、直流電圧が小さい方のインバータの力率を少しだけ小さくし遅れ力率で運転できるため、ソフトスイッチングに成功しやすくなりスイッチング損失を低減できる。
【0128】
また、直流電圧が大きい方のインバータ出力電圧のパルス幅を操作した場合でも、（１２）式により位相差を演算し直すことで指令値通りの電力融通を行うことができ、応答時間を短縮できる。
【0129】
［実施形態４］
実施形態４，５では、Ｖｄｃ１とＶｄｃ２の大小関係の制約はない。
実施形態４，５では、Ｖｄｃ１とＶｄｃ２の大小関係の制約はない。
【0130】
【0131】
実施形態３ではＷ１’を補正第１パルス幅指令値と定義してしたが、本実施形態４ではＷ１’を第１パルス幅指令値と定義する。また、第１パルス幅指令値Ｗ１’は、例えば０．７～０．９５程度の１に近い固定値とする。または、融通電力指令値Ｐ*が零に近いときは小さく、融通電力指令値Ｐ*が零から離れるほど大きくなる上限を０．７～０．９５程度とした可変値としてもよい。また、第２パルス幅指令値Ｗ２に等しくしてもよい。
【0132】
第３演算部１５は、第１パルス幅指令値Ｗ１’，パルス幅指令値Ｗ２，融通電力指令値Ｐ*，１次側直流電圧検出信号Ｖｄｃ１，２次側直流電圧検出信号Ｖｄｃ２から（１２）式に基づいて各インバータ出力電圧の第３位相差θｂを求める。ただし、（１２）式においてＷ１’=Ｗ２とする。
【0133】
実施形態１～３ではＶｄｃ１≧Ｖｄｃ２を想定した。Ｖｄｃ１＜Ｖｄｃ２となった場合でも、直流電圧の大きい方を１次側、小さい方を２次側と見なして（８）式，（１０）式～（１２）式に入力する１次側直流電圧検出信号Ｖｄｃ１と２次側直流電圧検出信号Ｖｄｃ２を入れ替え、ゲート信号生成部８，９に入力する第１パルス幅指令値Ｗ１（実施形態３では補正第１パルス幅指令値Ｗ１’），第２パルス幅指令値Ｗ２を入れ替えればＤＡＢを動作させることができる。
【0134】
本実施形態４では、常に１次側直流電圧検出信号Ｖｄｃ１と２次側直流電圧検出信号Ｖｄｃ２がだいたい等しくなる条件への適用を想定し、切り替えを不要とした方式である。
【0135】
実施形態３ならば第１パルス幅指令値Ｗ１に上限が設定され補正第１パルス幅指令値Ｗ１’が求められるが、その上限の設計値が第２パルス幅指令値Ｗ２に等しければＷ１’≒Ｗ２となる。（１１）式より、Ｖｄｃ１≒Ｖｄｃ２においてθａ≒０ならばＷ１≒Ｗ２，第２位相差θａの絶対値が大きければ第１パルス幅指令値Ｗ１は増加し１に近づく。
【0136】
そこで、本実施形態４ではそれぞれの第１パルス幅指令値Ｗ１’，第２パルス幅指令値Ｗ２をあらかじめ定めた値とする。第１パルス幅指令値Ｗ１’は第２パルス幅指令値Ｗ２と同じ方法で設定する。すなわち、０．７～０．９５程度の１に近い固定値、または融通電力指令値Ｐ*が零に近いときは小さく融通電力指令値Ｐ*が零から離れるほど大きくなる上限を０．７～０．９５程度とした可変値としてもよい。Ｗ１’=Ｗ２としてもよい。
【0137】
この条件においても、電力融通に必要な第３位相差θｂは（１２）式により求めることができ、応答時間を短縮することができる。Ｗ１’=Ｗ２とすれば直流電圧の大きい方のインバータが遅れ無効電力を多く分担するため（直流電圧が小さい方のインバータがトランスに供給される無効電力を分担する割合を半分以下にするため）、リアクトル電流の基本波成分は最小とはならないが最小に近づけることができる。
【0138】
以上示したように、本実施形態４によれば、両方の直流電圧がだいたい等しい場合において、両方のインバータ出力電圧のパルス幅を小さくすることで高周波トランスやリアクトルの鉄損やノイズを抑えることができる。
【0139】
また、直流電圧の大小関係によって演算式やゲート信号生成部８，９に入力する信号を切り替える必要がなくなるため、動作が安定しやすくなり、高周波トランスの磁気飽和の恐れを低減することができる。
【0140】
また、両方のインバータが遅れ力率で運転するため、ソフトスイッチングに成功しやすくなりスイッチング損失を低減できる。
【0141】
また、直流電圧の大きい方のインバータが遅れ無効電力を多く分担するため、リアクトル電流も最小とはならないが低減でき、銅損・導通損失を抑制できる。
【0142】
［実施形態５］
図５に本実施形態５の制御部のブロック図を示す。本実施形態５は、実施形態３の制御部に対して、比較器１７と、スイッチ１８ａ，１８ｂと、減算器１９と、絶対値演算器２０と、比較器２１と、スイッチ２２と、スイッチ２３ａ，２３ｂと、を追加する。
図５に本実施形態５の制御部のブロック図を示す。本実施形態５は、実施形態３の制御部に対して、比較器１７と、スイッチ１８ａ，１８ｂと、減算器１９と、絶対値演算器２０と、比較器２１と、スイッチ２２と、スイッチ２３ａ，２３ｂと、を追加する。
【0143】
比較器１７は、１次側直流電圧検出信号Ｖｄｃ１と２次側直流電圧検出信号Ｖｄｃ２の大小関係を出力する。スイッチ１８ａ，１８ｂは、Ｖｄｃ１＞Ｖｄｃ２ならば（１０）式，（１１）式，（１２）式に代入する１次側直流電圧検出信号Ｖｄｃ１と２次側直流電圧検出信号Ｖｄｃ２をそのままとし、Ｖｄｃ１＜Ｖｄｃ２ならば（１０）式（１１）式，（１２）式に代入する１次側直流電圧検出信号Ｖｄｃ１と２次側直流電圧検出信号Ｖｄｃ２を入れ替える。
【0144】
減算器１９は、１次側直流電圧検出信号Ｖｄｃ１と２次側直流電圧検出信号Ｖｄｃ２の差を求める。絶対値演算器２０は、差の絶対値を求める。比較器２１は、絶対値と閾値Ｖｔｈとの大小関係を求める。この閾値Ｖｔｈは、前回の比較結果に応じて値を変化させるヒステリシス特性を持たせてもよい。
【0145】
スイッチ２２は、絶対値｜Ｖｄｃ１－Ｖｄｃ２｜が閾値Ｖｔｈよりも大きければ、補正第１パルス幅指令値Ｗ１’を出力し、絶対値｜Ｖｄｃ１－Ｖｄｃ２｜が閾値Ｖｔｈ以下であれば、第２パルス幅指令値Ｗ２を出力する。
【0146】
第３演算部１５は、絶対値｜Ｖｄｃ１－Ｖｄｃ２｜が閾値Ｖｔｈよりも大きければ、補正第１パルス幅指令値Ｗ１’をそのまま（１２）式に代入し、絶対値｜Ｖｄｃ１－Ｖｄｃ２｜が閾値Ｖｔｈ以下であれば、（１２）式において補正第１パルス幅指令値Ｗ１’の代わりに第２パルス幅指令値Ｗ２を代入して第３位相差θｂを算出する。
【0147】
スイッチ２３ａ，２３ｂは、Ｖｄｃ１＞Ｖｄｃ２ならばゲート信号生成部８，９に入力する補正第１パルス幅指令値Ｗ１’，第２パルス幅指令値Ｗ２をそのままとし、Ｖｄｃ１＜Ｖｄｃ２ならばゲート信号生成部８，９に入力する補正第１パルス幅指令値Ｗ１’，第２パルス幅指令値Ｗ２を入れ替える。
【0148】
本実施形態５は、Ｖｄｃ１≒Ｖｄｃ２の場合は実施形態４で運転し、１次側直流電圧検出信号Ｖｄｃ１と２次側直流電圧検出信号Ｖｄｃ２の差が閾値Ｖｔｈを超えているときは実施形態３で運転する。また、本実施形態５ではＶｄｃ１＜Ｖｄｃ２でも実施形態３を用いて運転できるようにした。
【0149】
すなわち、Ｖｄｃ１＜Ｖｄｃ２においては（１０）式～（１２）式に入力する１次側直流電圧検出信号Ｖｄｃ１と２次側直流電圧検出信号Ｖｄｃ２を入れ替え、ゲート信号生成部８，９に入力する補正第１パルス幅指令値Ｗ１’，第２パルス幅指令値Ｗ２を入れ替える機能を持たせている。
【0150】
このため、本実施形態５は直流電圧の大小関係の制限を受けずに適用することができる。ただし、Ｖｄｃ１≒Ｖｄｃ２では簡略化して両方の出力電圧パルス幅を等しく第２パルス幅指令値Ｗ２にした。運転モードを切り替えるための閾値Ｖｔｈは、切り替え頻度を下げるため前回の比較結果に応じて値を変化させるヒステリシス特性を持たせてもよい。
【0151】
以上示したように、本実施形態５によれば、直流電圧の差が大きいときは実施形態３の、小さいときは実施形態４の効果を得られる。また、直流電圧の大小関係が反転しても適用することができる。
【0152】
以上、本発明において、記載された具体例に対してのみ詳細に説明したが、本発明の技術思想の範囲で多彩な変形および修正が可能であることは、当業者にとって明白なことであり、このような変形および修正が特許請求の範囲に属することは当然のことである。
【符号の説明】
【0153】
１，６，７…乗算器
２…ローパスフィルタ
３，１３，１９…減算器
４…アンプ
５…第１演算部
８，９…ゲート信号生成部
１０…フィードバック制御部
１１…第２演算部
１２…加算器
１４…リミッタ
１５…第３演算器
１６…パルス幅指令補正部
１７，２１…比較器
１８ａ，１８ｂ，２２，２３ａ，２３…スイッチ
２０…絶対値演算器
２…ローパスフィルタ
３，１３，１９…減算器
４…アンプ
５…第１演算部
８，９…ゲート信号生成部
１０…フィードバック制御部
１１…第２演算部
１２…加算器
１４…リミッタ
１５…第３演算器
１６…パルス幅指令補正部
１７，２１…比較器
１８ａ，１８ｂ，２２，２３ａ，２３…スイッチ
２０…絶対値演算器
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】