特許 7509652 積層電子部品

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-06-24

(45)【発行日】2024-07-02

(54)【発明の名称】積層電子部品

(51)【国際特許分類】

   H01F 17/00 20060101AFI20240625BHJP

   H01F 27/00 20060101ALI20240625BHJP

   H01G 4/40 20060101ALI20240625BHJP

   H01F 27/28 20060101ALI20240625BHJP

【ＦＩ】

H01F17/00 D

H01F27/00 S

H01G4/40 321A

H01F27/28 104

【請求項の数】 10

(21)【出願番号】P 2020177747

(22)【出願日】2020-10-23

(65)【公開番号】P2022068922

(43)【公開日】2022-05-11

【審査請求日】2023-10-03

(73)【特許権者】

【識別番号】000204284

【氏名又は名称】太陽誘電株式会社

(74)【代理人】

【識別番号】110004370

【氏名又は名称】弁理士法人片山特許事務所

(72)【発明者】

【氏名】竹内 普乙

【審査官】古河 雅輝

(56)【参考文献】

【文献】特開２０１０－１９２８８９（ＪＰ，Ａ）

【文献】国際公開第２０１８／０３０１９４（ＷＯ，Ａ１）

【文献】特表２０２０－５１４９６０（ＪＰ，Ａ）

【文献】特開平１１－１８６０３８（ＪＰ，Ａ）

【文献】特開２００３－２５７７４０（ＪＰ，Ａ）

【文献】国際公開第２０１０／０８２５７９（ＷＯ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｆ １７／００ －２１／１２

Ｈ０１Ｆ ２７／００

Ｈ０１Ｆ ２７／０２

Ｈ０１Ｆ ２７／０６

Ｈ０１Ｆ ２７／０８

Ｈ０１Ｆ ２７／２３

Ｈ０１Ｆ ２７／２６ －２７／３０

Ｈ０１Ｆ ２７／３２

Ｈ０１Ｆ ２７／３６

Ｈ０１Ｆ ２７／４２

Ｈ０１Ｆ ３８／４２

Ｈ０１Ｇ ４／００ － ４／１０

Ｈ０１Ｇ ４／１４ － ４／２２

Ｈ０１Ｇ ４／２２４

Ｈ０１Ｇ ４／２５５－ ４／４０

Ｈ０１Ｇ １３／００ －１７／００

(57)【特許請求の範囲】

【請求項1】

複数の誘電体層が積層方向に積層される積層体と、
前記複数の誘電体層に前記積層方向から見て重なって設けられる複数の導体層を含み、前記複数の導体層は前記積層方向において両側に位置する２つの外側導体層と前記２つの外側導体層に挟まれる１つ以上の中間導体層とを含み、前記１つ以上の中間導体層のうち少なくとも１つの中間導体層の幅方向における端から幅寸法の１／１０離れた位置での厚みは、前記２つの外側導体層のそれぞれにおいて幅方向における端から幅寸法の１／１０離れた位置での厚みよりも大きいインダクタと、を備える積層電子部品。

【請求項2】

前記２つの外側導体層及び前記１つ以上の中間導体層の前記積層方向の間隔は、前記２つの外側導体層及び前記１つ以上の中間導体層の幅寸法よりも小さい、請求項１に記載の積層電子部品。

【請求項3】

前記少なくとも１つの中間導体層は、幅方向における中央での厚みに対する幅方向における端から幅寸法の１／１０離れた位置での前記厚みの割合が６０％以上である、請求項１または２に記載の積層電子部品。

【請求項4】

前記少なくとも１つの中間導体層は、角部が湾曲又は傾斜する略矩形の断面形状を有する、請求項１から３のいずれか一項に記載の積層電子部品。

【請求項5】

前記１つ以上の中間導体層は全て、前記２つの外側導体層に比べて、幅方向における端から幅寸法の１／１０離れた位置での前記厚みが大きい、請求項１から４のいずれか一項に記載の積層電子部品。

【請求項6】

前記少なくとも１つの中間導体層は、前記２つの外側導体層に比べて、幅方向における端から幅寸法の１／１０離れた位置での前記厚みが１．５倍以上大きい、請求項１から５のいずれか一項に記載の積層電子部品。

【請求項7】

前記インダクタは、前記複数の導体層を含み且つ前記積層方向に伸びるコイル軸の周りを周回するコイル導体を有する、請求項１から６のいずれか一項に記載の積層電子部品。

【請求項8】

前記積層体内に設けられるコンデンサを備える、請求項１から７のいずれか一項に記載の積層電子部品。

【請求項9】

前記インダクタと前記コンデンサを含むフィルタを備える、請求項８に記載の積層電子部品。

【請求項10】

前記フィルタを含むマルチプレクサを備える、請求項９に記載の積層電子部品。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、積層電子部品に関する。

【背景技術】

【0002】

スマートフォン又は携帯電話等の無線通信端末には、不要な妨害波を除去するフィルタ及びダイプレクサ等のマルチプレクサが用いられている。フィルタ及びマルチプレクサとして、複数の誘電体層が積層され、インダクタ及びコンデンサが設けられた積層体を用いることが知られている。インダクタのインダクタンス値を維持しつつＱ値を高めるために、コイルの導体幅及び導体幅に対する厚みの比（アスペクト比）を所定範囲内にすることが知られている（例えば、特許文献１）。アスペクト比の高い導体パターンを形成するために、転写法を用いて導体パターンを形成することが知られている（例えば、特許文献２）。

【先行技術文献】

【特許文献】

【0003】

【文献】特開２００１－９３７３４号公報

【文献】特開２００５－３０２８４４号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

インダクタを構成する導体層の断面形状が略矩形状になるように製造しようとすると、製造コストが高くなってしまう。例えば、転写法を用いて導体層を形成することで断面形状を略矩形状にできるが、製造工数が多くなるため製造コストが高くなってしまう。一方、製造コストを低く抑えて導体層を形成しようとすると、断面形状が略矩形状になり難く、Ｑ値が低くなってしまうことがある。例えば、印刷法を用いて導体層を形成すると、製造コストを低く抑えることができるが、断面形状が略矩形状になり難く、Ｑ値が低くなってしまうことがある。

【0005】

本発明は、上記課題に鑑みなされたものであり、Ｑ値を高くすることを目的とする。

【課題を解決するための手段】

【0006】

本発明は、複数の誘電体層が積層方向に積層される積層体と、前記複数の誘電体層に前記積層方向から見て重なって設けられる複数の導体層を含み、前記複数の導体層は前記積層方向において両側に位置する２つの外側導体層と前記２つの外側導体層に挟まれる１つ以上の中間導体層とを含み、前記１つ以上の中間導体層のうち少なくとも１つの中間導体層の幅方向における端から幅寸法の１／１０離れた位置での厚みは、前記２つの外側導体層のそれぞれにおいて幅方向における端から幅寸法の１／１０離れた位置での厚みよりも大きいインダクタと、を備える積層電子部品である。

【0007】

上記構成において、前記２つの外側導体層及び前記１つ以上の中間導体層の前記積層方向の間隔は、前記２つの外側導体層及び前記１つ以上の中間導体層の幅寸法よりも小さい構成とすることができる。

【0008】

上記構成において、前記少なくとも１つの中間導体層は、幅方向における中央での厚みに対する幅方向における端から幅寸法の１／１０離れた位置での前記厚みの割合が６０％以上である構成とすることができる。

【0009】

上記構成において、前記少なくとも１つの中間導体層は、角部が湾曲又は傾斜する略矩形の断面形状を有する構成とすることができる。

【0010】

上記構成において、前記１つ以上の中間導体層は全て、前記２つの外側導体層に比べて、幅方向における端から幅寸法の１／１０離れた位置での前記厚みが大きい構成とすることができる。

【0011】

上記構成において、前記少なくとも１つの中間導体層は、前記２つの外側導体層に比べて、幅方向における端から幅寸法の１／１０離れた位置での前記厚みが１．５倍以上大きい構成とすることができる。

【0012】

上記構成において、前記インダクタは、前記複数の導体層を含み且つ前記積層方向に伸びるコイル軸の周りを周回するコイル導体を有する構成とすることができる。

【0013】

上記構成において、前記積層体内に設けられるコンデンサを備える構成とすることができる。

【0014】

上記構成において、前記インダクタと前記コンデンサを含むフィルタを備える構成とすることができる。

【0015】

上記構成において、前記フィルタを含むマルチプレクサを備える構成とすることができる。

【発明の効果】

【0016】

本発明によれば、高いＱ値を得ることができる。

【図面の簡単な説明】

【0017】

【図1】図１は、実施例１に係る積層電子部品の断面図である。

【図2】図２は、実施例１におけるインダクタの分解斜視図である。

【図3】図３は、図２のＡ－Ａ間の断面図である。

【図4】図４は、実施例１に係る積層電子部品の製造方法を示すフローチャートである。

【図5】図５（ａ）から図５（ｃ）は、シミュレーションに用いたインダクタモデルの断面図である。

【図6】図６は、Ｑ値のシミュレーション結果である。

【図7】図７（ａ）から図７（ｃ）は、導体層を流れる電流について示す断面図である。

【図8】図８（ａ）から図８（ｆ）は、導体層の他の例を示す断面図である。

【図9】図９は、導体層の間隔とＱ値の改善量との関係のシミュレーション結果である。

【図10】図１０は、導体層の端部の厚みを変化させることについて説明する断面図である。

【図11】図１１は、導体層の端部の厚みに対するＱ値の変化のシミュレーション結果である。

【図12】図１２は、実施例２におけるインダクタの断面図である。

【図13】図１３は、実施例３におけるインダクタの断面図である。

【図14】図１４は、実施例４に係るフィルタの回路図である。

【図15】図１５は、実施例５に係るトリプレクサのブロック図である。

【発明を実施するための形態】

【0018】

以下、図面を参照し、本発明の実施例について説明する。

【実施例1】

【0019】

図１は、実施例１に係る積層電子部品の断面図である。複数の誘電体層１１の積層方向をＺ方向、積層体１０の平面形状の略矩形の短辺方向及び長辺方向をそれぞれＸ方向及びＹ方向とする。図１はＸＺ平面の断面図に相当する。図１に示すように、積層電子部品１００は、積層体１０と、積層体１０内に設けられたインダクタ２０及びコンデンサ４０と、を有する。積層体１０の－Ｚ側の表面は下面１２であり、＋Ｚ側の表面は上面１３である。積層体１０は複数の誘電体層１１を有する。インダクタ２０は積層体１０内に設けられたコイル導体２１を有する。コイル導体２１は複数の誘電体層１１に設けられた平坦な導体パターンである導体層２２を含む。コイル導体２１はＺ方向に伸びるコイル軸２５の周りを周回している。コンデンサ４０は積層体１０内に設けられたコンデンサ電極４１を有する。積層体１０の下面１２にはインダクタ２０及び／又はコンデンサ４０に接続される端子５０が設けられている。端子５０は端子電極５１とめっき層５２を含む。

【0020】

インダクタ２０は積層体１０内の＋Ｚ側（上面１３側）の領域１４に設けられ、コンデンサ４０は積層体１０内の－Ｚ側（下面１２側）の領域１５に設けられている。このように、インダクタ２０を領域１４に設けるのは、積層体１０の下面１２を実装基板に実装したときに、インダクタ２０を実装基板から遠ざけることにより、実装基板内の導電体に起因した渦電流損を抑制するためである。なお、インダクタ２０は積層体１０内の－Ｚ側の領域に設けられ、コンデンサ４０は積層体１０内の＋Ｚ側の領域に設けられる場合でもよい。

【0021】

誘電体層１１は、セラミック材料からなり、主成分として例えばシリコン（Ｓｉ）、カルシウム（Ｃａ）、及びマグネシウム（Ｍｇ）の酸化物（例えばディオプサイド結晶であるＣａＭｇＳｉ_２Ｏ_６）を含む。誘電体層１１の主成分は、Ｓｉ、Ｃａ、及び／又はＭｇ以外の酸化物でもよい。更に、誘電体層１１は、絶縁体材料としてチタン（Ｔｉ）、ジルコニウム（Ｚｒ）、及びアルミニウム（Ａｌ）の少なくとも１つの酸化物を含んでもよい。なお、誘電体層１１は、セラミック材料以外からなる場合でもよく、例えば樹脂材料又はガラス材料からなる場合でもよい。

【0022】

図２は、実施例１におけるインダクタの分解斜視図である。図３は、図２のＡ－Ａ間の断面図である。図３において、電流が流れる方向（通電方向）を矢印で示している。図２に示すように、コイル導体２１は、導体層２２ａ～２２ｃとビア配線２６ａ～２６ｄとを含む。導体層２２ａは誘電体層１１ａに設けられ、導体層２２ｂは誘電体層１１ａと誘電体層１１ｃに挟まれた誘電体層１１ｂに設けられ、導体層２２ｃは誘電体層１１ｃに設けられている。誘電体層１１ａ及び１１ｃは、コイル導体２１が設けられた誘電体層のうちＺ方向において両側に位置する誘電体層である。導体層２２ａ～２２ｃはＺ方向から見て重なっている。例えば、導体層２２ａ～２２ｃはＺ方向から見て互いに導体幅の半分以上が重なっている。導体層２２ａ～２２ｃはＺ方向から見て互いに導体幅の２／３以上が重なっている場合でもよいし、３／４以上が重なっている場合でもよいし、４／５以上が重なっている場合でもよい。

【0023】

導体層２２ａの一端はビア配線２６ａを介してコンデンサ４０又は端子５０に接続されている。導体層２２ａの他端は誘電体層１１ａを貫通するビア配線２６ｂを介して導体層２２ｂの一端に接続されている。導体層２２ｂの他端は誘電体層１１ｂを貫通するビア配線２６ｃを介して導体層２２ｃの一端に接続されている。導体層２２ｃの他端はビア配線２６ｄを介してコンデンサ４０又は端子５０に接続されている。例えば、ビア配線２６ａから導体層２２ａ～２２ｃに電流が供給され、導体層２２ａ～２２ｃを流れた電流はビア配線２６ｄから外部に流れる。

【0024】

導体層２２ａ～２２ｃ及びビア配線２６ａ～２６ｄは、例えば銀（Ａｇ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、金（Ａｕ）、Ａｕ－Ｐｄ合金、又はＡｇ－Ｐｔ合金を主成分とする金属層である。なお、コンデンサ電極４１及び端子電極５１もこれらの金属又は合金を主成分とする金属層である。

【0025】

図３に示すように、導体層２２ａ～２２ｃの電流が流れる方向（通電方向）に直交する断面は、Ｚ方向の厚みとＺ方向に直交する方向（例えばＹ方向）の幅とを有する。以下において、導体層２２ａ～２２ｃの幅及び厚みは、電流が流れる方向に直交する断面における幅及び厚みである。導体層２２ａと２２ｃは略同じ断面形状を有し、導体層２２ｂは導体層２２ａ及び２２ｃとは異なる断面形状を有する。導体層２２ｂの断面は例えば略矩形状をしている。導体層２２ａ及び２２ｃの断面はＹ方向における端部の厚みが中央部に比べて小さくなった形状をしている。例えば、導体層２２ａ及び２２ｃの断面は、上辺と下辺が略直線で、上辺と下辺を結ぶ側辺がくの字状に折れ曲がった形状をしている。

【0026】

導体層２２ａの幅寸法をＷ１、導体層２２ｂの幅寸法をＷ２、導体層２２ｃの幅寸法をＷ３とする。幅寸法は導体層の幅方向における一方の先端から他方の先端までの長さである。導体層２２ａの幅方向における中央での厚み寸法をＴ１、導体層２２ｂの幅方向における中央での厚み寸法をＴ２、導体層２２ｃの幅方向における中央での厚み寸法をＴ３とする。導体層２２ａにおいて、幅方向における端から幅寸法Ｗ１を１／１０倍した長さＷ１／１０だけ離れた箇所での厚み寸法をｔ１とする。導体層２２ｂにおいて、幅方向における端から幅寸法Ｗ２を１／１０倍した長さＷ２／１０だけ離れた箇所での厚み寸法をｔ２とする。導体層２２ｃにおいて、幅方向における端から幅寸法Ｗ３を１／１０倍した長さＷ３／１０だけ離れた箇所での厚み寸法をｔ３とする。

【0027】

導体層２２ａ～２２ｃの幅寸法Ｗ１～Ｗ３は例えば１０μｍ以上４００μｍ以下である。導体層２２ａ～２２ｃの幅寸法Ｗ１～Ｗ３は例えば略同じ大きさである。導体層２２ａ～２２ｃの厚み寸法Ｔ１～Ｔ３は例えば３μｍ以上３０μｍ以下である。導体層２２ａ～２２ｃの厚み寸法Ｔ１～Ｔ３は例えば略同じ大きさである。略同じ大きさとは製造誤差程度の差を含む。導体層２２ａ及び２２ｃの断面は端部の厚みが中央部の厚みに比べて小さくなった形状をし、導体層２２ｂの断面は略矩形状をしていることから、導体層２２ｂの厚み寸法ｔ２は導体層２２ａの厚み寸法ｔ１及び導体層２２ｃの厚み寸法ｔ３よりも大きい。

【0028】

［製造方法］
図４は、実施例１に係る積層電子部品の製造方法を示すフローチャートである。図４に示すように、シート状をした誘電体シートを複数枚形成する（ステップＳ１０）。その後、各誘電体シートを貫通するビア配線を形成する（ステップＳ１２）。例えば、各誘電体シートを貫通するビアホールをレーザ光照射により形成した後、スキージ法等を用いてビアホール内にビア配線を形成する。ビア配線は、図２に示したビア配線２６ａ～２６ｄの他に、コンデンサ電極４１に接続するビア配線（不図示）等も含む。

【0029】

ステップＳ１２の後、各誘電体シートの表面に導体パターンを形成する（ステップＳ１４）。導体パターンは、コイル導体２１に含まれる導体層２２ａ～２２ｃとコンデンサ電極４１と端子電極５１とを含む。導体層２２ａ及び２２ｃはスクリーン印刷等の印刷法を用いて形成し、導体層２２ｂは凹版転写法等の転写法を用いて形成する。このように、導体層２２ａ及び２２ｃを印刷法によって形成し、導体層２２ｂを転写法によって形成することで、導体層２２ａ～２２ｃは図３で説明したような断面形状となる。なお、導体層２２ａ～２２ｃが図３で説明した断面形状となればその他の方法で形成してもよい。コンデンサ電極４１及び端子電極５１は印刷法及び転写法のどちらで形成してもよいが、製造コストの点からは印刷法を用いて形成することが好ましく、断面形状の点からは転写法を用いて形成することが好ましい。

【0030】

ステップＳ１４の後、複数の誘電体シートを積層して積層体を形成する（ステップＳ１６）。誘電体シートの積層には例えば熱加圧又は接着剤を用いる。その後、積層した誘電体シートを個片化し、個片化したチップ毎に積層体を焼成する（ステップＳ１８）。焼成温度は例えば７００℃以上である。これにより、焼結体となった複数の誘電体層１１を有する積層体１０が得られる。ステップＳ１８の後、めっき法を用いて端子電極５１にめっき層５２を形成する（ステップＳ２０）。めっき層５２の形成には例えばバレルめっき法を用いる。これにより、端子電極５１とめっき層５２を含む端子５０が形成される。

【0031】

［シミュレーション１］
図５（ａ）から図５（ｃ）に示すインダクタモデルを用いてＱ値をシミュレーションした。図５（ａ）から図５（ｃ）は、シミュレーションに用いたインダクタモデルの断面図である。図５（ａ）から図５（ｃ）では、通電方向を矢印で示している。図５（ａ）に示すように、第１インダクタモデル５００は、実施例１におけるインダクタに相当するモデルであり、コイル軸５の周りを周回するコイル導体６は導体層２ａ～２ｃを含む。誘電体層１ａに設けられた導体層２ａの断面と誘電体層１ｃに設けられた導体層２ｃの断面とは同じ形状であり、上辺と下辺が直線で側辺がくの字状に折れ曲がった形状をしている。すなわち、導体層２ａ及び２ｃの断面は、端部の厚みが中央部に比べて小さくなっている。誘電体層１ｂに設けられた導体層２ｂの断面は長方形状をしている。これにより、導体層２ｂの幅方向における端から幅寸法Ｗの１／１０倍した長さＷ／１０だけ離れた箇所での厚み寸法ｔ２は、導体層２ａ及び２ｃの幅方向における端から幅寸法Ｗを１／１０倍した長さＷ／１０だけ離れた箇所での厚み寸法ｔ１及びｔ３よりも大きくなっている。

【0032】

図５（ｂ）に示すように、第２インダクタモデル６００は、比較例であり、導体層２ａの断面は長方形状をし、導体層２ｂ及び２ｃの断面は同じ形状で上辺と下辺が直線で側辺がくの字状に折れ曲がった形状をしている。これにより、導体層２ａの幅方向における端から幅寸法Ｗを１／１０倍した長さＷ／１０だけ離れた箇所での厚み寸法ｔ１は、導体層２ｂ及び２ｃの幅方向における端から幅寸法Ｗを１／１０倍した長さＷ／１０だけ離れた箇所での厚み寸法ｔ２及びｔ３よりも大きくなっている。図５（ｃ）のように、第３インダクタモデル７００は、比較例であり、導体層２ａ～２ｃの全ての断面は同じ形状で上辺と下辺が直線で側辺がくの字状に折れ曲がった形状をしている。

【0033】

シミュレーション条件は以下とした。
誘電体層１ａ～１ｃ：ディオプサイド
誘電体層１ａ～１ｃの誘電率：１０Ｆ／ｍ
導体層２ａ～２ｃ：銀
インダクタンス値：４ｎＨ
導体層２ａ～２ｃの幅寸法Ｗ：５０μｍ
導体層２ａ～２ｃの薄膜部の長さ寸法Ｌ１及びＬ２：１０μｍ
導体層２ａ～２ｃの厚み寸法Ｔ：１０μｍ
導体層２ａ～２ｃの間隔Ｉ：１５μｍ

【0034】

図６は、Ｑ値のシミュレーション結果である。図６に示すように、第２インダクタモデル６００は第３インダクタモデル７００よりもＱ値が高くなり、第１インダクタモデル５００は第２インダクタモデル６００及び第３インダクタモデル７００よりもＱ値が高くなった。第１インダクタモデル５００のＱ値が高くなった理由は以下のように考えられる。

【0035】

図７（ａ）から図７（ｃ）は、導体層を流れる電流について示す断面図である。図７（ａ）から図７（ｃ）では、電流が多く流れる領域３を細かいハッチングで表し、電流があまり流れない領域４を粗いハッチングで表している。図７（ａ）から図７（ｃ）に示すように、導体層２ａ～２ｃに高周波電流（例えば１ＧＨｚ以上）が流れると、表皮効果によって、電流は導体層２ａ～２ｃの表面に集中して流れ、導体層２ａ～２ｃの中心部分はあまり電流が流れなくなる。更に、導体層２ａ～２ｃが近接している場合、近接効果によって、電流は導体層２ａ～２ｃが互いに近接している領域には電流があまり流れなくなる。このような表皮効果及び近接効果から、電流が多く流れる領域３は図７（ａ）から図７（ｃ）に示すような領域となる。

【0036】

図７（ｂ）のように、第２インダクタモデル６００では導体層２ａの断面形状は長方形状で、図７（ｃ）のように、第３インダクタモデル７００では導体層２ａの断面形状は端部の厚みが中央部よりも小さい形状である。このため、第２インダクタモデル６００の導体層２ａは第３インダクタモデル７００の導体層２ａに比べて電流が多く流れる領域３が大きくなり、その結果、直流抵抗が小さくなる。このため、第２インダクタモデル６００は第３インダクタモデル７００に比べてＱ値が高くなったと考えられる。

【0037】

図７（ａ）のように、第１インダクタモデル５００では導体層２ｂの断面形状が長方形状で、図７（ｂ）及び図７（ｃ）のように、第２インダクタモデル６００及び第３インダクタモデル７００では導体層２ｂの断面形状は端部の厚みが中央部よりも小さい形状である。このため、第１インダクタモデル５００の導体層２ｂは第２インダクタモデル６００及び第３インダクタモデル７００の導体層２ｂに比べて電流が多く流れる領域３が大きくなる。また、第２インダクタモデル６００のように導体層２ａを長方形状にする場合に比べて、第１インダクタモデル５００のように導体層２ｂを長方形状にする方が、電流が多く流れる領域３が大きくなる。したがって、直流抵抗が小さくなり、第１インダクタモデル５００は第２インダクタモデル６００及び第３インダクタモデル７００に比べてＱ値が高くなったと考えられる。

【0038】

ここで、Ｑ値を高くするために、導体層の全ての断面を略矩形状にすることが考えられる。しかしながら、導体層の断面形状が略矩形状になるように製造しようとすると製造コストが高くなってしまう。例えば、断面形状が略矩形状の導体層は転写法を用いて形成できるが、転写法は製造工数が多くなるため製造コストが高くなってしまう。一方、製造コストを低く抑えて導体層を形成しようとすると、導体層の断面形状が略矩形状になり難くなってしまう。例えば、印刷法を用いて導体層を形成することで、製造コストを低く抑えることができるが、断面形状は端部が中央部よりも薄くなった形状になってしまう。したがって、製造コストを低く抑えつつ、高いＱ値を得るためには、異なる断面形状の導体層を組み合わせることが好ましい。この際に、表皮効果及び近接効果を考慮すると、図５（ａ）の第１インダクタモデル５００のように、導体層２ａと導体層２ｃは製造コストを低く抑えることを目的として断面形状において端部の厚みが小さくなることを許容し、導体層２ｂはＱ値が高くなることを目的として略矩形の断面形状にすることが好ましい。

【0039】

実施例１によれば、図３のように、積層体１０内のインダクタ２０は、複数の誘電体層１１ａ～１１ｃにＺ方向（積層方向）から見て重なって設けられ、Ｚ方向（積層方向）において両側に位置する導体層２２ａ及び２２ｃ（外側導体層）と導体層２２ａ及び２２ｃに挟まれた導体層２２ｂ（中間導体層）とを含む。導体層２２ｂは、導体層２２ａ及び２２ｃに比べて、幅方向における端から幅寸法の１／１０離れた位置での厚みが大きい。すなわち、導体層２２ｂの厚み寸法ｔ２は導体層２２ａ及び２２ｃの厚み寸法ｔ１及びｔ３よりも大きい。このような導体層２２ａ及び２２ｃは製造コストを低く抑えて形成でき、且つ導体層２２ｂの端部の厚みが大きいことで高いＱ値を得ることができる。

【0040】

Ｑ値を高くする点から、導体層２２ｂの厚み寸法ｔ２は、導体層２２ａの厚み寸法ｔ１及び導体層２２ｃの厚み寸法ｔ３に比べて、１．５倍以上大きい場合が好ましく、１．８倍以上大きい場合がより好ましく、２．０倍以上大きい場合が更に好ましい。

【0041】

インダクタ２０は、導体層２２ａ～２２ｃを含み且つＺ方向（積層方向）に伸びるコイル軸２５の周りを周回するコイル導体２１を有する場合が好ましい。このような場合、表皮効果及び近接効果によってＱ値が低くなり易いため、導体層２２ｂの端部の厚みを大きくすることが好ましい。なお、インダクタ２０はコイル軸２５の周りを周回するコイル導体２１以外のインダクタ導体によって形成されている場合でもよい。

【0042】

図８（ａ）から図８（ｆ）は、導体層の他の例を示す断面図である。図８（ａ）から図８（ｄ）は導体層２２ｂの他の断面例であり、図８（ｅ）及び図８（ｆ）は導体層２２ａ及び２２ｃの他の断面例である。導体層２２ｂの断面は、図８（ａ）のように角部が傾斜している場合や、図８（ｂ）のように角部が湾曲している場合や、図８（ｃ）及び図８（ｄ）のように上辺及び下辺に対して側辺が傾斜している場合のような略矩形状である場合でもよい。また、導体層２２ｂの断面の各辺は曲線である場合でもよい。導体層２２ａ及び２２ｃの断面は、図８（ｅ）のように楕円形状の場合でもよいし、図８（ｆ）のように上辺及び下辺が直線又は曲線で側辺が円弧状に丸みを帯びている場合でもよい。図８（ａ）及び図８（ｂ）のように、導体層２２ｂの断面が、角部が傾斜又は湾曲している略矩形状である場合、角部への電界集中が抑制されて損傷及び特性の劣化を抑制できる。

【0043】

［シミュレーション２］
図５（ａ）に示した第１インダクタモデル５００と図５（ｃ）に示した第３インダクタモデル７００を用いて、導体層２ａ～２ｃの間隔ＩがＱ値の改善にどのような影響を及ぼすかをシミュレーションした。シミュレーションは、導体層２ａ～２ｃの幅寸法Ｗ、厚み寸法Ｔ、及び薄膜部の長さ寸法Ｌ１、Ｌ２は固定し、導体層２ａ～２ｃの間隔Ｉの長さを変えて行った。

【0044】

シミュレーションは以下の２通りの条件で行った。
条件１
誘電体層１ａ～１ｃ：ディオプサイド
誘電体層１ａ～１ｃの誘電率：１０Ｆ／ｍ
導体層２ａ～２ｃ：銀
インダクタンス値：４ｎＨ
導体層２ａ～２ｃの幅寸法Ｗ：５０μｍ
導体層２ａ～２ｃの薄膜部の長さ寸法Ｌ１及びＬ２：１０μｍ
導体層２ａ～２ｃの厚み寸法Ｔ：１０μｍ
導体層２ａ～２ｃの間隔Ｉ：１５μｍ、３０μｍ、６０μｍ、９０μｍ
条件２
誘電体層１ａ～１ｃ：ディオプサイド
誘電体層１ａ～１ｃの誘電率：１０Ｆ／ｍ
導体層２ａ～２ｃ：銀
インダクタンス値：４ｎＨ
導体層２ａ～２ｃの幅寸法Ｗ：７５μｍ
導体層２ａ～２ｃの薄膜部の長さ寸法Ｌ１及びＬ２：１５μｍ
導体層２ａ～２ｃの厚み寸法Ｔ：１０μｍ
導体層２ａ～２ｃの間隔Ｉ：１５μｍ、３０μｍ、６０μｍ、９０μｍ、１２０μｍ

【0045】

表１は、条件１のときの導体層の間隔とＱ値の改善量との関係のシミュレーション結果である。表２は、条件２のときの導体層の間隔とＱ値の改善量との関係のシミュレーション結果である。図９は、導体層の間隔とＱ値の改善量との関係のシミュレーション結果を表したグラフである。図９の横軸は、導体層２ａ～２ｃの幅寸法Ｗと導体層２ａ～２ｃの間隔Ｉとの差（幅寸法Ｗ－間隔Ｉ）である。縦軸は、第１インダクタモデル５００のＱ値と第３インダクタモデル７００のＱ値との差（第１インダクタモデル５００のＱ値－第３インダクタモデル７００のＱ値）で示されるＱ値の改善量である。

【表1】

【表2】

【0046】

表１、２及び図９のように、導体層２ａ～２ｃの間隔Ｉが導体層２ａ～２ｃの幅寸法Ｗよりも小さく（図９の横軸においてプラス側）なると、Ｑ値の改善量が大きくなる。これは、導体層２ａ～２ｃの間隔Ｉが小さくなるほど近接効果が大きくなることから、第１インダクタモデル５００のように導体層２ｂの端部を厚くして直流抵抗を下げることによってＱ値を改善する効果が大きくなることを示している。

【0047】

したがって、実施例１において、導体層２２ａ～２２ｃの間隔は導体層２２ａ～２２ｃの幅寸法よりも小さい場合が好ましい。これにより、導体層２２ｂの端部の厚みを大きくすることによるＱ値の改善効果が大きくなる。また、導体層２２ａ～２２ｃの間隔が狭くなることで、積層電子部品１００を低背化することができる。導体層２２ａ～２２ｃの間隔は、導体層２２ａ～２２ｃの幅寸法の０．８倍以下である場合が好ましく、０．７倍以下がより好ましく、０．６倍以下が更に好ましい。ここで、上記の導体層２２ａ～２２ｃの幅寸法は、導体層２２ａ～２２ｃそれぞれの幅寸法の平均値とすることができる。

【0048】

［シミュレーション３］
図５（ａ）に示した第１インダクタモデル５００を用いて、導体層２ｂの端部の厚みを変化させたときのＱ値の変化についてシミュレーションした。図１０は、導体層の端部の厚みを変化させることについて説明する断面図である。図１０に示すように、導体層２ｂの幅寸法Ｗは一定に保ちつつ、幅方向における端から幅寸法Ｗを１／１０倍した長さＷ／１０だけ離れた箇所での厚み寸法ｔ２を変化させた。

【0049】

シミュレーション条件は以下とした。
誘電体層１ａ～１ｃ：ディオプサイド
誘電体層１ａ～１ｃの誘電率：１０Ｆ／ｍ
導体層２ａ～２ｃ：銀
インダクタンス値：４ｎＨ
導体層２ａ～２ｃの幅寸法Ｗ：５０μｍ
導体層２ａ～２ｃの厚み寸法Ｔ：１０μｍ
導体層２ａ～２ｃの間隔Ｉ：１５μｍ

【0050】

図１１は、導体層の端部の厚みに対するＱ値の変化のシミュレーション結果である。図１１の横軸は、導体層２ｂの幅方向における中央での厚み寸法Ｔに対する導体層２ｂの幅方向における端から幅寸法Ｗの１／１０離れた箇所での厚み寸法ｔ２の割合（ｔ２／Ｔ）である。縦軸はＱ値である。図１１に示すように、厚み寸法Ｔに対する厚み寸法ｔ２の割合（ｔ２／Ｔ）が６０％まではＱ値の変化量が大きいが、６０％以上になるとＱ値の変化量は小さくなっている。このことは、導体層２ｂの端部の厚みを大きくしてＱ値を改善させるには、ｔ２／Ｔを６０％以上にすることが好ましいことを示している。

【0051】

したがって、実施例１において、導体層２２ｂは、幅方向における中央での厚さ寸法Ｔ２（図３参照）に対する幅方向における端から幅寸法Ｗ２の１／１０離れた位置での厚み寸法ｔ２（図３参照）の割合（ｔ２／Ｔ２）は６０％以上である場合が好ましい。これにより、Ｑ値を効果的に改善させることができる。Ｑ値の改善の点から、ｔ２／Ｔ２は、６５％以上である場合が好ましく、７０％以上である場合がより好ましく、８０％以上である場合が更に好ましく、９０％以上である場合がより更に好ましい。

【実施例2】

【0052】

図１２は、実施例２におけるインダクタの断面図である。図１２に示すように、実施例２では、誘電体層１１ａと誘電体層１１ｃの間に、誘電体層１１ｂと誘電体層１１ｄが設けられている。コイル導体２１は、誘電体層１１ａ～１１ｃに設けられた導体層２２ａ～２２ｃに加えて、誘電体層１１ｄに設けられた導体層２２ｄを含む。導体層２２ｄの断面は導体層２２ｂと同様に略矩形状をしている。すなわち、導体層２２ｄの幅方向における端から幅寸法Ｗ４を１／１０倍した長さＷ４／１０だけ離れた箇所での厚み寸法ｔ４は、導体層２２ａ及び２２ｃの幅方向における端から幅寸法Ｗ１及びＷ３を１／１０倍した長さＷ１／１０及びＷ３／１０だけ離れた箇所での厚み寸法ｔ１及びｔ３よりも大きい。その他の構成は実施例１と同じであるため説明を省略する。

【0053】

実施例２のように、Ｚ方向（積層方向）において両側に位置する導体層２２ａ及び２２ｃの間に挟まれた導体層２２ｂ及び２２ｄは全て、導体層２２ａ及び２２ｃに比べて、幅方向における端から幅寸法の１／１０離れた位置での厚みが大きい場合でもよい。これにより、より高いＱ値が得られるようになる。

【実施例3】

【0054】

図１３は、実施例３におけるインダクタの断面図である。図１３に示すように、実施例３では、誘電体層１１ａと誘電体層１１ｃの間に、誘電体層１１ｂと誘電体層１１ｄが設けられている。コイル導体２１は、誘電体層１１ａ～１１ｃに設けられた導体層２２ａ～２２ｃに加えて、誘電体層１１ｄに設けられた導体層２２ｄを含む。導体層２２ｄは導体層２２ａ及び２２ｃと略同じ断面形状をしている。その他の構成は実施例１と同じであるため説明を省略する。

【0055】

実施例３のように、Ｚ方向（積層方向）において両側に位置する導体層２２ａ及び２２ｃの間に挟まれた導体層２２ｂ及び２２ｃのうち少なくとも１つの導体層２２ｂが、導体層２２ａ及び２２ｃに比べて、幅方向における端から幅寸法の１／１０離れた位置での厚みが大きい場合でもよい。

【0056】

実施例１から実施例３では、インダクタ２０は３層又は４層の導体層が積層されて形成されている場合を例に示したが、５層以上の導体層が積層されて形成されている場合でもよい。

【実施例4】

【0057】

図１４は、実施例４に係るフィルタの回路図である。実施例４ではバンドパスフィルタの場合を例に説明する。図１４に示すように、フィルタ２００は、端子Ｔ１、Ｔ２、及びＴｇと、インダクタＬ１～Ｌ４と、コンデンサＣ１～Ｃ７と、を備える。フィルタ２００は積層体１０に設けられている。端子Ｔ１は高周波信号が入力する入力端子、端子Ｔ２は高周波信号が出力する出力端子、端子Ｔｇはグランド電位が供給されるグランド端子である。

【0058】

端子Ｔ１と端子Ｔ２との間にノードＮ１～Ｎ４が設けられている。ノードＮ１と端子Ｔｇとの間にコンデンサＣ１とインダクタＬ１が並列に接続され、ノードＮ２と端子Ｔｇとの間にコンデンサＣ３とインダクタＬ２が並列に接続され、ノードＮ３と端子Ｔｇとの間にコンデンサＣ４とインダクタＬ３が並列に接続され、ノードＮ４と端子Ｔｇとの間にコンデンサＣ６とインダクタＬ４が並列に接続されている。ノードＮ１とノードＮ２との間にコンデンサＣ２が接続され、ノードＮ３とノードＮ４との間にコンデンサＣ５が接続され、ノードＮ１とノードＮ４との間にコンデンサＣ７が接続されている。インダクタＬ２とインダクタＬ３との間に線路Ｌ５が接続されている。

【0059】

インダクタＬ１～Ｌ４のうちの少なくとも１つのインダクタを実施例１から実施例３のインダクタ２０とすることができる。コンデンサＣ１～Ｃ７のうちの少なくとも１つのコンデンサを実施例１のコンデンサ４０とすることができる。フィルタとしてバンドパスフィルタの場合を例に示したが、フィルタはローパスフィルタ又はハイパスフィルタでもよい。

【実施例5】

【0060】

図１５は、実施例５に係るトリプレクサのブロック図である。図１５に示すように、トリプレクサ３００は、フィルタ６０、６１、及び６２を備える。トリプレクサ３００は積層体１０に設けられている。共通端子Ａｎｔと端子ＬＢ、ＭＢ、及びＨＢとの間にそれぞれフィルタ６０、６１、及び６２が接続されている。共通端子Ａｎｔにはアンテナ６３が接続されている。

【0061】

フィルタ６０は例えばローパスフィルタＬＰＦであり、ローバンドの高周波信号を通過させ、他の周波数の信号を抑圧する。フィルタ６１は例えばバンドパスフィルタＢＰＦであり、ローバンドより高い周波数のミドルバンドの高周波信号を通過させ、他の周波数を抑圧する。フィルタ６２は例えばハイパスフィルタＨＰＦであり、ミドルバンドより高い周波数のハイバンドの高周波信号を通過させ、他の周波数の信号を抑圧する。

【0062】

フィルタ６０～６２の少なくとも１つのフィルタを実施例４のフィルタとすることができる。マルチプレクサとしてトリプレクサの場合を例に示したが、マルチプレクサはダイプレクサ、デュプレクサ、又はクワッドプレクサでもよい。

【0063】

以上、本願発明の実施形態について詳述したが、本願発明はかかる特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本願発明の要旨の範囲内において、種々の変形・変更が可能である。

【符号の説明】

【0064】

１ａ～１ｃ 誘電体層
２ａ～２ｃ 導体層
３ 電流が多く流れる領域
４ 電流はあまり流れない領域
５ コイル軸
６ コイル導体
１０ 積層体
１１～１１ｄ 誘電体層
１２ 下面
１３ 上面
１４、１５ 領域
２０ インダクタ
２１ コイル導体
２２～２２ｄ 導体層
２５ コイル軸
２６ａ～２６ｄ ビア配線
４０ コンデンサ
４１ コンデンサ電極
５０ 端子
５１ 端子電極
５２ めっき層
６０～６２ フィルタ
６３ アンテナ
１００ 積層電子部品
２００ フィルタ
３００ トリプレクサ
５００～７００ 第１～第３インダクタモデル
Ｌ１～Ｌ４ インダクタ
Ｃ１～Ｃ７ コンデンサ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】