知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-06-24
(45)【発行日】2024-07-02
(54)【発明の名称】半導体装置
(51)【国際特許分類】
G06G 7/60 20060101AFI20240625BHJP
H03K 19/17756 20200101ALI20240625BHJP
H03K 19/1776 20200101ALI20240625BHJP
G06G 7/16 20060101ALI20240625BHJP
G06G 7/14 20060101ALI20240625BHJP
H03K 19/17704 20200101ALN20240625BHJP
【ＦＩ】
G06G7/60
H03K19/17756
H03K19/1776
G06G7/16 510
G06G7/14
H03K19/17704
【請求項の数】
1
(21)【出願番号】P 2023089527
(22)【出願日】2023-05-31
(62)【分割の表示】P 2022130010の分割
【原出願日】2018-05-07
(65)【公開番号】P2023126751
(43)【公開日】2023-09-12
【審査請求日】2023-06-13
(31)【優先権主張番号】P 2017099514
(32)【優先日】2017-05-19
(33)【優先権主張国・地域又は機関】JP
(31)【優先権主張番号】P 2017133264
(32)【優先日】2017-07-07
(33)【優先権主張国・地域又は機関】JP
(73)【特許権者】
【識別番号】000153878
【氏名又は名称】株式会社半導体エネルギー研究所
(72)【発明者】
【氏名】上妻 宗広
(72)【発明者】
【氏名】青木 健
(72)【発明者】
【氏名】米田 誠一
(72)【発明者】
【氏名】黒川 義元
【審査官】佐藤 実
(56)【参考文献】
【文献】特開２０１６－２１９０１１（ＪＰ，Ａ）
【文献】米国特許第５５５０９９３（ＵＳ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｇ０６Ｇ ７／００ － ７／８０
Ｈ０３Ｋ １９／０９８－１９／２３
(57)【特許請求の範囲】
【請求項1】
複数の演算回路と、複数のスイッチ回路と、を有する積和演算回路と、コントローラと、を有し、
前記演算回路は、乗算回路と、加算回路と、第１のメモリと、を有し、
前記第１のメモリは、第１のコンテキスト信号の切り替えに応じて前記乗算回路に出力される第１のデータを記憶する機能を有し、
前記スイッチ回路は、前記演算回路間での接続状態を切り替えるためのスイッチと、第２のメモリと、を有し、
前記第２のメモリは、第２のコンテキスト信号の切り替えに応じて前記スイッチの接続状態を切り替えるための第２のデータを記憶する機能を有し、
前記コントローラは、第３のコンテキスト信号を基に前記第１のコンテキスト信号および第２のコンテキスト信号を生成する機能を有し、
前記第２のコンテキスト信号に基づいて切り替えられる第２のコンテキスト数は、前記第１のコンテキスト信号に基づいて切り替えられる第１のコンテキスト数より小さいことを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明の一態様は、半導体装置に関する。特に、積和演算処理を行う機能を有する半導
体装置に関する。
体装置に関する。
【背景技術】
【0002】
複数の回路構成に対応するコンフィギュレーションデータをメモリに記憶したプログラ
マブルな演算回路と、ルーティングスイッチとを組み合わせたマルチコンテキスト方式の
ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）などの半導
体装置が提案されている（例えば、非特許文献１）。マルチコンテキスト方式とは、使用
するコンフィギュレーションデータを切り替えることでＦＰＧＡの回路構成を切り替える
方式である。回路構成情報を表すコンフィギュレーションデータをコンテキストという。
マブルな演算回路と、ルーティングスイッチとを組み合わせたマルチコンテキスト方式の
ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）などの半導
体装置が提案されている（例えば、非特許文献１）。マルチコンテキスト方式とは、使用
するコンフィギュレーションデータを切り替えることでＦＰＧＡの回路構成を切り替える
方式である。回路構成情報を表すコンフィギュレーションデータをコンテキストという。
【0003】
マルチコンテキスト方式は、予めメモリに記憶された複数のコンフィギュレーションデ
ータのセット（メモリセット）の中からいずれか一つに対応するコンテキストを選択する
ことで回路構成の切り替えを可能とする方式である。
ータのセット（メモリセット）の中からいずれか一つに対応するコンテキストを選択する
ことで回路構成の切り替えを可能とする方式である。
【先行技術文献】
【非特許文献】
【0004】
【文献】Ｈ． Ｍ． Ｗａｉｄｙａｓｏｏｒｉｙａ ｅｔ ａｌ．， ”Ｉｍｐｌｅｍｅｎｔａｔｉｏｎ ｏｆ ａ Ｐａｒｔｉａｌｌｙ Ｒｅｃｏｎｆｉｇｕｒａｂｌｅ Ｍｕｌｔｉ－Ｃｏｎｔｅｘｔ ＦＰＧＡ Ｂａｓｅｄ ｏｎ Ａｓｙｎｃｈｒｏｎｏｕｓ Ａｒｃｈｉｔｅｃｔｕｒｅ”， ＩＥＩＣＥ ＴＲＡＮＳＡＣＴＩＯＮＳ ｏｎ Ｅｌｅｃｔｒｏｎｉｃｓ Ｖｏｌ．Ｅ９２－Ｃ， ｐｐ．５３９－５４９， ２００９
【発明の概要】
【発明が解決しようとする課題】
【0005】
しかしながらコンテキスト数が増加するにつれて各コンテキストに対応するメモリセッ
トが必要となるため、回路の実装面積の増加が問題となる。また、回路の一部データのみ
を変更したい場合にも、コンテキストスイッチ時にデータセットを全て更新する必要があ
るため、回路規模が増加するにつれて回路性能が低下する問題がある。
トが必要となるため、回路の実装面積の増加が問題となる。また、回路の一部データのみ
を変更したい場合にも、コンテキストスイッチ時にデータセットを全て更新する必要があ
るため、回路規模が増加するにつれて回路性能が低下する問題がある。
【0006】
本発明の一態様は、新規な構成の半導体装置を提供することを課題の一とする。または
本発明の一態様は、回路規模の増大を抑制できる、新規な半導体装置を提供することを課
題の一とする。
本発明の一態様は、回路規模の増大を抑制できる、新規な半導体装置を提供することを課
題の一とする。
【0007】
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の
一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課
題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、
図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課
題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、
図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
【課題を解決するための手段】
【0008】
本発明の一態様は、複数の演算回路と、複数のスイッチ回路と、を有する積和演算回路
と、コントローラと、を有し、演算回路は、乗算回路と、加算回路と、第１のメモリと、
を有し、第１のメモリは、第１のコンテキスト信号の切り替えに応じて乗算回路に出力さ
れる第１のデータを記憶する機能を有し、スイッチ回路は、演算回路間での接続状態を切
り替えるためのスイッチと、第２のメモリと、を有し、第２のメモリは、第２のコンテキ
スト信号の切り替えに応じてスイッチの接続状態を切り替えるための第２のデータを記憶
する機能を有し、コントローラは、第３のコンテキスト信号を基に第１のコンテキスト信
号および第２のコンテキスト信号を生成する機能を有し、第２のコンテキスト信号に基づ
いて切り替えられる第２のコンテキスト数は、第１のコンテキスト信号に基づいて切り替
えられる第１のコンテキスト数より小さい半導体装置である。
と、コントローラと、を有し、演算回路は、乗算回路と、加算回路と、第１のメモリと、
を有し、第１のメモリは、第１のコンテキスト信号の切り替えに応じて乗算回路に出力さ
れる第１のデータを記憶する機能を有し、スイッチ回路は、演算回路間での接続状態を切
り替えるためのスイッチと、第２のメモリと、を有し、第２のメモリは、第２のコンテキ
スト信号の切り替えに応じてスイッチの接続状態を切り替えるための第２のデータを記憶
する機能を有し、コントローラは、第３のコンテキスト信号を基に第１のコンテキスト信
号および第２のコンテキスト信号を生成する機能を有し、第２のコンテキスト信号に基づ
いて切り替えられる第２のコンテキスト数は、第１のコンテキスト信号に基づいて切り替
えられる第１のコンテキスト数より小さい半導体装置である。
【0009】
本発明の一態様において、第１のデータは、ニューラルネットワークにおける重みパラ
メータに相当するデータである半導体装置が好ましい。
メータに相当するデータである半導体装置が好ましい。
【0010】
本発明の一態様において、コントローラは、第１のデコーダおよびルックアップテーブ
ルを有し、コントローラは、第３のコンテキスト信号を第１のコンテキスト信号として出
力する機能を有し、第１のデコーダは、外部信号に応じて、ルックアップテーブルに記憶
されたデータを参照して第２のコンテキスト信号を出力する機能を有する半導体装置が好
ましい。
ルを有し、コントローラは、第３のコンテキスト信号を第１のコンテキスト信号として出
力する機能を有し、第１のデコーダは、外部信号に応じて、ルックアップテーブルに記憶
されたデータを参照して第２のコンテキスト信号を出力する機能を有する半導体装置が好
ましい。
【0011】
本発明の一態様において、外部信号は、シリアルバスの信号である半導体装置が好まし
い。
い。
【0012】
本発明の一態様において、演算回路は、第２のデコーダを有し、スイッチ回路は、第３
のデコーダを有し、第１のメモリは第１のコンテキスト切り替えスイッチを有し、第２の
メモリは第２のコンテキスト切り替えスイッチを有し、第２のデコーダは、第１のコンテ
キスト信号をもとに第１の切り替え信号を生成する機能を有し、第３のデコーダは、第２
のコンテキスト信号をもとに第２の切り替え信号を生成する機能を有し、第１の切り替え
信号は、第１のコンテキスト切り替えスイッチの導通状態を制御する信号であり、第２の
切り替え信号は、第２のコンテキスト切り替えスイッチの導通状態を制御する信号である
半導体装置が好ましい。
のデコーダを有し、第１のメモリは第１のコンテキスト切り替えスイッチを有し、第２の
メモリは第２のコンテキスト切り替えスイッチを有し、第２のデコーダは、第１のコンテ
キスト信号をもとに第１の切り替え信号を生成する機能を有し、第３のデコーダは、第２
のコンテキスト信号をもとに第２の切り替え信号を生成する機能を有し、第１の切り替え
信号は、第１のコンテキスト切り替えスイッチの導通状態を制御する信号であり、第２の
切り替え信号は、第２のコンテキスト切り替えスイッチの導通状態を制御する信号である
半導体装置が好ましい。
【0013】
本発明の一態様において、演算回路は、さらに第１のレジスタを有し、第１のレジスタ
は、入力データを保持する機能を有し、乗算回路は、第１のデータと入力データとの積に
応じた乗算データを出力する機能を有し、加算回路は、スイッチ回路の切り替えによって
電気的に接続された別の演算回路から出力される演算結果と、乗算データとの和に応じた
加算データを出力する機能を有する半導体装置が好ましい。
は、入力データを保持する機能を有し、乗算回路は、第１のデータと入力データとの積に
応じた乗算データを出力する機能を有し、加算回路は、スイッチ回路の切り替えによって
電気的に接続された別の演算回路から出力される演算結果と、乗算データとの和に応じた
加算データを出力する機能を有する半導体装置が好ましい。
【0014】
本発明の一態様において、第１のメモリおよび第２のメモリは、それぞれトランジスタ
を有し、トランジスタは、チャネル形成領域に酸化物半導体を有するトランジスタである
半導体装置が好ましい。
を有し、トランジスタは、チャネル形成領域に酸化物半導体を有するトランジスタである
半導体装置が好ましい。
【0015】
なおその他の本発明の一態様については、以下で述べる実施の形態における説明、およ
び図面に記載されている。
び図面に記載されている。
【発明の効果】
【0016】
本発明の一態様は、新規な構成の半導体装置を提供することができる。または本発明の
一態様は、回路規模の増大を抑制できる、新規な半導体装置を提供することができる。
一態様は、回路規模の増大を抑制できる、新規な半導体装置を提供することができる。
【0017】
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の
一態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書
、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項
などの記載から、これら以外の効果を抽出することが可能である。
一態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書
、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項
などの記載から、これら以外の効果を抽出することが可能である。
【図面の簡単な説明】
【0018】
【図1】半導体装置を説明するためのブロック図。
【図2】半導体装置を説明するためのブロック図。
【図3】半導体装置を説明するためのブロック図。
【図4】半導体装置を説明するためのブロック図。
【図5】半導体装置を説明するためのブロック図。
【図6】半導体装置を説明するためのブロック図。
【図7】半導体装置を説明するためのタイミングチャート。
【図8】半導体装置を説明するためのブロック図。
【図9】半導体装置回路を説明するための回路図。
【図10】半導体装置回路を説明するための回路図およびタイミングチャート。
【図11】半導体装置回路を説明するための回路図およびタイミングチャート。
【図12】半導体装置を組み込んだＩＣの構成例を示す斜視模式図。
【図13】半導体装置を説明するためのブロック図。
【図14】半導体装置を説明するための回路図。
【図15】半導体装置を説明するためのブロック図。
【図16】半導体装置を説明するためのブロック図。
【図17】電子機器の例を示す模式図。
【発明を実施するための形態】
【0019】
以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異
なる態様で実施することが可能であり、趣旨およびその範囲から逸脱することなくその形
態および詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発
明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
なる態様で実施することが可能であり、趣旨およびその範囲から逸脱することなくその形
態および詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発
明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
【0020】
なお本明細書等において、「第１」、「第２」、「第３」という序数詞は、構成要素の
混同を避けるために付したものである。従って、構成要素の数を限定するものではない。
また、構成要素の順序を限定するものではない。また例えば、本明細書等の実施の形態の
一において「第１」に言及された構成要素を、他の実施の形態、あるいは特許請求の範囲
において「第２」に言及された構成要素とすることもありうる。また例えば、本明細書等
の実施の形態の一において「第１」に言及された構成要素を、他の実施の形態、あるいは
特許請求の範囲において省略することもありうる。
混同を避けるために付したものである。従って、構成要素の数を限定するものではない。
また、構成要素の順序を限定するものではない。また例えば、本明細書等の実施の形態の
一において「第１」に言及された構成要素を、他の実施の形態、あるいは特許請求の範囲
において「第２」に言及された構成要素とすることもありうる。また例えば、本明細書等
の実施の形態の一において「第１」に言及された構成要素を、他の実施の形態、あるいは
特許請求の範囲において省略することもありうる。
【0021】
なお図面において、同一の要素または同様な機能を有する要素、同一の材質の要素、あ
るいは同時に形成される要素等には同一の符号を付す場合があり、その繰り返しの説明は
省略する場合がある。
るいは同時に形成される要素等には同一の符号を付す場合があり、その繰り返しの説明は
省略する場合がある。
【0022】
＜半導体装置の構成＞
本発明の一態様である半導体装置の構成について説明する。
本発明の一態様である半導体装置の構成について説明する。
【0023】
図１は、半導体装置１０のブロック図である。半導体装置１０は、積和演算回路１１、
コントローラ１２、データ処理回路１３およびＳＲＡＭ１４を有する。
コントローラ１２、データ処理回路１３およびＳＲＡＭ１４を有する。
【0024】
積和演算回路１１は、複数の演算回路２１および複数のスイッチ回路２２を有する。な
お積和演算回路とは、積和演算を行う回路である。積和演算は、乗算によって得られたデ
ータ同士を加算する演算である。積和演算回路１１は積和演算に限らず設定した演算を行
うことが可能である。そのため、積和演算回路１１をプログラマブル回路という場合もあ
る。
お積和演算回路とは、積和演算を行う回路である。積和演算は、乗算によって得られたデ
ータ同士を加算する演算である。積和演算回路１１は積和演算に限らず設定した演算を行
うことが可能である。そのため、積和演算回路１１をプログラマブル回路という場合もあ
る。
【0025】
積和演算回路１１が有する演算回路２１は、コンテキスト信号の制御によって設定した
機能に切り替えることができる、所謂プログラマブルな演算回路である。演算回路２１は
、乗算回路、加算回路、およびメモリ回路を有する。乗算回路は、入力データと、メモリ
回路に記憶されたデータとの積に応じた乗算データを出力する回路である。加算回路は、
別の演算回路から入力される演算結果に相当するデータと、乗算データとの和に応じた加
算データを出力する回路である。別の演算回路から入力される演算結果に相当するデータ
は、別の演算回路における加算データである。メモリ回路は、ニューラルネットワークに
おける重みパラメータに相当するデータ（重みデータ）を記憶する回路である。このデー
タはデジタル信号とすることで、ノイズに強く、重みデータの切り替えを高速で行うこと
ができる。演算回路２１は、コンテキスト信号の切り替えに応じて重みデータを切り替え
ることで、異なる重みパラメータを用いた積和演算を行うことができる。積和演算回路１
１に入力される、演算回路２１の機能を切り替えるためのコンテキスト信号は、コンテキ
スト信号ｃｏｎｔｅｘｔ＿Ｗとして説明する。
機能に切り替えることができる、所謂プログラマブルな演算回路である。演算回路２１は
、乗算回路、加算回路、およびメモリ回路を有する。乗算回路は、入力データと、メモリ
回路に記憶されたデータとの積に応じた乗算データを出力する回路である。加算回路は、
別の演算回路から入力される演算結果に相当するデータと、乗算データとの和に応じた加
算データを出力する回路である。別の演算回路から入力される演算結果に相当するデータ
は、別の演算回路における加算データである。メモリ回路は、ニューラルネットワークに
おける重みパラメータに相当するデータ（重みデータ）を記憶する回路である。このデー
タはデジタル信号とすることで、ノイズに強く、重みデータの切り替えを高速で行うこと
ができる。演算回路２１は、コンテキスト信号の切り替えに応じて重みデータを切り替え
ることで、異なる重みパラメータを用いた積和演算を行うことができる。積和演算回路１
１に入力される、演算回路２１の機能を切り替えるためのコンテキスト信号は、コンテキ
スト信号ｃｏｎｔｅｘｔ＿Ｗとして説明する。
【0026】
積和演算回路１１は例えば、畳み込みニューラルネットワーク（Ｃｏｎｖｏｌｕｔｉｏ
ｎａｌ Ｎｅｕｒａｌ Ｎｅｔｗｏｒｋ）で行う積和演算を行う回路である。コンテキス
ト切り替えに応じて異なる重みパラメータを用いた積和演算を実行するとともに、コンテ
キスト切り替えに応じて異なる接続状態を用いることで、全結合層や畳み込み層といった
異なる層における積和演算を実行することができる。積和演算回路１１に入力される入力
データは、例えば画像データなどである。
ｎａｌ Ｎｅｕｒａｌ Ｎｅｔｗｏｒｋ）で行う積和演算を行う回路である。コンテキス
ト切り替えに応じて異なる重みパラメータを用いた積和演算を実行するとともに、コンテ
キスト切り替えに応じて異なる接続状態を用いることで、全結合層や畳み込み層といった
異なる層における積和演算を実行することができる。積和演算回路１１に入力される入力
データは、例えば画像データなどである。
【0027】
積和演算回路１１が有するスイッチ回路２２は、コンテキスト信号の制御によって設定
した機能に切り替えることができる、所謂プログラマブルなスイッチ回路である。スイッ
チ回路２２は、演算回路２１の間に設けられる。スイッチ回路２２は、スイッチとして機
能するトランジスタと、メモリ回路と、を有する。スイッチ回路２２が有するスイッチは
、演算回路２１間での接続状態を切り替える機能を有する。スイッチ回路２２が有するメ
モリ回路は、スイッチの接続状態を切り替えるためのデータを記憶する回路である。スイ
ッチ回路２２は、コンテキスト信号の切り替えに応じてスイッチの接続状態を切り替える
ことで、演算回路２１で得られたデータを所定の回路に入出力させることができる。積和
演算回路１１に入力される、スイッチ回路２２の機能を切り替えるためのコンテキスト信
号は、コンテキスト信号ｃｏｎｔｅｘｔ＿Ｃとして説明する。
した機能に切り替えることができる、所謂プログラマブルなスイッチ回路である。スイッ
チ回路２２は、演算回路２１の間に設けられる。スイッチ回路２２は、スイッチとして機
能するトランジスタと、メモリ回路と、を有する。スイッチ回路２２が有するスイッチは
、演算回路２１間での接続状態を切り替える機能を有する。スイッチ回路２２が有するメ
モリ回路は、スイッチの接続状態を切り替えるためのデータを記憶する回路である。スイ
ッチ回路２２は、コンテキスト信号の切り替えに応じてスイッチの接続状態を切り替える
ことで、演算回路２１で得られたデータを所定の回路に入出力させることができる。積和
演算回路１１に入力される、スイッチ回路２２の機能を切り替えるためのコンテキスト信
号は、コンテキスト信号ｃｏｎｔｅｘｔ＿Ｃとして説明する。
【0028】
コントローラ１２は、外部から入力されるコンテキスト信号を基にコンテキスト信号ｃ
ｏｎｔｅｘｔ＿Ｃおよびコンテキスト信号ｃｏｎｔｅｘｔ＿Ｗを生成する機能を有する回
路である。コントローラ１２に入力されるコンテキスト信号は、コンテキスト信号ｃｏｎ
ｔｅｘｔ＿ｉｎとして説明する。コントローラ１２には、コンテキスト信号ｃｏｎｔｅｘ
ｔ＿ｉｎの他、クロック信号ｃｌｋが入力される。
ｏｎｔｅｘｔ＿Ｃおよびコンテキスト信号ｃｏｎｔｅｘｔ＿Ｗを生成する機能を有する回
路である。コントローラ１２に入力されるコンテキスト信号は、コンテキスト信号ｃｏｎ
ｔｅｘｔ＿ｉｎとして説明する。コントローラ１２には、コンテキスト信号ｃｏｎｔｅｘ
ｔ＿ｉｎの他、クロック信号ｃｌｋが入力される。
【0029】
コントローラ１２は、コンテキスト信号ｃｏｎｔｅｘｔ＿ｉｎをもとに、コンテキスト
信号ｃｏｎｔｅｘｔ＿Ｃに基づいて切り替えられるコンテキスト数を、コンテキスト信号
ｃｏｎｔｅｘｔ＿Ｗに基づいて切り替えられるコンテキスト数より小さくして出力する。
例えば図１では、コンテキスト信号ｃｏｎｔｅｘｔ＿ｉｎを２ビットの信号とし、ｃｏｎ
ｔｅｘｔ＿ｉｎ［１：０］と記している。コンテキスト信号ｃｏｎｔｅｘｔ＿ｉｎ［１：
０］は、コンテキスト信号ｃｏｎｔｅｘｔ＿ｉｎ［０］およびコンテキスト信号ｃｏｎｔ
ｅｘｔ＿ｉｎ［１］の組み合わせを意味する。
信号ｃｏｎｔｅｘｔ＿Ｃに基づいて切り替えられるコンテキスト数を、コンテキスト信号
ｃｏｎｔｅｘｔ＿Ｗに基づいて切り替えられるコンテキスト数より小さくして出力する。
例えば図１では、コンテキスト信号ｃｏｎｔｅｘｔ＿ｉｎを２ビットの信号とし、ｃｏｎ
ｔｅｘｔ＿ｉｎ［１：０］と記している。コンテキスト信号ｃｏｎｔｅｘｔ＿ｉｎ［１：
０］は、コンテキスト信号ｃｏｎｔｅｘｔ＿ｉｎ［０］およびコンテキスト信号ｃｏｎｔ
ｅｘｔ＿ｉｎ［１］の組み合わせを意味する。
【0030】
図１の例でコンテキスト信号ｃｏｎｔｅｘｔ＿Ｗは、コンテキスト信号ｃｏｎｔｅｘｔ
＿ｉｎと同様に、ｃｏｎｔｅｘｔ＿Ｗ［１：０］と記している。コンテキスト信号ｃｏｎ
ｔｅｘｔ＿Ｗ［１：０］は２ビットの信号であり、４つのコンテキストを切り替えること
ができる。図１の例でコンテキスト信号ｃｏｎｔｅｘｔ＿Ｃは、ｃｏｎｔｅｘｔ＿Ｃと記
している。図１の例でコンテキスト信号ｃｏｎｔｅｘｔ＿Ｃは、ｃｏｎｔｅｘｔ＿Ｃと記
している。コンテキスト信号ｃｏｎｔｅｘｔ＿Ｃは１ビットの信号であり、２つのコンテ
キストを切り替えることができる。なおコンテキスト信号ｃｏｎｔｅｘｔ＿Ｗおよびコン
テキスト信号ｃｏｎｔｅｘｔ＿Ｃに基づくコンテキスト数は一例であり、上記したように
コンテキスト信号ｃｏｎｔｅｘｔ＿Ｃに基づいて切り替えられるコンテキスト数は、コン
テキスト信号ｃｏｎｔｅｘｔ＿Ｗに基づいて切り替えられるコンテキスト数より小さけれ
ばよい。
＿ｉｎと同様に、ｃｏｎｔｅｘｔ＿Ｗ［１：０］と記している。コンテキスト信号ｃｏｎ
ｔｅｘｔ＿Ｗ［１：０］は２ビットの信号であり、４つのコンテキストを切り替えること
ができる。図１の例でコンテキスト信号ｃｏｎｔｅｘｔ＿Ｃは、ｃｏｎｔｅｘｔ＿Ｃと記
している。図１の例でコンテキスト信号ｃｏｎｔｅｘｔ＿Ｃは、ｃｏｎｔｅｘｔ＿Ｃと記
している。コンテキスト信号ｃｏｎｔｅｘｔ＿Ｃは１ビットの信号であり、２つのコンテ
キストを切り替えることができる。なおコンテキスト信号ｃｏｎｔｅｘｔ＿Ｗおよびコン
テキスト信号ｃｏｎｔｅｘｔ＿Ｃに基づくコンテキスト数は一例であり、上記したように
コンテキスト信号ｃｏｎｔｅｘｔ＿Ｃに基づいて切り替えられるコンテキスト数は、コン
テキスト信号ｃｏｎｔｅｘｔ＿Ｗに基づいて切り替えられるコンテキスト数より小さけれ
ばよい。
【0031】
データ処理回路１３は、積和演算回路１１で得られたデータに対して積和演算とは異な
る演算処理を行うための回路である。データ処理回路１３で行う演算処理としては、活性
化関数である正規化線形関数（Ｒｅｃｔｉｆｉｅｄ Ｌｉｎｅａｒ Ｕｎｉｔ、以下、Ｒ
ｅＬＵ）による演算処理、あるいはプーリング演算処理等がある。活性化関数には、Ｒｅ
ＬＵの他、例えばシグモイド（ｓｉｇｍｏｉｄ）関数や、ハイパボリックタンジェント（
ｔａｎｈ）関数、ステップ関数を適用することができる。
る演算処理を行うための回路である。データ処理回路１３で行う演算処理としては、活性
化関数である正規化線形関数（Ｒｅｃｔｉｆｉｅｄ Ｌｉｎｅａｒ Ｕｎｉｔ、以下、Ｒ
ｅＬＵ）による演算処理、あるいはプーリング演算処理等がある。活性化関数には、Ｒｅ
ＬＵの他、例えばシグモイド（ｓｉｇｍｏｉｄ）関数や、ハイパボリックタンジェント（
ｔａｎｈ）関数、ステップ関数を適用することができる。
【0032】
ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）１４は、積和
演算回路１１における演算に必要となるデータを保持する機能を有する回路である。ＳＲ
ＡＭ１４は、データ保持回路ということもある。ＳＲＡＭ１４は、コントローラ１２の制
御によって保持するデータの入力または出力のタイミングが決定される。
演算回路１１における演算に必要となるデータを保持する機能を有する回路である。ＳＲ
ＡＭ１４は、データ保持回路ということもある。ＳＲＡＭ１４は、コントローラ１２の制
御によって保持するデータの入力または出力のタイミングが決定される。
【0033】
図２（Ａ）乃至（Ｅ）は積和演算回路１１において積和演算処理を行うための、演算回
路２１およびスイッチ回路２２の動作を説明するためのブロック図である。演算回路２１
およびスイッチ回路２２は、コンテキスト信号ｃｏｎｔｅｘｔ＿Ｗおよびコンテキスト信
号ｃｏｎｔｅｘｔ＿Ｃに応じて、乗算処理に用いる重みデータの切り替え、および演算回
路２１間の接続の切り替えが可能な回路である。
路２１およびスイッチ回路２２の動作を説明するためのブロック図である。演算回路２１
およびスイッチ回路２２は、コンテキスト信号ｃｏｎｔｅｘｔ＿Ｗおよびコンテキスト信
号ｃｏｎｔｅｘｔ＿Ｃに応じて、乗算処理に用いる重みデータの切り替え、および演算回
路２１間の接続の切り替えが可能な回路である。
【0034】
演算回路２１は、入力データを保持するためのレジスタ回路、および重みデータを記憶
するためのメモリ回路を有する。図２（Ａ）の演算回路２１には、入力データＩ１１およ
び重みデータＷが入力され、保持される様子を図示している。入力データＩ１１は、演算
回路２１内のレジスタに保持される。重みデータＷは、複数の重みデータ（一例として４
つの重みデータＷ０、Ｗ１、Ｗ２、Ｗ３）を有し、演算回路２１内のメモリ回路に記憶さ
れる。
するためのメモリ回路を有する。図２（Ａ）の演算回路２１には、入力データＩ１１およ
び重みデータＷが入力され、保持される様子を図示している。入力データＩ１１は、演算
回路２１内のレジスタに保持される。重みデータＷは、複数の重みデータ（一例として４
つの重みデータＷ０、Ｗ１、Ｗ２、Ｗ３）を有し、演算回路２１内のメモリ回路に記憶さ
れる。
【0035】
演算回路２１は、コンテキスト信号ｃｏｎｔｅｘｔ＿Ｗをデコードして重みデータを選
択するための切り替え信号を生成するデコーダを有する。図２（Ｂ）には演算回路２１に
入力されるコンテキスト信号ｃｏｎｔｅｘｔ＿Ｗ［１：０］を図示している。コンテキス
ト信号ｃｏｎｔｅｘｔ＿Ｗ［１：０］は、演算回路２１が有するデコーダでデコードされ
る。図２（Ｂ）では、コンテキスト信号ｃｏｎｔｅｘｔ＿Ｗ［１：０］をデコードして得
られる切り替え信号によって、重みデータＷの４つの重みデータのうち、重みデータＷ０
が選択される様子を図示している。
択するための切り替え信号を生成するデコーダを有する。図２（Ｂ）には演算回路２１に
入力されるコンテキスト信号ｃｏｎｔｅｘｔ＿Ｗ［１：０］を図示している。コンテキス
ト信号ｃｏｎｔｅｘｔ＿Ｗ［１：０］は、演算回路２１が有するデコーダでデコードされ
る。図２（Ｂ）では、コンテキスト信号ｃｏｎｔｅｘｔ＿Ｗ［１：０］をデコードして得
られる切り替え信号によって、重みデータＷの４つの重みデータのうち、重みデータＷ０
が選択される様子を図示している。
【0036】
図２（Ｃ）には演算回路２１Ａに保持した入力データＩ１１と、選択された重みデータ
Ｗ０との乗算データ（図中、Ｗ０×Ｉ１１と図示）を、演算回路２１Ｂに出力する動作を
図示している。演算回路２１Ａは、得られた乗算データを出力するように内部の切り替え
回路が切り替えられる。
Ｗ０との乗算データ（図中、Ｗ０×Ｉ１１と図示）を、演算回路２１Ｂに出力する動作を
図示している。演算回路２１Ａは、得られた乗算データを出力するように内部の切り替え
回路が切り替えられる。
【0037】
スイッチ回路２２は、コンテキスト信号ｃｏｎｔｅｘｔ＿Ｃをデコードしてスイッチの
導通状態を切り替えるための切り替え信号を生成するデコーダを有する。図２（Ｃ）には
スイッチ回路２２に入力されるコンテキスト信号ｃｏｎｔｅｘｔ＿Ｃを図示している。コ
ンテキスト信号ｃｏｎｔｅｘｔ＿Ｃは、スイッチ回路２２が有するデコーダでデコードさ
れる。デコードされた切り替え信号によって、複数の演算回路間のうち、いずれの演算回
路間で導通状態とするかが選択される。図２（Ｃ）では、演算回路２１Ａと演算回路２１
Ｂとの間のスイッチ回路２２を導通状態とする様子を図示している。
導通状態を切り替えるための切り替え信号を生成するデコーダを有する。図２（Ｃ）には
スイッチ回路２２に入力されるコンテキスト信号ｃｏｎｔｅｘｔ＿Ｃを図示している。コ
ンテキスト信号ｃｏｎｔｅｘｔ＿Ｃは、スイッチ回路２２が有するデコーダでデコードさ
れる。デコードされた切り替え信号によって、複数の演算回路間のうち、いずれの演算回
路間で導通状態とするかが選択される。図２（Ｃ）では、演算回路２１Ａと演算回路２１
Ｂとの間のスイッチ回路２２を導通状態とする様子を図示している。
【0038】
図２（Ｄ）には演算回路２１Ａで得られる乗算データと、別の演算回路から出力される
データ（Ｗ×Ｉ）との和である積和演算データ（図中、Ｗ×Ｉ＋Ｗ０×Ｉ１１と図示、Ｍ
ＡＣともいう）を、演算回路２１Ｂに出力する動作を図示している。演算回路２１Ａは、
得られた乗算データと、別の演算回路から出力されるデータとの和を出力するように内部
の切り替え回路が切り替えられる。図２（Ｄ）では、当該切り替え回路によって図２（Ｃ
）での乗算データの出力とは異なる様子を図示している。
データ（Ｗ×Ｉ）との和である積和演算データ（図中、Ｗ×Ｉ＋Ｗ０×Ｉ１１と図示、Ｍ
ＡＣともいう）を、演算回路２１Ｂに出力する動作を図示している。演算回路２１Ａは、
得られた乗算データと、別の演算回路から出力されるデータとの和を出力するように内部
の切り替え回路が切り替えられる。図２（Ｄ）では、当該切り替え回路によって図２（Ｃ
）での乗算データの出力とは異なる様子を図示している。
【0039】
また図２（Ｅ）には演算回路２１Ａで保持された積和演算データ（図中、ＭＡＣ１）を
、演算回路２１Ｂに出力し、演算回路２１Ａで保持された積和演算データ（図中、ＭＡＣ
２）と足し合わせて得られる積和演算データ（図中、ＭＡＣ１＋ＭＡＣ２）として出力す
る動作を図示している。演算回路２１Ａは、保持された積和演算データと、別の演算回路
から出力される積和演算データとの和を出力するように内部の切り替え回路が切り替えら
れる。また演算回路２１Ａと演算回路２１Ｂとの間のスイッチ回路２２は、コンテキスト
信号ｃｏｎｔｅｘｔ＿Ｃをデコードした切り替え信号によって、導通状態となるよう選択
される。図２（Ｅ）では、演算回路２１Ａと演算回路２１Ｂとの間のスイッチ回路２２を
導通状態とする様子を図示している。
、演算回路２１Ｂに出力し、演算回路２１Ａで保持された積和演算データ（図中、ＭＡＣ
２）と足し合わせて得られる積和演算データ（図中、ＭＡＣ１＋ＭＡＣ２）として出力す
る動作を図示している。演算回路２１Ａは、保持された積和演算データと、別の演算回路
から出力される積和演算データとの和を出力するように内部の切り替え回路が切り替えら
れる。また演算回路２１Ａと演算回路２１Ｂとの間のスイッチ回路２２は、コンテキスト
信号ｃｏｎｔｅｘｔ＿Ｃをデコードした切り替え信号によって、導通状態となるよう選択
される。図２（Ｅ）では、演算回路２１Ａと演算回路２１Ｂとの間のスイッチ回路２２を
導通状態とする様子を図示している。
【0040】
以上図２（Ａ）乃至（Ｅ）で説明したように演算回路２１およびスイッチ回路２２は、
演算処理に用いる重みデータ、演算処理によって出力されるデータ、あるいは演算回路２
１間の接続をコンテキスト信号ｃｏｎｔｅｘｔ＿Ｗおよびコンテキスト信号ｃｏｎｔｅｘ
ｔ＿Ｃをデコードした切り替え信号に応じて切り替えることができる。なお演算回路２１
およびスイッチ回路２２の具体的な回路例については、後述する。
演算処理に用いる重みデータ、演算処理によって出力されるデータ、あるいは演算回路２
１間の接続をコンテキスト信号ｃｏｎｔｅｘｔ＿Ｗおよびコンテキスト信号ｃｏｎｔｅｘ
ｔ＿Ｃをデコードした切り替え信号に応じて切り替えることができる。なお演算回路２１
およびスイッチ回路２２の具体的な回路例については、後述する。
【0041】
ここで図２（Ａ）乃至（Ｅ）で図示した重みデータの切り替えや、乗算データの出力ま
たは加算データの出力といった演算処理の切り替え、によって積和演算処理を行う演算モ
デルについて、図３（Ａ）乃至（Ｆ）を用いて説明する。
たは加算データの出力といった演算処理の切り替え、によって積和演算処理を行う演算モ
デルについて、図３（Ａ）乃至（Ｆ）を用いて説明する。
【0042】
図３（Ａ）乃至（Ｆ）の説明では、異なる４種類の重みデータを有するフィルタ（Ｗ１
１，Ｗ１２，Ｗ１３，Ｗ１４）、（Ｗ２１，Ｗ２２，Ｗ２３，Ｗ２４）、（Ｗ３１，Ｗ３
２，Ｗ３３，Ｗ３４）、（Ｗ４１，Ｗ４２，Ｗ４３，Ｗ４４）と、入力データ（Ｉ１，Ｉ
２，Ｉ３，Ｉ４）の積和演算を行う場合について説明する。上記図２で説明した積和演算
処理の手法を用いることで、複数の演算回路で得られたデータをループさせながら積和演
算を並行して進めることが可能である。
１，Ｗ１２，Ｗ１３，Ｗ１４）、（Ｗ２１，Ｗ２２，Ｗ２３，Ｗ２４）、（Ｗ３１，Ｗ３
２，Ｗ３３，Ｗ３４）、（Ｗ４１，Ｗ４２，Ｗ４３，Ｗ４４）と、入力データ（Ｉ１，Ｉ
２，Ｉ３，Ｉ４）の積和演算を行う場合について説明する。上記図２で説明した積和演算
処理の手法を用いることで、複数の演算回路で得られたデータをループさせながら積和演
算を並行して進めることが可能である。
【0043】
複数のフィルタによる積和演算（畳み込み演算）は、式（１）に図示するように、行列
－ベクトル積で表すことができる。
－ベクトル積で表すことができる。
【0044】
【0045】
Ｗで構成される４×４の行列は、重みデータ（各行の要素が各フィルタの成分）に相当
する。Ｉで構成される１×４の行列は、入力データに相当する。Ｙ（Ｙ１乃至Ｙ４）で構
成される１×４の行列は、積和演算によって得られるデータに相当する。
する。Ｉで構成される１×４の行列は、入力データに相当する。Ｙ（Ｙ１乃至Ｙ４）で構
成される１×４の行列は、積和演算によって得られるデータに相当する。
【0046】
式（１）の行列－ベクトル積は、上述した演算回路２１を用いて積和演算を行う演算モ
デルに当てはめると、図３（Ａ）のように図示することができる。つまり入力データＩ１
乃至Ｉ４は、各演算回路２１の入力データ３１として保持される。またフィルタ（Ｗ１１
，Ｗ１２，Ｗ１３，Ｗ１４）、（Ｗ２１，Ｗ２２，Ｗ２３，Ｗ２４）、（Ｗ３１，Ｗ３２
，Ｗ３３，Ｗ３４）、（Ｗ４１，Ｗ４２，Ｗ４３，Ｗ４４）の重みパラメータに相当する
データ（重みデータ）は、各演算回路２１のメモリ回路に書き込まれ、コンテキスト信号
ｃｏｎｔｅｘｔ＿Ｗをデコードして得られる切り替え信号に応じて、異なる重みデータ３
２＿１乃至３２＿４のいずれか一を用いて乗算データの生成を行うことができる。以下、
１クロック（１ｃｌｋ）ごとに演算処理が進むものとして説明する。
デルに当てはめると、図３（Ａ）のように図示することができる。つまり入力データＩ１
乃至Ｉ４は、各演算回路２１の入力データ３１として保持される。またフィルタ（Ｗ１１
，Ｗ１２，Ｗ１３，Ｗ１４）、（Ｗ２１，Ｗ２２，Ｗ２３，Ｗ２４）、（Ｗ３１，Ｗ３２
，Ｗ３３，Ｗ３４）、（Ｗ４１，Ｗ４２，Ｗ４３，Ｗ４４）の重みパラメータに相当する
データ（重みデータ）は、各演算回路２１のメモリ回路に書き込まれ、コンテキスト信号
ｃｏｎｔｅｘｔ＿Ｗをデコードして得られる切り替え信号に応じて、異なる重みデータ３
２＿１乃至３２＿４のいずれか一を用いて乗算データの生成を行うことができる。以下、
１クロック（１ｃｌｋ）ごとに演算処理が進むものとして説明する。
【0047】
演算回路２１に入力データを書き込んで１ｃｌｋ後、重みパラメータのセットから任意
の重みデータがコンテキスト信号ｃｏｎｔｅｘｔ＿Ｗをデコードして得られる切り替え信
号によって設定される。具体的には、図３（Ｂ）に図示する下線を付したデータ（Ｗ１１
，Ｗ２２，Ｗ３３，Ｗ４４）が設定され、各演算回路２１では保持している入力データ（
Ｉ１，Ｉ２，Ｉ３，Ｉ４）との乗算データを生成する。各演算回路２１では、入力データ
３１と重みデータ３２＿１との乗算データ（Ｗ１１・Ｉ１，Ｗ２２・Ｉ２，Ｗ３３・Ｉ３
，Ｗ４４・Ｉ４）を生成する。
の重みデータがコンテキスト信号ｃｏｎｔｅｘｔ＿Ｗをデコードして得られる切り替え信
号によって設定される。具体的には、図３（Ｂ）に図示する下線を付したデータ（Ｗ１１
，Ｗ２２，Ｗ３３，Ｗ４４）が設定され、各演算回路２１では保持している入力データ（
Ｉ１，Ｉ２，Ｉ３，Ｉ４）との乗算データを生成する。各演算回路２１では、入力データ
３１と重みデータ３２＿１との乗算データ（Ｗ１１・Ｉ１，Ｗ２２・Ｉ２，Ｗ３３・Ｉ３
，Ｗ４４・Ｉ４）を生成する。
【0048】
次いで図３（Ｂ）の状態から１ｃｌｋ後の図３（Ｃ）では、コンテキスト信号ｃｏｎｔ
ｅｘｔ＿Ｗをデコードして得られる切り替え信号によって図３（Ｂ）とは異なる重みデー
タに設定される。具体的には、図３（Ｃ）に図示する下線を付した重みデータ（Ｗ４１，
Ｗ１２，Ｗ２３，Ｗ３４）が設定され、各演算回路２１では保持している入力データ（Ｉ
１，Ｉ２，Ｉ３，Ｉ４）との乗算データを生成する。各演算回路２１では、入力データ３
１と重みデータ３２＿２との乗算データ（Ｗ４１・Ｉ１，Ｗ１２・Ｉ２，Ｗ２３・Ｉ３，
Ｗ３４・Ｉ４）を生成する。さらに、各演算回路２１では、図３（Ｃ）の状態で生成した
データ３３＿１－３３＿４（Ｗ１１・Ｉ１，Ｗ２２・Ｉ２，Ｗ３３・Ｉ３，Ｗ４４・Ｉ４
）を次列の加算データとして次列の演算回路２１に出力する。
ｅｘｔ＿Ｗをデコードして得られる切り替え信号によって図３（Ｂ）とは異なる重みデー
タに設定される。具体的には、図３（Ｃ）に図示する下線を付した重みデータ（Ｗ４１，
Ｗ１２，Ｗ２３，Ｗ３４）が設定され、各演算回路２１では保持している入力データ（Ｉ
１，Ｉ２，Ｉ３，Ｉ４）との乗算データを生成する。各演算回路２１では、入力データ３
１と重みデータ３２＿２との乗算データ（Ｗ４１・Ｉ１，Ｗ１２・Ｉ２，Ｗ２３・Ｉ３，
Ｗ３４・Ｉ４）を生成する。さらに、各演算回路２１では、図３（Ｃ）の状態で生成した
データ３３＿１－３３＿４（Ｗ１１・Ｉ１，Ｗ２２・Ｉ２，Ｗ３３・Ｉ３，Ｗ４４・Ｉ４
）を次列の加算データとして次列の演算回路２１に出力する。
【0049】
次いで図３（Ｃ）の状態から１ｃｌｋ後の図３（Ｄ）では、コンテキスト信号ｃｏｎｔ
ｅｘｔ＿Ｗをデコードして得られる切り替え信号によって図３（Ｃ）とは異なる重みデー
タに設定される。具体的には、図３（Ｄ）に図示する下線を付した重みデータ（Ｗ３１，
Ｗ４２，Ｗ１３，Ｗ２４）が設定され、各演算回路２１では保持している入力データ（Ｉ
１，Ｉ２，Ｉ３，Ｉ４）との乗算データを生成する。例えば、各演算回路２１では、入力
データ３１と重みデータ３２＿３との乗算データ（Ｗ３１・Ｉ１，Ｗ４２・Ｉ２，Ｗ１３
・Ｉ３，Ｗ２４・Ｉ４）を生成する。さらに、各演算回路２１では、乗算データ（Ｗ４１
・Ｉ１，Ｗ１２・Ｉ２，Ｗ２３・Ｉ３，Ｗ３４・Ｉ４）を、図３（Ｃ）で出力された加算
データ（Ｗ１１・Ｉ１，Ｗ２２・Ｉ２，Ｗ３３・Ｉ３，Ｗ４４・Ｉ４）に加算したデータ
３３＿１－３３＿４（Ｗ１２・Ｉ２＋Ｗ１１・Ｉ１，Ｗ２３・Ｉ３＋Ｗ２２・Ｉ２，Ｗ３
４・Ｉ４＋Ｗ３３・Ｉ３，Ｗ４１・Ｉ１＋Ｗ４４・Ｉ４）を次列の加算データ（または積
和演算データともいう）として次列の演算回路２１に出力する。
ｅｘｔ＿Ｗをデコードして得られる切り替え信号によって図３（Ｃ）とは異なる重みデー
タに設定される。具体的には、図３（Ｄ）に図示する下線を付した重みデータ（Ｗ３１，
Ｗ４２，Ｗ１３，Ｗ２４）が設定され、各演算回路２１では保持している入力データ（Ｉ
１，Ｉ２，Ｉ３，Ｉ４）との乗算データを生成する。例えば、各演算回路２１では、入力
データ３１と重みデータ３２＿３との乗算データ（Ｗ３１・Ｉ１，Ｗ４２・Ｉ２，Ｗ１３
・Ｉ３，Ｗ２４・Ｉ４）を生成する。さらに、各演算回路２１では、乗算データ（Ｗ４１
・Ｉ１，Ｗ１２・Ｉ２，Ｗ２３・Ｉ３，Ｗ３４・Ｉ４）を、図３（Ｃ）で出力された加算
データ（Ｗ１１・Ｉ１，Ｗ２２・Ｉ２，Ｗ３３・Ｉ３，Ｗ４４・Ｉ４）に加算したデータ
３３＿１－３３＿４（Ｗ１２・Ｉ２＋Ｗ１１・Ｉ１，Ｗ２３・Ｉ３＋Ｗ２２・Ｉ２，Ｗ３
４・Ｉ４＋Ｗ３３・Ｉ３，Ｗ４１・Ｉ１＋Ｗ４４・Ｉ４）を次列の加算データ（または積
和演算データともいう）として次列の演算回路２１に出力する。
【0050】
次いで図３（Ｄ）の状態から１ｃｌｋ後の図３（Ｅ）では、コンテキスト信号ｃｏｎｔ
ｅｘｔ＿Ｗをデコードして得られる切り替え信号によって図３（Ｄ）とは異なる重みデー
タに設定される。具体的には、図３（Ｅ）に図示する下線を付した重みデータ（Ｗ２１，
Ｗ３２，Ｗ４３，Ｗ１４）が設定され、各演算回路２１では保持している入力データ（Ｉ
１，Ｉ２，Ｉ３，Ｉ４）との乗算データを生成する。例えば、各演算回路２１では、入力
データ３１と重みデータ３２＿４との乗算データ（Ｗ２１・Ｉ１，Ｗ３２・Ｉ２，Ｗ４３
・Ｉ３，Ｗ１４・Ｉ４）を生成する。さらに、各演算回路２１では、乗算データ（Ｗ３１
・Ｉ１，Ｗ４２・Ｉ２，Ｗ１３・Ｉ３，Ｗ２４・Ｉ４）を、図３（Ｄ）で出力された加算
データ（Ｗ１２・Ｉ２＋Ｗ１１・Ｉ１，Ｗ２３・Ｉ３＋Ｗ２２・Ｉ２，Ｗ３４・Ｉ４＋Ｗ
３３・Ｉ３，Ｗ４１・Ｉ１＋Ｗ４４・Ｉ４）に加算したデータ３３＿１－３３＿４（Ｗ１
３・Ｉ３＋Ｗ１２・Ｉ２＋Ｗ１１・Ｉ１，Ｗ２４・Ｉ４＋Ｗ２３・Ｉ３＋Ｗ２２・Ｉ２，
Ｗ３１・Ｉ１＋Ｗ３４・Ｉ４＋Ｗ３３・Ｉ３，Ｗ４２・Ｉ２＋Ｗ４１・Ｉ１＋Ｗ４４・Ｉ
４）を次列の加算データとして次列の演算回路２１に出力する。
ｅｘｔ＿Ｗをデコードして得られる切り替え信号によって図３（Ｄ）とは異なる重みデー
タに設定される。具体的には、図３（Ｅ）に図示する下線を付した重みデータ（Ｗ２１，
Ｗ３２，Ｗ４３，Ｗ１４）が設定され、各演算回路２１では保持している入力データ（Ｉ
１，Ｉ２，Ｉ３，Ｉ４）との乗算データを生成する。例えば、各演算回路２１では、入力
データ３１と重みデータ３２＿４との乗算データ（Ｗ２１・Ｉ１，Ｗ３２・Ｉ２，Ｗ４３
・Ｉ３，Ｗ１４・Ｉ４）を生成する。さらに、各演算回路２１では、乗算データ（Ｗ３１
・Ｉ１，Ｗ４２・Ｉ２，Ｗ１３・Ｉ３，Ｗ２４・Ｉ４）を、図３（Ｄ）で出力された加算
データ（Ｗ１２・Ｉ２＋Ｗ１１・Ｉ１，Ｗ２３・Ｉ３＋Ｗ２２・Ｉ２，Ｗ３４・Ｉ４＋Ｗ
３３・Ｉ３，Ｗ４１・Ｉ１＋Ｗ４４・Ｉ４）に加算したデータ３３＿１－３３＿４（Ｗ１
３・Ｉ３＋Ｗ１２・Ｉ２＋Ｗ１１・Ｉ１，Ｗ２４・Ｉ４＋Ｗ２３・Ｉ３＋Ｗ２２・Ｉ２，
Ｗ３１・Ｉ１＋Ｗ３４・Ｉ４＋Ｗ３３・Ｉ３，Ｗ４２・Ｉ２＋Ｗ４１・Ｉ１＋Ｗ４４・Ｉ
４）を次列の加算データとして次列の演算回路２１に出力する。
【0051】
次いで図３（Ｅ）の状態から１ｃｌｋ後の図３（Ｆ）において各演算回路２１では、図
３（Ｅ）で出力された加算データ（Ｗ１３・Ｉ３＋Ｗ１２・Ｉ２＋Ｗ１１・Ｉ１，Ｗ２４
・Ｉ４＋Ｗ２３・Ｉ３＋Ｗ２２・Ｉ２，Ｗ３１・Ｉ１＋Ｗ３４・Ｉ４＋Ｗ３３・Ｉ３，Ｗ
４２・Ｉ２＋Ｗ４１・Ｉ１＋Ｗ４４・Ｉ４）に乗算データ（Ｗ２１・Ｉ１，Ｗ３２・Ｉ２
，Ｗ４３・Ｉ３，Ｗ1４・Ｉ４）を加算したデータが得られる。図３（Ｆ）に示すように
、各演算回路２１では、データ３３＿２（Ｗ２１・Ｉ１＋Ｗ２４・Ｉ４＋Ｗ２３・Ｉ３＋
Ｗ２２・Ｉ２）、データ３３＿３（Ｗ３２・Ｉ２＋Ｗ３１・Ｉ１＋Ｗ３４・Ｉ４＋Ｗ３３
・Ｉ３）、データ３３＿４（Ｗ４３・Ｉ３＋Ｗ４２・Ｉ２＋Ｗ４１・Ｉ１＋Ｗ４４・Ｉ４
）、データ３３＿１（Ｗ１４・Ｉ４＋Ｗ１３・Ｉ３＋Ｗ１２・Ｉ２＋Ｗ１１・Ｉ１）とい
った積和演算によるデータを得ることができる。得られたデータは、行列－ベクトル積で
表したＹ（Ｙ１乃至Ｙ４）に相当する。
３（Ｅ）で出力された加算データ（Ｗ１３・Ｉ３＋Ｗ１２・Ｉ２＋Ｗ１１・Ｉ１，Ｗ２４
・Ｉ４＋Ｗ２３・Ｉ３＋Ｗ２２・Ｉ２，Ｗ３１・Ｉ１＋Ｗ３４・Ｉ４＋Ｗ３３・Ｉ３，Ｗ
４２・Ｉ２＋Ｗ４１・Ｉ１＋Ｗ４４・Ｉ４）に乗算データ（Ｗ２１・Ｉ１，Ｗ３２・Ｉ２
，Ｗ４３・Ｉ３，Ｗ1４・Ｉ４）を加算したデータが得られる。図３（Ｆ）に示すように
、各演算回路２１では、データ３３＿２（Ｗ２１・Ｉ１＋Ｗ２４・Ｉ４＋Ｗ２３・Ｉ３＋
Ｗ２２・Ｉ２）、データ３３＿３（Ｗ３２・Ｉ２＋Ｗ３１・Ｉ１＋Ｗ３４・Ｉ４＋Ｗ３３
・Ｉ３）、データ３３＿４（Ｗ４３・Ｉ３＋Ｗ４２・Ｉ２＋Ｗ４１・Ｉ１＋Ｗ４４・Ｉ４
）、データ３３＿１（Ｗ１４・Ｉ４＋Ｗ１３・Ｉ３＋Ｗ１２・Ｉ２＋Ｗ１１・Ｉ１）とい
った積和演算によるデータを得ることができる。得られたデータは、行列－ベクトル積で
表したＹ（Ｙ１乃至Ｙ４）に相当する。
【0052】
図３（Ａ）乃至（Ｆ）の演算モデルを用いることで、得られるデータを次々にシフトさ
せることで膨大な数の積和演算を効率よく行うことができる。半導体装置１０が有する積
和演算回路１１では、乗算データと加算データを、プロセッサのパイプライン処理のよう
に演算回路２１間で同時に処理するとともに、複数の演算回路２１間で乗算データおよび
加算データをシフトさせることで積和演算を実行することができる。そのため、限られた
ハードウェアで積和演算による演算処理を行う際、少ない回路リソースで超並列のデータ
処理を効率よく実行することができる。
せることで膨大な数の積和演算を効率よく行うことができる。半導体装置１０が有する積
和演算回路１１では、乗算データと加算データを、プロセッサのパイプライン処理のよう
に演算回路２１間で同時に処理するとともに、複数の演算回路２１間で乗算データおよび
加算データをシフトさせることで積和演算を実行することができる。そのため、限られた
ハードウェアで積和演算による演算処理を行う際、少ない回路リソースで超並列のデータ
処理を効率よく実行することができる。
【0053】
図３（Ａ）乃至（Ｆ）の構成では、演算途中で外部メモリへのデータアクセスが必要な
く、また、全ての演算回路２１でデータの受け渡しを並列に行いながら積和演算データを
効率よく得ることができる。そのため、入力データおよび重みデータ等の増大に伴う回路
規模の大型化がニューラルネットワークでは問題となるが、この問題を解消することがで
きる。
く、また、全ての演算回路２１でデータの受け渡しを並列に行いながら積和演算データを
効率よく得ることができる。そのため、入力データおよび重みデータ等の増大に伴う回路
規模の大型化がニューラルネットワークでは問題となるが、この問題を解消することがで
きる。
【0054】
図３（Ａ）乃至（Ｆ）で説明した積和演算処理を行う演算モデルを図１の半導体装置１
０に適用する場合、図２（Ａ）乃至（Ｅ）で説明したように演算処理に用いる重みデータ
、演算処理によって出力されるデータ、あるいは演算回路２１間の接続をコンテキスト信
号ｃｏｎｔｅｘｔ＿Ｗおよびコンテキスト信号ｃｏｎｔｅｘｔ＿Ｃに応じて切り替えるこ
とで実現できる。
０に適用する場合、図２（Ａ）乃至（Ｅ）で説明したように演算処理に用いる重みデータ
、演算処理によって出力されるデータ、あるいは演算回路２１間の接続をコンテキスト信
号ｃｏｎｔｅｘｔ＿Ｗおよびコンテキスト信号ｃｏｎｔｅｘｔ＿Ｃに応じて切り替えるこ
とで実現できる。
【0055】
具体的には図３（Ａ）乃至（Ｆ）に示す演算モデルを実現する場合、積和演算処理のた
めの重みデータの切り替えのためのコンテキスト数が４、つまり重みデータの切り替え構
成は重みデータＷ０，重みデータＷ１，重みデータＷ２および重みデータＷ３のデータセ
ットによって実現できる。また図２（Ｅ）のように図３（Ａ）乃至（Ｆ）に示す演算モデ
ルで得られた積和演算データ同士を足し合わせるような加算処理の場合、重みデータは必
要ないが、重みデータＷ０乃至Ｗ３のいずれか一のデータセットによって実現できる。こ
の場合、コンテキスト信号ｃｏｎｔｅｘｔ＿Ｗをデコードしてコンテキストを切り替える
ための切り替え信号ｃｏｎｔｅｘｔ＿Ｗ０乃至ｃｏｎｔｅｘｔ＿Ｗ３を得る構成とすれば
よい。
めの重みデータの切り替えのためのコンテキスト数が４、つまり重みデータの切り替え構
成は重みデータＷ０，重みデータＷ１，重みデータＷ２および重みデータＷ３のデータセ
ットによって実現できる。また図２（Ｅ）のように図３（Ａ）乃至（Ｆ）に示す演算モデ
ルで得られた積和演算データ同士を足し合わせるような加算処理の場合、重みデータは必
要ないが、重みデータＷ０乃至Ｗ３のいずれか一のデータセットによって実現できる。こ
の場合、コンテキスト信号ｃｏｎｔｅｘｔ＿Ｗをデコードしてコンテキストを切り替える
ための切り替え信号ｃｏｎｔｅｘｔ＿Ｗ０乃至ｃｏｎｔｅｘｔ＿Ｗ３を得る構成とすれば
よい。
【0056】
また図３（Ａ）乃至（Ｆ）に示す演算モデルを実現する場合、接続構成はコンテキスト
数が１、つまり接続構成は切り替え信号ｃｏｎｔｅｘｔ＿Ｃ０によって実現できる。また
図２（Ｅ）のように図３（Ａ）乃至（Ｆ）に示す演算モデルで得られた積和演算データ同
士を足し合わせる場合、接続構成はコンテキスト数が１、つまり接続構成は切り替え信号
ｃｏｎｔｅｘｔ＿Ｃ１によって実現できる。この場合、コンテキスト信号ｃｏｎｔｅｘｔ
＿Ｃをデコードしてコンテキストを切り替えるための切り替え信号ｃｏｎｔｅｘｔ＿Ｃ０
およびｃｏｎｔｅｘｔ＿Ｃ１を得る構成とすればよい。
数が１、つまり接続構成は切り替え信号ｃｏｎｔｅｘｔ＿Ｃ０によって実現できる。また
図２（Ｅ）のように図３（Ａ）乃至（Ｆ）に示す演算モデルで得られた積和演算データ同
士を足し合わせる場合、接続構成はコンテキスト数が１、つまり接続構成は切り替え信号
ｃｏｎｔｅｘｔ＿Ｃ１によって実現できる。この場合、コンテキスト信号ｃｏｎｔｅｘｔ
＿Ｃをデコードしてコンテキストを切り替えるための切り替え信号ｃｏｎｔｅｘｔ＿Ｃ０
およびｃｏｎｔｅｘｔ＿Ｃ１を得る構成とすればよい。
【0057】
上記構成は、図４（Ａ）乃至（Ｅ）に示すブロック図を用いて説明することができる。
図４（Ａ）乃至（Ｅ）中では、演算回路２１およびスイッチ回路２２の他、演算処理の種
類として積和演算処理２３（図中、「×＋」で図示）を図示している。また演算処理の種
類として加算処理２４（図中、「＋」で図示）を図示している。
図４（Ａ）乃至（Ｅ）中では、演算回路２１およびスイッチ回路２２の他、演算処理の種
類として積和演算処理２３（図中、「×＋」で図示）を図示している。また演算処理の種
類として加算処理２４（図中、「＋」で図示）を図示している。
【0058】
図４（Ａ）乃至（Ｄ）では、接続構成を切り替え信号ｃｏｎｔｅｘｔ＿Ｃ０で固定し、
重みデータを切り替え信号ｃｏｎｔｅｘｔ＿Ｗ０乃至Ｗ３で切り替えることで積和演算処
理を行う。例えば図４（Ａ）では、接続構成を切り替え信号ｃｏｎｔｅｘｔ＿Ｃ０とし、
重みデータを切り替え信号ｃｏｎｔｅｘｔ＿Ｗ０で重みデータＷ０とし、乗算データに他
の演算回路の加算データを足し合わせる積和演算処理を実行する。また図４（Ｂ）では、
接続構成を切り替え信号ｃｏｎｔｅｘｔ＿Ｃ０とし、重みデータを切り替え信号ｃｏｎｔ
ｅｘｔ＿Ｗ１で重みデータＷ１とし、乗算データに他の演算回路の加算データを足し合わ
せる積和演算処理を実行する。また図４（Ｃ）では、接続構成を切り替え信号ｃｏｎｔｅ
ｘｔ＿Ｃ０とし、重みデータを切り替え信号ｃｏｎｔｅｘｔ＿Ｗ２で重みデータＷ２とし
、乗算データに他の演算回路の加算データを足し合わせる積和演算処理を実行する。また
図４（Ｄ）では、接続構成を切り替え信号ｃｏｎｔｅｘｔ＿Ｃ０とし、重みデータを切り
替え信号ｃｏｎｔｅｘｔ＿Ｗ３で重みデータＷ３とし、乗算データに他の演算回路の加算
データを足し合わせる積和演算処理を実行する。
重みデータを切り替え信号ｃｏｎｔｅｘｔ＿Ｗ０乃至Ｗ３で切り替えることで積和演算処
理を行う。例えば図４（Ａ）では、接続構成を切り替え信号ｃｏｎｔｅｘｔ＿Ｃ０とし、
重みデータを切り替え信号ｃｏｎｔｅｘｔ＿Ｗ０で重みデータＷ０とし、乗算データに他
の演算回路の加算データを足し合わせる積和演算処理を実行する。また図４（Ｂ）では、
接続構成を切り替え信号ｃｏｎｔｅｘｔ＿Ｃ０とし、重みデータを切り替え信号ｃｏｎｔ
ｅｘｔ＿Ｗ１で重みデータＷ１とし、乗算データに他の演算回路の加算データを足し合わ
せる積和演算処理を実行する。また図４（Ｃ）では、接続構成を切り替え信号ｃｏｎｔｅ
ｘｔ＿Ｃ０とし、重みデータを切り替え信号ｃｏｎｔｅｘｔ＿Ｗ２で重みデータＷ２とし
、乗算データに他の演算回路の加算データを足し合わせる積和演算処理を実行する。また
図４（Ｄ）では、接続構成を切り替え信号ｃｏｎｔｅｘｔ＿Ｃ０とし、重みデータを切り
替え信号ｃｏｎｔｅｘｔ＿Ｗ３で重みデータＷ３とし、乗算データに他の演算回路の加算
データを足し合わせる積和演算処理を実行する。
【0059】
図４（Ａ）乃至（Ｄ）のように、重みデータＷ０乃至Ｗ３を切り替えて得られる乗算デ
ータは、別の演算回路で得られた値に足し合わせてさらに別の演算回路に順に出力するこ
とができる。そのため、異なる重みデータを用いて得られた乗算データ同士を足し合わせ
た積和演算データを得ることができる。つまり図３（Ｆ）の状態を得ることができる。
ータは、別の演算回路で得られた値に足し合わせてさらに別の演算回路に順に出力するこ
とができる。そのため、異なる重みデータを用いて得られた乗算データ同士を足し合わせ
た積和演算データを得ることができる。つまり図３（Ｆ）の状態を得ることができる。
【0060】
また図４（Ｅ）では、接続構成を切り替え信号ｃｏｎｔｅｘｔ＿Ｃ１で固定し、重みデ
ータを例えば切り替え信号ｃｏｎｔｅｘｔ＿Ｗ０に切り替えることで加算処理を行う。重
みデータを切り替え信号ｃｏｎｔｅｘｔ＿Ｗ０で重みデータＷ０とし、先に求めた積和演
算データ同士の和を求める加算処理を行う構成である。当該構成とすることで各演算回路
２１に保持された積和演算データ同士の和に相当するデータを得ることができる。
ータを例えば切り替え信号ｃｏｎｔｅｘｔ＿Ｗ０に切り替えることで加算処理を行う。重
みデータを切り替え信号ｃｏｎｔｅｘｔ＿Ｗ０で重みデータＷ０とし、先に求めた積和演
算データ同士の和を求める加算処理を行う構成である。当該構成とすることで各演算回路
２１に保持された積和演算データ同士の和に相当するデータを得ることができる。
【0061】
上記構成では接続構成を切り替え信号ｃｏｎｔｅｘｔ＿Ｃ０として共有化し、重みデー
タのみを変更する構成となる。当該構成とすることで、接続構成のコンテキスト数を削減
できる。すなわち、回路面積（信号線の負荷）の削減が可能となり、動作速度の向上や消
費電力の低減が可能となる。
タのみを変更する構成となる。当該構成とすることで、接続構成のコンテキスト数を削減
できる。すなわち、回路面積（信号線の負荷）の削減が可能となり、動作速度の向上や消
費電力の低減が可能となる。
【0062】
【0063】
なお、本明細書においてニューラルネットワークとは、生物の神経回路網を模し、学習
によってニューロンどうしの結合強度を決定し、問題解決能力を持たせるモデル全般を指
す。ニューラルネットワークは入力層、中間層（隠れ層ともいう）、出力層を有する。ニ
ューラルネットワークのうち、２層以上の中間層を有するものをディープニューラルネッ
トワーク（ＤＮＮ）と呼称する。ディープニューラルネットワークによる学習を「ディー
プラーニング」と呼称する。またニューラルネットワークをハードウェアで実行可能な回
路をニューラルネットワーク回路という。
によってニューロンどうしの結合強度を決定し、問題解決能力を持たせるモデル全般を指
す。ニューラルネットワークは入力層、中間層（隠れ層ともいう）、出力層を有する。ニ
ューラルネットワークのうち、２層以上の中間層を有するものをディープニューラルネッ
トワーク（ＤＮＮ）と呼称する。ディープニューラルネットワークによる学習を「ディー
プラーニング」と呼称する。またニューラルネットワークをハードウェアで実行可能な回
路をニューラルネットワーク回路という。
【0064】
また、本明細書において、ニューラルネットワークについて述べる際に、既にある情報
からニューロンとニューロンの結合強度（重み係数または重みパラメータとも言う）を決
定することを「学習」と呼ぶ場合がある。
からニューロンとニューロンの結合強度（重み係数または重みパラメータとも言う）を決
定することを「学習」と呼ぶ場合がある。
【0065】
また、本明細書において、学習によって得られた結合強度を用いてニューラルネットワ
ークを構成し、そこから新たな結論を導くことを「推論」と呼ぶ場合がある。
ークを構成し、そこから新たな結論を導くことを「推論」と呼ぶ場合がある。
【0066】
図５は、畳み込みニューラルネットワークの演算処理の流れについて図示したブロック
図である。図５では、入力層６１、中間層６２（隠れ層ともいう）、出力層６３を図示し
ている。入力層６１では、入力データの入力処理（図中、Ｉｎｐｕｔと図示）を図示して
いる。中間層６２では、畳み込み層６５、畳み込み層６６、畳み込み層６８（図中、Ｃｏ
ｎｖ．と図示）、プーリング層６７、プーリング層６９（図中、Ｐｏｏｌ．と図示）を図
示している。出力層６３では、全結合層７０（図中、Ｆｕｌｌと図示）を図示している。
入力層６１、中間層６２、出力層６３における演算処理を行う層は一例であり、実際の畳
み込みニューラルネットワークの演算処理では、ソフトマックス演算などの他の演算処理
を行うことがある。
図である。図５では、入力層６１、中間層６２（隠れ層ともいう）、出力層６３を図示し
ている。入力層６１では、入力データの入力処理（図中、Ｉｎｐｕｔと図示）を図示して
いる。中間層６２では、畳み込み層６５、畳み込み層６６、畳み込み層６８（図中、Ｃｏ
ｎｖ．と図示）、プーリング層６７、プーリング層６９（図中、Ｐｏｏｌ．と図示）を図
示している。出力層６３では、全結合層７０（図中、Ｆｕｌｌと図示）を図示している。
入力層６１、中間層６２、出力層６３における演算処理を行う層は一例であり、実際の畳
み込みニューラルネットワークの演算処理では、ソフトマックス演算などの他の演算処理
を行うことがある。
【0067】
図５に図示する畳み込み層６５、畳み込み層６６、畳み込み層６８および全結合層７０
では、入力データと重みデータとの積和演算処理を行う。各層での演算処理は、形状の異
なる入力データが入力されるとともに重みデータを切り替えて積和演算処理を行うことに
なる。重みデータのデータセットの増加に伴うコンテキスト数の増加は回路規模の増大に
つながる。本発明の一態様の構成はコントローラ１２において、重みデータを切り替える
ためのコンテキスト数に比べて接続構成を切り替えるためのコンテキスト数を小さくする
ようコンテキスト信号を生成する。そのため、接続構成に関するコンフィギュレーション
データを記憶するためのメモリ回路およびスイッチの回路規模の縮小が図られた半導体装
置とすることができる。加えて、回路規模の縮小が図られることに伴って消費電力増大の
抑制を図ることができる。
では、入力データと重みデータとの積和演算処理を行う。各層での演算処理は、形状の異
なる入力データが入力されるとともに重みデータを切り替えて積和演算処理を行うことに
なる。重みデータのデータセットの増加に伴うコンテキスト数の増加は回路規模の増大に
つながる。本発明の一態様の構成はコントローラ１２において、重みデータを切り替える
ためのコンテキスト数に比べて接続構成を切り替えるためのコンテキスト数を小さくする
ようコンテキスト信号を生成する。そのため、接続構成に関するコンフィギュレーション
データを記憶するためのメモリ回路およびスイッチの回路規模の縮小が図られた半導体装
置とすることができる。加えて、回路規模の縮小が図られることに伴って消費電力増大の
抑制を図ることができる。
【0068】
＜コントローラの構成＞
半導体装置１０が有するコントローラ１２の構成例に説明する。
半導体装置１０が有するコントローラ１２の構成例に説明する。
【0069】
図６はコントローラ１２の構成例を説明するためのブロック図である。図６におけるコ
ントローラ１２は、デコーダ４３およびルックアップテーブル４５の他、フリップフロッ
プ４２、Ｉ２Ｃコントローラ４４を有する。
ントローラ１２は、デコーダ４３およびルックアップテーブル４５の他、フリップフロッ
プ４２、Ｉ２Ｃコントローラ４４を有する。
【0070】
コントローラ１２は、入力されるコンテキスト信号ｃｏｎｔｅｘｔ＿ｉｎ（図中ｃｏｎ
ｔｅｘｔ＿ｉｎ［１：０］と図示）をフリップフロップ４２に保持し、コンテキスト信号
ｃｏｎｔｅｘｔ＿Ｗ（図中ｃｏｎｔｅｘｔ＿Ｗ［１：０］と図示）として出力する機能を
有する。デコーダ４３は、Ｉ２Ｃなどのシリアルバスによる外部信号に応じて、ルックア
ップテーブル４５に記憶されたデータを参照してコンテキスト信号ｃｏｎｔｅｘｔ＿Ｃを
出力する機能を有する。
ｔｅｘｔ＿ｉｎ［１：０］と図示）をフリップフロップ４２に保持し、コンテキスト信号
ｃｏｎｔｅｘｔ＿Ｗ（図中ｃｏｎｔｅｘｔ＿Ｗ［１：０］と図示）として出力する機能を
有する。デコーダ４３は、Ｉ２Ｃなどのシリアルバスによる外部信号に応じて、ルックア
ップテーブル４５に記憶されたデータを参照してコンテキスト信号ｃｏｎｔｅｘｔ＿Ｃを
出力する機能を有する。
【0071】
なおＩ２Ｃ以外に、ユニバーサルシリアルバス（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ
Ｂｕｓ）、シリアル周辺インターフェース（Ｓｅｒｉａｌ Ｐｅｒｉｐｈｅｒａｌ Ｉｎ
ｔｅｒｆａｃｅ）等のバス規格を用いることが可能である。
Ｂｕｓ）、シリアル周辺インターフェース（Ｓｅｒｉａｌ Ｐｅｒｉｐｈｅｒａｌ Ｉｎ
ｔｅｒｆａｃｅ）等のバス規格を用いることが可能である。
【0072】
図６に示すようにコントローラ１２は、ルックアップテーブル４５を有する。ルックア
ップテーブル４５は、コンテキスト信号ｃｏｎｔｅｘｔ＿Ｗとコンテキスト信号ｃｏｎｔ
ｅｘｔ＿Ｃによる異なるコンテキスト数の対応関係を定義する。ルックアップテーブル４
５のパラメータ設定方法としては、例えばＩ２Ｃによる通信によりＩ２Ｃコントローラ４
４を介してコンテキスト信号ｃｏｎｔｅｘｔ＿Ｃを切り替える方法がある。ルックアップ
テーブル４５のパラメータ設定は、コンフィギュレーション動作時に実行する構成として
もよい。Ｉ２Ｃによる通信によってユーザーが制御可能なパラメータが定義可能となるこ
とで様々な回路構成を実現できる。
ップテーブル４５は、コンテキスト信号ｃｏｎｔｅｘｔ＿Ｗとコンテキスト信号ｃｏｎｔ
ｅｘｔ＿Ｃによる異なるコンテキスト数の対応関係を定義する。ルックアップテーブル４
５のパラメータ設定方法としては、例えばＩ２Ｃによる通信によりＩ２Ｃコントローラ４
４を介してコンテキスト信号ｃｏｎｔｅｘｔ＿Ｃを切り替える方法がある。ルックアップ
テーブル４５のパラメータ設定は、コンフィギュレーション動作時に実行する構成として
もよい。Ｉ２Ｃによる通信によってユーザーが制御可能なパラメータが定義可能となるこ
とで様々な回路構成を実現できる。
【0073】
次いでコントローラ１２の動作について説明する。
【0074】
図７に図１におけるコンテキスト信号ｃｏｎｔｅｘｔ＿ｉｎ［１：０］と、積和演算回
路１１の回路状態を説明するためのタイミングチャートを示す。外部入力によるコンテキ
スト信号ｃｏｎｔｅｘｔ＿ｉｎ［１：０］はクロック信号ｃｌｋとは非同期の信号である
とする。
路１１の回路状態を説明するためのタイミングチャートを示す。外部入力によるコンテキ
スト信号ｃｏｎｔｅｘｔ＿ｉｎ［１：０］はクロック信号ｃｌｋとは非同期の信号である
とする。
【0075】
なお図７の説明において、コンテキスト信号ｃｏｎｔｅｘｔ＿ｉｎ［１：０］は２ビッ
トの信号であり、コンテキストは「３」乃至「０」の４つで表すことができる。また図７
の説明において、コンテキスト信号ｃｏｎｔｅｘｔ＿Ｗ［１：０］は２ビットの信号であ
り、コンテキストは「３」乃至「０」の４つで表すことができる。図７の説明において、
コンテキスト信号ｃｏｎｔｅｘｔ＿Ｃは１ビットの信号であり、コンテキストはＨレベル
またはＬレベルの信号の２つで表すことができる。
トの信号であり、コンテキストは「３」乃至「０」の４つで表すことができる。また図７
の説明において、コンテキスト信号ｃｏｎｔｅｘｔ＿Ｗ［１：０］は２ビットの信号であ
り、コンテキストは「３」乃至「０」の４つで表すことができる。図７の説明において、
コンテキスト信号ｃｏｎｔｅｘｔ＿Ｃは１ビットの信号であり、コンテキストはＨレベル
またはＬレベルの信号の２つで表すことができる。
【0076】
時刻Ｔ０において、コンテキスト信号ｃｏｎｔｅｘｔ＿Ｗ［１：０］によってコンテキ
ストが「３」から「０」に変化する。コンテキスト信号ｃｏｎｔｅｘｔ＿Ｗ［１：０］は
、図６で図示したデコーダ４３でデコードされる。コンテキスト信号ｃｏｎｔｅｘｔ＿Ｃ
は、ルックアップテーブル４５のパラメータ設定によって、「１」から「０」に変化する
。その結果、次のクロック信号ｃｌｋの立ち上がり（ＬレベルからＨレベルへの変化）で
ある時刻Ｔ１において切り替え信号ｃｏｎｔｅｘｔ＿Ｗ０及び切り替え信号ｃｏｎｔｅｘ
ｔ＿Ｃ０がＨレベルとなる。また切り替え信号ｃｏｎｔｅｘｔ＿Ｗ３及び切り替え信号ｃ
ｏｎｔｅｘｔ＿Ｃ１がＬレベルとなり、回路構成ｃｉｒｃｕｉｔ＿ｓｔａｔｅは回路Ｄか
ら回路Ａの状態となる。
ストが「３」から「０」に変化する。コンテキスト信号ｃｏｎｔｅｘｔ＿Ｗ［１：０］は
、図６で図示したデコーダ４３でデコードされる。コンテキスト信号ｃｏｎｔｅｘｔ＿Ｃ
は、ルックアップテーブル４５のパラメータ設定によって、「１」から「０」に変化する
。その結果、次のクロック信号ｃｌｋの立ち上がり（ＬレベルからＨレベルへの変化）で
ある時刻Ｔ１において切り替え信号ｃｏｎｔｅｘｔ＿Ｗ０及び切り替え信号ｃｏｎｔｅｘ
ｔ＿Ｃ０がＨレベルとなる。また切り替え信号ｃｏｎｔｅｘｔ＿Ｗ３及び切り替え信号ｃ
ｏｎｔｅｘｔ＿Ｃ１がＬレベルとなり、回路構成ｃｉｒｃｕｉｔ＿ｓｔａｔｅは回路Ｄか
ら回路Ａの状態となる。
【0077】
時刻Ｔ１において、コンテキスト信号ｃｏｎｔｅｘｔ＿Ｗ［１：０］によってコンテキ
ストが「０」から「１」に変化する。コンテキスト信号ｃｏｎｔｅｘｔ＿Ｃは、ルックア
ップテーブル４５のパラメータ設定によって、「０」を維持する。その結果、次のクロッ
ク信号ｃｌｋの立ち上がりである時刻Ｔ２において切り替え信号ｃｏｎｔｅｘｔ＿Ｗ１が
Ｈレベルとなる。また、切り替え信号ｃｏｎｔｅｘｔ＿Ｗ０がＬレベルとなり、回路構成
ｃｉｒｃｕｉｔ＿ｓｔａｔｅは回路Ａの状態から回路Ｂの状態となる。
ストが「０」から「１」に変化する。コンテキスト信号ｃｏｎｔｅｘｔ＿Ｃは、ルックア
ップテーブル４５のパラメータ設定によって、「０」を維持する。その結果、次のクロッ
ク信号ｃｌｋの立ち上がりである時刻Ｔ２において切り替え信号ｃｏｎｔｅｘｔ＿Ｗ１が
Ｈレベルとなる。また、切り替え信号ｃｏｎｔｅｘｔ＿Ｗ０がＬレベルとなり、回路構成
ｃｉｒｃｕｉｔ＿ｓｔａｔｅは回路Ａの状態から回路Ｂの状態となる。
【0078】
時刻Ｔ２において、コンテキスト信号ｃｏｎｔｅｘｔ＿Ｗ［１：０］によってコンテキ
ストが「１」から「２」に変化する。コンテキスト信号ｃｏｎｔｅｘｔ＿Ｃは「０」を維
持する。その結果、次のクロック信号ｃｌｋの立ち上がりである時刻Ｔ３において切り替
え信号ｃｏｎｔｅｘｔ＿Ｗ２がＨレベルとなる。また切り替え信号ｃｏｎｔｅｘｔ＿Ｗ１
がＬレベルとなり、回路構成ｃｉｒｃｕｉｔ＿ｓｔａｔｅは回路Ｂの状態から回路Ｃの状
態となる。
ストが「１」から「２」に変化する。コンテキスト信号ｃｏｎｔｅｘｔ＿Ｃは「０」を維
持する。その結果、次のクロック信号ｃｌｋの立ち上がりである時刻Ｔ３において切り替
え信号ｃｏｎｔｅｘｔ＿Ｗ２がＨレベルとなる。また切り替え信号ｃｏｎｔｅｘｔ＿Ｗ１
がＬレベルとなり、回路構成ｃｉｒｃｕｉｔ＿ｓｔａｔｅは回路Ｂの状態から回路Ｃの状
態となる。
【0079】
時刻Ｔ３において、コンテキスト信号ｃｏｎｔｅｘｔ＿Ｗ［１：０］によって「２」か
ら「３」に変化する。コンテキスト信号ｃｏｎｔｅｘｔ＿Ｃは、ルックアップテーブル４
５のパラメータ設定によって、「０」から「１」に変化する。その結果、次のクロック信
号ｃｌｋの立ち上がりである時刻Ｔ４において切り替え信号ｃｏｎｔｅｘｔ＿Ｗ３がＨレ
ベルとなる。また切り替え信号ｃｏｎｔｅｘｔ＿Ｗ２がＬレベルとなり、回路構成ｃｉｒ
ｃｕｉｔ＿ｓｔａｔｅは回路Ｃの状態から回路Ｄの状態となる。
ら「３」に変化する。コンテキスト信号ｃｏｎｔｅｘｔ＿Ｃは、ルックアップテーブル４
５のパラメータ設定によって、「０」から「１」に変化する。その結果、次のクロック信
号ｃｌｋの立ち上がりである時刻Ｔ４において切り替え信号ｃｏｎｔｅｘｔ＿Ｗ３がＨレ
ベルとなる。また切り替え信号ｃｏｎｔｅｘｔ＿Ｗ２がＬレベルとなり、回路構成ｃｉｒ
ｃｕｉｔ＿ｓｔａｔｅは回路Ｃの状態から回路Ｄの状態となる。
【0080】
以上のように、コンテキストの切り替えを演算回路２１およびスイッチ回路といった対
象毎にコンテキスト数が異なるように分けて行う構成とする。当該構成とすることで回路
構成の変更が無い場合にはコンテキスト信号の変化を行わない構成とすることができる。
必要となるコンテキスト数を削減できることで削減分のコンテキストに対応するスイッチ
回路が不要になるため、回路面積の削減および回路動作の高速化が可能となる。
象毎にコンテキスト数が異なるように分けて行う構成とする。当該構成とすることで回路
構成の変更が無い場合にはコンテキスト信号の変化を行わない構成とすることができる。
必要となるコンテキスト数を削減できることで削減分のコンテキストに対応するスイッチ
回路が不要になるため、回路面積の削減および回路動作の高速化が可能となる。
【0081】
＜演算回路の構成＞
積和演算回路１１が有する演算回路２１の構成の一例を説明する。演算回路２１は図２
（Ａ）乃至（Ｅ）で説明したように、入力されるデータ（入力データ）と重みデータとの
乗算によって得られる乗算データを保持または出力する機能の他、当該乗算データと、別
の演算回路から出力されるデータ（加算データ）とを足し合わせて得られる積和演算デー
タを保持または出力する機能を有する。
積和演算回路１１が有する演算回路２１の構成の一例を説明する。演算回路２１は図２
（Ａ）乃至（Ｅ）で説明したように、入力されるデータ（入力データ）と重みデータとの
乗算によって得られる乗算データを保持または出力する機能の他、当該乗算データと、別
の演算回路から出力されるデータ（加算データ）とを足し合わせて得られる積和演算デー
タを保持または出力する機能を有する。
【0082】
図８（Ａ）は、演算回路２１の一例を示すためのブロック図である。演算回路２１は、
一例として、入力レジスタ５１、メモリ回路５２、乗算回路５３、加算回路５４、出力レ
ジスタ５５Ａ、出力レジスタ５５Ｂ、切り替え回路５６Ａ、メモリ素子５７Ａ、切り替え
回路５６Ｂ、メモリ素子５７Ｂ、切り替え回路５６Ｃおよびメモリ素子５７Ｃを有する。
一例として、入力レジスタ５１、メモリ回路５２、乗算回路５３、加算回路５４、出力レ
ジスタ５５Ａ、出力レジスタ５５Ｂ、切り替え回路５６Ａ、メモリ素子５７Ａ、切り替え
回路５６Ｂ、メモリ素子５７Ｂ、切り替え回路５６Ｃおよびメモリ素子５７Ｃを有する。
【0083】
入力レジスタ５１には、データｓｉｎが入力される。入力レジスタ５１はラッチ信号ｓ
ｌａｔの制御でデータｓｉｎを保持する。入力レジスタ５１はデータｓｏｕｔを出力する
。入力レジスタ５１は、切り替え回路５６Ａを介して乗算回路５３にデータｓｄａｔａを
出力する。
ｌａｔの制御でデータｓｉｎを保持する。入力レジスタ５１はデータｓｏｕｔを出力する
。入力レジスタ５１は、切り替え回路５６Ａを介して乗算回路５３にデータｓｄａｔａを
出力する。
【0084】
切り替え回路５６Ａは、乗算回路５３に入力されるデータｓｄａｔａとして、データｓ
ｉｎを出力するか、入力レジスタ５１に保持されたデータを出力するかを制御するための
回路である。メモリ素子５７Ａは、コンテキスト信号ｃｏｎｔｅｘｔ＿Ｃの切り替えに応
じて、切り替え回路５６Ａ内の電気的な接続を切り替える機能を有する。
ｉｎを出力するか、入力レジスタ５１に保持されたデータを出力するかを制御するための
回路である。メモリ素子５７Ａは、コンテキスト信号ｃｏｎｔｅｘｔ＿Ｃの切り替えに応
じて、切り替え回路５６Ａ内の電気的な接続を切り替える機能を有する。
【0085】
メモリ回路５２には、コンテキスト信号ｃｏｎｔｅｘ＿Ｗ［１：０］が入力される。メ
モリ回路５２は、コンテキストに応じたデータセットを有する。データセットは、積和演
算処理に用いる複数の重みデータに相当するデータである。メモリ回路５２は、コンテキ
スト信号に応じてコンテキストに応じた複数の重みデータの中から一つの重みデータを重
みデータｃｍｏｕｔとして出力する。メモリ回路５２に格納した複数の重みデータは、例
えば、畳み込み演算処理で用いるフィルタ数が多い場合などコンテキストを変更しながら
演算する際に有効である。コンテキストを変更しながら異なる重みデータと入力データと
の乗算をすることで、１つの乗算回路を使って様々な条件での乗算を行うことができる。
モリ回路５２は、コンテキストに応じたデータセットを有する。データセットは、積和演
算処理に用いる複数の重みデータに相当するデータである。メモリ回路５２は、コンテキ
スト信号に応じてコンテキストに応じた複数の重みデータの中から一つの重みデータを重
みデータｃｍｏｕｔとして出力する。メモリ回路５２に格納した複数の重みデータは、例
えば、畳み込み演算処理で用いるフィルタ数が多い場合などコンテキストを変更しながら
演算する際に有効である。コンテキストを変更しながら異なる重みデータと入力データと
の乗算をすることで、１つの乗算回路を使って様々な条件での乗算を行うことができる。
【0086】
メモリ回路５２は不揮発性メモリを用いる。メモリ回路５２としては、酸化物半導体（
Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ：ＯＳ）をチャネル形成領域に有するトランジ
スタ（ＯＳトランジスタ）を用いたＯＳメモリが有効である。メモリ回路５２を演算回路
２１毎に設けることで、積和演算回路１１外部に設ける場合と比べて、より高速且つ低消
費電力に上記重みデータへのアクセス（読み出しおよび書き込み）をすることができる。
メモリ回路５２の構成例については後述する。
Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ：ＯＳ）をチャネル形成領域に有するトランジ
スタ（ＯＳトランジスタ）を用いたＯＳメモリが有効である。メモリ回路５２を演算回路
２１毎に設けることで、積和演算回路１１外部に設ける場合と比べて、より高速且つ低消
費電力に上記重みデータへのアクセス（読み出しおよび書き込み）をすることができる。
メモリ回路５２の構成例については後述する。
【0087】
乗算回路５３は、データｓｄａｔａと重みデータｃｍｏｕｔとの積に応じた乗算データ
ｍｏｕｔを生成する。乗算データｍｏｕｔは、加算回路５４および切り替え回路５６Ｂに
出力される。
ｍｏｕｔを生成する。乗算データｍｏｕｔは、加算回路５４および切り替え回路５６Ｂに
出力される。
【0088】
加算回路５４は、加算データａｉｎに乗算データｍｏｕｔを加算することによって和に
応じた加算データａｏｕｔを生成する。加算データａｏｕｔは、切り替え回路５６Ｂに出
力される。
応じた加算データａｏｕｔを生成する。加算データａｏｕｔは、切り替え回路５６Ｂに出
力される。
【0089】
切り替え回路５６Ｂは、乗算データｍｏｕｔを出力するか、加算データａｏｕｔを出力
するか、を制御するための回路である。また切り替え回路５６Ｂは、加算データａｉｎを
出力するか、加算データａｏｕｔを出力するかを制御するための回路である。メモリ素子
５７Ｂは、コンテキスト信号ｃｏｎｔｅｘｔ＿Ｃの切り替えに応じて、切り替え回路５６
Ｂ内の電気的な接続を切り替える機能を有する。
するか、を制御するための回路である。また切り替え回路５６Ｂは、加算データａｉｎを
出力するか、加算データａｏｕｔを出力するかを制御するための回路である。メモリ素子
５７Ｂは、コンテキスト信号ｃｏｎｔｅｘｔ＿Ｃの切り替えに応じて、切り替え回路５６
Ｂ内の電気的な接続を切り替える機能を有する。
【0090】
出力レジスタ５５Ａおよび出力レジスタ５５Ｂは、切り替え回路５６Ｂで選択されたデ
ータを保持し、リセット信号ｒｅｓｅｔの制御でリセットされる。出力レジスタ５５Ａお
よび出力レジスタ５５Ｂを有する構成とすることで、信号の遅延によって演算結果に誤り
があることを防ぐことができる。
ータを保持し、リセット信号ｒｅｓｅｔの制御でリセットされる。出力レジスタ５５Ａお
よび出力レジスタ５５Ｂを有する構成とすることで、信号の遅延によって演算結果に誤り
があることを防ぐことができる。
【0091】
切り替え回路５６Ｂは、出力レジスタ５５Ａに保持されたデータを出力するか、出力レ
ジスタ５５Ａに入力されるデータをそのまま出力データｏｕｔとして出力するか、を制御
するための回路である。メモリ素子５７Ｃは、コンテキスト信号ｃｏｎｔｅｘｔ＿Ｃの切
り替えに応じて、切り替え回路５６Ｃ内の電気的な接続を切り替える機能を有する。
ジスタ５５Ａに入力されるデータをそのまま出力データｏｕｔとして出力するか、を制御
するための回路である。メモリ素子５７Ｃは、コンテキスト信号ｃｏｎｔｅｘｔ＿Ｃの切
り替えに応じて、切り替え回路５６Ｃ内の電気的な接続を切り替える機能を有する。
【0092】
図８（Ｂ）では、図８（Ａ）で説明した演算回路２１の変形例に関するブロック図を図
示する。図８（Ｂ）に示す演算回路２１では、図８（Ａ）で説明した構成に加えて、パワ
ースイッチ５８、メモリ素子５７Ｄを図示している。メモリ素子５７Ｄはコンテキスト信
号ｃｏｎｔｅｘｔ＿Ｃの切り替えに応じて、パワースイッチ５８のオンまたはオフを切り
替えることができる。演算処理に使用しない演算回路２１でのパワースイッチ５８をオフ
にできる構成とすることで、多数の演算回路２１のうち、使用しない演算回路２１に関し
ては、待機動作時に発生する電流による消費電力を削減することができる。
示する。図８（Ｂ）に示す演算回路２１では、図８（Ａ）で説明した構成に加えて、パワ
ースイッチ５８、メモリ素子５７Ｄを図示している。メモリ素子５７Ｄはコンテキスト信
号ｃｏｎｔｅｘｔ＿Ｃの切り替えに応じて、パワースイッチ５８のオンまたはオフを切り
替えることができる。演算処理に使用しない演算回路２１でのパワースイッチ５８をオフ
にできる構成とすることで、多数の演算回路２１のうち、使用しない演算回路２１に関し
ては、待機動作時に発生する電流による消費電力を削減することができる。
【0093】
次いで演算回路２１が有するメモリ回路５２の構成について、図９（Ａ）、（Ｂ）を参
照して説明する。メモリ回路５２はコンテキスト数に応じて設けられた複数のメモリセル
毎に重みデータを保持し、コンテキスト信号ｃｏｎｔｅｘｔ＿Ｗをデコードして得られる
切り替え信号に従って選択される重みデータｃｍｏｕｔを乗算回路５３に出力する機能を
有する。
照して説明する。メモリ回路５２はコンテキスト数に応じて設けられた複数のメモリセル
毎に重みデータを保持し、コンテキスト信号ｃｏｎｔｅｘｔ＿Ｗをデコードして得られる
切り替え信号に従って選択される重みデータｃｍｏｕｔを乗算回路５３に出力する機能を
有する。
【0094】
メモリ回路は、フリップフロップ７１、デコーダ７２、複数のメモリセル７３、を有す
る。メモリセル７３は、トランジスタ７４－７６を有する。
る。メモリセル７３は、トランジスタ７４－７６を有する。
【0095】
フリップフロップ７１は、コンテキスト信号ｃｏｎｔｅｘｔ＿Ｗを保持する機能を有す
る。デコーダ７２は、コンテキスト信号ｃｏｎｔｅｘｔ＿Ｗをデコードして切り替え信号
ｃｏｎｔｅｘｔ＿Ｗ０乃至ｃｏｎｔｅｘｔ＿Ｗ３を出力する機能を有する。メモリセル７
３は、重みデータ（コンフィギュレーションデータ）を記憶し、切り替え信号ｃｏｎｔｅ
ｘｔ＿Ｗ０乃至ｃｏｎｔｅｘｔ＿Ｗ３の制御に応じて、出力する機能を有する。
る。デコーダ７２は、コンテキスト信号ｃｏｎｔｅｘｔ＿Ｗをデコードして切り替え信号
ｃｏｎｔｅｘｔ＿Ｗ０乃至ｃｏｎｔｅｘｔ＿Ｗ３を出力する機能を有する。メモリセル７
３は、重みデータ（コンフィギュレーションデータ）を記憶し、切り替え信号ｃｏｎｔｅ
ｘｔ＿Ｗ０乃至ｃｏｎｔｅｘｔ＿Ｗ３の制御に応じて、出力する機能を有する。
【0096】
トランジスタ７４のソース又はドレインの一方は、重みデータを書き込むための配線に
接続される。トランジスタ７４のゲートは、ワード信号ｗｏｒｄ（図中，ｗｏｒｄ１－４
で図示）を与える配線に接続される。トランジスタ７５のゲートは、トランジスタ７４の
ソースまたはドレインの他方に接続される。トランジスタ７５のゲートと、トランジスタ
７４のソースまたはドレインの他方とが接続されるノードは、ノードＦＮ（図中、ＦＮ０
－ＦＮ３で図示）という。トランジスタ７５のソース又はドレインの一方は、固定電位線
（図中、グラウンド線）に接続される。トランジスタ７５のソース又はドレインの他方は
、トランジスタ７６のソース又はドレインの一方に接続される。トランジスタ７６のゲー
トは、切り替え信号ｃｏｎｔｅｘｔ＿Ｗ０乃至ｃｏｎｔｅｘｔ＿Ｗ３のいずれか一を与え
る配線に接続される。トランジスタ７６のソース又はドレインの他方は、トランジスタ７
７のソース又はドレインの一方およびインバータラッチ７８に接続される。トランジスタ
７７のソース又はドレインの他方は、プリチャージ電圧（図中Ｖｐｒｅ）を与える配線に
接続される。トランジスタ７７のゲートは、プリチャージ制御線（図中、ｐｒｅｃｈａｒ
ｇｅ）に接続される。インバータラッチ７８は、重みデータｃｍｏｕｔを与える配線に接
続される。
接続される。トランジスタ７４のゲートは、ワード信号ｗｏｒｄ（図中，ｗｏｒｄ１－４
で図示）を与える配線に接続される。トランジスタ７５のゲートは、トランジスタ７４の
ソースまたはドレインの他方に接続される。トランジスタ７５のゲートと、トランジスタ
７４のソースまたはドレインの他方とが接続されるノードは、ノードＦＮ（図中、ＦＮ０
－ＦＮ３で図示）という。トランジスタ７５のソース又はドレインの一方は、固定電位線
（図中、グラウンド線）に接続される。トランジスタ７５のソース又はドレインの他方は
、トランジスタ７６のソース又はドレインの一方に接続される。トランジスタ７６のゲー
トは、切り替え信号ｃｏｎｔｅｘｔ＿Ｗ０乃至ｃｏｎｔｅｘｔ＿Ｗ３のいずれか一を与え
る配線に接続される。トランジスタ７６のソース又はドレインの他方は、トランジスタ７
７のソース又はドレインの一方およびインバータラッチ７８に接続される。トランジスタ
７７のソース又はドレインの他方は、プリチャージ電圧（図中Ｖｐｒｅ）を与える配線に
接続される。トランジスタ７７のゲートは、プリチャージ制御線（図中、ｐｒｅｃｈａｒ
ｇｅ）に接続される。インバータラッチ７８は、重みデータｃｍｏｕｔを与える配線に接
続される。
【0097】
トランジスタ７４は、チャネル形成領域に酸化物半導体を有するトランジスタ（ＯＳト
ランジスタ）である。ＯＳトランジスタは、オフ電流が小さい。そのためトランジスタ７
４を非導通状態とすることでノードＦＮに保持した電位を保持することができる。ノード
ＦＮに保持した電位は、重みデータ１ビット分のデータに対応する。ノードＦＮに保持し
た電位はトランジスタ７５の導通状態または非導通状態を制御することができる。そのた
め、コンテキスト信号Ｗ０によってトランジスタ７６が導通状態となると、ノードＦＮに
保持した電位に応じた重みデータｃｍｏｕｔを与える配線の電位を切り替えることができ
る。
ランジスタ）である。ＯＳトランジスタは、オフ電流が小さい。そのためトランジスタ７
４を非導通状態とすることでノードＦＮに保持した電位を保持することができる。ノード
ＦＮに保持した電位は、重みデータ１ビット分のデータに対応する。ノードＦＮに保持し
た電位はトランジスタ７５の導通状態または非導通状態を制御することができる。そのた
め、コンテキスト信号Ｗ０によってトランジスタ７６が導通状態となると、ノードＦＮに
保持した電位に応じた重みデータｃｍｏｕｔを与える配線の電位を切り替えることができ
る。
【0098】
【0099】
上記実施の形態に示す演算回路２１を有する半導体装置１０は、Ｓｉトランジスタを有
する乗算回路および加算回路と、ＯＳトランジスタを有するメモリ回路と、１のダイに集
積することができる。
する乗算回路および加算回路と、ＯＳトランジスタを有するメモリ回路と、１のダイに集
積することができる。
【0100】
また図１０（Ａ）乃至（Ｂ）では、図９（Ａ）に図示するメモリ回路５２の動作に説明
する。図１０（Ａ）は、図９（Ａ）の回路の一部を抜き出して図示した回路図である。図
１０（Ａ）では、メモリセル７３、トランジスタ７７、およびインバータラッチ７８に接
続された重みデータｃｍｏｕｔを読み出すための配線のデータをデータｃｍｏｕｔ＿ｂと
して図示している。当該配線のデータは、重みデータｃｍｏｕｔの論理が反転した信号に
相当する。
する。図１０（Ａ）は、図９（Ａ）の回路の一部を抜き出して図示した回路図である。図
１０（Ａ）では、メモリセル７３、トランジスタ７７、およびインバータラッチ７８に接
続された重みデータｃｍｏｕｔを読み出すための配線のデータをデータｃｍｏｕｔ＿ｂと
して図示している。当該配線のデータは、重みデータｃｍｏｕｔの論理が反転した信号に
相当する。
【0101】
【0102】
図１０（Ｂ）に示すタイミングチャート図において、ワード線に与えられるワード信号
ｗｏｒｄ１（以下、ｗｏｒｄ１と略記）、ビット線に与えられるコンフィギュレーション
データに相当する信号ｃｏｎｆｉｇｕｒａｔｉｏｎ ｄａｔａ（以下、ｃｏｎｆｉｇｕｒ
ａｔｉｏｎ ｄａｔａと略記）、ノードＦＮ０（以下、ＦＮ０と略記）の電位の変化、切
り替え信号ｃｏｎｔｅｘｔ＿Ｗ０（以下、ｃｏｎｔｅｘｔ＿Ｗ０と略記）、プリチャージ
制御線ｐｒｅｃｈａｒｇｅ（以下、ｐｒｅｃｈａｒｇｅと略記）の電位の変化、データｃ
ｍｏｕｔ＿ｂ（以下、ｃｍｏｕｔ＿ｂと略記）、および重みデータｃｍｏｕｔ（以下、ｃ
ｍｏｕｔと略記）を図示している。
ｗｏｒｄ１（以下、ｗｏｒｄ１と略記）、ビット線に与えられるコンフィギュレーション
データに相当する信号ｃｏｎｆｉｇｕｒａｔｉｏｎ ｄａｔａ（以下、ｃｏｎｆｉｇｕｒ
ａｔｉｏｎ ｄａｔａと略記）、ノードＦＮ０（以下、ＦＮ０と略記）の電位の変化、切
り替え信号ｃｏｎｔｅｘｔ＿Ｗ０（以下、ｃｏｎｔｅｘｔ＿Ｗ０と略記）、プリチャージ
制御線ｐｒｅｃｈａｒｇｅ（以下、ｐｒｅｃｈａｒｇｅと略記）の電位の変化、データｃ
ｍｏｕｔ＿ｂ（以下、ｃｍｏｕｔ＿ｂと略記）、および重みデータｃｍｏｕｔ（以下、ｃ
ｍｏｕｔと略記）を図示している。
【0103】
コンフィギュレーションデータの書き込みの動作について時刻ｔ１乃至ｔ４で説明する
。まず、時刻ｔ２において、ｗｏｒｄ１がＨレベルとなり、ｃｏｎｆｉｇｕｒａｔｉｏｎ
ｄａｔａが１のため、ＦＮ０は、Ｈレベルとなる。このとき、ｐｒｅｃｈａｒｇｅはＬ
レベルのため、ｃｍｏｕｔ＿ｂは、Ｈレベルとなり、ｃｍｏｕｔ＿ｂがＬレベルとなる。
。まず、時刻ｔ２において、ｗｏｒｄ１がＨレベルとなり、ｃｏｎｆｉｇｕｒａｔｉｏｎ
ｄａｔａが１のため、ＦＮ０は、Ｈレベルとなる。このとき、ｐｒｅｃｈａｒｇｅはＬ
レベルのため、ｃｍｏｕｔ＿ｂは、Ｈレベルとなり、ｃｍｏｕｔ＿ｂがＬレベルとなる。
【0104】
時刻ｔ３において、ｗｏｒｄ１がＬレベルとなり、以後、ＦＮ０は、Ｈレベルに固定さ
れる。
れる。
【0105】
次いで、コンフィギュレーションデータの読み出しの動作について時刻ｔ１１乃至ｔ１
５で説明する。時刻ｔ１２において、ｐｒｅｃｈａｒｇｅがＬレベルとなる。その結果、
ｃｍｏｕｔ＿ｂがＨレベルとなり、ｃｍｏｕｔがＬレベルとなる（プリチャージ動作）。
５で説明する。時刻ｔ１２において、ｐｒｅｃｈａｒｇｅがＬレベルとなる。その結果、
ｃｍｏｕｔ＿ｂがＨレベルとなり、ｃｍｏｕｔがＬレベルとなる（プリチャージ動作）。
【0106】
時刻ｔ１３においてｐｒｅｃｈａｒｇｅがＨレベルとなり、ｃｏｎｔｅｘｔ＿Ｗ０がＨ
レベルとなる。また、ＦＮ０はＨレベルを維持している。その結果、ｃｍｏｕｔ＿ｂがＬ
レベルとなり、ｃｍｏｕｔがＨレベルとなる。
レベルとなる。また、ＦＮ０はＨレベルを維持している。その結果、ｃｍｏｕｔ＿ｂがＬ
レベルとなり、ｃｍｏｕｔがＨレベルとなる。
【0107】
図１０（Ｂ）ではメモリ回路５２のノードＦＮ０に保持されるデータが１（Ｈレベル）
の場合を示している。なおデータが０（Ｌレベル）の場合、時刻ｔ１２においてｃｏｎｔ
ｅｘｔ＿Ｗ０がＨレベルとなっても、ｃｍｏｕｔ＿ｂはＨレベル、ｃｍｏｕｔはＬレベル
のままである。
の場合を示している。なおデータが０（Ｌレベル）の場合、時刻ｔ１２においてｃｏｎｔ
ｅｘｔ＿Ｗ０がＨレベルとなっても、ｃｍｏｕｔ＿ｂはＨレベル、ｃｍｏｕｔはＬレベル
のままである。
【0108】
以上のようにして図９（Ａ）に図示するメモリ回路５２の動作を説明することができる
。
。
【0109】
【0110】
なお読み出し制御回路８９は、図１１（Ａ）で図示するように、デコーダ７２で生成さ
れた入力切り替え信号ｃｏｎｔｅｘｔ＿ＩＮ＿Ｗ０乃至ｃｏｎｔｅｘｔ＿ＩＮ＿Ｗ３をも
とに、プリチャージ制御線ｐｒｅｃｈａｒｇｅに与える信号、およびメモリ回路５２に与
える切り替え信号ｃｏｎｔｅｘｔ＿Ｗ０乃至ｃｏｎｔｅｘｔ＿Ｗ３を生成するための回路
である。
れた入力切り替え信号ｃｏｎｔｅｘｔ＿ＩＮ＿Ｗ０乃至ｃｏｎｔｅｘｔ＿ＩＮ＿Ｗ３をも
とに、プリチャージ制御線ｐｒｅｃｈａｒｇｅに与える信号、およびメモリ回路５２に与
える切り替え信号ｃｏｎｔｅｘｔ＿Ｗ０乃至ｃｏｎｔｅｘｔ＿Ｗ３を生成するための回路
である。
【0111】
【0112】
遅延回路９０は、バッファで構成される遅延回路を複数段有する。入力切り替え信号ｃ
ｏｎｔｅｘｔ＿ＩＮ＿Ｗ０乃至ｃｏｎｔｅｘｔ＿ＩＮ＿Ｗ３を与える配線が各遅延回路に
接続される。遅延回路９０は、入力切り替え信号ｃｏｎｔｅｘｔ＿ＩＮ＿Ｗ０乃至ｃｏｎ
ｔｅｘｔ＿ＩＮ＿Ｗ３を遅延して出力させる機能を有する。
ｏｎｔｅｘｔ＿ＩＮ＿Ｗ０乃至ｃｏｎｔｅｘｔ＿ＩＮ＿Ｗ３を与える配線が各遅延回路に
接続される。遅延回路９０は、入力切り替え信号ｃｏｎｔｅｘｔ＿ＩＮ＿Ｗ０乃至ｃｏｎ
ｔｅｘｔ＿ＩＮ＿Ｗ３を遅延して出力させる機能を有する。
【0113】
制御回路９１は、各入力切り替え信号ｃｏｎｔｅｘｔ＿ＩＮ＿Ｗ０乃至ｃｏｎｔｅｘｔ
＿ＩＮ＿Ｗ３と、その遅延信号との演算を取ることで、プリチャージ制御線ｐｒｅｃｈａ
ｒｇｅに与える信号、およびメモリ回路５２に与える切り替え信号ｃｏｎｔｅｘｔ＿Ｗ０
乃至ｃｏｎｔｅｘｔ＿Ｗ３を生成する機能を有する。
＿ＩＮ＿Ｗ３と、その遅延信号との演算を取ることで、プリチャージ制御線ｐｒｅｃｈａ
ｒｇｅに与える信号、およびメモリ回路５２に与える切り替え信号ｃｏｎｔｅｘｔ＿Ｗ０
乃至ｃｏｎｔｅｘｔ＿Ｗ３を生成する機能を有する。
【0114】
【0115】
時刻ｔ２２において、入力切り替え信号ｃｏｎｔｅｘｔ＿ＩＮ＿Ｗ０がＬレベルからＨ
レベルとなり、入力切り替え信号ｃｏｎｔｅｘｔ＿ＩＮ＿Ｗ１がＨレベルからＬレベルと
なる。その結果、プリチャージ制御線ｐｒｅｃｈａｒｇｅに与える信号はＨレベルからＬ
レベルに変化する。
レベルとなり、入力切り替え信号ｃｏｎｔｅｘｔ＿ＩＮ＿Ｗ１がＨレベルからＬレベルと
なる。その結果、プリチャージ制御線ｐｒｅｃｈａｒｇｅに与える信号はＨレベルからＬ
レベルに変化する。
【0116】
時刻ｔ２３において入力切り替え信号ｃｏｎｔｅｘｔ＿ＩＮ＿Ｗ０が遅延回路９０で遅
延されたためにＬレベルからＨレベルとなる。併せて入力切り替え信号ｃｏｎｔｅｘｔ＿
ＩＮ＿Ｗ１が遅延回路９０で遅延されたためにＨレベルからＬレベルとなる。その結果、
プリチャージ制御線ｐｒｅｃｈａｒｇｅに与える信号はＬレベルからＨベルに変化する。
また、切り替え信号ｃｏｎｔｅｘｔ＿Ｗ０がＬレベルからＨレベルに変化し、切り替え信
号ｃｏｎｔｅｘｔ＿Ｗ１がＨレベルからＬレベルに変化する。
延されたためにＬレベルからＨレベルとなる。併せて入力切り替え信号ｃｏｎｔｅｘｔ＿
ＩＮ＿Ｗ１が遅延回路９０で遅延されたためにＨレベルからＬレベルとなる。その結果、
プリチャージ制御線ｐｒｅｃｈａｒｇｅに与える信号はＬレベルからＨベルに変化する。
また、切り替え信号ｃｏｎｔｅｘｔ＿Ｗ０がＬレベルからＨレベルに変化し、切り替え信
号ｃｏｎｔｅｘｔ＿Ｗ１がＨレベルからＬレベルに変化する。
【0117】
以上のようにして図１１（Ａ）に図示する読み出し制御回路８９の動作を説明すること
ができる。
ができる。
【0118】
図１２に、半導体装置を組み込んだＩＣの一例を示す。図１２に示すＩＣ７０００は、
リード７００１及び回路部７００３を有する。回路部７００３には、本実施の形態で示し
た各種の回路が１のダイに設けられている。回路部７００３は積層構造をもち、Ｓｉトラ
ンジスタ層７０３１、配線層７０３２、ＯＳトランジスタ層７０３３に大別される。ＯＳ
トランジスタ層７０３３をＳｉトランジスタ層７０３１に積層して設けることができるた
め、ＩＣ７０００の小型化が容易である。
リード７００１及び回路部７００３を有する。回路部７００３には、本実施の形態で示し
た各種の回路が１のダイに設けられている。回路部７００３は積層構造をもち、Ｓｉトラ
ンジスタ層７０３１、配線層７０３２、ＯＳトランジスタ層７０３３に大別される。ＯＳ
トランジスタ層７０３３をＳｉトランジスタ層７０３１に積層して設けることができるた
め、ＩＣ７０００の小型化が容易である。
【0119】
図１２では、ＩＣ７０００のパッケージにＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇ
ｅ）を適用しているが、パッケージの態様はこれに限定されない。
ｅ）を適用しているが、パッケージの態様はこれに限定されない。
【0120】
Ｓｉトランジスタを有する乗算回路および加算回路と、ＯＳトランジスタを有するメモ
リ回路は、全て、Ｓｉトランジスタ層７０３１、配線層７０３２およびＯＳトランジスタ
層７０３３に形成することができる。すなわち、上記半導体装置を構成する素子は、同一
の製造プロセスで形成することが可能である。そのため、図１２に示すＩＣは、構成する
素子が増えても製造プロセスを増やす必要がなく、上記半導体装置を低コストで組み込む
ことができる。
リ回路は、全て、Ｓｉトランジスタ層７０３１、配線層７０３２およびＯＳトランジスタ
層７０３３に形成することができる。すなわち、上記半導体装置を構成する素子は、同一
の製造プロセスで形成することが可能である。そのため、図１２に示すＩＣは、構成する
素子が増えても製造プロセスを増やす必要がなく、上記半導体装置を低コストで組み込む
ことができる。
【0121】
【0122】
図１３（Ａ）は、半導体装置１０Ａを説明するためのブロック図である。図１３（Ａ）
に図示する半導体装置１０Ａの構成とすることで、演算回路２１とスイッチ回路２２とを
一つのエリア（ローカルエリア）に単位回路として設計することができるため、好適であ
る。その他の構成は図１と同じである。
に図示する半導体装置１０Ａの構成とすることで、演算回路２１とスイッチ回路２２とを
一つのエリア（ローカルエリア）に単位回路として設計することができるため、好適であ
る。その他の構成は図１と同じである。
【0123】
図１３（Ａ）に図示するスイッチ回路２２は、演算回路２１間の接続構成を切り替える
ために、上下左右にある演算回路２１との接続状態を切り替える機能を有する。図１３（
Ａ）中の「Ｕ」「Ｄ」「Ｌ」「Ｒ」は、それぞれ「上」方向、「下」方向、「左」方向、
「右」方向の演算回路２１と電気的に接続するための配線を表している。
ために、上下左右にある演算回路２１との接続状態を切り替える機能を有する。図１３（
Ａ）中の「Ｕ」「Ｄ」「Ｌ」「Ｒ」は、それぞれ「上」方向、「下」方向、「左」方向、
「右」方向の演算回路２１と電気的に接続するための配線を表している。
【0124】
図１３（Ｂ）には、スイッチ回路２２の一例を示す図である。図中、データｓｏｕｔお
よび演算データｏｕｔは、図８（Ａ）、（Ｂ）で説明した演算回路２１の出力データに相
当する。データｓｏｕｔおよび演算データｏｕｔを出力するための配線は、上下左右のい
ずれかの配線に接続される。交点には、配線同士を接続するためのスイッチ２５が配置さ
れる。スイッチ２５は、接続構成に関するコンフィギュレーションデータを記憶するため
のメモリ回路を有する。
よび演算データｏｕｔは、図８（Ａ）、（Ｂ）で説明した演算回路２１の出力データに相
当する。データｓｏｕｔおよび演算データｏｕｔを出力するための配線は、上下左右のい
ずれかの配線に接続される。交点には、配線同士を接続するためのスイッチ２５が配置さ
れる。スイッチ２５は、接続構成に関するコンフィギュレーションデータを記憶するため
のメモリ回路を有する。
【0125】
メモリ回路を有するスイッチ２５の構成について、図１４（Ａ）、（Ｂ）を参照して説
明する。スイッチ２５が有するメモリ回路はコンテキスト数に応じて設けられた複数のメ
モリセル毎に接続構成に応じたデータを保持し、コンテキスト信号ｃｏｎｔｅｘｔ＿Ｃを
デコードして得られる切り替え信号に従って選択される演算回路２１と上下左右の配線と
の間の接続を切り替える機能を有する。
明する。スイッチ２５が有するメモリ回路はコンテキスト数に応じて設けられた複数のメ
モリセル毎に接続構成に応じたデータを保持し、コンテキスト信号ｃｏｎｔｅｘｔ＿Ｃを
デコードして得られる切り替え信号に従って選択される演算回路２１と上下左右の配線と
の間の接続を切り替える機能を有する。
【0126】
スイッチ２５は、フリップフロップ８０、デコーダ８１、複数のメモリセル８３、を有
する。メモリセル８３は、トランジスタ８４－８６を有する。なお図１４（Ａ）では、一
例として４ビットのデータを伝えるためのスイッチを図示している。
する。メモリセル８３は、トランジスタ８４－８６を有する。なお図１４（Ａ）では、一
例として４ビットのデータを伝えるためのスイッチを図示している。
【0127】
フリップフロップ８０は、コンテキスト信号ｃｏｎｔｅｘｔ＿Ｃを保持する機能を有す
る。デコーダ７２は、コンテキスト信号ｃｏｎｔｅｘｔ＿Ｃをデコードして切り替え信号
ｃｏｎｔｅｘｔ＿Ｃ０乃至ｃｏｎｔｅｘｔ＿Ｃ１を出力する機能を有する。メモリセル８
３は、接続情報に対応するデータを記憶し、切り替え信号ｃｏｎｔｅｘｔ＿Ｃ０乃至ｃｏ
ｎｔｅｘｔ＿Ｃ１の制御に応じて、出力する機能を有する。
る。デコーダ７２は、コンテキスト信号ｃｏｎｔｅｘｔ＿Ｃをデコードして切り替え信号
ｃｏｎｔｅｘｔ＿Ｃ０乃至ｃｏｎｔｅｘｔ＿Ｃ１を出力する機能を有する。メモリセル８
３は、接続情報に対応するデータを記憶し、切り替え信号ｃｏｎｔｅｘｔ＿Ｃ０乃至ｃｏ
ｎｔｅｘｔ＿Ｃ１の制御に応じて、出力する機能を有する。
【0128】
トランジスタ８４のソース又はドレインの一方は、接続情報（コンフィギュレーション
データ）を書き込むための配線に接続される。トランジスタ８４のゲートは、ワード信号
ｗｏｒｄ（図中，ｗｏｒｄ１－２で図示）を与える配線に接続される。トランジスタ８５
のゲートは、トランジスタ８４のソースまたはドレインの他方に接続される。トランジス
タ８５のゲートと、トランジスタ８４のソースまたはドレインの他方とが接続されるノー
ドは、ノードＦＮ（図中、ＦＮ０－ＦＮ１で図示）という。トランジスタ８５のソース又
はドレインの一方は、配線８７に接続される。トランジスタ８５のソース又はドレインの
他方は、トランジスタ８６のソース又はドレインの一方に接続される。トランジスタ８６
のゲートは、切り替え信号ｃｏｎｔｅｘｔ＿Ｃ０または切り替え信号ｃｏｎｔｅｘｔ＿Ｃ
１のいずれか一を与える配線に接続される。トランジスタ８６のソース又はドレインの他
方は、演算回路２１のデータ（ｏｕｔ、ｓｏｕｔ）を出力する配線に接続される。
データ）を書き込むための配線に接続される。トランジスタ８４のゲートは、ワード信号
ｗｏｒｄ（図中，ｗｏｒｄ１－２で図示）を与える配線に接続される。トランジスタ８５
のゲートは、トランジスタ８４のソースまたはドレインの他方に接続される。トランジス
タ８５のゲートと、トランジスタ８４のソースまたはドレインの他方とが接続されるノー
ドは、ノードＦＮ（図中、ＦＮ０－ＦＮ１で図示）という。トランジスタ８５のソース又
はドレインの一方は、配線８７に接続される。トランジスタ８５のソース又はドレインの
他方は、トランジスタ８６のソース又はドレインの一方に接続される。トランジスタ８６
のゲートは、切り替え信号ｃｏｎｔｅｘｔ＿Ｃ０または切り替え信号ｃｏｎｔｅｘｔ＿Ｃ
１のいずれか一を与える配線に接続される。トランジスタ８６のソース又はドレインの他
方は、演算回路２１のデータ（ｏｕｔ、ｓｏｕｔ）を出力する配線に接続される。
【0129】
トランジスタ８４は、チャネル形成領域に酸化物半導体を有するトランジスタ（ＯＳト
ランジスタ）である。ＯＳトランジスタは、オフ電流が小さい。そのためトランジスタ８
４を非導通状態とすることでノードＦＮに保持した電位を保持することができる。
ランジスタ）である。ＯＳトランジスタは、オフ電流が小さい。そのためトランジスタ８
４を非導通状態とすることでノードＦＮに保持した電位を保持することができる。
【0130】
ノードＦＮに保持した電位はトランジスタ８５の導通状態または非導通状態を制御する
ことができる。そのため、切り替え信号ｃｏｎｔｅｘｔ＿Ｃ０によってトランジスタ８６
が導通状態となると、ノードＦＮに保持した電位に応じた演算回路２１のデータの電位を
配線８７に伝えることができる。
ことができる。そのため、切り替え信号ｃｏｎｔｅｘｔ＿Ｃ０によってトランジスタ８６
が導通状態となると、ノードＦＮに保持した電位に応じた演算回路２１のデータの電位を
配線８７に伝えることができる。
【0131】
ＯＳトランジスタを用いない場合、図１４（Ｂ）に図示するようにインバータラッチ８
８を用いて重みデータに相当するデータを記憶する構成としてもよい。
８を用いて重みデータに相当するデータを記憶する構成としてもよい。
【0132】
【0133】
【0134】
図１５に示すローカルエリア２６には、上記説明したフリップフロップ７１、デコーダ
７２、を図示している。デコーダ７２は、コンテキスト信号ｃｏｎｔｅｘｔ＿Ｗ［１：０
］をデコードして切り替え信号ｃｏｎｔｅｘｔ＿Ｗ０乃至切り替え信号ｃｏｎｔｅｘｔ＿
Ｗ３を演算回路２１に出力する。
７２、を図示している。デコーダ７２は、コンテキスト信号ｃｏｎｔｅｘｔ＿Ｗ［１：０
］をデコードして切り替え信号ｃｏｎｔｅｘｔ＿Ｗ０乃至切り替え信号ｃｏｎｔｅｘｔ＿
Ｗ３を演算回路２１に出力する。
【0135】
演算回路２１は、コンフィギュレーションメモリ２８、トランジスタ７６および演算部
２７を有する。コンフィギュレーションメモリ２８は、図９（Ａ）で説明したトランジス
タ７４およびトランジスタ７５で構成されるメモリであり、ノードＦＮでデータに応じた
電荷を保持することができる。トランジスタ７６は、図９（Ａ）で説明したトランジスタ
７６に相当する。演算部２７は、図８（Ａ）、（Ｂ）で説明した乗算回路５３および加算
回路５４に相当する。
２７を有する。コンフィギュレーションメモリ２８は、図９（Ａ）で説明したトランジス
タ７４およびトランジスタ７５で構成されるメモリであり、ノードＦＮでデータに応じた
電荷を保持することができる。トランジスタ７６は、図９（Ａ）で説明したトランジスタ
７６に相当する。演算部２７は、図８（Ａ）、（Ｂ）で説明した乗算回路５３および加算
回路５４に相当する。
【0136】
スイッチ回路２２は、コンフィギュレーションメモリ２９、トランジスタ８６および配
線８７を有する。コンフィギュレーションメモリ２９は、図１４（Ａ）で説明したトラン
ジスタ８４およびトランジスタ８５で構成されるメモリであり、ノードＦＮでデータに応
じた電荷を保持することができる。トランジスタ８６は、図１４（Ａ）で説明したトラン
ジスタ８６に相当する。配線８７は、図１４（Ａ）で説明した配線８７に相当する。
線８７を有する。コンフィギュレーションメモリ２９は、図１４（Ａ）で説明したトラン
ジスタ８４およびトランジスタ８５で構成されるメモリであり、ノードＦＮでデータに応
じた電荷を保持することができる。トランジスタ８６は、図１４（Ａ）で説明したトラン
ジスタ８６に相当する。配線８７は、図１４（Ａ）で説明した配線８７に相当する。
【0137】
図１６には、コントローラ１２から積和演算回路１１にある複数のローカルエリア２６
にコンテキスト信号ｃｏｎｔｅｘｔ＿Ｗ、およびコンテキスト信号ｃｏｎｔｅｘｔ＿Ｃを
伝えるための構成を図示している。積和演算回路１１では、高速なコンテキストの切り替
えを実現するために、例えばコンテキスト信号ｃｏｎｔｅｘｔ＿Ｗ、およびコンテキスト
信号ｃｏｎｔｅｘｔ＿Ｃを伝える配線をクロックツリーと同様の構成とし、ローカルエリ
ア２６のフリップフロップ７１，８０に入力される構成とする。
にコンテキスト信号ｃｏｎｔｅｘｔ＿Ｗ、およびコンテキスト信号ｃｏｎｔｅｘｔ＿Ｃを
伝えるための構成を図示している。積和演算回路１１では、高速なコンテキストの切り替
えを実現するために、例えばコンテキスト信号ｃｏｎｔｅｘｔ＿Ｗ、およびコンテキスト
信号ｃｏｎｔｅｘｔ＿Ｃを伝える配線をクロックツリーと同様の構成とし、ローカルエリ
ア２６のフリップフロップ７１，８０に入力される構成とする。
【0138】
フリップフロップ７１，８０の出力信号は、デコーダ７２，８１でデコードした後、ロ
ーカルエリア２６内のコンテキスト選択用のトランジスタ７６，８６に供給される。限ら
れた領域であるローカルエリア２６内への信号供給であるため配線遅延等が軽減され、ト
ランジスタ７６，８６を高速で導通状態または非導通状態に制御できる。特にコンテキス
ト数が多くなるとバッファツリーで供給すべき信号線が増加するため、ローカルエリア２
６のフリップフロップ７１，８０の出力信号をデコーダ７２，８１でデコードする構成に
よりコンテキスト信号数の数を低減することができる。本構成とすることでコンテキスト
の切り替え時のタイミング制御が容易になり、高い動作周波数時にも動作を安定化させる
ことができる。
ーカルエリア２６内のコンテキスト選択用のトランジスタ７６，８６に供給される。限ら
れた領域であるローカルエリア２６内への信号供給であるため配線遅延等が軽減され、ト
ランジスタ７６，８６を高速で導通状態または非導通状態に制御できる。特にコンテキス
ト数が多くなるとバッファツリーで供給すべき信号線が増加するため、ローカルエリア２
６のフリップフロップ７１，８０の出力信号をデコーダ７２，８１でデコードする構成に
よりコンテキスト信号数の数を低減することができる。本構成とすることでコンテキスト
の切り替え時のタイミング制御が容易になり、高い動作周波数時にも動作を安定化させる
ことができる。
【0139】
＜電子機器＞
上記半導体装置を備えた電子機器の例について図１７を用いて説明を行う。
上記半導体装置を備えた電子機器の例について図１７を用いて説明を行う。
【0140】
図１７（Ａ）に示すロボット２１００は、演算装置２１１０、照度センサ２１０１、マ
イクロフォン２１０２、上部カメラ２１０３、スピーカ２１０４、ディスプレイ２１０５
、下部カメラ２１０６、障害物センサ２１０７、および移動機構２１０８を備える。
イクロフォン２１０２、上部カメラ２１０３、スピーカ２１０４、ディスプレイ２１０５
、下部カメラ２１０６、障害物センサ２１０７、および移動機構２１０８を備える。
【0141】
ロボット２１００において、演算装置２１１０、照度センサ２１０１、上部カメラ２１
０３、ディスプレイ２１０５、下部カメラ２１０６および障害物センサ２１０７等に、上
記半導体装置を使用することができる。
０３、ディスプレイ２１０５、下部カメラ２１０６および障害物センサ２１０７等に、上
記半導体装置を使用することができる。
【0142】
マイクロフォン２１０２は、使用者の話し声及び環境音等を検知する機能を有する。ま
た、スピーカ２１０４は、音声を発する機能を有する。ロボット２１００は、マイクロフ
ォン２１０２およびスピーカ２１０４を用いて、使用者とコミュニケーションをとること
が可能である。
た、スピーカ２１０４は、音声を発する機能を有する。ロボット２１００は、マイクロフ
ォン２１０２およびスピーカ２１０４を用いて、使用者とコミュニケーションをとること
が可能である。
【0143】
ディスプレイ２１０５は、種々の情報の表示を行う機能を有する。ロボット２１００は
、使用者の望みの情報をディスプレイ２１０５に表示することが可能である。ディスプレ
イ２１０５は、タッチパネルを搭載していてもよい。
、使用者の望みの情報をディスプレイ２１０５に表示することが可能である。ディスプレ
イ２１０５は、タッチパネルを搭載していてもよい。
【0144】
上部カメラ２１０３および下部カメラ２１０６は、ロボット２１００の周囲を撮像する
機能を有する。また、障害物センサ２１０７は、移動機構２１０８を用いてロボット２１
００が前進する際の進行方向における障害物の有無を察知することができる。ロボット２
１００は、上部カメラ２１０３、下部カメラ２１０６および障害物センサ２１０７を用い
て、周囲の環境を認識し、安全に移動することが可能である。
機能を有する。また、障害物センサ２１０７は、移動機構２１０８を用いてロボット２１
００が前進する際の進行方向における障害物の有無を察知することができる。ロボット２
１００は、上部カメラ２１０３、下部カメラ２１０６および障害物センサ２１０７を用い
て、周囲の環境を認識し、安全に移動することが可能である。
【0145】
図１７（Ｂ）に示す飛行体２１２０は、演算装置２１２１と、プロペラ２１２３と、カ
メラ２１２２と、を有し、自律して飛行する機能を有する。
メラ２１２２と、を有し、自律して飛行する機能を有する。
【0146】
飛行体２１２０において、演算装置２１２１およびカメラ２１２２に上記半導体装置を
用いることができる。
用いることができる。
【0147】
図１７（Ｂ）は、自動車の一例を示す外観図である。自動車２９８０は、カメラ２９８
１等を有する。また、自動車２９８０は、赤外線レーダー、ミリ波レーダー、レーザーレ
ーダーなど各種センサなどを備える。自動車２９８０は、カメラ２９８１が撮影した画像
を解析し、ガードレール１２０１や歩行者の有無など、周囲の交通状況を判断し、自動運
転を行うことができる。
１等を有する。また、自動車２９８０は、赤外線レーダー、ミリ波レーダー、レーザーレ
ーダーなど各種センサなどを備える。自動車２９８０は、カメラ２９８１が撮影した画像
を解析し、ガードレール１２０１や歩行者の有無など、周囲の交通状況を判断し、自動運
転を行うことができる。
【0148】
自動車２９８０において、カメラ２９８１に上記半導体装置を用いることができる。
【0149】
＜本明細書等の記載に関する付記＞
以上の実施の形態における各構成の説明について、以下に付記する。
以上の実施の形態における各構成の説明について、以下に付記する。
【0150】
各実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて、本発明の
一態様とすることができる。また、１つの実施の形態の中に、複数の構成例が示される場
合は、構成例を適宜組み合わせることが可能である。
一態様とすることができる。また、１つの実施の形態の中に、複数の構成例が示される場
合は、構成例を適宜組み合わせることが可能である。
【0151】
なお、ある一つの実施の形態の中で述べる内容（一部の内容でもよい）は、その実施の
形態で述べる別の内容（一部の内容でもよい）、及び／又は、一つ若しくは複数の別の実
施の形態で述べる内容（一部の内容でもよい）に対して、適用、組み合わせ、又は置き換
えなどを行うことが出来る。
形態で述べる別の内容（一部の内容でもよい）、及び／又は、一つ若しくは複数の別の実
施の形態で述べる内容（一部の内容でもよい）に対して、適用、組み合わせ、又は置き換
えなどを行うことが出来る。
【0152】
なお、実施の形態の中で述べる内容とは、各々の実施の形態において、様々な図を用い
て述べる内容、又は明細書に記載される文章を用いて述べる内容のことである。
て述べる内容、又は明細書に記載される文章を用いて述べる内容のことである。
【0153】
なお、ある一つの実施の形態において述べる図（一部でもよい）は、その図の別の部分
、その実施の形態において述べる別の図（一部でもよい）、及び／又は、一つ若しくは複
数の別の実施の形態において述べる図（一部でもよい）に対して、組み合わせることによ
り、さらに多くの図を構成させることが出来る。
、その実施の形態において述べる別の図（一部でもよい）、及び／又は、一つ若しくは複
数の別の実施の形態において述べる図（一部でもよい）に対して、組み合わせることによ
り、さらに多くの図を構成させることが出来る。
【0154】
また本明細書等において、ブロック図では、構成要素を機能毎に分類し、互いに独立し
たブロックとして示している。しかしながら実際の回路等においては、構成要素を機能毎
に切り分けることが難しく、一つの回路に複数の機能が係わる場合や、複数の回路にわた
って一つの機能が関わる場合があり得る。そのため、ブロック図のブロックは、明細書で
説明した構成要素に限定されず、状況に応じて適切に言い換えることができる。
たブロックとして示している。しかしながら実際の回路等においては、構成要素を機能毎
に切り分けることが難しく、一つの回路に複数の機能が係わる場合や、複数の回路にわた
って一つの機能が関わる場合があり得る。そのため、ブロック図のブロックは、明細書で
説明した構成要素に限定されず、状況に応じて適切に言い換えることができる。
【0155】
また、図面において、大きさ、層の厚さ、又は領域は、説明の便宜上任意の大きさに示
したものである。よって、必ずしもそのスケールに限定されない。なお図面は明確性を期
すために模式的に示したものであり、図面に示す形状又は値などに限定されない。例えば
、ノイズによる信号、電圧、若しくは電流のばらつき、又は、タイミングのずれによる信
号、電圧、若しくは電流のばらつきなどを含むことが可能である。
したものである。よって、必ずしもそのスケールに限定されない。なお図面は明確性を期
すために模式的に示したものであり、図面に示す形状又は値などに限定されない。例えば
、ノイズによる信号、電圧、若しくは電流のばらつき、又は、タイミングのずれによる信
号、電圧、若しくは電流のばらつきなどを含むことが可能である。
【0156】
本明細書等において、トランジスタの接続関係を説明する際、ソースとドレインとの一
方を、「ソース又はドレインの一方」（又は第１電極、又は第１端子）と表記し、ソース
とドレインとの他方を「ソース又はドレインの他方」（又は第２電極、又は第２端子）と
表記している。これは、トランジスタのソースとドレインは、トランジスタの構造又は動
作条件等によって変わるためである。なおトランジスタのソースとドレインの呼称につい
ては、ソース（ドレイン）端子や、ソース（ドレイン）電極等、状況に応じて適切に言い
換えることができる。
方を、「ソース又はドレインの一方」（又は第１電極、又は第１端子）と表記し、ソース
とドレインとの他方を「ソース又はドレインの他方」（又は第２電極、又は第２端子）と
表記している。これは、トランジスタのソースとドレインは、トランジスタの構造又は動
作条件等によって変わるためである。なおトランジスタのソースとドレインの呼称につい
ては、ソース（ドレイン）端子や、ソース（ドレイン）電極等、状況に応じて適切に言い
換えることができる。
【0157】
また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に
限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり
、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「
配線」が一体となって形成されている場合なども含む。
限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり
、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「
配線」が一体となって形成されている場合なども含む。
【0158】
また、本明細書等において、電圧と電位は、適宜言い換えることができる。電圧は、基
準となる電位からの電位差のことであり、例えば基準となる電位をグラウンド電圧（接地
電圧）とすると、電圧を電位に言い換えることができる。グラウンド電位は必ずしも０Ｖ
を意味するとは限らない。なお電位は相対的なものであり、基準となる電位によっては、
配線等に与える電位を変化させる場合がある。
準となる電位からの電位差のことであり、例えば基準となる電位をグラウンド電圧（接地
電圧）とすると、電圧を電位に言い換えることができる。グラウンド電位は必ずしも０Ｖ
を意味するとは限らない。なお電位は相対的なものであり、基準となる電位によっては、
配線等に与える電位を変化させる場合がある。
【0159】
なお本明細書等において、「膜」、「層」などの語句は、場合によっては、または、状
況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「
導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」と
いう用語を、「絶縁層」という用語に変更することが可能な場合がある。
況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「
導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」と
いう用語を、「絶縁層」という用語に変更することが可能な場合がある。
【0160】
本明細書等において、スイッチとは、導通状態（オン状態）、または、非導通状態（オ
フ状態）になり、電流を流すか流さないかを制御する機能を有するものをいう。または、
スイッチとは、電流を流す経路を選択して切り替える機能を有するものをいう。
フ状態）になり、電流を流すか流さないかを制御する機能を有するものをいう。または、
スイッチとは、電流を流す経路を選択して切り替える機能を有するものをいう。
【0161】
一例としては、電気的スイッチ又は機械的なスイッチなどを用いることができる。つま
り、スイッチは、電流を制御できるものであればよく、特定のものに限定されない。
り、スイッチは、電流を制御できるものであればよく、特定のものに限定されない。
【0162】
電気的なスイッチの一例としては、トランジスタ（例えば、バイポーラトランジスタ、
ＭＯＳトランジスタなど）、ダイオード（例えば、ＰＮダイオード、ＰＩＮダイオード、
ショットキーダイオード、ＭＩＭ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｍｅｔａｌ）ダイ
オード、ＭＩＳ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）ダイ
オード、ダイオード接続のトランジスタなど）、又はこれらを組み合わせた論理回路など
がある。
ＭＯＳトランジスタなど）、ダイオード（例えば、ＰＮダイオード、ＰＩＮダイオード、
ショットキーダイオード、ＭＩＭ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｍｅｔａｌ）ダイ
オード、ＭＩＳ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）ダイ
オード、ダイオード接続のトランジスタなど）、又はこれらを組み合わせた論理回路など
がある。
【0163】
なお、スイッチとしてトランジスタを用いる場合、トランジスタの「導通状態」とは、
トランジスタのソースとドレインが電気的に短絡されているとみなせる状態をいう。また
、トランジスタの「非導通状態」とは、トランジスタのソースとドレインが電気的に遮断
されているとみなせる状態をいう。なおトランジスタを単なるスイッチとして動作させる
場合には、トランジスタの極性（導電型）は特に限定されない。
トランジスタのソースとドレインが電気的に短絡されているとみなせる状態をいう。また
、トランジスタの「非導通状態」とは、トランジスタのソースとドレインが電気的に遮断
されているとみなせる状態をいう。なおトランジスタを単なるスイッチとして動作させる
場合には、トランジスタの極性（導電型）は特に限定されない。
【0164】
機械的なスイッチの一例としては、デジタルマイクロミラーデバイス（ＤＭＤ）のよう
に、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）技術を用いたスイッチが
ある。そのスイッチは、機械的に動かすことが可能な電極を有し、その電極が動くことに
よって、導通と非導通とを制御して動作する。
に、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）技術を用いたスイッチが
ある。そのスイッチは、機械的に動かすことが可能な電極を有し、その電極が動くことに
よって、導通と非導通とを制御して動作する。
【0165】
本明細書等において、チャネル長とは、例えば、トランジスタの上面図において、半導
体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲートと
が重なる領域、またはチャネルが形成される領域における、ソースとドレインとの間の距
離をいう。
体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲートと
が重なる領域、またはチャネルが形成される領域における、ソースとドレインとの間の距
離をいう。
【0166】
本明細書等において、チャネル幅とは、例えば、半導体（またはトランジスタがオン状
態のときに半導体の中で電流の流れる部分）とゲート電極とが重なる領域、またはチャネ
ルが形成される領域における、ソースとドレインとが向かい合っている部分の長さをいう
。
態のときに半導体の中で電流の流れる部分）とゲート電極とが重なる領域、またはチャネ
ルが形成される領域における、ソースとドレインとが向かい合っている部分の長さをいう
。
【0167】
本明細書等において、ＡとＢとが接続されている、とは、ＡとＢとが直接接続されてい
るものの他、電気的に接続されているものを含むものとする。ここで、ＡとＢとが電気的
に接続されているとは、ＡとＢとの間で、何らかの電気的作用を有する対象物が存在する
とき、ＡとＢとの電気信号の授受を可能とするものをいう。
るものの他、電気的に接続されているものを含むものとする。ここで、ＡとＢとが電気的
に接続されているとは、ＡとＢとの間で、何らかの電気的作用を有する対象物が存在する
とき、ＡとＢとの電気信号の授受を可能とするものをいう。
【符号の説明】
【0168】
１０：半導体装置、１０Ａ：半導体装置、１１：積和演算回路、１２：コントローラ、
１３：データ処理回路、１４：ＳＲＡＭ、Ｔ０：時刻、Ｔ１：時刻、Ｔ２：時刻、Ｔ３：
時刻、Ｔ４：時刻、Ｗ０：重みデータ、Ｗ１：重みデータ、Ｗ２：重みデータ、Ｗ３：重
みデータ、２１：演算回路、２１Ａ：演算回路、２１Ｂ：演算回路、２２：スイッチ回路
、３１：入力データ、３２＿１－３１＿４：重みデータ、３３＿１－３３＿４：積和演算
データ、２３：積和演算処理、２４：和演算処理、６１：入力層、６２：中間層、６３：
出力層、６５：畳み込み層、６６：畳み込み層、６７：プーリング層、６８：畳み込み層
、６９：プーリング層、７０：全結合層、４２：フリップフロップ、４３：デコーダ、４
４：Ｉ２Ｃコントローラ、４５：ルックアップテーブル、５１：入力レジスタ、５６Ａ－
５６Ｃ：切り替え回路、５７Ａ－５７Ｄ：メモリ素子、５２：メモリ回路、５３：乗算回
路、５４：加算回路、５５Ａ－５５Ｂ：出力レジスタ、５８：パワースイッチ、７１：フ
リップフロップ、７２：デコーダ、７３：メモリセル、７４：トランジスタ、７５：トラ
ンジスタ、７６：トランジスタ、７７：トランジスタ、７８：インバータラッチ、７００
０：ＩＣ、７００１：リード、７００３：回路部、７０３１：Ｓｉトランジスタ層、７０
３２：配線層、７０３３：ＯＳトランジスタ層、２６：ローカルエリア、２５：スイッチ
、２７：演算部、８０：フリップフロップ、８１：デコーダ、８３：メモリセル、８４：
トランジスタ、８５：トランジスタ、８６：トランジスタ、８７：配線、８９：読み出し
制御回路、９０：遅延回路、９１：制御回路、２８：コンフィギュレーションメモリ、２
９：コンフィギュレーションメモリ、１２０１：ガードレール、２１００：ロボット、２
１０１：照度センサ、２１０２：マイクロフォン、２１０３：上部カメラ、２１０４：ス
ピーカ、２１０５：ディスプレイ、２１０６：下部カメラ、２１０７：障害物センサ、２
１０８：移動機構、２１１０：演算装置、２１２０：飛行体、２１２１：演算装置、２１
２２：カメラ、２１２３：プロペラ、２９８０：自動車、２９８１：カメラ
１３：データ処理回路、１４：ＳＲＡＭ、Ｔ０：時刻、Ｔ１：時刻、Ｔ２：時刻、Ｔ３：
時刻、Ｔ４：時刻、Ｗ０：重みデータ、Ｗ１：重みデータ、Ｗ２：重みデータ、Ｗ３：重
みデータ、２１：演算回路、２１Ａ：演算回路、２１Ｂ：演算回路、２２：スイッチ回路
、３１：入力データ、３２＿１－３１＿４：重みデータ、３３＿１－３３＿４：積和演算
データ、２３：積和演算処理、２４：和演算処理、６１：入力層、６２：中間層、６３：
出力層、６５：畳み込み層、６６：畳み込み層、６７：プーリング層、６８：畳み込み層
、６９：プーリング層、７０：全結合層、４２：フリップフロップ、４３：デコーダ、４
４：Ｉ２Ｃコントローラ、４５：ルックアップテーブル、５１：入力レジスタ、５６Ａ－
５６Ｃ：切り替え回路、５７Ａ－５７Ｄ：メモリ素子、５２：メモリ回路、５３：乗算回
路、５４：加算回路、５５Ａ－５５Ｂ：出力レジスタ、５８：パワースイッチ、７１：フ
リップフロップ、７２：デコーダ、７３：メモリセル、７４：トランジスタ、７５：トラ
ンジスタ、７６：トランジスタ、７７：トランジスタ、７８：インバータラッチ、７００
０：ＩＣ、７００１：リード、７００３：回路部、７０３１：Ｓｉトランジスタ層、７０
３２：配線層、７０３３：ＯＳトランジスタ層、２６：ローカルエリア、２５：スイッチ
、２７：演算部、８０：フリップフロップ、８１：デコーダ、８３：メモリセル、８４：
トランジスタ、８５：トランジスタ、８６：トランジスタ、８７：配線、８９：読み出し
制御回路、９０：遅延回路、９１：制御回路、２８：コンフィギュレーションメモリ、２
９：コンフィギュレーションメモリ、１２０１：ガードレール、２１００：ロボット、２
１０１：照度センサ、２１０２：マイクロフォン、２１０３：上部カメラ、２１０４：ス
ピーカ、２１０５：ディスプレイ、２１０６：下部カメラ、２１０７：障害物センサ、２
１０８：移動機構、２１１０：演算装置、２１２０：飛行体、２１２１：演算装置、２１
２２：カメラ、２１２３：プロペラ、２９８０：自動車、２９８１：カメラ
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】