知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B1)
(11)【特許番号】
(24)【登録日】2024-06-24
(45)【発行日】2024-07-02
(54)【発明の名称】ワイヤ放電加工装置の製造方法
(51)【国際特許分類】
B23H 7/04 20060101AFI20240625BHJP
B23H 1/02 20060101ALI20240625BHJP
【ＦＩ】
B23H7/04 D
B23H1/02 A
B23H1/02 Z
【請求項の数】
3
(21)【出願番号】P 2023207077
(22)【出願日】2023-12-07
【審査請求日】2023-12-15
(31)【優先権主張番号】202311272610.2
(32)【優先日】2023-09-28
(33)【優先権主張国・地域又は機関】CN
(73)【特許権者】
【識別番号】000132725
【氏名又は名称】株式会社ソディック
(74)【代理人】
【識別番号】110001139
【氏名又は名称】ＳＫ弁理士法人
(74)【代理人】
【識別番号】100130328
【弁理士】
【氏名又は名称】奥野 彰彦
(74)【代理人】
【識別番号】100130672
【弁理士】
【氏名又は名称】伊藤 寛之
(72)【発明者】
【氏名】▲高▼橋 潤
【審査官】松田 長親
(56)【参考文献】
【文献】特開２００７－３０１６８２（ＪＰ，Ａ）
【文献】特開２０００－８４７３７（ＪＰ，Ａ）
【文献】特開昭５４－１４７５９２（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｂ２３Ｈ １／００－１１／００
(57)【特許請求の範囲】
【請求項1】
パルス生成回路と、ゲート信号生成回路と、両極性回路とを備えるワイヤ放電加工装置の製造方法であって、前記パルス生成回路は、前記両極性回路のスイッチング素子を制御するための電圧パルスを前記ゲート信号生成回路に差動方式で出力し、
前記ゲート信号生成回路は、フォトカプラとスイッチングドライバとを備え、前記フォトカプラは前記パルス生成回路からの差動電圧パルスを受信して前記スイッチングドライバに出力し、前記スイッチングドライバは前記スイッチング素子を駆動させるゲート信号を生成し、
前記両極性回路は、各辺に前記スイッチング素子が設けられているブリッジ回路であり、前記ゲート信号を受信することにより前記スイッチング素子が制御され、ワイヤと被加工物との間の加工間隙に極性が周期的に切り替わる極間電圧パルスを供給し、
前記フォトカプラは信号入力経路に抵抗器を備えており、
前記製造方法は、調整工程を備え、
前記調整工程では、前記パルス生成回路又は外部のパルス生成装置が生成した調整用電圧パルスを前記ゲート信号生成回路に供給したときの、前記スイッチング素子の出力電圧波形を、前記抵抗器の抵抗値を変化させることによって調整する、
ワイヤ放電加工装置の製造方法。
【請求項2】
請求項１に記載のワイヤ放電加工装置の製造方法であって、前記調整工程は、前記ゲート信号生成回路と前記両極性回路を有する基板が前記ワイヤ放電加工装置から独立した前記外部のパルス生成装置によって前記調整用電圧パルスが供給される状態で実施され、
前記調整工程後に前記基板を前記ワイヤ放電加工装置に組み込む、組み込み工程を備える、
ワイヤ放電加工装置の製造方法。
【請求項3】
請求項１又は請求項２に記載のワイヤ放電加工装置の製造方法であって、前記スイッチング素子は電界効果トランジスタであり、
前記調整工程では、前記電界効果トランジスタのソースドレイン間の電圧波形のパルス幅を既定範囲内に収める、ワイヤ放電加工装置の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、ワイヤ放電加工装置の製造方法に関する。
【背景技術】
【0002】
従来、ワイヤとワークとの間に電圧を印加して、ワイヤとワークとの間に放電電流を発生させてワークを切断するワイヤ放電加工装置が知られている。
【0003】
特許文献１には、ワイヤとワークとの間の極間電圧を調整して、ワイヤとワークのとの極間距離を制御することにより、安定した品質及び加工性能を実現することができるワイヤ放電加工装置が開示されている。
【先行技術文献】
【特許文献】
【0004】
【文献】特開２０１８－２０２６０６号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
より安定した品質及び加工性能が求められる中で、ワイヤとワークとの間の極間電圧パルスをより高い周波数にすることで、細かい面粗さを高速で加工することが可能となってきた。しかしながら、高周波パルスによるワイヤ放電加工においては、放電パルスの伝達経路に存在する電気素子Ｔのスレショルド電圧の個体差によるバラツキを原因とするパルス幅の微小変化が最終段の極間パルス幅に累積して現れるという現象が発生する。この現象により機差が発生し、放電パルスの状態を指定する加工条件データベースの加工性能の再現性を阻害する大きな要因となっている。
【0006】
低周波領域において矩形波として扱える電圧パルスも実際には電圧の立ち上がり、立ち下りの遷移領域が存在する。そのため高周波領域では台形波としての性質が顕著に現れることになる。放電パルスを伝達する電気素子Ｔは、入力パルスに反応する閾値であるスレショルド電圧Ｖｔｈを個別に有している。電気素子Ｔのスレショルド電圧Ｖｔｈは仕様として１Ｖ程度の個体差を許容している場合が多い。このスレショルド電圧Ｖｔｈの個体差により入力パルスに対して出力パルスの立ち上がり、又は／及び立ち下りの開始のタイミングにズレが発生することになる。その結果として入力パルス幅Ｔｉｎと出力パルス幅Ｔｏｕｔがワイヤ放電加工機毎に異なる現象が発生する。
【0007】
例えば、入力ピーク電圧Ｖｐｅａｋの１／２を電気素子Ｔのスレショルド電圧Ｖｔｈの基準値とすると、電気素子Ｔのスレショルド電圧Ｖｔｈが入力ピーク電圧Ｖｐｅａｋの１／２より高い場合には出力パルス幅Ｔｏｕｔは入力パルス幅Ｔｉｎより短くなり、スレショルド電圧Ｖｔｈが入力ピーク電圧Ｖｐｅａｋの１／２よりも低い場合には出力パルス幅Ｔｏｕｔは入力パルス幅Ｔｉｎよりも長くなる（図１）。
【0008】
つまり、入力パルス幅Ｔｉｎが同一であっても、基準となるスレショルド電圧ＶＲｔｈ（以下、基準スレショルド電圧）よりもスレショルド電圧Ｖｔｈが高い場合には、基準時の出力パルス幅ＴＲｏｕｔより出力パルス幅Ｔｏｕｔが短くなる。基準スレショルド電圧ＶＲｔｈよりもスレショルド電圧Ｖｔｈが低い場合には、基準時の出力パルス幅ＴＲｏｕｔより出力パルス幅Ｔｏｕｔが長くなる。一般的な電圧設定では、前者のスレショルド電圧Ｖｔｈが、基準スレショルド電圧ＶＲｔｈよりも高く設定される組み合わせが使われることが多い。そのため放電パルスが電気素子Ｔを通過する度にパルス幅Ｔｏｕｔの減少が累積し、段を経る毎に短くなっていく傾向にある。
【0009】
よって、入力パルス幅Ｔｉｎが同一であっても、各電気素子Ｔのスレショルド電圧Ｖｔｈの個体差から、出力パルス幅Ｔｏｕｔの機差が生じ、これにより、同一仕様の回路であっても最終段の放電パルス幅に機差が発生することになる。そして放電パルス幅と放電加工エネルギーは比例するので同機種の装置においても装置毎に放電加工の状況が異なる結果になる。この影響によって単一のワイヤ放電加工装置の加工性能が向上していても、量産した各ワイヤ放電加工装置において同一の加工条件で加工を行っても加工結果にばらつきが生じ、各装置による加工寸法の再現性が低くなる。そのため加工条件データベース全体の加工寸法精度を向上させることが難しいという、高周波パルスによるワイヤ放電加工特有の課題があった。
【0010】
本発明はこのような事情に鑑みてなされたものであり、放電パルスの伝達経路に存在する電気素子のスレショルド電圧Ｖｔｈの個体差が累積することで発生する最終段のパルス幅Ｔｏｕｔの違いを解消する。これにより加工寸法のばらつきを小さくし、加工寸法の再現性を向上させることができるワイヤ放電加工装置の製造方法を提供するものである。
【課題を解決するための手段】
【0011】
本発明によれば、以下の発明が提供される。
［１］パルス生成回路と、ゲート信号生成回路と、両極性回路とを備えるワイヤ放電加工装置の製造方法であって、前記パルス生成回路は、前記両極性回路のスイッチング素子を制御するための電圧パルスを前記ゲート信号生成回路に差動方式で出力し、前記ゲート信号生成回路は、フォトカプラとスイッチングドライバとを備え、前記フォトカプラは前記パルス生成回路からの差動電圧パルスを受信して前記スイッチングドライバに出力し、前記スイッチングドライバは前記スイッチング素子を駆動させるゲート信号を生成し、前記両極性回路は、各辺に前記スイッチング素子が設けられているブリッジ回路であり、前記ゲート信号を受信することにより前記スイッチング素子が制御され、ワイヤと被加工物との間の加工間隙に極性が周期的に切り替わる極間電圧パルスを供給し、前記フォトカプラは信号入力経路に抵抗器を備えており、前記製造方法は、調整工程を備え、前記調整工程では、前記パルス生成回路又は外部のパルス生成装置が生成した調整用電圧パルスを前記ゲート信号生成回路に供給したときの、前記スイッチング素子の出力電圧波形を、前記抵抗器の抵抗値を変化させることによって調整する、ワイヤ放電加工装置の製造方法。
［２］［１］に記載のワイヤ放電加工装置の製造方法であって、前記調整工程は、前記ゲート信号生成回路と前記両極性回路を有する基板が前記ワイヤ放電加工装置から独立した前記外部のパルス生成装置によって前記調整用電圧パルスが供給される状態で実施され、前記調整工程後に前記基板を前記ワイヤ放電加工装置に組み込む、組み込み工程を備える、ワイヤ放電加工装置の製造方法。
［３］［１］又は［２］に記載のワイヤ放電加工装置の製造方法であって、前記スイッチング素子は電界効果トランジスタであり、前記調整工程では、前記電界効果トランジスタのソースドレイン間の電圧波形のパルス幅を既定範囲内に収める、ワイヤ放電加工装置の製造方法。
［１］パルス生成回路と、ゲート信号生成回路と、両極性回路とを備えるワイヤ放電加工装置の製造方法であって、前記パルス生成回路は、前記両極性回路のスイッチング素子を制御するための電圧パルスを前記ゲート信号生成回路に差動方式で出力し、前記ゲート信号生成回路は、フォトカプラとスイッチングドライバとを備え、前記フォトカプラは前記パルス生成回路からの差動電圧パルスを受信して前記スイッチングドライバに出力し、前記スイッチングドライバは前記スイッチング素子を駆動させるゲート信号を生成し、前記両極性回路は、各辺に前記スイッチング素子が設けられているブリッジ回路であり、前記ゲート信号を受信することにより前記スイッチング素子が制御され、ワイヤと被加工物との間の加工間隙に極性が周期的に切り替わる極間電圧パルスを供給し、前記フォトカプラは信号入力経路に抵抗器を備えており、前記製造方法は、調整工程を備え、前記調整工程では、前記パルス生成回路又は外部のパルス生成装置が生成した調整用電圧パルスを前記ゲート信号生成回路に供給したときの、前記スイッチング素子の出力電圧波形を、前記抵抗器の抵抗値を変化させることによって調整する、ワイヤ放電加工装置の製造方法。
［２］［１］に記載のワイヤ放電加工装置の製造方法であって、前記調整工程は、前記ゲート信号生成回路と前記両極性回路を有する基板が前記ワイヤ放電加工装置から独立した前記外部のパルス生成装置によって前記調整用電圧パルスが供給される状態で実施され、前記調整工程後に前記基板を前記ワイヤ放電加工装置に組み込む、組み込み工程を備える、ワイヤ放電加工装置の製造方法。
［３］［１］又は［２］に記載のワイヤ放電加工装置の製造方法であって、前記スイッチング素子は電界効果トランジスタであり、前記調整工程では、前記電界効果トランジスタのソースドレイン間の電圧波形のパルス幅を既定範囲内に収める、ワイヤ放電加工装置の製造方法。
【発明の効果】
【0012】
本発明に係るワイヤ放電加工装置の製造方法では、パルス生成回路又は外部のパルス生成装置が生成した調整用電圧パルスをゲート信号生成回路に供給したときの、ゲート信号生成回路が備えるフォトカプラの信号入力経路に備える抵抗器の抵抗値を変化させる。両極性回路が備えるスイッチング素子の出力電圧波形を調整する調整工程を備える構成により、機差による加工結果のばらつきを補正し、加工寸法の再現性を向上させることが可能となっている。
【図面の簡単な説明】
【0013】
【図1】電気素子Ｔの入力ピーク電圧Ｖｐｅａｋに対するスレショルド電圧Ｖｔｈによる出力パルス幅Ｔｏｕｔの変化の説明図である。
【図2】本発明の一実施形態に係るワイヤ放電加工装置における放電加工回路１の概略図である。
【図3】本発明の一実施形態に係るパルス生成装置５０の概略図である。
【図4】本発明の一実施形態に係るパルス生成装置５０が出力する調整用電圧パルス波形の概略図である。
【図5】系統ＳＧＬのスイッチング素子４０１ｂのソースドレイン間の電圧波形を示す図である。
【図6】調整工程の仕組みの説明図である。
【図7】測定に使用したゲート信号生成回路３０の回路図である。
【図8】基板Ｘ１及び基板Ｘ２における系統ＧＧＬの調整工程実施前のソースドレイン間の電圧波形である。
【図9】基板Ｘ１及び基板Ｘ２における系統ＳＧＬの調整工程実施前のソースドレイン間の電圧波形である。
【図10】基板Ｘ１及び基板Ｘ２の調整工程実施前の無負荷極間パルス波形である。
【図11】基板Ｘ１及び基板Ｘ２における系統ＧＧＬの調整工程実施後のソースドレイン間の電圧波形である。
【図12】基板Ｘ１及び基板Ｘ２の調整工程実施後の無負荷極間パルス波形である。
【発明を実施するための形態】
【0014】
以下、本発明の実施形態について説明する。以下に示す実施形態中で示した各種特徴事項は、互いに組み合わせ可能である。また、各特徴について独立して発明が成立する。
【0015】
１． ワイヤ放電加工装置
ワイヤ放電加工は、ワイヤ放電加工装置が備えるワイヤと被加工物との間に形成される加工間隙に所定の電圧パルスを印加して断続的に放電を発生させ、放電加工エネルギーによって被加工物から材料を除去し、被加工物を所望の加工形状に切断加工するものである。ワイヤ放電加工装置は放電加工回路１を備える。
ワイヤ放電加工は、ワイヤ放電加工装置が備えるワイヤと被加工物との間に形成される加工間隙に所定の電圧パルスを印加して断続的に放電を発生させ、放電加工エネルギーによって被加工物から材料を除去し、被加工物を所望の加工形状に切断加工するものである。ワイヤ放電加工装置は放電加工回路１を備える。
【0016】
図２に、本発明の一実施形態に係るワイヤ放電加工装置における放電加工回路１の概略図を示す。放電加工回路１は、ワイヤと被加工物の加工間隙に放電を発生させるための電圧を印加するための回路である。放電加工回路１は、パルス生成回路１０、通信ケーブル２０、ゲート信号生成回路３０、及び両極性回路４０を備えることができる。放電加工回路１は、両極性回路４０が備える各スイッチング素子４０１ａ、４０１ｂ、４０１ｃ、４０１ｄにそれぞれ接続される４つの系統ＳＧＵ、ＳＧＬ、ＧＧＵ、ＧＧＬを備える。
【0017】
１．１ パルス生成回路１０
パルス生成回路１０は、両極性回路４０のスイッチング素子４０１ａ～４０１ｄを制御するための電圧パルスをゲート信号生成回路３０に差動方式で出力することができる回路である。具体的には、パルス生成回路１０は、放電パルス生成用のＦＰＧＡ１０１（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）と差動出力ドライバ１０２とを備る。ＦＰＧＡ１０１で生成した所定の電圧パルスを、スイッチング素子４０１ａ～４０１ｄに接続される系統毎に差動出力ドライバ１０２の各端子に入力することができる。図２の例では、系統ＳＧＵはスイッチング素子４０１ａに、系統ＳＧＬはスイッチング素子４０１ｂに、系統ＧＧＵはスイッチング素子４０１ｃに、系統ＧＧＬはスイッチング素子４０１ｄに接続されている。例えば、両極性回路４０のスイッチング素子４０１ａと４０１ｂが駆動することで逆極性、スイッチング素子４０１ｃと４０１ｄが駆動することで正極性となるように差動出力ドライバ１０２の各端子に電圧パルスを入力することができる。
パルス生成回路１０は、両極性回路４０のスイッチング素子４０１ａ～４０１ｄを制御するための電圧パルスをゲート信号生成回路３０に差動方式で出力することができる回路である。具体的には、パルス生成回路１０は、放電パルス生成用のＦＰＧＡ１０１（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）と差動出力ドライバ１０２とを備る。ＦＰＧＡ１０１で生成した所定の電圧パルスを、スイッチング素子４０１ａ～４０１ｄに接続される系統毎に差動出力ドライバ１０２の各端子に入力することができる。図２の例では、系統ＳＧＵはスイッチング素子４０１ａに、系統ＳＧＬはスイッチング素子４０１ｂに、系統ＧＧＵはスイッチング素子４０１ｃに、系統ＧＧＬはスイッチング素子４０１ｄに接続されている。例えば、両極性回路４０のスイッチング素子４０１ａと４０１ｂが駆動することで逆極性、スイッチング素子４０１ｃと４０１ｄが駆動することで正極性となるように差動出力ドライバ１０２の各端子に電圧パルスを入力することができる。
【0018】
差動出力ドライバ１０２は、通信ケーブル２０と接続しており、通信ケーブル２０を介してゲート信号生成回路３０に差動電圧パルスを出力することができる。差動方式の出力とすることでノイズを低減させることができる。フェライトコア２１は内部に通した通信ケーブル２０のノイズを除去する。
【0019】
１．２ ゲート信号生成回路３０
ゲート信号生成回路３０は、パルス生成回路１０からの差動電圧パルスを入力として受け取り、両極性回路４０のスイッチング素子４０１ａ～４０１ｄを駆動させるゲート信号を生成することができる回路である。図２に示すゲート信号生成回路３０では系統ＳＧＵの構成のみを示すが、系統ＳＧＵ、ＳＧＬ、ＧＧＵ、ＧＧＬは同様の構成である。不図示の系統ＳＧＬ、ＧＧＵ、ＧＧＬの、これらの系統に含まれる構成要素の符号は、系統ＳＧＵに含まれる構成要素の符号の添字の「ａ」を、ＳＧＬは「ｂ」、ＧＧＵは「ｃ」、ＧＧＬは「ｄ」に変更したものとする。
ゲート信号生成回路３０は、パルス生成回路１０からの差動電圧パルスを入力として受け取り、両極性回路４０のスイッチング素子４０１ａ～４０１ｄを駆動させるゲート信号を生成することができる回路である。図２に示すゲート信号生成回路３０では系統ＳＧＵの構成のみを示すが、系統ＳＧＵ、ＳＧＬ、ＧＧＵ、ＧＧＬは同様の構成である。不図示の系統ＳＧＬ、ＧＧＵ、ＧＧＬの、これらの系統に含まれる構成要素の符号は、系統ＳＧＵに含まれる構成要素の符号の添字の「ａ」を、ＳＧＬは「ｂ」、ＧＧＵは「ｃ」、ＧＧＬは「ｄ」に変更したものとする。
【0020】
ゲート信号生成回路３０は、スイッチング素子４０１ａ、４０１ｂ、４０１ｃ、４０１ｄにそれぞれ接続されるフォトカプラ３０１ａ、３０１ｂ、３０１ｃ、３０１ｄとスイッチングドライバ３０２ａ、３０２ｂ、３０２ｃ、３０２ｄとを備える。フォトカプラ３０１ａ～３０１ｄは、電気的に絶縁した状態で入力側から出力側に信号を伝達するために用いられ、パルス生成回路１０からの差動電圧パルスを受信してスイッチングドライバ３０２ａ～３０２ｄにそれぞれ信号を出力する。スイッチングドライバ３０２ａ～３０２ｄはスイッチング素子４０１ａ～４０１ｄを駆動させるゲート信号を生成する。
【0021】
フォトカプラ３０１ａ～３０１ｄの信号入力経路には直列接続された抵抗器が備えられる。具体的には、固定抵抗器（図示せず）及び半固定抵抗器Ｒａ、Ｒｂ、Ｒｃ、Ｒｄが設けられている。固定抵抗器はフォトカプラ３０１ａ～３０１ｄに過剰な電流が流れないように保護抵抗として設けられる。固定抵抗器の抵抗値は、２５０～３００Ω程度が好ましい。半固定抵抗器Ｒａ～Ｒｄは、抵抗値を調整することによってフォトカプラ３０１ａ～３０１ｄに流れる電流値を変化させ、両極性回路４０が備えるスイッチング素子４０１ａ～４０１ｄの出力電圧波形ないしワイヤと被加工物に印加される極間パルス波形を調整するために設けられる。具体的な調整方法については後述する。
【0022】
１．３ 両極性回路４０
両極性回路４０は、各辺にスイッチング素子４０１ａ～４０１ｄがそれぞれ設けられているブリッジ回路である。ゲート信号生成回路３０から極性の異なる各ゲート信号をスイッチング素子４０１ａ～４０１ｄが受信することにより、各スイッチング素子４０１ａ～４０１ｄが制御され、ワイヤと被加工物との間の加工間隙に極性が周期的に切り替わる電圧パルス（以下、両極性パルス）を供給することができる。スイッチング素子４０１ａ～４０１ｄは、電界効果トランジスタとでき、例えばＭＯＳＦＥＴ（Ｍｅｔａｌ－Ｏｘｉｄｅ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ－Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）とできる。
両極性回路４０は、各辺にスイッチング素子４０１ａ～４０１ｄがそれぞれ設けられているブリッジ回路である。ゲート信号生成回路３０から極性の異なる各ゲート信号をスイッチング素子４０１ａ～４０１ｄが受信することにより、各スイッチング素子４０１ａ～４０１ｄが制御され、ワイヤと被加工物との間の加工間隙に極性が周期的に切り替わる電圧パルス（以下、両極性パルス）を供給することができる。スイッチング素子４０１ａ～４０１ｄは、電界効果トランジスタとでき、例えばＭＯＳＦＥＴ（Ｍｅｔａｌ－Ｏｘｉｄｅ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ－Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）とできる。
【0023】
両極性回路４０では、スイッチング素子４０１ａ、４０１ｃの接続点が入力部４０２ａ、スイッチング素子４０１ｂ、４０１ｄの接続点が入力部４０２ｂとなっている。スイッチング素子４０１ａ、４０１ｄの接続点が出力部４０３ａ、スイッチング素子４０１ｂ、４０１ｃの接続点が出力部４０３ｂとなっている。入力部４０２ａ、４０２ｂには直流電源（図示せず）が接続されており、入力部４０２ａ、４０２ｂに直流電圧が印加される。出力部４０３ａ、４０３ｂは、ワイヤと被加工物とそれぞれ接続されている。前述のゲート信号によってスイッチング素子４０１ａ～４０１ｄのオンオフが制御されることで、出力部４０３ａ、４０３ｂから両極性パルスが出力され、加工間隙に電圧が印加されて加工が可能となるよう構成されている。
【0024】
２． パルス生成装置５０
パルス生成装置５０は、ワイヤ放電加工装置から独立した外部の装置であり、放電加工装置の製造工程において、放電加工回路１から出力される電圧パルスを調整するためのチェッカーとして機能する。図３にパルス生成装置５０の概略図を示す。パルス生成装置５０は、放電加工回路１のゲート信号生成回路３０に接続可能に構成されている。
パルス生成装置５０は、ワイヤ放電加工装置から独立した外部の装置であり、放電加工装置の製造工程において、放電加工回路１から出力される電圧パルスを調整するためのチェッカーとして機能する。図３にパルス生成装置５０の概略図を示す。パルス生成装置５０は、放電加工回路１のゲート信号生成回路３０に接続可能に構成されている。
【0025】
パルス生成装置５０は、パルス生成回路１０と同様の構成とできる。具体的には、パルス生成装置５０は、放電パルス生成用のＦＰＧＡ５０１と差動出力ドライバ５０２とを備える。ＦＰＧＡ５０１で生成された所定の調整用電圧パルスは、系統毎に差動出力ドライバ５０２の各端子に入力することができる。図３の例では、系統ＳＧＵはスイッチング素子４０１ａに、系統ＳＧＬはスイッチング素子４０１ｂに、系統ＧＧＵはスイッチング素子４０１ｃに、系統ＧＧＬはスイッチング素子４０１ｄに接続している。
【0026】
差動出力ドライバ５０２は、４パターンの調整用電圧パルス（差動電圧パルス）をゲート信号生成回路３０が備えるスイッチング素子４０１ａ～４０１ｄにそれぞれ出力することができる。図４は、パルス生成装置５０が各系統に出力する調整電圧パルス波形の一例である。
【0027】
３． ワイヤ放電加工装置の製造方法
放電加工装置の製造方法は、調整工程と組み込み工程とを備える。
放電加工装置の製造方法は、調整工程と組み込み工程とを備える。
【0028】
３．１ 調整工程
調整工程は、放電加工回路１から出力される電圧パルスのパルス幅Ｔｏｕｔを調整するための工程である。調整工程は、放電加工回路１におけるゲート信号生成回路３０と両極性回路４０とを有する基板Ｘが作製された後、放電加工装置から独立した外部のパルス生成装置５０によって調整用電圧パルスを基板Ｘに供給した状態で実施することができる。
調整工程は、放電加工回路１から出力される電圧パルスのパルス幅Ｔｏｕｔを調整するための工程である。調整工程は、放電加工回路１におけるゲート信号生成回路３０と両極性回路４０とを有する基板Ｘが作製された後、放電加工装置から独立した外部のパルス生成装置５０によって調整用電圧パルスを基板Ｘに供給した状態で実施することができる。
【0029】
調整工程では、まず、パルス生成装置５０に基板Ｘを接続する。次いで、パルス生成装置５０がそれぞれの系統に対応する４パターンの調整用電圧パルスをゲート信号生成回路３０に入力する。その際のスイッチング素子４０１ａ～４０１ｄの出力電圧波形のパルス幅Ｔｏｕｔが規定範囲内に収まるように半固定抵抗器Ｒａ～Ｒｄの抵抗値を調整する。ここで、半固定抵抗器Ｒａ～Ｒｄの抵抗値を小さくしすぎると、通信ケーブル２０に設けられるフェライトコア２１が発熱してしまう虞がある。したがって、半固定抵抗器Ｒａ～Ｒｄの抵抗値は３００Ω以上の範囲で調整されることが好ましい。
【0030】
スイッチング素子４０１ａ～４０１ｄの出力電圧波形のパルス幅Ｔｏｕｔは、パルス生成装置５０によって調整用電圧パルスが供給されたときの、スイッチング素子４０１ａ～４０１ｄのソースドレイン間の電圧波形のパルス幅と対応関係にある。図５は、系統ＳＧＬのスイッチング素子４０１ｂのソースドレイン間の電圧波形を示す図の一例である。パルス幅Ｔｏｕｔの規定範囲は、例えば３６～３８ｎｓとできる。
【0031】
高周波パルスを用いるワイヤ放電加工装置では、放電加工回路１内に設けられる種々の電気素子のスレショルド電圧Ｖｔｈによって、電気素子を通過する度にパルス幅Ｔｏｕｔが変動し得る。また、スレショルド電圧Ｖｔｈの個体差により、装置毎に極間パルスのパルス幅が異なって、加工結果に機差が生じる。
【0032】
図６は、本発明に係る調整工程の仕組みについての例示的な説明図である。図６では、パルス生成装置５０が出力する調整用電圧パルス（以下、初期パルス）のパルス幅Ｔｉｎが１００ｎｓであるときの、スイッチング素子４０１ａ～４０１ｄの出力電圧パルスのパルス幅Ｔｏｕｔが目標５０ｎｓのところ４０ｎｓであったとしている。フォトカプラ３０１ａ～３０１ｄを経た電圧パルスは、前段の初期パルスと比べて変化する。この変化量は入力パルス電圧の立ち上がり、立ち下り時にフォトカプラ３０１ａ～３０１ｄのスレショルド電圧Ｖｔｈを通過するタイミングに依存する。ここで、半固定抵抗器Ｒａ～Ｒｄの抵抗値を変化させることによって、入力電圧の立ち上がりの傾きを変化させることができる。その効果としてフォトカプラ３０１ａ～３０１ｄにおけるスレショルド電圧Ｖｔｈに達するまでの微小時間を変化させることが可能である。すなわち、電圧パルスとの立ち上がり開始からスレショルド電圧Ｖｔｈを通過するまでの微小時間の変化量を、半固定抵抗器Ｒａ～Ｒｄの抵抗値によるパルス幅Ｔｏｕｔの調整しろとできる。
【0033】
同様にして、初期パルスは、放電加工回路１の伝達経路内に存在するその他の電気素子のスレショルド電圧Ｖｔｈによって累積的にパルス幅Ｔｏｕｔが変化する。半固定抵抗器Ｒａ～Ｒｄの抵抗値によるパルス幅Ｔｏｕｔの調整しろは、極間電圧の前段に設けられる両極性回路４０が備える各スイッチング素子４０１ａ～４０１ｄの出力電圧波形のパルス幅Ｔｏｕｔまで引き継がれる。すなわち、図６において、スイッチング素子４０１ａの出力電圧波形のパルス幅Ｔｏｕｔが４０ｎｓであり、目標値が５０ｎｓである場合、調整しろが２０ｎｓであるすると、半固定抵抗器Ｒａ～Ｒｄの抵抗値の調整により、パルス幅Ｔｏｕｔを５０ｎｓに調整することが可能になる。
【0034】
本調整工程では、各スイッチング素子４０１ａ～４０１ｄの出力電圧波形のパルス幅Ｔｏｕｔを規定範囲になるように調整することで、放電加工回路１の電気素子のスレショルド電圧Ｖｔｈの個体差から生じる機差を補正することができる。本調整工程により、高周波パルスを用いた高精度な加工が可能であると同時に、各放電加工装置による放電加工エネルギーが均一になり、加工寸法の再現性を向上させることができる。なお、本明細書における高精度とは、加工寸法が高精度であること、かつ、加工面の面粗さが細かいことを指す。
【0035】
高周波パルスを用いるワイヤ放電加工装置では、パルス幅Ｔｏｕｔの大小を最終段の無負荷極間パルス波形の高周波振幅Ｗ１、Ｗ２（正極性側の高周波振幅をＷ１、逆極性側の高周波振幅をＷ２とする）の大きさで評価することもできる。例えば、放電加工回路１は、系統ＳＧＬのスイッチング素子４０１ｂに接続されるゲート信号生成回路３０が備える半固定抵抗器Ｒｂの抵抗値を変化させることで、高周波振幅Ｗ１を調整することができるように構成されている。また例えば、系統ＧＧＬのスイッチング素子４０１ｄに接続されるゲート信号生成回路３０が備える半固定抵抗器Ｒｄの抵抗値を変化させることで、高周波振幅Ｗ２を調整することができるように構成されている。例えば、高周波振幅Ｗ１、Ｗ２は規定値に対して±３Ｖ以内となることが好ましい。後述する実験では高周波振幅Ｗ１、Ｗ２の値も用いて本調整工程の評価を行った。
【0036】
３．２ 組み込み工程
組み込み工程は、調整工程後に基板Ｘをワイヤ放電加工装置に組み込む工程である。具体的には、基板Ｘは、放電加工装置の放電加工回路１のパルス生成回路１０と通信ケーブル２０を介してゲート信号生成回路３０と接続可能に組み込まれる。
組み込み工程は、調整工程後に基板Ｘをワイヤ放電加工装置に組み込む工程である。具体的には、基板Ｘは、放電加工装置の放電加工回路１のパルス生成回路１０と通信ケーブル２０を介してゲート信号生成回路３０と接続可能に組み込まれる。
【0037】
４． その他の実施形態
調整工程は、パルス生成装置５０の代わりに放電加工回路１が備えるパルス生成回路１０によって行われてもよい。本実施形態における調整工程は、パルス生成回路１０、ゲート信号生成回路３０及び両極性回路４０が接続された後に行われ、パルス生成回路１０が生成した差動電圧パルスである調整用電圧パルスを基板Ｘに供給する状態で実施されることができる。
調整工程は、パルス生成装置５０の代わりに放電加工回路１が備えるパルス生成回路１０によって行われてもよい。本実施形態における調整工程は、パルス生成回路１０、ゲート信号生成回路３０及び両極性回路４０が接続された後に行われ、パルス生成回路１０が生成した差動電圧パルスである調整用電圧パルスを基板Ｘに供給する状態で実施されることができる。
【0038】
５． 実施例
以下において、調整工程を実施した具体的な実験結果を説明する。
以下において、調整工程を実施した具体的な実験結果を説明する。
【0039】
５．１ 概要
２つの基板Ｘ１、Ｘ２を用いて、基板Ｘ１、Ｘ２のゲート信号生成回路３０がそれぞれ備えるフォトカプラ３０１ｂ、３０１ｄの信号入力経路に設けられた可変抵抗器Ｒ６４、Ｒ７３の抵抗値を調整することで、スイッチング素子４０１ｂ、４０１ｄのソースドレイン間の電圧波形のパルス幅を個別に補正した。その後、実際の加工に使用する放電加工回路１の最終段である無負荷極間パルス波形を比較した。
２つの基板Ｘ１、Ｘ２を用いて、基板Ｘ１、Ｘ２のゲート信号生成回路３０がそれぞれ備えるフォトカプラ３０１ｂ、３０１ｄの信号入力経路に設けられた可変抵抗器Ｒ６４、Ｒ７３の抵抗値を調整することで、スイッチング素子４０１ｂ、４０１ｄのソースドレイン間の電圧波形のパルス幅を個別に補正した。その後、実際の加工に使用する放電加工回路１の最終段である無負荷極間パルス波形を比較した。
【0040】
５．２ 測定方法
図７にゲート信号生成回路３０のうち本実験で調整工程を実施した系統のゲート信号生成回路３０の回路図を示す。本実験では、ゲート信号生成回路３０と両極性回路４０をそれぞれ備える基板Ｘ１、Ｘ２を用いてそれぞれパルス生成回路１０によって調整用電圧パルスを生成した。系統ＧＧＬと系統ＳＧＬのゲート信号生成回路３０の可変抵抗器Ｒ６４、Ｒ７３の抵抗値を変化させてスイッチング素子４０１ｂ、４０１ｄのソースドレイン間の電圧波形のパルス幅Ｔｏｕｔが３７ｎｓ付近になるように調整することとした。また、調整工程を実施した際の無負荷極間パルス波形を測定した。スイッチング素子４０１ｂ、４０１ｄにはＭＯＳＦＥＴを用いた。スイッチング素子４０１ｂ、４０１ｄのソースドレイン間の電圧波形及び無負荷極間パルス波形はオシロスコープによって測定を行った。
図７にゲート信号生成回路３０のうち本実験で調整工程を実施した系統のゲート信号生成回路３０の回路図を示す。本実験では、ゲート信号生成回路３０と両極性回路４０をそれぞれ備える基板Ｘ１、Ｘ２を用いてそれぞれパルス生成回路１０によって調整用電圧パルスを生成した。系統ＧＧＬと系統ＳＧＬのゲート信号生成回路３０の可変抵抗器Ｒ６４、Ｒ７３の抵抗値を変化させてスイッチング素子４０１ｂ、４０１ｄのソースドレイン間の電圧波形のパルス幅Ｔｏｕｔが３７ｎｓ付近になるように調整することとした。また、調整工程を実施した際の無負荷極間パルス波形を測定した。スイッチング素子４０１ｂ、４０１ｄにはＭＯＳＦＥＴを用いた。スイッチング素子４０１ｂ、４０１ｄのソースドレイン間の電圧波形及び無負荷極間パルス波形はオシロスコープによって測定を行った。
【0041】
図８に基板Ｘ１及び基板Ｘ２の系統ＧＧＬにおける調整工程実施前のソースドレイン間の電圧波形を示す。図９に基板Ｘ１及び基板Ｘ２の系統ＳＧＬにおける調整工程実施前のソースドレイン間の電圧波形を示す。図１０に基板Ｘ１及び基板Ｘ２の調整工程実施前の無負荷極間パルス波形を示す。
【0042】
図９に示すように、調整前時点で系統ＳＧＬにおけるパルス幅Ｔｏｕｔは、基板Ｘ１が３８．４ｎｓ、基板Ｘ２が３８．０ｎｓであり、目標値である３７ｎｓの許容範囲内であった。図１０に示すように無負荷極間パルス波形の高周波振幅Ｗ１は、基板Ｘ１が９０．０Ｖ、基板Ｘ２が８７．０Ｖであり、高周波振幅Ｗ１の目標とする９０Ｖの許容範囲内であった。したがって、可変抵抗器Ｒ７３の抵抗値は調整せず、系統ＧＧＬが備える可変抵抗器Ｒ６４の抵抗値のみを変化させて行った。
【0043】
５．３ 測定結果
図１１に基板Ｘ１及び基板Ｘ２の系統ＧＧＬにおける調整工程実施後のソースドレイン間の電圧波形を示す。図１２に基板Ｘ１及び基板Ｘ２の調整工程実施後の無負荷極間パルス波形を示す。表１に可変抵抗器Ｒ６４の抵抗値の調整の前後におけるソースドレイン間の電圧波形のパルス幅Ｔｏｕｔと無負荷極間パルス波形の高周波振幅Ｗ２を示す。
図１１に基板Ｘ１及び基板Ｘ２の系統ＧＧＬにおける調整工程実施後のソースドレイン間の電圧波形を示す。図１２に基板Ｘ１及び基板Ｘ２の調整工程実施後の無負荷極間パルス波形を示す。表１に可変抵抗器Ｒ６４の抵抗値の調整の前後におけるソースドレイン間の電圧波形のパルス幅Ｔｏｕｔと無負荷極間パルス波形の高周波振幅Ｗ２を示す。
【表1】
【0044】
調整工程によって、基板Ｘ１、基板Ｘ２いずれにおいてもパルス幅Ｔｏｕｔを３７ｎｓの許容範囲内（３６～３８ｎｓ）に調整することができた。無負荷極間パルス波形の高周波振幅Ｗ２をいずれも９０Ｖ程度の値に調整することができた。したがって、基板Ｘ１と基板Ｘ２のソースドレイン間の電圧波形及び無負荷極間パルス波形を近い値に調整でき、調整工程を実施することによって、波形の機差を補正できることがわかった。
【符号の説明】
【0045】
１ ：放電加工回路
１０ ：パルス生成回路
１０１ ：ＦＰＧＡ
１０２ ：差動出力ドライバ
２０ ：通信ケーブル
２１ ：フェライトコア
３０ ：ゲート信号生成回路
３０１ａ～３０１ｄ：フォトカプラ
３０２ａ～３０２ｄ：スイッチングドライバ
４０ ：両極性回路
４０１ａ～４０１ｄ：スイッチング素子
４０２ａ、４０２ｂ：入力部
４０３ａ、４０３ｂ：出力部
５０ ：パルス生成装置
５０１ ：ＦＰＧＡ
５０２ ：差動出力ドライバ
Ａ１、Ａ２ ：ピーク電圧値
Ｒａ～Ｒｄ ：半固定抵抗器
Ｔ ：電気素子
Ｔｉｎ ：入力パルス幅
Ｔｏｕｔ ：出力パルス幅
ＴＲｏｕｔ ：基準時の出力パルス幅
Ｖｐｅａｋ ：入力ピーク電圧
Ｖｔｈ ：スレショルド電圧
ＶＲｔｈ ：基準スレショルド電圧
Ｗ１ ：高周波振幅
Ｗ２ ：高周波振幅
Ｘ、Ｘ１、Ｘ２ ：基板
１０ ：パルス生成回路
１０１ ：ＦＰＧＡ
１０２ ：差動出力ドライバ
２０ ：通信ケーブル
２１ ：フェライトコア
３０ ：ゲート信号生成回路
３０１ａ～３０１ｄ：フォトカプラ
３０２ａ～３０２ｄ：スイッチングドライバ
４０ ：両極性回路
４０１ａ～４０１ｄ：スイッチング素子
４０２ａ、４０２ｂ：入力部
４０３ａ、４０３ｂ：出力部
５０ ：パルス生成装置
５０１ ：ＦＰＧＡ
５０２ ：差動出力ドライバ
Ａ１、Ａ２ ：ピーク電圧値
Ｒａ～Ｒｄ ：半固定抵抗器
Ｔ ：電気素子
Ｔｉｎ ：入力パルス幅
Ｔｏｕｔ ：出力パルス幅
ＴＲｏｕｔ ：基準時の出力パルス幅
Ｖｐｅａｋ ：入力ピーク電圧
Ｖｔｈ ：スレショルド電圧
ＶＲｔｈ ：基準スレショルド電圧
Ｗ１ ：高周波振幅
Ｗ２ ：高周波振幅
Ｘ、Ｘ１、Ｘ２ ：基板
【要約】
【課題】装置毎の加工寸法のばらつきを小さくし加工寸法の再現性を向上させることができるワイヤ放電加工装置の製造方法を提供する。
【解決手段】本発明によれば、パルス生成回路又はパルス生成装置が生成した調整用電圧パルスをゲート信号生成回路に供給したときの、スイッチング素子の出力電圧波形を抵抗器の抵抗値を変化させることによって調整する調整工程を備えるワイヤ放電加工装置の製造方法が提供される。放電加工装置は、スイッチング素子を制御するための電圧パルスをゲート信号生成回路に差動方式で出力するパルス生成回路、信号入力経路に抵抗器を備え、差動電圧パルスを受信してスイッチングドライバに出力するフォトカプラ及びゲート信号を生成するスイッチングドライバを備えるゲート信号生成回路、並びにゲート信号によってスイッチング素子が制御されることより加工間隙に極性が周期的に切り替わる電圧パルスを供給する両極性回路を備える。
【選択図】図２
【解決手段】本発明によれば、パルス生成回路又はパルス生成装置が生成した調整用電圧パルスをゲート信号生成回路に供給したときの、スイッチング素子の出力電圧波形を抵抗器の抵抗値を変化させることによって調整する調整工程を備えるワイヤ放電加工装置の製造方法が提供される。放電加工装置は、スイッチング素子を制御するための電圧パルスをゲート信号生成回路に差動方式で出力するパルス生成回路、信号入力経路に抵抗器を備え、差動電圧パルスを受信してスイッチングドライバに出力するフォトカプラ及びゲート信号を生成するスイッチングドライバを備えるゲート信号生成回路、並びにゲート信号によってスイッチング素子が制御されることより加工間隙に極性が周期的に切り替わる電圧パルスを供給する両極性回路を備える。
【選択図】図２
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
