特許 7510915 不揮発性記憶装置およびその製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-06-26

(45)【発行日】2024-07-04

(54)【発明の名称】不揮発性記憶装置およびその製造方法

(51)【国際特許分類】

   H10B 63/00 20230101AFI20240627BHJP

   H10B 63/10 20230101ALI20240627BHJP

   H10N 70/20 20230101ALI20240627BHJP

【ＦＩ】

H10B63/00

H10B63/10

H10N70/20

【請求項の数】 10

(21)【出願番号】P 2021503426

(86)(22)【出願日】2019-12-24

(86)【国際出願番号】 JP2019050457

(87)【国際公開番号】W WO2020179199

(87)【国際公開日】2020-09-10

【審査請求日】2022-12-19

(31)【優先権主張番号】P 2019038276

(32)【優先日】2019-03-04

(33)【優先権主張国・地域又は機関】JP

【前置審査】

(73)【特許権者】

【識別番号】520133916

【氏名又は名称】ヌヴォトンテクノロジージャパン株式会社

(74)【代理人】

【識別番号】100109210

【弁理士】

【氏名又は名称】新居 広守

(74)【代理人】

【識別番号】100137235

【弁理士】

【氏名又は名称】寺谷 英作

(74)【代理人】

【識別番号】100131417

【弁理士】

【氏名又は名称】道坂 伸一

(72)【発明者】

【氏名】姫野 敦史

(72)【発明者】

【氏名】早川 幸夫

(72)【発明者】

【氏名】川嶋 光一

(72)【発明者】

【氏名】安原 隆太郎

【審査官】宮本 博司

(56)【参考文献】

【文献】米国特許出願公開第２０１７／０３１７１４３（ＵＳ，Ａ１）

【文献】特開２０１５－１４６３４３（ＪＰ，Ａ）

【文献】国際公開第２０１２／０７３５０３（ＷＯ，Ａ１）

【文献】国際公開第２００８／１５５８３２（ＷＯ，Ａ１）

【文献】特開２０１３－０６２３２７（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ１０Ｂ ６３／００

Ｈ１０Ｂ ６３／１０

Ｈ１０Ｎ ７０／２０

(57)【特許請求の範囲】

【請求項1】

基板上に形成された記憶領域とその周辺の回路領域とを含む不揮発性記憶装置であって、
前記記憶領域内には、第１下層金属配線と、前記第１下層金属配線に接続する下部プラグと、前記下部プラグに接続する抵抗変化素子と、前記抵抗変化素子に接続する上部プラグと、前記上部プラグに接続する第１上層金属配線が、下方よりこの順に形成されており、
前記回路領域内には、第２下層金属配線と、前記第２下層金属配線に接続する第１ビアと、前記第１ビアに接続する中層金属配線と、前記中層金属配線に接続する第２ビアと、前記第２ビアに接続する第２上層金属配線が、下方よりこの順に形成されており、
前記第１下層金属配線と前記第２下層金属配線とは同層に形成された金属配線であり、
前記第１上層金属配線と前記第２上層金属配線とは同層に形成された金属配線であり、
前記抵抗変化素子および前記中層金属配線の上面同士および下面同士のうち、少なくともいずれか一方同士が前記基板表面に対して異なる高さの位置にある、不揮発性記憶装置。

【請求項2】

基板上に形成された記憶領域とその周辺の回路領域とを含む不揮発性記憶装置であって、
前記記憶領域内には、第１下層金属配線と、前記第１下層金属配線に接続する下部プラグと、前記下部プラグに接続する抵抗変化素子と、前記抵抗変化素子に電気的に接続する第１上層金属配線が、下方よりこの順に形成されており、
前記回路領域内には、第２下層金属配線と、前記第２下層金属配線に接続する第１ビアと、前記第１ビアに接続する中層金属配線と、前記中層金属配線に接続する第２ビアと、前記第２ビアに接続する第２上層金属配線が、下方よりこの順に形成されており、
前記第１下層金属配線と前記第２下層金属配線とは同層に形成された金属配線であり、
前記第１上層金属配線と前記第２上層金属配線とは同層に形成された金属配線であり、
前記抵抗変化素子および前記中層金属配線の上面同士および下面同士のうち、少なくともいずれか一方同士が前記基板表面に対して異なる高さの位置にあり、
前記抵抗変化素子と前記中層金属配線とは同一層間絶縁膜中に形成されており、
前記抵抗変化素子の上面と前記中層金属配線の上面とは同一平面を成す、不揮発性記憶装置。

【請求項3】

前記抵抗変化素子と前記中層金属配線とは同一層間絶縁膜中に形成されており、
前記抵抗変化素子の上面と前記中層金属配線の上面とは同一平面にはない、請求項１に記載の不揮発性記憶装置。

【請求項4】

前記抵抗変化素子の上面は、前記基板表面に対して前記中層金属配線の上面よりも低い位置にある、請求項３に記載の不揮発性記憶装置。

【請求項5】

基板上に形成された記憶領域とその周辺の回路領域とを含む不揮発性記憶装置であって、
前記記憶領域内には、第１下層金属配線と、前記第１下層金属配線に接続する下部プラグと、前記下部プラグに接続する抵抗変化素子と、前記抵抗変化素子に電気的に接続する第１上層金属配線が、下方よりこの順に形成されており、
前記回路領域内には、第２下層金属配線と、前記第２下層金属配線に接続する第１ビアと、前記第１ビアに接続する中層金属配線と、前記中層金属配線に接続する第２ビアと、前記第２ビアに接続する第２上層金属配線が、下方よりこの順に形成されており、
前記第１下層金属配線と前記第２下層金属配線とは同層に形成された金属配線であり、
前記第１上層金属配線と前記第２上層金属配線とは同層に形成された金属配線であり、
前記抵抗変化素子および前記中層金属配線の上面同士および下面同士のうち、少なくともいずれか一方同士が前記基板表面に対して異なる高さの位置にあり、
前記抵抗変化素子の下面は、前記基板表面に対して前記中層金属配線の上面よりも高い位置にある、不揮発性記憶装置。

【請求項6】

前記抵抗変化素子の上面は、前記基板表面に対して前記中層金属配線の上面よりも高い位置にある、請求項１に記載の不揮発性記憶装置。

【請求項7】

基板上に形成された記憶領域とその周辺の回路領域とを含む不揮発性記憶装置の製造方法であって、
前記記憶領域内に、第１下層金属配線と、前記第１下層金属配線に接続する下部プラグと、前記下部プラグに接続する抵抗変化素子と、前記抵抗変化素子に接続する上部プラグと、前記上部プラグに接続する第１上層金属配線を、下方よりこの順に形成し、
前記回路領域内に、第２下層金属配線と、前記第２下層金属配線に接続する第１ビアと、前記第１ビアに接続する中層金属配線と、前記中層金属配線に接続する第２ビアと、前記第２ビアに接続する第２上層金属配線を、下方よりこの順に形成する工程を備え、
前記第１下層金属配線と前記第２下層金属配線とは同層に形成され、
前記第１上層金属配線と前記第２上層金属配線とは同層に形成され、
前記抵抗変化素子の上面と前記中層金属配線の上面とが前記基板表面に対して高さが異なる位置にあるか、または、前記抵抗変化素子の下面と前記中層金属配線の下面とが前記基板表面に対して高さが異なる位置にあるか、または、前記抵抗変化素子の上面と前記中層金属配線の上面とが前記基板表面に対して高さが異なる位置にありかつ前記抵抗変化素子の下面と前記中層金属配線の下面とが前記基板表面に対して高さが異なる位置にある、不揮発性記憶装置の製造方法。

【請求項8】

基板上に形成された記憶領域とその周辺の回路領域とを含む不揮発性記憶装置の製造方法であって、
前記記憶領域内に、第１下層金属配線と、前記第１下層金属配線に接続する下部プラグと、前記下部プラグに接続する抵抗変化素子と、前記抵抗変化素子に電気的に接続する第１上層金属配線を、下方よりこの順に形成し、
前記回路領域内に、第２下層金属配線と、前記第２下層金属配線に接続する第１ビアと、前記第１ビアに接続する中層金属配線と、前記中層金属配線に接続する第２ビアと、前記第２ビアに接続する第２上層金属配線を、下方よりこの順に形成する工程を備え、
前記第１下層金属配線と前記第２下層金属配線とは同層に形成され、
前記第１上層金属配線と前記第２上層金属配線とは同層に形成され、
前記抵抗変化素子の上面と前記中層金属配線の上面とが前記基板表面に対して高さが異なる位置にあるか、または、前記抵抗変化素子の下面と前記中層金属配線の下面とが前記基板表面に対して高さが異なる位置にあるか、または、前記抵抗変化素子の上面と前記中層金属配線の上面とが前記基板表面に対して高さが異なる位置にありかつ前記抵抗変化素子の下面と前記中層金属配線の下面とが前記基板表面に対して高さが異なる位置にあり、
前記不揮発性記憶装置の製造方法は、
前記基板上に第１層間絶縁層を形成する工程と、
前記第１層間絶縁層における前記記憶領域内に第１下層金属配線を形成すると同時に、前記第１層間絶縁層における前記回路領域内に第２下層金属配線を形成する工程と、
前記第１下層金属配線および前記第２下層金属配線を含む前記第１層間絶縁層上に第２層間絶縁層を形成する工程と、
前記第２層間絶縁層における前記記憶領域内に前記第１下層金属配線と接続する下部プラグを形成する工程と、
前記下部プラグを含む前記第２層間絶縁層上における前記記憶領域内に前記下部プラグと接続する抵抗変化素子を形成する工程と、
前記抵抗変化素子を含む前記第２層間絶縁層上に第３層間絶縁層を形成する工程と、
前記第２層間絶縁層および前記第３層間絶縁層における前記回路領域内に前記第２下層金属配線に接続する第１ビアと前記第１ビアに接続する中層金属配線を形成する工程と、
前記抵抗変化素子および前記中層金属配線を含む前記第３層間絶縁層上に第４層間絶縁層を形成する工程と、
前記第４層間絶縁層における前記記憶領域内に前記抵抗変化素子に接続する上部プラグと前記上部プラグに接続する第１上層金属配線を形成すると同時に、前記第４層間絶縁層における前記回路領域内に前記中層金属配線に接続する第２ビアと前記第２ビアに接続する第２上層金属配線を形成する工程とを備え、
前記抵抗変化素子の上面と前記中層金属配線の上面とは同一平面内にあり、
前記抵抗変化素子の厚さは前記中層金属配線の厚さとは異なる、不揮発性記憶装置の製造方法。

【請求項9】

前記不揮発性記憶装置の製造方法は、
前記基板上に第１層間絶縁層を形成する工程と、
前記第１層間絶縁層における前記記憶領域内に第１下層金属配線を形成すると同時に、前記第１層間絶縁層における前記回路領域内に第２下層金属配線を形成する工程と、
前記第１下層金属配線および前記第２下層金属配線を含む前記第１層間絶縁層上に第２層間絶縁層を形成する工程と、
前記第２層間絶縁層における前記記憶領域内に前記第１下層金属配線と接続する下部プラグを形成する工程と、
前記下部プラグを含む前記第２層間絶縁層上における前記記憶領域内に前記下部プラグと接続する抵抗変化素子を形成する工程と、
前記抵抗変化素子を含む前記第２層間絶縁層上に第３層間絶縁層を形成する工程と、
前記第２層間絶縁層および前記第３層間絶縁層における前記回路領域内に前記第２下層金属配線に接続する第１ビアと前記第１ビアに接続する中層金属配線を形成する工程と、
前記抵抗変化素子および前記中層金属配線を含む前記第３層間絶縁層上に第４層間絶縁層を形成する工程と、
前記第３層間絶縁層および前記第４層間絶縁層における前記記憶領域内に前記抵抗変化素子に接続する上部プラグと前記上部プラグに接続する第１上層金属配線を形成すると同時に、前記第４層間絶縁層における前記回路領域内に前記中層金属配線に接続する第２ビアと前記第２ビアに接続する第２上層金属配線を形成する工程とを備え、
前記抵抗変化素子の上面は、前記基板表面に対して前記中層金属配線の上面よりも低い位置にある、請求項７に記載の不揮発性記憶装置の製造方法。

【請求項10】

基板上に形成された記憶領域とその周辺の回路領域とを含む不揮発性記憶装置の製造方法であって、
前記記憶領域内に、第１下層金属配線と、前記第１下層金属配線に接続する下部プラグと、前記下部プラグに接続する抵抗変化素子と、前記抵抗変化素子に電気的に接続する第１上層金属配線を、下方よりこの順に形成し、
前記回路領域内に、第２下層金属配線と、前記第２下層金属配線に接続する第１ビアと、前記第１ビアに接続する中層金属配線と、前記中層金属配線に接続する第２ビアと、前記第２ビアに接続する第２上層金属配線を、下方よりこの順に形成する工程を備え、
前記第１下層金属配線と前記第２下層金属配線とは同層に形成され、
前記第１上層金属配線と前記第２上層金属配線とは同層に形成され、
前記抵抗変化素子の上面と前記中層金属配線の上面とが前記基板表面に対して高さが異なる位置にあるか、または、前記抵抗変化素子の下面と前記中層金属配線の下面とが前記基板表面に対して高さが異なる位置にあるか、または、前記抵抗変化素子の上面と前記中層金属配線の上面とが前記基板表面に対して高さが異なる位置にありかつ前記抵抗変化素子の下面と前記中層金属配線の下面とが前記基板表面に対して高さが異なる位置にあり、
前記不揮発性記憶装置の製造方法は、
前記基板上に第１層間絶縁層を形成する工程と、
前記第１層間絶縁層における前記記憶領域内に第１下層金属配線を形成すると同時に、前記第１層間絶縁層における前記回路領域内に第２下層金属配線を形成する工程と、
前記第１下層金属配線および前記第２下層金属配線を含む前記第１層間絶縁層上に第２層間絶縁層を形成する工程と、
前記第２層間絶縁層における前記回路領域内に前記第２下層金属配線と接続する第１ビアと前記第１ビアに接続する中層金属配線を形成する工程と、
前記第１ビアおよび前記中層金属配線を含む前記第２層間絶縁層上に第３層間絶縁層を形成する工程と、
前記第２層間絶縁層および前記第３層間絶縁層における前記記憶領域内に前記第１下層金属配線に接続する下部プラグを形成する工程と、
前記下部プラグを含む前記第２層間絶縁層上における前記記憶領域内に前記下部プラグと接続する抵抗変化素子を形成する工程と、
前記抵抗変化素子を含む前記第３層間絶縁層上に第４層間絶縁層を形成する工程と、
前記第４層間絶縁層における前記記憶領域内に前記抵抗変化素子に接続する第１上層金属配線を形成すると同時に、前記第３層間絶縁層および前記第４層間絶縁層における前記回路領域内に前記中層金属配線に接続する第２ビアと前記第２ビアに接続する第２上層金属配線を形成する工程とを備え、
前記抵抗変化素子の下面は、前記基板表面に対して前記中層金属配線の上面よりも高い位置にある、不揮発性記憶装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、不揮発性記憶装置およびその製造方法に関する。より詳しくは、電気的パルスの印加によって抵抗値が可逆的に変化する材料を用いてデータを記憶する不揮発性記憶装置およびその製造方法に関する。

【背景技術】

【0002】

近年、モバイル、クラウド、ＩｏＴやビッグデータ、そして人工知能技術の進歩により、大量のデータが次々と生成されるようになってきた。これらの大量のデータを記憶するために、メモリ技術はこれまで以上の進化が求められている。このようなデジタル技術の進展に伴って、使用される半導体素子の微細化および高速化が急速に進んでいる。

【0003】

その中でもフラッシュメモリに代表される大容量の不揮発性メモリの用途が急速に拡大しているが、近年、このフラッシュメモリに置き換わる次世代の新型不揮発性メモリとして、いわゆる抵抗変化素子を用いた抵抗変化型の不揮発性記憶装置の研究開発が進んでいる。ここで、抵抗変化素子とは、電気的信号によって抵抗値が可逆的に変化する性質を有し、この抵抗値に対応した情報を不揮発的に記憶することが可能な素子である。

【0004】

特許文献１には、抵抗変化層が、厚み方向において、ＴａＯ_ｘ（但し、０＜ｘ＜２．５）で表される組成を有する第１酸素不足型のタンタル酸化物を含む第１領域と、ＴａＯ_ｙ（但し、ｘ＜ｙ＜２．５）で表される組成を有する第２酸素不足型のタンタル酸化物を含む第２領域とを有している不揮発性記憶素子が開示されている。

【0005】

また、特許文献２には、金属配線層間に抵抗変化素子を備える不揮発性記憶装置において、抵抗変化素子の側面を側壁保護層で被覆することにより、抵抗変化素子を形成した後の層間絶縁層の堆積工程や熱処理工程等による抵抗変化素子の側面部分の酸化を防止でき、かつ抵抗変化素子と上層金属配線との意図しないリークパス形成を防止できる不揮発性記憶装置が開示されている。

【0006】

図７は、特許文献２に記載の従来の不揮発性記憶装置４００の概略構成の一例を示す断面図である。図７に開示された不揮発性記憶装置４００は、基板１０上に配置された記憶領域６０および回路領域７０の第１層間絶縁層１１、第２層間絶縁層１２、第３層間絶縁層１３中に、以下に述べる構成要素を形成して構成されている。

【0007】

記憶領域６０には、抵抗変化素子４０が形成されており、抵抗変化素子４０は、第１下層金属配線２０と第１上層金属配線２３との間に形成され、下部電極４１、抵抗変化層４２および上部電極４３とから構成される。また、抵抗変化素子４０の側面には側壁保護層５０が形成されている。また、抵抗変化素子４０の下部電極４１は下部プラグ３０を介して第１下層金属配線２０に接続し、上部電極４３は第１上層金属配線２３に直接接続している。

【0008】

一方、回路領域７０には、第２下層金属配線２１と、第１ビア３１を介して第２下層金属配線２１に接続する第２上層金属配線２４とが形成されている。

【先行技術文献】

【特許文献】

【0009】

【文献】国際公開第２００８／１４９４８４号

【文献】国際公開第２０１２／０７３５０３号

【発明の概要】

【発明が解決しようとする課題】

【0010】

一方、近年のＬＳＩの微細化に伴い、金属配線の厚みや配線層間の絶縁膜の厚みを薄くすることが必要になってきており、下層金属配線と上層金属配線との配線層間の絶縁膜の厚みを従来の抵抗変化素子の厚みに下部プラグの厚みを加えた厚みよりも薄くする必要性が出てきている。

【0011】

しかしながら、微細化への対応として抵抗変化素子や下部プラグの厚みを薄くすると、不揮発性記憶装置としての動作特性に大きな影響を与えてしまう。

【0012】

本開示は、上記の課題に鑑みてなされたものであり、不揮発性記憶装置としての動作特性に影響を与えずに、微細ＬＳＩの金属配線層間に抵抗変化素子を備えた不揮発性記憶装置およびその製造方法を提供する。

【課題を解決するための手段】

【0013】

本開示の不揮発性記憶装置の一態様は、基板上に形成された記憶領域とその周辺の回路領域とを含む不揮発性記憶装置であって、前記記憶領域内には、第１下層金属配線と、前記第１下層金属配線に接続する下部プラグと、前記下部プラグに接続する抵抗変化素子と、前記抵抗変化素子に接続する上部プラグと、前記上部プラグに接続する第１上層金属配線が、下方よりこの順に形成されており、前記回路領域内には、第２下層金属配線と、前記第２下層金属配線に接続する第１ビアと、前記第１ビアに接続する中層金属配線と、前記中層金属配線に接続する第２ビアと、前記第２ビアに接続する第２上層金属配線が、下方よりこの順に形成されており、前記第１下層金属配線と前記第２下層金属配線とは同層に形成された金属配線であり、前記第１上層金属配線と前記第２上層金属配線とは同層に形成された金属配線であり、前記抵抗変化素子および前記中層金属配線の上面同士および下面同士のうち、少なくともいずれか一方同士が前記基板表面に対して異なる高さの位置にある。

【0014】

また、本開示の不揮発性記憶装置の製造方法の一態様は、基板上に形成された記憶領域とその周辺の回路領域とを含む不揮発性記憶装置の製造方法であって、前記記憶領域内に、第１下層金属配線と、前記第１下層金属配線に接続する下部プラグと、前記下部プラグに接続する抵抗変化素子と、前記抵抗変化素子に接続する上部プラグと、前記上部プラグに接続する第１上層金属配線を、下方よりこの順に形成し、前記回路領域内に、第２下層金属配線と、前記第２下層金属配線に接続する第１ビアと、前記第１ビアに接続する中層金属配線と、前記中層金属配線に接続する第２ビアと、前記第２ビアに接続する第２上層金属配線を、下方よりこの順に形成する工程を備え、前記第１下層金属配線と前記第２下層金属配線とは同層に形成され、前記第１上層金属配線と前記第２上層金属配線とは同層に形成され、前記抵抗変化素子の上面と前記中層金属配線の上面とが前記基板表面に対して高さが異なる位置にあるか、または、前記抵抗変化素子の下面と前記中層金属配線の下面とが前記基板表面に対して高さが異なる位置にあるか、または、前記抵抗変化素子の上面と前記中層金属配線の上面とが前記基板表面に対して高さが異なる位置にありかつ前記抵抗変化素子の下面と前記中層金属配線の下面とが前記基板表面に対して高さが異なる位置にある。

【発明の効果】

【0015】

本開示によれば、不揮発性記憶装置としての動作特性に影響を与えずに、微細ＬＳＩの金属配線層間に抵抗変化素子を備えた不揮発性記憶装置およびその製造方法を実現することができる。

【図面の簡単な説明】

【0016】

【図1】図１は、第１の実施形態に係る不揮発性記憶装置の概略構成の一例を示す断面図である。

【図2A】図２Ａは、第１の実施形態の実施例に係る不揮発性記憶装置の製造方法を示す断面図である。

【図2B】図２Ｂは、第１の実施形態の実施例に係る不揮発性記憶装置の製造方法を示す断面図である。

【図2C】図２Ｃは、第１の実施形態の実施例に係る不揮発性記憶装置の製造方法を示す断面図である。

【図2D】図２Ｄは、第１の実施形態の実施例に係る不揮発性記憶装置の製造方法を示す断面図である。

【図2E】図２Ｅは、第１の実施形態の実施例に係る不揮発性記憶装置の製造方法を示す断面図である。

【図2F】図２Ｆは、第１の実施形態の実施例に係る不揮発性記憶装置の製造方法を示す断面図である。

【図2G】図２Ｇは、第１の実施形態の実施例に係る不揮発性記憶装置の製造方法を示す断面図である。

【図2H】図２Ｈは、第１の実施形態の実施例に係る不揮発性記憶装置の製造方法を示す断面図である。

【図2I】図２Ｉは、第１の実施形態の実施例に係る不揮発性記憶装置の製造方法を示す断面図である。

【図2J】図２Ｊは、第１の実施形態の実施例に係る不揮発性記憶装置の製造方法を示す断面図である。

【図2K】図２Ｋは、第１の実施形態の実施例に係る不揮発性記憶装置の製造方法を示す断面図である。

【図2L】図２Ｌは、第１の実施形態の実施例に係る不揮発性記憶装置の製造方法を示す断面図である。

【図3】図３は、第２の実施形態に係る不揮発性記憶装置の概略構成の一例を示す断面図である。

【図4A】図４Ａは、第２の実施形態の実施例に係る不揮発性記憶装置の製造方法を示す断面図である。

【図4B】図４Ｂは、第２の実施形態の実施例に係る不揮発性記憶装置の製造方法を示す断面図である。

【図4C】図４Ｃは、第２の実施形態の実施例に係る不揮発性記憶装置の製造方法を示す断面図である。

【図4D】図４Ｄは、第２の実施形態の実施例に係る不揮発性記憶装置の製造方法を示す断面図である。

【図4E】図４Ｅは、第２の実施形態の実施例に係る不揮発性記憶装置の製造方法を示す断面図である。

【図4F】図４Ｆは、第２の実施形態の実施例に係る不揮発性記憶装置の製造方法を示す断面図である。

【図5】図５は、第３の実施形態に係る不揮発性記憶装置の概略構成の一例を示す断面図である。

【図6A】図６Ａは、第３の実施形態の実施例に係る不揮発性記憶装置の製造方法を示す断面図である。

【図6B】図６Ｂは、第３の実施形態の実施例に係る不揮発性記憶装置の製造方法を示す断面図である。

【図6C】図６Ｃは、第３の実施形態の実施例に係る不揮発性記憶装置の製造方法を示す断面図である。

【図6D】図６Ｄは、第３の実施形態の実施例に係る不揮発性記憶装置の製造方法を示す断面図である。

【図6E】図６Ｅは、第３の実施形態の実施例に係る不揮発性記憶装置の製造方法を示す断面図である。

【図6F】図６Ｆは、第３の実施形態の実施例に係る不揮発性記憶装置の製造方法を示す断面図である。

【図6G】図６Ｇは、第３の実施形態の実施例に係る不揮発性記憶装置の製造方法を示す断面図である。

【図6H】図６Ｈは、第３の実施形態の実施例に係る不揮発性記憶装置の製造方法を示す断面図である。

【図7】図７は、従来の不揮発性記憶装置の概略構成の一例を示す断面図である。

【発明を実施するための形態】

【0017】

本開示の実施形態のさらなる利益および／または利点は、明細書および図面から明らかにされる。ここで、利益および／または利点は、明細書および図面が開示する様々な実施形態および特徴によって個別に提供されてもよく、一または複数の利益および／または利点を得るためにすべてを備える必要はない。

【0018】

また、本開示の実施形態において示される「酸素不足度」とは、それぞれの金属酸化物において、その化学量論的な組成（複数の化学量論的組成が存在する場合は、そのなかで最も抵抗値が高い化学量論的組成）を有する酸化物を構成する酸素の量に対し、不足している酸素の割合をいう。換言すれば、化学量論的組成の金属酸化物は、他の組成の金属酸化物と比べてより安定であり、かつ、より高い抵抗値を有している。

【0019】

例えば、金属がタンタル（Ｔａ）の場合、上述の定義による化学量論的な酸化物の組成はＴａ_２Ｏ_５であるので、ＴａＯ_２．５と表現できる。ＴａＯ_２．５の酸素不足度は０％である。

【0020】

一例として、ＴａＯ_１．５の組成の酸素不足型のタンタル酸化物の酸素不足度は、酸素不足度＝（２．５－１．５）／２．５＝４０％となる。また、酸素過剰型の金属酸化物は、酸素不足度が負の値となる。なお、本明細書中では、特に断りのない限り、酸素不足度は正の値と０と負の値とのいずれをも含むものとして説明する。

【0021】

以上より、酸素不足度の小さい酸化物は、化学量論的組成の酸化物により近いため抵抗値が高く、酸素不足度の大きい酸化物は酸化物を構成する金属により近いため抵抗値が低いことになる。つまり、酸素不足型とすることで金属酸化物は導電性を有するようになる。

【0022】

また、本開示の実施形態において示される「酸素含有率」は、金属酸化物を構成する総原子数に対する含有酸素原子数の比率で示される。例えば、Ｔａ_２Ｏ_５の酸素含有率は、総原子数に占める酸素原子数の比率（Ｏ／（Ｔａ＋Ｏ））であり、７１．４ａｔｍ％となる。従って、酸素不足型のタンタル酸化物は、酸素含有率は０より大きく、７１．４ａｔｍ％より小さいことになる。

【0023】

また、第１金属酸化物を構成する金属と、第２金属酸化物を構成する金属とが同種である場合、酸素含有率は酸素不足度と対応関係にある。すなわち、第２金属酸化物の酸素含有率が第１金属酸化物の酸素含有率よりも大きいとき、第２金属酸化物の酸素不足度は第１金属酸化物の酸素不足度より小さい。

【0024】

この場合、酸素不足度の大小関係を酸素含有率で言い換えることができる。例えば、第１金属酸化物の酸素不足度が第２金属酸化物の酸素不足度より大きい場合、第１金属酸化物の酸素含有率は第２金属酸化物の酸素含有率より小さいことになる。

【0025】

また、本開示の実施形態において示される「絶縁体」は、一般的な定義に従う。すなわち、抵抗率が１０^８Ωｃｍ以上の材料で構成されるものを示す（非特許文献：「集積回路のための半導体工学」工業調査会（１９９２年）宇佐美晶、兼房慎二、前川隆雄、友景肇、井上森男）。これに対し、「導電体」は、抵抗率が１０^８Ωｃｍ未満の材料で構成されるものを示す。

【0026】

また、抵抗変化素子に対する初期ブレイクダウン動作の実行前において、第１金属酸化物と第２金属酸化物の抵抗率は、４桁から６桁以上異なっている。また、初期ブレイクダウン動作の実行後の抵抗変化素子の抵抗率は、例えば１０^４Ωｃｍ程度である。

【0027】

また、「標準電極電位（ｓｔａｎｄａｒｄ ｅｌｅｃｔｒｏｄｅ ｐｏｔｅｎｔｉａｌ）」は、一般的に酸化しやすさの一つの指標であり、この値が大きければ酸化されにくく、小さければ酸化されやすいことを意味する。

【0028】

なお、電極と酸素不足度の小さい低酸素不足度層（第２抵抗変化層）との標準電極電位の差が大きいほど、酸化還元反応が起こりやすくなり、抵抗変化が起こりやすくなる。また、標準電極電位の差が小さくなるにつれて、酸化還元反応が起こりにくくなり、抵抗変化が起こりにくくなることから、酸化のされやすさが抵抗変化現象のメカニズムに大きな役割を果たしているのではないかと推測される。

【0029】

（本開示の態様）
本発明者らは、「背景技術」の欄において記載した、不揮発性記憶装置に関し、以下の問題が生じることを見出した。

【0030】

前述したように、不揮発性記憶装置において、下層金属配線と上層金属配線との配線層間の絶縁膜の厚みを従来の抵抗変化素子の厚みに下部プラグの厚みとを加えた厚みよりも薄くする必要性が出てきている。この要求に対応するためには、例えば図７に示す従来の不揮発性記憶装置４００の場合、抵抗変化素子自体の厚みや下部プラグの厚みを薄くする必要がある。

【0031】

しかしながら、抵抗変化素子を構成する下部電極や抵抗変化層および上部電極の厚みを薄くすることは、抵抗変化素子のデバイス特性に大きな影響を与えるという課題が発生する。

【0032】

また、下部プラグを省略して下層金属配線上に抵抗変化素子を直接形成する場合を想定すると、抵抗変化素子をパターニングする際のドライエッチング工程等において、下層金属配線が腐食する等のプロセスダメージを与えてしまうという課題が発生する。

【0033】

さらに、微細ＬＳＩの量産プロセスに用いられている金属配線の厚みや配線層間の絶縁膜の厚みを変更することは、配線抵抗や配線容量等のパラメータを変化させてしまうため、ＬＳＩの回路動作そのものに大きな影響を与えるという課題がある。

【0034】

このような課題の少なくとも１つを解決するために、本開示の一態様に係る不揮発性記憶装置およびその製造方法は、以下のような特徴を備える。

【0035】

本開示の不揮発性記憶装置の一態様は、基板上に形成された記憶領域とその周辺の回路領域とを含む不揮発性記憶装置であって、前記記憶領域内には、第１下層金属配線と、前記第１下層金属配線に接続する下部プラグと、前記下部プラグに接続する抵抗変化素子と、前記抵抗変化素子に電気的に接続する第１上層金属配線が、下方よりこの順に形成されており、前記回路領域内には、第２下層金属配線と、前記第２下層金属配線に接続する第１ビアと、前記第１ビアに接続する中層金属配線と、前記中層金属配線に接続する第２ビアと、前記第２ビアに接続する第２上層金属配線が、下方よりこの順に形成されており、前記第１下層金属配線と前記第２下層金属配線とは同層に形成された金属配線であり、前記第１上層金属配線と前記第２上層金属配線とは同層に形成された金属配線であり、前記抵抗変化素子および前記中層金属配線の上面同士および下面同士のうち、少なくともいずれか一方同士が前記基板表面に対して異なる高さの位置にある。

【0036】

また、本開示の不揮発性記憶装置の一態様において、前記抵抗変化素子と前記中層金属配線とは同一層間絶縁膜中に形成されており、前記抵抗変化素子の上面と前記中層金属配線の上面とは同一平面を成していてもよい。

【0037】

また、本開示の不揮発性記憶装置の一態様において、前記抵抗変化素子と前記中層金属配線とは同一層間絶縁膜中に形成されており、前記抵抗変化素子の上面と前記中層金属配線の上面とは同一平面にはなくてもよい。

【0038】

また、本開示の不揮発性記憶装置の一態様において、前記抵抗変化素子の上面は、前記基板表面に対して前記中層金属配線の上面よりも低い位置にあってもよい。

【0039】

また、本開示の不揮発性記憶装置の一態様において、前記抵抗変化素子の下面は、前記基板表面に対して前記中層金属配線の上面よりも高い位置にあってもよい。

【0040】

また、本開示の不揮発性記憶装置の一態様において、前記抵抗変化素子の上面は、前記基板表面に対して前記中層金属配線の上面よりも高い位置にあってもよい。

【0041】

また、本開示の不揮発性記憶装置の一態様において、前記抵抗変化素子の上面は、前記第１上層金属配線と直接接していてもよい。

【0042】

また、本開示の不揮発性記憶装置の製造方法の一態様は、基板上に形成された記憶領域とその周辺の回路領域とを含む不揮発性記憶装置の製造方法であって、前記記憶領域内に、第１下層金属配線と、前記第１下層金属配線に接続する下部プラグと、前記下部プラグに接続する抵抗変化素子と、前記抵抗変化素子に電気的に接続する第１上層金属配線を、下方よりこの順に形成し、前記回路領域内に、第２下層金属配線と、前記第２下層金属配線に接続する第１ビアと、前記第１ビアに接続する中層金属配線と、前記中層金属配線に接続する第２ビアと、前記第２ビアに接続する第２上層金属配線を、下方よりこの順に形成する工程を備え、前記第１下層金属配線と前記第２下層金属配線とは同層に形成され、前記第１上層金属配線と前記第２上層金属配線とは同層に形成され、前記抵抗変化素子の上面と前記中層金属配線の上面とが前記基板表面に対して高さが異なる位置にあるか、または、前記抵抗変化素子の下面と前記中層金属配線の下面とが前記基板表面に対して高さが異なる位置にあるか、または、前記抵抗変化素子の上面と前記中層金属配線の上面とが前記基板表面に対して高さが異なる位置にありかつ前記抵抗変化素子の下面と前記中層金属配線の下面とが前記基板表面に対して高さが異なる位置にある。

【0043】

また、本開示の不揮発性記憶装置の製造方法の一態様は、前記基板上に第１層間絶縁層を形成する工程と、前記第１層間絶縁層における前記記憶領域内に第１下層金属配線を形成すると同時に、前記第１層間絶縁層における前記回路領域内に第２下層金属配線を形成する工程と、前記第１下層金属配線および前記第２下層金属配線を含む前記第１層間絶縁層上に第２層間絶縁層を形成する工程と、前記第２層間絶縁層における前記記憶領域内に前記第１下層金属配線と接続する下部プラグを形成する工程と、前記下部プラグを含む前記第２層間絶縁層上における前記記憶領域内に前記下部プラグと接続する抵抗変化素子を形成する工程と、前記抵抗変化素子を含む前記第２層間絶縁層上に第３層間絶縁層を形成する工程と、前記第２層間絶縁層および前記第３層間絶縁層における前記回路領域内に前記第２下層金属配線に接続する第１ビアと前記第１ビアに接続する中層金属配線を形成する工程と、前記抵抗変化素子および前記中層金属配線を含む前記第３層間絶縁層上に第４層間絶縁層を形成する工程と、前記第４層間絶縁層における前記記憶領域内に前記抵抗変化素子に接続する上部プラグと前記上部プラグに接続する第１上層金属配線を形成すると同時に、前記第４層間絶縁層における前記回路領域内に前記中層金属配線に接続する第２ビアと前記第２ビアに接続する第２上層金属配線を形成する工程とを備え、前記抵抗変化素子の上面と前記中層金属配線の上面とは同一平面内にあり、前記抵抗変化素子の厚さは前記中層金属配線の厚さとは異なっていてもよい。

【0044】

また、本開示の不揮発性記憶装置の製造方法の別の一態様は、前記基板上に第１層間絶縁層を形成する工程と、前記第１層間絶縁層における前記記憶領域内に第１下層金属配線を形成すると同時に、前記第１層間絶縁層における前記回路領域内に第２下層金属配線を形成する工程と、前記第１下層金属配線および前記第２下層金属配線を含む前記第１層間絶縁層上に第２層間絶縁層を形成する工程と、前記第２層間絶縁層における前記記憶領域内に前記第１下層金属配線と接続する下部プラグを形成する工程と、前記下部プラグを含む前記第２層間絶縁層上における前記記憶領域内に前記下部プラグと接続する抵抗変化素子を形成する工程と、前記抵抗変化素子を含む前記第２層間絶縁層上に第３層間絶縁層を形成する工程と、前記第２層間絶縁層および前記第３層間絶縁層における前記回路領域内に前記第２下層金属配線に接続する第１ビアと前記第１ビアに接続する中層金属配線を形成する工程と、前記抵抗変化素子および前記中層金属配線を含む前記第３層間絶縁層上に第４層間絶縁層を形成する工程と、前記第３層間絶縁層および前記第４層間絶縁層における前記記憶領域内に前記抵抗変化素子に接続する上部プラグと前記上部プラグに接続する第１上層金属配線を形成すると同時に、前記第４層間絶縁層における前記回路領域内に前記中層金属配線に接続する第２ビアと前記第２ビアに接続する第２上層金属配線を形成する工程とを備え、前記抵抗変化素子の上面は、前記基板表面に対して前記中層金属配線の上面よりも低い位置にあってもよい。

【0045】

また、本開示の不揮発性記憶装置の製造方法の別の一態様は、前記基板上に第１層間絶縁層を形成する工程と、前記第１層間絶縁層における前記記憶領域内に第１下層金属配線を形成すると同時に、前記第１層間絶縁層における前記回路領域内に第２下層金属配線を形成する工程と、前記第１下層金属配線および前記第２下層金属配線を含む前記第１層間絶縁層上に第２層間絶縁層を形成する工程と、前記第２層間絶縁層における前記回路領域内に前記第２下層金属配線と接続する第１ビアと前記第１ビアに接続する中層金属配線を形成する工程と、前記第１ビアおよび前記中層金属配線を含む前記第２層間絶縁層上に第３層間絶縁層を形成する工程と、前記第２層間絶縁層および前記第３層間絶縁層における前記記憶領域内に前記第１下層金属配線に接続する下部プラグを形成する工程と、前記下部プラグを含む前記第２層間絶縁層上における前記記憶領域内に前記下部プラグと接続する抵抗変化素子を形成する工程と、前記抵抗変化素子を含む前記第３層間絶縁層上に第４層間絶縁層を形成する工程と、前記第４層間絶縁層における前記記憶領域内に前記抵抗変化素子に接続する第１上層金属配線を形成すると同時に、前記第３層間絶縁層および前記第４層間絶縁層における前記回路領域内に前記中層金属配線に接続する第２ビアと前記第２ビアに接続する第２上層金属配線を形成する工程とを備え、前記抵抗変化素子の下面は、前記基板表面に対して前記中層金属配線の上面よりも高い位置にあってもよい。

【0046】

このような構成によれば、微細ＬＳＩの量産プロセスと親和性を有し、金属配線層間に抵抗変化素子を備える不揮発性記憶装置を実現でき、かつ抵抗変化素子の形成工程による金属配線へのプロセスダメージを抑制できる。

【0047】

以下、図面を参照しつつ、本開示の実施形態について説明する。

【0048】

以下で説明する実施形態は、いずれも本開示の一具体例を示すものである。そのため、以下の実施形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、ステップ、ステップの順序等は、あくまで一例であり、本開示を限定するものではない。

【0049】

また、図面において、同じ符号が付いたものは、説明を省略する場合がある。また、図面は理解しやすくするために、それぞれの構成要素を模式的に示したもので、形状及び寸法比等については正確な表示ではない場合がある。また、製造方法においては、必要に応じて、各工程の順序等を変更でき、かつ、他の公知の工程を追加できる。

【0050】

（第１の実施形態）
以下、図１を参照しつつ、第１の実施形態の不揮発性記憶装置について説明する。

【0051】

図１は、第１の実施形態に係る不揮発性記憶装置１００の概略構成の一例を示す断面図である。

【0052】

実用の不揮発性記憶装置では、記憶領域６０には多数の抵抗変化素子４０を備えるが、図面の簡略化のため、以降の図面では多数の抵抗変化素子４０のうち１個のみ示している。また、理解しやすいように、構成の一部を拡大して示している。同様に、記憶領域６０と隣接して回路領域７０に設けられる多数の配線およびビアの接続構造のうち１個のみ示す。

【0053】

図１に示すように、本実施形態に係る不揮発性記憶装置１００は、抵抗変化素子４０の上面が中層金属配線２２の上面と同じ高さに形成されていることを特徴とする。

【0054】

図１に示すように、不揮発性記憶装置１００は、記憶領域６０および回路領域７０から構成され、基板１０と、基板１０上に形成された第１層間絶縁層１１と、記憶領域６０の第１層間絶縁層１１中に形成された第１下層金属配線２０と、回路領域７０の第１層間絶縁層１１中に形成された第２下層金属配線２１と、第１下層金属配線２０および第２下層金属配線２１を含む第１層間絶縁層１１上に形成された第２層間絶縁層１２と、第２層間絶縁層１２中に形成され、第１下層金属配線２０に接続する下部プラグ３０と、第２層間絶縁層１２および下部プラグ３０上に下部プラグ３０に接続するように形成され、下部電極４１と抵抗変化層４２および上部電極４３とから構成された抵抗変化素子４０と、第２層間絶縁層１２上に抵抗変化素子４０の側面部分を覆うように形成された第３層間絶縁層１３と、第２層間絶縁層１２中に形成され、第２下層金属配線２１に接続する第１ビア３１と、第２層間絶縁層１２および第３層間絶縁層１３中に形成され、第１ビア３１に接続する中層金属配線２２と、抵抗変化素子４０の上部電極４３および中層金属配線２２を含む第３層間絶縁層１３上に形成された第４層間絶縁層１４と、第４層間絶縁層１４中に形成され、抵抗変化素子４０の上部電極４３に接続する上部プラグ３２と、上部プラグ３２に接続する第１上層金属配線２３と、第４層間絶縁層１４中に形成され、中層金属配線２２に接続する第２ビア３３と、第２ビア３３に接続する第２上層金属配線２４と、を備えている。ここで、抵抗変化素子４０の上面と中層金属配線２２の上面とは半導体基板表面を基準として同じ高さに形成されている。

【0055】

なお、基板１０には、抵抗変化素子４０に電気的に接続されたトランジスタ等の能動素子等が形成されていてもよい。また、記憶領域６０には、抵抗変化素子、抵抗変化素子と接続されるプラグ、配線等の他、１Ｔ１Ｒ型の記憶装置では選択トランジスタ等も含まれていても構わない。さらに、回路領域７０には、配線やビアの他、ビット線デコーダ、ワード線デコーダ、電源回路等が含まれていても構わない。

【0056】

第１下層金属配線２０および第２下層金属配線２１は、それらの表面（上面）が平坦で、第１層間絶縁層１１の表面と実質的に同一平面をなすように形成されている。

【0057】

抵抗変化素子４０は、例えば、電気的パルスの印加によって抵抗値が可逆的に変化する不揮発性記憶素子とすることができる。

【0058】

具体的に、抵抗変化素子４０は、例えば、ＲｅＲＡＭ（Ｒｅｓｉｓｔｉｖｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）であってもよい。また、抵抗変化素子４０は、その他、相変化記録を利用したＰＲＡＭ（Ｐｈａｓｅ－ｃｈａｎｇｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、磁気抵抗効果を利用したＭＲＡＭ（Ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、強誘電体を用いたＦｅＲＡＭ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）等でもよい。

【0059】

下部電極４１は、例えば、厚さ１０～３０ｎｍのタンタル窒化物で構成しても構わないが、他に、タングステン、ニッケル、タンタル、チタン、アルミニウム、窒化チタン等で構成されてもよい。

【0060】

抵抗変化層４２の金属酸化物は遷移金属酸化物を用いてもよい。この場合、遷移金属酸化物に含まれる遷移金属としてタンタルを採用した場合、下部電極４１には、タンタルと同等以下の標準電極電位を示す、抵抗変化が起こりにくい材料を用いてもよい。

【0061】

具体的には、下部電極４１に、タンタル、タンタル窒化物、チタン、チタン窒化物、およびチタン－アルミニウム窒化物からなる群より選ばれる少なくとも１つの材料を用いることができる。このような材料からなる構成では、安定なメモリ特性を実現できる。

【0062】

下部電極４１は、下部プラグ３０と物理的に接続していてもよいし、下部プラグ３０との間に導電体を介して接続されていてもよい。図１に示す例では、下部電極４１は、下部プラグ３０と物理的に接続している。

【0063】

抵抗変化層４２は、下部電極４１と上部電極４３との間に設けられ、下部電極４１と上部電極４３との間に与えられる電気的信号に基づいて、高抵抗状態と、当該高抵抗状態より抵抗値が低い低抵抗状態との間を可逆的に変化する。

【0064】

図１に示す例では、抵抗変化層４２は、下部電極４１と上部電極４３とに挟持されており、厚さ５ｎｍ以上５０ｎｍ以下の酸素不足型の酸化タンタルからなる層で構成されている。なお、抵抗変化層４２は、他にチタン酸化物、ニッケル酸化物、ハフニウム酸化物、ジルコニウム酸化物、ニオブ酸化物、タングステン酸化物や、アルミニウム酸化物等で構成されてもよい。

【0065】

また、抵抗変化層４２は、単層でもよいし酸素含有率が異なる複数の層から構成されていてもよい。複数の層で構成する場合は、第１金属酸化物で構成された第１抵抗変化層と、第１金属酸化物より酸素含有率が高い第２金属酸化物で構成された第２抵抗変化層とを含む、少なくとも２層を備えていてもよい。

【0066】

例えば、抵抗変化層４２は、第１抵抗変化層と第２抵抗変化層との２層からなる積層構造となっていてもよい。ここで、第１抵抗変化層は、酸素不足型の酸化タンタル（ＴａＯ_ｘ、０＜ｘ＜２．５）で構成されていてもよい。第２抵抗変化層は、第１抵抗変化層より酸素不足度の小さい酸化タンタル（ＴａＯ_ｙ、ｘ＜ｙ）で構成されていてもよい。

【0067】

上記の例では、第１金属酸化物を構成する第１金属および第２金属酸化物を構成する第２金属が、いずれもタンタルである場合を説明したが、これに限るものではなく、その他の金属によって第１金属酸化物および第２金属酸化物を構成してもよい。また、異なる金属の金属酸化物で、第１金属酸化物および第２金属酸化物を構成してもよい。

【0068】

また、抵抗変化層４２を構成する第１金属酸化物および第２金属酸化物は、それぞれ、遷移金属酸化物およびアルミニウム酸化物からなる群より選ばれる少なくともいずれか１つを含んでもよい。例えば、抵抗変化層４２を構成する第１金属酸化物および第２金属酸化物は、それぞれ、タンタル酸化物、ハフニウム酸化物、およびジルコニウム酸化物からなる群より選ばれる少なくともいずれか１つを含んでいてもよい。

【0069】

第１金属および第２金属としては、タンタル以外にも、例えば、チタン（Ｔｉ）、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、ニオブ（Ｎｂ）、およびタングステン（Ｗ）からなる群より選ばれる少なくとも１つの遷移金属を用いても構わない。遷移金属は複数の酸化状態をとることができるため、異なる抵抗状態を酸化還元反応により実現することが可能である。さらに、第１金属および第２金属として、アルミニウム（Ａｌ）を用いてもよい。

【0070】

例えば、ハフニウム酸化物を用いる場合は、第１抵抗変化層を構成する第１金属酸化物の組成をＨｆＯ_ｘとし、第２抵抗変化層を構成する第２金属酸化物の組成をＨｆＯ_ｙとし、ｘ＜ｙの関係を充足しても構わない。さらに、ｘ、ｙが０．９≦ｘ≦１．６で、かつ、１．８＜ｙ＜２．０を充足しても構わない。

【0071】

この場合において、ハフニウム酸化物を用いた高酸素不足度層（第１抵抗変化層）は、例えば、Ｈｆターゲットを用い、アルゴンガスおよび酸素ガス中でスパッタリングする反応性スパッタリング法で生成できる。高酸素不足度層の酸素含有率は、上述したタンタル酸化物の場合と同様、反応性スパッタ中のアルゴンガスに対する酸素ガスの流量比を変えることにより容易に調整することができる。なお、基板を加熱することは必須ではなく、基板温度は室温としてもよい。

【0072】

ハフニウム酸化物を用いた低酸素不足度層（第２抵抗変化層）は、例えば、高酸素不足度層の表面を、アルゴンガスと酸素ガスとの混合ガスのプラズマに暴露することにより形成できる。低酸素不足度層の厚みは、アルゴンガスと酸素ガスとの混合ガスのプラズマへの暴露時間により容易に調整することができる。第２抵抗変化層の厚みは、３～４ｎｍとしてもよい。

【0073】

ジルコニウム酸化物を用いる場合は、第１抵抗変化層を構成する第１金属酸化物の組成をＺｒＯ_ｘとし、第２抵抗変化層を構成する第２金属酸化物の組成をＺｒＯ_ｙとすると、ｘ＜ｙの関係を充足しても構わない。さらに、ｘ、ｙが０．９≦ｘ≦１．４で、１．９＜ｙ＜２．０を充足しても構わない。

【0074】

この場合において、ジルコニウム酸化物を用いた高酸素不足度層（第１抵抗変化層）は、例えば、Ｚｒターゲットを用い、アルゴンガスおよび酸素ガス中でスパッタリングする反応性スパッタリング法で生成できる。高酸素不足度層の酸素含有率は、上述したタンタル酸化物の場合と同様、反応性スパッタ中のアルゴンガスに対する酸素ガスの流量比を変えることにより容易に調整することができる。なお、基板温度は特に加熱することなく室温とすることができる。

【0075】

ジルコニウム酸化物を用いた低酸素不足度層（第２抵抗変化層）は、例えば、高酸素不足度層の表層部を、アルゴンガスと酸素ガスとの混合ガスのプラズマに暴露することにより形成できる。低酸素不足度層の厚みは、アルゴンガスと酸素ガスとの混合ガスのプラズマへの暴露時間により容易に調整することができる。第２抵抗変化層の厚みは、１～５ｎｍとしてもよい。

【0076】

なお、上述したハフニウム酸化物層およびジルコニウム酸化物層は、スパッタリング法に変えて、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法やＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いても形成できる。

【0077】

第２金属酸化物は、第１金属酸化物よりも酸素不足度が小さい（抵抗値が高い）材料を選択してもよい。このような構成とすることにより、下部電極と上部電極との間に印加された電圧は、第２抵抗変化層により多く分配されることになる。また、上部電極と第２抵抗変化層との界面近傍では、反応に寄与できる酸素も豊富に存在する。よって、上部電極と第２抵抗変化層との界面で、選択的に酸化還元反応が起こり、安定に抵抗変化を実現することができる。その結果、第２抵抗変化層中で酸化還元反応をより起こしやすくすることができる。

【0078】

また、第１金属酸化物を構成する第１金属と、第２金属酸化物を構成する第２金属とは、異なる金属が用いられてもよい。酸素不足型の金属酸化物を含む抵抗変化層における抵抗変化現象は酸素の移動によって発現するため、母体金属の種類が異なっても、少なくとも酸素の移動が可能であればよい。そのため、第１抵抗変化層を構成する第１金属と、第２抵抗変化層を構成する第２金属とは、異なる金属を用いた場合であっても、同様の効果を奏すると考えられる。

【0079】

第１金属と第２金属とで異なる金属を用いる場合、第２金属の標準電極電位は第１金属の標準電極電位より低くてもよい。抵抗変化現象は、抵抗が高い第２抵抗変化層を構成する第２金属酸化物中に形成された微小なフィラメント（導電パス）中で酸化還元反応が起こって、その抵抗値が変化し、発生すると考えられるからである。

【0080】

例えば、第１抵抗変化層に酸素不足型のタンタル酸化物を用い、第２抵抗変化層にチタン酸化物（ＴｉＯ_２）を用いることにより、安定した抵抗変化動作が得られる。チタン（標準電極電位＝－１．６３ｅＶ）はタンタル（標準電極電位＝－０．６ｅＶ）より標準電極電位が低い材料である。

【0081】

標準電極電位はその値が高いほど酸化しにくい特性を示すため、第２抵抗変化層に第１抵抗変化層より標準電極電位が低い金属の酸化物を配置することにより、酸化しやすい第２抵抗変化層中でより酸化還元反応が発生しやすくなる。

【0082】

その他の組み合わせとして、例えば、第１抵抗変化層に、酸素不足型のタンタル酸化物（ＴａＯ_ｘ）を用い、第２抵抗変化層にアルミニウム酸化物（Ａｌ_２Ｏ_３）を用いてもよい。

【0083】

高酸素不足度層および低酸素不足度層には、抵抗変化を発現する主たる抵抗変化層としてタンタル、ハフニウム、ジルコニウム等の酸化物層、あるいはアルミニウムの酸化物層が含まれていればよく、これ以外に例えば微量の他元素が含まれていても構わない。

【0084】

抵抗値の微調整等で、他元素を少量、意図的に含めることも可能であり、このような場合も本開示の範囲に含まれるものである。例えば、抵抗変化層に窒素を添加すれば、抵抗変化層の抵抗値が上がり、抵抗変化の反応性を改善できる。

【0085】

スパッタリング法を用いて抵抗変化層を形成した際に、残留ガスや真空容器壁からのガス放出等により意図しない微量の元素が抵抗変化層に混入することがあるが、このような微量の元素が抵抗変化層に混入した場合も当然、本開示の範囲に含まれる。

【0086】

なお、図１において、抵抗変化層４２は必ずしも２層で構成されている必要はなく、３層以上の層から構成されてもよいし、逆に１層で構成されてもよい。

【0087】

上部電極４３は下部電極４１の上方に形成された電極である。上部電極４３は抵抗変化層４２の上に形成されている。上部電極４３は、例えば厚さ５ｎｍ以上５０ｎｍ以下のイリジウムや白金、パラジウム等の貴金属材料で構成されていてもよい。

【0088】

上部電極４３を、例えばイリジウム、白金（Ｐｔ）、パラジウム（Ｐｄ）からなる群より選ばれる少なくとも１つの材料等とし、抵抗変化層４２を構成する金属および下部電極４１を、上部電極材料と比べて標準電極電位がより高い材料で構成してもよい。このような構成とすることにより、抵抗変化層４２内において、上部電極４３と抵抗変化層４２との界面近傍において選択的に酸化還元反応が発生し、安定した抵抗変化現象が実現される。

【0089】

また、抵抗変化素子４０において、記憶領域６０の上部電極４３と回路領域７０の中層金属配線２２は、各表面（上面）が平坦で、第３層間絶縁層１３の表面と同一平面をなすように形成される。

【0090】

第１下層金属配線２０、第２下層金属配線２１、中層金属配線２２、第１上層金属配線２３および第２上層金属配線２４は全て同じ厚みを有し、第１ビア３１、上部プラグ３２および第２ビア３３は全て同じ厚み（高さ）を有していてもよい。

【0091】

図２Ａ～図２Ｌは、第１の実施形態に係る不揮発性記憶装置１００の製造方法を示す断面図である。以下、図２Ａ～図２Ｌを参照しつつ、本実施形態にかかる不揮発性記憶装置の製造方法について説明する。

【0092】

図２Ａは、記憶領域６０の第１層間絶縁層１１中に第１下層金属配線２０と、回路領域７０の第１層間絶縁層１１中に第２下層金属配線２１を形成する工程を示す図である。

【0093】

ここでは、能動素子等（図示しない）があらかじめ形成されている半導体から構成される基板１０上に第１層間絶縁層１１を形成し、ダマシン法によって第１下層金属配線２０および第２下層金属配線２１を埋め込み形成する。

【0094】

具体的には、基板１０上に、プラズマＣＶＤ等を用いてシリコン酸化物やシリコン窒化物、シリコン酸窒化物、シリコン酸炭化物あるいはシリコン炭窒化物等で構成される第１層間絶縁層１１を形成する。

【0095】

続いて、第１層間絶縁層１１中に第１下層金属配線２０および第２下層金属配線２１を埋め込み形成するための配線溝をフォトリソグラフィーおよびドライエッチングにより形成する。

【0096】

続いて、形成した配線溝内にタンタル窒化物（５ｎｍ以上４０ｎｍ以下）およびタンタル（５ｎｍ以上４０ｎｍ以下）で構成されるバリアメタル層と、配線材料の銅（５０ｎｍ以上３００ｎｍ以下）を、スパッタ法等を用いて堆積させる。そして、電解めっき法等により、銅をシードとして銅をさらに堆積させることで、配線溝を全て配線材料の銅とバリアメタル層とで充填する。

【0097】

続いて、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法によって、第１層間絶縁層１１上および配線溝表面の余分な銅および余分なバリアメタル層を除去することにより、表面が平坦で第１層間絶縁層１１の表面（上面）と同一平面をなすように第１下層金属配線２０および第２下層金属配線２１を形成する。

【0098】

図２Ｂは、第１層間絶縁層１１を覆うように第２層間絶縁層１２を形成する工程を示す図である。

【0099】

ここでは、第１下層金属配線２０および第２下層金属配線２１が形成された第１層間絶縁層１１の上に、プラズマＣＶＤ等を用いて、シリコン酸化物やシリコン窒化物、シリコン酸窒化物、シリコン酸炭化物あるいはシリコン炭窒化物等で構成される第２層間絶縁層１２を形成する。第２層間絶縁層１２の厚みは一例として３０ｎｍ以上２００ｎｍ以下とすればよい。

【0100】

図２Ｃは、下部プラグ３０を形成する工程を示す図である。

【0101】

ここでは、第２層間絶縁層１２を形成した後、第２層間絶縁層１２中に、第１下層金属配線２０に接続する下部プラグ３０を形成する。

【0102】

具体的には、フォトリソグラフィーおよびドライエッチングにより、第２層間絶縁層１２中に、第１下層金属配線２０に接続する下部プラグ３０を埋め込み形成するためのプラグホールを形成する。続いて、形成されたプラグホールを含む第２層間絶縁層１２上に、タンタル窒化物（厚み：５ｎｍ以上４０ｎｍ以下）およびタンタル（厚み：５ｎｍ以上４０ｎｍ以下）で構成されるバリアメタル層と、プラグ材料の銅（厚み：５０ｎｍ以上３００ｎｍ以下）とをスパッタ法等を用いて堆積する。そして、電解めっき法等により、銅をさらに堆積させることで、プラグホールを全てバリアメタル層と銅とで充填する。充填する材料としては、銅の他に、タングステン等を採用しうる。

【0103】

続いて、ＣＭＰ法によって、第２層間絶縁層１２上およびプラグホール表面の余分な銅および余分なバリアメタル層を除去することにより、表面が平坦で第２層間絶縁層１２の表面（上面）と同一平面をなす、下部プラグ３０を形成する。

【0104】

図２Ｄは、第２層間絶縁層１２上に、下部プラグ３０に接続する抵抗変化素子４０を形成する工程を示す図である。

【0105】

ここでは、下部プラグ３０が形成された後、下部プラグ３０を含む第２層間絶縁層１２上に、下部電極材料層と抵抗変化材料層と上部電極材料層とをこの順に形成する。

【0106】

具体的には、下部プラグ３０を含む第２層間絶縁層１２上に、タンタル窒化物で構成される下部電極材料層（厚み：２０ｎｍ）、抵抗変化材料層（厚み：２０ｎｍ）およびイリジウムで構成される上部電極材料層（厚み：４０ｎｍ）と、を順にスパッタ法等を用いて堆積する。ここで、抵抗変化材料層は、金属タンタルをターゲットに用いて、酸素を含むアルゴン雰囲気中でスパッタする反応性スパッタ法により堆積される。

【0107】

次に、上部電極材料層を形成した後、抵抗変化素子４０をパターニングするためのレジストマスクを、フォトリソグラフィーを用いて上部電極材料層上に形成する。

【0108】

レジストマスクを形成した後、レジストマスクを用いて、ドライエッチング法を用いて、上部電極材料層、抵抗変化材料層および下部電極材料層を順にパターニングして、その後、アッシング処理によりレジストマスクを除去することで、抵抗変化素子４０を形成する。

【0109】

ここで、抵抗変化素子４０を、下部プラグ３０を介して第１下層金属配線２０に接続するように形成することにより、抵抗変化素子４０を、第１下層金属配線２０の表面から下部プラグ３０の高さ（第２層間絶縁層１２の厚みに相当）分だけ離して配置することができる。そのため、抵抗変化素子４０をパターニング形成する際のドライエッチング時に用いる塩素ガスやフッ素ガス、アッシング時に用いる酸素ガス等によって、第１下層金属配線２０の表面が腐食や変質することを防止できる。

【0110】

図２Ｅは、抵抗変化素子４０を覆うように第３層間絶縁層１３を形成する工程を示す図である。

【0111】

ここでは、抵抗変化素子４０および第２層間絶縁層１２上に、プラズマＣＶＤ等を用いて、シリコン酸化物やシリコン窒化物、シリコン酸窒化物、シリコン酸炭化物あるいはシリコン炭窒化物等で構成される第３層間絶縁層１３を形成する。第３層間絶縁層１３の厚みは、１００ｎｍ以上５００ｎｍ以下としうる。

【0112】

プラズマＣＶＤ等により第３層間絶縁層１３の堆積が行われた直後は、抵抗変化素子４０が形成される記憶領域６０と抵抗変化素子が形成されない回路領域７０とで、第３層間絶縁層１３の上面の高さが異なる。そのため、ＣＭＰ法を用いて、記憶領域６０と回路領域７０の第３層間絶縁層１３の上面の高さを揃えて平坦化する。ＣＭＰ後の抵抗変化素子４０上の第３層間絶縁層１３の厚みは、１０ｎｍ以上１００ｎｍ以下としうる。

【0113】

図２Ｆ～図２Ｈは、第１ビア３１および中層金属配線２２を形成する工程を示す図である。

【0114】

図２Ｆに示すように、第３層間絶縁層１３を平坦化した後、回路領域７０の第３層間絶縁層１３および第２層間絶縁層１２中に、第２下層金属配線２１に接続するように第１ビア３１を埋め込み形成するための第１ビアホール３１ａを形成する。さらに、第３層間絶縁層１３および第２層間絶縁層１２中に、第１ビアホール３１ａに接続するように、中層金属配線２２を埋め込み形成するための配線溝２２ａを形成する。

【0115】

具体的には、第３層間絶縁層１３の上面を平坦化した後に、フォトリソグラフィーおよびドライエッチングにより、第１ビアホール３１ａを形成する。さらに、もう一度、フォトリソグラフィーおよびドライエッチングを用いて、配線溝２２ａを形成する。

【0116】

なお、一般的には、１回目のフォトリソグラフィーおよびドライエッチングにより、第１ビア３１用の第１ビアホール３１ａを先に形成し、２回目のフォトリソグラフィーおよびドライエッチングにより、中層金属配線２２用の配線溝２２ａを形成するが、配線溝２２ａを先に形成した後に第１ビアホール３１ａを形成しても構わない。

【0117】

次に、図２Ｇに示すように、第１ビアホール３１ａと配線溝２２ａとを形成した後、第１ビアホール３１ａおよび配線溝２２ａ内にタンタル窒化物（厚み：５ｎｍ以上４０ｎｍ以下）およびタンタル（厚み：５ｎｍ以上４０ｎｍ以下）で構成されるバリアメタル層と配線材料の銅（厚み：５０ｎｍ以上３００ｎｍ以下）とをスパッタ法等を用いて堆積する。そして、電解めっき法等により、銅をさらに堆積させることで、配線材料とバリアメタル層２５を形成し、第１ビアホール３１ａ並びに配線溝２２ａを全て配線材料の銅とバリアメタル層とで充填する。

【0118】

続いて、図２Ｈに示すように、ＣＭＰ法によって堆積した銅のうち表面の余分な銅と余分なバリアメタル層を除去し、さらにオーバーポリッシュによって、抵抗変化素子４０の上部電極４３の表面（上面）が露出するところまで第３層間絶縁層１３と中層金属配線２２の表面をＣＭＰ研磨し、第３層間絶縁層１３の表面と上部電極４３の表面および中層金属配線２２の表面とが同一平面をなすように仕上げる。

【0119】

図２Ｉは、第３層間絶縁層１３上に、第４層間絶縁層１４を形成する工程を示す図である。

【0120】

ここでは、抵抗変化素子４０の上部電極４３と中層金属配線２２および第３層間絶縁層１３上に、プラズマＣＶＤ等を用いて、シリコン酸化物やシリコン窒化物、シリコン酸窒化物、シリコン酸炭化物あるいはシリコン炭窒化物等で構成される第４層間絶縁層１４を形成する。第４層間絶縁層１４の厚みは、１００ｎｍ以上３００ｎｍ以下としうる。

【0121】

図２Ｊ～図２Ｌは、上部プラグ３２と第２ビア３３および第１上層金属配線２３と第２上層金属配線２４とを形成する工程を示す図である。

【0122】

図２Ｊに示すように、第４層間絶縁層１４を形成した後、記憶領域６０の第４層間絶縁層１４中に、抵抗変化素子４０の上部電極４３に接続する上部プラグ３２を埋め込み形成するための上部プラグホール３２ａを形成する。また、回路領域７０の第４層間絶縁層１４中に、中層金属配線２２に接続する第２ビア３３を埋め込み形成するための第２ビアホール３３ａを形成する。

【0123】

図２Ｉにおいて、第３層間絶縁層１３の表面と上部電極４３の表面および中層金属配線２２の表面とが同一平面をなすように平坦化することにより、上部プラグホール３２ａと第２ビアホール３３ａの深さが同じになるため、上部プラグホール３２ａと第２ビアホール３３ａをドライエッチング法によって形成する工程が容易になるとともに、両ホールを同時に形成できる。

【0124】

さらに、第４層間絶縁層１４中に、上部プラグホール３２ａに接続するように、第１上層金属配線２３を埋め込み形成するための配線溝２３ａと、第２ビアホール３３ａに接続するように、第２上層金属配線２４を埋め込み形成するための配線溝２４ａとを形成する。

【0125】

具体的には、第４層間絶縁層１４を形成した後に、フォトリソグラフィーおよびドライエッチングにより、上部プラグホール３２ａと第２ビアホール３３ａを同時に形成する。さらに、もう一度、フォトリソグラフィーおよびドライエッチングを用いて、配線溝２３ａおよび２４ａを同時に形成する。

【0126】

なお、一般的には、１回目のフォトリソグラフィーおよびドライエッチングにより、上部プラグホール３２ａと第２ビアホール３３ａを形成し、２回目のフォトリソグラフィーおよびドライエッチングにより、配線溝２３ａおよび２４ａを形成するが、配線溝２３ａおよび２４ａを先に形成しても構わない。

【0127】

次に、図２Ｋに示すように、上部プラグホール３２ａと第２ビアホール３３ａおよび配線溝２３ａと２４ａとを形成した後、上部プラグホール３２ａと第２ビアホール３３ａおよび配線溝２３ａと２４ａ内にタンタル窒化物（厚み：５ｎｍ以上４０ｎｍ以下）およびタンタル（厚み：５ｎｍ以上４０ｎｍ以下）で構成されるバリアメタル層と配線材料の銅（厚み：５０ｎｍ以上３００ｎｍ以下）とをスパッタ法等を用いて堆積する。そして、電解めっき法等により、銅をさらに堆積させることで配線材料とバリアメタル層２５を形成し、上部プラグホール３２ａと第２ビアホール３３ａ並びに配線溝２３ａと２４ａを全て配線材料の銅とバリアメタル層とで充填する。

【0128】

続いて、図２Ｌに示すように、ＣＭＰ法によって堆積した銅のうち表面の余分な銅と余分なバリアメタル層を除去して、表面が平坦で、第４層間絶縁層１４の表面と同一平面をなす、第１上層金属配線２３および第２上層金属配線２４を形成する。

【0129】

以上のように、本実施形態の不揮発性記憶装置とその製造方法によれば、既存の微細ＬＳＩの量産プロセスと親和性を有し、金属配線層間に抵抗変化素子を備える不揮発性記憶装置を実現できる。

【0130】

また、かつ従来の半導体製造プロセスに抵抗変化素子の形成工程が追加されても、抵抗変化素子の形成工程に起因する金属配線へのプロセスダメージの発生を抑制することができる。

【0131】

（第２の実施形態）
以下、図３を参照しつつ、第２の実施形態に係る不揮発性記憶装置について説明する。

【0132】

図３は、第２の実施形態に係る不揮発性記憶装置２００の概略構成の一例を示す断面図である。

【0133】

本実施形態においても、第１の実施形態と同様に、記憶領域６０の抵抗変化素子４０を１個のみと、回路領域７０の同層の配線およびビアの接続構造を１個のみ示す。

【0134】

また、図４Ａ～図４Ｆは、第２の実施形態に係る不揮発性記憶装置２００の製造方法を示す断面図である。以下、図３および図４Ａ～図４Ｆを参照しつつ、本実施形態にかかる不揮発性記憶装置およびその製造方法について説明する。

【0135】

図３に示すように、第２の実施形態に係る不揮発性記憶装置２００は、抵抗変化素子４０の上面が中層金属配線２２の上面よりも低い位置に形成されていることを特徴とする。

【0136】

以降、図４Ａ～図４Ｆを参照して、本実施形態の製造方法を説明するが、第１の実施形態と同一の工程については、一部説明を省略する。

【0137】

図４Ａは、基板１０上の第１層間絶縁層１１中に第１下層金属配線２０および第２下層金属配線２１を形成し、第１下層金属配線２０および第２下層金属配線２１を含む第１層間絶縁層１１上に第２層間絶縁層１２を形成し、記憶領域６０の第２層間絶縁層１２中に、第１下層金属配線２０に接続する下部プラグ３０を形成する工程を示す図である。

【0138】

具体的には、フォトリソグラフィーおよびドライエッチングにより、第２層間絶縁層１２中に、第１下層金属配線２０に接続する下部プラグ３０を埋め込み形成するためのプラグホールを形成する。

【0139】

続いて、形成されたプラグホールを含む第２層間絶縁層１２上に、タンタル窒化物およびタンタルで構成されるバリアメタル層と、プラグ材料の銅とをスパッタ法等を用いて堆積させる。そして、電解めっき法等により、銅をさらに堆積させることで、プラグホールを全てバリアメタル層と銅とで充填する。続いて、ＣＭＰ法によって、第２層間絶縁層１２上およびプラグホール表面の余分な銅および余分なバリアメタル層を除去することにより、表面が平坦で第２層間絶縁層１２の表面と同一平面をなす、下部プラグ３０を形成する。

【0140】

図４Ｂは、第２層間絶縁層１２上に、下部プラグ３０に接続する抵抗変化素子４０を形成する工程を示す図である。

【0141】

抵抗変化素子４０の具体的な形成工程については第１の実施形態の図２Ｄで説明した内容と同一であるため、ここでの詳細説明は省略する。

【0142】

なお、本実施形態においても、抵抗変化素子４０を、下部プラグ３０を介して第１下層金属配線２０に接続するように形成することにより、抵抗変化素子４０を、第１下層金属配線２０の表面から下部プラグ３０の高さ（第２層間絶縁層１２の厚みに相当）分だけ離して配置することができる。そのため、抵抗変化素子４０をパターニング形成する際のドライエッチング時に用いる塩素ガスやフッ素ガス、アッシング時に用いる酸素ガス等によって、第１下層金属配線２０の表面が腐食や変質することを防止できる。

【0143】

図４Ｃは、抵抗変化素子４０を覆うように第３層間絶縁層１３を形成する工程を示す図である。

【0144】

ここでは、抵抗変化素子４０を含む第２層間絶縁層１２上に、プラズマＣＶＤ等を用いて、シリコン酸化物やシリコン窒化物、シリコン酸窒化物、シリコン酸炭化物あるいはシリコン炭窒化物等で構成される第３層間絶縁層１３を形成する。第３層間絶縁層１３の厚みは、１００ｎｍ以上５００ｎｍ以下としうる。

【0145】

プラズマＣＶＤ等により、第３層間絶縁層１３の堆積が行われた直後は、抵抗変化素子４０が形成される記憶領域６０と抵抗変化素子が形成されない回路領域７０とで、第３層間絶縁層１３の上面の高さが異なる。そのため、ＣＭＰ法を用いて、記憶領域６０と回路領域７０の第３層間絶縁層１３の上面の高さを揃えて平坦化する。ＣＭＰ後の抵抗変化素子４０上の第３層間絶縁層１３の厚みは、１０ｎｍ以上１００ｎｍ以下としうる。

【0146】

図４Ｄは、第１ビア３１および中層金属配線２２を形成する工程を示す図である。

【0147】

第３層間絶縁層１３を平坦化した後、回路領域７０の第３層間絶縁層１３および第２層間絶縁層１２中に第２下層金属配線２１に接続するように第１ビア３１を形成し、第３層間絶縁層１３中に第１ビア３１に接続するように中層金属配線２２を形成する。

【0148】

具体的には、第３層間絶縁層１３の上面を平坦化した後に、フォトリソグラフィーおよびドライエッチングにより、ビアホールを形成する。さらに、もう一度、フォトリソグラフィーおよびドライエッチングを用いて、配線溝を形成する。次に、ビアホールおよび配線溝内にタンタル窒化物およびタンタルで構成されるバリアメタル層と配線材料の銅とをスパッタ法等を用いて堆積する。そして、電解めっき法等により、銅をさらに堆積させることでビアホール並びに配線溝を全て配線材料の銅とバリアメタル層とで充填する。続いて、ＣＭＰ法によって堆積した銅のうち表面の余分な銅と余分なバリアメタル層を除去して、第１ビア３１を形成するとともに、表面が平坦で、かつ第３層間絶縁層１３の表面と同一平面をなす中層金属配線２２を形成する。

【0149】

ここで、本実施形態では、第１の実施形態の製造方法とは異なり、ＣＭＰ法を用いて第３層間絶縁層１３上の余分な銅と余分なバリアメタル層を除去する際に、抵抗変化素子４０の上部電極４３を露出させる必要がない。したがって、ＣＭＰ工程が容易になり、かつ抵抗変化素子４０の上部電極４３は第３層間絶縁層１３に被覆されたままで、ＣＭＰ時に研磨パッドやスラリーに触れないため、上部電極４３表面が削れたり、腐食や変質したりすることがない。

【0150】

なお、本実施形態においても、一般的には、１回目のフォトリソグラフィーおよびドライエッチングにより、第１ビア３１用のビアホールを先に形成し、２回目のフォトリソグラフィーおよびドライエッチングにより、中層金属配線２２用の配線溝を形成するが、配線溝を先に形成した後にビアホールを形成しても構わない。

【0151】

図４Ｅは、第３層間絶縁層１３上に、第４層間絶縁層１４を形成する工程を示す図である。

【0152】

ここでは、中層金属配線２２を含む第３層間絶縁層１３上に、プラズマＣＶＤ等を用いて、シリコン酸化物やシリコン窒化物、シリコン酸窒化物、シリコン酸炭化物あるいはシリコン炭窒化物等で構成される第４層間絶縁層１４を形成する。第４層間絶縁層１４の厚みは、１００ｎｍ以上３００ｎｍ以下としうる。

【0153】

図４Ｆは、上部プラグ３２と第２ビア３３および第１上層金属配線２３と第２上層金属配線２４とを形成する工程を示す図である。

【0154】

図４Ｅに示すように、第４層間絶縁層１４を形成した後、記憶領域６０の第４層間絶縁層１４と第３層間絶縁層１３中に、抵抗変化素子４０の上部電極４３に接続する上部プラグ３２と、第４層間絶縁層１４中に、上部プラグ３２に接続する第１上層金属配線２３を形成する。

【0155】

また、回路領域７０の第４層間絶縁層１４中に、中層金属配線２２に接続する第２ビア３３と、第２ビア３３に接続する第２上層金属配線２４を形成する。

【0156】

ここで、本実施形態では、第１の実施形態とは異なり、抵抗変化素子４０の上面が中層金属配線２２の上面よりも低い位置に配置される。そのため、上部プラグ３２の高さが第２ビア３３の高さよりも高くなるが、上部プラグ３２用の上部プラグホールおよび第２ビア３３用の第２ビアホールを形成する際のドライエッチング工程において、第４層間絶縁層１４のエッチングレートは中層金属配線２２を構成する配線材料である銅のエッチングレートに比べて速い（エッチングレート選択比が高い）ため、中層金属配線２２の上面はほとんどエッチングされず、上部プラグホールと第２ビアホールとを同時に形成することができる。

【0157】

（第３の実施形態）
以下、図５を参照しつつ、第３の実施形態に係る不揮発性記憶装置について説明する。

【0158】

図５は、第３の実施形態に係る不揮発性記憶装置３００の概略構成の一例を示す断面図である。

【0159】

本実施形態においても、第１の実施形態と同様に、記憶領域６０の抵抗変化素子４０を１個のみと、回路領域７０の同層の配線およびビアの接続構造を１個のみ示す。

【0160】

また、図６Ａ～図６Ｈは、第３の実施形態に係る不揮発性記憶装置３００の製造方法を示す断面図である。以下、図５および図６Ａ～図６Ｈを参照しつつ、本実施形態にかかる不揮発性記憶装置およびその製造方法について説明する。

【0161】

図５に示すように、第３の実施形態に係る不揮発性記憶装置３００は、抵抗変化素子４０の下面が中層金属配線２２の上面よりも高い位置に形成されること、抵抗変化素子４０の側壁部分にシリコン窒化物等の絶縁体で構成される側壁保護層５０を備えること、および、抵抗変化素子４０の上部電極４３の上面が第１上層金属配線２３の下面と直接、接続することを特徴とする。

【0162】

以降、図６Ａ～図６Ｈを参照して、本実施形態の製造方法を説明するが、第１の実施形態と同一の工程については、一部説明を省略する。

【0163】

図６Ａは、基板１０上の第１層間絶縁層１１中に第１下層金属配線２０および第２下層金属配線２１を形成し、第１下層金属配線２０および第２下層金属配線２１を含む第１層間絶縁層１１上に第２層間絶縁層１２を形成し、回路領域７０の第２層間絶縁層１２中に、第２下層金属配線２１に接続する第１ビア３１と第１ビア３１に接続する中層金属配線２２を形成する工程を示す図である。

【0164】

図６Ｂは、中層金属配線２２を含む第２層間絶縁層１２上に第３層間絶縁層１３を形成する工程を示す図である。

【0165】

ここでは、第２層間絶縁層１２上に、プラズマＣＶＤ等を用いて、シリコン酸化物やシリコン窒化物、シリコン酸窒化物、シリコン酸炭化物あるいはシリコン炭窒化物等で構成される第３層間絶縁層１３を形成する。第３層間絶縁層１３の厚みは、１０ｎｍ以上１００ｎｍ以下としうる。

【0166】

図６Ｃは、記憶領域６０の第２層間絶縁層１２と第３層間絶縁層１３中に、第１下層金属配線２０に接続する下部プラグ３０を形成する工程を示す図である。

【0167】

本実施形態では、抵抗変化素子４０の下面が中層金属配線２２の上面よりも高い位置になるように抵抗変化素子４０を形成するために、第１の実施形態や第２の実施形態に比べて、下部プラグ３０の高さを高くする必要がある。そのため、下部プラグ３０のアスペクト比が高くなり、下部プラグ３０をバリアメタル層とプラグ材料で充填することが難しくなる可能性がある。

【0168】

しかしながら、その場合には、平面視において、下部プラグ３０の上面が後に形成する抵抗変化素子４０の下面からはみ出さない程度に下部プラグ３０の直径を大きくし、間口を広げることでバリアメタル層とプラグ材料の充填を容易にすれば良い。

【0169】

図６Ｄは、第３層間絶縁層１３上に、下部プラグ３０に接続する抵抗変化素子４０を形成する工程を示す図である。

【0170】

本実施形態では、断面視において、抵抗変化素子４０は、先に形成した下部プラグ３０によって、中層金属配線２２の上面から第３層間絶縁層１３の厚み分だけ上方に離れて配置することになるため、抵抗変化素子をパターニング形成する際のドライエッチング時に用いる塩素ガスやフッ素ガス、アッシング時に用いる酸素ガス等によって、中層金属配線２２が腐食や変質することを防止できる。

【0171】

図６Ｅは、抵抗変化素子４０の表面を覆うように保護膜５０ａを形成する工程を示す図である。

【0172】

ここでは、プラズマＣＶＤ等を用いて、例えばシリコン窒化物からなる保護膜５０ａを堆積する。保護膜５０ａの厚みは３０ｎｍ以上１００ｎｍ以下としうる。なお、保護膜５０ａにはシリコン窒化物以外に、絶縁性を有し、かつ酸素バリア性を有する酸化物、窒化物、または酸窒化物（例えば、アルミニウム酸化物またはチタン酸化物等）を用いてもよい。

【0173】

図６Ｆは、側壁保護層５０を形成する工程を示す図である。

【0174】

ここでは、保護膜５０ａを堆積した後、エッチバック法により、抵抗変化素子４０の側壁部分以外（上部電極４３上および第３層間絶縁層１３上）の保護膜５０ａを除去し、側壁保護層５０を形成する。

【0175】

図６Ｇは、抵抗変化素子４０および側壁保護層５０を含む第３層間絶縁層１３上に、第４層間絶縁層１４を形成する工程を示す図である。

【0176】

ここでは、プラズマＣＶＤ等を用いて、シリコン酸化物やシリコン窒化物、シリコン酸窒化物、シリコン酸炭化物あるいはシリコン炭窒化物等で構成される第４層間絶縁層１４を堆積し、ＣＭＰ法を用いて、記憶領域６０と回路領域７０の第４層間絶縁層１４の上面の高さを揃えて平坦化する。ＣＭＰ後の抵抗変化素子４０上の第４層間絶縁層１４の厚みは、５０ｎｍ以上２００ｎｍ以下としうる。

【0177】

ここで、シリコン窒化物で構成される側壁保護層５０は、水分および酸素などのバリア膜として機能する。そのため、抵抗変化素子４０の側壁部分を側壁保護層５０で被覆することによって、第４層間絶縁層１４を堆積する工程において、原料ガスおよび酸素プラズマ等により、抵抗変化素子４０の抵抗変化層４２が側壁部分から酸化されること、およびその後の熱処理により、第４層間絶縁層１４に含まれる酸素が抵抗変化層４２へ拡散することを防止できる。

【0178】

図６Ｈは、第２ビア３３と第１上層金属配線２３および第２上層金属配線２４とを形成する工程を示す図である。

【0179】

ここでは、第４層間絶縁層１４を形成した後、記憶領域６０の第４層間絶縁層１４中に、抵抗変化素子４０の上部電極４３に接続する第１上層金属配線２３と、同時に、回路領域７０の第３層間絶縁層１３と第４層間絶縁層１４中に、中層金属配線２２に接続する第２ビア３３と、第４層間絶縁層１４中に第２ビア３３に接続する第２上層金属配線２４を形成する。

【0180】

ここで、抵抗変化素子４０の側壁部分を側壁保護層５０で被覆することによって、第１上層金属配線２３を埋め込み形成する配線溝が深く掘れ込んだ場合にも、抵抗変化層４２の側面部分には側壁保護層５０が存在するため、抵抗変化層４２が配線溝内に露出することを防止できるため、第１上層金属配線２３が抵抗変化層４２の側面に直接接することを防止できる。この結果、上部電極４３を介さずに第１上層金属配線２３から抵抗変化層４２にリーク電流が流れることを防止できる。

【0181】

上記説明から、当業者にとっては、本開示の多くの改良や他の実施形態が明らかである。したがって、上記説明は、例示としてのみ解釈されるべきであり、本開示の精神を逸脱することなく、その構造および／又は機能の詳細を実質的に変更できる。

【産業上の利用可能性】

【0182】

本開示に係る不揮発性記憶装置は、抵抗変化素子のデバイス特性やＬＳＩの回路動作に影響を与えずに、かつ、製造プロセスでのダメージを与えずに、金属配線層間に抵抗変化素子を備えることができるものであり、特に、微細ＬＳＩに抵抗変化素子を搭載する際に有用である。

【符号の説明】

【0183】

１０ 基板
１１ 第１層間絶縁層
１２ 第２層間絶縁層
１３ 第３層間絶縁層
１４ 第４層間絶縁層
２０ 第１下層金属配線
２１ 第２下層金属配線
２２ 中層金属配線
２２ａ、２３ａ、２４ａ 配線溝
２３ 第１上層金属配線
２４ 第２上層金属配線
２５ 配線材料とバリアメタル層
３０ 下部プラグ
３１ 第１ビア
３１ａ 第１ビアホール
３２ 上部プラグ
３２ａ 上部プラグホール
３３ 第２ビア
３３ａ 第２ビアホール
４０ 抵抗変化素子
４１ 下部電極
４２ 抵抗変化層
４３ 上部電極
５０ 側壁保護層
５０ａ 保護膜
６０ 記憶領域
７０ 回路領域
１００ 第１の実施形態に係る不揮発性記憶装置
２００ 第２の実施形態に係る不揮発性記憶装置
３００ 第３の実施形態に係る不揮発性記憶装置
４００ 従来の不揮発性記憶装置

【図1】

【図2A】

【図2B】

【図2C】

【図2D】

【図2E】

【図2F】

【図2G】

【図2H】

【図2I】

【図2J】

【図2K】

【図2L】

【図3】

【図4A】

【図4B】

【図4C】

【図4D】

【図4E】

【図4F】

【図5】

【図6A】

【図6B】

【図6C】

【図6D】

【図6E】

【図6F】

【図6G】

【図6H】

【図7】