知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-06-28
(45)【発行日】2024-07-08
(54)【発明の名称】メモリシステム及び情報処理システム
(51)【国際特許分類】
G06F 11/22 20060101AFI20240701BHJP
G11C 29/44 20060101ALI20240701BHJP
【ＦＩ】
G06F11/22 673U
G11C29/44
【請求項の数】
21
(21)【出願番号】P 2020151960
(22)【出願日】2020-09-10
(65)【公開番号】P2022046092
(43)【公開日】2022-03-23
【審査請求日】2023-03-17
(73)【特許権者】
【識別番号】318010018
【氏名又は名称】キオクシア株式会社
(74)【代理人】
【識別番号】110003708
【氏名又は名称】弁理士法人鈴榮特許綜合事務所
(72)【発明者】
【氏名】黒澤 泰彦
(72)【発明者】
【氏名】武田 奈穂美
(72)【発明者】
【氏名】白川 政信
(72)【発明者】
【氏名】牛島 康之
(72)【発明者】
【氏名】菅野 伸一
【審査官】坂東 博司
(56)【参考文献】
【文献】特開２０１７－０６８６３４（ＪＰ，Ａ）
【文献】特表２０１６－５０７０９５（ＪＰ，Ａ）
【文献】特開２０１３－１６８１７３（ＪＰ，Ａ）
【文献】特開２０１９－０４６５３０（ＪＰ，Ａ）
【文献】米国特許出願公開第２０１４／０２０１４７３（ＵＳ，Ａ１）
【文献】特開２０２０－０４７３２２（ＪＰ，Ａ）
【文献】特開２０１２－２４７８１７（ＪＰ，Ａ）
【文献】特開２００８－０２７２４０（ＪＰ，Ａ）
【文献】中国特許出願公開第１０６７７６１８５（ＣＮ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｇ０６Ｆ １１／２２
Ｇ１１Ｃ ２９／４４
(57)【特許請求の範囲】
【請求項1】
不揮発性メモリと、第１コマンドセットをホストから受信したことに応じて、パトロール処理を実行するように構成されたメモリコントローラと、
を備えたメモリシステムであって、
前記メモリコントローラは、前記パトロール処理において、
前記不揮発性メモリから第１データを読み出し、
前記第１データを前記ホストに出力しない
ように構成され、
前記第１コマンドセットは、前記パトロール処理が第１パトロール処理であるか第２パトロール処理であるかを指定し、
前記メモリコントローラは、
前記第１パトロール処理及び前記第２パトロール処理において、
前記第１データに含まれるエラーを検出する
ように構成され、
前記第２パトロール処理において、更に
前記第１データに含まれるエラーを訂正した第３データを生成し、
前記第１データ及び前記第３データに基づき、前記不揮発性メモリに適用される読出し電圧を更新する
ように構成された、
メモリシステム。
【請求項2】
前記第１コマンドセットは、前記不揮発性メモリにおける前記第１データの記憶領域を指定する、請求項１記載のメモリシステム。
【請求項3】
前記第１コマンドセットは、前記パトロール処理の第１周期を指定する、請求項１記載のメモリシステム。
【請求項4】
前記メモリコントローラは、前記第１コマンドセットに応じて、前記パトロール処理を１度だけ実行するように構成された、請求項１記載のメモリシステム。
【請求項5】
前記第１コマンドセットは、前記パトロール処理の第１優先度を指定する、請求項１記載のメモリシステム。
【請求項6】
前記メモリコントローラは、前記パトロール処理の実行後に、第４コマンドセットに応じて、前記検出されたエラービット数が閾値以上であるか否かを示す情報を前記ホストに出力するように構成された、請求項１記載のメモリシステム。
【請求項7】
前記メモリコントローラは、前記第１コマンドセットを受けた後に、第５コマンドセットに応じて、前記パトロール処理の実行を中止するように構成された、請求項１記載のメモリシステム。
【請求項8】
不揮発性メモリと、
第１コマンドセットをホストから受信したことに応じて、パトロール処理を実行するように構成されたメモリコントローラと、
を備えたメモリシステムであって、
前記メモリコントローラは、前記パトロール処理において、
前記不揮発性メモリから第１データを読み出し、
前記第１データを前記ホストに出力しない
ように構成され、
前記第１コマンドセットは、前記パトロール処理の第１周期及び第１優先度を指定し、
前記メモリコントローラは、前記第１コマンドセットを受けた後、前記パトロール処理に関する第６コマンドセットに応じて、第２周期又は第２優先度を含む推奨パトロールモードに関する情報を前記ホストに出力するように構成された、
メモリシステム。
【請求項9】
前記第１コマンドセットは、前記不揮発性メモリにおける前記第１データの記憶領域を指定する、
請求項８記載のメモリシステム。
【請求項10】
前記第１コマンドセットは、前記パトロール処理の第１優先度を指定する、
請求項８記載のメモリシステム。
【請求項11】
前記第２周期は、前記第１周期と異なり、前記第２優先度は、前記第１優先度と異なる、
請求項８記載のメモリシステム。
【請求項12】
メモリコントローラは、前記第６コマンドセットに応じて、前記不揮発性メモリから前記第２周期又は前記第２優先度を含む前記情報を取得するように構成された、請求項８記載のメモリシステム。
【請求項13】
メモリコントローラは、前記第６コマンドセットに応じて、前記不揮発性メモリからデバイスＩＤを取得し、
前記デバイスＩＤに基づき、前記第２周期又は前記第２優先度を含む前記情報を前記ホストに出力するように構成された、
請求項８記載のメモリシステム。
【請求項14】
メモリシステムと、前記メモリシステムに第１コマンドセットを送出するように構成されたホストと、
を備え、
前記メモリシステムは、
不揮発性メモリと、
前記第１コマンドセットに応じて、パトロール処理を実行するように構成されたメモリコントローラと、
を含み、
前記メモリコントローラは、前記パトロール処理において、
前記不揮発性メモリから第１データを読み出し、
前記第１データを前記ホストに出力しない
ように構成され、
前記第１コマンドセットは、前記パトロール処理が第１パトロール処理であるか第２パトロール処理であるかを指定し、
前記メモリコントローラは、
前記第１パトロール処理及び前記第２パトロール処理において、
前記第１データに含まれるエラーを検出する
ように構成され、
前記第２パトロール処理において、更に
前記第１データに含まれるエラーを訂正した第３データを生成し、
前記第１データ及び前記第３データに基づき、前記不揮発性メモリに適用される読出し電圧を更新する
ように構成された、
情報処理システム。
【請求項15】
前記第１コマンドセットは、前記不揮発性メモリにおける前記第１データの記憶領域を指定する、請求項１４記載の情報処理システム。
【請求項16】
前記第１コマンドセットは、前記パトロール処理の周期を指定する、請求項１４記載の情報処理システム。
【請求項17】
前記第１コマンドセットは、前記パトロール処理の優先度を指定する、請求項１４記載の情報処理システム。
【請求項18】
前記ホストと前記メモリシステムとの間の通信は、ＳＤＴＭインタフェース、ＳＡＳ（Serial attached SCSI(small computer system interface)）、ＳＡＴＡ（Serial ATA(advanced technology attachment)）、又はＰＣＩｅ（Peripheral component interconnect express）に準拠する、請求項１４記載の情報処理システム。
【請求項19】
不揮発性メモリと、
パトロール処理の第１周期を指定する第１コマンドセットをホストから受信したことに応じて、前記パトロール処理を実行するように構成されたメモリコントローラと、
を備えたメモリシステムであって、
前記メモリコントローラは、前記パトロール処理において、
前記不揮発性メモリから第１データを読み出し、
前記第１データを前記ホストに出力しない
ように構成され、
前記メモリコントローラは、前記第１コマンドセットを前記ホストから受信したことに応じて、前記第１周期ごとに前記パトロール処理を繰り返し実行するように構成された、
メモリシステム。
【請求項20】
前記メモリコントローラは、前記第１コマンドセットを受けた後に、第３コマンドセットに応じて、前記第１周期ごとに前記パトロール処理が繰り返し実行されているか否かを示す情報を前記ホストに出力するように構成された、
請求項１９記載のメモリシステム。
【請求項21】
不揮発性メモリと、
パトロール処理の第１優先度を指定する第１コマンドセットをホストから受信したことに応じて、前記パトロール処理を実行し、第２コマンドセットを前記ホストから受信したことに応じて、前記不揮発性メモリから第２データを読み出し、前記第２データを前記ホストに出力するホスト読出し処理を実行するように構成されたメモリコントローラと、
を備えたメモリシステムであって、
前記メモリコントローラは、前記パトロール処理において、
前記不揮発性メモリから第１データを読み出し、
前記第１データを前記ホストに出力しない
ように構成され、
前記メモリコントローラは、前記第１コマンドセットを前記ホストから受信したことに応じて、前記第１優先度に基づき、前記パトロール処理を、前記ホスト読出し処理よりも優先して実行するか否かを判定するように構成された、
メモリシステム。
【発明の詳細な説明】
【技術分野】
【0001】
実施形態は、メモリシステム及び情報処理システムに関する。
【背景技術】
【0002】
メモリシステムと、メモリシステムを制御するホスト機器と、を含む情報処理システムが知られている。メモリシステムは、半導体記憶装置としてのＮＡＮＤ型フラッシュメモリと、半導体記憶装置を制御するメモリコントローラと、を含む。
【先行技術文献】
【特許文献】
【0003】
【文献】特開２０２０－４７３３７号公報
【文献】米国特許第９８３６２１９号明細書
【文献】米国特許第９４６５５３７号明細書
【発明の概要】
【発明が解決しようとする課題】
【0004】
パトロール処理の制御性を向上させる。
【課題を解決するための手段】
【0005】
実施形態のメモリシステムは、不揮発性メモリと、第１コマンドセットをホストから受信したことに応じて、パトロール処理を実行するように構成されたメモリコントローラと、を備える。上記メモリコントローラは、上記パトロール処理において、上記不揮発性メモリから第１データを読み出し、上記第１データを上記ホストに出力しないように構成される。上記第１コマンドセットは、上記パトロール処理が第１パトロール処理であるか第２パトロール処理であるかを指定する。上記メモリコントローラは、上記第１パトロール処理及び前記第２パトロール処理において、上記第１データに含まれるエラーを検出するように構成され、上記第２パトロール処理において、更に上記第１データに含まれるエラーを訂正した第３データを生成し、上記第１データ及び上記第３データに基づき、上記不揮発性メモリに適用される読出し電圧を更新するように構成される。
【図面の簡単な説明】
【0006】
【図1】第１実施形態に係るメモリシステムを含む情報処理システムの構成を説明するためのブロック図。
【図2】第１実施形態に係る不揮発性メモリの構成を説明するためのブロック図。
【図3】第１実施形態に係る不揮発性メモリのメモリセルアレイの構成を説明するための回路図。
【図4】第１実施形態に係るメモリセルアレイの閾値電圧分布を説明するための模式図。
【図5】第１実施形態に係る情報処理システムのパトロール管理情報を説明するための概念図。
【図6】第１実施形態に係る情報処理システムのパトロール管理情報の詳細を説明するための概念図。
【図7】第１実施形態に係る情報処理システムのパトロール管理情報の詳細を説明するための概念図。
【図8】第１実施形態に係る情報処理システムのパトロール結果情報を説明するための概念図。
【図9】第１実施形態に係る情報処理システムのパトロール進捗情報を説明するための概念図。
【図10】第１実施形態に係る情報処理システムにおけるパトロール管理動作を説明するためのフローチャート。
【図11】第１実施形態に係る情報処理システムにおけるパトロールモードの第１例の登録動作を説明するためのコマンドシーケンス。
【図12】第１実施形態に係る情報処理システムにおいて登録されるパトロールモードの第１例を説明するための模式図。
【図13】第１実施形態に係る情報処理システムにおけるパトロールモードの第２例の登録動作を説明するためのコマンドシーケンス。
【図14】第１実施形態に係る情報処理システムにおいて登録されるパトロールモードの第２例を説明するための模式図。
【図15】第１実施形態に係る情報処理システムにおけるパトロールモードの第３例の登録動作を説明するためのコマンドシーケンス。
【図16】第１実施形態に係る情報処理システムにおいて登録されるパトロールモードの第３例を説明するための模式図。
【図17】第１実施形態に係る情報処理システムにおけるパトロールモード設定動作を説明するためのコマンドシーケンス。
【図18】第１実施形態に係る情報処理システムにおけるパトロール処理を含む一連の動作を説明するためのフローチャート。
【図19】第１実施形態に係る情報処理システムにおける点検用パトロール処理を説明するためのフローチャート。
【図20】第１実施形態に係る情報処理システムにおける更新用パトロール処理を説明するためのフローチャート。
【図21】第１実施形態に係る情報処理システムにおける更新用パトロール処理を説明するための模式図。
【図22】第１実施形態に係る情報処理システムにおける更新用パトロール処理と点検用パトロール処理との関係を説明するための模式図。
【図23】第１実施形態の変形例に係る情報処理のシステムパトロール管理情報を説明するための概念図。
【図24】第１実施形態の変形例に係る情報処理システムにおける巡回動作を説明するためのフローチャート。
【図25】第２実施形態に係る情報処理システムにおけるパトロール処理を含む一連の動作を説明するためのフローチャート。
【図26】第２実施形態に係る情報処理システムにおけるパトロール実行動作を説明するためのコマンドシーケンス。
【図27】第３実施形態に係る情報処理システムのパトロール管理情報を説明するための概念図。
【図28】第３実施形態に係る情報処理システムにおけるパトロールモード更新動作を説明するためのフローチャート。
【図29】第３実施形態に係る情報処理システムにおけるパトロールモード更新動作を説明するための模式図。
【図30】第３実施形態の変形例に係る情報処理システムにおけるパトロールモード出力動作を説明するためのフローチャート。
【図31】その他の変形例に係る情報処理システムにおける更新用パトロール処理を説明するためのフローチャート。
【図32】その他の変形例に係る情報処理システムにおける更新用パトロール処理を説明するための模式図。
【発明を実施するための形態】
【0007】
以下、図面を参照して実施形態について説明する。なお、以下の説明において、同一の機能及び構成を有する構成要素については、共通する参照符号を付す。また、共通する参照符号を有する複数の構成要素を区別する場合、当該共通する参照符号に添え字を付して区別する。なお、複数の構成要素について特に区別を要さない場合、当該複数の構成要素には、共通する参照符号のみが付され、添え字は付さない。
【0008】
１．第１実施形態
第１実施形態に係る情報処理システムについて説明する。
第１実施形態に係る情報処理システムについて説明する。
【0009】
【0010】
図１に示すように、情報処理システム１は、ホスト機器２及びメモリシステム３を備える。
【0011】
ホスト機器２は、例えばデータセンタ内のサーバやパーソナルコンピュータ等であり、ルックアップテーブル５を記憶する。ルックアップテーブル５は、メモリシステム３内に記憶されるデータを一意に識別するアドレス情報（論理アドレス）と、当該データが記憶されるメモリシステム３内の記憶領域を一意に識別するアドレス情報（物理アドレス）と、を互いに関連づける情報である。ホスト機器２は、当該ルックアップテーブル５に基づき、メモリシステム３内のどの物理アドレスにデータを書き込むか（又はどの物理アドレスからデータを読み出すか）を指示可能に構成される。
【0012】
メモリシステム３は、例えばＳｏＣ（System-on-a-Chip）であり、ホスト機器２からの命令に応答してメモリシステム３内の不揮発性メモリ１０に対して読出し処理、書込み処理、及び消去処理等の実行を命令する。
【0013】
１．１．２ メモリシステム
引き続き図１を参照して、第１実施形態に係るメモリシステムの構成について説明する。
引き続き図１を参照して、第１実施形態に係るメモリシステムの構成について説明する。
【0014】
メモリシステム３は、不揮発性メモリ１０、揮発性メモリ２０、及びメモリコントローラ３０を含み、ホスト機器２に接続される。不揮発性メモリ１０、揮発性メモリ２０、及びメモリコントローラ３０は、例えばそれらの組み合わせにより一つの半導体装置を構成してもよく、その例としてはＳＤＴＭカードのようなメモリカードや、ＵＦＳ（universal flash storage）、ＳＳＤ（solid state drive）等が挙げられる。
【0015】
不揮発性メモリ１０（以下、ＮＡＮＤフラッシュメモリ１０）は、例えば、各々が複数のメモリセルトランジスタを含む複数のチップ１０－０～１０－Ｎを含み、ホスト機器２から書き込みを指示されたデータを不揮発に記憶する（Ｎは１以上の整数）。チップ１０－０～１０－Ｎは、互いに異なるデバイスＩＤを有していてもよいし、同一のデバイスＩＤを有していてもよい。デバイスＩＤは、例えば、チップの製造メーカ、型番、ロット数等を特定する情報である。なお、以下では、便宜上、チップ１０－０～１０－Ｎはそれぞれ、Ｃｈｉｐ０～ＣｈｉｐＮとも記載する場合がある。
【0016】
揮発性メモリ２０（以下、ＤＲＡＭ２０）は、例えばＤＲＡＭ（Dynamic random access memory）であり、ＮＡＮＤフラッシュメモリ１０を管理するためのファームウェアや、各種の管理情報を記憶する。例えば、ＤＲＡＭ２０は、パトロール処理を制御するための情報として、パトロール管理情報２１、パトロール結果情報２２、及びパトロール進捗情報２３を記憶する。
【0017】
パトロール処理は、ＮＡＮＤフラッシュメモリ１０に記憶されたデータを少ないエラービット数で読み出すために、定期又は不定期に実行される読み出し処理を含み、例えば、点検用パトロール処理及び更新用パトロール処理を含む。パトロール処理内の読出し処理によってＮＡＮＤフラッシュメモリ１０から読み出されるデータは、ホスト機器２には出力されない。すなわち、パトロール処理は、ＮＡＮＤフラッシュメモリ１０から読み出されたデータをホスト機器２に出力しない点において、ホスト機器２に出力するデータを読み出すホスト読出し処理と異なる。
【0018】
点検用パトロール処理は、パトロール対象から読み出されるデータに含まれるエラーを訂正できるか否かを点検する機能を有する。更新用パトロール処理は、パトロール対象から読み出されるデータに含まれるエラーを少なくするために、データを読み出す際に使用される読出し電圧を更新する機能を有する。パトロール処理の詳細については、後述する。
【0019】
パトロール管理情報２１は、ＮＡＮＤフラッシュメモリ１０に対して実行されるパトロール処理の実行範囲（物理アドレス）、種別、頻度、優先度等のスケジュールを管理するための情報を含む。パトロール結果情報２２は、パトロール処理の結果を含み、例えば、パトロール対象の物理アドレスに記憶されたデータが少ないエラービット数で読み出せるか否か、またエラービット数が多い場合には、当該データをリフレッシュすべきか否か、を示す情報を含む。パトロール進捗情報２３は、パトロール処理の進捗状況を示す情報を含み、例えば、パトロール処理がパトロール管理情報２１内に記憶されたスケジュール通りに実行されているか否かを示す情報を含む。
【0020】
メモリコントローラ３０は、プロセッサ（ＣＰＵ）３１、バッファメモリ３２、ホストインタフェース回路３３、ＥＣＣ回路３４、ＮＡＮＤインタフェース回路３５、及びＤＲＡＭインタフェース回路３６を含む。なお、以下に説明されるメモリコントローラ３０の各部３１－３６の機能は、ハードウェア構成、又はハードウェア資源とファームウェアとの組合せ構成のいずれでも実現可能である。
【0021】
プロセッサ３１は、ＲＯＭ（Read only memory）に記憶されたプログラムをロードすることによってメモリコントローラ３０全体の動作を制御する。例えば、プロセッサ３１は、ホスト機器２から読出し要求を受信した際には、それに応答して、読出し処理を実行する。書込み処理及び消去処理の際も同様である。またプロセッサ３１は、ホスト機器２からパトロール管理情報設定要求を受信した際には、それに応答して、パトロール処理のスケジュールを生成し、パトロール管理情報２１に設定する。すなわち、プロセッサ３１は、ホスト機器２からの要求に応じたスケジュールに基づいて、パトロール処理を実行する。
【0022】
バッファメモリ３２は、例えばＳＲＡＭ（Static random access memory）であり、メモリコントローラ３０がＮＡＮＤフラッシュメモリ１０から読み出したデータや、ホスト機器２から受信した書込みデータ等を一時的に記憶する。
【0023】
ホストインタフェース回路３３は、ホストバスを介してホスト機器２と接続され、メモリコントローラ３０とホスト機器２との間の通信を司る。ホストバスは、例えば、ＳＤＴＭインタフェース、ＳＡＳ（Serial attached SCSI(small computer system interface)）、ＳＡＴＡ（Serial ATA(advanced technology attachment)）、又はＰＣＩｅ（Peripheral component interconnect express）等に準拠したバスである。
【0024】
ＥＣＣ回路３４は、ＮＡＮＤフラッシュメモリ１０に記憶されるデータに関する誤り検出及び誤り訂正処理を行う。すなわちＥＣＣ回路３４は、データの書き込み時には誤り訂正符号を生成して、これを書込みデータに付与し、データの読出し処理時にはこれを復号し、誤りビットの有無を検出する。そして誤りビットが検出された際には、その誤りビットの位置を特定し、誤りを訂正する。誤り訂正の方法は、例えば、硬判定復号（Hard bit decoding）及び軟判定復号（Soft bit decoding）を含む。硬判定復号に用いられる硬判定復号符号としては、例えば、ＢＣＨ（Bose‐Chaudhuri‐Hocquenghem）符号やＲＳ（Reed‐Solomon）符号等を用いることができ、軟判定復号に用いられる軟判定復号符号としては、例えば、ＬＤＰＣ（Low Density Parity Check）符号等を用いることができる。
【0025】
ＮＡＮＤインタフェース回路３５は、ＮＡＮＤバスによってＮＡＮＤフラッシュメモリ１０と接続され、ＮＡＮＤフラッシュメモリ１０との通信を司る。ＮＡＮＤインタフェース回路３５は、メモリコントローラ３０とＮＡＮＤフラッシュメモリ１０と間におけるデータ、コマンド、及び物理アドレスの転送を制御し、ＮＡＮＤフラッシュメモリ１０内の各チップ１０－０～１０－Ｎを独立に制御し得る。ＮＡＮＤインタフェース回路３５は、ＮＡＮＤインタフェース規格をサポートする。
【0026】
ＤＲＡＭインタフェース回路３６は、ＤＲＡＭ２０に接続され、メモリコントローラ３０とＤＲＡＭ２０との間の通信を司る。ＤＲＡＭインタフェース回路３６は、ＤＲＡＭインタフェース規格をサポートする。
【0027】
１．１．３ チップ
次に、ＮＡＮＤフラッシュメモリ１０内のチップの構成について、図２を用いて説明する。図２では、チップ１０－０内の構成が一例として示される。なお、チップ１０－０以外のチップ１０－１～１０－Ｎは、チップ１０－０と同等の構成を有するため、説明を省略する。
次に、ＮＡＮＤフラッシュメモリ１０内のチップの構成について、図２を用いて説明する。図２では、チップ１０－０内の構成が一例として示される。なお、チップ１０－０以外のチップ１０－１～１０－Ｎは、チップ１０－０と同等の構成を有するため、説明を省略する。
【0028】
図２に示すように、チップ１０－０は、例えば入出力回路１１、レジスタセット１２、ロジックコントローラ１３、シーケンサ１４、レディ／ビジー制御回路１５、電圧生成回路１６、メモリセルアレイ１７、ロウデコーダモジュール１８、及びセンスアンプモジュール１９を含む。
【0029】
入出力回路１１は、例えば８ビット幅の入出力信号Ｉ／Ｏ１～Ｉ／Ｏ８を、メモリコントローラ３０との間で送受信する。入出力信号Ｉ／Ｏは、データＤＡＴ、ステータス情報ＳＴＳ、物理アドレスＡＤＤ、コマンドＣＭＤ等を含み得る。また、入出力回路１１は、センスアンプモジュール１９との間でデータＤＡＴを送受信する。
【0030】
レジスタセット１２は、ステータスレジスタ１２Ａ、アドレスレジスタ１２Ｂ、及びコマンドレジスタ１２Ｃを含む。ステータスレジスタ１２Ａ、アドレスレジスタ１２Ｂ、及びコマンドレジスタ１２Ｃは、それぞれステータスＳＴＳ、物理アドレスＡＤＤ、及びコマンドＣＭＤを記憶する。
【0031】
ステータスＳＴＳは、例えばシーケンサ１４の動作状態に基づいて更新される。また、ステータスＳＴＳは、メモリコントローラ３０からの指示に基づいてステータスレジスタ１２Ａから入出力回路１１に転送され、メモリコントローラ３０に出力される。物理アドレスＡＤＤは、入出力回路１１からアドレスレジスタ１２Ｂに転送され、例えばチップアドレス、ブロックアドレス、ページアドレス、カラムアドレス等を含み得る。コマンドＣＭＤは、入出力回路１１からコマンドレジスタ１２Ｃに転送され、チップ１０－０の各種動作に関する命令を含む。
【0032】
ロジックコントローラ１３は、メモリコントローラ３０から受信した制御信号に基づいて、入出力回路１１及びシーケンサ１４のそれぞれを制御する。このような制御信号としては、例えばチップイネーブル信号ＣＥｎ、コマンドラッチイネーブル信号ＣＬＥ、アドレスラッチイネーブル信号ＡＬＥ、ライトイネーブル信号ＷＥｎ、リードイネーブル信号ＲＥｎ、及びライトプロテクト信号ＷＰｎが使用される。
【0033】
チップイネーブル信号ＣＥｎは、チップ１０－０をイネーブルにするための信号である。コマンドラッチイネーブル信号ＣＬＥは、受け取った入出力信号Ｉ／ＯがコマンドＣＭＤであることを入出力回路１１に通知するための信号である。アドレスラッチイネーブル信号ＡＬＥは、受け取った入出力信号Ｉ／Ｏがアドレス情報ＡＤＤであることを入出力回路１１に通知するための信号である。ライトイネーブル信号ＷＥｎは、入出力信号Ｉ／Ｏの入力を入出力回路１１に命令するための信号である。リードイネーブル信号ＲＥｎは、入出力信号Ｉ／Ｏの出力を入出力回路１１に命令するための信号である。ライトプロテクト信号ＷＰｎは、電源のオンオフ時にチップ１０－０を保護状態にするための信号である。
【0034】
シーケンサ１４は、チップ１０－０全体の動作を制御する。例えば、シーケンサ１４は、コマンドレジスタ１２Ｃに記憶されたコマンドＣＭＤと、アドレスレジスタ１２Ｂに記憶された物理アドレスＡＤＤとに基づいて、読出し処理、書込み処理、消去処理等を実行する。
【0035】
レディ／ビジー制御回路１５は、シーケンサ１４の動作状態に基づいて、レディ／ビジー信号ＲＢｎを生成する。レディ／ビジー信号ＲＢｎは、チップ１０－０がレディ状態であるかビジー状態であるかを、メモリコントローラ３０に通知するための信号である。なお、本明細書において“レディ状態”は、チップ１０－０がメモリコントローラからの命令を受け付ける状態であることを示し、“ビジー状態”は、チップ１０－０がメモリコントローラからの命令を受け付けない状態であることを示している。
【0036】
電圧生成回路１６は、読出し処理、書込み処理、消去処理等で使用される電圧を生成する。そして、電圧生成回路１６は、生成した電圧をメモリセルアレイ１７、ロウデコーダモジュール１８、及びセンスアンプモジュール１９に供給する。
【0037】
メモリセルアレイ１７は、複数のブロックＢＬＫ０～ＢＬＫｎ（ｎは１以上の整数）を含む。ブロックＢＬＫは、データを不揮発に記憶することが可能な複数のメモリセルトランジスタの集合であり、例えばデータの消去単位として使用される。各メモリセルトランジスタは、１本のビット線ＢＬと１本のワード線ＷＬとに関連付けられている。
【0038】
ロウデコーダモジュール１８は、ブロックアドレスに基づいて、各種処理を実行するブロックＢＬＫを選択する。そして、ロウデコーダモジュール１８は、電圧生成回路１６から供給された電圧を、選択したブロックＢＬＫ内のワード線ＷＬ等に転送する。
【0039】
センスアンプモジュール１９は、読出し処理において、メモリセルアレイ１７からデータを読み出し、当該読出しデータを入出力回路１１に転送する。また、センスアンプモジュール１９は、書込み処理において、入出力回路１１から受け取ったデータに基づいて、ビット線ＢＬに所定の電圧を印加する。
【0040】
１．１．４ メモリセルアレイ
図３は、第１実施形態に係る不揮発性メモリ内のチップに含まれるメモリセルアレイの回路構成の一例であり、１つのブロックＢＬＫが抽出して示される。図３に示すように、ブロックＢＬＫは、例えば４つのストリングユニットＳＵ０～ＳＵ３を含む。
図３は、第１実施形態に係る不揮発性メモリ内のチップに含まれるメモリセルアレイの回路構成の一例であり、１つのブロックＢＬＫが抽出して示される。図３に示すように、ブロックＢＬＫは、例えば４つのストリングユニットＳＵ０～ＳＵ３を含む。
【0041】
各ストリングユニットＳＵは、ビット線ＢＬ０～ＢＬｍにそれぞれ関連付けられた複数のＮＡＮＤストリングＮＳを含む（ｍは、１以上の整数）。ＮＡＮＤストリングＮＳは、例えばメモリセルトランジスタＭＴ０～ＭＴ７、並びに選択トランジスタＳＴ１及びＳＴ２を含む。
【0042】
メモリセルトランジスタＭＴは、制御ゲート及び電荷蓄積層を含み、データを不揮発に記憶する。選択トランジスタＳＴ１及びＳＴ２のそれぞれは、各種処理時におけるストリングユニットＳＵの選択に使用される。
【0043】
各ＮＡＮＤストリングＮＳにおいて、メモリセルトランジスタＭＴ０～ＭＴ７は、直列接続される。直列接続されたメモリセルトランジスタＭＴ０～ＭＴ７の一端と、関連付けられたビット線ＢＬとの間には、選択トランジスタＳＴ１が接続される。直列接続されたメモリセルトランジスタＭＴ０～ＭＴ７の他端には、選択トランジスタＳＴ２のドレインが接続される。選択トランジスタＳＴ２のソースには、ソース線ＣＥＬＳＲＣが接続される。
【0044】
同一のブロックＢＬＫにおいて、ストリングユニットＳＵ０～ＳＵ３に含まれた複数の選択トランジスタＳＴ１の各々のゲートはそれぞれ、選択ゲート線ＳＧＤ０～ＳＧＤ３に共通接続される。複数のメモリセルトランジスタＭＴ０～ＭＴ７の各々の制御ゲートはそれぞれ、ワード線ＷＬ０～ＷＬ７に共通接続される。複数の選択トランジスタＳＴ２の各々のゲートは、選択ゲート線ＳＧＳに共通接続される。
【0045】
ビット線ＢＬ０～ＢＬｍは、複数のブロックＢＬＫ間で共有される。同じカラムアドレスに対応するＮＡＮＤストリングＮＳには、同じビット線ＢＬが接続される。ワード線ＷＬ０～ＷＬ７のそれぞれは、ブロックＢＬＫ毎に設けられる。ソース線ＣＥＬＳＲＣは、例えば複数のブロックＢＬＫ間で共有される。
【0046】
１つのストリングユニットＳＵ内で共通のワード線ＷＬに接続された複数のメモリセルトランジスタＭＴの集合は、例えばセルユニットＣＵと称される。例えば、それぞれが１ビットデータを記憶するメモリセルトランジスタＭＴを含むセルユニットＣＵの記憶容量が、「１ページデータ」として定義される。セルユニットＣＵは、メモリセルトランジスタＭＴが記憶するデータのビット数に応じて２ページデータ以上の記憶容量を有し得る。
【0047】
本実施形態では、１つのメモリセルトランジスタＭＴが４ビットデータを記憶することができる。すなわち、本実施形態におけるメモリセルトランジスタＭＴは、４ビットのデータを記憶するＱＬＣ（quad level cell）である。ＱＬＣ（quad level cell）のメモリセルトランジスタが記憶する４ビットデータを、下位ビットから順に下位（Ｌｏｗｅｒ）ビット、中位（Ｍｉｄｄｌｅ）ビット、上位（Ｕｐｐｅｒ）ビット、及びトップ（Ｔｏｐ）ビットと呼ぶ。また、同一のセルユニットＣＵに含まれるメモリセルトランジスタＭＴの記憶する下位ビットの集合を“下位ページ”と呼び、中位ビットの集合を“中位ページ”と呼び、上位ビットの集合を“上位ページ”と呼び、トップビットの集合を“トップページ”と呼ぶ。
【0048】
なお、以上で説明したメモリセルアレイ１７の回路構成はあくまで一例であり、これに限定されない。例えば、各ブロックＢＬＫが含むストリングユニットＳＵの個数は、任意の個数に設計され得る。各ＮＡＮＤストリングＮＳが含むメモリセルトランジスタＭＴ並びに選択トランジスタＳＴ１及びＳＴ２の各々の個数は、それぞれ任意の個数に設計され得る。
【0049】
また、メモリセルアレイ１７の回路構成は、チップ１０－０～１０－Ｎ毎に異なっていてもよい。具体的には、例えば、チップ１０－０～１０－Ｎの各々のブロックＢＬＫの個数、ストリングユニットＳＵの個数、ワード線ＷＬの本数、ビット線ＢＬの本数等は、チップ１０－０～１０－ＮのデバイスＩＤに応じて互いに異なっている場合がある。
【0050】
１．１．５ メモリセルトランジスタの閾値電圧分布
次に、メモリセルトランジスタＭＴの閾値電圧分布について、図４を用いて説明する。図４には、メモリセルアレイ１７内の複数のメモリセルトランジスタＭＴについて、取り得るデータ、閾値電圧分布、及び読出し処理時に用いる電圧等が示される。
次に、メモリセルトランジスタＭＴの閾値電圧分布について、図４を用いて説明する。図４には、メモリセルアレイ１７内の複数のメモリセルトランジスタＭＴについて、取り得るデータ、閾値電圧分布、及び読出し処理時に用いる電圧等が示される。
【0051】
図４に示すように、メモリセルトランジスタＭＴが４ビットのデータを記憶する場合、その閾値電圧の分布は１６個に分けられる。この１６個の閾値電圧分布を、閾値電圧が低いものから順に“Ｓ０”状態（ステート）、“Ｓ１”状態、“Ｓ２”状態、“Ｓ３”状態、“Ｓ４”状態、“Ｓ５”状態、“Ｓ６”状態、“Ｓ７”状態、“Ｓ８”状態、“Ｓ９”状態、“Ｓ１０”状態、“Ｓ１１”状態、“Ｓ１２”状態、“Ｓ１３”状態、“Ｓ１４”状態、及び“Ｓ１５”状態と呼ぶ。
【0052】
また、図４に示す電圧ＶＳ１、ＶＳ２、ＶＳ３、ＶＳ４、ＶＳ５、ＶＳ６、ＶＳ７、ＶＳ８、ＶＳ９、ＶＳ１０、ＶＳ１１、ＶＳ１２、ＶＳ１３、ＶＳ１４、及びＶＳ１５はそれぞれ、読出し処理の際に隣り合う２つの状態を区別するために用いられる。電圧ＶＲＥＡＤは、読出し処理時において非選択ワード線に印加される電圧である。メモリセルトランジスタＭＴは、ゲートに電圧ＶＲＥＡＤが印加されると記憶するデータに依らずにオン状態になる。これらの電圧値の関係は、ＶＳ１＜ＶＳ２＜ＶＳ３＜ＶＳ４＜ＶＳ５＜ＶＳ６＜ＶＳ７＜ＶＳ８＜ＶＳ９＜ＶＳ１０＜ＶＳ１１＜ＶＳ１２＜ＶＳ１３＜ＶＳ１４＜ＶＳ１５＜ＶＲＥＡＤである。
【0053】
上述した閾値電圧分布のうち“Ｓ０”状態は、メモリセルトランジスタＭＴの消去状態に相当する。“Ｓ０”状態における閾値電圧は、電圧ＶＳ１未満である。“Ｓ１”状態における閾値電圧は、電圧ＶＳ１以上且つ電圧ＶＳ２未満である。“Ｓ２”状態における閾値電圧は、電圧ＶＳ２以上且つ電圧ＶＳ３未満である。“Ｓ３”状態における閾値電圧は、電圧ＶＳ３以上且つ電圧ＶＳ４未満である。“Ｓ４”状態における閾値電圧は、電圧ＶＳ４以上且つ電圧ＶＳ５未満である。“Ｓ５”状態における閾値電圧は、電圧ＶＳ５以上且つ電圧ＶＳ６未満である。“Ｓ６”状態における閾値電圧は、電圧ＶＳ６以上且つ電圧ＶＳ７未満である。“Ｓ７”状態における閾値電圧は、電圧ＶＳ７以上且つ電圧ＶＳ８未満である。“Ｓ８”状態における閾値電圧は、電圧ＶＳ８以上且つ電圧ＶＳ９未満である。“Ｓ９”状態における閾値電圧は、電圧ＶＳ９以上且つ電圧ＶＳ１０未満である。“Ｓ１０”状態における閾値電圧は、電圧ＶＳ１０以上且つ電圧ＶＳ１１未満である。“Ｓ１１”状態における閾値電圧は、電圧ＶＳ１１以上且つ電圧ＶＳ１２未満である。“Ｓ１２”状態における閾値電圧は、電圧ＶＳ１２以上且つ電圧ＶＳ１３未満である。“Ｓ１３”状態における閾値電圧は、電圧ＶＳ１３以上且つＶＳ１４未満である。“Ｓ１４”状態における閾値電圧は、電圧ＶＳ１４以上且つＶＳ１５未満である。“Ｓ１５”状態における閾値電圧は、電圧ＶＳ１５以上且つ電圧ＶＲＥＡＤ未満である。
【0054】
上述した１６個の閾値電圧分布は、下位ビット、中位ビット、上位ビット、及びトップビットを含む４ビット（４ページ）データを書き込むことで形成される。そして１６個の閾値電圧分布が、それぞれ異なる４ビットのデータに対応する。本実施形態では、各状態に含まれるメモリセルトランジスタＭＴに対して、“トップビット／上位ビット／中位ビット／下位ビット”に以下に示すようにデータを割り付ける。
【0055】
“Ｓ０”状態に含まれるメモリセルトランジスタＭＴは、“１１１１”データを記憶する。“Ｓ１”状態に含まれるメモリセルトランジスタＭＴは、“１１１０”データを記憶する。“Ｓ２”状態に含まれるメモリセルトランジスタＭＴは、“１０１０”データを記憶する。“Ｓ３”状態に含まれるメモリセルトランジスタＭＴは、“１０００”データを記憶する。“Ｓ４”状態に含まれるメモリセルトランジスタＭＴは、“１００１”データを記憶する。“Ｓ５”状態に含まれるメモリセルトランジスタＭＴは、“０００１”データを記憶する。“Ｓ６”状態に含まれるメモリセルトランジスタＭＴは、“００００”データを記憶する。“Ｓ７”状態に含まれるメモリセルトランジスタＭＴは、“００１０”データを記憶する。“Ｓ８”状態に含まれるメモリセルトランジスタＭＴは、“０１１０”データを記憶する。“Ｓ９”状態に含まれるメモリセルトランジスタＭＴは、“０１００”データを記憶する。“Ｓ１０”状態に含まれるメモリセルトランジスタＭＴは、“１１００”データを記憶する。“Ｓ１１”状態に含まれるメモリセルトランジスタＭＴは、“１１０１”データを記憶する。“Ｓ１２”状態に含まれるメモリセルトランジスタＭＴは、“０１０１”データを記憶する。“Ｓ１３”状態に含まれるメモリセルトランジスタＭＴは、“０１１１”データを記憶する。“Ｓ１４”状態に含まれるメモリセルトランジスタＭＴは、“００１１”データを記憶する。“Ｓ１５”状態に含まれるメモリセルトランジスタＭＴは、“１０１１”データを記憶する。
【0056】
下位ページ読出しは、“Ｓ０”状態と“Ｓ１”状態とを区別する電圧ＶＳ１、“Ｓ３”状態と“Ｓ４”状態とを区別する電圧ＶＳ４、“Ｓ５”状態と“Ｓ６”状態とを区別する電圧ＶＳ６、及び“Ｓ１０”状態と“Ｓ１１”状態とを区別する電圧ＶＳ１１、を読出し電圧として用いる。電圧ＶＳ１、ＶＳ４、ＶＳ６、及びＶＳ１１を用いた読出し処理を、それぞれ読出し処理１Ｒ、４Ｒ、６Ｒ、及び１１Ｒと呼ぶ。
【0057】
中位ページ読出しは、“Ｓ２”状態と“Ｓ３”状態とを区別する電圧ＶＳ３、“Ｓ６”状態と“Ｓ７”状態とを区別する電圧ＶＳ７、“Ｓ８”状態と“Ｓ９”状態とを区別する電圧ＶＳ９、及び“Ｓ１２”状態と“Ｓ１３”状態とを区別する電圧ＶＳ１３、を読出し電圧として用いる。電圧ＶＳ３、ＶＳ７、ＶＳ９、及びＶＳ１３を用いた読出し処理を、それぞれ読出し処理３Ｒ、７Ｒ、９Ｒ、及び１３Ｒと呼ぶ。
【0058】
上位ページ読出しは、“Ｓ１”状態と“Ｓ２”状態とを区別する電圧ＶＳ２、“Ｓ７”状態と“Ｓ８”状態とを区別する電圧ＶＳ８、及び“Ｓ１３”状態と“Ｓ１４”状態とを区別する電圧ＶＳ１４を読出し電圧として用いる。電圧ＶＳ２、ＶＳ８、及びＶＳ１４を用いた読出し処理を、それぞれ読出し処理２Ｒ、８Ｒ、及び１４Ｒと呼ぶ。
【0059】
トップページ読出しは、“Ｓ４”状態と“Ｓ５”状態とを区別する電圧ＶＳ５、“Ｓ９”状態と“Ｓ１０”状態とを区別する電圧ＶＳ１０、“Ｓ１１”状態と“Ｓ１２”状態とを区別する電圧ＶＳ１２、及び“Ｓ１４”状態と“Ｓ１５”状態とを区別する電圧ＶＳ１５、を読出し電圧として用いる。電圧ＶＳ５、ＶＳ１０、ＶＳ１２、及びＶＳ１５を用いた読出し処理を、それぞれ読出し処理５Ｒ、１０Ｒ、１２Ｒ、及び１５Ｒと呼ぶ。
【0060】
なお、上述のデータ割り付けは一例であり、他のデータ割り付けが適用されてもよい。
【0061】
１．１．６ パトロール管理情報
次に、第１実施形態に係るパトロール管理情報の構成について説明する。図５は、第１実施形態に係るパトロール管理情報の構成の一例を説明するための概念図である。図６及び図７は、第１実施形態に係るパトロール管理情報の詳細を説明するための概念図である。図６では、パトロール管理情報に含まれる物理アドレスの一例が示される。図７（Ａ）、図７（Ｂ）、図７（Ｃ）、及び図７（Ｄ）ではそれぞれ、パトロール管理情報に含まれる優先度、種別、周期、及び管理フラグの一例が示される。
次に、第１実施形態に係るパトロール管理情報の構成について説明する。図５は、第１実施形態に係るパトロール管理情報の構成の一例を説明するための概念図である。図６及び図７は、第１実施形態に係るパトロール管理情報の詳細を説明するための概念図である。図６では、パトロール管理情報に含まれる物理アドレスの一例が示される。図７（Ａ）、図７（Ｂ）、図７（Ｃ）、及び図７（Ｄ）ではそれぞれ、パトロール管理情報に含まれる優先度、種別、周期、及び管理フラグの一例が示される。
【0062】
【0063】
図５に示すように、パトロール管理情報２１は、互いに異なる優先度に対応づけられた複数のキューを有し得る。図５の例では、或る優先度に対応するキューには、当該或る優先度に対応づけられた複数のパトロール指定ユニットＰＵが実行順に並ぶ。具体的には、複数のパトロール指定ユニットＰＵ００、ＰＵ０１、ＰＵ０２、…、ＰＵ０ｘの組、ＰＵ１０、ＰＵ１１、ＰＵ１２、…、ＰＵ１ｘの組、及びＰＵ２０、ＰＵ２１、ＰＵ２２、…、ＰＵ２ｘの組はそれぞれ、３つの互いに異なる優先度に対応づけられたキューによって管理される。
【0064】
複数のパトロールユニットＰＵの各々は、パトロール処理の実行単位であり、例えば、＜物理アドレス＞、＜優先度＞、＜種別＞、＜周期＞、及び＜管理フラグ＞の情報を含む。
【0065】
まず、パトロールユニットＰＵ内の物理アドレスＡＤＤについて、図６を参照して説明する。物理アドレスＡＤＤは、当該パトロールユニットＰＵに対応するパトロール処理の対象となるＮＡＮＤフラッシュメモリ１０内の記憶領域を指定する。
【0066】
図６に示すように、物理アドレスＡＤＤは、パトロール対象の物理アドレスの範囲と、当該範囲内においてパトロール対象となる要素と、を指定する。より具体的には、物理アドレスＡＤＤは、ＮＡＮＤフラッシュメモリ１０内のチップＣｈｉｐ、ブロックＢＬＫ、ワード線ＷＬ、ストリングユニットＳＵ、及びページＰを範囲として指定する。例えば、全てのチップＣｈｉｐ内の全てのブロックＢＬＫにおける、全てのワード線ＷＬ及び全てのストリングユニットＳＵに対応するメモリセルトランジスタＭＴの全てのページＰを指定する場合における物理アドレスＡＤＤは、＜ａｌｌＣｈｉｐ－ａｌｌＢＬＫ－ａｌｌＷＬ－ａｌｌＳＵ－ａｌｌＰ＞となる。また、例えば、チップＣｈｉｐＸｃ内のブロックＢＬＫＸｂにおける、ワード線ＷＬＸｗ及びストリングユニットＳＵＸｓに対応するメモリセルトランジスタＭＴのページＰＸｐを指定する場合における物理アドレスＡＤＤは、＜ＣｈｉｐＸｃ－ＢＬＫＸｂ－ＷＬＸｗ－ＳＵＸｓ－ＰＸｐ＞となる（Ｘｃは０以上Ｎ以下の整数、Ｘｂは０以上ｎ以下の整数、Ｘｗは０以上７以下の整数、Ｘｓは０以上３以下の整数、Ｘｐは０以上３以下の整数）。なお、図６では、Ｘｐは、“０”の場合に下位ページ、“１”の場合に中位ページ、“２”の場合に上位ページ、“３”の場合にトップページである場合が一例として示される。
【0067】
次に、パトロール指定ユニットＰＵ内の優先度Ｐｒについて、図７（Ａ）を参照して説明する。優先度Ｐｒは、メモリコントローラ３０内で実行される予定のパトロール処理以外の処理に対する、パトロール処理の優先順位を指定する。
【0068】
図７（Ａ）に示すように、優先度Ｐｒが＜Ｐｒ０＞の場合、当該パトロール指定ユニットＰＵに対応するパトロール処理が最優先で実行されることを示す。優先度Ｐｒが＜Ｐｒ１＞の場合、対応するパトロール処理の優先順位をホスト読出し処理の次に高く設定し、当該パトロール処理がホスト読出し処理の次に優先して実行されることを示す。優先度Ｐｒが＜Ｐｒ２＞の場合、対応するパトロール処理の優先順位を他の全ての処理に対して低く設定し、当該パトロール処理が最も後回しで実行されることを示す。優先度Ｐｒが＜Ｐｒ３＞の場合、ホスト機器２からの要求（ホストコマンド）を所定数処理した後に対応するパトロール処理が実行されることを示す。
【0069】
次に、パトロール指定ユニットＰＵ内の種別Ｗについて、図７（Ｂ）を参照して説明する。種別Ｗは、当該パトロール指定ユニットＰＵに対応するパトロール処理の種別を指定する。
【0070】
図７（Ｂ）に示すように、種別Ｗが＜ＷＣｈｅｃｋ＞の場合、当該パトロール指定ユニットＰＵに対応するパトロール処理に点検用パトロール処理が適用されることを示す。種別Ｗが＜ＷＵｐｄａｔｅ＞の場合、当該パトロール処理に更新用パトロール処理が適用されることを示す。
【0071】
次に、パトロール指定ユニットＰＵ内の周期Ｐｅについて、図７（Ｃ）を参照して説明する。周期Ｐｅは、当該パトロール指定ユニットＰＵに対応するパトロール処理がパトロール管理情報２１に設定される頻度を示す。
【0072】
図７（Ｃ）に示すように、周期Ｐｅが＜Ｐｅ１２Ｈ＞、＜Ｐｅ１Ｄ＞、＜Ｐｅ２Ｄ＞、＜Ｐｅ４Ｄ＞、及び＜Ｐｅ８Ｄ＞、の場合、当該パトロール指定ユニットＰＵに対応するパトロール処理がそれぞれ１２時間毎、１日毎、２日毎、４日毎、及び８日毎に実行されることを示す。このように、周期Ｐｅが設定されたパトロール指定ユニットＰＵは、対応するパトロール処理が実行された後、当該パトロール指定ユニットＰＵが実行された時点から周期Ｐｅだけ時系列的に後の位置に、新たなパトロール指定ユニットＰＵとして再設定される。
【0073】
なお、図７（Ｃ）では図示が省略されているが、周期Ｐｅは、＜Ｐｅ２Ｄ＞、＜Ｐｅ４Ｄ＞、及び＜Ｐｅ８Ｄ＞が設定される場合、対応するパトロール処理が当該周期Ｐｅの何日目に実行されるか、を更に指定する情報を含んでもよい。具体的には、例えば、周期Ｐｅがそれぞれ＜Ｐｅ４Ｄ－１＞、＜Ｐｅ４Ｄ－２＞、＜Ｐｅ４Ｄ－３＞、及び＜Ｐｅ４Ｄ－０＞の場合、対応するパトロール処理はそれぞれ、４日周期の１日目、２日目、３日目、及び４日目に実行されるように設定され得る。
【0074】
次に、パトロール指定ユニットＰＵ内の管理フラグＦについて、図７（Ｄ）を参照して説明する。管理フラグＦは、当該パトロール指定ユニットＰＵに対応するパトロール処理に特別に付与されるフラグを示す。
【0075】
図７（Ｄ）に示すように、管理フラグＦが＜ＦＲｅｓｅｔ＞の場合、当該パトロール指定ユニットＰＵに対応するパトロール処理に付与されているフラグがリセット状態である（フラグが付与されていない）ことを示す。また、管理フラグＦが＜ＦＰａｔｒｏｌ＞の場合、当該パトロール指定ユニットＰＵに対応するパトロール処理を強制的に実行することを示す。
【0076】
以上のようなパトロール管理情報２１によって、メモリコントローラ３０は、ＮＡＮＤフラッシュメモリ１０に対して実行するパトロール処理のスケジュールを管理することができる。
【0077】
なお、図５の例では、複数のパトロール指定ユニットＰＵが優先度毎に異なるキューによって管理される場合について示したが、これに限られない。例えば、複数のパトロール指定ユニットＰＵは、１つのキューによってまとめて管理されてもよい。
【0078】
１．１．７ パトロール結果情報
次に、第１実施形態に係るパトロール結果情報の構成について説明する。図８は、第１実施形態に係るパトロール結果情報の構成の一例を説明するための概念図である。
次に、第１実施形態に係るパトロール結果情報の構成について説明する。図８は、第１実施形態に係るパトロール結果情報の構成の一例を説明するための概念図である。
【0079】
図８に示すように、パトロール結果情報２２は、ＮＡＮＤフラッシュメモリ１０内の全てのチップ１０－０～１０－Ｎの各々について、どのブロックＢＬＫに対してリフレッシュ処理を実施すべきかを示すリフレッシュフラグを記憶する。リフレッシュ処理は、ＮＡＮＤフラッシュメモリ１０内に書き込まれたデータを新たな物理アドレスに書き換える、又は当該データが書き込まれた物理アドレスに上書きすることにより、データに含まれるエラービット数を低減させる処理である。
【0080】
図８の例では、チップ１０－０のブロックＢＬＫ０のリフレッシュフラグが“Ｔｒｕｅ”であり、リフレッシュ処理を実行すべきである旨が記憶される。また、チップ１０－０のブロックＢＬＫ０以外の全てのブロックＢＬＫのリフレッシュフラグが“Ｆａｌｓｅ”であり、リフレッシュ処理を実行しなくてもよい旨が記憶される。
【0081】
例えば、パトロール処理の結果、パトロール対象から読み出されるデータに含まれるエラービット数が閾値より多いことが判明した場合、パトロール結果情報２２内の当該パトロール対象を含むブロックＢＬＫに対応するリフレッシュフラグに“Ｔｒｕｅ”が記憶される。したがって、メモリコントローラ３０は、パトロール結果情報２２を参照することにより、リフレッシュ処理が必要であるか否かを把握することができる。
【0082】
１．１．８ パトロール進捗情報
次に、第１実施形態に係るパトロール進捗情報の構成について説明する。図９は、第１実施形態に係るパトロール進捗情報の構成の一例を説明するための概念図である。
次に、第１実施形態に係るパトロール進捗情報の構成について説明する。図９は、第１実施形態に係るパトロール進捗情報の構成の一例を説明するための概念図である。
【0083】
図９に示すように、パトロール進捗情報２３は、例えば、パトロール管理情報２１に従ってパトロール処理を進めていく際、ホストコマンド等、他の処理との優先度により、処理できなかったパトロール指定ユニットＰＵを記憶したものである。上述の通り、パトロール指定ユニットＰＵには、状況に応じて異なる優先度Ｐｒが設定される。このため、優先度Ｐｒが最優先に設定されていない（＜Ｐｒ０＞でない）場合、当該パトロール指定ユニットＰＵは、ホスト読出し処理等の他の処理によって実行が妨げられる場合がある。メモリコントローラ３０は、パトロール進捗情報２３を参照することにより、こうしたパトロール処理の進捗の遅れを把握することができる。
【0084】
また、パトロール進捗情報２３は、上述したように、処理できなかったパトロール指定ユニットＰＵを記憶するだけでなく、キュー毎に、処理できなかったパトロール指定ユニットＰＵの数を記憶してもよい。これにより、メモリコントローラ３０は、キュー毎にどの程度パトロール処理が遅れているかを、容易に把握することができる。
【0085】
１．２ 動作
次に、第１実施形態に係る情報処理システムにおける動作について説明する。
次に、第１実施形態に係る情報処理システムにおける動作について説明する。
【0086】
１．２．１ パトロール管理情報設定動作のフローチャート
まず、第１実施形態に係る情報処理システムにおけるパトロール管理情報設定動作について説明する。
まず、第１実施形態に係る情報処理システムにおけるパトロール管理情報設定動作について説明する。
【0087】
図１０は、第１実施形態に係る情報処理システムにおけるパトロール管理情報設定動作を示すフローチャートである。図１０では、ホスト機器２からの要求に基づくパトロール管理情報２１の設定動作のいくつかの態様が示される。
【0088】
なお、図１０のステップＳＴ３、ＳＴ５、ＳＴ７、ＳＴ９、ＳＴ１１、ＳＴ１３、及びＳＴ１５におけるメモリシステム３の処理はそれぞれ、ステップＳＴ２、ＳＴ４、ＳＴ６、ＳＴ８、ＳＴ１０、ＳＴ１２、及びＳＴ１４におけるホスト機器２からの要求に従って実行されることを意味するものであり、ステップＳＴ２、ＳＴ４、ＳＴ６、ＳＴ８、ＳＴ１０、ＳＴ１２、及びＳＴ１４におけるホスト機器２からの要求がこの順番に実行されることを意味するものではない。
【0089】
図１０に示すように、ステップＳＴ１において、メモリシステム３が起動される。メモリシステム３が起動すると、プロセッサ３１は、ＲＯＭに記憶されたプログラムをロードし（パワーオン読出し処理）、メモリコントローラ３０の制御を開始する。なお、パワーオン読出し処理の直後において、ＤＲＡＭ２０内には、パトロール管理情報２１が記憶されていなくてもよい。このため、メモリコントローラ３０は、パワーオン読出し処理の直後において、パトロール処理を実行するためのスケジュールを有していなくてもよい。
【0090】
ステップＳＴ２において、ホスト機器２は、パトロールモード登録要求“ＳｅｔＰａｔＣｏｍ”を発行し、メモリシステム３に送出する。パトロールモードは、ある物理アドレスの範囲（例えば、１ブロックＢＬＫの範囲）に対して設定される複数のパトロール処理の定型として定義される。パトロールモード登録要求“ＳｅｔＰａｔＣｏｍ”は、ホスト機器２によって予め定義されたパトロールモードをメモリシステム３に通知するためのコマンドである。
【0091】
ステップＳＴ３において、パトロールモード登録要求を受けると、メモリコントローラ３０は、パトロールモードを登録する。当該パトロールモードを使用することにより、メモリコントローラ３０は、より少ないコマンド数で複数のパトロール指定ユニットＰＵをパトロール管理情報２１に効率的に設定することが可能となる。
【0092】
ステップＳＴ４において、ホスト機器２は、ＮＡＮＤフラッシュメモリ１０内のデータが既に書き込まれている記憶領域（書込み済み領域）に対するパトロール管理情報設定要求“ＰａｔｒｏｌＳｅｔ”を発行し、メモリコントローラ３０に送出する。パトロール管理情報設定要求“ＰａｔｒｏｌＳｅｔ”は、パトロール管理情報２１に１又は複数のパトロール指定ユニットＰＵを設定する動作をメモリコントローラ３０に指示するコマンドである。ステップＳＴ４におけるパトロール管理情報設定要求“ＰａｔｒｏｌＳｅｔ”には、書込み済み領域を指定する物理アドレスＡＤＤが含まれる。
【0093】
ステップＳＴ５において、メモリコントローラ３０は、パトロール管理情報設定要求を受けると、書込み済領域に対して実行されるパトロール処理をパトロール管理情報２１に設定する。これにより、パトロール管理情報２１が初期化され、メモリコントローラ３０は、スケジュールに沿ったパトロール処理を実行可能となる。
【0094】
ステップＳＴ６において、ホスト機器２は、書込み要求“Ｗｒｉｔｅ”を発行し、メモリコントローラ３０に送出する。書込み要求“Ｗｒｉｔｅ”は、ＮＡＮＤフラッシュメモリ１０に書き込まれるデータと、当該データが書き込まれるＮＡＮＤフラッシュメモリ１０内の物理アドレス（書込み対象領域）ＡＤＤと、を含む。
【0095】
ステップＳＴ７において、メモリコントローラ３０は、書込み要求に基づき、ＮＡＮＤフラッシュメモリ１０にデータを書き込む。
【0096】
ステップＳＴ８において、ホスト機器２は、書込み対象領域に対するパトロール管理情報設定要求“ＰａｔｒｏｌＳｅｔ”を発行し、メモリコントローラ３０に送出する。ステップＳＴ８におけるパトロール管理情報設定要求“ＰａｔｒｏｌＳｅｔ”には、書込み対象領域と同じ記憶領域を指定する物理アドレスＡＤＤが含まれる。
【0097】
ステップＳＴ９において、メモリコントローラ３０は、パトロール管理情報設定要求を受けると、書込み対象領域に対して実行されるパトロール処理をパトロール管理情報２１に設定する。これにより、ステップＳＴ７の書込み処理によって新たに書き込まれたデータに対応するパトロール処理がパトロール管理情報２１に追加される。このように、メモリコントローラ３０は、書込み要求に付随して送出されるパトロール管理情報設定要求によって、メモリシステム３の起動後に新たに書込み済み領域となった記憶領域に対しても、パトロール処理のスケジュールを設定することができる。
【0098】
ステップＳＴ１０において、ホスト機器２は、書込み済み領域に対する新たなパトロール管理情報設定要求“ＰａｔｒｏｌＳｅｔ”を発行し、メモリコントローラ３０に送出する。
【0099】
ステップＳＴ１１において、メモリコントローラ３０は、当該新たなパトロール管理情報設定要求を受けると、書込み済領域に対して実行されるパトロール処理をパトロール管理情報２１に設定する。これにより、パトロール管理情報２１が当該新たなパトロール管理情報設定要求によって更新される。このように、メモリコントローラ３０は、最新のパトロール管理情報設定要求によって、実行するパトロール処理のスケジュールを更新することができる。
【0100】
ステップＳＴ１２において、ホスト機器２は、消去又は無効化要求を発行し、メモリコントローラ３０に送出する。消去又は無効化要求は、消去又は無効化の対象となるデータが記憶されているＮＡＮＤフラッシュメモリ１０内の物理アドレス（消去又は無効化対象領域）ＡＤＤを含む。
【0101】
ステップＳＴ１３において、メモリコントローラ３０は、消去又は無効化要求に基づき、ＮＡＮＤフラッシュメモリ１０のデータを消去又は無効化する。
【0102】
ステップＳＴ１４において、ホスト機器２は、消去又は無効化対象領域に対するパトロール管理情報削除要求“ＰａｔｒｏｌＵｎＳｅｔ”を発行し、メモリコントローラ３０に送出する。パトロール管理情報削除要求“ＰａｔｒｏｌＵｎＳｅｔ”は、パトロール管理情報２１から１又は複数のパトロール指定ユニットＰＵを削除する動作をメモリコントローラ３０に指示するコマンドである。パトロール管理情報削除要求“ＰａｔｒｏｌＵｎＳｅｔ”には、消去又は無効化対象領域を指定する物理アドレスＡＤＤが含まれる。
【0103】
ステップＳＴ１５において、メモリコントローラ３０は、パトロール管理情報削除要求を受けると、消去又は無効化対象領域に対するパトロール処理のスケジュールをパトロール管理情報２１から削除する。このように、メモリコントローラ３０は、パトロール管理情報削除要求によって、不要なパトロール処理のスケジュールを適宜削除し、必要なパトロール処理のみを選択的に実行することができる。
【0104】
以上により、パトロール管理情報設定動作が終了する。なお、図１０に示したステップＳＴ６～ＳＴ１５において示した書込み処理に伴うパトロール管理情報２１の追加、パトロール管理情報２１の変更、及び消去又は無効化処理に伴うパトロール管理情報２１の削除の処理は、メモリシステム３のシステム起動時の直後に限らず、システム動作中の任意のタイミングで順不同に実行される。これにより、メモリシステム３が起動している間にわたって、パトロール管理情報２１を最新の情報に保つことができる。
【0105】
１．２．２ パトロールモード登録動作
次に、第１実施形態に係る情報処理システムにおけるパトロールモード登録動作のいくつかの例について説明する。以下に示すように、メモリコントローラ３０は、ホスト機器２からのコマンドに基づき、物理アドレスＡＤＤ、優先度Ｐｒ、種別Ｗ、周期Ｐｅ、及び管理フラグＦを指定することにより、パトロール処理のスケジュールを設定することができる。
次に、第１実施形態に係る情報処理システムにおけるパトロールモード登録動作のいくつかの例について説明する。以下に示すように、メモリコントローラ３０は、ホスト機器２からのコマンドに基づき、物理アドレスＡＤＤ、優先度Ｐｒ、種別Ｗ、周期Ｐｅ、及び管理フラグＦを指定することにより、パトロール処理のスケジュールを設定することができる。
【0106】
１．２．２．１ 第１例（パトロールモードＡ）
まず、パトロールモードの第１例について説明する。第１例では、ブロックＢＬＫ１つ分の範囲内に、周期が等しくかつ実行日が互いに異なる４種類の点検用パトロール処理が網羅的に設定される。
まず、パトロールモードの第１例について説明する。第１例では、ブロックＢＬＫ１つ分の範囲内に、周期が等しくかつ実行日が互いに異なる４種類の点検用パトロール処理が網羅的に設定される。
【0107】
図１１は、第１実施形態に係る情報処理システムにおけるパトロールモードの第１例の登録動作を示すコマンドシーケンスである。図１２は、第１実施形態に係る情報処理システムにおいて登録されるパトロールモードの第１例を示す模式図である。図１１では、パトロールモードの第１例を登録するためのホスト機器２からのコマンドセットの具体例が示される。図１２は、図１１に示されるコマンドシーケンスに従って設定された４種類の点検用パトロール処理が４つのハッチングパターン（ａ）～（ｄ）によって視覚的に分類されて示される。
【0108】
図１１の１行目に示すように、ホスト機器２は、パトロールモード登録コマンド“ＳｅｔＰａｔＣｏｍ ＰａｔｒｏｌＭｏｄｅ－Ａ １６”を発行する。メモリコントローラ３０は、当該コマンド受けると、後続する１６個のコマンドの組によって表現される一群のパトロール処理がパトロールモードＡとして定義されると認識する。
【0109】
続いて、図１１の２～５行目に示すように、ホスト機器２は、４個のパトロール管理情報設定コマンド“ＰａｔｒｏｌＳｅｔ＜ａｌｌＷＬ－ＳＵ０－Ｐ０＞＜Ｐｒ１＞＜Ｐｅ４Ｄ－１＞＜ＷＣｈｅｃｋ＞”、“ＰａｔｒｏｌＳｅｔ＜ａｌｌＷＬ－ＳＵ１－Ｐ１＞＜Ｐｒ１＞＜Ｐｅ４Ｄ－１＞＜ＷＣｈｅｃｋ＞”、“ＰａｔｒｏｌＳｅｔ＜ａｌｌＷＬ－ＳＵ２－Ｐ２＞＜Ｐｒ１＞＜Ｐｅ４Ｄ－１＞＜ＷＣｈｅｃｋ＞”、及び“ＰａｔｒｏｌＳｅｔ＜ａｌｌＷＬ－ＳＵ３－Ｐ３＞＜Ｐｒ１＞＜Ｐｅ４Ｄ－１＞＜ＷＣｈｅｃｋ＞”を発行する。当該コマンドを受けると、メモリコントローラ３０は、パトロールモード登録対象のブロックＢＬＫの全てのワード線ＷＬに関するストリングユニットＳＵ０の下位ページ、ストリングユニットＳＵ１の中位ページ、ストリングユニットＳＵ２の上位ページ、及びストリングユニットＳＵ３のトップページを対象とし、４日周期の１日目に実行され、かつホスト読出し処理の次に高い優先度を有する点検用パトロール処理が、パトロールモードＡに含まれることを認識する。上述した図１１の２行目～５行目のコマンドは、図１２におけるハッチングパターン（ａ）に対応する。
【0110】
続いて、図１１の６～９行目に示すように、ホスト機器２は、４個のパトロール管理情報設定コマンド“ＰａｔｒｏｌＳｅｔ＜ａｌｌＷＬ－ＳＵ０－Ｐ１＞＜Ｐｒ１＞＜Ｐｅ４Ｄ－２＞＜ＷＣｈｅｃｋ＞”、“ＰａｔｒｏｌＳｅｔ＜ａｌｌＷＬ－ＳＵ１－Ｐ２＞＜Ｐｒ１＞＜Ｐｅ４Ｄ－２＞＜ＷＣｈｅｃｋ＞”、“ＰａｔｒｏｌＳｅｔ＜ａｌｌＷＬ－ＳＵ２－Ｐ３＞＜Ｐｒ１＞＜Ｐｅ４Ｄ－２＞＜ＷＣｈｅｃｋ＞”、及び“ＰａｔｒｏｌＳｅｔ＜ａｌｌＷＬ－ＳＵ３－Ｐ０＞＜Ｐｒ１＞＜Ｐｅ４Ｄ－２＞＜ＷＣｈｅｃｋ＞”を発行する。当該コマンドを受けると、メモリコントローラ３０は、パトロールモード登録対象のブロックＢＬＫの全てのワード線ＷＬに関するストリングユニットＳＵ０の中位ページ、ストリングユニットＳＵ１の上位ページ、ストリングユニットＳＵ２のトップページ、及びストリングユニットＳＵ３の下位ページを対象とし、４日周期の２日目に実行され、かつホスト読出し処理の次に高い優先度を有する点検用パトロール処理が、パトロールモードＡに含まれることを認識する。上述した図１１の６行目～９行目のコマンドは、図１２におけるハッチングパターン（ｂ）に対応する。
【0111】
続いて、図１１の１０～１３行目に示すように、ホスト機器２は、４個のパトロール管理情報設定コマンド“ＰａｔｒｏｌＳｅｔ＜ａｌｌＷＬ－ＳＵ０－Ｐ２＞＜Ｐｒ１＞＜Ｐｅ４Ｄ－３＞＜ＷＣｈｅｃｋ＞”、“ＰａｔｒｏｌＳｅｔ＜ａｌｌＷＬ－ＳＵ１－Ｐ３＞＜Ｐｒ１＞＜Ｐｅ４Ｄ－３＞＜ＷＣｈｅｃｋ＞”、“ＰａｔｒｏｌＳｅｔ＜ａｌｌＷＬ－ＳＵ２－Ｐ０＞＜Ｐｒ１＞＜Ｐｅ４Ｄ－３＞＜ＷＣｈｅｃｋ＞”、及び“ＰａｔｒｏｌＳｅｔ＜ａｌｌＷＬ－ＳＵ３－Ｐ１＞＜Ｐｒ１＞＜Ｐｅ４Ｄ－３＞＜ＷＣｈｅｃｋ＞”を発行する。当該コマンドを受けると、メモリコントローラ３０は、パトロールモード登録対象のブロックＢＬＫの全てのワード線ＷＬに関するストリングユニットＳＵ０の上位ページ、ストリングユニットＳＵ１のトップページ、ストリングユニットＳＵ２の下位ページ、及びストリングユニットＳＵ３の中位ページを対象とし、４日周期の３日目に実行され、かつホスト読出し処理の次に高い優先度を有する点検用パトロール処理が、パトロールモードＡに含まれることを認識する。上述した図１１の１０行目～１３行目のコマンドは、図１２におけるハッチングパターン（ｃ）に対応する。
【0112】
続いて、図１１の１４～１７行目に示すように、ホスト機器２は、４個のパトロール管理情報設定コマンド“ＰａｔｒｏｌＳｅｔ＜ａｌｌＷＬ－ＳＵ０－Ｐ３＞＜Ｐｒ１＞＜Ｐｅ４Ｄ－０＞＜ＷＣｈｅｃｋ＞”、“ＰａｔｒｏｌＳｅｔ＜ａｌｌＷＬ－ＳＵ１－Ｐ０＞＜Ｐｒ１＞＜Ｐｅ４Ｄ－０＞＜ＷＣｈｅｃｋ＞”、“ＰａｔｒｏｌＳｅｔ＜ａｌｌＷＬ－ＳＵ２－Ｐ１＞＜Ｐｒ１＞＜Ｐｅ４Ｄ－０＞＜ＷＣｈｅｃｋ＞”、及び“ＰａｔｒｏｌＳｅｔ＜ａｌｌＷＬ－ＳＵ３－Ｐ２＞＜Ｐｒ１＞＜Ｐｅ４Ｄ－０＞＜ＷＣｈｅｃｋ＞”を発行する。当該コマンドを受けると、メモリコントローラ３０は、パトロールモード登録対象のブロックＢＬＫの全てのワード線ＷＬに関するストリングユニットＳＵ０のトップページ、ストリングユニットＳＵ１の下位ページ、ストリングユニットＳＵ２の中位ページ、及びストリングユニットＳＵ３の上位ページを対象とし、４日周期の４日目に実行され、かつホスト読出し処理の次に高い優先度を有する点検用パトロール処理が、パトロールモードＡに含まれることを認識する。上述した図１１の１４行目～１７行目のコマンドは、図１２におけるハッチングパターン（ｄ）に対応する。
【0113】
以上により、メモリコントローラ３０は、図１２のようなパトロールモードの第１例を登録することができる。
【0114】
１．２．２．２ 第２例（パトロールモードＢ）
次に、パトロールモードの第２例について説明する。第２例では、ブロックＢＬＫ１つ分の範囲に、周期が等しくかつ実行日が互いに異なる４種類の点検用パトロール処理と、当該点検用パトロール処理よりも高い頻度で設定される更新用パトロール処理と、が点在するように設定される。
次に、パトロールモードの第２例について説明する。第２例では、ブロックＢＬＫ１つ分の範囲に、周期が等しくかつ実行日が互いに異なる４種類の点検用パトロール処理と、当該点検用パトロール処理よりも高い頻度で設定される更新用パトロール処理と、が点在するように設定される。
【0115】
図１３は、第１実施形態に係る情報処理システムにおけるパトロールモードの第２例の登録動作を示すコマンドシーケンスである。図１４は、第１実施形態に係る情報処理システムにおいて登録されるパトロールモードの第２例を示す模式図である。図１３では、パトロールモードの第２例を登録するためのホスト機器２からのコマンドセットの具体例が示される。図１４は、図１３に示されるコマンドシーケンスに従って設定された４種類の点検用パトロール処理、及び１種類の更新用パトロール処理が５つのハッチングパターン（ａ’）～（ｄ’）及び（ｅ）によって視覚的に分類されて示される。
【0116】
図１３の１行目に示すように、ホスト機器２は、パトロールモード登録コマンド“ＳｅｔＰａｔＣｏｍ ＰａｔｒｏｌＭｏｄｅ－Ｂ １２”を発行する。メモリコントローラ３０は、当該コマンド受けると、後続する１２個のコマンドの組によって表現される一群のパトロール処理がパトロールモードＢとして定義されると認識する。
【0117】
続いて、図１３の２行目及び３行目に示すように、ホスト機器２は、２個のパトロール管理情報設定コマンド“ＰａｔｒｏｌＳｅｔ＜ａｌｌＷＬ－ＳＵ０－Ｐ０＞＜Ｐｒ１＞＜Ｐｅ４Ｄ－１＞＜ＷＣｈｅｃｋ＞”、及び“ＰａｔｒｏｌＳｅｔ＜ａｌｌＷＬ－ＳＵ１－Ｐ１＞＜Ｐｒ１＞＜Ｐｅ４Ｄ－１＞＜ＷＣｈｅｃｋ＞”を発行する。当該コマンドを受けると、メモリコントローラ３０は、パトロールモード登録対象のブロックＢＬＫの全てのワード線ＷＬに関するストリングユニットＳＵ０の下位ページ、及びストリングユニットＳＵ１の中位ページを対象とし、４日周期の１日目に実行され、かつホスト読出し処理の次に高い優先度を有する点検用パトロール処理が、パトロールモードＢに含まれることを認識する。
【0118】
続いて、図１３の４～６行目に示すように、ホスト機器２は、３個のパトロール管理情報設定コマンド“ＰａｔｒｏｌＳｅｔ＜ａｌｌＷＬ－ＳＵ０－Ｐ１＞＜Ｐｒ１＞＜Ｐｅ４Ｄ－２＞＜ＷＣｈｅｃｋ＞”、“ＰａｔｒｏｌＳｅｔ＜ａｌｌＷＬ－ＳＵ２－Ｐ３＞＜Ｐｒ１＞＜Ｐｅ４Ｄ－２＞＜ＷＣｈｅｃｋ＞”、及び“ＰａｔｒｏｌＳｅｔ＜ａｌｌＷＬ－ＳＵ３－Ｐ０＞＜Ｐｒ１＞＜Ｐｅ４Ｄ－２＞＜ＷＣｈｅｃｋ＞”を発行する。当該コマンドを受けると、メモリコントローラ３０は、パトロールモード登録対象のブロックＢＬＫの全てのワード線ＷＬに関するストリングユニットＳＵ０の中位ページ、ストリングユニットＳＵ２のトップページ、及びストリングユニットＳＵ３の下位ページを対象とし、４日周期の２日目に実行され、かつホスト読出し処理の次に高い優先度を有する点検用パトロール処理が、パトロールモードＢに含まれることを認識する。
【0119】
続いて、図１３の７行目及び８行目に示すように、ホスト機器２は、２個のパトロール管理情報設定コマンド“ＰａｔｒｏｌＳｅｔ＜ａｌｌＷＬ－ＳＵ２－Ｐ０＞＜Ｐｒ１＞＜Ｐｅ４Ｄ－３＞＜ＷＣｈｅｃｋ＞”、及び“ＰａｔｒｏｌＳｅｔ＜ａｌｌＷＬ－ＳＵ３－Ｐ１＞＜Ｐｒ１＞＜Ｐｅ４Ｄ－３＞＜ＷＣｈｅｃｋ＞”を発行する。当該コマンドを受けると、メモリコントローラ３０は、パトロールモード登録対象のブロックＢＬＫの全てのワード線ＷＬに関するストリングユニットＳＵ２の下位ページ、及びストリングユニットＳＵ３の中位ページを対象とし、４日周期の３日目に実行され、かつホスト読出し処理の次に高い優先度を有する点検用パトロール処理が、パトロールモードＢに含まれることを認識する。
【0120】
続いて、図１３の９～１１行目に示すように、ホスト機器２は、３個のパトロール管理情報設定コマンド“ＰａｔｒｏｌＳｅｔ＜ａｌｌＷＬ－ＳＵ０－Ｐ３＞＜Ｐｒ１＞＜Ｐｅ４Ｄ－０＞＜ＷＣｈｅｃｋ＞”、“ＰａｔｒｏｌＳｅｔ＜ａｌｌＷＬ－ＳＵ１－Ｐ０＞＜Ｐｒ１＞＜Ｐｅ４Ｄ－０＞＜ＷＣｈｅｃｋ＞”、及び“ＰａｔｒｏｌＳｅｔ＜ａｌｌＷＬ－ＳＵ２－Ｐ１＞＜Ｐｒ１＞＜Ｐｅ４Ｄ－０＞＜ＷＣｈｅｃｋ＞”を発行する。当該コマンドを受けると、メモリコントローラ３０は、パトロールモード登録対象のブロックＢＬＫの全てのワード線ＷＬに関するストリングユニットＳＵ０のトップページ、ストリングユニットＳＵ１の下位ページ、及びストリングユニットＳＵ２の中位ページを対象とし、４日周期の４日目に実行され、かつホスト読出し処理の次に高い優先度を有する点検用パトロール処理が、パトロールモードＢに含まれることを認識する。
【0121】
続いて、図１３の１２行目に示すように、ホスト機器２は、１個のパトロール管理情報削除コマンド“ＰａｔｒｏｌＵｎＳｅｔ＜ＷＬｋ＋１－ａｌｌＳＵ－ａｌｌＰ＞＜ＷＣｈｅｃｋ＞”を発行する。当該コマンドを受けると、メモリコントローラ３０は、上述した図１３の２～１１行目において認識したスケジュールのうち、ワード線ＷＬｋ＋１に関するスケジュールが無効であることを認識する。以上により、メモリコントローラ３０は、図１４におけるハッチングパターン（ａ’）～（ｄ’）に対応するスケジュールを認識する。
【0122】
続いて、図１３の１３行目に示すように、ホスト機器２は、１個のパトロール管理情報設定コマンド“ＰａｔｒｏｌＳｅｔ＜ＷＬｋ－ＳＵ０－ａｌｌＰ＞＜Ｐｒ０＞＜Ｐｅ１Ｄ＞＜ＷＵｐｄａｔｅ＞”を発行する。当該コマンドを受けると、メモリコントローラ３０は、ワード線ＷＬｋ及びストリングユニットＳＵ０に対応する全てのページを対象とし、かつ最優先で毎日実行される更新用パトロール処理が、パトロールモードＢに含まれることを認識する。上述した図１３の１３行目のコマンドは、図１４におけるハッチングパターン（ｅ）に対応する。
【0123】
以上により、メモリコントローラ３０は、図１４のようなパトロールモードの第２例を登録することができる。
【0124】
１．２．２．３ 第３例：パトロールモードＣ
次に、パトロールモードの第３例について説明する。第３例では、ブロックＢＬＫ１つ分の範囲内に、周期が等しくかつ実行日が互いに異なる８種類の点検用パトロール処理が網羅的に設定される。
次に、パトロールモードの第３例について説明する。第３例では、ブロックＢＬＫ１つ分の範囲内に、周期が等しくかつ実行日が互いに異なる８種類の点検用パトロール処理が網羅的に設定される。
【0125】
図１５は、第１実施形態に係る情報処理システムにおけるパトロールモードの第３例の登録動作を示すコマンドシーケンスである。図１６は、第１実施形態に係る情報処理システムにおいて登録されるパトロールモードの第３例を示す模式図である。図１５では、パトロールモードの第３例を登録するためのホスト機器２からのコマンドの具体例が示される。図１６は、図１５に示されるコマンドシーケンスに従って設定された８種類の点検用パトロール処理が８つのハッチングパターン（ａ＿ｅ）～（ｄ＿ｅ）及び（ａ＿ｏ）～（ｄ＿ｏ）によって視覚的に分類されて示される。
【0126】
図１５の１行目に示すように、ホスト機器２は、パトロールモード登録コマンド“ＳｅｔＰａｔＣｏｍ ＰａｔｒｏｌＭｏｄｅ－Ｃ ３２”を発行する。メモリコントローラ３０は、当該コマンド受けると、後続する３２個のコマンドの組によって表現される一群のパトロール処理がパトロールモードＣとして定義されると認識する。
【0127】
続いて、図１５の２行目及び３行目に示すように、ホスト機器２は、４個のパトロール管理情報設定コマンド“ＰａｔｒｏｌＳｅｔ＜ｅｖｅｎＷＬ－ＳＵ０－Ｐ０＞＜Ｐｒ１＞＜Ｐｅ８Ｄ－１＞＜ＷＣｈｅｃｋ＞”、“ＰａｔｒｏｌＳｅｔ＜ｅｖｅｎＷＬ－ＳＵ１－Ｐ１＞＜Ｐｒ１＞＜Ｐｅ８Ｄ－１＞＜ＷＣｈｅｃｋ＞”、“ＰａｔｒｏｌＳｅｔ＜ｅｖｅｎＷＬ－ＳＵ２－Ｐ２＞＜Ｐｒ１＞＜Ｐｅ８Ｄ－１＞＜ＷＣｈｅｃｋ＞”、及び“ＰａｔｒｏｌＳｅｔ＜ｅｖｅｎＷＬ－ＳＵ３－Ｐ３＞＜Ｐｒ１＞＜Ｐｅ８Ｄ－１＞＜ＷＣｈｅｃｋ＞”を発行する。当該コマンドを受けると、メモリコントローラ３０は、パトロールモード登録対象のブロックＢＬＫの偶数ワード線ＷＬに関するストリングユニットＳＵ０の下位ページ、ストリングユニットＳＵ１の中位ページ、ストリングユニットＳＵ２の上位ページ、及びストリングユニットＳＵ３のトップページを対象とし、８日周期の１日目に実行され、かつホスト読出し処理の次に高い優先度を有する点検用パトロール処理が、パトロールモードＣに含まれることを認識する。上述した図１５の２行目及び３行目のコマンドは、図１６におけるハッチングパターン（ａ＿ｅ）に対応する。
【0128】
続いて、図１５の４行目及び５行目に示すように、ホスト機器２は、４個のパトロール管理情報設定コマンド“ＰａｔｒｏｌＳｅｔ＜ｅｖｅｎＷＬ－ＳＵ０－Ｐ１＞＜Ｐｒ１＞＜Ｐｅ８Ｄ－２＞＜ＷＣｈｅｃｋ＞”、“ＰａｔｒｏｌＳｅｔ＜ｅｖｅｎＷＬ－ＳＵ１－Ｐ２＞＜Ｐｒ１＞＜Ｐｅ８Ｄ－２＞＜ＷＣｈｅｃｋ＞”、“ＰａｔｒｏｌＳｅｔ＜ｅｖｅｎＷＬ－ＳＵ２－Ｐ３＞＜Ｐｒ１＞＜Ｐｅ８Ｄ－２＞＜ＷＣｈｅｃｋ＞”、及び“ＰａｔｒｏｌＳｅｔ＜ｅｖｅｎＷＬ－ＳＵ３－Ｐ０＞＜Ｐｒ１＞＜Ｐｅ８Ｄ－２＞＜ＷＣｈｅｃｋ＞”を発行する。当該コマンドを受けると、メモリコントローラ３０は、パトロールモード登録対象のブロックＢＬＫの偶数ワード線ＷＬに関するストリングユニットＳＵ０の中位ページ、ストリングユニットＳＵ１の上位ページ、ストリングユニットＳＵ２のトップページ、及びストリングユニットＳＵ３の下位ページを対象とし、８日周期の２日目に実行され、かつホスト読出し処理の次に高い優先度を有する点検用パトロール処理が、パトロールモードＣに含まれることを認識する。上述した図１５の４行目及び５行目のコマンドは、図１６におけるハッチングパターン（ｂ＿ｅ）に対応する。
【0129】
続いて、図１５の６行目及び７行目に示すように、ホスト機器２は、４個のパトロール管理情報設定コマンド“ＰａｔｒｏｌＳｅｔ＜ｅｖｅｎＷＬ－ＳＵ０－Ｐ２＞＜Ｐｒ１＞＜Ｐｅ８Ｄ－３＞＜ＷＣｈｅｃｋ＞”、“ＰａｔｒｏｌＳｅｔ＜ｅｖｅｎＷＬ－ＳＵ１－Ｐ３＞＜Ｐｒ１＞＜Ｐｅ８Ｄ－３＞＜ＷＣｈｅｃｋ＞”、“ＰａｔｒｏｌＳｅｔ＜ｅｖｅｎＷＬ－ＳＵ２－Ｐ０＞＜Ｐｒ１＞＜Ｐｅ８Ｄ－３＞＜ＷＣｈｅｃｋ＞”、及び“ＰａｔｒｏｌＳｅｔ＜ｅｖｅｎＷＬ－ＳＵ３－Ｐ１＞＜Ｐｒ１＞＜Ｐｅ８Ｄ－３＞＜ＷＣｈｅｃｋ＞”を発行する。当該コマンドを受けると、メモリコントローラ３０は、パトロールモード登録対象のブロックＢＬＫの偶数ワード線ＷＬに関するストリングユニットＳＵ０の上位ページ、ストリングユニットＳＵ１のトップページ、ストリングユニットＳＵ２の下位ページ、及びストリングユニットＳＵ３の中位ページを対象とし、８日周期の３日目に実行され、かつホスト読出し処理の次に高い優先度を有する点検用パトロール処理が、パトロールモードＣに含まれることを認識する。上述した図１５の６行目及び７行目のコマンドは、図１６におけるハッチングパターン（ｃ＿ｅ）に対応する。
【0130】
続いて、図１５の８行目及び９行目に示すように、ホスト機器２は、４個のパトロール管理情報設定コマンド“ＰａｔｒｏｌＳｅｔ＜ｅｖｅｎＷＬ－ＳＵ０－Ｐ３＞＜Ｐｒ１＞＜Ｐｅ８Ｄ－４＞＜ＷＣｈｅｃｋ＞”、“ＰａｔｒｏｌＳｅｔ＜ｅｖｅｎＷＬ－ＳＵ１－Ｐ０＞＜Ｐｒ１＞＜Ｐｅ８Ｄ－４＞＜ＷＣｈｅｃｋ＞”、“ＰａｔｒｏｌＳｅｔ＜ｅｖｅｎＷＬ－ＳＵ２－Ｐ１＞＜Ｐｒ１＞＜Ｐｅ８Ｄ－４＞＜ＷＣｈｅｃｋ＞”、及び“ＰａｔｒｏｌＳｅｔ＜ｅｖｅｎＷＬ－ＳＵ３－Ｐ２＞＜Ｐｒ１＞＜Ｐｅ８Ｄ－４＞＜ＷＣｈｅｃｋ＞”を発行する。当該コマンドを受けると、メモリコントローラ３０は、パトロールモード登録対象のブロックＢＬＫの偶数ワード線ＷＬに関するストリングユニットＳＵ０のトップページ、ストリングユニットＳＵ１の下位ページ、ストリングユニットＳＵ２の中位ページ、及びストリングユニットＳＵ３の上位ページを対象とし、８日周期の４日目に実行され、かつホスト読出し処理の次に高い優先度を有する点検用パトロール処理が、パトロールモードＣに含まれることを認識する。上述した図１５の８行目及び９行目のコマンドは、図１６におけるハッチングパターン（ｄ＿ｅ）に対応する。
【0131】
続いて、図１５の１０行目及び１１行目に示すように、ホスト機器２は、４個のパトロール管理情報設定コマンド“ＰａｔｒｏｌＳｅｔ＜ｏｄｄＷＬ－ＳＵ０－Ｐ０＞＜Ｐｒ１＞＜Ｐｅ８Ｄ－５＞＜ＷＣｈｅｃｋ＞”、“ＰａｔｒｏｌＳｅｔ＜ｏｄｄＷＬ－ＳＵ１－Ｐ１＞＜Ｐｒ１＞＜Ｐｅ８Ｄ－５＞＜ＷＣｈｅｃｋ＞”、“ＰａｔｒｏｌＳｅｔ＜ｏｄｄＷＬ－ＳＵ２－Ｐ２＞＜Ｐｒ１＞＜Ｐｅ８Ｄ－５＞＜ＷＣｈｅｃｋ＞”、及び“ＰａｔｒｏｌＳｅｔ＜ｏｄｄＷＬ－ＳＵ３－Ｐ３＞＜Ｐｒ１＞＜Ｐｅ８Ｄ－５＞＜ＷＣｈｅｃｋ＞”を発行する。当該コマンドを受けると、メモリコントローラ３０は、パトロールモード登録対象のブロックＢＬＫの奇数ワード線ＷＬに関するストリングユニットＳＵ０の下位ページ、ストリングユニットＳＵ１の中位ページ、ストリングユニットＳＵ２の上位ページ、及びストリングユニットＳＵ３のトップページを対象とし、８日周期の５日目に実行され、かつホスト読出し処理の次に高い優先度を有する点検用パトロール処理が、パトロールモードＣに含まれることを認識する。上述した図１５の１０行目及び１１行目のコマンドは、図１６におけるハッチングパターン（ａ＿ｏ）に対応する。
【0132】
続いて、図１５の１２行目及び１３行目に示すように、ホスト機器２は、４個のパトロール管理情報設定コマンド“ＰａｔｒｏｌＳｅｔ＜ｏｄｄＷＬ－ＳＵ０－Ｐ１＞＜Ｐｒ１＞＜Ｐｅ８Ｄ－６＞＜ＷＣｈｅｃｋ＞”、“ＰａｔｒｏｌＳｅｔ＜ｏｄｄＷＬ－ＳＵ１－Ｐ２＞＜Ｐｒ１＞＜Ｐｅ８Ｄ－６＞＜ＷＣｈｅｃｋ＞”、“ＰａｔｒｏｌＳｅｔ＜ｏｄｄＷＬ－ＳＵ２－Ｐ３＞＜Ｐｒ１＞＜Ｐｅ８Ｄ－６＞＜ＷＣｈｅｃｋ＞”、及び“ＰａｔｒｏｌＳｅｔ＜ｏｄｄＷＬ－ＳＵ３－Ｐ０＞＜Ｐｒ１＞＜Ｐｅ８Ｄ－６＞＜ＷＣｈｅｃｋ＞”を発行する。当該コマンドを受けると、メモリコントローラ３０は、パトロールモード登録対象のブロックＢＬＫの奇数ワード線ＷＬに関するストリングユニットＳＵ０の中位ページ、ストリングユニットＳＵ１の上位ページ、ストリングユニットＳＵ２のトップページ、及びストリングユニットＳＵ３の下位ページを対象とし、８日周期の６日目に実行され、かつホスト読出し処理の次に高い優先度を有する点検用パトロール処理が、パトロールモードＣに含まれることを認識する。上述した図１５の１２行目及び１３行目のコマンドは、図１６におけるハッチングパターン（ｂ＿ｏ）に対応する。
【0133】
続いて、図１５の１４行目及び１５行目に示すように、ホスト機器２は、４個のパトロール管理情報設定コマンド“ＰａｔｒｏｌＳｅｔ＜ｏｄｄＷＬ－ＳＵ０－Ｐ２＞＜Ｐｒ１＞＜Ｐｅ８Ｄ－７＞＜ＷＣｈｅｃｋ＞”、“ＰａｔｒｏｌＳｅｔ＜ｏｄｄＷＬ－ＳＵ１－Ｐ３＞＜Ｐｒ１＞＜Ｐｅ８Ｄ－７＞＜ＷＣｈｅｃｋ＞”、“ＰａｔｒｏｌＳｅｔ＜ｏｄｄＷＬ－ＳＵ２－Ｐ０＞＜Ｐｒ１＞＜Ｐｅ８Ｄ－７＞＜ＷＣｈｅｃｋ＞”、及び“ＰａｔｒｏｌＳｅｔ＜ｏｄｄＷＬ－ＳＵ３－Ｐ１＞＜Ｐｒ１＞＜Ｐｅ８Ｄ－７＞＜ＷＣｈｅｃｋ＞”を発行する。当該コマンドを受けると、メモリコントローラ３０は、パトロールモード登録対象のブロックＢＬＫの奇数ワード線ＷＬに関するストリングユニットＳＵ０の上位ページ、ストリングユニットＳＵ１のトップページ、ストリングユニットＳＵ２の下位ページ、及びストリングユニットＳＵ３の中位ページを対象とし、８日周期の７日目に実行され、かつホスト読出し処理の次に高い優先度を有する点検用パトロール処理が、パトロールモードＣに含まれることを認識する。上述した図１５の１４行目及び１５行目のコマンドは、図１６におけるハッチングパターン（ｃ＿ｏ）に対応する。
【0134】
続いて、図１５の１６行目及び１７行目に示すように、ホスト機器２は、４個のパトロール管理情報設定コマンド“ＰａｔｒｏｌＳｅｔ＜ｏｄｄＷＬ－ＳＵ０－Ｐ３＞＜Ｐｒ１＞＜Ｐｅ８Ｄ－０＞＜ＷＣｈｅｃｋ＞”、“ＰａｔｒｏｌＳｅｔ＜ｏｄｄＷＬ－ＳＵ１－Ｐ０＞＜Ｐｒ１＞＜Ｐｅ８Ｄ－０＞＜ＷＣｈｅｃｋ＞”、“ＰａｔｒｏｌＳｅｔ＜ｏｄｄＷＬ－ＳＵ２－Ｐ１＞＜Ｐｒ１＞＜Ｐｅ８Ｄ－０＞＜ＷＣｈｅｃｋ＞”、及び“ＰａｔｒｏｌＳｅｔ＜ｏｄｄＷＬ－ＳＵ３－Ｐ２＞＜Ｐｒ１＞＜Ｐｅ８Ｄ－０＞＜ＷＣｈｅｃｋ＞”を発行する。当該コマンドを受けると、メモリコントローラ３０は、パトロールモード登録対象のブロックＢＬＫの奇数ワード線ＷＬに関するストリングユニットＳＵ０のトップページ、ストリングユニットＳＵ１の下位ページ、ストリングユニットＳＵ２の中位ページ、及びストリングユニットＳＵ３の上位ページを対象とし、８日周期の８日目に実行され、かつホスト読出し処理の次に高い優先度を有する点検用パトロール処理が、パトロールモードＣに含まれることを認識する。上述した図１５の１６行目及び１７行目のコマンドは、図１６におけるハッチングパターン（ｄ＿ｏ）に対応する。
【0135】
以上により、メモリコントローラ３０は、図１６のようなパトロールモードの第３例を登録することができる。
【0136】
１．２．３ パトロール管理情報設定動作のコマンドシーケンス
次に、上述のように登録されたパトロールモードＡ～Ｃを用いて、パトロール管理情報２１を設定する動作の例について、図１７に示すコマンドシーケンスを用いて説明する。
次に、上述のように登録されたパトロールモードＡ～Ｃを用いて、パトロール管理情報２１を設定する動作の例について、図１７に示すコマンドシーケンスを用いて説明する。
【0137】
図１７の１行目に示すように、ホスト機器２は、２個のパトロール管理情報設定コマンド“ＰａｔｒｏｌＳｅｔ＜Ｃｈｉｐ０－ＢＬＫ０＞＜ＰａｔｒｏｌＭｏｄｅ－Ａ＞”及び“ＰａｔｒｏｌＳｅｔ＜Ｃｈｉｐ０－ＢＬＫｎ＞＜ＰａｔｒｏｌＭｏｄｅ－Ｃ＞”を発行する。当該コマンドを受けると、メモリコントローラ３０は、チップ１０－０のブロックＢＬＫ０及びＢＬＫｎに対して、それぞれパトロールモードＡ及びＣによって規定された一群のパトロール処理が実行されるように、パトロール管理情報２１を設定する。このように、ホスト機器２からのコマンドに基づき、メモリコントローラ３０は、異なるブロックＢＬＫに対して、実行頻度が異なるスケジュールでパトロール処理を実行することができる。このようなスケジュールが設定されるケースとしては、例えば、ブロックＢＬＫｎがブロックＢＬＫ０のコピー領域として使用されており、ブロックＢＬＫ０のデータが正しく読み出せる限り、ブロックＢＬＫｎに対してはパトロール処理の実行頻度を落としてもよい場合等が想定される。
【0138】
続いて、図１７の２行目に示すように、ホスト機器２は、書込み要求“Ｗｒｉｔｅ＜Ｃｈｉｐ０－ＢＬＫ１＞”、及びパトロール管理情報設定コマンド“ＰａｔｒｏｌＳｅｔ＜Ｃｈｉｐ０－ＢＬＫ１＞＜ＰａｔｒｏｌＭｏｄｅ－Ａ＞”を発行する。当該コマンドを受けると、メモリコントローラ３０は、チップ１０－０のブロックＢＬＫ１へデータを書き込むと共に、当該書込み対象領域に対してパトロールモードＡによって規定された一群のパトロール処理が実行されるように、パトロール管理情報２１を設定する。このように、予め登録したパトロールモードを使用することで、図１０のステップＳＴ６～ＳＴ９に示した一連の処理を、ホスト機器２とメモリシステム３との間の２個のコマンドによって実現することができる。
【0139】
続いて、図１７の３行目に示すように、ホスト機器２は、パトロール管理情報設定コマンド“ＰａｔｒｏｌＳｅｔ＜Ｃｈｉｐ０－ＢＬＫ１＞＜ＰａｔｒｏｌＭｏｄｅ－Ｂ＞”を発行する。当該コマンドを受けると、メモリコントローラ３０は、チップ１０－０のブロックＢＬＫ１に対して設定されていたパトロールモードをパトロールモードＡからパトロールモードＢに変更するように、パトロール管理情報２１を更新する。このように、予め登録したパトロールモードを使用することで、図１０のステップＳＴ１０及びＳＴ１１に示した一連の処理を、ホスト機器２とメモリシステム３との間の１個のコマンドによって実現することができる。
【0140】
続いて、図１７の４行目に示すように、ホスト機器２は、消去又は無効化要求 “Ｅｒａｓｅ＜Ｃｈｉｐ０－ＢＬＫ１＞”、及びパトロール管理情報削除コマンド“ＰａｔｒｏｌＵｎＳｅｔ＜Ｃｈｉｐ０－ＢＬＫ１＞＜ＰａｔｒｏｌＭｏｄｅ－Ｂ＞”を発行する。当該コマンドを受けると、メモリコントローラ３０は、チップ１０－０のブロックＢＬＫ１に書き込まれたデータを消去又は無効化すると共に、当該消去又は無効化対象領域に対して設定されているパトロールモードＢによって規定された一群のパトロール処理が削除されるように、パトロール管理情報２１を設定する。このように、予め登録したパトロールモードを使用することで、図１０のステップＳＴ１２～ＳＴ１５に示した一連の処理を、ホスト機器２とメモリシステム３との間の２個のコマンドによって実現することができる。
【0141】
１．２．４ パトロール処理を含む一連の動作
次に、第１実施形態に係る情報処理システムにおけるパトロール処理を含む一連の動作について説明する。
次に、第１実施形態に係る情報処理システムにおけるパトロール処理を含む一連の動作について説明する。
【0142】
１．２．４．１ フローチャート
図１８は、第１実施形態に係る情報処理システムにおけるパトロール処理を含む一連の動作を示すフローチャートである。図１８では、図１０等で説明したパトロール管理情報設定動作に基づいて実行されるパトロール処理を含む一連の動作のフローが示される。
図１８は、第１実施形態に係る情報処理システムにおけるパトロール処理を含む一連の動作を示すフローチャートである。図１８では、図１０等で説明したパトロール管理情報設定動作に基づいて実行されるパトロール処理を含む一連の動作のフローが示される。
【0143】
図１８に示すように、ステップＳＴ２１において、ホスト機器２は、パトロール管理情報設定要求（コマンドセット）を発行し、メモリシステム３に送出する。ステップＳＴ２２において、メモリシステム３は、パトロール管理情報設定要求を受けると、パトロール管理情報２１を設定する。ステップＳＴ２１及びＳＴ２２は、例えば、図１０におけるステップＳＴ２～ＳＴ１５に相当する。
【0144】
ステップＳＴ２３において、メモリコントローラ３０は、パトロール管理情報２１を参照し、実行すべきパトロール処理があるか否かを判定する。実行すべきパトロール処理がある場合（ステップＳＴ２３；ｙｅｓ）、処理はステップＳＴ２４に進み、実行すべきパトロール処理がない場合（ステップＳＴ２３；ｎｏ）、処理はステップＳＴ２３に戻る。このように、パトロール管理情報２１に設定されたパトロール指定ユニットＰＵの実行すべきタイミングまでパトロール処理の実行が保留され、実行すべきタイミングになると、処理がステップＳＴ２４に進む。
【0145】
ステップＳＴ２４において、メモリコントローラ３０は、実行すべきと判定されたパトロール処理が実行可能であるか否かを判定する。パトロール処理が実行可能な場合（ステップＳＴ２４；ｙｅｓ）、処理はステップＳＴ２６に進み、パトロール処理が実行可能でない場合（ステップＳＴ２４；ｎｏ）、処理はステップＳＴ２５に進む。処理がステップＳＴ２５に進む場合の例としては、例えば、パトロール処理を実行すべきタイミングにおいて、メモリコントローラ３０が、ホスト機器２から当該パトロール処理よりも優先度の高い処理（例えば、ホスト読出し処理）等の実行要求を受けた場合などが想定される。
【0146】
ステップＳＴ２５において、メモリコントローラ３０は、実行可能でないと判定されたパトロール処理に対応するパトロール指定ユニットＰＵの識別子をパトロール進捗情報２３に記憶する。これにより、当該パトロール処理が実行されるまで、パトロール進捗情報２３に、当該パトロール処理が遅延している旨が記憶される。ステップＳＴ２５の後、処理はステップＳＴ２６及びＳＴ２７を省略する。
【0147】
ステップＳＴ２６において、メモリシステム３は、実行可能と判定されたパトロール処理の種別に基づき、点検用パトロール処理又は更新用パトロール処理のいずれかを実行する。メモリコントローラ３０は、点検用パトロール処理又は更新用パトロール処理の結果を、パトロール結果情報２２に記憶する。点検用パトロール処理及び更新用パトロール処理の詳細については、後述する。
【0148】
ステップＳＴ２７において、メモリコントローラ３０は、パトロール管理情報２１を更新する。具体的には、例えば，実行したパトロール処理の周期に応じて、パトロール管理情報２１内の対応するパトロール指定ユニットＰＵを再設定する。
【0149】
ステップＳＴ２８において、ホスト機器２は、パトロール結果情報及びパトロール進捗情報の取得要求（コマンドセット）を発行する。
【0150】
ステップＳＴ２９において、メモリコントローラ３０は、パトロール結果情報２２及びパトロール進捗情報２３をホスト機器２に出力する。
【0151】
以上により、パトロール処理を含む一連の動作が終了する。
【0152】
１．２．４．２ 点検用パトロール処理
次に、第１実施形態に係る情報処理システムにおける点検用パトロール処理について説明する。図１９は、第１実施形態に係る情報処理システムにおける点検用パトロール処理を示すフローチャートである。
次に、第１実施形態に係る情報処理システムにおける点検用パトロール処理について説明する。図１９は、第１実施形態に係る情報処理システムにおける点検用パトロール処理を示すフローチャートである。
【0153】
図１９に示すように、ステップＳＴ３１において、メモリシステム３は、パトロール読出し処理を実行する。具体的には、メモリコントローラ３０は、読出しコマンドを発行し、ＮＡＮＤフラッシュメモリ１０に送出する。読出しコマンドには、例えば、パトロール対象のページを指定する物理アドレスＡＤＤと、当該パトロール読出し処理において印加される読出し電圧を指定するＤＡＣ（Digital to Analogue Convertor）値と、を含む。ＮＡＮＤフラッシュメモリ１０は、読出しコマンドを受けると、パトロール対象のページからデータを読み出し、メモリコントローラ３０に出力する。このように、点検用パトロール処理におけるパトロール読出し処理は、１ページをパトロール対象の単位として実行される。
【0154】
なお、読出しコマンドに含まれるＤＡＣ値は、例えば、読出し電圧の初期値からの変化量に対応する。メモリコントローラ３０は、ステップＳＴ３１より前に実行された更新用パトロール処理の結果に基づき、当該ＤＡＣ値を予め記憶する。これにより、メモリシステム３は、最新の更新用パトロール処理の結果に基づく読出し電圧を使用して、パトロール読出し処理を実行することができる。
【0155】
ステップＳＴ３２において、メモリコントローラ３０内のＥＣＣ回路３４は、パトロール読出し処理によってＮＡＮＤフラッシュメモリ１０から読み出されたデータに対してエラー訂正処理を実行する。
【0156】
ステップＳＴ３３において、メモリコントローラ３０は、エラー訂正処理が成功したか否かを判定する。エラー訂正処理に成功した場合（ステップＳＴ３３；ｙｅｓ）、処理はステップＳＴ３４に進み、エラー訂正処理に失敗した場合（ステップＳＴ３４；ｎｏ）、処理はステップＳＴ３５に進む。
【0157】
ステップＳＴ３４において、メモリコントローラ３０は、エラー訂正処理によって検出されたエラービット数は閾値Ｎ１以上であるか否かを判定する。エラービット数が閾値Ｎ１以上である場合（ステップＳＴ３４；ｙｅｓ）、処理はステップＳＴ３５に進み、エラービット数が閾値Ｎ１未満の場合（ステップＳＴ３４；ｎｏ）、点検用パトロール処理は終了する。
【0158】
ステップＳＴ３５において、メモリコントローラ３０は、パトロール結果情報２２におけるパトロール対象を含むブロックＢＬＫに対応するリフレッシュフラグを“Ｔｒｕｅ”に更新する。これにより、メモリコントローラ３０は、パトロール対象から読み出したデータに含まれるエラービット数が閾値Ｎ１以上であり、当該パトロール対象を含むブロックＢＬＫに対してリフレッシュ処理が必要であることを記憶できる。
【0159】
以上により、点検用パトロール処理が終了する。
【0160】
１．２．４．３ 更新用パトロール処理
次に、第１実施形態に係る情報処理システムにおける更新用パトロール処理について説明する。図２０は、第１実施形態に係る情報処理システムにおける更新用パトロール処理を示すフローチャートである。
次に、第１実施形態に係る情報処理システムにおける更新用パトロール処理について説明する。図２０は、第１実施形態に係る情報処理システムにおける更新用パトロール処理を示すフローチャートである。
【0161】
図２０に示すように、ステップＳＴ４１において、メモリシステム３は、パトロール読出し処理を実行する。パトロール読出し処理の概要については、図１９のステップＳＴ３１において説明したパトロール読出し処理と同等であるため、説明を省略する。
【0162】
ステップＳＴ４２において、メモリコントローラ３０は、パトロール対象の全てのページからデータを読み出したか否かを判定する。パトロール対象の全てのページからデータが読み出された場合（ステップＳＴ４２；ｙｅｓ）、処理はステップＳＴ４３に進み、パトロール対象のページのうち、データが読み出されていないページがある場合（ステップＳＴ４２；ｎｏ）、処理はステップＳＴ４１に戻る。
【0163】
更新用パトロール処理では、点検用パトロール処理と異なり、同一のセルユニットＣＵ内の１又は複数のページから読み出されたデータを使用して、後述する読出し電圧更新処理を実行する。例えば、図１３及び図１４に示したパトロールモードＢでは、更新用パトロール処理は、同一のセルユニットＣＵの４ページから読み出されるデータを全て使用して、読出し電圧更新処理を実行する。このため、メモリコントローラ３０は、読出し電圧更新処理に使用される所定のページ数の分だけ、ステップＳＴ４１を繰り返す。
【0164】
ステップＳＴ４３において、メモリコントローラ３０内のＥＣＣ回路３４は、ステップＳＴ４１において読み出されたデータに対してエラー訂正処理を実行する。これにより、メモリコントローラ３０は、パトロール読出し処理によって読み出されたデータの誤り訂正後データを取得する。
【0165】
ステップＳＴ４４において、メモリコントローラ３０は、エラー訂正処理が成功したか否かを判定する。全てのページに対するエラー訂正処理に成功した場合（ステップＳＴ４４；ｙｅｓ）、処理はステップＳＴ４５に進み、エラー訂正処理に失敗したページが少なくとも１つある場合（ステップＳＴ４５；ｎｏ）、処理はステップＳＴ４８に進む。
【0166】
ステップＳＴ４５において、メモリコントローラ３０は、読出し電圧更新処理を実行する。これにより、メモリコントローラ３０は、読出し電圧の更新値を算出し、当該算出した更新後の読出し電圧に対応するＤＡＣ値を記憶する。読出し電圧更新処理については、後述する。
【0167】
ステップＳＴ４６において、メモリコントローラ３０は、エラー訂正処理によって検出されたエラービット数は閾値Ｎ１以上であるか否かを判定する。エラービット数が閾値以上である場合（ステップＳＴ４６；ｙｅｓ）、処理はステップＳＴ４８に進み、エラービット数が閾値Ｎ１未満の場合（ステップＳＴ４６；ｎｏ）、処理はステップＳＴ４７に進む。
【0168】
ステップＳＴ４７において、メモリコントローラ３０は、ステップＳＴ４１において読み出されたデータと、ステップＳＴ４３において取得した誤り訂正後データと、に基づき、隣り合う状態間（例えば、“Ｅｒ”状態と“Ａ”状態との間の）の閾値電圧分布の重複の程度（エラービット数）が閾値Ｎ２以上であるか否かを判定する。隣り合う状態間の閾値電圧分布の重複の程度が閾値Ｎ２以上である場合（ステップＳＴ４７；ｙｅｓ）、処理はステップＳＴ４８に進み、閾値Ｎ２未満である場合（ステップＳＴ４７；ｎｏ）、更新用パトロール処理は終了する。
【0169】
ステップＳＴ４８において、メモリコントローラ３０は、パトロール結果情報２２におけるパトロール対象を含むブロックＢＬＫに対応するリフレッシュフラグを“Ｔｒｕｅ”に更新する。これにより、メモリコントローラ３０は、パトロール対象から読み出したデータに含まれるエラービット数が閾値Ｎ１以上である、又はパトロール対象における閾値電圧分布の拡がりの程度が閾値Ｎ２以上であり、当該パトロール対象を含むブロックＢＬＫに対してリフレッシュ処理が必要であることを記憶できる。
【0170】
以上により、更新用パトロール処理が終了する。
【0171】
なお、図２０の例では、パトロール対象の全てのページのデータに対するパトロール読出し処理を実行した後に、エラー訂正処理を実行する場合について説明したが、これに限られない。例えば、ＥＣＣ回路３４は、ＮＡＮＤフラッシュメモリ１０からページ単位でデータ読み出されるたびにエラー訂正処理を実行してもよい。
【0172】
図２１は、第１実施形態に係る情報処理システムにおける読出し電圧更新処理を示す模式図である。図２１では、一例として、“Ｓ０”状態及び“Ｓ１”状態に対応する２つの閾値電圧分布が示され、その重複の度合いによって読出し電圧ＶＳ１が更新される様子が示される。
【0173】
図２１（Ａ）では、読出し電圧ＶＳ１が“Ｓ０”状態及び“Ｓ１”状態に対応する２つの閾値電圧分布の交差する閾値電圧Ｖｏｐｔと等しい場合が示される。図２１（Ａ）の場合、“Ｓ１”状態を“Ｓ０”状態と誤って読み出されるメモリセル数Ｅ１０（図２１（Ａ）における領域（ａ）の面積に相当）と、“Ｓ０”状態を“Ｓ１”状態と誤って読み出されるメモリセル数Ｅ０１（図２１（Ａ）における領域（ｂ））とは、等しくなる。この場合、エラービット数Ｅ（メモリセル数Ｅ０１とメモリセル数Ｅ１０との和）は最小となることが期待されるため、メモリコントローラ３０は、読出し電圧ＶＳ１が更新不要であると判定する。
【0174】
図２１（Ｂ）では、読出し電圧ＶＳ１が“Ｓ０”状態及び“Ｓ１”状態に対応する２つの閾値電圧分布の交差する閾値電圧Ｖｏｐｔよりも高電圧側に位置する場合が示される。図２１（Ｂ）の場合、メモリセル数Ｅ１０は、メモリセル数Ｅ０１よりも多くなる。この場合、エラービット数Ｅは、図２１（Ａ）の場合のエラービット数Ｅよりも多くなり、好ましくない。このため、メモリコントローラ３０は、読出し電圧ＶＳ１を電圧Ｖｏｐｔに近づけるように、低電圧側にシフトさせる。
【0175】
図２１（Ｃ）では、読出し電圧ＶＳ１が“Ｓ０”状態及び“Ｓ１”状態に対応する２つの閾値電圧分布の交差する閾値電圧Ｖｏｐｔよりも低電圧側に位置する場合が示される。図２１（Ｃ）の場合、“メモリセル数Ｅ１０は、メモリセル数Ｅ０１よりも少なくなる。この場合、エラービット数Ｅは、図２１（Ａ）の場合のエラービット数Ｅよりも多くなり、好ましくない。このため、メモリコントローラ３０は、読出し電圧ＶＳ１を電圧Ｖｏｐｔに近づけるように、高電圧側にシフトさせる。
【0176】
なお、メモリセル数Ｅ０１とメモリセル数Ｅ１０との差の絶対値は、読出し電圧ＶＳ１が閾値電圧Ｖｏｐｔから離れるほど大きくなることが期待される。このため、メモリコントローラ３０は、読出し電圧ＶＳ１のシフト量を、領域（ａ）と領域（ｂ）との比の大きさに応じて決定する。これにより、閾値電圧分布の重複の度合いに応じて適切なシフト量を決定することができ、理想的な電圧Ｖｏｐｔに近づくように読出し電圧ＶＳ１を更新することができる。
【0177】
１．２．４．４ 更新用パトロール処理結果の点検用パトロール処理への反映
上述した更新用パトロール処理によって更新された読出し電圧は、後続して実行されるようにスケジュールされた点検用パトロール処理に適用される。
上述した更新用パトロール処理によって更新された読出し電圧は、後続して実行されるようにスケジュールされた点検用パトロール処理に適用される。
【0178】
図２２は、第１実施形態に係る情報処理システムにおける更新用パトロール処理と点検用パトロール処理との関係を示す模式図である。図２２では、一例として、パトロールモードＢにおける、更新用パトロール処理結果の点検用パトロール処理への反映例が示される。具体的には、図２２（Ａ）は、パトロールモードＢにおいて更新用パトロール処理及び点検用パトロール処理がそれぞれ適用される物理アドレスを示す。図２２（Ｂ）は、パトロールモードＢにおける更新用パトロール処理及び点検用パトロール処理の前後において読出し処理に適用される読出し電圧のパターンを示す。
【0179】
図２２（Ｂ）に示すように、４日周期の１日目において、点検用パトロール処理及び更新用パトロール処理がこの順に実行される。上述の通り、点検用パトロール処理は、読出し電圧を更新しない。このため、点検用パトロール処理の前後において、パトロール読出し処理に適用される読出し電圧のパターンは、“Ａ”のまま変化しない。このため、後続する更新用パトロール処理は、パターン“Ａ”の読出し電圧が適用される。そして、更新用パトロール処理によってパターン“Ａ”がパターン“Ｂ”に更新される。
【0180】
続いて、４日周期の２日目において、点検用パトロール処理及び更新用パトロール処理がこの順に実行される。４日周期の２日目において点検用パトロール処理が実行される物理アドレスは、１日目に更新用パトロール処理が実行された物理アドレスとは異なる。しかしながら、２日目における点検用パトロール処理では、パターン“Ｂ”の読出し電圧が適用され得る。また、２日目における更新用パトロール処理も同様に、パターン“Ｂ”の読出し電圧が適用される。そして、更新用パトロール処理によってパターン“Ａ”がパターン“Ｂ”に更新される。３日目以降も同様である。
【0181】
このように、更新用パトロール処理によって更新された読出し電圧のパターンは、更新用パトロール処理とは異なる物理アドレスにおいて実行される点検用パトロール処理にも適用される。これにより、閾値電圧分布の変動の傾向が同程度と見なせる範囲内において、エラービット数をより少なくすることが期待できる読出し電圧のパターンを共有することができ、リフレッシュ処理の発生頻度を低くすることができる。
【0182】
１．３ 本実施形態に係る効果
第１実施形態によれば、ホスト機器２は、パトロール管理情報設定要求を発行し、メモリシステム３に送出する。パトロール管理情報設定要求は、物理アドレスＡＤＤ、優先度Ｐｒ、種別Ｗ、及び周期Ｐｅの情報を含む。これにより、ホスト機器２は、メモリシステム３によって実行されるパトロール処理のスケジュールを、任意に設定することができる。このため、ホスト機器２によるパトロール処理の制御性を向上させることができる。
第１実施形態によれば、ホスト機器２は、パトロール管理情報設定要求を発行し、メモリシステム３に送出する。パトロール管理情報設定要求は、物理アドレスＡＤＤ、優先度Ｐｒ、種別Ｗ、及び周期Ｐｅの情報を含む。これにより、ホスト機器２は、メモリシステム３によって実行されるパトロール処理のスケジュールを、任意に設定することができる。このため、ホスト機器２によるパトロール処理の制御性を向上させることができる。
【0183】
具体的には、ホスト機器２は、パトロールモード登録要求“ＳｅｔＰａｔＣｏｍ”を発行し、メモリシステム３に送出する。これにより、ホスト機器２及びメモリシステム３は、ブロックＢＬＫ等の特定の範囲において、ワード線ＷＬやストリングユニットＳＵ、及びページＰといった個別の記憶領域に対して異なる周期、異なる優先度、異なる種別が指定された一群のパトロール処理の定型を共有することができる。これにより、ブロックＢＬＫ毎のパトロール処理の設定をパトロールモードで指定することができる。このため、複雑なスケジュールを少ないコマンド数で設定することができる。
【0184】
また、ホスト機器２は、パトロール管理情報削除要求を発行し、メモリシステム３に送出する。パトロール管理情報設定要求は、削除対象のパトロール処理に対応する物理アドレスＡＤＤを含む。これにより、ホスト機器２は、不要であると判定されたパトロール処理を実行しない旨を、メモリシステム３に指示することができる。このため、ホスト機器２によるパトロール処理の制御性を向上させることができる。
【0185】
また、ホスト機器２は、パトロール結果情報及びパトロール進捗情報取得要求を発行し、メモリシステム３に送出する。これにより、ホスト機器２は、パトロール処理の結果として、リフレッシュすべきブロックＢＬＫの情報や、遅延しているパトロール処理の情報等を適宜取得することができる。このため、ホスト機器２は、当該情報に基づき、リフレッシュ処理の実行要否や、パトロール処理の優先度Ｐｒ及び周期Ｐｅの変更要否について判定することができる。したがって、ホスト機器２の制御性を向上させることができる。
【0186】
１．４ 第１実施形態の変形例
第１実施形態は、上述の例に限られず、種々の変形が適用可能である。
第１実施形態は、上述の例に限られず、種々の変形が適用可能である。
【0187】
例えば、上述した第１実施形態では、パトロール管理情報２１に、パトロール処理のスケジュールがキュー構造で記憶される場合について説明したが、これに限られない。例えば、パトロール管理情報２１には、パトロール処理のスケジュールがテーブル形式で記憶されてもよい。以下の説明では、第１実施形態と同等の構成及び動作については説明を省略し、第１実施形態と異なる構成及び動作について主に説明する。
【0188】
【0189】
図２３に示すように、パトロール管理情報２１には、例えば、ブロックＢＬＫ毎に、パトロールモード、周期Ｐｅ、及び実行識別子が関連づけて記憶される。図２３の例では、なお、ブロックＢＬＫ０及びブロックＢＬＫｎには、４日周期で繰り返されるパトロールモードＡが設定されている。ブロックＢＬＫ１には、８日周期で繰り返されるパトロールモードＣが設定されている。また、ブロックＢＬＫ２には、いずれのパトロールモードも設定されていない。
【0190】
実行識別子は、パトロール処理の実行日に対応し、ブロックＢＬＫ内をいくつかの記憶領域（物理アドレスＡＤＤ）に分割した場合、当該分割された物理アドレス毎に割り当てられる。図２３の例では、ブロックＢＬＫ内が８つの物理アドレスＡＤＤ１～ＡＤＤ８に分割した場合が示される。このため、ブロックＢＬＫ０及びＢＬＫｎに対応する実行識別子として、４日周期の１日目にパトロール処理が実行される物理アドレスＡＤＤ１及びＡＤＤ５には、実行識別子“１”が割り当てられる。同様に、４日周期の２日目にパトロール処理が実行される物理アドレスＡＤＤ２及びＡＤＤ６には、実行識別子“２”が割り当てられる。４日周期の３日目にパトロール処理が実行される物理アドレスＡＤＤ３及びＡＤＤ７には、実行識別子“３”が割り当てられる。４日周期の４日目にパトロール処理が実行される物理アドレスＡＤＤ４及びＡＤＤ８には、実行識別子“０”が割り当てられる。このように、実行識別子は、パトロール処理の実行日の周期Ｐｅによる剰余と等しい値が割り当てられる。
【0191】
メモリコントローラ３０は、上述したようなパトロール管理情報２１内の実行識別子を網羅的に参照することを定期的に繰り返す、巡回動作を実行する。これにより、実行すべきパトロール処理の物理アドレスＡＤＤ及びパトロールモードを特定し、当該実行すべきパトロール処理を適切なタイミングで実行することができる。
【0192】
図２４は、第１実施形態の変形例に係る情報処理システムにおける巡回動作を示すフローチャートである。
【0193】
図２４に示すように、ステップＳＴ５１において、メモリコントローラ３０は、カウント値ｃｎｔをインクリメントする。カウント値は、巡回動作毎にインクリメントされる整数である。
【0194】
ステップＳＴ５２において、メモリコントローラ３０は、変数ｋを０に初期化する。
【0195】
ステップＳＴ５３において、メモリコントローラ３０は、パトロール管理情報２１を参照し、ブロックＢＬＫｋ内に、実行識別子が設定された物理アドレスＡＤＤがあるか否かを判定する。実行識別子が設定された物理アドレスＡＤＤがある場合（ステップＳＴ５３；ｙｅｓ）、処理はステップＳＴ５４に進み、実行識別子が設定された物理アドレスＡＤＤがない場合（ステップＳＴ５３；ｎｏ）、処理はステップＳＴ５６に進む。
【0196】
ステップＳＴ５４において、メモリコントローラ３０は、カウント値ｃｎｔの周期Ｐｅによる剰余（ｃｎｔ％Ｐｅ）と等しい実行識別子に対応する物理アドレスＡＤＤｉを選択する。例えば、ｋ＝１及びｃｎｔ＝５の場合、ブロックＢＬＫｋのパトロールモードはパトロールモードＣ（周期Ｐｅ＝８）なので、ｃｎｔ％Ｐｅ＝５となり、物理アドレスＡＤＤ５が選択される。
【0197】
ステップＳＴ５５において、メモリシステム３は、選択した物理アドレスＡＤＤｉについてパトロール処理を実行する。
【0198】
ステップＳＴ５６において、メモリコントローラ３０は、全てのブロックＢＬＫを巡回したか否かを判定する。
【0199】
巡回していないブロックＢＬＫがある場合（ステップＳＴ５６；ｎｏ）、処理はステップＳＴ５７に進む。ステップＳＴ５７において、メモリコントローラ３０は、変数ｋをインクリメントさせる。その後、処理はステップＳＴ５３に戻る。これにより、全てのブロックＢＬＫを巡回するまで、ステップＳＴ５３～ＳＴ５７が繰り返される。
【0200】
そして、全てのブロックＢＬＫを巡回済みの場合（ステップＳＴ５６；ｙｅｓ）、巡回動作は終了する。
【0201】
なお、上述の例では、ブロックＢＬＫを昇順に巡回していく場合について説明したが、これに限られない。例えば、巡回動作の途中で、あるブロックＢＬＫの優先度が高い優先度に変更された場合、当該ブロックを優先的に巡回してもよい。また、ステップＳＴ５４において選択された物理アドレスＡＤＤｉであっても、低い優先度が設定されている場合、当該物理アドレスＡＤＤｉに対するパトロール処理は、状況に応じてスキップされてもよい。
【0202】
第１実施形態の変形例によれば、メモリコントローラ３０は、パトロール処理のスケジュールを、キュー構造ではなく、テーブル形式の情報に基づいても制御することができる。
【0203】
２． 第２実施形態
次に、第２実施形態に係る情報処理システムについて説明する。第２実施形態では、ホスト機器２が、周期Ｐｅを指定しないコマンドを発行する。メモリシステム３は、当該コマンドに応じて、１度だけパトロール処理を実行する点において、第１実施形態と異なる。以下の説明では、第１実施形態と同等の構成及び動作については説明を省略し、第１実施形態と異なる構成及び動作について主に説明する。
次に、第２実施形態に係る情報処理システムについて説明する。第２実施形態では、ホスト機器２が、周期Ｐｅを指定しないコマンドを発行する。メモリシステム３は、当該コマンドに応じて、１度だけパトロール処理を実行する点において、第１実施形態と異なる。以下の説明では、第１実施形態と同等の構成及び動作については説明を省略し、第１実施形態と異なる構成及び動作について主に説明する。
【0204】
２．１ パトロール処理を含む一連の動作
図２５は、第２実施形態に係る情報処理システムにおけるパトロール処理を含む一連の動作を示すフローチャートであり、第１実施形態における図１８に対応する。図２５では、図１８のステップＳＴ２１及びＳＴ２２に代えて、ステップＳＴ２１Ａが実行される。
図２５は、第２実施形態に係る情報処理システムにおけるパトロール処理を含む一連の動作を示すフローチャートであり、第１実施形態における図１８に対応する。図２５では、図１８のステップＳＴ２１及びＳＴ２２に代えて、ステップＳＴ２１Ａが実行される。
【0205】
ステップＳＴ２１Ａにおいて、ホスト機器２は、パトロール実行要求“ＰａｔｒｏｌＲｕｎＲｅｑｕｅｓｔ”を発行し、メモリシステム３に送出する。パトロール実行要求“ＰａｔｒｏｌＲｕｎＲｅｑｕｅｓｔ”には、物理アドレスＡＤＤ、優先度Ｐｒ、種別Ｗ、及び管理フラグＦを指定する情報が含まれるが、周期Ｐｅを指定する情報は含まれない。メモリシステム３は、パトロール実行要求（コマンドセット）を受けると、ステップＳＴ２４～ＳＴ２７の処理を実行する。ステップＳＴ２４～ＳＴ２７の処理は、図１８の場合と同等であるため、説明を省略する。
【0206】
ステップＳＴ２８において、ホスト機器２は、パトロール結果情報及びパトロール進捗情報の取得要求を発行する。
【0207】
ステップＳＴ２９において、メモリコントローラ３０は、パトロール結果情報２２及びパトロール進捗情報２３をホスト機器２に出力する。
【0208】
以上により、パトロール処理を含む一連の動作が終了する。
【0209】
図２６は、第２実施形態に係る情報処理システムにおけるパトロール実行要求を示すコマンドシーケンスの一例である。
【0210】
図２６に示すように、ホスト機器２は、例えば、パトロール実行要求“ＰａｔｒｏｌＲｕｎＲｅｑｕｅｓｔ＜Ｃｈｉｐ０－ＢＬＫ０－ＷＬｋ－ＳＵ０＞＜Ｐｒ０＞＜ＷＵｐｄａｔｅ＞”を発行する。当該コマンドを受けると、メモリコントローラ３０は、チップ１０－０のブロックＢＬＫ０のワード線ＷＬｋ及びストリングユニットＳＵ０に属するセルユニットＣＵに対して、更新用パトロール処理を実行する。このように、パトロール実行要求“ＰａｔｒｏｌＲｕｎＲｅｑｕｅｓｔ”には、＜周期＞の情報が含まれないため、メモリコントローラ３０は、当該パトロール処理を１回のみ実行し、その後周期的に繰り返し実行しない。
【0211】
２．２ 本実施形態に係る効果
第２実施形態によれば、ホスト機器２は、＜周期＞の情報を含まないパトロール実行要求“ＰａｔｒｏｌＲｕｎＲｅｑｕｅｓｔ”を発行し、メモリシステム３に送出する。これにより、メモリシステム３は、ホスト機器２からの指示に基づいて、周期的に繰り返さずにスポット的にパトロール処理を実行することができる。このため、メモリシステム３にパトロール処理を実行させる際におけるホスト機器２の制御性を向上させることができる。
第２実施形態によれば、ホスト機器２は、＜周期＞の情報を含まないパトロール実行要求“ＰａｔｒｏｌＲｕｎＲｅｑｕｅｓｔ”を発行し、メモリシステム３に送出する。これにより、メモリシステム３は、ホスト機器２からの指示に基づいて、周期的に繰り返さずにスポット的にパトロール処理を実行することができる。このため、メモリシステム３にパトロール処理を実行させる際におけるホスト機器２の制御性を向上させることができる。
【0212】
なお、上述の例では、ホスト機器２がパトロール管理情報設定要求とは異なるコマンドとしてパトロール実行要求を発行することによって、１度だけ実行されるパトロール処理を指示する場合について説明したが、これに限られない。例えば、ホスト機器２は、パトロール管理情報設定要求を発行することで、１度だけ実行されるパトロール処理を指示してもよい。
【0213】
具体的には、パトロール管理情報設定要求は、周期Ｐｅの項目において、パトロール処理を１度だけ実行する旨を指定する情報（例えば、＜ＰｅＯｎｃｅ＞）が定義されていてもよい。これにより、ホスト機器２が使用するコマンドの数の増加を抑制することができる。
【0214】
３． 第３実施形態
次に、第３実施形態に係る情報処理システムについて説明する。第３実施形態は、メモリシステム３が推奨するパトロールモードを、ホスト機器２に出力する点において、第１実施形態及び第２実施形態と異なる。以下の説明では、第１実施形態の変形例と同等の構成及び動作については説明を省略し、第１実施形態の変形例と異なる構成及び動作について主に説明する。すなわち、第３実施形態では、説明の便宜上、パトロール管理情報２１がテーブル形式で記憶される場合について説明する。
次に、第３実施形態に係る情報処理システムについて説明する。第３実施形態は、メモリシステム３が推奨するパトロールモードを、ホスト機器２に出力する点において、第１実施形態及び第２実施形態と異なる。以下の説明では、第１実施形態の変形例と同等の構成及び動作については説明を省略し、第１実施形態の変形例と異なる構成及び動作について主に説明する。すなわち、第３実施形態では、説明の便宜上、パトロール管理情報２１がテーブル形式で記憶される場合について説明する。
【0215】
３．１ パトロール管理情報
図２７は、第３実施形態の情報処理システムに係るパトロール管理情報を示す概念図である。図２７では、第１実施形態の変形例における図２３で示した周期及び実行識別子については図示が省略されている。
図２７は、第３実施形態の情報処理システムに係るパトロール管理情報を示す概念図である。図２７では、第１実施形態の変形例における図２３で示した周期及び実行識別子については図示が省略されている。
【0216】
図２７に示すように、パトロール管理情報２１には、指定パトロールモードと、推奨パトロールモードと、が各ブロックＢＬＫについて記憶される。指定パトロールモードは、ホスト機器２によって指定されたパトロールモードである。これに対し、推奨パトロールモードは、指定パトロールモードに対して独立に設定され、かつメモリシステム３において設定されることが望ましいと判定されたパトロールモードである。
【0217】
メモリシステム３は、例えば、パトロール処理の結果や、ＮＡＮＤフラッシュメモリ１０の状態等に基づき、推奨パトロールモードを設定する。一方、ホスト機器２は、推奨パトロールモードをメモリシステム３から取得し、指定パトロールモードを更新するか否かを判定する際の参考情報として、当該推奨パトロールモードを使用する。ホスト機器２は、推奨パトロールモードと同等のパトロールモードに、指定パトロールモードを更新してもよいし、推奨パトロールモードとは異なるパトロールモードに、指定パトロールモードを更新してもよい。
【0218】
図２７の例では、ブロックＢＬＫ０について、同一のパトロールモードＢ０をホスト機器２が指定し、メモリシステム３が推奨する。しかしながら、ブロックＢＬＫ１については、ホスト機器２はパトロールモードＢ２を指定するが、メモリシステム３はパトロールモードＢ１を推奨する。また、ブロックＢＬＫ２については、ホスト機器２はパトロールモードを指定しないが、メモリシステム３はパトロールモードＢ１を推奨する。このように、同一のブロックＢＬＫに対して、メモリシステム３は、ホスト機器２が指定するパトロールモードを推奨する場合と、ホスト機器２が指定しないパトロールモードを推奨する場合と、があり得る。
【0219】
メモリコントローラ３０は、例えば、指定パトロールモード及び推奨パトロールモードを、それぞれ優先度Ｐｒの高さ及び周期Ｐｅの長さ（実行頻度）に応じて順位付けして記憶する。以下の説明では、図２７に示したパトロールモードＢ０～Ｂ３について、パトロールモードＢ０には、最も優先順位が高い優先度Ｐｒが設定され、かつ実行頻度が多い周期Ｐｅ設定される。次いでパトロールモードＢ１、Ｂ２、及びＢ３には、この順番で優先順位が低い優先度Ｐｒが設定され、また実行頻度が少ない周期Ｐｅが設定されるものとする。そして、パトロールモードの優先度Ｐｒをより優先順位が高い優先度Ｐｒに変更し、又は周期Ｐｅをより実行頻度が多い周期Ｐｅに変更することを、「パトロールモードのレベルを上げる」と表現する。また、パトロールモードの優先度Ｐｒをより優先順位が低い優先度Ｐｒに変更し、又は周期Ｐｅをより実行頻度が多い周期Ｐｅに変更することを、「パトロールモードのレベルを下げる」と表現する。
【0220】
３．２ パトロールモード更新動作
図２８は、第３実施形態に係る情報処理システムにおけるパトロールモード更新動作を示すフローチャートである。
図２８は、第３実施形態に係る情報処理システムにおけるパトロールモード更新動作を示すフローチャートである。
【0221】
図２８に示すように、ステップＳＴ６１において、メモリシステム３は、例えばシステムの起動に伴い、推奨パトロールモードを初期化する。
【0222】
ステップＳＴ６２において、ホスト機器２は、指定パトロールモード設定要求を発行し、メモリシステム３に送出する。指定パトロールモード設定要求は、例えば、第１実施形態で説明したパトロール管理情報設定要求“ＰａｔｒｏｌＳｅｔ”と同等のコマンドであり、設定を要求するパトロールモードと、当該パトロールモードの対象領域であるＮＡＮＤフラッシュメモリ１０内の物理アドレスＡＤＤと、を含む。
【0223】
ステップＳＴ６３において、メモリシステム３は、指定パトロールモード設定要求を受けると、パトロール管理情報２１を参照し、当該指定パトロールモード設定要求内に含まれる物理アドレスＡＤＤに対応する指定パトロールモードを、当該指定パトロールモード設定要求内に含まれるパトロールモードに設定する。
【0224】
ステップＳＴ６４において、メモリシステム３は、書込み処理時の温度が閾値Ｎ３未満であるか否かを判定する。具体的には、例えば、ＮＡＮＤフラッシュメモリ１０は、書込み処理を実行する際に、ＮＡＮＤフラッシュメモリ１０内に設けられた温度センサ（図示せず）からの出力に基づいて、メモリコントローラ３０に温度情報を出力する。メモリコントローラ３０は、ＮＡＮＤフラッシュメモリ１０からの温度情報に基づいて、書込み処理時の温度が閾値Ｎ３未満であるか否かを判定する。温度が閾値Ｎ３以上である場合（ステップＳＴ６４；ｎｏ）、処理はステップＳＴ６７に進み、温度が閾値Ｎ３未満である場合（ステップＳＴ６４；ｙｅｓ）、処理はステップＳＴ６７を省略する。
【0225】
ステップＳＴ６５において、メモリシステム３は、読出し処理によって読み出されたデータ（読出しデータ）のエラービット数が閾値Ｎ４未満であるか否かを判定する。具体的には、例えば、ＮＡＮＤフラッシュメモリ１０は、読出しデータをメモリコントローラ３０に出力する。メモリコントローラ３０内のＥＣＣ回路３４は、読出しデータに対してエラー訂正処理を実行し、エラービット数を算出する。メモリコントローラ３０は、算出されたエラービット数が閾値Ｎ４未満であるか否かを判定する。エラービット数が閾値Ｎ４以上である場合（ステップＳＴ６５；ｎｏ）、処理はステップＳＴ６７に進み、エラービット数が閾値Ｎ４未満である場合（ステップＳＴ６５；ｙｅｓ）、処理はステップＳＴ６７を省略する。
【0226】
ステップＳＴ６６において、メモリシステム３は、更新用パトロール処理による読出し電圧の更新量が閾値Ｎ５未満であるか否かを判定する。具体的には、例えば、メモリコントローラ３０は、パトロール管理情報２１に設定されたスケジュール又はホスト機器２からのパトロール実行要求“ＰａｔｒｏｌＲｕｎＲｅｑｕｅｓｔ”に基づき、ＮＡＮＤフラッシュメモリ１０に対して更新用パトロール処理を実行する。これにより、メモリコントローラ３０は、ＮＡＮＤフラッシュメモリ１０のパトロール対象領域に適用される読出し電圧を更新する。メモリコントローラ３０は、更新後の読出し電圧と更新前の読出し電圧とを比較し、当該読出し電圧の更新量が閾値Ｎ５未満であるか否かを判定する。読出し電圧の更新量が閾値Ｎ５以上である場合（ステップＳＴ６６；ｎｏ）、処理はステップＳＴ６７に進み、読出し電圧の更新量が閾値Ｎ５未満である場合（ステップＳＴ６６；ｙｅｓ）、処理はステップＳＴ６７を省略する。
【0227】
ステップＳＴ６７において、メモリコントローラ３０は、パトロール管理情報２１を参照し、対象領域に対する推奨パトロールモードのレベルを上げる。具体的には、ステップＳＴ６４において温度が閾値Ｎ３以上であると判定された場合、メモリコントローラ３０は、書込み対象領域に対して設定されている推奨パトロールモードのレベルを上げる。ステップＳＴ６５においてエラービット数が閾値Ｎ４以上であると判定された場合、メモリコントローラ３０は、読出し対象領域に対して設定されている推奨パトロールモードのレベルを上げる。ステップＳＴ６６において読出し電圧の更新量が閾値Ｎ５以上であると判定された場合、メモリコントローラ３０は、更新用パトロール処理の対象領域に対して設定されている推奨パトロールモードのレベルを上げる。なお、ステップＳＴ６７では、指定パトロールモードは変更されないため、後続して実行されるパトロール処理のパトロールモードのレベルは変化しない。
【0228】
ステップＳＴ６８において、ホスト機器２は、推奨パトロールモード出力要求（コマンドセット）を発行し、メモリシステム３に送出する。推奨パトロールモード出力要求は、例えば、出力を要求する推奨パトロールモードの対象領域であるＮＡＮＤフラッシュメモリ１０内の物理アドレスＡＤＤを含む。
【0229】
ステップＳＴ６９において、メモリシステム３は、推奨パトロールモード出力要求を受けると、パトロール管理情報２１を参照し、当該推奨パトロールモード出力要求内に含まれる物理アドレスＡＤＤに対応する推奨パトロールモードを出力する。
【0230】
ステップＳＴ７０において、ホスト機器２は、指定パトロールモード設定要求を発行し、メモリシステム３に送出する。指定パトロールモード設定要求には、例えば、ホスト機器２とメモリシステム３との間で共有されるパトロールモードが含まれる。
【0231】
なお、ホスト機器２は、メモリシステム３との間で供給されていない新たなパトロールモードを指定パトロールモードとして指定パトロールモード設定要求に含めてもよい。この場合、ホスト機器２は、図１１、図１３、及び図１５に示したように、新たなパトロールモードを定義した後に、指定パトロールモード設定要求を発行してもよい。また、ホスト機器２は、パトロールモードを構成する複数のパトロール管理情報設定要求を直接メモリコントローラ３０に送出してもよい。
【0232】
ステップＳＴ７１において、メモリシステム３は、指定パトロールモード設定要求を受けると、パトロール管理情報２１を参照し、当該指定パトロールモード設定要求内に含まれる物理アドレスＡＤＤに対応する指定パトロールモードを、当該指定パトロールモード設定要求内に含まれるパトロールモードに更新する。
【0233】
以上により、パトロールモード更新動作が終了する。
【0234】
なお、図２８の例では、ステップＳＴ６４～ＳＴ６６がこの順に実行される場合について説明したが、これに限られない。すなわち、ステップＳＴ６４～ＳＴ６６はそれぞれ、対応する書込み処理、読出し処理、及び更新用パトロール処理に応じて実行される処理であるため、図２８に示したステップＳＴ６４～ＳＴ６６の実行順は任意である。
【0235】
図２９は、第３実施形態に係る情報処理システムにおけるパトロールモード更新動作を示す模式図である。図２９（Ａ）は、例えば、図２８のステップＳＴ６３の実行後の状態におけるパトロール管理情報２１を示す。図２９（Ｂ）は、例えば、図２８のステップＳＴ６７の実行後の状態におけるパトロール管理情報２１を示す。図２９（Ｃ）は、例えば、図２８のステップＳＴ７１の実行後の状態におけるパトロール管理情報２１を示す。
【0236】
図２９（Ａ）に示すように、メモリコントローラ３０は、初期状態として、全てのブロックＢＬＫの推奨パトロールモードに対して、同一のパトロールモードＢ１を設定する。一方、ホスト機器２は、ブロックＢＬＫの使用状態（例えば、消去回数）に応じて、異なるパトロールモードを指定する。
【0237】
具体的には、例えば、ホスト機器２は、消去回数が比較的多いブロックＢＬＫ０にはパトロールモードＢ１を指定し、消去回数が比較的少ないブロックＢＬＫ１には、より低いレベルのパトロールモードＢ２を指定する。ホスト機器２は、コピー領域として使用するブロックＢＬＫｎには、他のブロックＢＬＫよりも低いレベルのパトロールモードＢ３を指定する。また、ホスト機器２は、未使用のブロックＢＬＫ２には、特定のパトロールモードを指定しない。
【0238】
図２９（Ｂ）に示すように、ＮＡＮＤフラッシュメモリ１０に対する書込み処理、読出し処理、及び更新用パトロール処理が実行されることにより、メモリコントローラ３０は、種々の情報を取得する。
【0239】
例えば、メモリコントローラ３０は、ブロックＢＬＫ０に対して実行された書込み処理の際のＮＡＮＤフラッシュメモリ１０の温度が閾値Ｎ３以上であったことに基づき、ブロックＢＬＫ０における閾値電圧分布が変動しやすい状況にあると判定する。このため、メモリコントローラ３０は、ブロックＢＬＫ０の推奨パトロールモードに、指定パトロールモードＢ１より１段階高いレベルのパトロールモードＢ０を設定する。
【0240】
また、例えば、メモリコントローラ３０は、ブロックＢＬＫ１からの読出しデータのエラービット数が閾値Ｎ４以上であったことに基づき、ブロックＢＬＫ１における閾値電圧分布が変動していると判定する。このため、メモリコントローラ３０は、ブロックＢＬＫ０の推奨パトロールモードに、指定パトロールモードＢ２より１段階高いレベルのパトロールモードＢ１を設定する。図２９（Ｂ）の場合では、結果的にブロックＢＬＫ１の推奨パトロールモードのレベルは変化しない。
【0241】
また、例えば、メモリコントローラ３０は、ブロックＢＬＫｎに対して実行された更新用パトロール処理の際の読出し電圧の更新量が閾値Ｎ５以上であったことに基づき、ブロックＢＬＫｎにおける閾値電圧分布が変動していると判定する。このため、メモリコントローラ３０は、ブロックＢＬＫｎの推奨パトロールモードに、指定パトロールモードＢ３より１段階高いレベルのパトロールモードＢ２を設定する。
【0242】
図２９（Ｃ）に示すように、ホスト機器２は、メモリコントローラ３０から受けた推奨パトロールモードに基づき、指定パトロールモードを更新する。
【0243】
例えば、ホスト機器２は、ブロックＢＬＫ０及びＢＬＫ１については、推奨パトロールモードに従って、それぞれパトロールモードＢ０及びＢ１を指定する。一方、ホスト機器２は、ブロックＢＬＫｎについてはコピー領域であることから、パトロールモードのレベルを上げる必要は無いと判定し、パトロールモードＢ３を引き続き指定する。
【0244】
以上のように動作することにより、ホスト機器２は、メモリシステム３からの推奨パトロールモードを参考にしつつ、あくまでも主体的にパトロールモードを指定することができる。
【0245】
３．３ 本実施形態に係る効果
第３実施形態によれば、ホスト機器２は、推奨パトロールモード出力要求を発行する。メモリシステム３は、推奨パトロールモード出力要求に応じて、ホスト機器２から指定されたパトロールモードとは独立に設定された推奨パトロールモードをホスト機器２に出力する。これにより、ホスト機器２は、指定パトロールモードとは異なり得る、メモリシステム３が推奨するパトロールモードを取得することができ、当該推奨パトロールモードを、メモリシステム３にパトロールモードを指定する際の参考にすることができる。このため、ホスト機器２のパトロール処理における制御性を向上させることができる。
第３実施形態によれば、ホスト機器２は、推奨パトロールモード出力要求を発行する。メモリシステム３は、推奨パトロールモード出力要求に応じて、ホスト機器２から指定されたパトロールモードとは独立に設定された推奨パトロールモードをホスト機器２に出力する。これにより、ホスト機器２は、指定パトロールモードとは異なり得る、メモリシステム３が推奨するパトロールモードを取得することができ、当該推奨パトロールモードを、メモリシステム３にパトロールモードを指定する際の参考にすることができる。このため、ホスト機器２のパトロール処理における制御性を向上させることができる。
【0246】
また、メモリコントローラ３０は、ＮＡＮＤフラッシュメモリ１０への書込み処理の際の温度、読出しデータのエラービット数、又は読出し電圧の更新量に基づき、推奨パトロールモードを設定する。これにより、メモリコントローラ３０は、読出し電圧が想定よりも変動しやすい状況を検知した場合には指定パトロールモードよりも高いレベルの推奨パトロールモードを設定することができる。このため、ホスト機器２が指定パトロールモードを設定する際に、ホスト機器２が関知しない情報に基づく有益な情報を、ホスト機器２に提供することができる。
【0247】
３．４ 第３実施形態の変形例
第３実施形態は、上述の例に限られず、種々の変形が適用可能である。
第３実施形態は、上述の例に限られず、種々の変形が適用可能である。
【0248】
例えば、上述した第３実施形態では、メモリコントローラ３０が、ホスト機器２からの要求の有無によらず、書込み処理時の温度、読出しデータのエラービット数、及び読出し電圧の更新量等の情報に基づいて、推奨パトロールモードを適宜設定する場合について説明したが、これに限られない。例えば、メモリコントローラ３０は、ホスト機器２からの要求に応じて、推奨パトロールモードを設定するための情報をＮＡＮＤフラッシュメモリ１０に問い合わせてもよい。以下の説明では、第３実施形態と同等の構成及び動作については説明を省略し、第３実施形態と異なる構成及び動作について主に説明する。
【0249】
図３０は、第３実施形態の変形例に係る情報処理システムにおける推奨パトロールモード出力動作を示すフローチャートである。
【0250】
図３０に示すように、ステップＳＴ６８において、ホスト機器２は、推奨パトロールモード出力要求を発行し、メモリコントローラ３０に送出する。
【0251】
ステップＳＴ８１において、メモリコントローラ３０は、推奨パトロールモード出力要求を受けると、ＮＡＮＤフラッシュメモリ１０に対して推奨パトロールモードを問い合わせる。
【0252】
ステップＳＴ８２において、ＮＡＮＤフラッシュメモリ１０は、メモリコントローラ３０からの問い合わせに応じて、ＮＡＮＤフラッシュメモリ１０が推奨するパトロールモードを回答する。
【0253】
ステップＳＴ６９において、メモリコントローラ３０は、ＮＡＮＤフラッシュメモリ１０から受けた推奨パトロールモードを、ホスト機器２に出力する。
【0254】
以上のように動作することにより、メモリコントローラ３０は、ＮＡＮＤフラッシュメモリ１０からの要望を反映した推奨パトロールモードをホスト機器２に出力することができる。
【0255】
なお、図３０の例では、ＮＡＮＤフラッシュメモリ１０がメモリコントローラ３０に対してパトロールモードを具体的に定義する場合について説明したが、これに限られない。
【0256】
例えば、ＮＡＮＤフラッシュメモリ１０は、メモリコントローラ３０からの問い合わせに応じて、自身を構成する複数のチップ１０－０～１０－Ｎの各々のデバイスＩＤをメモリコントローラ３０に送出してもよい。これにより、メモリコントローラ３０は、チップ１０－０～１０－Ｎの各々が互いに異なる構成（例えば、互いに異なるブロックＢＬＫ、ストリングユニットＳＵ、ワード線ＷＬ、及びビット線ＢＬの数）のメモリセルアレイ１７を有する場合においても、その構成に応じて最適なパトロールモードを設定することができる。
【0257】
また、例えば、ＮＡＮＤフラッシュメモリ１０は、メモリコントローラ３０からの問い合わせに応じて、不良なブロックＢＬＫの情報をメモリコントローラ３０に送出してもよい。これにより、メモリコントローラ３０は、各ブロックＢＬＫの良否についてより詳細な情報を得ることができる。このため、メモリコントローラ３０は、精度の高い推奨パトロールモードを設定することができる。
【0258】
４． その他
上述の第１実施形態乃至第３実施形態では、閾値電圧分布の重複の度合いに応じて読出し電圧を更新する場合について説明したが、これに限られない。例えば、読出し電圧は、重複する閾値電圧分布同士が交差する閾値電圧を推定することによって更新されてもよい。
上述の第１実施形態乃至第３実施形態では、閾値電圧分布の重複の度合いに応じて読出し電圧を更新する場合について説明したが、これに限られない。例えば、読出し電圧は、重複する閾値電圧分布同士が交差する閾値電圧を推定することによって更新されてもよい。
【0259】
図３１は、その他の変形例に係る情報処理システムにおける更新用パトロール処理を示すフローチャートである。
【0260】
図３１に示すように、ステップＳＴ９１において、メモリシステム３は、パトロール読出し処理を実行する。ステップＳＴ９１におけるパトロール読出し処理は、図１９のステップＳＴ３１におけるパトロール読出し処理と同様に、セルユニットＣＵ内の特定のページのデータを読み出してもよく、１つの読出し電圧のみを使用してデータを読み出してもよい。
【0261】
ステップＳＴ９２において、メモリコントローラ３０は、異なる読出し電圧を使用して、所定数のパトロール読出し処理を実行したか否かを判定する。所定数のパトロール読出し処理が実行された場合（ステップＳＴ９２；ｙｅｓ）、処理はステップＳＴ９３に進み、所定数のパトロール読出し処理が実行されていない場合（ステップＳＴ９２；ｎｏ）、処理はステップＳＴ９１に戻る。これにより、メモリコントローラ３０は、パトロール読出し処理が所定回数実行されるまで、当該パトロール読出し処理に使用される読出し電圧を少しずつシフトさせる。
【0262】
ステップＳＴ９３において、メモリコントローラ３０は、ステップＳＴ９１において読出し電圧をシフトさせながら所定数読み出されたデータを使用して、読出し電圧更新処理を実行する。例えば、メモリコントローラ３０は、読出し電圧更新処理において、所定数の読出し電圧の各々について、オン状態となるメモリセルの数（オンセル数）を算出する。メモリコントローラ３０は、オンセル数の変化量（区間セル数）に基づいて読出し電圧の更新値を算出し、当該算出した更新後の読出し電圧に対応するＤＡＣ値を記憶する。読出し電圧更新処理については、後述する。
【0263】
ステップＳＴ９４において、区間セル数の極小値が閾値Ｎ６以上であるか否かを判定する。区間セル数の極小値が閾値Ｎ６以上である場合（ステップＳＴ９４；ｙｅｓ）、処理はステップＳＴ９５に進み、区間セル数の極小値が閾値Ｎ６未満の場合（ステップＳＴ９４；ｎｏ）、更新用パトロール処理は終了する。
【0264】
ステップＳＴ９５において、メモリコントローラ３０は、パトロール結果情報２２におけるパトロール対象を含むブロックＢＬＫに対応するリフレッシュフラグを“Ｔｒｕｅ”に更新する。これにより、メモリコントローラ３０は、パトロール対象の区間セル数が閾値Ｎ６であり、当該パトロール対象を含むブロックＢＬＫに対してリフレッシュ処理が必要であることを記憶できる。
【0265】
以上により、更新用パトロール処理が終了する。
【0266】
図３２は、その他の変形例に係る情報処理システムにおける読出し電圧更新処理を示す模式図である。図３２（Ａ）では、一例として、“Ｓ０”状態及び“Ｓ１”状態に対応する２つの閾値電圧分布が示される。図３２（Ｂ）では、オンセル数の推移が示される。図３２（Ｃ）では、２つの読出し電圧間におけるオンセル数変化量、すなわち区間セル数の推移が示される。なお、図３２（Ｂ）及び３２（Ｃ）は、図３２（Ａ）に示される閾値電圧分布を有するセルユニットＣＵに対応してプロットされたものである。
【0267】
図３２（Ｂ）に示すように、読出し電圧を低電圧側にシフトさせていくと、“Ｓ１”状態の最頻値である電圧ＶＳ１ｍｉｄよりわずかに高い電圧でオンセル数が急激に減少し、｜ｄＭ／ｄＲ｜が極大となる。ここで、最頻値とは、図３２（Ａ）において最も閾値電圧の分布確率が高い電圧であり、Ｍはオンセル数で、Ｒは読出し電圧である。更に読出し電圧を低くしていくと、オンセル数の減少率は小さくなり、或る値の読出し電圧においてオンセル数の減少率が極小となる。オンセル数の減少率の極小値は、“Ｓ１”状態に属する閾値電圧分布と、“Ｓ０”状態に属する閾値電圧分布とが重ならない場合にはゼロとなる。他方で、“Ｓ１”状態に属する閾値電圧分布と、“Ｓ０”状態に属する閾値電圧分布とが重なる場合には、オンセル数の減少率の極小値はゼロではない値（＞０）となる。そして更に読出し電圧を低くしていくと、再びオンセル数の減少率が大きくなり、“Ａ”状態の最頻値である電圧ＶＳ０ｍｉｄよりわずかに高い電圧で再び｜ｄＭ／ｄＲ｜が極大となる。
【0268】
上述のオンセル数の変化によって、２つの状態間の閾値電圧分布の重なりが最も小さくなる読出し電圧（すなわち、２つの状態の閾値電圧分布の交点に対応する読出し電圧）を検出することができる。例えば、まず、読出し電圧Ｒ０を用いてパトロール読出し処理を行う。この時のオンセル数をＭ０とする。次に、電圧Ｒ０よりΔＶだけ低い電圧Ｒ１を用いてパトロール読出し処理を行う。この時のオンセル数をＭ１とする。すると、読出し電圧がＲ０からＲ１に低下した際に新たにオフするメモリセルトランジスタＭＴの数は、Ｃ１＝Ｍ０－Ｍ１個である。すなわち、閾値電圧が［Ｒ０，Ｒ１］間における区間セル数がＣ１個である。
【0269】
引き続き、電圧Ｒ１よりΔＶだけ低い電圧Ｒ２を用いてパトロール読出し処理を行う。この時のオンセル数をＭ２とする。すると、読出し電圧がＲ１からＲ２に低下した際に新たにオフするメモリセルトランジスタＭＴの数は、Ｃ２＝Ｍ１－Ｍ２個である。すなわち、閾値電圧が［Ｒ１，Ｒ２］間における区間セル数がＣ２個である。そして、Ｃ１＞Ｃ２であったとすれば、｜ｄＭ／ｄＲ｜が最小となる電圧は、少なくとも電圧Ｒ１より低電圧側に位置すると考えられる。
【0270】
引き続き、電圧Ｒ２よりΔＶだけ低い電圧Ｒ３を用いてパトロール読出し処理を行う。この時のオンセル数をＭ３とする。すると、読出し電圧がＲ２からＲ３に低下した際に新たにオフするメモリセルトランジスタＭＴの数は、Ｃ３＝Ｍ２－Ｍ３である。すなわち、閾値電圧が［Ｒ２，Ｒ３］間における区間セル数がＣ３個である。ここで、Ｃ３＞Ｃ２であったとすれば、図３２（Ｃ）のようなヒストグラムが得られる。
【0271】
以上の結果、区間セル数によって、図３２（Ｃ）における一点鎖線で示されるような閾値電圧分布を推定することができる。そして、“Ｓ０”状態に属する閾値電圧分布と“Ｓ１”状態に属する閾値電圧分布との重なりが最も小さくなる読出し電圧が電圧Ｒ１と電圧Ｒ２との間（区間セル数が極小値の区間）に存在することが推定できる。
【0272】
メモリコントローラ３０は、読出し電圧を、当該区間セル数が極小値の区間内の電圧値に更新する。これにより、理想的な電圧値Ｖｏｐｔに近づくように読出し電圧を更新することができる。
【0273】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【符号の説明】
【0274】
１…情報処理システム、２…ホスト機器、３…メモリシステム、５…ルックアップテーブル、１０…不揮発性メモリ、１１…入出力回路、１２…レジスタセット、１２Ａ…ステータスレジスタ、１２Ｂ…アドレスレジスタ、１２Ｃ…コマンドレジスタ、１３…ロジックコントローラ、１４…シーケンサ、１５…レディ／ビジー制御回路、１６…電圧生成回路、１７…メモリセルアレイ、１８…ロウデコーダモジュール、１９…センスアンプモジュール、２０…揮発性メモリ、２１…パトロール管理情報、２２…パトロール結果情報、２３…パトロール進捗情報、３０…メモリコントローラ、３１…プロセッサ、３２…バッファメモリ、３３…ホストインタフェース回路、３４…ＥＣＣ回路、３５…ＮＡＮＤインタフェース回路、３６…ＤＲＡＭインタフェース回路。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
