特許 7512622 メモリアクセス制御装置、メモリアクセス制御システム、メモリアクセス制御方法、およびメモリアクセス制御プログラム

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-07-01

(45)【発行日】2024-07-09

(54)【発明の名称】メモリアクセス制御装置、メモリアクセス制御システム、メモリアクセス制御方法、およびメモリアクセス制御プログラム

(51)【国際特許分類】

   G06F 12/00 20060101AFI20240702BHJP

   G06F 12/06 20060101ALI20240702BHJP

   G06F 17/16 20060101ALI20240702BHJP

【ＦＩ】

G06F12/00 571B

G06F12/00 592

G06F12/06 540G

G06F17/16 A

【請求項の数】 10

(21)【出願番号】P 2020044222

(22)【出願日】2020-03-13

(65)【公開番号】P2021144596

(43)【公開日】2021-09-24

【審査請求日】2023-02-08

(73)【特許権者】

【識別番号】000004237

【氏名又は名称】日本電気株式会社

(74)【代理人】

【識別番号】100149548

【弁理士】

【氏名又は名称】松沼 泰史

(74)【代理人】

【識別番号】100181135

【弁理士】

【氏名又は名称】橋本 隆史

(72)【発明者】

【氏名】西垣 泰洋

【審査官】田名網 忠雄

(56)【参考文献】

【文献】特開２０１２－１８５５５３（ＪＰ，Ａ）

【文献】特開２０１２－０９９００４（ＪＰ，Ａ）

【文献】特開２０００－１６３３１６（ＪＰ，Ａ）

【文献】国際公開第２０１１／０３３８６２（ＷＯ，Ａ１）

【文献】特開２０１１－０９０６００（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０６Ｆ １２／００

Ｇ０６Ｆ １２／０６

Ｇ０６Ｆ １７／１６

(57)【特許請求の範囲】

【請求項1】

ベクトル要素の要素間距離に応じて前記ベクトル要素の転送順を決定する転送要素順決定手段と、
所定の要素番号に対応するベクトル要素を選択する送出データ選択手段と、
前記要素番号、先頭要素アドレス、および要素間距離に基づいてメモリアクセスアドレスを生成するメモリアクセスアドレス生成手段と、
前記メモリアクセスアドレスからルーティングアドレスを生成するルーティングアドレス生成手段と、
前記ルーティングアドレスに基づいて前記ベクトル要素を、クロスバ部と複数のキャッシュメモリとを接続する複数の接続ポートのいずれかに転送するクロスバ手段と
を備えていることを特徴とするメモリアクセス制御装置。

【請求項2】

前記転送要素順決定手段は、
前記要素間距離に基づき前記ベクトル要素の前記要素番号を記載する複数の転送順テーブルと、
前記要素間距離に応じて複数の転送順テーブルの中から１つの転送順テーブルを選択する転送順テーブル選択手段と
を有していて、
前記クロスバ手段は、選択された転送順テーブルに記載された転送順で前記ベクトル要素を送出することを特徴とする請求項１に記載のメモリアクセス制御装置。

【請求項3】

前記転送順テーブルには、転送タイミング毎の要素番号が記載されている
ことを特徴とする請求項２に記載のメモリアクセス制御装置。

【請求項4】

前記転送タイミング毎の要素番号は、接続ポートと同じ数だけ記載されている
ことを特徴とする請求項３に記載のメモリアクセス制御装置。

【請求項5】

入力されるベクトル要素のデータ幅と、転送されるベクトル要素のデータ幅とが異なることを特徴とする請求項１から４のいずれか一項に記載のメモリアクセス制御装置。

【請求項6】

前記ルーティングアドレスに応じて要素転送の競合調停を行う競合調停手段
をさらに備えていることを特徴とする請求項１から５のいずれか一項に記載のメモリアクセス制御装置。

【請求項7】

ベクトル演算を行って、演算されたベクトル要素を出力するベクトル演算手段と、
前記ベクトル要素を記憶する記憶手段と、
前記ベクトル演算手段から記憶手段に前記ベクトル要素を転送するためのメモリアクセスリクエストを発行するリクエスト発行手段と、
前記ベクトル要素の転送順を制御するメモリアクセス制御手段と
を備えていて、前記メモリアクセスリクエストは、先頭要素アドレスおよび要素間距離を含み、前記メモリアクセス制御手段と記憶手段は、複数の接続ポートによって接続されていて、
前記メモリアクセス制御手段は、
前記ベクトル要素の要素間距離に応じて前記ベクトル要素の転送順を決定する転送要素順決定手段と、
所定の要素番号に対応するベクトル要素を選択する送出データ選択手段と、
前記要素番号、先頭要素アドレス、および要素間距離に基づいてメモリアクセスアドレスを生成するメモリアクセスアドレス生成手段と、
前記メモリアクセスアドレスからルーティングアドレスを生成するルーティングアドレス生成手段と、
前記ルーティングアドレスに基づいて前記ベクトル要素を前記複数の接続ポートのいずれかに転送するクロスバ手段と
を備えている
ことを特徴とするメモリアクセス制御システム。

【請求項8】

前記メモリアクセス制御手段が、前記メモリアクセスアドレスからポート内アドレスを生成するポート内アドレス生成手段をさらに備えていて、
前記クロスバ手段が、前記ポート内アドレスに従って前記記憶手段にキャッシュアクセス動作を行うキャッシュ手段をさらに備えている
ことを特徴とする請求項７に記載のメモリアクセス制御システム。

【請求項9】

ベクトル要素の要素間距離に応じて前記ベクトル要素の転送順を決定する転送要素順決定ステップと、
所定の要素番号に対応するベクトル要素を選択する送出データ選択ステップと、
前記要素番号、先頭要素アドレス、および要素間距離に基づいてメモリアクセスアドレスを生成するメモリアクセスアドレス生成ステップと、
前記メモリアクセスアドレスからルーティングアドレスを生成するルーティングアドレス生成ステップと、
前記ルーティングアドレスに基づいて前記ベクトル要素を、クロスバ部と複数のキャッシュメモリとを接続する複数の接続ポートのいずれかに転送するクロスバステップと
を有していることを特徴とするメモリアクセス制御方法。

【請求項10】

ベクトル要素の要素間距離に応じて前記ベクトル要素の転送順を決定する転送要素順決定ステップと、
所定の要素番号に対応するベクトル要素を選択する送出データ選択ステップと、
前記要素番号、先頭要素アドレス、および要素間距離に基づいてメモリアクセスアドレスを生成するメモリアクセスアドレス生成ステップと、
前記メモリアクセスアドレスからルーティングアドレスを生成するルーティングアドレス生成ステップと、
前記ルーティングアドレスに基づいて前記ベクトル要素を、クロスバ部と複数のキャッシュメモリとを接続する複数の接続ポートのいずれかに転送するクロスバステップと
をコンピュータに実行させるメモリアクセス制御プログラム。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、メモリアクセス制御装置、メモリアクセス制御システム、メモリアクセス制御方法、およびメモリアクセス制御プログラムに関する。

【背景技術】

【0002】

ベクトル演算器などの演算器と記憶装置を接続するために、メモリアクセス制御装置を用いることがある。演算器で取り扱うデータは、例えばＩＥＥＥ形式の倍精度浮動小数点データであり、演算に必要なデータ幅は８バイト単位である。これに対して、記憶装置のメモリアクセス幅（バンク幅）は、例えばＤＤＲ３ ＤＩＭＭでは通常６４バイトであり、演算器で取り扱うデータ幅と異なる。特許文献１にはメモリアクセス制御においてアクセス単位が複数ワード長の記憶部を利用しながらアクセス時間を短縮する技術が開示されている。また特許文献２にはベクトル処理装置のルーティングアドレス生成方式の技術が開示されている。

【先行技術文献】

【特許文献】

【0003】

【文献】特開２０１２－１８５５５３号公報

【文献】特許第３７８９３１６号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

複数の演算器から記憶装置内の同じメモリバンクにアクセスが集中すると、書き込み性能の低下が生じるという課題があった。

【0005】

そこでこの発明は、上述の課題を解決するメモリアクセス制御装置、メモリアクセス制御システム、メモリアクセス制御方法、およびメモリアクセス制御プログラムを提供することを目的としている。

【課題を解決するための手段】

【0006】

本発明の第１の態様は、ベクトル要素の要素間距離に応じて前記ベクトル要素の転送順を決定する転送要素順決定手段と、所定の要素番号に対応するベクトル要素を選択する送出データ選択手段と、前記要素番号、先頭要素アドレス、および要素間距離に基づいてメモリアクセスアドレスを生成するメモリアクセスアドレス生成手段と、前記メモリアクセスアドレスからルーティングアドレスを生成するルーティングアドレス生成手段と、前記ルーティングアドレスに基づいて前記ベクトル要素を、クロスバ部と複数のキャッシュメモリとを接続する複数の接続ポートのいずれかに転送するクロスバ手段とを備えていることを特徴とするメモリアクセス制御装置である。

【0007】

本発明の第２の態様は、ベクトル演算を行って、演算されたベクトル要素を出力するベクトル演算手段と、前記ベクトル要素を記憶する記憶手段と、前記ベクトル演算手段から記憶手段に前記ベクトル要素を転送するためのメモリアクセスリクエストを発行するリクエスト発行手段と、前記ベクトル要素の転送順を制御するメモリアクセス制御手段とを備えていて、前記メモリアクセスリクエストは、先頭要素アドレスおよび要素間距離を含み、前記メモリアクセス制御手段と記憶手段は、複数の接続ポートによって接続されていて、前記メモリアクセス制御手段は、前記ベクトル要素の要素間距離に応じて前記ベクトル要素の転送順を決定する転送要素順決定手段と、所定の要素番号に対応するベクトル要素を選択する送出データ選択手段と、前記要素番号、先頭要素アドレス、および要素間距離に基づいてメモリアクセスアドレスを生成するメモリアクセスアドレス生成手段と、前記メモリアクセスアドレスからルーティングアドレスを生成するルーティングアドレス生成手段と、前記ルーティングアドレスに基づいて前記ベクトル要素を前記複数の接続ポートのいずれかに転送するクロスバ手段とを備えていることを特徴とするメモリアクセス制御システムである。

【0008】

本発明の第３の態様は、ベクトル要素の要素間距離に応じて前記ベクトル要素の転送順を決定する転送要素順決定ステップと、所定の要素番号に対応するベクトル要素を選択する送出データ選択ステップと、前記要素番号、先頭要素アドレス、および要素間距離に基づいてメモリアクセスアドレスを生成するメモリアクセスアドレス生成ステップと、前記メモリアクセスアドレスからルーティングアドレスを生成するルーティングアドレス生成ステップと、前記ルーティングアドレスに基づいて前記ベクトル要素を、クロスバ部と複数のキャッシュメモリとを接続する複数の接続ポートのいずれかに転送するクロスバステップとを有していることを特徴とするメモリアクセス制御方法である。

【0009】

本発明の第４の態様は、ベクトル要素の要素間距離に応じて前記ベクトル要素の転送順を決定する転送要素順決定ステップと、所定の要素番号に対応するベクトル要素を選択する送出データ選択ステップと、前記要素番号、先頭要素アドレス、および要素間距離に基づいてメモリアクセスアドレスを生成するメモリアクセスアドレス生成ステップと、前記メモリアクセスアドレスからルーティングアドレスを生成するルーティングアドレス生成ステップと、前記ルーティングアドレスに基づいて前記ベクトル要素を、クロスバ部と複数のキャッシュメモリとを接続する複数の接続ポートのいずれかに転送するクロスバステップとをコンピュータに実行させるメモリアクセス制御プログラムである。

【発明の効果】

【0010】

本発明によれば、ベクトル要素の要素間距離に応じてベクトル要素の転送順が決定されるので、ベクトル要素の記憶手段への書き込みの集中が緩和され、書き込み性能が向上するという効果が得られる。

【図面の簡単な説明】

【0011】

【図1】本発明の第１実施形態によるメモリアクセス制御装置の構成を示すブロック図である。

【図2】転送要素順決定部の内部構成を示すブロック図である。

【図3】メモリバンクに格納されるベクトル要素のメモリアクセスアドレスを示す図である。

【図4】メモリアクセスアドレスからポート内アドレスおよびルーティングアドレスを生成する方法を示す図である。

【図5】メモリアクセスアドレスからポート内アドレスおよびルーティングアドレスを生成する方法を示す図である。

【図6】転送順テーブルＡを示す図である。

【図7】転送順テーブルＢを示す図である。

【図8】各ベクトル演算器および各タイミングに対応する要素番号およびメモリアクセスアドレスを示す図である。

【図9】各接続ポートおよび各タイミングに対応する要素番号およびメモリアクセスアドレスを示す図である。

【図10】本発明の第２実施形態によるメモリアクセス制御装置の構成を示すブロック図である。

【図11】転送要素順決定部がない構成を示すブロック図である。

【図12】転送要素順決定部がない場合の各ベクトル演算器および各タイミングに対応する要素番号およびメモリアクセスアドレスを示す図である。

【図13】転送要素順決定部がない場合の各接続ポートおよび各タイミングに対応する要素番号およびメモリアクセスアドレスを示す図である。

【図14】本発明の第３実施形態によるメモリアクセス制御装置の最小構成を示すブロック図である。

【発明を実施するための形態】

【0012】

以下、本発明の第１実施形態によるメモリアクセス制御装置を図面を参照して説明する。図１は、同実施形態によるメモリアクセス制御装置の構成を示すブロック図である。この図において、符号１は、ベクトル演算部である。ベクトル演算部１は、ベクトル演算を行う複数のベクトル演算器１１－０，１１－１，１１－２，…と、複数のベクトル演算器１１－０，１１－１，１１－２，…から出力される複数のベクトル要素ｖ０，ｖ１，ｖ２，…を格納するベクトルレジスタ１２とを有している。複数のベクトル演算器１１－０，１１－１，１１－２，…は、１処理サイクルで複数のベクトル要素ｖ０，ｖ１，ｖ２，…を出力する。

【0013】

符号２は、ベクトル演算部１で演算された複数のベクトル要素を記憶するための主記憶部である。主記憶部２は、同時並行処理を行うことが可能な複数のメモリバンク２１－０，２１－１，２１－２，…を有している。

【0014】

符号３は、主記憶部２へのアクセス時間の短縮を図るためのキャッシュ部である。キャッシュ部３も、同時並行処理を行うことが可能な複数のキャッシュメモリ３１－０，３１－１，３１－２，…を有している。キャッシュメモリ３１－０，３１－１，３１－２，…は、接続ポート２２－０，２２－１，２２－２，…を介してメモリバンク２１－０，２１－１，２１－２，…と接続されている。

【0015】

符号４は、ベクトル演算部１から主記憶部２にベクトル要素を転送するためのメモリアクセスリクエストを発行するリクエスト発行部である。メモリアクセスリクエストは、ベクトルストア命令とも呼ばれる。メモリアクセスリクエストは、先頭要素アドレスと、要素間距離とを含む。

【0016】

符号５は、ベクトル演算部１とキャッシュ部３の間に接続されたメモリアクセス制御部である。メモリアクセス制御部５は、データ送出部６と、ルーティングアドレス生成部５１と、ポート内アドレス生成部５２と、競合調停部５３と、クロスバ部５４とを有している。データ送出部６は、ベクトル要素、先頭要素アドレス、および要素間距離を入力し、データ（ベクトル要素）およびメモリアクセスアドレスを送出する。ルーティングアドレス生成部５１は、メモリアクセスアドレスからルーティングアドレスを生成する。具体的には、メモリアクセスアドレスの一部をルーティングアドレスとして選択する。ルーティングアドレスは、各ベクトル要素を、どの接続ポートを介して主記憶部２に転送するかを示している。ポート内アドレス生成部５２は、メモリアクセスアドレスからポート内アドレスを生成する。具体的には、メモリアクセスアドレスの一部をポート内アドレスとして選択する。競合調停部５３は、ルーティングアドレスに応じて、接続ポート毎に転送データの競合調停を行う。クロスバ部５４は、競合調停された転送データ（ベクトル要素）をキャッシュ部３に転送する。キャッシュ部３内のキャッシュメモリ３１－０，３１－１，３１－２，…は、接続ポート３２－０，３２－１，３２－２，…を介してクロスバ部５４に接続されている。

【0017】

データ送出部６は、転送要素順決定部６１と、送出データ選択部６２と、メモリアクセスアドレス生成部６３とを有している。転送要素順決定部６１は、要素間距離に応じてベクトル要素の転送順を決定する。送出データ選択部６２は、要素番号に対応するベクトル要素（送出データ）を選択する。メモリアクセスアドレス生成部６３は、個々の要素番号、先頭要素アドレス、および要素間距離に基づいて、個々の要素番号のベクトル要素（送出データ）に対応付けられるメモリアクセスアドレスを生成する。

【0018】

図２に、転送要素順決定部６１の内部構成を示す。転送要素順決定部６１は、比較器６５と、複数の転送順テーブル６６と、セレクタ６７とを有している。比較器６５は、要素間距離が８Ｂであるか否かを判定する。複数の転送順テーブル６６は、転送順テーブルＡおよび転送順テーブルＢを含む。セレクタ６７は、比較器６５による判定の結果に基づいて、複数の転送順テーブル６６の中から１つの転送順テーブルを選択する。

【0019】

次に、図１を参照して本実施形態によるメモリアクセス制御装置の動作を説明する。説明を簡単かつ明確にするために、８つのベクトル演算器１１が１処理サイクルで８つのベクトル要素を出力するものとする。また、主記憶部２も８つのメモリバンク２１－０，２１－１，２１－２，…，２１－７を有していて、キャッシュ部３も８つのキャッシュメモリ３１－０，３１－１，３１－２，…，３１－７を有しているものとする。メモリバンク２１－０，２１－１，２１－２，…，２１－７は接続ポート２２－０，２２－１，２２－２，…，２２－７を介してキャッシュメモリ３１－０，３１－１，３１－２，…，３１－７に接続されていて、キャッシュメモリ３１－０，３１－１，３１－２，…，３１－７は接続ポート３２－０，３２－１，３２－２，…，３２－７を介してクロスバ部５４に接続されているものとする。先頭要素アドレスは０Ｂ、要素間距離は８Ｂであるものとする。メモリアクセスアドレスは２４ビットであるものとする。

【0020】

まず、リクエスト発行部４が、メモリアクセスリクエスト（ベクトルストア命令）を発行する。メモリアクセスリクエストは、先頭要素アドレスおよび要素間距離を含んでいる。

【0021】

次に、転送要素順決定部６１が、要素間距離に応じてベクトル要素の転送要素順を決定する。送出データ選択部６２が、決定された転送要素順で、ベクトルレジスタ１２からベクトル要素を読み出す。メモリアクセスアドレス生成部６３が、読み出されたベクトル要素に対応するメモリアクセスアドレスを生成する。メモリアクセスアドレスは、
メモリアクセスアドレス＝先頭要素アドレス＋要素間距離×要素番号 …（式１）
によって計算する。

【0022】

次に、ルーティングアドレス生成部５１が、メモリアクセスアドレスからルーティングアドレスを生成する。競合調停部５３は、生成されたルーティングアドレスに応じて、接続ポート毎に転送データの競合調停を行う。ポート内アドレス生成部５２は、メモリアクセスアドレスからポート内アドレスを生成する。クロスバ部５４は、ルーティングアドレスに従って、各ベクトル要素を各接続ポート３２－０，３２－１，３２－２，…，３２－７に出力する。キャッシュメモリ３１－０，３１－１，３１－２，…，３１－７は、ポート内アドレスに従ってキャッシュアクセス動作を行う。

【0023】

最後に、キャッシュメモリ３１－０，３１－１，３１－２，…，３１－７からメモリバンク２１－０，２１－１，２１－２，…，２１－７に接続ポート２２－０，２２－１，２２－２，…，２２－７を介してベクトル要素が転送され、その結果、ベクトル演算部１で演算されたベクトル要素が主記憶部２に記憶される。

【0024】

図３に、ベクトル要素を要素番号順に連続して主記憶部２に記憶した場合に、メモリバンク２１－０，２１－１，２１－２，…，２１－７に格納されるベクトル要素のメモリアクセスアドレスを示す。先頭要素アドレスは０Ｂ、要素間距離は８Ｂなので、例えばメモリバンク２１－０には、ベクトル要素が、メモリアクセスアドレス０Ｂ，８Ｂ，１６Ｂ，…の順に格納され、メモリバンク２１－１には、６４Ｂ，７２Ｂ，８０Ｂ，…の順に格納される。

【0025】

図４および図５に、メモリアクセスアドレスからポート内アドレスおよびルーティングアドレスを生成する方法を示す。図４には、２４ビットのメモリアクセスアドレスの上位１５ビットをポート内アドレスとし、これに続く３ビットをルーティングアドレス（ＲＡ）とし、残りの下位６ビットをアクセス単位内アドレスとする例が示されている。図５には、上位１５ビットをポート内アクセスラインアドレスとし、これに続く３ビットをルーティングアドレス（ＲＡ）とし、残りの下位６ビットをアクセス単位内アドレスとし、ポート内アクセスラインアドレスとアクセス単位内アドレスを用いてポート内アドレスを生成する例が示されている。

【0026】

次に、図２を参照して転送要素順決定部６１の動作を説明する。比較器６５は、リクエスト発行部４から送られてくる要素間距離が８Ｂであるか否かを判定する。複数の転送順テーブル６６は、予め設定されている複数の転送順を保持している。本例では、複数の転送順テーブル６６は、転送順テーブルＡおよび転送順テーブルＢを保持している。図６に転送順テーブルＡを示し、図７に転送順テーブルＢを示す。セレクタ６７は、比較器６５による判定の結果に基づいて、要素間距離が８Ｂであるときには転送順テーブルＢを選択し、要素間距離が８Ｂではないときには転送順テーブルＡを選択する。

【0027】

リクエスト発行部４からメモリアクセス制御部５に、先頭要素アドレス０Ｂおよび要素間距離８Ｂが送られると、転送要素順決定部６１は転送順テーブルＢを選択する。送出データ選択部６２は、転送順テーブルＢに従って、タイミングＴ０において要素番号０，９，１８，２７，３６，４５，５４，６３のデータ（ベクトル要素）を選択する（図７参照）。メモリアクセスアドレス生成部６３は、前述した（式１）を用いて、要素番号０，９，１８，２７，３６，４５，５４，６３からメモリアクセスアドレス０Ｂ，７２Ｂ，１４４Ｂ，２１６Ｂ，２８８Ｂ，３６０Ｂ，４３２Ｂ，５０４Ｂをそれぞれ生成し、要素番号０，９，１８，２７，３６，４５，５４，６３のデータとメモリアクセスアドレス０Ｂ，７２Ｂ，１４４Ｂ，２１６Ｂ，２８８Ｂ，３６０Ｂ，４３２Ｂ，５０４Ｂとが対応付けられる（図８参照）。

【0028】

ルーティングアドレス生成部５１は、メモリアクセスアドレス０Ｂ，７２Ｂ，１４４Ｂ，２１６Ｂ，２８８Ｂ，３６０Ｂ，４３２Ｂ，５０４Ｂからルーティングアドレス０，１，２，３，４，５，６，７を生成する。これらのルーティングアドレスは競合していない（重複していない）ので、調停の必要はなく、８つのデータを同時に転送することが可能である。

【0029】

ルーティングアドレス０，１，２，３，４，５，６，７は接続ポート２２－０，２２－１，２２－２，２２－３，２２－４，２２－５，２２－６，２２－７および接続ポート３２－０，３２－１，３２－２，３２－３，３２－４，３２－５，３２－６，３２－７に対応しているので、タイミングＴ０において、要素番号０，９，１８，２７，３６，４５，５４，６３のデータが、接続ポート２２－０，２２－１，２２－２，２２－３，２２－４，２２－５，２２－６，２２－７および接続ポート３２－０，３２－１，３２－２，３２－３，３２－４，３２－５，３２－６，３２－７を介して同時に転送される（図９参照）。

【0030】

タイミングＴ１においても、転送順テーブルＢに従って、要素番号８，１７，２６，３５，４４，５３，６２，７１のデータが選択される（図７参照）。前述した（式１）を用いて、要素番号８，１７，２６，３５，４４，５３，６２，７１からメモリアクセスアドレス６４Ｂ，１３６Ｂ，２０８Ｂ，２８０Ｂ，３５２Ｂ，４２４Ｂ，４９６Ｂ，５６８Ｂが生成され（図８参照）、メモリアクセスアドレス６４Ｂ，１３６Ｂ，２０８Ｂ，２８０Ｂ，３５２Ｂ，４２４Ｂ，４９６Ｂ，５６８Ｂからルーティングアドレス１，２，３，４，５，６，７，０が生成される。これらのルーティングアドレスも競合していない。従って、タイミングＴ１において、要素番号８，１７，２６，３５，４４，５３，６２，７１のデータが、接続ポート２２－１，２２－２，２２－３，２２－４，２２－５，２２－６，２２－７，２２－０および接続ポート３２－１，３２－２，３２－３，３２－４，３２－５，３２－６，３２－７，３２－０を介して同時に転送される（図９参照）。

【0031】

タイミングＴ２～Ｔ１５においても同様に、８つの接続ポートを用いて同時にデータを転送することができる。従って、性能低下が発生しない。

【0032】

本発明の第２実施形態として、キャッシュ部３を設けない構成を図１０に示す。本実施形態において、メモリアクセス制御部５は、直接、主記憶部２に接続される。

【0033】

比較のため、転送要素順決定部６１を用いずにデータを転送した場合について説明する。図１１に、転送要素順決定部６１がない構成を示す。転送要素順は要素番号順となる。従って、主記憶部２内のメモリバンク２１－０，２１－１，２１－２，…，２１－７には、図３に示したメモリアクセスアドレスのベクトル要素が格納される。

【0034】

転送要素順決定部６１がない場合のメモリアクセス制御装置の動作を説明する。リクエスト発行部４からメモリアクセス制御部５に、先頭要素アドレス０Ｂおよび要素間距離８Ｂが送られると、タイミングＴ０において要素番号０，１，２，３，４，５，６，７のデータが選択される。メモリアクセスアドレス生成部６３は、要素番号０，１，２，３，４，５，６，７に対応するメモリアクセスアドレス０Ｂ，８Ｂ，１６Ｂ，２４Ｂ，３２Ｂ，４０Ｂ，４８Ｂ，５６Ｂを生成する（図１２参照）。

【0035】

ルーティングアドレス生成部５１は、メモリアクセスアドレス０Ｂ，８Ｂ，１６Ｂ，２４Ｂ，３２Ｂ，４０Ｂ，４８Ｂ，５６Ｂからルーティングアドレス０，０，０，０，０，０，０，０を生成する。これらのルーティングアドレスは競合しているので、８つのデータを同時に転送することはできない。従って、要素番号０，１，２，３，４，５，６，７のデータは、全て接続ポート２２－０および３２－０を介して順に転送される（図１３参照）。すなわち、タイミングＴ０で要素番号０のデータが転送され、これに続いて同じ接続ポート２２－０および３２－０を介して要素番号１～７のデータが転送される。

【0036】

同様に、タイミングＴ１では、要素番号８，９，１０，１１，１２，１３，１４，１５のデータが、全て接続ポート２２－１および３２－１を介して順に転送される。すなわち、タイミングＴ１で要素番号８のデータが転送され、これに続いて同じ接続ポート２２－１および３２－１を介して要素番号９～１５のデータが転送される。

【0037】

同様に、タイミングＴ２では、要素番号１６，１７，１８，１９，２０，２１，２２，２３のデータが、全て接続ポート２２－２および３２－２を介して順に転送される。すなわち、タイミングＴ２で要素番号１６のデータが転送され、これに続いて同じ接続ポート２２－２および３２－２を介して要素番号１７～２３のデータが転送される。

【0038】

すなわち、この方式だと、前述した第１実施形態より転送に時間がかかる。すなわち、この方式では、メモリアクセス時間の増加を引き起こしていた。

【0039】

上述のメモリアクセス制御装置は内部に、コンピュータシステムを有している。そして、上述したメモリアクセス制御方法の過程は、プログラムの形式でコンピュータ読み取り可能な記録媒体に記憶されており、このプログラムをコンピュータが読み出して実行することによって、上記処理が行われる。ここでコンピュータ読み取り可能な記録媒体とは、磁気ディスク、光磁気ディスク、ＣＤ－ＲＯＭ、ＤＶＤ－ＲＯＭ、半導体メモリ等をいう。また、このコンピュータプログラムを通信回線によってコンピュータに配信し、この配信を受けたコンピュータが当該プログラムを実行するようにしても良い。

【0040】

上記プログラムは、前述した機能の一部を実現するためのものであっても良い。さらに、前述した機能をコンピュータシステムにすでに記録されているプログラムとの組み合わせで実現できるもの、いわゆる差分ファイル（差分プログラム）であっても良い。

【0041】

図１４は、第３実施形態によるメモリアクセス制御装置の最小構成を示すブロック図である。本実施形態によるメモリアクセス制御装置は、少なくとも、転送要素順決定手段（転送要素順決定部６１）と、送出データ選択手段（送出データ選択部６２）と、メモリアクセスアドレス生成手段（メモリアクセスアドレス生成部６３）と、ルーティングアドレス生成手段（ルーティングアドレス生成部５１）と、クロスバ手段（クロスバ部５４）とを備えている。
転送要素順決定手段（転送要素順決定部６１）は、ベクトル要素の要素間距離に応じて前記ベクトル要素の転送順を決定する。
送出データ選択手段（送出データ選択部６２）は、所定の要素番号に対応するベクトル要素を選択して送出する。
メモリアクセスアドレス生成手段（メモリアクセスアドレス生成部６３）は、前記要素番号、先頭要素アドレス、および要素間距離に基づいてメモリアクセスアドレスを生成する。
ルーティングアドレス生成手段（ルーティングアドレス生成部５１）は、前記メモリアクセスアドレスからルーティングアドレスを生成する。
クロスバ手段（クロスバ部５４）は、前記ルーティングアドレスに基づいて前記ベクトル要素を複数の接続ポートのいずれかに転送する。

【0042】

上記の実施形態の一部または全部は、以下の付記のようにも記載され得るが、以下の記載に限られるわけではない。

【0043】

（付記１）
ベクトル要素の要素間距離に応じて前記ベクトル要素の転送順を決定する転送要素順決定手段と、
所定の要素番号に対応するベクトル要素を選択して送出する送出データ選択手段と、
前記要素番号、先頭要素アドレス、および要素間距離に基づいてメモリアクセスアドレスを生成するメモリアクセスアドレス生成手段と、
前記メモリアクセスアドレスからルーティングアドレスを生成するルーティングアドレス生成手段と、
前記ルーティングアドレスに基づいて前記ベクトル要素を複数の接続ポートのいずれかに転送するクロスバ手段と
を備えていることを特徴とするメモリアクセス制御装置。

【0044】

（付記２）
前記転送要素順決定手段は、
複数の転送順テーブルと、
前記要素間距離に応じて複数の転送順テーブルの中から１つの転送順テーブルを選択する転送順テーブル選択手段と
を有していて、
前記送出データ選択手段は、選択された転送順テーブルに記載された転送順でベクトル要素を送出する
ことを特徴とする付記１に記載のメモリアクセス制御装置。

【0045】

（付記３）
前記転送順テーブルには、転送タイミング毎の要素番号が記載されている
ことを特徴とする付記２に記載のメモリアクセス制御装置。

【0046】

（付記４）
前記転送タイミング毎の要素番号は、接続ポートと同じ数だけ記載されている
ことを特徴とする付記３に記載のメモリアクセス制御装置。

【0047】

（付記５）
入力されるベクトル要素のデータ幅と、転送されるベクトル要素のデータ幅とが異なる
ことを特徴とする付記１から４のいずれかに記載のメモリアクセス制御装置。

【0048】

（付記６）
前記ルーティングアドレスに応じて要素転送の競合調停を行う競合調停手段
をさらに備えていることを特徴とする付記１から５のいずれかに記載のメモリアクセス制御装置。

【0049】

（付記７）
ベクトル演算を行って、演算されたベクトル要素を出力するベクトル演算手段と、
前記ベクトル要素を記憶する記憶手段と、
前記ベクトル演算手段から記憶手段に前記ベクトル要素を転送するためのメモリアクセスリクエストを発行するリクエスト発行手段と、
前記ベクトル要素の転送順を制御するメモリアクセス制御手段と
を備えていて、前記メモリアクセスリクエストは、先頭要素アドレスおよび要素間距離を含み、前記メモリアクセス制御手段と記憶手段は、複数の接続ポートによって接続されていて、
前記メモリアクセス制御手段は、
前記ベクトル要素の要素間距離に応じて前記ベクトル要素の転送順を決定する転送要素順決定手段と、
所定の要素番号に対応するベクトル要素を選択して送出する送出データ選択手段と、
前記要素番号、先頭要素アドレス、および要素間距離に基づいてメモリアクセスアドレスを生成するメモリアクセスアドレス生成手段と、
前記メモリアクセスアドレスからルーティングアドレスを生成するルーティングアドレス生成手段と、
前記ルーティングアドレスに基づいて前記ベクトル要素を前記複数の接続ポートのいずれかに転送するクロスバ手段と
を備えている
ことを特徴とするメモリアクセス制御システム。

【0050】

（付記８）
前記メモリアクセス制御手段が、前記メモリアクセスアドレスからポート内アドレスを生成するポート内アドレス生成手段をさらに備えていて、
前記メモリアクセス制御システムが、前記ポート内アドレスに従ってキャッシュアクセス動作を行うキャッシュ手段をさらに備えている
ことを特徴とする付記７に記載のメモリアクセス制御システム。

【0051】

（付記９）
前記転送要素順決定手段は、
複数の転送順テーブルと、
前記要素間距離に応じて複数の転送順テーブルの中から１つの転送順テーブルを選択する転送順テーブル選択手段と
を有していて、
前記送出データ選択手段は、選択された転送順テーブルに記載された転送順でベクトル要素を送出する
ことを特徴とする付記７または８に記載のメモリアクセス制御システム。

【0052】

（付記１０）
前記転送順テーブルには、転送タイミング毎の要素番号が記載されている
ことを特徴とする付記９に記載のメモリアクセス制御システム。

【0053】

（付記１１）
前記転送タイミング毎の要素番号は、接続ポートと同じ数だけ記載されている
ことを特徴とする付記１０に記載のメモリアクセス制御システム。

【0054】

（付記１２）
入力されるベクトル要素のデータ幅と、転送されるベクトル要素のデータ幅とが異なる
ことを特徴とする付記７から１１のいずれかに記載のメモリアクセス制御システム。

【0055】

（付記１３）
前記ルーティングアドレスに応じて要素転送の競合調停を行う競合調停手段
をさらに備えていることを特徴とする付記７から１２のいずれかに記載のメモリアクセス制御システム。

【0056】

（付記１４）
ベクトル要素の要素間距離に応じて前記ベクトル要素の転送順を決定する転送要素順決定ステップと、
所定の要素番号に対応するベクトル要素を選択して送出する送出データ選択ステップと、
前記要素番号、先頭要素アドレス、および要素間距離に基づいてメモリアクセスアドレスを生成するメモリアクセスアドレス生成ステップと、
前記メモリアクセスアドレスからルーティングアドレスを生成するルーティングアドレス生成ステップと、
前記ルーティングアドレスに基づいて前記ベクトル要素を複数の接続ポートのいずれかに転送するクロスバステップと
を有していることを特徴とするメモリアクセス制御方法。

【0057】

（付記１５）
前記転送要素順決定ステップは、
複数の転送順テーブルを設定するステップと、
前記要素間距離に応じて複数の転送順テーブルの中から１つの転送順テーブルを選択する転送順テーブル選択ステップと
を有していて、
前記送出データ選択ステップでは、選択された転送順テーブルに記載された転送順でベクトル要素を送出する
ことを特徴とする付記１４に記載のメモリアクセス制御方法。

【0058】

（付記１６）
前記転送順テーブルには、転送タイミング毎の要素番号が記載されている
ことを特徴とする付記１５に記載のメモリアクセス制御方法。

【0059】

（付記１７）
前記転送タイミング毎の要素番号は、接続ポートと同じ数だけ記載されている
ことを特徴とする付記１６に記載のメモリアクセス制御方法。

【0060】

（付記１８）
入力されるベクトル要素のデータ幅と、転送されるベクトル要素のデータ幅とが異なる
ことを特徴とする付記１４から１７のいずれかに記載のメモリアクセス制御方法。

【0061】

（付記１９）
前記ルーティングアドレスに応じて要素転送の競合調停を行う競合調停ステップ
をさらに有していることを特徴とする付記１４から１８のいずれかに記載のメモリアクセス制御方法。

【0062】

（付記２０）
ベクトル要素の要素間距離に応じて前記ベクトル要素の転送順を決定する転送要素順決定ステップと、
所定の要素番号に対応するベクトル要素を選択して送出する送出データ選択ステップと、
前記要素番号、先頭要素アドレス、および要素間距離に基づいてメモリアクセスアドレスを生成するメモリアクセスアドレス生成ステップと、
前記メモリアクセスアドレスからルーティングアドレスを生成するルーティングアドレス生成ステップと、
前記ルーティングアドレスに基づいて前記ベクトル要素を複数の接続ポートのいずれかに転送するクロスバステップと
をコンピュータに実行させるメモリアクセス制御プログラム。

【0063】

（付記２１）
前記転送要素順決定ステップは、
複数の転送順テーブルを設定するステップと、
前記要素間距離に応じて複数の転送順テーブルの中から１つの転送順テーブルを選択する転送順テーブル選択ステップと
を有していて、
前記送出データ選択ステップでは、選択された転送順テーブルに記載された転送順でベクトル要素を送出する
ことを特徴とする付記２０に記載のメモリアクセス制御プログラム。

【0064】

（付記２２）
前記転送順テーブルには、転送タイミング毎の要素番号が記載されている
ことを特徴とする付記２１に記載のメモリアクセス制御プログラム。

【0065】

（付記２３）
前記転送タイミング毎の要素番号は、接続ポートと同じ数だけ記載されている
ことを特徴とする付記２２に記載のメモリアクセス制御プログラム。

【0066】

（付記２４）
入力されるベクトル要素のデータ幅と、転送されるベクトル要素のデータ幅とが異なる
ことを特徴とする付記２０から２３のいずれかに記載のメモリアクセス制御プログラム。

【0067】

（付記２５）
前記ルーティングアドレスに応じて要素転送の競合調停を行う競合調停ステップ
をさらに有していることを特徴とする付記２０から２４のいずれかに記載のメモリアクセス制御プログラム。

【符号の説明】

【0068】

１ ベクトル演算部
１１－０，１１－１，１１－２，…，１１－７ ベクトル演算器
１２ ベクトルレジスタ
２ 主記憶部
２１－０，２１－１，２１－２，…，２１－７ メモリバンク
２２－０，２２－１，２２－２，…，２２－７ 接続ポート
３ キャッシュ部
３１－０，３１－１，３１－２，…，３１－７ キャッシュメモリ
３２－０，３２－１，３２－２，…，３２－７ 接続ポート
４ リクエスト発行部
５ メモリアクセス制御部
５１ ルーティングアドレス生成部
５２ ポート内アドレス生成部
５３ 競合調停部
５４ クロスバ部
６ データ送出部
６１ 転送要素順決定部
６２ 送出データ選択部
６３ メモリアクセスアドレス生成部
６５ 比較器
６６ 転送順テーブル
６７ セレクタ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】