特許 7512777 情報処理装置、及びプログラム

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-07-01

(45)【発行日】2024-07-09

(54)【発明の名称】情報処理装置、及びプログラム

(51)【国際特許分類】

   G06F 8/656 20180101AFI20240702BHJP

   G06F 1/08 20060101ALI20240702BHJP

   G06F 9/38 20180101ALI20240702BHJP

   G06F 9/30 20180101ALI20240702BHJP

【ＦＩ】

G06F8/656

G06F1/08 520

G06F9/38 370C

G06F9/30 330B

【請求項の数】 10

(21)【出願番号】P 2020148483

(22)【出願日】2020-09-03

(65)【公開番号】P2022042856

(43)【公開日】2022-03-15

【審査請求日】2023-08-23

(73)【特許権者】

【識別番号】000005496

【氏名又は名称】富士フイルムビジネスイノベーション株式会社

(74)【代理人】

【識別番号】110000752

【氏名又は名称】弁理士法人朝日特許事務所

(72)【発明者】

【氏名】佐々木 日史

【審査官】武田 広太郎

(56)【参考文献】

【文献】特開２００１－３２０２７１（ＪＰ，Ａ）

【文献】特開２００７－２５１３２９（ＪＰ，Ａ）

【文献】特開２０１０－１４１９０１（ＪＰ，Ａ）

【文献】特開２０１２－０５３６７８（ＪＰ，Ａ）

【文献】中国特許出願公開第１１３６２６３７６（ＣＮ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０６Ｆ ８／６５６

Ｇ０６Ｆ １／０８

Ｇ０６Ｆ ９／３８

Ｇ０６Ｆ ９／３０

(57)【特許請求の範囲】

【請求項1】

プログラマブル論理回路に接続されたプロセッサを有し、前記プロセッサは、
前記プログラマブル論理回路の第１領域に再構成された第１回路に処理を実行させ、
前記第１回路の処理と並行して、前記第１領域と異なる第２領域に第２回路を再構成させ、
前記第１回路の処理が完了するタイミングと、前記第２回路の再構成が完了するタイミングとが近づくように、該第１回路の処理に用いるクロック周波数、及び該第２回路の再構成に用いるクロック周波数の少なくとも一方を調整する
情報処理装置。

【請求項2】

前記プロセッサは、
前記第１回路の処理が完了するタイミングに、前記第２回路の再構成が完了するタイミングが近づくように、該第２回路の再構成に用いるクロック周波数を調整する
請求項１に記載の情報処理装置。

【請求項3】

前記プロセッサは、
前記第１回路の処理が完了するよりも早く前記第２回路の再構成が完了することが予測される場合に、該第２回路の再構成に用いるクロック周波数を下げる
請求項２に記載の情報処理装置。

【請求項4】

前記プロセッサは、
前記第２回路の再構成が完了するよりも早く前記第１回路の処理が完了することが予測される場合に、該第２回路の再構成に用いるクロック周波数を上げる
請求項２又は３に記載の情報処理装置。

【請求項5】

前記プロセッサは、
前記第２回路の再構成が完了するタイミングに、前記第１回路の処理が完了するタイミングが近づくように、該第１回路の処理に用いるクロック周波数を調整する
請求項１に記載の情報処理装置。

【請求項6】

前記プロセッサは、
前記第１回路の処理が完了するよりも早く前記第２回路の再構成が完了することが予測される場合に、該第１回路の処理に用いるクロック周波数を上げる
請求項５に記載の情報処理装置。

【請求項7】

前記プロセッサは、
前記第２回路の再構成が完了するよりも早く前記第１回路の処理が完了することが予測される場合に、該第１回路の処理に用いるクロック周波数を下げる
請求項５又は６に記載の情報処理装置。

【請求項8】

前記プロセッサは、
前記クロック周波数の調整に応じて、自身を冷却する冷却器の熱交換量を調整する
請求項１から７のいずれか１項に記載の情報処理装置。

【請求項9】

前記冷却器は、前記プロセッサに送風する送風機であり、
前記プロセッサは、前記クロック周波数を上げるときに前記送風機の送風量を増加させる
請求項８に記載の情報処理装置。

【請求項10】

プログラマブル論理回路に接続されたプロセッサを有するコンピュータに、
前記プログラマブル論理回路の第１領域に再構成された第１回路に処理を実行させるステップと、
前記第１回路の処理と並行して、前記第１領域と異なる第２領域に第２回路を再構成させるステップと、
前記第１回路の処理が完了するタイミングと、前記第２回路の再構成が完了するタイミングとが近づくように、該第１回路の処理に用いるクロック周波数、及び該第２回路の再構成に用いるクロック周波数の少なくとも一方を調整するステップと、
を実行させるプログラム。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、情報処理装置、及びプログラムに関する。

【背景技術】

【0002】

特許文献１は、次に回路を再構成しようとする領域の少なくとも一部に、前に再構成されていて、その処理が実行されている前回路が存在する回路については、前回路の領域と重なる部分と、重ならない部分とに、再構成のためのデータを分割し、重ならない部分を前回路の処理と並行して再構成し、前回路の処理が終了した後に、重なる部分を再構成するプログラマブル論理回路への回路の再構成方法を開示している。
特許文献２は、複数の領域のうちいずれかの領域において処理が完了した際に、その処理が完了した領域に対応する回路構成情報を記憶部から読み出して、その領域にて再構成を行わせる画像処理装置を開示している。
特許文献３は、過去に処理された複数のブロックについて、どのブロックに対してどの回路構成データが選択されたかの対応付けを表す実績データを管理し、この実績データに含まれるブロック間の位置関係に基づいて、今後処理対象となるブロックのために選択される可能性が高い回路構成データを、予め用意されている複数の回路構成データの中から予測し再構成可能プロセッサの回路構成メモリにロードする画像データ処理装置を開示している。

【先行技術文献】

【特許文献】

【0003】

【文献】特許第３８３２５５７号

【文献】特開２０１６－５７８２８号公報

【文献】特許第５７８６４３４号

【発明の概要】

【発明が解決しようとする課題】

【0004】

領域の或る部分で再構成済み回路の処理と並行して、他の部分で他の回路を再構成すると、処理と再構成との間に待ち時間が生じることがある。

【0005】

本発明は、クロック周波数を変えない態様に比べて、処理と並行して再構成をするときの待ち時間を減らすことを目的とする。

【課題を解決するための手段】

【0006】

本発明の請求項１に係る情報処理装置は、プログラマブル論理回路に接続されたプロセッサを有し、前記プロセッサは、前記プログラマブル論理回路の第１領域に再構成された第１回路に処理を実行させ、前記第１回路の処理と並行して、前記第１領域と異なる第２領域に第２回路を再構成させ、前記第１回路の処理が完了するタイミングと、前記第２回路の再構成が完了するタイミングとが近づくように、該第１回路の処理に用いるクロック周波数、及び該第２回路の再構成に用いるクロック周波数の少なくとも一方を調整する情報処理装置である。

【0007】

本発明の請求項２に係る情報処理装置は、請求項１に記載の態様において、前記プロセッサは、前記第１回路の処理が完了するタイミングに、前記第２回路の再構成が完了するタイミングが近づくように、該第２回路の再構成に用いるクロック周波数を調整する情報処理装置である。

【0008】

本発明の請求項３に係る情報処理装置は、請求項２に記載の態様において、前記プロセッサは、前記第１回路の処理が完了するよりも早く前記第２回路の再構成が完了することが予測される場合に、該第２回路の再構成に用いるクロック周波数を下げる情報処理装置である。

【0009】

本発明の請求項４に係る情報処理装置は、請求項２又は３に記載の態様において、前記プロセッサは、前記第２回路の再構成が完了するよりも早く前記第１回路の処理が完了することが予測される場合に、該第２回路の再構成に用いるクロック周波数を上げる情報処理装置である。

【0010】

本発明の請求項５に係る情報処理装置は、請求項１に記載の態様において、前記プロセッサは、前記第２回路の再構成が完了するタイミングに、前記第１回路の処理が完了するタイミングが近づくように、該第１回路の処理に用いるクロック周波数を調整する情報処理装置である。

【0011】

本発明の請求項６に係る情報処理装置は、請求項５に記載の態様において、前記プロセッサは、前記第１回路の処理が完了するよりも早く前記第２回路の再構成が完了することが予測される場合に、該第１回路の処理に用いるクロック周波数を上げる情報処理装置である。

【0012】

本発明の請求項７に係る情報処理装置は、請求項５又は６に記載の態様において、前記プロセッサは、前記第２回路の再構成が完了するよりも早く前記第１回路の処理が完了することが予測される場合に、該第１回路の処理に用いるクロック周波数を下げる情報処理装置である。

【0013】

本発明の請求項８に係る情報処理装置は、請求項１から７のいずれか１項に記載の態様において、前記プロセッサは、前記クロック周波数の調整に応じて、自身を冷却する冷却器の熱交換量を調整する情報処理装置である。

【0014】

本発明の請求項９に係る情報処理装置は、請求項８に記載の態様において、前記冷却器は、前記プロセッサに送風する送風機であり、前記プロセッサは、前記クロック周波数を上げるときに前記送風機の送風量を増加させる情報処理装置である。

【0015】

本発明の請求項１０に係るプログラムは、プログラマブル論理回路に接続されたプロセッサを有するコンピュータに、前記プログラマブル論理回路の第１領域に再構成された第１回路に処理を実行させるステップと、前記第１回路の処理と並行して、前記第１領域と異なる第２領域に第２回路を再構成させるステップと、前記第１回路の処理が完了するタイミングと、前記第２回路の再構成が完了するタイミングとが近づくように、該第１回路の処理に用いるクロック周波数、及び該第２回路の再構成に用いるクロック周波数の少なくとも一方を調整するステップと、を実行させるプログラムである。

【発明の効果】

【0016】

請求項１、１０に係る発明によれば、クロック周波数を変えない態様に比べて、処理と並行して再構成をするときの待ち時間を減らすことができる。
請求項２に係る発明によれば、第１回路の処理に用いるクロック周波数が変えられない場合であっても、第２回路の再構成に用いるクロック周波数を変えない態様に比べて、処理と並行して再構成をするときの待ち時間を減らすことができる。
請求項３に係る発明によれば、第２回路の再構成に用いるクロック周波数を変えない態様に比べて、再構成により消費される電力を抑えることができる。
請求項４に係る発明によれば、第２回路の再構成に用いるクロック周波数を変えない態様に比べて、再構成が完了するまでの待ち時間を減らすことができる。
請求項５に係る発明によれば、第２回路の再構成に用いるクロック周波数が変えられない場合であっても、第１回路の処理に用いるクロック周波数を変えない態様に比べて、処理と並行して再構成をするときの待ち時間を減らすことができる。
請求項６に係る発明によれば、第１回路の処理に用いるクロック周波数を変えない態様に比べて、処理が完了するまでの待ち時間を減らすことができる。
請求項７に係る発明によれば、第１回路の処理に用いるクロック周波数を変えない態様に比べて、第１回路の処理により消費される電力を抑えることができる。
請求項８に係る発明によれば、クロック周波数の調整に伴って増減する熱に応じて、熱交換を行うことができる。
請求項９に係る発明によれば、クロック周波数の調整に伴って増減する熱に応じて、送風量を増減させることができる。

【図面の簡単な説明】

【0017】

【図1】情報処理装置１の構成の例を示す図。

【図2】クロック１０の例を示す図。

【図3】モジュールＤＢ１２１の例を示す図。

【図4】待ち行列１２２の例を示す図。

【図5】本実施形態におけるプログラマブル論理回路１６の構成の例を示す図。

【図6】プログラマブル論理回路１６の領域の例を示す図。

【図7】情報処理装置１の機能的構成の例を示す図。

【図8】情報処理装置１がクロック周波数を調整する動作の流れの例を示すフロー図。

【図9】絶対調整の動作の流れの例を示すフロー図。

【図10】第１相対調整の動作の流れの例を示すフロー図。

【図11】第２相対調整の動作の流れの例を示すフロー図。

【図12】処理用クロック１０１、及び再構成用クロック１０２のいずれか一方を調整する、第２相対調整の動作の流れの例を示すフロー図。

【図13】クロック周波数の調整を行わない場合の処理と再構成との進捗を示す図。

【図14】処理が完了するよりも早く再構成が完了する場合の調整の例を示す図。

【図15】再構成が完了するよりも早く処理が完了する場合の調整の例を示す図。

【発明を実施するための形態】

【0018】

＜実施形態＞
＜情報処理装置の構成＞
図１は、情報処理装置１の構成の例を示す図である。図１に示す情報処理装置１は、クロック１０、プロセッサ１１、メモリ１２、インタフェース１３、操作部１４、表示部１５、プログラマブル論理回路１６、画像読取部１７、及び画像形成部１８を有する。これらの構成は、バス１９で、互いに通信可能に接続されている。

【0019】

バス１９は、プロセッサ１１を図示しないチップセットに接続するホストバス、及び、そのチップセットに含まれる図示しないメモリコントローラとメモリ１２とを接続するメモリバスを含む。また、バス１９は、プロセッサ１１と、プログラマブル論理回路１６等とを接続するＰＣＩ（Peripheral Component Interconnect）バス、及び、このＰＣＩバスと、上述したホストバスとを接続するホスト・ＰＣＩバスブリッジを含む。また、バス１９は、画像読取部１７や画像形成部１８が利用する、画像データをやり取りするための画像バスを含んでいてもよい。

【0020】

プロセッサ１１は、メモリ１２に記憶されているプログラムを読出して実行することにより情報処理装置１の各部を制御する。プロセッサ１１は、例えばＣＰＵ（Central Processing Unit）である。

【0021】

クロック１０は、プロセッサ１１、又はプログラマブル論理回路１６にクロック信号を供給する構成であり、例えば水晶振動子を利用した発振回路を有する。図２は、クロック１０の例を示す図である。クロック１０は、処理用クロック１０１、及び再構成用クロック１０２を有する。

【0022】

処理用クロック１０１は、プログラマブル論理回路１６が処理を実行する際の動作に用いる周波数を決定し、これを示すクロック信号を生成してプログラマブル論理回路１６に供給する。このクロック信号が示す周波数（クロック周波数という）が増加すると、プログラマブル論理回路１６が処理を実行する速度が上昇し、処理の完了する時期が早まる。

【0023】

再構成用クロック１０２は、プロセッサ１１がプログラマブル論理回路１６にモジュールを再構成する際の動作に用いる周波数を決定し、これを示すクロック信号を生成してプロセッサ１１に供給する。「モジュール」は、プログラマブル論理回路１６の決められた領域に再構成されて、決められた１つの処理を実行する回路である。このクロック信号が示すクロック周波数が増加すると、プロセッサ１１がプログラマブル論理回路１６にモジュールを再構成する速度が上昇し、再構成の完了する時期が早まる。

【0024】

メモリ１２は、プロセッサ１１に読み込まれるオペレーティングシステム、各種のプログラム、データ等を記憶する記憶手段である。メモリ１２は、ＲＡＭ（Random Access Memory）やＲＯＭ（Read Only Memory）を有する。なお、メモリ１２は、ソリッドステートドライブ、ハードディスクドライブ等を有してもよい。また、メモリ１２は、モジュールＤＢ１２１、待ち行列１２２を記憶する。

【0025】

図３は、モジュールＤＢ１２１の例を示す図である。このモジュールＤＢ１２１において、モジュールの欄は、上述したモジュールを識別する識別情報を記憶する欄である。データの欄は、対応するモジュールをプログラマブル論理回路１６に再構成する際に用いるデータ（コンフィグレーションデータともいう）を記憶する欄である。このコンフィグレーションデータは、一回の処理で再構成される量ごとに区切られている。

【0026】

１つのモジュールは、１つ以上のコンフィグレーションデータで構成される。例えば、１つのモジュール「Ｍ１」は、１つのデータ「Ｄ１」で構成されているが、１つのモジュール「Ｍ３」は、２つのデータ「Ｄ３１」、「Ｄ３２」で構成されている。そのため、モジュール「Ｍ１」は、データ「Ｄ１」の再構成で実行可能になるが、モジュール「Ｍ３」は、データ「Ｄ３１」、及びデータ「Ｄ３２」の、合計２回の再構成を経て実行可能になる。

【0027】

このモジュールＤＢ１２１において、領域の欄は、対応するモジュールを構成する１つ以上のコンフィグレーションデータが、プログラマブル論理回路１６で再構成される領域の情報を記憶する欄である。例えば、データ「Ｄ１」が領域「Ｒ１」に書き込まれると、プログラマブル論理回路１６にモジュール「Ｍ１」が再構成される。また、データ「Ｄ３１」が領域「Ｒ３１」に、データ「Ｄ３２」が領域「Ｒ３２」に、それぞれ書き込まれると、プログラマブル論理回路１６にモジュール「Ｍ３」が再構成される。

【0028】

このモジュールＤＢ１２１において、ステータスの欄は、対応するモジュールを構成するコンフィグレーションデータの現時点における状態を記憶する欄である。例えば、図３に示すモジュール「Ｍ１」を構成するデータ「Ｄ１」のステータスは「解放」である。これは、モジュール「Ｍ１」の処理の実行が完了し、データ「Ｄ１」が再構成されている領域「Ｒ１」が解放されたことを意味する。

【0029】

また、例えば、図３に示すモジュール「Ｍ２」を構成するデータ「Ｄ２」のステータスは「処理」である。これは、モジュール「Ｍ２」の処理が開始されて、完了していないことを意味する。

【0030】

また、例えば、図３に示すモジュール「Ｍ３」のうち、データ「Ｄ３１」のステータスは「再構成」である。これは、データ「Ｄ３１」が再構成中であることを意味する。

【0031】

また、例えば、図３に示すモジュール「Ｍ３」のうち、データ「Ｄ３２」のステータスは「（解放）待機」である。これは、データ「Ｄ３２」の領域「Ｒ３１」への書き込みが、他のモジュールの処理の完了に伴う領域の解放まで待機させられていることを意味する。

【0032】

また、例えば、図３に示すモジュール「Ｍ４」を構成するデータ「Ｄ４」のステータスは「（処理）待機」である。これは、モジュール「Ｍ４」を構成するデータ「Ｄ４」の領域「Ｒ４」への書き込みが、他のモジュールの処理の完了まで待機させられていることを意味する。

【0033】

上述した「（解放）待機」は、データの書き込み先の領域が解放されることを待機するものであったが、「（処理）待機」は、処理を開始する条件（開始条件という）として、決められたモジュールの処理の完了が定められていることによる待機である。したがって、この「（処理）待機」のステータスを有するデータは、その書き込み先の領域が解放されているか否かに関わらず、決められたモジュールの処理が完了するまで書き込みを待機させられる。

【0034】

図４は、待ち行列１２２の例を示す図である。図４に示す待ち行列１２２は、プログラマブル論理回路１６に処理を実行させるモジュールを、その処理の順に配列した行列である。この待ち行列１２２において、順序の欄は、プログラマブル論理回路１６に実行させる順序を記憶する欄である。モジュールの欄は、対応する順序で実行するモジュールの識別情報を記憶する欄である。開始条件の欄は、対応するモジュールの開始条件を記憶する欄である。

【0035】

例えば、図４に示す待ち行列１２２において、順序「Ｊ２」はモジュール「Ｍ２」を実行する順序であり、その開始条件は「Ｊ１完了」である。つまり、順序「Ｊ２」にモジュール「Ｍ２」の処理を開始するためには、順序「Ｊ１」の処理が完了していることが必要である。

【0036】

図４に示す待ち行列１２２では、順序「Ｊ１」→「Ｊ２」→「Ｊ３」→「Ｊ４」の順に実行するモジュールが並べられており、順序「Ｊ２」以降の開始条件は、直前のモジュールによる処理が完了していることである。つまり、図４に示す待ち行列１２２は、これら４つの処理のうち、いずれか２以上が並行して実行されることを許可していない。

【0037】

図１に示すインタフェース１３は、有線又は無線により情報処理装置１を、他の装置に通信可能に接続する通信回路である。例えば、インタフェース１３は、各種のデバイスをプロセッサ１１に接続し、それらのデバイスをプロセッサ１１に制御させる。また、図１に示すインタフェース１３は、冷却器１３１と通信可能に接続し、この冷却器１３１をプロセッサ１１に制御させる。冷却器１３１は、プロセッサ１１、又はプログラマブル論理回路１６を冷却する装置であり、例えば、送風機や、水等の冷媒を循環させるポンプ等である。

【0038】

操作部１４は、各種の指示をするための操作ボタン、キーボード、マウス、タッチパネル等の操作子を備えており、操作を受付けてその操作内容に応じた信号をプロセッサ１１に送る。

【0039】

表示部１５は、プロセッサ１１又はプログラマブル論理回路１６の制御の下、指定された画像を表示する。図１に示す表示部１５は、上述した画像を表示するための表示画面である液晶ディスプレイを有している。この液晶ディスプレイの上には、操作部１４の透明のタッチパネルが重ねて配置されてもよい。

【0040】

画像読取部１７は、ＬＥＤ（light emitting diode）等の照射装置、レンズやプリズム等の光学系、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサや、ＣＣＤ（Charge Coupled Device）イメージセンサ等の撮像素子等を備える。画像読取部１７は、プロセッサ１１又はプログラマブル論理回路１６の制御の下、紙等の媒体に形成された画像を読取り、読取った画像を示す画像データを生成してプロセッサ１１に供給する。

【0041】

画像形成部１８は、プロセッサ１１又はプログラマブル論理回路１６の制御の下、例えば電子写真方式等により、紙などの媒体に画像を形成する。

【0042】

プログラマブル論理回路１６は、プロセッサ１１の制御の下、機能を実現するモジュールを再構成することが可能な論理回路であり、例えばＦＰＧＡ（Field Programmable Gate Array）である。図１に示すプログラマブル論理回路１６は、表示部１５、画像読取部１７、及び画像形成部１８のうち、少なくともいずれかを制御する。なお、プログラマブル論理回路１６が制御する対象はこれらに限られない。また、プログラマブル論理回路１６は、これらを制御しなくてもよい。

【0043】

図５は、本実施形態におけるプログラマブル論理回路１６の構成の例を示す図である。図５に示すプログラマブル論理回路１６は、いわゆるアイランドスタイルのＦＰＧＡである。

【0044】

このプログラマブル論理回路１６は、それぞれ格子状に配列された複数の、論理ブロック１６１、スイッチブロック１６２、接続ブロック１６３、及び入出力端子１６４を有する。すなわち、このプログラマブル論理回路１６は、格子状に配列された複数の論理ブロックを有するプログラマブル論理回路の例である。なお、図５に示すプログラマブル論理回路１６は略図であり、論理ブロック１６１等の個数は図５に示したものに限らない。

【0045】

論理ブロック１６１は、真理値表回路等を用いて、論理や演算回路、記憶回路等、各種の機能を実現するモジュールを構成する単位となるブロックである。

【0046】

スイッチブロック１６２、及び、接続ブロック１６３は、これらを繋ぐ配線とともに配線領域を構成する。

【0047】

スイッチブロック１６２は、配線どうしの接続を切替えるブロックである。接続ブロック１６３は、論理ブロック１６１の入出力と上述した配線領域との接続を切替えるブロックである。

【0048】

スイッチブロック１６２、及び、接続ブロック１６３は、例えば、バストランジスタを用いたスイッチとその制御用のコンフィグレーションメモリとで構成される。

【0049】

入出力端子１６４は、プログラマブル論理回路１６とプロセッサ１１とを通信可能に接続し、プロセッサ１１からの入力、及びプロセッサ１１への出力のインタフェースとなるブロックである。図５に示す入出力端子１６４は、上述した配線領域に接続されている。

【0050】

なお、プログラマブル論理回路１６は、例えば、決められた処理の実行に用いるＤＳＰ（digital signal processor）を備えていてもよい。

【0051】

プロセッサ１１は、メモリ１２に記憶されたコンフィグレーションデータをプログラマブル論理回路１６の論理ブロック１６１、スイッチブロック１６２、及び接続ブロック１６３にそれぞれ書き込むことで、プログラマブル論理回路１６を再構成する。

【0052】

図６は、プログラマブル論理回路１６の領域の例を示す図である。図６には、図３に示したモジュールＤＢ１２１の領域Ｒ１、Ｒ２、Ｒ３１、Ｒ３２、Ｒ４の例が示されている。このプログラマブル論理回路１６で、領域Ｒ３１と領域Ｒ３２とは、領域Ｒ３を構成する。

【0053】

領域Ｒ１と領域Ｒ３２とは、互いに重複する部分を有するが、領域Ｒ１と領域Ｒ３１とは、互いに重複する部分を有しない。したがって、領域Ｒ１に再構成されるモジュール「Ｍ１」の処理の実行中に、プロセッサ１１は、データ「Ｄ３２」を領域Ｒ３２へ書き込むことができないが、データ「Ｄ３１」を領域Ｒ３１へ書き込むことができる。

【0054】

また、領域Ｒ２と領域Ｒ４とは、互いに重複する部分を有する。したがって、領域Ｒ２に再構成されるモジュール「Ｍ２」の処理の実行中に、プロセッサ１１は、データ「Ｄ４」を領域Ｒ４に書き込むことができない。また、領域Ｒ４に再構成されるモジュール「Ｍ４」の処理の実行中に、プロセッサ１１は、データ「Ｄ２」を領域Ｒ２に書き込むことができない。

【0055】

＜情報処理装置の機能的構成＞
図７は、情報処理装置１の機能的構成の例を示す図である。情報処理装置１のプロセッサ１１は、メモリ１２に記憶されたプログラムを実行することにより、再構成部１１１、指示部１１２、予測部１１３、及び調整部１１４として機能する。

【0056】

再構成部１１１は、メモリ１２からコンフィグレーションデータを読出して、プログラマブル論理回路１６において、そのコンフィグレーションデータに対応付けられた領域に書き込み、モジュールを再構成する。

【0057】

指示部１１２は、上述した再構成部１１１による再構成が完了すると、再構成されたそのモジュールにより実現する回路に処理を実行するよう指示する。

【0058】

予測部１１３は、上述した再構成部１１１によるモジュールの再構成と、指示部１１２により指示された処理とが、並行して行われている場合に、再構成が完了するタイミングと、処理が完了するタイミングとを、それぞれ予測する。

【0059】

調整部１１４は、上述した予測部１１３による各タイミングの予測結果に応じて、クロック１０のクロック周波数を調整する。また、図７に示す調整部１１４は、クロック１０の調整に伴って、インタフェース１３に接続された冷却器１３１の熱交換量を調整する。

【0060】

なお、冷却器１３１がクロック１０から供給されるクロック信号に応じてその熱交換量を増減させる場合、調整部１１４は、クロック１０を制御して冷却器１３１に供給するクロック信号を調整する。

【0061】

＜情報処理装置の動作＞
情報処理装置１のプロセッサ１１は、メモリ１２に記憶されたプログラムを読出して、プログラマブル論理回路１６の決められた領域に回路を再構成し、再構成された回路に処理を実行させ、処理及び再構成のためのクロック周波数を調整する動作を行う。

【0062】

図８は、情報処理装置１がクロック周波数を調整する動作の流れの例を示すフロー図である。情報処理装置１のプロセッサ１１は、例えば、操作部１４からユーザの操作を受付けて、受付けた操作が示す処理をメモリ１２の待ち行列１２２に記憶する。プロセッサ１１は、メモリ１２の待ち行列１２２を参照し、未完了のモジュールがあるか否かを判断する（ステップＳ１０１）。

【0063】

待ち行列１２２の中に未完了のモジュールがない、と判断する場合（ステップＳ１０１；ＮＯ）、プロセッサ１１は、この判断を続ける。一方、待ち行列１２２の中に未完了のモジュールがある、と判断する場合（ステップＳ１０１；ＹＥＳ）、プロセッサ１１は、それら未完了のモジュールの中に、処理を実行中のものがあるか否かを判断する（ステップＳ１０２）。

【0064】

未完了であって処理を実行中のモジュールがない、と判断する場合（ステップＳ１０２；ＮＯ）、プロセッサ１１は、待ち行列１２２における未完了のモジュールのうち、再構成中のモジュールがあるか否かを判断する（ステップＳ１０３）。

【0065】

再構成中のモジュールがない、と判断する場合（ステップＳ１０３；ＮＯ）、プロセッサ１１は、待ち行列１２２に示された順序に従って、いずれかのモジュールの再構成を開始する（ステップＳ１０４）。

【0066】

一方、再構成中のモジュールがある、と判断する場合（ステップＳ１０３；ＹＥＳ）、プロセッサ１１は、クロック１０が有する再構成用クロック１０２が発生させるクロック周波数の調整（第１絶対調整という）を行う（ステップＳ２００）。第１絶対調整が終わると、プロセッサ１１は、図８に示す通り、処理をステップＳ１０１に戻す。

【0067】

ここで「絶対調整」とは、処理が完了するタイミングと、再構成が完了するタイミングと、を相対的に近づける調整ではなく、２つのタイミングのいずれか一方のみを調整するものである。

【0068】

図９は、絶対調整の動作の流れの例を示すフロー図である。図９（ａ）には、上述した第１絶対調整の動作の流れの例が示されている。図９（ａ）に示す第１絶対調整は、再構成用クロック１０２のクロック周波数を上げる調整である。すなわち、プロセッサ１１は、この第１絶対調整を行う場合、条件を満たすか否かを判断し（ステップＳ２０１）、条件を満たすと判断する場合に（ステップＳ２０１；ＹＥＳ）、再構成用クロック１０２のクロック周波数を上げる（ステップＳ２０２）。

【0069】

この条件とは、ステップＳ２０２を行える条件であり、例えば、再構成用クロック１０２のクロック周波数が予め定められた上限に至っていない、といった条件である。なお、条件を満たさないと判断する場合（ステップＳ２０１；ＮＯ）、プロセッサ１１は、調整を行わずにこの処理を終了する。

【0070】

図８に示すフロー図に示すステップＳ１０２において、未完了であって処理を実行中のモジュールがある、と判断する場合（ステップＳ１０２；ＹＥＳ）、プロセッサ１１は、その処理が完了するタイミングを予測する（ステップＳ１０５）。

【0071】

次に、プロセッサ１１は、未完了であって再構成中のモジュールがあるか否かを判断する（ステップＳ１０６）。再構成中のモジュールがない、と判断する場合（ステップＳ１０６；ＮＯ）、プロセッサ１１は、その理由が、処理中のモジュールによる処理の完了待ちであるか否かを判断する（ステップＳ１０７）。

【0072】

処理中のモジュールが再構成されている領域には、そのモジュールの処理が完了するまで、新たにコンフィグレーションデータを書き込むことができない。したがって、処理の完了待ちである、と判断する場合（ステップＳ１０７；ＹＥＳ）、プロセッサ１１は、クロック１０が有する処理用クロック１０１が発生させるクロック周波数の調整（第２絶対調整という）を行う（ステップＳ３００）。第２絶対調整が終わると、プロセッサ１１は、図８に示す通り、処理をステップＳ１０１に戻す。

【0073】

図９（ｂ）には、上述した第２絶対調整の動作の流れの例が示されている。図９（ｂ）に示す第２絶対調整は、処理用クロック１０１のクロック周波数を上げる調整である。すなわち、プロセッサ１１は、この第２絶対調整を行う場合、条件を満たすか否かを判断し（ステップＳ３０１）、条件を満たすと判断する場合に（ステップＳ３０１；ＹＥＳ）、処理用クロック１０１のクロック周波数を上げる（ステップＳ３０２）。

【0074】

この条件とは、ステップＳ３０２を行える条件であり、例えば、処理用クロック１０１のクロック周波数が予め定められた上限に至っていない、といった条件である。なお、条件を満たさないと判断する場合（ステップＳ３０１；ＮＯ）、プロセッサ１１は、調整を行わずにこの処理を終了する。

【0075】

図８に示すステップＳ１０７において、上述した処理の完了待ちではない、と判断する場合（ステップＳ１０７；ＮＯ）、プロセッサ１１は、待ち行列１２２に示された順序に従って、いずれかのモジュールの再構成を開始する（ステップＳ１０４）。

【0076】

図８に示すステップＳ１０６において、再構成中のモジュールがある、と判断する場合（ステップＳ１０６；ＹＥＳ）、プロセッサ１１は、その再構成が完了するタイミングを予測する（ステップＳ１０８）。

【0077】

そして、プロセッサ１１は、ステップＳ１０５で予測した、処理が完了するタイミングと、ステップＳ１０８で予測した、再構成が完了するタイミングと、を比較し、処理の完了よりも再構成の完了が早いか否かを判断する（ステップＳ１０９）。

【0078】

処理の完了よりも再構成の完了が早くはない、と判断する場合（ステップＳ１０９；ＮＯ）、プロセッサ１１は、処理が完了するタイミングと、再構成が完了するタイミングとが相対的に近づくように、クロック１０が発生させるクロック周波数の調整（第１相対調整という）を行う（ステップＳ４００）。第１相対調整というが終わると、プロセッサ１１は、図８に示す通り、処理をステップＳ１０１に戻す。

【0079】

ここで「相対調整」とは、処理用クロック１０１、及び再構成用クロック１０２の少なくとも一方が発生させるクロック周波数を調整して、処理が完了するタイミングと、再構成が完了するタイミングと、を相対的に近づける調整である。

【0080】

図１０は、第１相対調整の動作の流れの例を示すフロー図である。プロセッサ１１は、図１０に示す第１相対調整を行う場合、条件を満たすか否かを判断する（ステップＳ４０１）。この条件とは、ステップＳ４０２を行える条件であり、例えば、再構成用クロック１０２のクロック周波数が予め定められた上限に至っていない、といった条件である。

【0081】

条件を満たすと判断する場合に（ステップＳ４０１；ＹＥＳ）、プロセッサ１１は、再構成用クロック１０２のクロック周波数を上げ（ステップＳ４０２）、処理をステップＳ４０３に進める。

【0082】

一方、条件を満たさないと判断する場合（ステップＳ４０１；ＮＯ）、プロセッサ１１は、ステップＳ４０２の処理を行わずに、処理をステップＳ４０３に進める。

【0083】

そして、プロセッサ１１は、条件を満たすか否かを判断する（ステップＳ４０３）。この条件とは、ステップＳ４０４を行える条件であり、例えば、処理用クロック１０１のクロック周波数が予め定められた下限に至っていない、といった条件である。

【0084】

条件を満たすと判断する場合に（ステップＳ４０３；ＹＥＳ）、プロセッサ１１は、処理用クロック１０１のクロック周波数を下げて（ステップＳ４０４）、処理を終了する。

【0085】

一方、条件を満たさないと判断する場合（ステップＳ４０３；ＮＯ）、プロセッサ１１は、ステップＳ４０４の処理を行わずに、処理を終了する。

【0086】

図８に示すステップＳ１０９において、処理の完了よりも再構成の完了が早い、と判断する場合（ステップＳ１０９；ＹＥＳ）、プロセッサ１１は、処理が完了するタイミングと、再構成が完了するタイミングとが相対的に近づくように、クロック１０が発生させるクロック周波数の調整（第２相対調整という）を行う（ステップＳ５００）。第２相対調整というが終わると、プロセッサ１１は、図８に示す通り、処理をステップＳ１０１に戻す。

【0087】

図１１は、第２相対調整の動作の流れの例を示すフロー図である。プロセッサ１１は、図１１に示す第２相対調整を行う場合、条件を満たすか否かを判断する（ステップＳ５０１）。この条件とは、ステップＳ５０２を行える条件であり、例えば、処理用クロック１０１のクロック周波数が予め定められた上限に至っていない、といった条件である。

【0088】

条件を満たすと判断する場合に（ステップＳ５０１；ＹＥＳ）、プロセッサ１１は、処理用クロック１０１のクロック周波数を上げ（ステップＳ５０２）、処理をステップＳ５０３に進める。

【0089】

一方、条件を満たさないと判断する場合（ステップＳ５０１；ＮＯ）、プロセッサ１１は、ステップＳ５０２の処理を行わずに、処理をステップＳ５０３に進める。

【0090】

そして、プロセッサ１１は、条件を満たすか否かを判断する（ステップＳ５０３）。この条件とは、ステップＳ５０４を行える条件であり、例えば、再構成用クロック１０２のクロック周波数が予め定められた下限に至っていない、といった条件である。

【0091】

条件を満たすと判断する場合に（ステップＳ５０３；ＹＥＳ）、プロセッサ１１は、再構成用クロック１０２のクロック周波数を下げて（ステップＳ５０４）、処理を終了する。

【0092】

一方、条件を満たさないと判断する場合（ステップＳ５０３；ＮＯ）、プロセッサ１１は、ステップＳ５０４の処理を行わずに、処理を終了する。

【0093】

なお、上述した第１相対調整、及び第２相対調整は、いずれも処理用クロック１０１、及び再構成用クロック１０２の両方を調整していたが、いずれか一方のみを調整してもよい。

【0094】

図１２は、処理用クロック１０１、及び再構成用クロック１０２のいずれか一方を調整する、第２相対調整の動作の流れの例を示すフロー図である。この第２相対調整（ステップＳ５００ａ）において、プロセッサ１１は、条件を満たすか否かを判断する（ステップＳ５０１ａ）。この条件とは、ステップＳ５０２を行える条件である。

【0095】

この条件を満たすと判断する場合（ステップＳ５０１ａ；ＹＥＳ）、プロセッサ１１は、処理用クロック１０１のクロック周波数を上げ（ステップＳ５０２ａ）、処理を終了する。

【0096】

一方、上述した条件を満たさないと判断する場合（ステップＳ５０１ａ；ＮＯ）、プロセッサ１１は、再構成用クロック１０２のクロック周波数を下げ（ステップＳ５０４ａ）、処理を終了する。

【0097】

図１３は、クロック周波数の調整を行わない場合の処理と再構成との進捗を示す図である。図１３の横軸は時間を示している。図１３の上段の線は、再構成の進捗を示す。図１３の下段の線は、処理の進捗を示す。

【0098】

例えば、情報処理装置１のプロセッサ１１は、図１３に示した通り、時刻ｔ０にデータ「Ｄ１」の領域Ｒ１への書き込みを開始する。時刻ｔ１にこの書き込みが完了すると、プロセッサ１１は、プログラマブル論理回路１６にモジュール「Ｍ１」の処理を開始するよう指示する。モジュール「Ｍ１」の処理は、時刻ｔ４まで完了しないことが予測される。

【0099】

一方、プロセッサ１１は、時刻ｔ１にデータ「Ｄ２」の領域Ｒ２への書き込みを開始する。このデータ「Ｄ２」の書き込みは、時刻ｔ２まで完了しないことが予測される。

【0100】

また、プロセッサ１１は、データ「Ｄ２」の書き込みが完了した時刻ｔ２にデータ「Ｄ３１」の領域Ｒ３１への書き込みを開始する。このデータ「Ｄ３１」の書き込みは、時刻ｔ３まで完了しないことが予測される。

【0101】

この場合、モジュール「Ｍ１」の処理が完了する時刻ｔ４よりも、データ「Ｄ２」の書き込みが完了する（すなわち、モジュール「Ｍ２」の再構成が完了する）時刻ｔ２の方が早い。そこで、プロセッサ１１は、モジュール「Ｍ１」の処理に用いる処理用クロック１０１のクロック周波数を上げるか、モジュール「Ｍ２」の再構成に用いる再構成用クロック１０２のクロック周波数を下げるか、その両方を行って、これら２つの時刻を近づける。

【0102】

また、図１３に示す例で、時刻ｔ４よりも、データ「Ｄ３１」の書き込みが完了する時刻ｔ３の方が早い。そこで、プロセッサ１１は、上述した通り、処理用クロック１０１のクロック周波数を上げるか再構成用クロック１０２のクロック周波数を下げるか、その両方を行って、これら２つの時刻を近づける。

【0103】

図１４は、処理が完了するよりも早く再構成が完了する場合の調整の例を示す図である。図１４（ａ）には、モジュール「Ｍ１」の処理に用いる処理用クロック１０１のクロック周波数を上げて、この処理の完了を早めたときの進捗が示されている。

【0104】

上述した通り、クロック周波数を変えない場合、モジュール「Ｍ１」の処理は時刻ｔ４に完了していたが、クロック周波数を上げたことによって、この処理は時刻ｔ４１に完了している。時刻ｔ４１は、時刻ｔ４よりも早い時刻であり、時刻ｔ３よりも遅い時刻である。これにより、データ「Ｄ３１」の再構成が完了する時刻ｔ３と、モジュール「Ｍ１」の処理が完了する時刻ｔ４１とは、クロック周波数を調整する前に比べて近づく。したがって、次のデータ「Ｄ３２」を再構成するまでの待ち時間は短縮される。

【0105】

このプロセッサ１１は、第１回路の処理が完了するよりも早く第２回路の再構成が完了することが予測される場合に、この第１回路の処理に用いるクロック周波数を上げるプロセッサの例である。

【0106】

また、図１４（ｂ）には、データ「Ｄ３１」の書き込みに用いる再構成用クロック１０２のクロック周波数を下げて、このデータを含むモジュールの再構成の完了を遅らせたときの進捗が示されている。

【0107】

クロック周波数を下げたことによって、データ「Ｄ３１」の書き込みが完了するタイミングは、時刻ｔ３から時刻ｔ３１に延期されている。時刻ｔ３１は、時刻ｔ３よりも遅い時刻であり、時刻ｔ４よりも早い時刻である。これにより、データ「Ｄ３１」の再構成が完了する時刻ｔ３１と、モジュール「Ｍ１」の処理が完了する時刻ｔ４とは、クロック周波数を調整する前に比べて近づく。したがって、次のデータ「Ｄ３２」を再構成するまでの待ち時間は短縮される。また、クロック周波数を下げているため、クロック周波数を変えない場合に比べて電力消費量が節約される。

【0108】

このプロセッサ１１は、第１回路の処理が完了するよりも早く第２回路の再構成が完了することが予測される場合に、この第２回路の再構成に用いるクロック周波数を下げるプロセッサの例である。

【0109】

また、図１３に示した例において、情報処理装置１のプロセッサ１１は、時刻ｔ６にモジュール「Ｍ２」の処理を完了する。モジュール「Ｍ２」が再構成されている領域Ｒ２は、モジュール「Ｍ４」が再構成される領域Ｒ４と一部が重複している。そのため、モジュール「Ｍ４」の再構成は、モジュール「Ｍ２」の処理が完了する時刻ｔ６まで開始できない。

【0110】

また、図４に示す待ち行列１２２の通り、順序「Ｊ３」に行われるモジュール「Ｍ３」の処理は、順序「Ｊ２」の処理が完了していることを開始条件としている。そのため、図１３に示す通り、モジュール「Ｍ３」の再構成が時刻ｔ５に完了していても、その処理は、モジュール「Ｍ２」の処理が完了する時刻ｔ６まで開始できない。

【0111】

したがって、プロセッサ１１は、時刻ｔ６になると、データ「Ｄ４」を領域Ｒ４に書き込み始めることでモジュール「Ｍ４」の再構成を開始する。また、プロセッサ１１は、時刻ｔ６になると、時刻ｔ５に再構成が完了していたモジュール「Ｍ３」の処理を開始する。

【0112】

ここで、モジュール「Ｍ４」の再構成は、時刻ｔ８に完了することが予測される。また、モジュール「Ｍ３」の処理は、時刻ｔ７に完了することが予測される。そして、時刻ｔ７は、時刻ｔ８よりも早い時刻である。

【0113】

つまり、この場合、モジュール「Ｍ４」の再構成が完了する時刻ｔ８よりも、モジュール「Ｍ３」の処理が完了する時刻ｔ７の方が早い。そこで、プロセッサ１１は、モジュール「Ｍ４」の再構成に用いる再構成用クロック１０２のクロック周波数を上げるか、モジュール「Ｍ３」の処理に用いる処理用クロック１０１のクロック周波数を下げるか、その両方を行って、これら２つの時刻を近づける。

【0114】

図１５は、再構成が完了するよりも早く処理が完了する場合の調整の例を示す図である。図１５（ａ）には、モジュール「Ｍ４」の再構成に用いる再構成用クロック１０２のクロック周波数を上げて、この再構成の完了を早めたときの進捗が示されている。

【0115】

上述した通り、クロック周波数を変えない場合、モジュール「Ｍ４」の再構成は時刻ｔ８に完了していたが、クロック周波数を上げたことによって、この再構成は時刻ｔ８１に完了している。時刻ｔ８１は、時刻ｔ８よりも早い時刻であり、時刻ｔ７よりも遅い時刻である。これにより、モジュール「Ｍ４」の再構成が完了する時刻ｔ８１と、モジュール「Ｍ３」の処理が完了する時刻ｔ７とは、クロック周波数を調整する前に比べて近づく。したがって、再構成されたモジュール「Ｍ４」の処理を開始するまでの待ち時間は短縮される。

【0116】

このプロセッサ１１は、第２回路の再構成が完了するよりも早く第１回路の処理が完了することが予測される場合に、この第２回路の再構成に用いるクロック周波数を上げるプロセッサの例である。

【0117】

また、図１５（ｂ）には、モジュール「Ｍ３」の処理に用いる処理用クロック１０１のクロック周波数を下げて、この処理の完了を遅らせたときの進捗が示されている。

【0118】

クロック周波数を下げたことによって、モジュール「Ｍ３」の処理が完了するタイミングは、時刻ｔ７から時刻ｔ７１に延期されている。時刻ｔ７１は、時刻ｔ７よりも遅い時刻であり、時刻ｔ８よりも早い時刻である。これにより、モジュール「Ｍ３」の処理が完了する時刻ｔ７１と、モジュール「Ｍ４」の再構成が完了する時刻ｔ８とは、クロック周波数を調整する前に比べて近づく。したがって、再構成されたモジュール「Ｍ４」の処理を開始するまでの待ち時間は短縮される。また、クロック周波数を下げているため、クロック周波数を変えない場合に比べて電力消費量が節約される。

【0119】

このプロセッサ１１は、第２回路の再構成が完了するよりも早く第１回路の処理が完了することが予測される場合に、この第１回路の処理に用いるクロック周波数を下げるプロセッサの例である。

【0120】

上述した動作により、情報処理装置１のプロセッサ１１は、プログラマブル論理回路１６のいずれかの領域（第１領域という）に再構成された回路（第１回路）に処理を実行させる。また、このプロセッサ１１は、第１回路の処理と並行して、プログラマブル論理回路１６の第１領域と異なる領域（第２領域）に第１回路と異なる回路（第２回路という）を再構成させる。そして、プロセッサ１１は、第１回路の処理が完了するタイミングと、第２回路の再構成が完了するタイミングとが近づくように、第１回路の処理に用いるクロック周波数、及び第２回路の再構成に用いるクロック周波数の少なくとも一方を調整する。これにより、クロック周波数を変えない装置と比較して、処理と並行して再構成をする際の、この情報処理装置１における待ち時間は減少する。

【0121】

＜変形例＞
以上が実施形態の説明であるが、この実施形態の内容は以下のように変形し得る。また、以下の変形例は、互いに組合されてもよい。

【0122】

＜１＞
上述した実施形態において、情報処理装置１は、ＣＰＵで構成されるプロセッサ１１を有していたが、情報処理装置１を制御する制御手段は他の構成であってもよい。例えば、情報処理装置１は、ＣＰＵ以外にも各種のプロセッサ等を有してもよい。

【0123】

ここでプロセッサとは広義的なプロセッサを指し、汎用的なプロセッサ（例えば上述したＣＰＵ等）や、専用のプロセッサ（例えばＧＰＵ： Graphics Processing Unit、ＡＳＩＣ： Application Specific Integrated Circuit、ＦＰＧＡ、ＰＬＤ：Programmable Logic Device、等）を含むものである。

【0124】

＜２＞
上述した実施形態におけるプロセッサの動作は、１つのプロセッサによって成すのみでなく、物理的に離れた位置に存在する複数のプロセッサが協働して成すものであってもよい。

【0125】

また、プロセッサの各動作の順序は、上述した実施形態において記載した順序のみに限定されるものではなく、適宜変更されてもよい。

【0126】

＜３＞
上述した実施形態において、プロセッサ１１は、プログラマブル論理回路１６の第１領域に再構成された第１回路の処理と並行して、第２領域に第２回路を再構成させ、第１回路の処理、及び第２回路の再構成のそれぞれが完了するタイミングが近づくように、クロック周波数を調整していたが、このクロック周波数の調整に伴って冷却器１３１の熱交換量を調整してもよい。すなわち、このプロセッサ１１は、クロック周波数の調整に応じて、自身を冷却する冷却器の熱交換量を調整するプロセッサの例である。

【0127】

例えば、図１に示す冷却器１３１が、プロセッサ１１、及びプログラマブル論理回路１６に外気を送り込む送風機である場合、プロセッサ１１は、クロック周波数を上昇させるときに、これにより増加する熱が外部へ散逸するように、送風量を増加させて冷却器１３１の熱交換量を上昇させる。

【0128】

このプロセッサ１１は、クロック周波数を上げるときに送風機の送風量を増加させるプロセッサの例である。

【0129】

また、プロセッサ１１がクロック周波数を下降させると、発生する熱は減少するので、下降前に比べて熱交換量を下げてもよい。この場合、プロセッサ１１は、クロック周波数を下降させるとともに、送風量を減少させて冷却器１３１の熱交換量を下降させる。

【0130】

＜４＞
上述した実施形態において、情報処理装置１のプロセッサ１１によって実行されるプログラムは、プログラマブル論理回路に接続されたプロセッサを有するコンピュータに、プログラマブル論理回路の第１領域に再構成された第１回路に処理を実行させるステップと、第１回路の処理と並行して、第１領域と異なる第２領域に第２回路を再構成させるステップと、第１回路の処理が完了するタイミングと、第２回路の再構成が完了するタイミングとが近づくように、この第１回路の処理に用いるクロック周波数、及びこの第２回路の再構成に用いるクロック周波数の少なくとも一方を調整するステップと、を実行させるプログラムの例である。

【0131】

このプログラムは、磁気テープ及び磁気ディスク等の磁気記録媒体、光ディスク等の光記録媒体、光磁気記録媒体、半導体メモリ等の、コンピュータ装置が読取り可能な記録媒体に記憶された状態で提供し得る。また、このプログラムは、インターネット等の通信回線経由でダウンロードされてもよい。

【符号の説明】

【0132】

１…情報処理装置、１０…クロック、１０１…処理用クロック、１０２…再構成用クロック、１１…プロセッサ、１１１…再構成部、１１２…指示部、１１３…予測部、１１４…調整部、１２…メモリ、１２１…モジュールＤＢ、１２２…待ち行列、１３…インタフェース、１３１…冷却器、１４…操作部、１５…表示部、１６…プログラマブル論理回路、１６１…論理ブロック、１６２…スイッチブロック、１６３…接続ブロック、１６４…入出力端子、１７…画像読取部、１８…画像形成部、１９…バス、Ｒ１、Ｒ２、Ｒ３、Ｒ３１、Ｒ３２、Ｒ４…領域。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】