特許 7514561 柱状半導体装置及びその製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-07-03

(45)【発行日】2024-07-11

(54)【発明の名称】柱状半導体装置及びその製造方法

(51)【国際特許分類】

   H01L 21/768 20060101AFI20240704BHJP

   H01L 23/522 20060101ALI20240704BHJP

   H01L 21/336 20060101ALI20240704BHJP

   H01L 29/78 20060101ALI20240704BHJP

   H01L 29/41 20060101ALI20240704BHJP

   H01L 29/417 20060101ALI20240704BHJP

   H01L 21/8238 20060101ALI20240704BHJP

   H01L 27/092 20060101ALI20240704BHJP

【ＦＩ】

H01L21/90 B

H01L29/78 301X

H01L29/44 L

H01L29/50 M

H01L29/44 P

H01L27/092 F

【請求項の数】 16

(21)【出願番号】P 2022550254

(86)(22)【出願日】2020-09-17

(86)【国際出願番号】 JP2020035235

(87)【国際公開番号】W WO2022059124

(87)【国際公開日】2022-03-24

【審査請求日】2023-02-22

(73)【特許権者】

【識別番号】311014428

【氏名又は名称】ユニサンティス エレクトロニクス シンガポール プライベート リミテッド

【氏名又は名称原語表記】Ｕｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ．

(74)【代理人】

【識別番号】100094569

【弁理士】

【氏名又は名称】田中 伸一郎

(74)【代理人】

【識別番号】100109070

【弁理士】

【氏名又は名称】須田 洋之

(74)【代理人】

【識別番号】100067013

【弁理士】

【氏名又は名称】大塚 文昭

(74)【代理人】

【氏名又は名称】上杉 浩

(72)【発明者】

【氏名】原田 望

【審査官】佐藤 靖史

(56)【参考文献】

【文献】国際公開第２０１５／０６８２２６（ＷＯ，Ａ１）

【文献】国際公開第２０１８／１７９０２６（ＷＯ，Ａ１）

【文献】特開２００８－１４０９９６（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２１／７６８

Ｈ０１Ｌ ２１／３３６

Ｈ０１Ｌ ２９／４１

Ｈ０１Ｌ ２９／４１７

Ｈ０１Ｌ ２１／８２３８

(57)【特許請求の範囲】

【請求項1】

基板に対し垂直方向に形成された第１の半導体柱と、
前記第１の半導体柱を囲む第１のゲート絶縁層と、
前記第１のゲート絶縁層を囲む第１のゲート導体層と、
前記第１の半導体柱の上部に形成されたソース又はドレインとなる第１の不純物領域と、
前記第１の半導体柱の下部に形成されたドレイン又はソースとなる第２の不純物領域と、
を有する第１のＳＧＴ（Surrounding Gate Transistor）を含む柱状半導体装置の製造方法であって、
少なくとも上部に第１の半導体層を有する前記基板上に、その頂部上に第１のマスク材料層を有する前記第１の半導体柱を形成する工程と、
前記第１のマスク材料層と、前記第１の半導体柱との側面を囲んで第２のマスク材料層を形成する工程と、
前記第１のマスク材料層と、前記第２のマスク材料層とをエッチングマスクにして、前記第１の半導体層をエッチングして平面視において、前記第１の半導体柱の下の外周部に露出第１半導体面を形成する工程と、
前記露出第１半導体面に選択的に金属または合金層よりなる第１の導体層を形成する工程と、
平面視において、前記第１の導体層上に、前記第２の不純物領域と、配線導体層とを繋ぐ第１のコンタクトホールを形成する工程と、を有し、
前記第２の不純物領域が前記露出第1半導体面まで繋がり、そして前記第１の導体層と接している、
ことを特徴とする柱状半導体装置の製造方法。

【請求項2】

少なくとも、前記第１の半導体柱を囲んだ第１の材料層を形成する工程と、
前記第１の材料層上にあって、前記第１のマスク材料層、もしくは前記第１のマスク材料層と、前記第１の半導体柱との頂部を囲んだ第３のマスク材料層を形成する工程と、
前記第３のマスク材料層をマスクにして、前記第１の材料層をエッチングして第４のマスク材料層を形成する工程と、を有し、
前記第１のマスク材料層は、前記第３のマスク材料層と、前記第４のマスク材料層とからなる、
ことを特徴とする、請求項１に記載の柱状半導体装置の製造方法。

【請求項3】

前記第１のマスク材料層と、前記第２のマスク材料層とをエッチングマスクにして、前記第１の半導体層をエッチングして前記露出第１半導体面を形成した後に、前記露出第１半導体面の側面をエッチングして露出半導体凹部を形成する工程と、
前記露出半導体凹部に選択的に金属または合金層よりなる前記第１の導体層を形成する工程と、
を有することを特徴とする、請求項１に記載の柱状半導体装置の製造方法。

【請求項4】

前記基板上に前記第１の半導体柱に隣接して、その頂部上に第５のマスク材料層を有する第２の半導体柱を形成する工程と、
前記第５のマスク材料層と、前記第２の半導体柱との側面を囲んで第６のマスク材料層を形成する工程と、
前記第５のマスク材料層と、前記第６のマスク材料層とをエッチングマスクにして、前記第１の半導体層をエッチングして、平面視において、前記第２の半導体柱の外周部に露出第２半導体面を形成する工程と、
前記露出第１半導体面と、前記露出第２半導体面に選択的に金属、または合金層よりなる前記第１の導体層を形成する工程と、
前記平面視において、前記第１の導体層上に、前記第１のコンタクトホールを形成する工程と、
をさらに備え、
前記第１の導体層が、前記第２の半導体柱の底部に形成する第２のＳＧＴのソースまたはドレインとなる第３の不純物領域につながり、そして接している、
ことを特徴とする、請求項１に記載の柱状半導体装置の製造方法。

【請求項5】

前記第１のＳＧＴの底部の前記第２の不純物領域と、前記第２のＳＧＴの底部の前記第３の不純物領域と、を離して形成する工程と、
前記露出第１半導体面と前記露出第２半導体面とに接して、前記第１の導体層を形成する工程と、を有する、
ことを特徴とする、請求項４に記載の柱状半導体装置の製造方法。

【請求項6】

前記第１の導体層が、対面した前記第２の不純物領域と、前記第３の不純物領域の間で繋がって形成されている、
ことを特徴とする、請求項５に記載の柱状半導体装置の製造方法。

【請求項7】

前記基板上に前記第２の不純物領域と離れて、前記第２の不純物領域と同じ高さに第２の材料層を形成する工程と、
平面視において、前記第２の不純物領域と、前記第２の材料層との外周全体を囲み、且つ接して前記第１の導体層を形成する工程を有し、
平面視において、前記第１のコンタクトホールが前記第２の材料層との外周全体を囲んだ前記第１の導体層上に形成されている、
ことを特徴とする、請求項１に記載の柱状半導体装置の製造方法。

【請求項8】

前記第２の材料層が、ドナー不純物、またはアクセプタ不純物を含んだ半導体層より形成されている、
ことを特徴とする、請求項７に記載の柱状半導体装置の製造方法。

【請求項9】

前記基板上に前記第２の不純物領域と離れて、前記第２の不純物領域と同じ高さにあり、且つ前記第２の材料層と離れた場所に第３の材料層を形成する工程と、
平面視において、前記第２の不純物領域と、前記第２の材料層と、前記第３の材料層の外周全体を囲み、且つ接して前記第１の導体層を形成する工程と、を有し、
平面視において、平面視において、前記第３の材料層を囲んだ前記第１の導体層上に第２のコンタクトホールが形成されている、
ことを特徴とする、請求項７に記載の柱状半導体装置の製造方法。

【請求項10】

垂直方向において、前記第２の不純物領域と、前記第３の不純物領域と同じ高さにあり、且つ前記第２の不純物領域と、前記第３の不純物領域とに隣接して第４の材料層を形成する工程と、
前記第２の不純物領域と、前記第３の不純物領域と、前記第４の材料層の側面に接し、且つ繋がった第３の導体層を形成する工程と、を有する、
ことを特徴とする、請求項４に記載の柱状半導体装置の製造方法。

【請求項11】

基板に対し垂直方向に立つ第１の半導体柱と、
前記第１の半導体柱を囲む第１のゲート絶縁層と、
前記第１のゲート絶縁層を囲む第１のゲート導体層と、
前記第１の半導体柱の上部にある第１のＳＧＴのソース、またはドレインである第１の不純物領域と、
前記第１の半導体柱の下部に繋がり、且つ平面視において前記第１の半導体柱の外周より広がってある前記第１のＳＧＴのソース、またはドレインである第２の不純物領域と、
前記第１の半導体柱に隣接し、且つ垂直方向において、前記第２の不純物領域と同じ高さにある第１の材料層と、
前記第２の不純物領域の側面と、前記第１の材料層の側面と、の全周を囲んだ第１の導体層とを備え、
互いに対面した、前記第２の不純物領域の側面と、前記第１の材料層の側面との間が、前記第１の導体層で繋がっており、
平面視において、前記第１の材料層を囲んだ部分の前記第１の導体層上に、前記第１の導体層と、第１の外部配線導体層とを繋ぐ第１のコンタクトホールを有する、
ことを特徴とする柱状半導体装置。

【請求項12】

前記基板上に、前記第１の半導体柱に隣接して、垂直方向に立つ第２の半導体柱と、
前記第２の半導体柱を囲む第２のゲート絶縁層と、
前記第２のゲート絶縁層を囲む第２のゲート導体層と、
前記第２の半導体柱の上部にある第２のＳＧＴのソース、またはドレインである第３の不純物領域と、
前記第２の半導体柱の下部に繋がり、且つ平面視において前記第２の半導体柱の外周より広がってある前記第２のＳＧＴのソース、またはドレインである第４の不純物領域と、
前記第２の不純物領域の側面全体と、前記第４の不純物領域の側面全体とに接して前記第１の導体層と、を有する、
ことを特徴とする、請求項１１に記載の柱状半導体装置。

【請求項13】

前記第１の導体層が、少なくとも前記第２の不純物領域の側面全体を囲んだ第３の導体層と、前記第４の不純物領域の側面全体を囲んだ第４の導体層よりなり、
前記第３の導体層と、前記第４の導体層との対面した側面が接している、
ことを特徴とする、請求項１２に記載の柱状半導体装置。

【請求項14】

前記第２の不純物領域と前記第４の不純物領域のうちの一方、または前記第２の不純物領域と前記第４の不純物領域の両者に隣接して、前記第１の材料層と離れた場所に、垂直方向において、前記第２の不純物領域、前記第４の不純物領域、前記第１の材料層と同じ高さにある第２の材料層と、
前記第１の導体層は、前記第２の材料層の側面全体を囲み、
前記第１の導体層は、前記第２の不純物領域、前記第４の不純物領域、前記第２の材料層の間で繋がっている、
ことを特徴とする請求項１２に記載の柱状半導体装置。

【請求項15】

前記第１の導体層が、互いに対面した前記第２の不純物領域と、前記第４の不純物領域との間で繋がっており、
平面視において、前記第２の材料層を囲んだ前記第１の導体層上に、第２の外部配線導体層と前記第１の導体層とを繋げる第２のコンタクトホールがある、
ことを特徴とする、請求項１４に記載の柱状半導体装置。

【請求項16】

平面視において、前記第２の不純物領域の全体を囲む前記第１の導体層である第５の導体層と、前記第４の不純物領域の全体を囲む前記第１の導体層である第６の導体層と、前記第２の材料層の全体を囲む前記第１の導体層である第７の導体層とを有し、
平面視において、前記第５の導体層と、前記第６の導体層との対面する両者の側面は離れており、
平面視において、前記第５の導体層と、前記第６の導体層と、前記第７の導体層とが、互いに対面する側面の少なくとも１部で繋がっている、
ことを特徴とする、請求項１４に記載の柱状半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、柱状半導体装置及びその製造方法に関する。

【背景技術】

【0002】

近年、ＬＳＩ（Large Scale Integration)に３次元構造トランジスタが使われている。その中で、柱状半導体装置であるＳＧＴ（Surrounding Gate Transistor）は、高集積な半導体装置を提供する半導体素子として注目されている。また、ＳＧＴを有する半導体装置の更なる高集積化、高性能化が求められている。

【0003】

通常のプレナー型ＭＯＳトランジスタでは、チャネルが半導体基板の上表面に沿う水平方向に延在する。これに対して、ＳＧＴのチャネルは、半導体基板の上表面に対して垂直な方向に延在する（例えば、特許文献１、非特許文献１を参照）。このため、ＳＧＴはプレナー型ＭＯＳトランジスタと比べ、半導体装置の高密度化が可能である。

【0004】

図７に、ＮチャネルＳＧＴの模式構造図を示す。Ｐ型又はｉ型（真性型）の導電型を有するＳｉ柱１００（以下、シリコン半導体柱を「Ｓｉ柱」と称する。）内の上下の位置に、一方がソースとなる場合に、他方がドレインとなるＮ⁺層１０１ａ、１０１ｂ（以下、ドナー不純物を高濃度で含む半導体領域を「Ｎ⁺層」と称する。）が形成されている。このソース、ドレインとなるＮ⁺層１０１ａ、１０１ｂ間のＳｉ柱１００の部分がチャネル領域１０２となる。このチャネル領域１０２を囲むようにゲート絶縁層１０３が形成されている。このゲート絶縁層１０３を囲むようにゲート導体層１０４が形成されている。ＳＧＴでは、ソース、ドレインとなるＮ⁺層１０１ａ、１０１ｂ、チャネル領域１０２、ゲート絶縁層１０３、ゲート導体層１０４が、全体として柱状に形成される。このため、平面視において、ＳＧＴの占有面積は、プレナー型ＭＯＳトランジスタの単一のソース又はドレインＮ⁺層の占有面積に相当する。そのため、ＳＧＴを有する回路チップは、プレナー型ＭＯＳトランジスタを有する回路チップと比較して、更なるチップサイズの縮小化が実現できる。

【0005】

図７では、１つのＳＧＴが形成されている。実際のＬＳＩチップでは、このチップ上に多くのＳＧＴが形成される。この場合、各ＳＧＴの底部にあるソース、ドレイン半導体領域と、これらに繋がる配線導体層を低抵抗に繋げる必要がある。かつ、これらＳＧＴ回路形成の高集積化が求められる。

【先行技術文献】

【特許文献】

【0006】

【文献】特開平２－１８８９６６号公報

【非特許文献】

【0007】

【文献】Hiroshi Takato, Kazumasa Sunouchi, Naoko Okabe, Akihiro Nitayama, Katsuhiko Hieda, Fumio Horiguchi, and Fujio Masuoka: IEEE Transaction on Electron Devices, Vol.38, No.3, pp.573-578 (1991)

【発明の概要】

【発明が解決しようとする課題】

【0008】

各ＳＧＴの底部にあるソース、ドレイン不純物領域と、これらに繋がる配線導体層を低抵抗に繋げる必要がある。かつ、これらＳＧＴ回路形成の高集積化が求められる。

【課題を解決するための手段】

【0009】

上記の課題を解決する本発明の柱状半導体装置の製造方法は、
基板に対し垂直方向に形成された第１の半導体柱と、
前記第１の半導体柱を囲む第１のゲート絶縁層と、
前記第１のゲート絶縁層を囲む第１のゲート導体層と、
前記第１の半導体柱の上部に形成されたソース又はドレインとなる第１の不純物領域と、
前記第１の半導体柱の下部に形成されたドレイン又はソースとなる第２の不純物領域と、
を有する第１のＳＧＴ（Surrounding Gate Transistor）を含む柱状半導体装置の製造方法であって、
少なくとも上部に第１の半導体層を有する前記基板上に、その頂部上に第１のマスク材料層を有する前記第１の半導体柱を形成する工程と、
前記第１のマスク材料層と、前記第１の半導体柱との側面を囲んで第２のマスク材料層を形成する工程と、
前記第１のマスク材料層と、前記第２のマスク材料層とをエッチングマスクにして、前記第１の半導体層をエッチングして平面視において、前記第１の半導体柱の下の外周部に露出第１半導体面を形成する工程と、
前記露出第１半導体面に選択的に金属または合金層よりなる第１の導体層を形成する工程と、
平面視において、前記第１の導体層上に、前記第２の不純物領域と、配線導体層とを繋ぐ第１のコンタクトホールを形成する工程と、を有し、
前記第２の不純物領域が前記露出第1半導体面まで繋がり、そして前記第１の導体層と接していることを特徴とする。

【0010】

上記柱状半導体装置の製造方法は、さらに、
少なくとも、前記第１の半導体柱を囲んだ第１の材料層を形成する工程と、
前記第１の材料層上にあって、前記第１のマスク材料層、もしくは前記第１のマスク材料層と、前記第１の半導体柱との頂部を囲んだ第３のマスク材料層を形成する工程と、
前記第３のマスク材料層をマスクにして、前記第１の材料層をエッチングして第４のマスク材料層を形成する工程と、を有し、
前記第１のマスク材料層は、前記第３のマスク材料層と、前記第４のマスク材料層とからなる、
ことを特徴とする。

【0011】

上記柱状半導体装置の製造方法は、さらに、前記第１のマスク材料層と、前記第２のマスク材料層とをエッチングマスクにして、前記第１の半導体層をエッチングして前記露出第１半導体面を形成した後に、前記露出第１半導体面の側面をエッチングして露出半導体凹部を形成する工程と、
前記露出半導体凹部に選択的に金属または合金層よりなる前記第１導体層を形成する工程と、
を有することを特徴とする。

【0012】

上記柱状半導体装置の製造方法は、さらに、前記基板上に前記第１の半導体柱に隣接して、その頂部上に第５のマスク材料層を有する第２の半導体柱を形成する工程と、
前記第５のマスク材料層と、前記第２の半導体柱との側面を囲んで第６のマスク材料層を形成する工程と、
前記第５のマスク材料層と、前記第６のマスク材料層とをエッチングマスクにして、前記第１の半導体層をエッチングして、平面視において、前記第２の半導体柱の外周部に露出第２半導体面を形成する工程と、
前記露出第１半導体面と、前記露出第２半導体面に選択的に金属、または合金層よりなる前記第１導体層を形成する工程と、
前記平面視において、前記第１の導体層上に、前記第１のコンタクトホールを形成する工程と、
をさらに備え、前記第１の導体層が、前記第２の半導体柱の底部に形成する第２のＳＧＴのソースまたはドレインとなる第３の不純物領域につながり、そして接していることを特徴とする。

【0013】

上記柱状半導体装置の製造方法は、さらに、前記第１のＳＧＴの底部の前記第２の不純物領域と、前記第２のＳＧＴの底部の前記第３の不純物領域と、を離して形成する工程と、
前記露出第１半導体面と前記露出第２半導体面とに接して、前記第１の導体層を形成する工程と、を有することを特徴とする。

【0014】

上記柱状半導体装置の製造方法は、さらに、前記第１の導体層が、対面した前記第２の不純物領域と、前記第３の不純物領域の間で繋がって形成されていることを特徴とする。

【0015】

上記柱状半導体装置の製造方法は、さらに、前記基板上に前記第２の不純物領域と離れて、前記第２の不純物領域と同じ高さに第２の材料層を形成する工程と、
平面視において、前記第２の不純物領域と、前記第２の材料層との外周全体を囲み、且つ接して前記第１の導体層を形成する工程を有し、
平面視において、前記第１のコンタクトホールが前記第２の材料層との外周全体を囲んだ前記第１の導体層上に形成されている、
ことを特徴とする。

【0016】

上記柱状半導体装置の製造方法は、さらに、前記第２の材料層が、ドナー不純物、またはアクセプタ不純物を含んだ半導体層より形成されていることを特徴とする。

【0017】

上記柱状半導体装置の製造方法は、さらに、前記基板上に前記第２の不純物領域と離れて、前記第２の不純物領域と同じ高さにあり、且つ前記第２の材料層と離れた場所に第３の材料層を形成する工程と、
平面視において、前記第２の不純物領域と、前記第２の材料層と、前記第３の材料層の外周全体を囲み、且つ接して前記第１の導体層を形成する工程と、を有し、
平面視において、平面視において、前記第３の材料層を囲んだ前記第１の導体層上に第２のコンタクトホールが形成されていることを特徴とする。

【0018】

上記柱状半導体装置の製造方法は、さらに、垂直方向において、前記第２の不純物領域と、前記第３の不純物領域と同じ高さにあり、且つ前記第２の不純物領域と、前記第３の不純物領域とに隣接して第４の材料層を形成する工程と、
前記第２の不純物領域と、前記第３の不純物領域と、前記第４の材料層の側面に接し、且つ繋がった第３の導体層形成する工程と、を有することを特徴とする。

【0019】

上記の課題を解決する本発明の柱状半導体装置は、
基板に対し垂直方向に立つ第１の半導体柱と、
前記第１の半導体柱を囲む第１のゲート絶縁層と、
前記第１のゲート絶縁層を囲む第１のゲート導体層と、
前記第１の半導体柱の上部にある第１のＳＧＴのソース、またはドレインである第１の不純物領域と、
前記第１の半導体柱の下部に繋がり、且つ平面視において前記第１の半導体柱の外周より広がってある前記第１のＳＧＴのソース、またはドレインである第２の不純物領域と、
前記第１の半導体柱に隣接し、且つ垂直方向において、前記第２の不純物領域と同じ高さにある第１の材料層と、
前記第２の不純物領域の側面と、前記第１の材料層の側面と、の全周を囲んだ第１の導体層とを備え、
互いに対面した、前記第２の不純物領域の側面と、前記第１の材料層の側面との間が、前記第１の導体層で繋がっており、
平面視において、前記第１の材料層を囲んだ部分の前記第１の導体層上に、前記第１の導体層と、第１の外部配線導体層とを繋ぐ第１のコンタクトホールを有することを特徴とする。

【0020】

上記柱状半導体装置は、前記基板上に、前記第１の半導体柱に隣接して、垂直方向に立つ第２の半導体柱と、
前記第２の半導体柱を囲む第２のゲート絶縁層と、
前記第２のゲート絶縁層を囲む第２のゲート導体層と、
前記第２の半導体柱の上部にある第２のＳＧＴのソース、またはドレインである第３の不純物領域と、
前記第２の半導体柱の下部に繋がり、且つ平面視において前記第２の半導体柱の外周より広がってある前記第２のＳＧＴのソース、またはドレインである第４の不純物領域と、
前記２の不純物領域の側面全体と、前記第４の不純物領域の側面全体とに接して前記第１の導体層と、を有することを特徴とする。

【0021】

上記柱状半導体装置は、前記第１の導体層が、少なくとも前記第２の不純物領域の側面全体を囲んだ第３の導体層と、前記第４の不純物領域の側面全体を囲んだ第４の導体層よりなり、前記第３の導体層と、前記第４の導体層との対面した側面が接していることを特徴とする。

【0022】

上記柱状半導体装置は、前記第２の不純物領域と前記第４の不純物領域のうちの一方、または前記第２の不純物領域と前記第４の不純物領域の両者に隣接して、前記第１の材料層と離れた場所に、垂直方向において、前記第２の不純物領域、前記第４の不純物領域、前記第１の材料層と同じ高さにある第２の材料層と、
前記第１の導体層は、前記第２の材料層の側面全体を囲み、
前記第１の導体層は、前記第２の不純物領域、前記第４の不純物領域、前記第２の材料層の間で繋がっていることを特徴とする。

【0023】

上記柱状半導体装置は、前記第１の導体層が、互いに対面した前記第２の不純物領域と、前記第４の不純物領域との間で繋がっており、
平面視において、前記第２の材料層を囲んだ前記第１の導体層上に、第２の外部配線導体層と前記第１の導体層とを繋げる第２のコンタクトホールがあることを特徴とする。

【0024】

上記柱状半導体装置は、平面視において、前記第２の不純物領域の全体を囲む前記第１の導体層である第５の導体層と、前記第４の不純物領域の全体を囲む前記第１の導体層である第６の導体層と、前記第２の材料層の全体を囲む前記第１の導体層である第７の導体層とを有し、
平面視において、前記第５の導体層と、前記第６の導体層との対面する両者の側面は離れており、
平面視において、前記第５の導体層と、前記第６の導体層と、前記第７の導体層とが、互いに対面する側面の少なくとも１部で繋がっていることを特徴とする。

【図面の簡単な説明】

【0025】

【図1A】第１実施形態に係るＳＧＴを有する柱状半導体装置の製造方法を説明するための平面図と断面構造図である。

【図1B】第１実施形態に係るＳＧＴを有する柱状半導体装置の製造方法を説明するための平面図と断面構造図である。

【図1C】第１実施形態に係るＳＧＴを有する柱状半導体装置の製造方法を説明するための平面図と断面構造図である。

【図1D】第１実施形態に係るＳＧＴを有する柱状半導体装置の製造方法を説明するための平面図と断面構造図である。

【図1E】第１実施形態に係るＳＧＴを有する柱状半導体装置の製造方法を説明するための平面図と断面構造図である。

【図1F】第１実施形態に係るＳＧＴを有する柱状半導体装置の製造方法を説明するための平面図と断面構造図である。

【図1G】第１実施形態に係るＳＧＴを有する柱状半導体装置の製造方法を説明するための平面図と断面構造図である。

【図1H】第１実施形態に係るＳＧＴを有する柱状半導体装置の製造方法を説明するための平面図と断面構造図である。

【図1I】第１実施形態に係るＳＧＴを有する柱状半導体装置の製造方法を説明するための平面図と断面構造図である。

【図1J】第１実施形態に係るＳＧＴを有する柱状半導体装置の製造方法を説明するための平面図と断面構造図である。

【図1K】第１実施形態に係るＳＧＴを有する柱状半導体装置の製造方法を説明するための平面図と断面構造図である。

【図2A】第２実施形態に係るＳＧＴを有する柱状半導体装置の製造方法を説明するための平面図と断面構造図である。

【図2B】第２実施形態に係るＳＧＴを有する柱状半導体装置の製造方法を説明するための平面図と断面構造図である。

【図3A】第３実施形態に係るＳＧＴを有する柱状半導体装置の製造方法を説明するための平面図と断面構造図である。

【図3B】第３実施形態に係るＳＧＴを有する柱状半導体装置の製造方法を説明するための平面図と断面構造図である。

【図3C】第３実施形態に係るＳＧＴを有する柱状半導体装置の製造方法を説明するための平面図と断面構造図である。

【図4A】第４実施形態に係るＳＧＴを有する柱状半導体装置の製造方法を説明するための平面図と断面構造図である。

【図4B】第４実施形態に係るＳＧＴを有する柱状半導体装置の製造方法を説明するための平面図と断面構造図である。

【図5】第５実施形態に係るＳＧＴを有する柱状半導体装置の製造方法を説明するための平面図である。

【図6】第６実施形態に係るＳＧＴを有する柱状半導体装置の製造方法を説明するための平面図と断面構造図である。

【図7】従来技術を説明するための立体構造図である。

【発明を実施するための形態】

【0026】

以下、本発明に係る、柱状半導体装置の製造方法について、図面を参照しながら説明する。

【0027】

（第１実施形態）
以下、図１Ａ～図１Ｋを参照して、本発明の第１実施形態に係るインバータ回路の製造方法を説明する。（ａ）は平面図、（ｂ）は（ａ）のＸ－Ｘ’線に沿う断面構造図、（ｃ）はＹ－Ｙ’線に沿う断面構造図を示す。

【0028】

図１Ａに示すように、Ｐ層基板１（特許請求範囲の「基板」の一例である）上にＮ層２を形成する。そして、Ｎ層２上にＮ⁺層３と、Ｐ⁺層４を形成する。そして、Ｎ⁺層３、Ｐ⁺層４上に、アクセプタ不純物を少量含んだＰ層６を形成する。そして、Ｐ層６上に、酸化シリコン（ＳｉＯ₂）層、窒化シリコン（ＳｉＮ）などの単層または複数層よりなる材料層７を形成する。なお、Ｐ層６は、ドナー不純物を少量含んだＮ層であってもよい。また、不純物濃度が十分低いＩ（Intrinsic）層であってもよい。

【0029】

次に、図１Ｂに示すように、リソグラフィ法とＲＩＥ（Reactive Ion Etching ）法とを用いて、材料層７をエッチングして、マスク材料層７ａ、７ｂ、７ｃ（特許請求範囲の「第１のマスク材料層」の一例である）を形成する。そして、マスク材料層７ａ、７ｂ、７ｃをマスクにして、Ｐ層６と、Ｎ⁺層３、Ｐ⁺層４の上部と、をＲＩＥエッチングして、Ｓｉ柱１０ａ、１０ｂ、１０ｃ（特許請求範囲の「第１の半導体柱」、「第２の半導体柱」の一例である）を形成する。

【0030】

次に、図１Ｃに示すように、上面の位置がＳｉ柱１０ａ、１０ｂ、１０ｃの上面より上になるＳｉＯ₂層１１を形成する。なお、ＳｉＯ₂層１１の替りに、Ｓｉ柱１０ａ、１０ｂ、１０ｃの側面、及びＳｉ柱１０ａ、１０ｂ、１０ｃの外周部に繋がった、ＳｉＮ層、ＳｉＯ₂層などの複数の層からなる層を形成してもよい。

【0031】

次に、全体にＳｉＮ層（図示せず）を堆積する。そして、ＲＩＥエッチングにより、図１Ｄに示すように、マスク材料層７ａ、７ｂ、７ｃの外周部にＳｉＮ層１２ａ、１２ｂ、１２ｃを形成する。平面視において、ＳｉＮ層１２ａ、１２ｂ、１２ｃは、Ｓｉ柱１０ａ、１０ｂ、１０ｃに対して、自己整合で形成される。リソグラフィ法を用いないで形成するため、Ｓｉ柱１０ａ、１０ｂ、１０ｃに対して、通常言われるマスク合わせズレがない状態で、ＳｉＮ層１２ａ、１２ｂ、１２ｃを形成することができる。

【0032】

次に、図１Ｅに示すように、平面視において、Ｓｉ柱１０ａ、１０ｂ、１０ｃの一部に重なるマスク材料層１４を形成する。

【0033】

次に、図１Ｆに示すように、ＳｉＮ層１２ａ、１２ｂ、１２ｃ（特許請求範囲の「第３のマスク材料層」の一例である）、マスク材料層７ａ、７ｂ、７ｃ、１４をエッチングマスクにして、ＳｉＯ₂層１１をエッチングして、ＳｉＯ₂層１１ａ（特許請求範囲の「第４のマスク材料層」の一例である）を形成する。次に、ＳｉＮ層１２ａ、１２ｂ、１２ｃ、ＳｉＯ₂層１１ａ（ＳｉＮ層１２ａ、１２ｂ、１２ｃ、ＳｉＯ２層１１ａの両材料層をもって特許請求範囲の「第２のマスク材料層」の一例である）、マスク材料層１４をエッチングマスクにして、Ｎ⁺層３ａ、Ｐ⁺層４ａ、Ｎ層２と、Ｐ層基板１の上部と、をエッチングして、Ｎ⁺層３ａａ、Ｐ⁺層４ａａ（特許請求範囲の「第２の不純物領域」の一例である）、Ｎ層２ａ、Ｐ層基板１ａを形成する。Ｎ⁺層３ａａ、Ｐ⁺層４ａａの側面は露出される。平面視において、ＳｉＮ層１２ａ、１２ｂ、１２ｃは、Ｓｉ柱１０ａ、１０ｂ、１０ｃに対して自己整合により形成されている。これにより、ＳｉＮ層１２ａ、１２ｂ、１２ｃの下部にあるＮ⁺層３ａａ、Ｐ⁺層４ａａの側面位置は、Ｓｉ柱１０ａ、１０ｂ、１０ｃに対して自己整合になっている。ＳｉＮ層１２ａ、１２ｂ、１２ｃとＳｉＯ₂層１１ａはＮ⁺層３ａ、Ｐ⁺層４ａ、Ｎ層２と、Ｐ層基板１の上部と、をエッチングするためのエッチングマスクとしての役割を持つ。このエッチングマスク層を他の方法により形成してもよい。例えば、図１Ｃにおいて、ＳｉＯ₂層１１をマスク材料層７ａ、７ｂ、７ｃの全体を覆って堆積する。そして、ＣＭＰ（Chemical Mechanical Polishing）により、上面をマスク材料層７ａ、７ｂ、７ｃの上面まで平坦にする。そして、ＲＩＥによりＳｉＯ₂層１１をエッチングしてＳｉ柱１０ａ、１０ｂ、１０ｃ、マスク材料層７ａ、７ｂ、７ｃの側面に、マスク材料層となるＳｉＯ₂層（特許請求範囲の「第２のマスク材料層」の一例である）を、Ｓｉ柱１０ａ、１０ｂ、１０ｃと自己整合で形成してもよい。

【0034】

次に、マスク材料層１４を除去する。そして、図１Ｇに示すように、上面位置がＮ層２ａの上面位置になるように、Ｐ層基板１ａ上にＳｉＯ₂層１５を形成する。これにより、露出したＮ⁺層３ａａ、Ｐ⁺層４ａａの側面（特許請求範囲の「露出第１半導体面」の一例である）が形成される。この場合、Ｓｉ柱１０ａ、１０ｂ、１０ｃ、Ｎ層２ａ、Ｐ層基板１ａは絶縁層により囲まれている。

【0035】

次に、図１Ｈに示すように、選択エピタキシャル成長法によりタングステン層（Ｗ層）１６（特許請求範囲の「第１の導体層」の一例である）をＮ⁺層３ａａ、Ｐ⁺層４ａａの外周側面に形成する。図１Ｈ（ｄ）に示すように、平面視において、Ｎ⁺層３ａａ、Ｐ⁺層４ａａを囲んだＷ層１６は、Ｓｉ柱１０ａ、１０ｂ、１０ｃの外周部を囲んだＷ層１６ａａ、１６ａｂ、１６ａｃと、この外周部を繋げて、Ｎ⁺層３ａａ、Ｐ⁺層４ａａの側面に繋がったＷ層１６ｂよりなる。Ｗ層１６ａａ、１６ａｂ、１６ａｃはＳｉ柱１０ａ、１０ｂ、１０ｃに対して、自己整合で形成される。なお、Ｗ層１６とＮ⁺層３ａａ、Ｐ⁺層４ａａとの接触抵抗を小さくするためのＴｉ、Ｔａなどのバリヤ金属層をＷ層１６と、Ｎ⁺層３ａａ、Ｐ⁺層４ａａとの間に形成してもよい。

【0036】

次に、図１Ｉに示すように、ＳｉＮ層１２ａ、１２ｂ、１２ｃ、ＳｉＯ₂層１１ａを除去する。そして、ＳｉＯ₂層１８を、その上面位置がＮ⁺層３ａａ、Ｐ⁺層４ａａの上面位置近傍になるように、形成する。

【0037】

次に、図１Ｊに示すように、Ｓｉ柱１０ａ、１０ｂ、１０ｃを囲み、そしてＳｉＯ₂層１８上にゲート絶縁層である酸化ハフニウム層（ＨｆＯ₂層）２０（特許請求範囲の「第１のゲート絶縁層」の一例である）を形成する。そして、Ｓｉ柱１０ａ、１０ｂ、１０ｃの外周部のＨｆＯ₂層２０を囲み、ゲート導体層であるＴｉＮ層２１１（特許請求範囲の「第１のゲート導体層」の一例である）とＳｉＯ₂層２２１を形成する。そして、ＨｆＯ₂層２０、ＴｉＮ層２１１、ＳｉＯ₂層２２１上にＳｉＮ層２３１を形成する。そして、Ｓｉ柱１０ａ、１０ｂ、１０ｃを囲んでＮ⁺層２７ａ、Ｐ⁺層２７ｂ、２７ｃを形成する。そして、熱処理を行い、Ｓｉ柱１０ａ、１０ｂ、１０ｃの頂部にＮ⁺層Ｎ１、Ｐ⁺層Ｐ１、Ｐ２（特許請求範囲の「第１の不純物領域」の一例である）を形成する。そして、Ｎ⁺層２７ａ、Ｐ⁺層２７ｂ、２７ｃ上にＷ層２８１ａ、２８１ｂ、２８１ｃを形成する。なお、ゲート絶縁層であるＨｆＯ₂層２０は、ＳｉＯ₂層との２層構成でもよい。また、単層または複数層の他の材料層により形成してもよい。ゲート導体層であるＴｉＮ層２１１は、ＴｉＮ層とＷ層との２層構成でもよい。また、単層または複数層の他の材料層により形成してもよい。

【0038】

次に、図１Ｋに示すように、全面にＳｉＯ₂層３０１を形成する。そして、Ｗ層２８１ａ上にコンタクトホールＣ１、Ｗ層２８１ｂ上にコンタクトホールＣ２、Ｗ層２８１ｃ上にコンタクトホールＣ３、底部がＷ層１６に接してあるコンタクトホールＣ４（特許請求範囲の「第１のコンタクトホール」の一例である）、底部がＴｉＮ層２１１に接してあるコンタクトホールＣ５を形成する。そして、コンタクトホールＣ１を介して、Ｗ層２８１ａに繋がった基板配線金属層Ｖｓｓと、コンタクトホールＣ２、Ｃ３を介して、Ｗ層２８１ｂ、２８１ｃに繋がった電源配線金属層Ｖｄｄと、コンタクトホールＣ４を介して、Ｗ層１６に繋がった出力配線金属層Ｖｏｕｔと、コンタクトホールＣ５を介して、ＴｉＮ層２１１に繋がった入力配線金属層Ｖｉｎと、を形成する。これにより、Ｐ層基板１ａ上にインバータ回路が形成される。

【0039】

なお、本実施形態の説明では、平面視において円形状のＳｉ柱１０ａ、１０ｂ、１０ｃを用いて説明したが、長方形、楕円などの形状であってもよい。また、平面視において、違う形状のＳｉ柱を同一Ｐ層基板１ａ上に混在させてもよい。

【0040】

また、Ｎ⁺層３ａａ、Ｐ⁺層４ａａは、図１Ａに示したように、例えばエピタキシャル法によるＮ⁺層３、Ｐ⁺層４から形成した。これに対し、最初に、これらＮ⁺層３、Ｐ⁺層４を形成しないで、Ｓｉ柱１０ａ、１０ｂの外周部のＰ層６側面を露出させて、この露出部にＷ層１６を形成する前にドナーまたはアクセプタ不純物を含む半導体層を形成し、熱処理によりＰ層６側面に不純物領域を形成する。その後にＷ層１６を形成してもよい。また、他の方法でＮ⁺層３ａａ、Ｐ⁺層４ａａを形成してもよい。

【0041】

また、本説明では、Ｎ⁺層Ｎ１、Ｐ⁺層Ｐ１、Ｐ２はＮ⁺層２７ａ、Ｐ⁺層２６ｂ、２６ｃからの熱拡散により形成した。これに対し、Ｎ⁺層Ｎ１、Ｐ⁺層Ｐ１、Ｐ２は、図１Ａにおける、材料層７を形成する前に、形成したＮ⁺層、Ｐ⁺層により形成してもよい。また、他の方法により、Ｎ⁺層Ｎ１、Ｐ⁺層Ｐ１、Ｐ２を形成してもよい。

【0042】

本実施形態は、以下の特徴を供する。
１． 図１Ｈで示したように、平面視において、Ｎ⁺層３ａａ、Ｐ⁺層４ａａを囲んだ低抵抗導体層であるＷ層１６は、ソースまたはドレインの直列抵抗を小さくさせる。そして、Ｎ⁺層３ａａ、Ｐ⁺層４ａａを囲んだＷ層１６は、Ｓｉ柱１０ａ、１０ｂ、１０ｃの外周部を囲んだＷ層１６ａａ、１６ａｂ、１６ａｃと、この外周部を繋げて、Ｎ⁺層３ａａ、Ｐ⁺層４ａａとの側面に繋がったＷ層１６ｂよりなる。Ｗ層１６ａａ、１６ａｂ、１６ａｃはＳｉ柱１０ａ、１０ｂ、１０ｃと自己整合で形成される。これにより、ＸＸ’方向と、Ｙ方向において高密度化を図ることができる。
２． 図１Ｋに示すように、Ｎ⁺層３ａａ、Ｐ⁺層４ａａと、出力配線金属層Ｖｏｕｔとを電気的に接続するためのコンタクトホールＣ４は、Ｎ⁺層３ａａ、Ｐ⁺層４ａａの側面を囲むＷ層１６に重なった場所のどこでもよい。Ｗ層１６がない場合は、コンタクトホールＣ４はＮ⁺層３ａａとＰ⁺層４ａａの両者の境界を含む場所に限定されるが、本発明で供する方法により、コンタクトホールＣ４形成の位置に対して設計の自由度を高めることができる。これは、ＳＧＴを用いた回路の高集積化に繋がる。

【0043】

（第２実施形態）
以下、図２Ａ、図２Ｂを参照して、本発明の第２実施形態に係るインバータ回路の製造方法を説明する。（ａ）は平面図、（ｂ）は（ａ）のＸ－Ｘ’線に沿う断面構造図、（ｃ）はＹ－Ｙ’線に沿う断面構造図を示す。

【0044】

まず、第１実施形態の図１Ａ～図１Ｇに示した工程を実行する。そして、図２Ａに示すように、ＳｉＯ₂層１１ａ、１５をマスクにしてＮ⁺層３ａａ、Ｐ⁺層４ａａの露出している側面をエッチングして露出Ｎ⁺層凹部１５１（特許請求範囲の「露出半導体凹部」の一例である）を形成する。

【0045】

次に、図２Ｂに示すように、この凹部にＷ層１６Ａを選択エピタキシャル法により形成する。そして、第１実施形態の図１Ｉ～図１Ｋに示した工程を実行する。これにより、Ｐ層基板１ａ上に第１実施形態と同じくインバータ回路を形成する。

【0046】

本実施形態では、Ｎ⁺層３ａａ、Ｐ⁺層４ａａの外周部に形成するＷ層１６Ａは第１実施形態におけるＷ層１６より平面視において幅を大きくできる。これにより、Ｗ層１６Ａの形成後の工程においての剥がれなどによる欠陥発生を低減することができる。

【0047】

（第３実施形態）
以下、図３Ａ～図３Ｃを参照して、本発明の第３実施形態に係るインバータ回路の製造方法を説明する。（ａ）は平面図、（ｂ）は（ａ）のＸ－Ｘ’線に沿う断面構造図、（ｃ）はＹ－Ｙ’線に沿う断面構造図を示す。

【0048】

基本的な工程は、第１実施形態の図１Ａ～図１Ｇの工程を実行し、図３Ａに示すように、Ｐ層基板１ｃ上に、Ｎ層２１ａ、２１ｂ、Ｐ⁺層２２ａ、Ｎ⁺層２２ｂ、Ｓｉ柱２４ａ、２４ｂを形成する。Ｓｉ柱２４ａ、２４ｂは平面視において矩形状の形状になっている。Ｓｉ柱２４ａ、２４ｂはマスク材料層２３ａ、２３ｂをエッチングマスクにして形成される。マスク材料層２３ａ、２３ｂを囲んだＳｉＮ層２５ａ、２５ｂは、第１実施形態と同じくＳｉ柱２４ａ、２４ｂに対して自己整合で形成される。そして、図１Ｅに示したマスク材料層１４に対応するマスク材料層（図示せず）を、平面視において、ＳｉＮ層２５ｂの一部に重なり、Ｓｉ柱２４ｂからＹ－Ｙ’方向に延長した形状に形成する。これにより、（ｃ）図に示すように、平面視において、ＳｉＯ₂層２６ｂは、ＳｉＮ層２５ｂよりＹ－Ｙ’方向に延長した形状に形成される。そして、ＳｉＮ層２５ａ、２５ｂ、ＳｉＯ２層２６ａ、２６ｂ、マスク材料層２３ａ、２３ｂをエッチングマスクにして図１Ｆと同様のエッチングにより、Ｎ層２１ａ、２１ｂ、Ｐ⁺層２２ａ、Ｎ⁺層２２ｂが形成される。このエッチングは、底部がＰ層基板１ｃの上面より下方になるようになされる。

【0049】

次に、図３Ｂに示すように、Ｐ⁺層２２ａ、Ｎ⁺層２２ｂを囲み、Ｐ層基板１ｃ上に、上面位置がＰ⁺層２２ａ、Ｎ⁺層２２ｂの底部位置にあるＳｉＯ₂層２７を形成する。そして、Ｐ⁺層２２ａ、Ｎ⁺層２２ｂの露出した側面に選択エピタキシャル成長法によりＷ層２８を形成する。この場合、Ｗ層２８はＰ⁺層２２ａとＮ⁺層２２ｂの間で繋がって形成される。Ｗ層２８によりＰ⁺層２２ａと、Ｎ⁺層２２ｂとが、Ｓｉ柱２４ａ、２４ｂの長手方向（Ｙ－Ｙ’方向）の側面同士で電気的に接続される。

【0050】

次に、図３Ｃに示すように、ＳｉＯ₂層３０を、その上面位置がＰ⁺層２２ａａ、Ｎ⁺層２２ｂの上面位置近傍になるように、形成する。そして、Ｓｉ柱２４ａ、２４ｂを囲みＳｉＯ₂層３０を覆うようにゲート絶縁層であるＨｆＯ₂層３１を形成する。そして、Ｓｉ柱２４ａ、２４ｂの外周部のＨｆＯ₂層３１を囲むようにゲート導体層であるＴｉＮ層３２とＳｉＯ₂層３３を形成する。そして、ＨｆＯ₂層３１、ＴｉＮ層３２、ＳｉＯ２層３３上にＳｉＮ層３４を形成する。そして、Ｓｉ柱２４ａ、２４ｂの頂部を囲んでＰ⁺層３６ａ、Ｎ⁺層３６ｂを形成する。そして、熱処理を行い、Ｓｉ柱２４ａ、２４ｂの頂部にＰ⁺層３７ａ、Ｎ⁺層３７ｂを形成する。そして、Ｐ⁺層３６ａと、Ｎ⁺層３６ｂ上にＷ層３８ａ、３８ｂを形成する。そして、全面にＳｉＯ₂層３９を形成する。そして、Ｗ層３８ａ上にコンタクトホールＣａ、Ｗ層２８ｂ上にコンタクトホールＣｂ、底部がＴｉＮ層３２に接してあるコンタクトホールＣｃ、底部がＷ層２８に接してあるコンタクトホールＣｄを形成する。そして、コンタクトホールＣａを介して、Ｗ層３８ａに繋がった電源配線金属層Ｖｄｄと、コンタクトホールＣｂを介して、Ｗ層３８ｂに繋がった基板配線金属層Ｖｓｓと、コンタクトホールＣｃを介して、ＴｉＮ層３２に繋がった入力配線金属層Ｖｉｎと、コンタクトホールＣｄを介して、Ｗ層２８に繋がった出力配線金属層Ｖｏｕｔと、を形成する。これにより、Ｐ層基板１ｃ上にインバータ回路が形成される。

【0051】

本実施形態によれば、以下の特徴が供せられる。
１． 本実施形態のようにＹ－Ｙ’方向に長いＳｉ柱２４ａ、２４ｂの場合、第１実施形態のようにＳｉ柱２４ａ下のＰ⁺層２２ａと、Ｓｉ柱２４ｂ下のＮ⁺層２２ｂとがＳｉ柱２４ａ、２４ｂ間で繋がっていると、Ｓｉ柱２４ａ、２４ｂ間にはＷ層２８は形成されない。即ち、平面視のＸ－Ｘ’方向において、Ｗ層２８はＳｉ柱２４ａ、２４ｂの片側のみに形成される。これに対し、本実施形態では、平面視のＸ－Ｘ’方向において、Ｗ層２８はＳｉ柱２４ａ、２４ｂそれぞれの両側に形成される。これにより、第１実施形態のようにＳｉ柱２４ａ下のＰ⁺層２２ａと、Ｓｉ柱２４ｂ下のＮ⁺層２２ｂとが、Ｓｉ柱２４ａ、２４ｂ間で繋がっている場合と比べて、本実施形態では、Ｐ⁺層２２ａ、Ｎ⁺層２２ｂとのＷ層２８との接触抵抗を小さくできる。そして、Ｐ⁺層２２ａ、Ｎ⁺層２２ｂの電界分布を均一にすることができる。これはＳＧＴ動作のドレイン、ソース間電流の増加に繋がる。
２． 本実施形態の説明では、Ｓｉ柱２４ａにＰチャネルＳＧＴを形成し、Ｓｉ柱２４ｂにＮチャネルＳＧＴを形成した例を用いて説明した。これに対し、Ｓｉ柱２４ａ、２４ｂをそれぞれ複数個、平面視においてＸ－Ｘ’方向、またはＹ－Ｙ’方向に並べた回路形成においても、それぞれのＳｉ柱の底部にあるソース、またはドレインとなる不純物領域には均一な電界分布と、各ＳＧＴの電気特性の変動を小さくできる。また、このことは、ＳＧＴを用いた回路設計を容易にすることにもつながる。

【0052】

（第４実施形態）
以下、図４Ａ、図４Ｂを参照して、本発明の第４実施形態に係るインバータ回路の製造方法を説明する。（ａ）は平面図、（ｂ）は（ａ）のＸ－Ｘ’線に沿う断面構造図、（ｃ）はＹ－Ｙ’線に沿う断面構造図を示す。

【0053】

第３実施形態の図３Ａと同じ工程を実行する。図４Ａに示すように、Ｎ層２１ａ、Ｐ⁺層２２ａ、Ｓｉ柱２４ａ、２４ｂ、ＳｉＯ₂層２６ａ、ＳｉＮ層２５ａ、２５ｂ、マスク材料層２３ａ、２３ｂは図３Ａと同じである。だが、図３ＡのＳｉＯ₂層２６ｂが２つの領域に分かれ、ＳｉＯ₂層２６ｂａ、２６ｂｂとなる。そして、Ｐ⁺層２２ｂが２つ領域に分かれ、Ｐ⁺層２２ｂａ、２２ｂｂとなる。そして、Ｎ層２１ｂが２つ領域に分かれ、Ｎ層２１ｂａ、２１ｂｂに分かれる。そして、Ｐ層基板２０がＮ層２１ｂａ、２２ｂｂの形状に合わせて凹んだＰ層基板１ｄが形成される。ＳｉＯ₂層２６ｂｂ、Ｐ⁺層２２ｂｂ、Ｎ層２１ｂｂは、図１Ｆにおいてマスク材料層１４と同じ役割を持つマスク材料層１４Ａをエッチングマスクにして形成される。

【0054】

次に図４Ｂに示すように、上面位置がＰ⁺層２２ａ、Ｎ⁺層２２ｂａの底部位置になるようにＳｉＯ₂層２７ａを形成する。そして、Ｐ⁺層２２ａ、Ｎ⁺層２２ｂａ、２２ｂｂの露出した側面に接してＷ層２８ａを形成する。これにより、Ｗ層２８ａは、Ｐ⁺層２２ａ、Ｎ⁺層２２ｂａ、Ｎ⁺層２２ｂｂのそれぞれの外周を一周して囲んだ状態で形成される。そして、図３Ｃと同じ工程を行うことにより、Ｐ層基板１ｄ上にインバータ回路が形成される。この場合、図３ＣにおけるコンタクトホールＣｄと同じ場所に、Ｗ層２８ａに接続するコンタクトホールＣｄｄが形成される。なお、このコンタクトホールＣｄｄは、第１実施形態において述べたように、平面視において、Ｗ層２８ａに接する場所のどこでも配置することができる。

【0055】

なお、上記説明では、第３実施形態との比較において、Ｎ⁺層２２ｂｂはＳｉ柱２４ｂのＮ⁺層２２ｂａの外周全体を均等にＷ層２８ａで囲むためのものであると説明した。コンタクトホールＣｄｄをＳｉ柱２４ａ、２４ｂに隣接した他の場所に形成する場合は、Ｎ⁺層２２ｂｂを、これに即して移動すればよい。また、図４ＢではコンタクトホールＣｄｄは、平面視において、Ｎ⁺層２２ｂａと、Ｎ⁺層２２ｂｂの間に設けたが、このコンタクトホールＣｄｄは、Ｎ⁺層２２ｂｂを囲むＷ層２８ａの一部領域上のどこに設けてもよい。また、Ｓｉ柱２４ａ、２４ｂは、平面視において、Ｙ－Ｙ’方向において、同じ長さの場合においても、Ｎ⁺層２２ｂｂは、Ｐ⁺層２２ａ、Ｎ⁺層ｂａに隣接した、いずれかの場所に設ければよい。

【0056】

また、Ｎ⁺層２２ｂｂは、平面視においてＮ⁺層２２ｂａの外周全体を均等にＷ層２８ａで囲むためのものであり、且つ外部配線との接続用のコンタクトホールＣｄｄを設けるための領域を確保するためのものである。したがって、このＮ⁺層２２ｂｂは、不純物層である必要はなく、他の材料層であってもよい

【0057】

本実施形態によれば、以下の特徴が供せられる。
１． 第３実施形態では、図３Ｂに示されているように、Ｓｉ柱２４ｂの下のＮ⁺層２２ｂは、平面視において、Ｓｉ柱２４ｂを等幅で囲んだＳｉＮ層２５ｂよりＹ－Ｙ’方向上方に延びて形成されている。このため、Ｓｉ柱２４ａの外周では、Ｗ層２８が同じ距離離れて均一に形成されているのに対して、Ｓｉ柱２４ｂでは、上方部のＷ層２８が他の側面より離れて形成されている。これに対して、本実施形態では、図４Ｂに見られるように、Ｗ層２８ａはＳｉ柱２４ａ、２４ｂ共に、同じ距離離れて均一に形成される。これにより、本実施形態では、Ｎ⁺層２２ｂａとのＷ層２８との接触抵抗を小さくできる。そして、Ｎ⁺層２２ｂａ内の電界分布を均一にすることができ、これはＳＧＴ動作のドレイン、ソース間電流の増加に繋がる。
２． また、上記説明では、２つのＳｉ柱２４ａ、２４ｂのＰ⁺層２２ａ、Ｎ⁺層２２ｂａのＷ層２８ａによる接続と、コンタクトホールＣｄｄの設置について述べた。本実施形態を適用すれば、半導体柱が１個、または３個以上の接続においても、平面視において、各半導体柱の底部不純物領域の外周全体を均等にＷ層２８ａを形成することができる。
３． 本実施形態では、コンタクトホールＣｄｄの設置のため形成したＮ⁺層２２ｂｂは、半導体柱２４ａ、２４ｂに隣接して設ければよい。これにより、コンタクトホールＣｄｄの設置に関わる設計の自由度を大きくすることができる。

【0058】

（第５実施形態）
図５を参照して、本発明の第５実施形態に係るインバータ回路の製造方法を説明する。なお、以下の実施形態では、これ以前に説明した実施形態におけるものと同一の部分には同一の符号を付して説明を省略する。

【0059】

図５に示すように、平面視において、図４Ｂで示したＷ層２８ａの外側に、Ｎ⁺層２２ｃｃ、２２ｄｄをＮ⁺層２２ｂｂと同じく形成する。そして、Ｗ層２８ｂ、２８ｃを、Ｗ層２８ａと同じく形成する。Ｗ層２８ｂ、２８ｃはＷ層２８ａと繋がって形成する。Ｗ層２８ａ、２８ｂ、２８ｃは同時に形成される。そして、コンタクトホールＣｅｅを、平面視においてＷ層２８ｂ上に形成する。同じくコンタクトホールＣｆｆをＷ層２８ｃ上に形成する。そして、コンタクトホールＣｄｄ、Ｃｅｅ、Ｃｆｆを介して、Ｗ層２８ａ、２８ｂ、２８ｃと外部配線が接続される。

【0060】

なお、Ｎ⁺層２２ｂｂ、２２ｃｃ、２２ｄｄの形状は、異なってもよい。また、Ｎ⁺層２２ｂｂ、２２ｃｃ、２２ｄｄとＷ層２８ａ、２８ｂ、２８ｃとの距離は、Ｗ層２８ａ、２８ｂ、２８ｃを同時形成した時に、Ｗ層２８ａ、２８ｂ、２８ｃが繋がって形成されるように設定される。

【0061】

本実施形態によれば、以下の特徴が供せられる。
１．コンタクトホールＣｄｄ，Ｃｅｅ，Ｃｆｆは外部配線と、互いに繋がったＷ層２８ａ、２８ｂ、２８ｃとを接続するためのものである。外部配線との接続は、同一基板上に形成した周辺回路との配置関係によって、全体集積度を低下させないようになされなければいけない。例えば、図４ＢのようにコンタクトホールＣｄｄの一か所からのみ外部配線との接続を行う場合、複数の周辺回路との接続において、一部回路との配線経路が長くなり、高集積化に対して問題が生じる場合がある。これに対して、本実施例で示すように、接続する周辺回路の配置に応じて、Ｎ⁺層２２ｂｂ、２２ｃｃ、２２ｄｄを配置することにより、容易に高集積化設計ができる。なお、Ｎ⁺層２２ｂｂ、２２ｃｃ、２２ｄｄの数は必要に応じて、容易に変えることができる。

【0062】

（第６実施形態）
図６を参照して、本発明の第６実施形態に係るＳＧＴ回路の製造方法を説明する。

【0063】

図６に示すように、Ｓｉ柱２４ａとＳｉ柱２４ｂとが離れて形成される。工程は第５実施形態と同じである。この場合、Ｓｉ柱２４ａ、２４ｂの外周を囲んだＷ層２８ＤとＷ層２８Ｅとは、互いに対面した側面では接していない。これに対し、Ｗ層２８ＤとＷ層２８Ｅとは、Ｎ⁺層２２ｃの外周を囲んだＷ層２８Ｂと接するように形成される。これにより、Ｗ層２８ＤとＷ層２８Ｅとは、Ｗ層２８Ｂを介して接続される。

【0064】

なお、本実施形態の説明では、平面視において、Ｗ層２８Ｂ上に外部配線と繋がるコンタクトホールを設けなかったが、回路設計上必要であれば、Ｗ層２８Ｂ上に外部配線との接続用コンタクトホールを設けてもよい。

【0065】

本実施形態によれば、以下の特徴が供せられる。
例えば、Ｓｉ柱２４ａとＳｉ柱２４ｂとのゲート導体層が電気的に独立に外部配線に繋がる回路形成においては、両者のゲート導体層を離して形成する必要がある。このためＳｉ柱２４ａとＳｉ柱２４ｂとを離して形成しなければいけない。この場合、Ｗ層２８Ｄ，２８Ｅが離れてしまう。これに対し、本実施形態では、Ｎ⁺層２２ｃｃを囲んだＷ層２８Ｂによって、Ｗ層２８Ｄ、２８Ｅが接続される。この場合、Ｗ層２８Ｂ上には図５で示したコンタクトホールＣｅｅはあってもよいし、なくてもよい。これにより、容易にＷ層２８Ｄ、２８Ｅの接続が可能になる。

【0066】

（その他の実施形態）
なお、本発明に係る実施形態では、１つの半導体柱に１個のＳＧＴを形成したが、２個以上を形成する回路形成においても、本発明を適用できる。

【0067】

また、第１実施形態では、Ｓｉ柱１０ａ、１０ｂ、１０ｃを形成したが、これ以外の半導体材料よりなる半導体柱であってもよい。このことは、本発明に係るその他の実施形態においても同様である。

【0068】

また、第１実施形態における、Ｎ⁺層３ａａ、２７ａ、Ｐ⁺層４ａａ、２７ｂ、２７ｃは、ドナー、またはアクセプタ不純物を含んだＳｉ、または他の半導体材料層より形成されてもよい。また、Ｎ⁺層３ａａ、２７ａ、Ｐ⁺層４ａａ、２７ｂ、２７ｃは異なる半導体材料層より形成されてもよい。このことは、本発明に係るその他の実施形態においても同様である。

【0069】

また、第１実施形態では、Ｗ層１６は選択エピタキシャル結晶成長法を用いて形成した。ＣＤＥ（Chemical Dry Etching）と通常のエピタキシャル結晶成長とを繰り返して、Ｗ層１６を形成する方法を含め、他の方法により選択的に形成してもよい。このことは、本発明に係るその他の実施形態においても同様である。

【0070】

また、第１実施形態において、マスク材料層７ａ、７ｂ、７ｃは、本発明の目的に合う材料であれば、単層または複数層よりなる有機材料または無機材料を含む他の材料層を用いてもよい。このことは、本発明に係るその他の実施形態においても同様である。

【0071】

また、第１実施形態における、各種配線金属層Ｖｉｎ、Ｖｏｕｔ、Ｖｄｄ、Ｖｓｓの材料は、金属だけでなく、合金、アクセプタ、またはドナー不純物を多く含んだ半導体層などの導電材料層であってもよく、そして、それらを単層、または複数層組み合わせて構成させてもよい。このことは、本発明に係るその他の実施形態においても同様である。

【0072】

第１実施形態では、ゲート導体層として、ＴｉＮ層２１１を用いた。このＴｉＮ層２１１は、本発明の目的に合う材料であれば、単層または複数層よりなる材料層を用いることができる。ＴｉＮ層２１１は、少なくとも所望の仕事関数を持つ、単層または複数層の金属層などの導体層より形成できる。この外側に、たとえばＷ層などの他の導電層を形成してもよい。この場合、Ｗ層はゲート金属層を繋げる金属配線層の役割を行う。Ｗ層以外に単層、または複数層の金属層を用いても良い。また、ゲート絶縁層として、ＨｆＯ₂層２０を用いたが、それぞれを単層または複数層よりなる他の材料層を用いてもよい。このことは、本発明に係るその他の実施形態においても同様である。

【0073】

また、第１実施形態において、Ｓｉ柱１０ａ、１０ｂ、１０ｃの平面視における形状は、円形状であった。そして、第３実施形態ではＳｉ柱２４ａ、２４ｂは平面視における矩形状であった。これらのＳｉ柱の平面視における形状は、円形、矩形状だけでなく楕円、またはこの字状の形状であってもよい。また、これらの形状が混在して同じＰ層基板１ａ上に形成されてもよい。このことは、本発明に係るその他の実施形態においても同様である。

【0074】

また、第３実施形態の説明では、Ｓｉ柱２４ａにＰチャネルＳＧＴを形成し、Ｓｉ柱２４ｂにＮチャネルＳＧＴを形成した例を用いて説明した。これに対し、Ｓｉ柱２４ａ、２４ｂをそれぞれ複数個、平面視においてＸ－Ｘ’方向、またはＹ－Ｙ’方向に並べた回路形成においても、それぞれのＳｉ柱の底部にあるソース、またはドレインとなる不純物領域には均一な電界分布と、各ＳＧＴの電気特性の変動を小さくできる。また、このことは、ＳＧＴを用いた回路設計を容易にすることにもつながる。このことは、本発明に係るその他の実施形態においても同様である。

【0075】

また、第１実施形態の説明では、Ｎ⁺層３ａａ、Ｐ⁺層４ａａがＳｉ柱１０ａ、１０ｂ、１０ｃの底部の全体に形成されたインバータ回路を例にして説明した。これに対し、例えばＳＧＴを選択トランジスタとして用いたＤＲＡＭでは、平面視において、Ｓｉ柱の底部の一部にＮ⁺層、またはＰ⁺層が形成される。この場合は、露出したＮ⁺層、またはＰ⁺層の側面のみにＷ層を選択的に形成してもよい。または、Ｓｉ柱の底部に繋がる側面にＷ層を形成して、そのＷ層をＮ⁺層、またはＰ⁺層と、の側面のみを残して、他を除去してもよい。このことは、本発明に係るその他の実施形態においても同様である。

【0076】

また、本実施形態では、２つのＳＧＴを用いたインバータ回路に本発明を適用した場合について説明した。これに対し、１つのＳＧＴに対しても、本発明を適用できる。そして、ＳＧＴを用いたロジック回路にも適用できる。また、ＳＧＴをメモリセルの中に用いたＳＲＡＭ（Static Random Access Memory)、ＤＲＡＭ（Dynamic Random Access Memory）、ＭＲＡＭ（Magnetic Random Access Memory）、ＲｅＲＡＭ（Resistive Random Access Memory）、ＰＣＭ（Ｐhase Ｃhange Memory）などの回路にも本発明を適用できる。

【0077】

また、第１実施形態では、Ｐ層基板１上にＳＧＴを形成したが、Ｐ層基板１の代わりにＳＯＩ（Silicon On Insulator）基板を用いても良い。または、基板としての役割を行うものであれば他の材料基板を用いてもよい。このことは、本発明に係るその他の実施形態においても同様である。

【0078】

また、第１実施形態では、Ｓｉ柱１０ａ、１０ｂ、１０ｃの上下に、同じ極性の導電性を有するＮ⁺層３ａａ、Ｎ１，Ｐ⁺層４ａａ、Ｐ１、Ｐ２を用いて、ソース、ドレインを構成するＳＧＴについて説明したが、極性が異なるソース、ドレインを有するトンネル型ＳＧＴに対しても、本発明が適用できる。このことは、本発明に係るその他の実施形態においても同様である。

【0079】

本発明は、本発明の広義の精神と範囲を逸脱することなく、様々な実施形態及び変形が可能とされるものである。また、上述した実施形態は、本発明の一実施例を説明するためのものであり、本発明の範囲を限定するものではない。上記実施例及び変形例は任意に組み合わせることができる。さらに、必要に応じて上記実施形態の構成要件の一部を除いても本発明の技術思想の範囲内となる。

【産業上の利用可能性】

【0080】

本発明に係る、柱状半導体装置の製造方法によれば、高密度で、かつ高性能の柱状半導体装置が得られる。

【符号の説明】

【0081】

１、１ａ、１ｂ、１ｃ、１ｄ： Ｐ層基板
２、２ａ、２１ａ、２１ｂ、２１ｂａ、２１ｂｂ： Ｎ層
３、３ａ、３ａａ、２２ｂ、２６ａ、２７ａ、Ｎ１、２２ｂａ、２２ｂｂ、３６ｂ、３７ｂ： Ｎ⁺層
４、４ａ、４ａａ、２２ａ、２６ｂ、２６ｃ、２７ｂ、２７ｃ、３６ａ、３６ｂ、Ｐ１，Ｐ２： Ｐ⁺層
６： Ｐ層
７： 材料層
７ａ、７ｂ、７ｃ、１４、２３ａ、２３ｂ： マスク材料層
１０ａ、１０ｂ、１０ｃ、２４ａ、２４ｂ： Ｓｉ柱
１１、１１ａ、１５、１８、２２、２６ｂａ、２６ｂｂ、２４、２６ａ、２６ｂ、２７、２７ａ、３０、３３、３５、３９、２２１、２４１、３０１： ＳｉＯ２層
１２ａ、１２ｂ、１２ｃ、２３、２５ａ、２５ｂ、２３１： ＳｉＮ層
１６、１６ａ、１６Ａ，１６ａａ、１６ａｂ、１６ａｃ、２８、２８ａ、２８ｂ、２８ｃ、２８Ａ，２８Ｂ，２８Ｃ，２８Ｄ，３８ａ、３８ｂ、２８１ａ、２８１ｂ、２８１ｃ： Ｗ層
２０： ＨｆＯ２層
２１、２１１： ＴｉＮ層
１５１： 露出Ｎ⁺層凹部
Ｃ１、Ｃ２、Ｃ３、Ｃ４、Ｃ５、Ｃａ、Ｃｂ，Ｃｃ、Ｃｄ、Ｃｄｄ、Ｃｅｅ，Ｃｆｆ： コンタクトホール
Ｖｓｓ： 基板配線金属層
Ｖｄｄ： 電源配線金属層
Ｖｉｎ： 入力配線金属層
Ｖｏｕｔ： 出力配線金属層

【図1A】

【図1B】

【図1C】

【図1D】

【図1E】

【図1F】

【図1G】

【図1H】

【図1I】

【図1J】

【図1K】

【図2A】

【図2B】

【図3A】

【図3B】

【図3C】

【図4A】

【図4B】

【図5】

【図6】

【図7】