特許 7515573 リザーバ・コンピューティングを使用する量子状態分類器

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-07-04

(45)【発行日】2024-07-12

(54)【発明の名称】リザーバ・コンピューティングを使用する量子状態分類器

(51)【国際特許分類】

   G06N 10/40 20220101AFI20240705BHJP

   G06N 3/044 20230101ALI20240705BHJP

【ＦＩ】

G06N10/40

G06N3/044 100

【請求項の数】 25

(21)【出願番号】P 2022514266

(86)(22)【出願日】2020-08-21

(65)【公表番号】

(43)【公表日】2022-11-14

(86)【国際出願番号】 EP2020073499

(87)【国際公開番号】W WO2021047891

(87)【国際公開日】2021-03-18

【審査請求日】2023-01-20

(31)【優先権主張番号】16/570,592

(32)【優先日】2019-09-13

(33)【優先権主張国・地域又は機関】US

(73)【特許権者】

【識別番号】390009531

【氏名又は名称】インターナショナル・ビジネス・マシーンズ・コーポレーション

【氏名又は名称原語表記】ＩＮＴＥＲＮＡＴＩＯＮＡＬ ＢＵＳＩＮＥＳＳ ＭＡＣＨＩＮＥＳ ＣＯＲＰＯＲＡＴＩＯＮ

【住所又は居所原語表記】Ｎｅｗ Ｏｒｃｈａｒｄ Ｒｏａｄ， Ａｒｍｏｎｋ， Ｎｅｗ Ｙｏｒｋ １０５０４， Ｕｎｉｔｅｄ Ｓｔａｔｅｓ ｏｆ Ａｍｅｒｉｃａ

(74)【代理人】

【識別番号】100112690

【弁理士】

【氏名又は名称】太佐 種一

(72)【発明者】

【氏名】金澤 直輝

【審査官】多賀 実

(56)【参考文献】

【文献】国際公開第２０１７／１３１０８１（ＷＯ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０６Ｎ ３／００－９９／００

(57)【特許請求の範囲】

【請求項1】

量子状態分類器であって、
読み出し信号を取得するために量子ビットを後処理するためのリザーバ・コンピューティング回路と、
前記リザーバ・コンピューティング回路に動作可能に結合され、前記読み出し信号から前記量子ビットの量子状態を複数の可能な量子状態の中から区別するための線形読み出し回路であり、前記線形読み出し回路は、前記線形読み出し回路内の重みが較正プロセスの複数の測定シーケンスの各々に対するミニバッチ学習によって更新されるように、前記複数の量子状態の各々のうちの特定の１つによってそれぞれ活性化される前記較正プロセスで訓練され、前記線形読み出し回路が、テスト量子ビットの較正後分類プロセスにおける前記複数の測定シーケンスの後にバイナリ出力を生成する、前記線形読み出し回路と、
前記線形読み出し回路に動作可能に結合され、前記バイナリ出力によって示された前記テスト量子ビットの前記量子状態に反応して制御パルスを出力するために選択的にトリガ可能なコントローラと
を含む、量子状態分類器。

【請求項2】

前記リザーバ・コンピューティング回路および前記線形読み出し回路が、少なくとも１つのアナログ・ハードウェア回路を含む、請求項１に記載の量子状態分類器。

【請求項3】

前記少なくとも１つのハードウェア回路が、少なくとも１つのマイクロ波回路を含む、請求項２に記載の量子状態分類器。

【請求項4】

前記リザーバ・コンピューティング回路が、前記読み出し信号を増幅するために遅延フィードバックを使用する非線形増幅器を含む、請求項１ないし３のいずれか一項に記載の量子状態分類器。

【請求項5】

前記重みの各々が、前記線形読み出し回路に含まれる少なくとも１つの読み出し増幅器の利得の関数として決定される、請求項１ないし４のいずれか一項に記載の量子状態分類器。

【請求項6】

前記線形読み出し回路が、前記較正後分類プロセスと比較して前記較正プロセスでは少なくともいくつかの異なる回路経路を含む、請求項１ないし５のいずれか一項に記載の量子状態分類器。

【請求項7】

前記較正プロセスでの前記異なる回路経路のうちの対応する１つが、適応フィルタのコスト関数を出力する、請求項６に記載の量子状態分類器。

【請求項8】

前記リザーバ・コンピューティング回路が、前記後処理の前に前記量子ビットを表す前処理済み信号をバイナリ化するためのコンパレータを含む、請求項１ないし７のいずれか一項に記載の量子状態分類器。

【請求項9】

前記コンパレータの出力によってトリガ可能なマイクロ波スイッチをさらに含む、請求項８に記載の量子状態分類器。

【請求項10】

前記線形読み出し回路がクライオスタットに含まれる、請求項１ないし９のいずれか一項に記載の量子状態分類器。

【請求項11】

前記リザーバ・コンピューティング回路が、前記クライオスタットに含まれる、請求項１０に記載の量子状態分類器。

【請求項12】

前記線形読み出し回路が、前記重みの調節によって調整される、請求項１ないし１１のいずれか一項に記載の量子状態分類器。

【請求項13】

前記線形読み出し回路が、複数のニューロンの各々の平均活性化を出力するためのアナログ積分器回路を含む、請求項１ないし１２のいずれか一項に記載の量子状態分類器。

【請求項14】

前記リザーバ・コンピューティング回路が、漏洩積分回路エコー・ステート・ネットワーク（ＬＩ－ＥＳＮ）を含む、請求項１ないし１３のいずれか一項に記載の量子状態分類器。

【請求項15】

前記複数の測定シーケンスの各々が、前記複数の可能な量子状態のうちのそれぞれの１つに対応する、請求項１ないし１４のいずれか一項に記載の量子状態分類器。

【請求項16】

量子状態分類のための方法であって、
読み出し信号を取得するために、リザーバ・コンピューティング回路によって量子ビットを後処理するステップと、
複数の可能な量子状態の各々のうちの特定の１つによってそれぞれ活性化される較正プロセスで線形読み出し回路を訓練しながら、前記リザーバ・コンピューティング回路に動作可能に結合された前記線形読み出し回路によって、前記読み出し信号から前記量子ビットの量子状態を前記複数の量子状態の中から区別するステップであり、前記訓練プロセスが、前記較正プロセスの複数の測定シーケンスの各々に対するミニバッチ学習によって前記線形読み出し回路内の重みを更新する、前記区別するステップと、
前記線形読み出し回路によって、テスト量子ビットの較正後分類プロセスにおける前記複数の測定シーケンスの後にバイナリ出力を生成するステップと、
前記バイナリ出力によって示された前記テスト量子ビットの前記量子状態に反応して制御パルスを出力するために、前記線形読み出し回路に動作可能に結合されたコントローラを選択的にトリガするステップと
を含む、量子状態分類のための方法。

【請求項17】

前記較正プロセスが、前記複数の可能な量子状態の各々に対して前記重みを順次更新する、請求項１６に記載の量子状態分類のための方法。

【請求項18】

前記較正プロセスが、前記複数の可能な量子状態の各々に対して較正モード間を切り替えることを含む、請求項１６または１７に記載の量子状態分類のための方法。

【請求項19】

前記線形読み出し回路に含まれる少なくとも１つの読み出し増幅器の利得の関数として前記重みの各々を決定するステップをさらに含む、請求項１６ないし１８のいずれか一項に記載の量子状態分類のための方法。

【請求項20】

前記重みの調節によって前記線形読み出し回路を調整するステップをさらに含む、請求項１６ないし１９のいずれか一項に記載の量子状態分類のための方法。

【請求項21】

前記後処理するステップが、コンパレータによって、前記後処理の前に前記量子ビットを表す前処理済み信号をバイナリ化するステップを含む、請求項１６ないし２０のいずれか一項に記載の量子状態分類のための方法。

【請求項22】

量子状態分類器であって、
読み出し信号を取得するために、エコー・ステート・ネットワーク（ＥＳＮ）、少なくとも１つの遅延フィードバック・デバイス、および非線形増幅器を使用して量子ビットを後処理するためのアナログ・リザーバ・コンピューティング回路と、
前記リザーバ・コンピューティング回路に動作可能に結合され、前記読み出し信号から前記量子ビットの量子状態を複数の可能な量子状態の中から区別するための線形読み出し回路であり、前記線形読み出し回路は、前記線形読み出し回路内の重みが較正プロセスの複数の測定シーケンスの各々に対するミニバッチ学習によって更新されるように、前記複数の量子状態の各々のうちの特定の１つによってそれぞれ活性化される前記較正プロセスで訓練され、前記線形読み出し回路が、テスト量子ビットの較正後分類プロセスにおける前記複数の測定シーケンスの後にバイナリ出力を生成する、前記線形読み出し回路と、
前記線形読み出し回路に動作可能に結合され、前記バイナリ出力によって示された前記テスト量子ビットの前記量子状態に反応して制御パルスを出力するために選択的にトリガ可能なコントローラと
を含む、量子状態分類器。

【請求項23】

前記線形読み出し回路および前記リザーバ・コンピューティング回路がクライオスタットに含まれる、請求項２２に記載の量子状態分類器。

【請求項24】

前記線形読み出し回路が、複数のニューロンの各々の平均活性化を出力するためのアナログ積分器回路を含む、請求項２２または２３に記載の量子状態分類器。

【請求項25】

前記エコー・ステート・ネットワークが、漏洩積分回路エコー・ステート・ネットワーク（ＬＩ－ＥＳＮ）である、請求項２２ないし２４のいずれか一項に記載の量子状態分類器。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、一般に、量子コンピューティングに関し、より詳細には、リザーバ・コンピューティング（reservoir computing）を使用する量子状態分類器（quantum state classifier）に関する。機械学習アルゴリズムを配置するには、高価なデジタル電子機器（例えば、ＦＰＧＡ）と、キュービットごとのハイパー・パラメータの調整とを必要とし、それは、大規模量子コンピュータでは実現性がない。その上、短時間の測定は、高速のアナログ－デジタル変換器（ＡＤＣ）を必要とし、それは、電力を消費し、冷却力制限のために極低温電子機器に統合することができない。したがって、前記の制限を克服できる量子状態分類器が必要である。

【発明の概要】

【0002】

本発明の一態様によれば、量子状態分類器が提供される。量子状態分類器は、読み出し信号を取得するために量子ビットを後処理するためのリザーバ・コンピューティング回路を含む。量子状態分類器は、リザーバ・コンピューティング回路に動作可能に結合され、読み出し信号から量子ビットの量子状態を多数の可能な量子状態の中から区別するための線形読み出し回路をさらに含む。線形読み出し回路は、線形読み出し回路内の重みが較正プロセスの多数の測定シーケンスの各々に対するミニバッチ学習によって更新されるように、多数の量子状態の各々のうちの特定の１つによってそれぞれ活性化される較正プロセスで訓練される。線形読み出し回路は、テスト量子ビットの較正後分類プロセス（post-calibration classification process）における多数の測定シーケンスの後にバイナリ出力を生成する。量子状態分類器は、線形読み出し回路に動作可能に結合され、バイナリ出力によって示されたテスト量子ビットの量子状態に反応して制御パルスを出力するために選択的にトリガ可能なコントローラをさらに含む。

【0003】

本発明の別の態様によれば、量子状態分類のための方法が提供される。この方法は、読み出し信号を取得するために、リザーバ・コンピューティング回路によって量子ビットを後処理するステップを含む。この方法は、多数の可能な量子状態の各々のうちの特定の１つによってそれぞれ活性化される較正プロセスで線形読み出し回路を訓練しながら、リザーバ・コンピューティング回路に動作可能に結合された線形読み出し回路によって、読み出し信号から量子ビットの量子状態を多数の量子状態の中から区別するステップをさらに含む。訓練プロセスは、較正プロセスの多数の測定シーケンスの各々に対するミニバッチ学習によって線形読み出し回路内の重みを更新する。この方法は、線形読み出し回路によって、テスト量子ビットの較正後分類プロセスにおける多数の測定シーケンスの後にバイナリ出力を生成するステップをさらに含む。この方法は、追加として、バイナリ出力によって示されたテスト量子ビットの量子状態に反応して制御パルスを出力するために、線形読み出し回路に動作可能に結合されたコントローラを選択的にトリガするステップを含む。

【0004】

本発明のさらなる別の態様によれば、量子状態分類器が提供される。量子状態分類器は、読み出し信号を取得するために、エコー・ステート・ネットワーク（ＥＳＮ）、少なくとも１つの遅延フィードバック・デバイス、および非線形増幅器を使用して量子ビットを後処理するためのアナログ・リザーバ・コンピューティング回路を含む。量子状態分類器は、リザーバ・コンピューティング回路に動作可能に結合され、読み出し信号から量子ビットの量子状態を多数の可能な量子状態の中から区別するための線形読み出し回路をさらに含む。線形読み出し回路は、線形読み出し回路内の重みが較正プロセスの多数の測定シーケンスの各々に対するミニバッチ学習によって更新されるように、多数の量子状態の各々のうちの特定の１つによってそれぞれ活性化される較正プロセスで訓練される。線形読み出し回路は、テスト量子ビットの較正後分類プロセスにおける多数の測定シーケンスの後にバイナリ出力を生成する。量子状態分類器は、線形読み出し回路に動作可能に結合され、バイナリ出力によって示されたテスト量子ビットの量子状態に反応して制御パルスを出力するために選択的にトリガ可能なコントローラをさらに含む。

【0005】

これらのおよび他の特徴および利点は、添付の図面に関連して読まれるべきその例示的な実施形態の以下の詳細な説明から明らかになるであろう。

【0006】

以下の説明は、以下の図を参照して好ましい実施形態の詳細を提供する。

【図面の簡単な説明】

【0007】

【図1】本発明の一実施形態による、例示的な量子状態分類器を示すブロック図である。

【図2】本発明の一実施形態による、量子分類のための例示的な方法を示す流れ図である。

【図3】本発明の一実施形態による、量子分類器を訓練および使用するための例示的な方法を示す流れ図である。

【図4】本発明の一実施形態による、量子分類器を訓練および使用するための例示的な方法を示す流れ図である。

【図5】本発明の一実施形態による、別の例示的な量子状態分類器を示すブロック図である。

【図6】本発明の一実施形態による、さらなる別の例示的な量子状態分類器を示すブロック図である。

【発明を実施するための形態】

【0008】

本発明の実施形態は、リザーバ・コンピューティングを使用する量子状態分類器に関する。

【0009】

一実施形態では、量子ビットからの読み出し信号は、リザーバ・コンピューティング回路によって後処理される。一実施形態では、リザーバ・コンピューティング回路の後に、量子状態を区別するための線形読み出し回路が続く。一実施形態では、これらの回路は、リザーバ・コンピューティング回路および線形読み出し回路の各々に対して１つまたは複数のそれぞれのマイクロ波回路のようなアナログ・ハードウェアによって実現することができる。

【0010】

一実施形態では、線形読み出し回路は、特定の量子状態によって活性化されるように訓練される。線形読み出し回路内の出力重みは、各測定シーケンスでのミニバッチ学習によって更新される。このプロセスは、較正に対応する。

【0011】

一実施形態では、線形読み出し回路は、量子状態によってコントローラをトリガできるように、測定シーケンスの後にバイナリ出力を生成する。このプロセスは分類に対応する。

【0012】

図１は、本発明の一実施形態による、例示的な量子状態分類器１００を示すブロック図である。

【0013】

量子状態分類器１００は、クライオスタット１１０、リザーバ・コンピューティング回路１２０、線形読み出し回路１３０、量子コントローラ１４０、ＩＱミキサ１５０、ＩＱミキサ１６０、および結合器１７０を含む。クライオスタット１１０は、量子情報を処理するための量子チップ１１０Ａを含む。

【0014】

ＩＱミキサ１５０は、ゲート・パルス１８１および局部発振器（ＬＯ）出力１８２を受け取る。ＩＱミキサ１６０は、測定トーン（measurement tone）１９１およびＬＯ出力１９２を受け取る。

【0015】

一実施形態では、量子ビットからの読み出し信号は、リザーバ・コンピューティング回路１２０によって後処理される。そのような後処理は、例えば、フィルタリング、遅延、増幅を含むことができる。線形読み出し回路１３０は、量子ビットの量子状態を区別する。これらの回路１２０および１３０は、アナログ・ハードウェアによって実現することができる。一実施形態では、アナログ・ハードウェアはマイクロ波回路を含む。物理的実施態様では、マイクロ波回路は、非線形および遅延フィードバック構成要素を含むことができる。追加として、マイクロ波回路は、例えば、限定はしないが、光学システムなどの高速ダイナミクスを有する他の物理的構成要素を含むことができる。さらに、マイクロ波回路は、全体的にまたは部分的に、１つまたは複数のフィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）または１つまたは複数の特定用途向け集積回路（ＡＳＩＣ）あるいはその両方によって実装することができる。方法ベース実施態様では、エコー・ステート・ネットワーク（ＥＳＮ）もしくはその派生物（例えば、リーキー・ファイアＥＳＮ（Leaky Fire ESN））、液体状態マシン、または類似の技術を使用して、時間ドメイン信号を分類することができる。一実施形態では、リザーバ・コンピューティング回路１２０は、反復的に接続されるユニットのセットを含む。したがって、一実施形態では、リザーバ・コンピューティング回路１２０は、エコー・ステート・ネットワーク（ＥＳＮ）によって実現される（図６を参照）。ＥＳＮの動作は非線形であり、訓練中に変更される唯一の重みは、隠れニューロンを出力ニューロンに接続するシナプシスのためのものである。

【0016】

線形読み出し回路１３０は、特定の量子状態によって活性化されるように訓練される。線形読み出し回路１３０内の出力重みは、多数の測定シーケンスの各々に対するミニバッチ学習によって更新される。このプロセスは較正プロセスに対応する。

【0017】

線形読み出し回路１３０は、量子状態によってコントローラ１４０をトリガできるように、測定シーケンスの後にバイナリ出力を生成する。このプロセスは、較正後（分類）プロセスに対応する。

【0018】

したがって、リザーバ・コンピューティング回路１２０のダイナミクスは、入力をより高い次元にマッピングする。次いで、線形読み出し回路１３０は、リザーバの状態を読み取り、その状態を所望の出力にマッピングするように訓練される。主な利点は、訓練が読み出し段階でのみ実行され、リザーバ１２０が固定されることである。

【0019】

リザーバ・コンピューティング回路１２０は、本明細書では、ＥＳＮに関して１つまたは複数の実施形態で説明されるが、他の実施形態では、例えば、限定はしないが、コンテキスト・リバーベレーション・ネットワーク（context reverberation network）、バックプロパゲーション非相関ネットワーク（backpropagation-decorrelation network）、液体状態マシンなどを含む他のタイプのリザーバ・コンピューティング回路を使用することができることを理解されたい。

【0020】

図２は、本発明の一実施形態による、量子分類のための例示的な方法２００を示す流れ図である。

【0021】

ブロック２１０において、読み出し信号を取得するために、リザーバ・コンピューティング回路によって量子ビットを後処理する。

【0022】

ブロック２２０において、リザーバ・コンピューティング回路に動作可能に結合された線形読み出し回路によって、読み出し信号から量子ビットの量子状態を多数の可能な量子状態の中から区別する。線形読み出し回路は、線形読み出し回路内の重みが較正プロセスの多数の測定シーケンスの各々に対するミニバッチ学習によって更新されるように、多数の量子状態の各々のうちの特定の１つによってそれぞれ活性化される較正プロセスで訓練される。

【0023】

ブロック２３０において、線形読み出し回路によって、テスト量子ビットの較正後分類プロセスにおける多数の測定シーケンスの後にバイナリ出力を生成する。

【0024】

ブロック２４０において、バイナリ出力によって示されたテスト量子ビットの量子状態に反応して制御パルスを出力するために、線形読み出し回路に動作可能に結合されたコントローラを選択的にトリガする。

【0025】

図３～図４は、本発明の一実施形態による、量子分類器を訓練および使用するための例示的な方法３００を示す流れ図である。方法３００は、較正部分３０１および分類部分３０２を含む。較正部分３０１は、ブロック３０５からブロック３５０を含む。分類部分３０２は、ブロック３５５からブロック３８０を含む。

【0026】

ブロック３０５において、較正経路を活性化する。

【0027】

ブロック３１０において、教師－０をオンに設定し、教師－１をオフに設定する。このブロックは、ブロック３１５によって準備される量子状態に対して較正を可能にすることに対応する。

【0028】

ブロック３１５において、量子状態｜０＞を準備する。

【0029】

ブロック３２０において、量子状態を読み出す。

【0030】

ブロック３２５において、アナログ－デジタル変換器（ＡＤＣ）によって＜ｘ_０ ｅ_０＞および＜ｘ_０ ｅ_１＞を測定する。

【0031】

ブロック３３０において、教師－０をオフに設定し、教師－１をオンに設定する。このブロックは、ブロック３３５によって準備される量子状態に対して較正を可能にすることに対応する。

【0032】

ブロック３３５において、別の量子状態｜１＞を準備する。

【0033】

ブロック３４０において、他の量子状態を読み出す。

【0034】

ブロック３４５において、ＡＤＣによって＜ｘ_１ ｅ_０＞および＜ｘ_１ ｅ_１＞を測定する。

【0035】

ブロック３５０において、線形読み出し回路を更新する。

【0036】

ブロック３５５において、ｎ＞ＮＣＡＬであるかどうかを決定する。そうである場合、ブロック３６０に進む。そうでない場合は、ブロック３１０に戻る。ブロック３５５において、ｎは、現在の反復数を表す変数であり、ＮＣＡＬは、反復の閾値数である。したがって、閾値を超えた後、較正部分３０１を終了し、分類部分３０２を開始することができる。

【0037】

ブロック３６０において、分類経路を活性化する。

【0038】

ブロック３６５において、教師－０をオフに設定し、教師－１をオフに設定する。このブロックは、量子状態分類を可能にすることに対応する。

【0039】

ブロック３７０において、対象量子回路（target quantum circuit）を作動させる。このブロックは、量子状態を区別することができるテスト量子ビットを入力することに対応する。

【0040】

ブロック３７５において、コンパレータ出力を測定する。コンパレータ出力は、テスト量子ビットの量子状態を示すバイナリ値を含む。量子状態の値を使用して、本発明の一実施形態による量子分類器に結合されるかまたは量子分類器からの出力を受け取るコンピュータ処理システムまたは別のシステムにおいて、アクションを実行させることができる。

【0041】

図５は、本発明の一実施形態による、別の例示的な量子状態分類器５００を示すブロック図である。

【0042】

以下の変数の定義および略語が適用される。
ＮＬアンプ 非線形増幅器
Ｗ_０ ^ＯＵＴ 読み出し増幅器の利得
ＬＯ 局部発振器
Ｉ－Ｑミキサ 同相直交位相ミキサ（In-phase Quadrature mixer）
Ｑ／Ｃ 量子チップ
Ｖ_ｒｅｆ コンパレータの基準電圧

【0043】

量子状態分類器５００は、物理的リザーバ５１０、読み出し増幅器５２０のセット、加算器５３０、量子状態「１」検出器５４０、Ｉ－Ｑミキサ５５０、マイクロ波スイッチ５６０、およびフィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）５７０を含む。ＩＱミキサ５５０は、ゲート・パルス５９１および局部発振器（ＬＯ）出力５９２を受け取る。

【0044】

リザーバ・コンピューティング回路１２０に対応し実装する物理的リザーバ５１０は、遅延フィードバック（バッファによって実装された）５１０Ｂ、非線形（ＮＬ）増幅器５１０Ｃ、および結合器５１０Ｄをもつアナログ回路５１０Ａを含む。

【0045】

各出力重みＷｏは、コンパイラ５８３から順に取得されるＦＧＰＡ５７０からの較正されたデータの適用から決定される読み出し増幅器５２０の利得によって表すことができる。

【0046】

検出器５４０のコンパレータ（例えば、ＯＰアンプ）５４０Ａは、物理的リザーバ５１０による前処理済み信号をバイナリ化するために使用される。

【0047】

読み出し増幅器５２０の出力重みの構成により、検出されるべき対象の量子状態が切り替わる。したがって、検出器５４０は、任意の量子状態のトリガを生成することができる。重み情報は、格納され、所与の条件付きパルス（conditional pulse）に対して適切に構成される。

【0048】

条件付きパルスは、コンパレータ５４０Ａからのゲート信号５８１を用いて高速マイクロ波スイッチ５６０によって制御される。

【0049】

図６は、本発明の一実施形態による、さらなる別の例示的な量子状態分類器６００を示すブロック図である。

【0050】

以下の変数の定義および略語が適用される。
｜０＞ 量子状態
｜１＞ 別の量子状態
ｘ（ｔ） リザーバ・ユニット６０２からの信号
Ｗ_{ｏｕｔ，０} ｜０＞量子状態に対応する出力重み
ｙ_０（ｔ） ｜０＞量子状態を検出するための出力ニューロンの活性化
「Ｈ」 デジタル回路のハイ電圧状態
ｄ_０（ｔ） ｜０＞量子状態の基準信号
＜ｙ_０＞ ｜０＞量子状態を検出するための出力ニューロンの平均活性化
＜ｘｅ_０＞ ｜０＞量子状態の出力重み更新
ＭＷ マイクロ波
ＬＯ 局部発振器
ＬＰＦ 低域通過フィルタ
ＬＩ－ＥＳＮ 漏洩積分回路エコー・ステート・ネットワーク（Leaky Integrator Echo State Network）
Ｗ_{ｏｕｔ，１} ｜１＞量子状態に対応する出力重み
ｙ_１（ｔ） ｜１＞量子状態を検出するための出力ニューロンの活性化
ｄ_１（ｔ） ｜１＞量子状態の基準信号
＜ｙ_１＞ ｜１＞量子状態を検出するための出力ニューロンの平均活性化
＜ｘｅ_１＞ ｜１＞量子状態の出力重み更新
Ｑ／Ｃ 量子コントローラ
ＩＱミキサ 同相直交位相ミキサ
ＡＤＣ アナログ－デジタル変換器
ＤＡＣ デジタル－アナログ変換器
ＲＴＣ 室温電子機器（例えば、パーソナル・コンピュータ）

【0051】

量子状態分類器６００は、ＬＰＦ６０１、ＬＩ－ＥＳＮ（例えば、マイクロ波回路）６０２、読み出し増幅器６０３、スイッチ６０４、加算器６０５、アナログ積分器サブ回路６０６（抵抗器６０６Ａ、キャパシタ６０６Ｂ、および増幅器６０６Ｃから形成された）、オペアンプ・ベース・コンパレータ（以下、「コンパレータ」）６０７、ミキサ６０８、アナログ積分器サブ回路６０９（抵抗器６０９Ａ、キャパシタ６０９Ｂ、および増幅器６０９Ｃから形成された）、ＡＤＣ６１０、スイッチ６１１、読み出し増幅器６１２、加算器６１３、アナログ積分器サブ回路６１４（抵抗器６１４Ａ、キャパシタ６１４Ｂ、および増幅器６１４Ｃから形成された）、ミキサ６１５、アナログ積分器サブ回路６１６（抵抗器６１６Ａ、キャパシタ６１６Ｂ、および増幅器６１６Ｃから形成された）、ＡＤＣ６１７、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）６１８、ＤＡＣ６１９、Ｉ－Ｑミキサ６２２、およびマイクロ波（ＭＷ）スイッチ６２３を含む。ＩＱミキサ６２２は、ゲート・パルス６２１および局部発振器（ＬＯ）出力６２０を受け取る。

【0052】

スイッチ６０４は、量子状態｜０＞に反応して加算器６０５への「Ｈ」の入力を制御する。スイッチ６１１は、量子状態｜１＞に反応して加算器６０５への「Ｈ」の入力を制御する。

【0053】

一実施形態では、リザーバ・コンピューティング回路１２０は、以下のもの、すなわち、ＬＰＦ６０１およびＬＩ－ＥＳＮ６０２を含むと考えることができる。

【0054】

一実施形態では、線形読み出し回路１３０は、以下のもの、すなわち、読み出し増幅器６０３、スイッチ６０４、加算器６０５、アナログ積分器サブ回路６０６、コンパレータ６０７、ミキサ６０８、アナログ積分器サブ回路６０９、ＡＤＣ６１０、スイッチ６１１、読み出し増幅器６１２、加算器６１３、アナログ積分器サブ回路６１４、ミキサ６１５、アナログ積分器サブ回路６１６、ＡＤＣ６１７、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）６１８、およびＤＡＣ６１９を含むと考えることができる。

【0055】

一実施形態では、リザーバ・コンピューティング回路１２０は、遅延フィードバックと非線形増幅器とをもつアナログ回路を含む。

【0056】

各出力重みＷ_ｏｕｔは、読み出し増幅器の利得で表すことができる。

【0057】

出力信号は、各ニューロンの平均活性化を出力するために、アナログ積分器（サブ回路）によって積分され、それにより、高速ＡＤＣの必要性が避けられる。

【0058】

線形読み出し回路１３０は、量子状態分類および較正のための異なる経路を有する。一実施形態では、較正経路は、適応フィルタのコスト関数を出力することができる。分類経路６９２は、非分類（すなわち、較正経路）と比較してより太い線を使用して示されている。点線は、デジタル通信経路を示す。適応フィルタは、ＦＰＧＡ６１８によって実装される。

【0059】

一実施形態では、コンパレータ６０７は、リザーバ・コンピューティング回路１２０による前処理済み信号をバイナリ化するために使用される。

【0060】

条件付きパルス６９１は、コンパレータ６０７からの信号によってトリガされた高速マイクロ波スイッチ６２３によって制御される。

【0061】

一実施形態では、リザーバ・コンピューティング回路１２０は、電力消費要素（ＡＤＣ／ＤＡＣ）が必要でないので、クライオスタット１１０の５０Ｋまたは４Ｋフランジに設置することができる。

【0062】

本発明は、任意のタイプの量子状態に適用されることを理解されたい。

【0063】

本発明は、可能な技術的詳細レベルの統合におけるシステム、方法、またはコンピュータ・プログラム製品、あるいはその組合せであり得る。コンピュータ・プログラム製品は、プロセッサに本発明の態様を実行させるためのコンピュータ可読プログラム命令を有する１つのコンピュータ可読ストレージ媒体（または複数の媒体）を含むことができる。

【0064】

コンピュータ可読ストレージ媒体は、命令実行デバイスで使用するための命令を保持および格納することができる有形のデバイスとすることができる。コンピュータ可読ストレージ媒体は、例えば、限定はしないが、電子ストレージ・デバイス、磁気ストレージ・デバイス、光学ストレージ・デバイス、電磁ストレージ・デバイス、半導体ストレージ・デバイス、または前述のものの任意の適切な組合せとすることができる。コンピュータ可読ストレージ媒体のより具体的な例の非網羅的なリストには、以下のもの、すなわち、ポータブル・コンピュータ・ディスケット、ハード・ディスク、ランダム・アクセス・メモリ（ＲＡＭ）、読み出し専用メモリ（ＲＯＭ）、消去可能プログラマブル読み出し専用メモリ（ＥＰＲＯＭまたはフラッシュ・メモリ）、スタティック・ランダム・アクセス・メモリ（ＳＲＡＭ）、ポータブル・コンパクト・ディスク読み出し専用メモリ（ＣＤ－ＲＯＭ）、デジタル・バーサタイル・ディスク（ＤＶＤ）、メモリ・スティック、フロッピー（Ｒ）・ディスク、パンチカードまたは命令が記録された溝内の隆起構造などの機械的に符号化されたデバイス、および前述のものの適切な組合せが含まれる。本明細書で使用されるコンピュータ可読ストレージ媒体は、電波もしくは他の自由に伝播する電磁波、導波路もしくは他の伝送媒体を通って伝搬する電磁波（例えば、光ファイバ・ケーブルを通過する光パルス）、またはワイヤを通して伝送される電気信号などのそれ自体一過性信号であると解釈されるべきではない。

【0065】

本明細書に記載されるコンピュータ可読プログラム命令は、コンピュータ可読ストレージ媒体からそれぞれのコンピューティング／処理デバイスに、あるいはネットワーク、例えば、インターネット、ローカル・エリア・ネットワーク、ワイド・エリア・ネットワーク、または無線ネットワーク、あるいはその組合せを介して外部コンピュータまたは外部ストレージ・デバイスにダウンロードされ得る。ネットワークは、銅伝送ケーブル、光伝送ファイバ、無線伝送、ルータ、ファイアウォール、スイッチ、ゲートウェイ・コンピュータ、またはエッジ・サーバ、あるいはその組合せを含むことができる。各コンピューティング／処理デバイスのネットワーク・アダプタ・カードまたはネットワーク・インタフェースは、ネットワークからコンピュータ可読プログラム命令を受け取り、そのコンピュータ可読プログラム命令をそれぞれのコンピューティング／処理デバイス内のコンピュータ可読ストレージ媒体に格納するために転送する。

【0066】

本発明の動作を実行するためのコンピュータ可読プログラム命令は、アセンブラ命令、命令セット・アーキテクチャ（ＩＳＡ）命令、マシン命令、マシン依存命令、マイクロコード、ファームウェア命令、状態設定データ、集積回路のための構成データ、またはＳＭＡＬＬＴＡＬＫ（Ｒ）、Ｃ＋＋などのようなオブジェクト指向プログラミング言語、および「Ｃ」プログラミング言語もしくは類似のプログラミング言語などの手続き型プログラミング言語を含む１つまたは複数のプログラミング言語の任意の組合せで書かれたソース・コードまたはオブジェクト・コードのいずれかとすることができる。コンピュータ可読プログラム命令は、完全にユーザのコンピュータで、部分的にユーザのコンピュータで、スタンドアロン・ソフトウェア・パッケージとして、部分的にユーザのコンピュータでおよび部分的にリモート・コンピュータで、または完全にリモート・コンピュータもしくはサーバで実行することができる。後者のシナリオでは、リモート・コンピュータは、ローカル・エリア・ネットワーク（ＬＡＮ）もしくはワイド・エリア・ネットワーク（ＷＡＮ）を含む任意のタイプのネットワークを通してユーザのコンピュータに接続されてもよく、または接続が外部コンピュータに対して行われてもよい（例えば、インターネット・サービス・プロバイダを使用してインターネットを通して）。いくつかの実施形態では、例えば、プログラマブル論理回路、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）、またはプログラマブル論理アレイ（ＰＬＡ）を含む電子回路は、本発明の態様を実行するために、コンピュータ可読プログラム命令の状態情報を利用して電子回路を個人専用にすることによってコンピュータ可読プログラム命令を実行することができる。

【0067】

本発明の態様は、本発明の実施形態による方法、装置（システム）、およびコンピュータ・プログラム製品の流れ図またはブロック図あるいはその両方を参照して本明細書に記載されている。流れ図またはブロック図あるいはその両方の各ブロック、および流れ図またはブロック図あるいはその両方におけるブロックの組合せは、コンピュータ可読プログラム命令によって実現され得ることが理解されよう。

【0068】

これらのコンピュータ可読プログラム命令は、コンピュータまたは他のプログラマブル・データ処理装置のプロセッサを介して実行される命令が流れ図またはブロック図あるいはその両方の１つまたは複数のブロックにおいて指定された機能／動作を実施するための手段を作り出すように、コンピュータまたは他のプログラマブル・データ処理装置のプロセッサに提供されて、マシンを作り出すものであってよい。これらのコンピュータ可読プログラム命令はまた、命令が格納されたコンピュータ可読ストレージ媒体が流れ図またはブロック図あるいはその両方の１つまたは複数のブロックにおいて指定された機能／動作の態様を実施する命令を含む製品を構成するように、コンピュータ可読ストレージ媒体に格納されて、コンピュータ、プログラマブル・データ処理装置、または他のデバイス、あるいはその組合せに特定の方式で機能するように指示することができるものであってもよい。

【0069】

コンピュータ可読プログラム命令はまた、コンピュータ、他のプログラマブル装置、または他のデバイスで実行される命令が流れ図またはブロック図あるいはその両方の１つまたは複数のブロックにおいて指定された機能／動作を実施するように、コンピュータ実装プロセスを作り出すべく、コンピュータ、他のプログラマブル・データ処理装置、または他のデバイスにロードされて、コンピュータ、他のプログラマブル装置、または他のデバイスで一連の動作ステップを実行させるものであってもよい。

【0070】

本明細書における本発明の「１つの実施形態（one embodiment）」または「一実施形態（an embodiment）」、ならびにそれの他の変形への参照は、実施形態に関連して記載された特定の特徴、構造、特性などが本発明の少なくとも１つの実施形態に含まれていることを意味する。したがって、本明細書の全体を通して様々な場所に現れる「１つの実施形態における（in one embodiment）」または「一実施形態における（in an embodiment）」という句、ならびに他のすべての変形は、必ずしもすべてが同じ実施形態を参照しているわけでない。

【0071】

例えば、「Ａ／Ｂ」、「ＡまたはＢあるいはその両方」、ならびに「ＡおよびＢのうちの少なくとも１つ」の場合の以下の「／」、「～または～あるいはその両方」、ならびに「のうちの少なくとも１つ」のいずれかの使用は、第１に列記されたオプション（Ａ）のみの選択、または第２に列記されたオプション（Ｂ）のみの選択、または両方のオプション（ＡおよびＢ）の選択を包含することが意図されることを理解されたい。さらなる例として、「Ａ、Ｂ、またはＣ、あるいはその組合せ」および「Ａ、Ｂ、およびＣのうちの少なくとも１つ」の場合において、そのような言い回しは、第１の列挙されたオプション（Ａ）のみの選択、または第２の列挙されたオプション（Ｂ）のみの選択、または第３の列挙されたオプション（Ｃ）のみの選択、または第１および第２の列挙されたオプション（ＡおよびＢ）のみの選択、または第１および第３の列挙されたオプション（ＡおよびＣ）のみの選択、または第２および第３の列挙されたオプション（ＢおよびＣ）のみの選択、または３つのオプションすべて（ＡおよびＢおよびＣ）の選択を包含することが意図される。これは列挙される項目が多くても拡張され得る。

【0072】

図における流れ図およびブロック図は、本発明の様々な実施形態によるシステム、方法、およびコンピュータ・プログラム製品の可能な実施態様のアーキテクチャ、機能、および動作を示す。これに関しては、流れ図またはブロック図の各ブロックは、指定された論理機能を実施するための１つまたは複数の実行可能命令を含む命令のモジュール、セグメント、または一部を表すことができる。いくつかの代替の実施態様では、ブロックに記された機能は、図に記された順序から外れて行われてもよい。例えば、連続して示された２つのブロックは、実際には、１つのステップとして遂行され、同時に、実質的に同時に、部分的または全体的に時間的にオーバーラップして実行されてもよく、またはブロックは、時には、関連する機能に応じて逆の順序で実行されてもよい。ブロック図または流れ図あるいはその両方の各ブロック、およびブロック図または流れ図あるいはその両方のブロックの組合せは、指定された機能または動作を実行するかあるいは専用ハードウェア命令とコンピュータ命令の組合せを実行する専用ハードウェア・ベース・システムで実施され得ることにも留意されたい。

【0073】

システムおよび方法の好ましい実施形態（例示するものであり、限定するものではない）を説明したが、変形および変更が当業者によって上述の教示に照らして行われてもよいことに留意されたい。それゆえに、添付の特許請求の範囲によって概説されるような本発明の範囲内にある開示された特定の実施形態に改変がなされてもよいことを理解されたい。このように、本発明の態様を、特許法によって要求される詳細および特徴とともに記載したが、特許請求され、特許証によって保護されることが望まれるものが、添付の特許請求の範囲に記載される。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】