知財求人 - 知財ポータルサイト「IP Force」
▶ 株式会社東芝の特許一覧 ▶ 東芝デバイス＆ストレージ株式会社の特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-07-05
(45)【発行日】2024-07-16
(54)【発明の名称】バスバッファ回路
(51)【国際特許分類】
H03K 19/0175 20060101AFI20240708BHJP
H03K 19/0185 20060101ALI20240708BHJP
【ＦＩ】
H03K19/0175 230
H03K19/0185 220
【請求項の数】
7
(21)【出願番号】P 2021154882
(22)【出願日】2021-09-22
(65)【公開番号】P2023046141
(43)【公開日】2023-04-03
【審査請求日】2023-09-06
(73)【特許権者】
【識別番号】000003078
【氏名又は名称】株式会社東芝
(73)【特許権者】
【識別番号】317011920
【氏名又は名称】東芝デバイス＆ストレージ株式会社
(74)【代理人】
【識別番号】110002147
【氏名又は名称】弁理士法人酒井国際特許事務所
(72)【発明者】
【氏名】水田 勝
【審査官】柳下 勝幸
(56)【参考文献】
【文献】特開２００９－１１７９９９（ＪＰ，Ａ）
【文献】特開２００２－２９８５８２（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０３Ｋ １９／０１７５
Ｈ０３Ｋ １９／０１８５
(57)【特許請求の範囲】
【請求項1】
第１の電源で動作し、入力信号を非反転入力信号及び反転入力信号を出力する入力バッファ回路と、第２の電源で動作し、入力された前記非反転入力信号及び前記反転入力信号の電圧を変換して、電圧変換非反転出力信号及び電圧変換反転出力信号として出力する電圧変換回路と、
アウトプットイネーブル信号がディスエーブル状態である場合に前記電圧変換非反転出力信号及び前記電圧変換反転出力信号を同電位レベルに維持する出力維持部と、
前記電圧変換非反転出力信号及び前記電圧変換反転出力信号が同電位レベルであるか否かを判断する判断部と、
前記電圧変換非反転出力信号または前記電圧変換反転出力信号を出力端子から出力するスリーステート出力バッファ回路と、
前記判断部の結果に基づいて、前記電圧変換非反転出力信号及び前記電圧変換反転出力信号が同電位レベルである場合に、前記スリーステート出力バッファ回路を出力ディスエーブル状態とする出力制御部と、
を備えたバスバッファ回路。
【請求項2】
前記同電位レベルは、“Ｈ”レベルあるいは“Ｌ”レベルのいずれかである、請求項１に記載のバスバッファ回路。
【請求項3】
前記出力維持部は、前記電圧変換非反転出力信号及び前記電圧変換反転出力信号における前記同電位レベルを“Ｈ”レベルとし、前記判断部は、ＮＡＮＤ回路として構成されている、
請求項１または請求項２に記載のバスバッファ回路。
【請求項4】
前記出力維持部は、前記電圧変換非反転出力信号及び前記電圧変換反転出力信号における前記同電位レベルを“Ｈ”レベルとし、前記判断部は、ＥＸＯＲ回路として構成されている、
請求項１または請求項２に記載のバスバッファ回路。
【請求項5】
前記出力維持部は、前記電圧変換非反転出力信号及び前記電圧変換反転出力信号における前記同電位レベルを“Ｌ”レベルとし、前記判断部は、ＯＲ回路として構成されている、
請求項１または請求項２に記載のバスバッファ回路。
【請求項6】
前記出力維持部は、前記電圧変換非反転出力信号及び前記電圧変換反転出力信号における前記同電位レベルを“Ｌ”レベルとし、前記判断部は、ＥＸＯＲ回路として構成されている、
請求項１または請求項２に記載のバスバッファ回路。
【請求項7】
前記出力制御部は、一方の入力端子に前記判断部の出力信号が入力され、他方の入力端子に前記アウトプットイネーブル信号が入力されるＡＮＤ回路として構成されている、請求項３乃至請求項６のいずれか一項に記載のバスバッファ回路。
【発明の詳細な説明】
【技術分野】
【0001】
本発明の実施形態は、バスバッファ回路に関する。
【背景技術】
【0002】
従来、データバスに接続する回路としてバスバッファ回路がある。
このバスバッファ回路は、バスに複数のノードを接続した場合に、非動作状態のノードがバスに影響を与えないように、出力をハイインピーダンス状態に設定することが可能となっている。
このバスバッファ回路は、バスに複数のノードを接続した場合に、非動作状態のノードがバスに影響を与えないように、出力をハイインピーダンス状態に設定することが可能となっている。
【0003】
さらにこのようなバスバッファ回路として、電圧変換機能を有するバスバッファ回路が知られている。
この電圧変換機能を有するバスバッファ回路は、正転入力、反転入力、正転出力及び反転出力をもつ電圧変換回路と、スリーステート出力バッファ回路を備えている。
この電圧変換機能を有するバスバッファ回路は、正転入力、反転入力、正転出力及び反転出力をもつ電圧変換回路と、スリーステート出力バッファ回路を備えている。
【0004】
そして、動作時消費電流の低減のために、内部の回路状態を固定するに際しては、正転出力および反転出力の電位の反転関係を維持するようにしていた。
【先行技術文献】
【特許文献】
【0005】
【文献】特開２００３－２２９７５８号公報
【文献】特開２００９－１１７９１７号公報
【文献】特開２０１７－０６９９４２号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
ところで、状態固定された以降のバスバッファ回路は、バス信号による状態変化が行われないため電流の消費がない。
【0007】
しかしながら、状態固定された内部信号は、実際のバス入力信号とは異なる状態になる場合があり、出力制御信号による出力状態遷移時に、実際のバス信号とは異なる電位が一時的に出力されてしまう虞があった。特に、低電圧時の回路動作速度の低下が大きい場合には、このような状態が顕著に現れていた。
【0008】
内部信号の状態固定を行う場合に、電圧変換回路の正転出力および反転出力を同じ電位にすることも可能であるが、内部固定状態の電圧レベルと、バス入力の電圧レベルとに差異が生じる場合には、同様に一時的な誤出力が発生してしまう虞があった。
【0009】
本発明は、上記に鑑みてなされたものであって、バスバッファ回路において状態固定して、消費電力の低減を図る場合に出力状態遷移時に、実際のバス信号とは異なる電位が一時的に出力されてしまうのを防止することが可能なバスバッファ回路を提供することを目的としている。
【課題を解決するための手段】
【0010】
実施形態のバスバッファ回路は、第１の電源で動作し、入力信号を非反転入力信号及び反転入力信号を出力する入力バッファ回路と、第２の電源で動作し、入力された非反転入力信号及び反転入力信号の電圧を変換して、電圧変換非反転出力信号及び電圧変換反転出力信号として出力する電圧変換回路と、アウトプットイネーブル信号がディスエーブル状態である場合に電圧変換非反転出力信号及び電圧変換反転出力信号を同電位レベルに維持する出力維持部と、電圧変換非反転出力信号及び電圧変換反転出力信号が同電位レベルであるか否かを判断する判断部と、電圧変換非反転出力信号または電圧変換反転出力信号を出力端子から出力するスリーステート出力バッファ回路と、判断部の結果に基づいて、電圧変換非反転出力信号及び電圧変換反転出力信号が同電位レベルである場合に、スリーステート出力バッファ回路を出力ディスエーブル状態とする出力制御部と、を備える。
【図面の簡単な説明】
【0011】
【発明を実施するための形態】
【0012】
次に実施形態について図面を参照して説明する。
［１］第１実施形態
図１は、第１実施形態のバスバッファ回路の概要構成ブロック図である。
実施形態のバスバッファ回路１０は、第１電源で動作し、入力信号ＩＮが入力されて非反転入力信号ＩＮ及び反転入力信号／ＩＮを出力する入力バッファ回路１１と、非反転入力信号ＩＮ及び反転入力信号／ＩＮが入力され、第２電源で動作して入力信号ＩＮの電圧変換を行って、出力信号ＯＵＴとして出力する出力バッファ回路１２と、を備えている。
［１］第１実施形態
図１は、第１実施形態のバスバッファ回路の概要構成ブロック図である。
実施形態のバスバッファ回路１０は、第１電源で動作し、入力信号ＩＮが入力されて非反転入力信号ＩＮ及び反転入力信号／ＩＮを出力する入力バッファ回路１１と、非反転入力信号ＩＮ及び反転入力信号／ＩＮが入力され、第２電源で動作して入力信号ＩＮの電圧変換を行って、出力信号ＯＵＴとして出力する出力バッファ回路１２と、を備えている。
【0013】
入力バッファ回路１１は、入力端子に入力信号ＩＮが入力され、入力信号ＩＮを反転して出力端子から反転入力信号／ＩＮを出力する第１インバータ２１と、入力端子に反転入力信号／ＩＮが入力され、反転入力信号／ＩＮを反転して出力端子から非反転入力信号ＩＮを出力する第２インバータ２２と、を備えている。
【0014】
出力バッファ回路１２は、非反転入力端子Ａ、反転入力端子／Ａ、非反転出力端子Ｙ及び反転出力端子／Ｙを備え、非反転入力端子Ａに入力された非反転入力信号ＩＮ及び反転入力端子／Ａに入力された反転入力信号／ＩＮの電圧変換を行って非反転出力端子Ｙから電圧変換非反転出力信号ＶＯＵＴを出力し、反転出力端子／Ｙから電圧変換反転出力信号／ＶＯＵＴを出力する電圧変換回路３１と、アウトプットイネーブル信号ＯＥが出力ディセーブル状態である場合に電圧変換回路３１の出力を同レベル（図１の例では、“Ｈ”レベル）に維持する出力維持部として機能する出力維持回路３２と、電圧変換回路３１の非反転出力及び反転出力が同電位レベルであるか否かを判断する判断部として機能するＮＡＮＤ回路３３と、ＮＡＮＤ回路３３の出力に基づいて、電圧変換回路３１の非反転出力及び反転出力が同電位レベルである場合に、制御信号ＯＥ’をディスエーブル状態として、スリーステート出力バッファ回路３５を出力ディスエーブル状態とする出力制御部として機能するＡＮＤ回路３４と、入力端子が非反転出力端子Ｙに接続され、制御信号ＯＥ’がイネーブル状態である場合に電圧変換非反転信号ＶＯＵＴを出力信号ＯＵＴとして出力するスリーステート出力バッファ回路３５と、動作スイッチ（ＮチャネルＭＯＳトランジスタ）３６と、を備えて構成されている。
【0015】
ここで、電圧変換回路の構成について説明する。
図２は、電圧変換回路の回路構成例の説明図である。
電圧変換回路３１は、ゲート端子が非反転入力端子Ａに接続され、ドレイン端子が反転出力端子に接続され、ソース端子が第２電源の低電位側電源（図２の例では、接地）に接続されるＮチャネルＭＯＳトランジスタ４１と、ゲート端子が反転入力端子／Ａに接続され、ドレイン端子が非反転出力端子に接続され、ソース端子が第２電源の低電位側電源（図２の例では、接地）に接続されるＮチャネルＭＯＳトランジスタ４２と、ゲート端子が非反転出力端子Ｙに接続され、ソース端子が第２電源の高電位側電源に接続され、ドレイン端子が反転出力端子／Ｙに接続されたＰチャネルＭＯＳトランジスタ４３と、ゲート端子が反転出力端子／Ｙに接続され、ソース端子が第２電源の高電位側電源に接続され、ドレイン端子が非反転出力端子Ｙに接続されたＰチャネルＭＯＳトランジスタ４４と、を備えている。
図２は、電圧変換回路の回路構成例の説明図である。
電圧変換回路３１は、ゲート端子が非反転入力端子Ａに接続され、ドレイン端子が反転出力端子に接続され、ソース端子が第２電源の低電位側電源（図２の例では、接地）に接続されるＮチャネルＭＯＳトランジスタ４１と、ゲート端子が反転入力端子／Ａに接続され、ドレイン端子が非反転出力端子に接続され、ソース端子が第２電源の低電位側電源（図２の例では、接地）に接続されるＮチャネルＭＯＳトランジスタ４２と、ゲート端子が非反転出力端子Ｙに接続され、ソース端子が第２電源の高電位側電源に接続され、ドレイン端子が反転出力端子／Ｙに接続されたＰチャネルＭＯＳトランジスタ４３と、ゲート端子が反転出力端子／Ｙに接続され、ソース端子が第２電源の高電位側電源に接続され、ドレイン端子が非反転出力端子Ｙに接続されたＰチャネルＭＯＳトランジスタ４４と、を備えている。
【0016】
上記構成において、入力信号ＩＮが“Ｈ”レベルの場合には、ＮチャネルＭＯＳトランジスタ４１は、オン状態（閉状態）となる。一方、ＮチャネルＭＯＳトランジスタ４２は、オフ状態（開状態）となる。
これらの結果、ＰチャネルＭＯＳトランジスタ４４のゲート端子は、“Ｌ”レベルとなり、ＰチャネルＭＯＳトランジスタ４４は、オン状態（閉状態）となる。
これらの結果、ＰチャネルＭＯＳトランジスタ４４のゲート端子は、“Ｌ”レベルとなり、ＰチャネルＭＯＳトランジスタ４４は、オン状態（閉状態）となる。
【0017】
この結果、非反転出力端子は“Ｈ”レベルに遷移する。
これに伴い、ＰチャネルＭＯＳトランジスタ４３のゲート端子は、“Ｈ”レベルとなり、ＰチャネルＭＯＳトランジスタ４３は、オフ状態（開状態）となる。
これに伴い、ＰチャネルＭＯＳトランジスタ４３のゲート端子は、“Ｈ”レベルとなり、ＰチャネルＭＯＳトランジスタ４３は、オフ状態（開状態）となる。
【0018】
したがって、ＮチャネルＭＯＳトランジスタ４１＝オン状態、ＮチャネルＭＯＳトランジスタ４２＝オフ状態、ＰチャネルＭＯＳトランジスタ４３＝オフ状態、ＰチャネルＭＯＳトランジスタ４４＝オン状態となるので、非反転出力端子Ｙ＝“Ｈ”レベル、反転出力端子／Ｙは“Ｌ”レベルとなり、非反転入力信号ＩＮ及び反転入力信号／ＩＮの論理のまま、電圧変換された“Ｈ”レベルの電圧変換非反転出力信号ＶＯＵＴが非反転出力端子Ｙから出力され、電圧変換された“Ｌ”レベルの電圧変換反転出力信号／ＶＯＵＴが反転出力端子／Ｙから出力される。
【0019】
また、入力信号ＩＮが“Ｌ”レベルの場合には、ＮチャネルＭＯＳトランジスタ４１は、オフ状態（開状態）となる。一方、ＮチャネルＭＯＳトランジスタ４２は、オン状態（閉状態）となる。
これらの結果、ＰチャネルＭＯＳトランジスタ４４のゲート端子は、“Ｈ”レベルとなり、ＰチャネルＭＯＳトランジスタ４４は、オフ状態（開状態）となる。
これらの結果、ＰチャネルＭＯＳトランジスタ４４のゲート端子は、“Ｈ”レベルとなり、ＰチャネルＭＯＳトランジスタ４４は、オフ状態（開状態）となる。
【0020】
この結果、非反転出力端子は“Ｌ”レベルに遷移する。
これに伴い、ＰチャネルＭＯＳトランジスタ４３のゲート端子は、“Ｌ”レベルとなり、ＰチャネルＭＯＳトランジスタ４３は、オン状態（閉状態）となる。
これに伴い、ＰチャネルＭＯＳトランジスタ４３のゲート端子は、“Ｌ”レベルとなり、ＰチャネルＭＯＳトランジスタ４３は、オン状態（閉状態）となる。
【0021】
したがって、ＮチャネルＭＯＳトランジスタ４１＝オフ状態、ＮチャネルＭＯＳトランジスタ４２＝オン状態、ＰチャネルＭＯＳトランジスタ４３＝オン状態、ＰチャネルＭＯＳトランジスタ４４＝オフ状態となるので、非反転出力端子Ｙ＝“Ｌ”レベル、反転出力端子／Ｙは“Ｈ”レベルとなり、非反転入力信号ＩＮ及び反転入力信号／ＩＮの論理のまま、電圧変換された“Ｌ”レベルの電圧変換非反転出力信号ＶＯＵＴが非反転出力端子Ｙから出力され、電圧変換された“Ｈ”レベルの電圧変換反転出力信号／ＶＯＵＴが反転出力端子／Ｙから出力される。
【0022】
次に出力維持回路３２の構成例について説明する。
出力維持回路３２は、図１に示すように、ゲート端子が共通接続され、ゲート端子にアウトプットイネーブル信号ＯＥが入力される一対のＰチャネルＭＯＳトランジスタ５１、５２を備えている。
出力維持回路３２は、図１に示すように、ゲート端子が共通接続され、ゲート端子にアウトプットイネーブル信号ＯＥが入力される一対のＰチャネルＭＯＳトランジスタ５１、５２を備えている。
【0023】
さらにＰチャネルＭＯＳトランジスタ５１のソース端子は、第２電源の高電位側電源に接続され、ドレイン端子は電圧変換回路３１の反転出力端子／Ｙに接続されている。
【0024】
一方、ＰチャネルＭＯＳトランジスタ５２のソース端子は、第２電源の高電位側電源に接続され、ドレイン端子は電圧変換回路３１の非反転出力端子Ｙに接続されている。
【0025】
上記構成の結果、アウトプットイネーブル信号ＯＥがディスエーブル状態、すなわち、アウトプットイネーブル信号ＯＥ＝“Ｌ”レベルの場合に、ＰチャネルＭＯＳトランジスタ５１、５２はオン状態（閉状態）となり、電圧変換回路３１の非反転出力端子Ｙ及び反転出力端子／Ｙは同レベル（この場合には、“Ｈ”レベル）とされる。
【0026】
次に第１実施形態の動作を説明する。
図３は、第１実施形態及のタイミングチャートである。
時刻ｔ０において、アウトプットイネーブル信号ＯＥはイネーブル状態、すなわち、アウトプットイネーブル信号ＯＥ＝“Ｈ”レベルであり、入力信号ＩＮが“Ｌ”レベルであるものとする。
図３は、第１実施形態及のタイミングチャートである。
時刻ｔ０において、アウトプットイネーブル信号ＯＥはイネーブル状態、すなわち、アウトプットイネーブル信号ＯＥ＝“Ｈ”レベルであり、入力信号ＩＮが“Ｌ”レベルであるものとする。
【0027】
入力信号ＩＮ＝“Ｌ”レベルであるので、時刻ｔ０からアウトプットイネーブル信号ＯＥがディスエーブル状態、すなわち、アウトプットイネーブル信号ＯＥ＝“Ｌ”レベルとなる時刻ｔ１迄の期間においては、電圧変換回路の非反転入力端子Ａ＝“Ｌ”レベル、反転入力端子／Ａ＝“Ｈ”レベル、非反転出力端子Ｙ＝“Ｌ”レベル、反転出力端子／Ｙ＝“Ｈ”レベルとなっている。
【0028】
この結果、ＮＡＮＤ回路３３の入力は、一方が“Ｈ”レベル、他方が“Ｌ”レベルであるので、ＮＡＮＤ回路３３の出力信号である判断信号ａ＝“Ｈ”レベルとなる。
さらにＡＮＤ回路３４の一方の入力は、判断信号ａ＝“Ｈ”レベルであり、他方の入力はアウトプットイネーブル信号ＯＥ＝“Ｈ”レベルであるので、ＡＮＤ回路３４の出力信号であるスリーステート出力バッファ回路３５の制御信号ＯＥ’は、“Ｈ”レベルのイネーブル状態である。
さらにＡＮＤ回路３４の一方の入力は、判断信号ａ＝“Ｈ”レベルであり、他方の入力はアウトプットイネーブル信号ＯＥ＝“Ｈ”レベルであるので、ＡＮＤ回路３４の出力信号であるスリーステート出力バッファ回路３５の制御信号ＯＥ’は、“Ｈ”レベルのイネーブル状態である。
【0029】
したがって、スリーステート出力バッファ回路３５は、入力された非反転出力端子Ｙの出力をそのまま出力し、“Ｌ”レベルを出力することとなる。
【0030】
その後、時刻ｔ１において、アウトプットイネーブル信号ＯＥがディスエーブル状態、すなわち、アウトプットイネーブル信号ＯＥ＝“Ｌ”レベルに遷移すると、出力維持回路３２のＰチャネルＭＯＳトランジスタ５１、５２はオン状態（閉状態）となり、電圧変換回路３１の非反転出力端子Ｙ及び反転出力端子／Ｙは同レベル（この場合には、“Ｈ”レベル）となる。
【0031】
この結果、ＮＡＮＤ回路３３の入力は、双方が“Ｈ”レベルとなるので、ＮＡＮＤ回路３３の出力信号である判断信号ａ＝“Ｌ”レベルとなる。
さらにＡＮＤ回路３４の一方の入力は、判断信号ａ＝“Ｌ”レベルであり、他方の入力はアウトプットイネーブル信号ＯＥ＝“Ｌ”レベルであるので、ＡＮＤ回路３４の出力信号であるスリーステート出力バッファ回路３５の制御信号ＯＥ’は、“Ｌ”レベルのディスエーブル状態となる。
さらにＡＮＤ回路３４の一方の入力は、判断信号ａ＝“Ｌ”レベルであり、他方の入力はアウトプットイネーブル信号ＯＥ＝“Ｌ”レベルであるので、ＡＮＤ回路３４の出力信号であるスリーステート出力バッファ回路３５の制御信号ＯＥ’は、“Ｌ”レベルのディスエーブル状態となる。
【0032】
さらに時刻ｔ２において、再びアウトプットイネーブル信号ＯＥがイネーブル状態、すなわち、アウトプットイネーブル信号ＯＥ＝“Ｈ”レベルとなり、非反転入力端子Ａ及び反転入力端子／Ａに新たなデータが取り込まれる。
【0033】
しかしながら、非反転入力端子Ａに入力された信号が非反転出力端子Ｙに伝搬される時刻ｔ３までの期間、すなわち、非反転入力端子Ａの信号レベルの遷移が非反転出力端子Ｙの信号レベルの遷移として現れるまでの期間において、非反転出力は、非反転出力端子Ｙ及び反転出力端子／Ｙは同レベル（図１の例では、“Ｈ”レベル）が維持される。
【0034】
この結果、ＮＡＮＤ回路３３の入力は、双方が“Ｈ”レベルとなるので、ＮＡＮＤ回路３３の出力信号である判断信号ａ＝“Ｌ”レベルとなり、ＡＮＤ回路３４の出力信号であるスリーステート出力バッファ回路３５の制御信号ＯＥ’は、“Ｌ”レベルのディスエーブル状態で維持され、出力端子ＯＵＴは、ハイインピーダンス状態が維持される。
そして、非反転入力端子Ａに入力された信号が非反転出力端子Ｙに伝搬される時刻ｔ３において、非反転出力端子Ｙは“Ｌ”レベルとなる。
そして、非反転入力端子Ａに入力された信号が非反転出力端子Ｙに伝搬される時刻ｔ３において、非反転出力端子Ｙは“Ｌ”レベルとなる。
【0035】
この結果、ＮＡＮＤ回路３３の入力は、一方が“Ｌ”レベル、他方が“Ｈ”レベルとなるので、ＮＡＮＤ回路の出力信号である判断信号ａ＝“Ｈ”レベルとなり、ＡＮＤ回路３４の出力信号であるスリーステート出力バッファ回路３５の制御信号ＯＥ’は、“Ｈ”レベルのイネーブル状態となり、出力端子ＯＵＴから“Ｌ”レベルの信号が出力される。
【0036】
以上の説明のように、本第１実施形態によれば、出力制御信号としてのアウトプットイネーブル信号ＯＥによりハイインピーダンス出力状態を解除しようとしても、伝搬遅延により非反転出力端子Ｙ及び非反転出力端子Ｙが同一レベルである期間においては、スリーステート出力バッファ３５のハイインピーダンス状態を維持するので、誤出力を確実に防止することができる。
【0037】
［２］第２実施形態
図４は、第２実施形態のバスバッファ回路の概要構成ブロック図である。
本第２実施形態と第１実施形態とが異なる点は、上記第１実施形態においては、非反転出力及び反転出力が同電位レベルであるか否かを判断する判断部として機能するＮＡＮＤ回路３３を設けていたが、本第２実施形態では、これに代えて非反転出力及び反転出力が同電位レベルであるか否かを判断する判断部として機能するＥＸＯＲ回路６１を有する出力バッファ回路１２Ａを設けた点である。
他の構成については第１実施形態と同様であるので、第１実施形態の説明を援用するとともに、出力バッファ回路１２Ａの動作について説明する。
図４は、第２実施形態のバスバッファ回路の概要構成ブロック図である。
本第２実施形態と第１実施形態とが異なる点は、上記第１実施形態においては、非反転出力及び反転出力が同電位レベルであるか否かを判断する判断部として機能するＮＡＮＤ回路３３を設けていたが、本第２実施形態では、これに代えて非反転出力及び反転出力が同電位レベルであるか否かを判断する判断部として機能するＥＸＯＲ回路６１を有する出力バッファ回路１２Ａを設けた点である。
他の構成については第１実施形態と同様であるので、第１実施形態の説明を援用するとともに、出力バッファ回路１２Ａの動作について説明する。
【0038】
次に第２実施形態の動作を説明する。
第２実施形態のタイミングチャートは、第１実施形態のタイミングチャートと同様であるので、再び図３を参照して説明する。
時刻ｔ０において、アウトプットイネーブル信号ＯＥはイネーブル状態、すなわち、アウトプットイネーブル信号ＯＥ＝“Ｈ”レベルであり、入力信号ＩＮが“Ｌ”レベルであるものとする。
第２実施形態のタイミングチャートは、第１実施形態のタイミングチャートと同様であるので、再び図３を参照して説明する。
時刻ｔ０において、アウトプットイネーブル信号ＯＥはイネーブル状態、すなわち、アウトプットイネーブル信号ＯＥ＝“Ｈ”レベルであり、入力信号ＩＮが“Ｌ”レベルであるものとする。
【0039】
入力信号ＩＮ＝“Ｌ”レベルであるので、時刻ｔ０からアウトプットイネーブル信号ＯＥがディスエーブル状態、すなわち、アウトプットイネーブル信号ＯＥ＝“Ｌ”レベルとなる時刻ｔ１迄の期間においては、電圧変換回路の非反転入力端子Ａ＝“Ｌ”レベル、反転入力端子／Ａ＝“Ｈ”レベル、非反転出力端子Ｙ＝“Ｌ”レベル、反転出力端子／Ｙ＝“Ｈ”レベルとなっている。
【0040】
この結果、ＥＸＯＲ回路６１の入力は、一方が“Ｈ”レベル、他方が“Ｌ”レベルであるので、ＥＸＯＲ回路６１の出力信号である判断信号ａ＝“Ｈ”レベルとなる。
さらにＡＮＤ回路３４の一方の入力は、判断信号ａ＝“Ｈ”レベルであり、他方の入力はアウトプットイネーブル信号ＯＥ＝“Ｈ”レベルであるので、ＡＮＤ回路の出力信号であるスリーステート出力バッファ回路３５の制御信号ＯＥ’は、“Ｈ”レベルのイネーブル状態である。
さらにＡＮＤ回路３４の一方の入力は、判断信号ａ＝“Ｈ”レベルであり、他方の入力はアウトプットイネーブル信号ＯＥ＝“Ｈ”レベルであるので、ＡＮＤ回路の出力信号であるスリーステート出力バッファ回路３５の制御信号ＯＥ’は、“Ｈ”レベルのイネーブル状態である。
【0041】
したがって、スリーステート出力バッファ回路３５は、入力された非反転出力端子Ｙの出力をそのまま出力し、“Ｌ”レベルを出力することとなる。
【0042】
その後、時刻ｔ１において、アウトプットイネーブル信号ＯＥがディスエーブル状態、すなわち、アウトプットイネーブル信号ＯＥ＝“Ｌ”レベルに遷移すると、出力維持回路３２のＰチャネルＭＯＳトランジスタ５１、５２はオン状態（閉状態）となり、電圧変換回路３１の非反転出力端子Ｙ及び反転出力端子／Ｙは同レベル（この場合には、“Ｈ”レベル）となる。
【0043】
この結果、ＥＸＯＲ回路６１の入力は、双方が“Ｈ”レベルとなるので、ＥＸＯＲ回路６１の出力信号である判断信号ａ＝“Ｌ”レベルとなる。
さらにＡＮＤ回路の一方の入力は、判断信号ａ＝“Ｌ”レベルであり、他方の入力はアウトプットイネーブル信号ＯＥ＝“Ｌ”レベルであるので、ＡＮＤ回路３４の出力信号であるスリーステート出力バッファ回路３５の制御信号ＯＥ’は、“Ｌ”レベルのディスエーブル状態となる。
さらにＡＮＤ回路の一方の入力は、判断信号ａ＝“Ｌ”レベルであり、他方の入力はアウトプットイネーブル信号ＯＥ＝“Ｌ”レベルであるので、ＡＮＤ回路３４の出力信号であるスリーステート出力バッファ回路３５の制御信号ＯＥ’は、“Ｌ”レベルのディスエーブル状態となる。
【0044】
さらに時刻ｔ２において、再びアウトプットイネーブル信号ＯＥがイネーブル状態、すなわち、アウトプットイネーブル信号ＯＥ＝“Ｈ”レベルとなり、非反転入力端子Ａ及び反転入力端子／Ａに新たなデータが取り込まれる。
【0045】
しかしながら、非反転入力端子Ａに入力された信号が非反転出力端子Ｙに伝搬される時刻ｔ３までの期間は、非反転出力端子Ｙ及び反転出力端子／Ｙは同レベル（図４の例では、“Ｈ”レベル）が維持される。
【0046】
この結果、ＥＸＯＲ回路６１の入力は、双方が“Ｈ”レベルとなるので、ＥＸＯＲ回路６１の出力信号である判断信号ａ＝“Ｌ”レベルとなり、ＡＮＤ回路３４の出力信号であるスリーステート出力バッファ回路３５の制御信号ＯＥ’は、“Ｌ”レベルのディスエーブル状態で維持され、出力端子ＯＵＴは、ハイインピーダンス状態が維持される。
そして、非反転入力端子Ａに入力された信号が非反転出力端子Ｙに伝搬される時刻ｔ３において、非反転出力端子Ｙは“Ｌ”レベルとなる。
そして、非反転入力端子Ａに入力された信号が非反転出力端子Ｙに伝搬される時刻ｔ３において、非反転出力端子Ｙは“Ｌ”レベルとなる。
【0047】
この結果、ＥＸＯＲ回路６１の入力は、一方が“Ｌ”レベル、他方が“Ｈ”レベルとなるので、ＥＸＯＲ回路６１の出力信号である判断信号ａ＝“Ｈ”レベルとなり、ＡＮＤ回路３４の出力信号であるスリーステート出力バッファ回路３５の制御信号ＯＥ’は、“Ｈ”レベルのイネーブル状態となり、出力端子ＯＵＴから“Ｌ”レベルの信号が出力される。
【0048】
以上の説明のように、本第２実施形態によっても、出力制御信号としてのアウトプットイネーブル信号ＯＥによりハイインピーダンス出力状態をが解除しようとしても、伝搬遅延により非反転出力端子Ｙ及び非反転出力端子Ｙが同一レベルである期間においては、スリーステート出力バッファのハイインピーダンス状態を維持するので、誤出力を確実に防止することができる。
【0049】
［３］第３実施形態
上記第１実施形態及び第２実施形態においては、アウトプットイネーブル信号ＯＥがディスエーブル状態、すなわち、アウトプットイネーブル信号ＯＥ＝“Ｌ”レベルに遷移すると、出力維持回路３２のＰチャネルＭＯＳ５１、５２がオン状態（閉状態）になることにより、電圧変換回路３１の非反転出力端子Ｙ及び反転出力端子／Ｙを双方とも“Ｈ”レベルに設定していたが、本第３実施形態は、電圧変換回路３１の非反転出力端子Ｙ及び反転出力端子／Ｙを双方とも“Ｌ”レベルに設定する実施形態である。
上記第１実施形態及び第２実施形態においては、アウトプットイネーブル信号ＯＥがディスエーブル状態、すなわち、アウトプットイネーブル信号ＯＥ＝“Ｌ”レベルに遷移すると、出力維持回路３２のＰチャネルＭＯＳ５１、５２がオン状態（閉状態）になることにより、電圧変換回路３１の非反転出力端子Ｙ及び反転出力端子／Ｙを双方とも“Ｈ”レベルに設定していたが、本第３実施形態は、電圧変換回路３１の非反転出力端子Ｙ及び反転出力端子／Ｙを双方とも“Ｌ”レベルに設定する実施形態である。
【0050】
図５は、第３実施形態のバスバッファ回路の概要構成ブロック図である。
この場合においては、入力バッファ回路１１、電圧変換回路３１、ＡＮＤ回路３４及びスリーステート出力バッファ回路３５の構成は、第１実施形態と同様であるので、その詳細な説明を援用するものとする。
この場合においては、入力バッファ回路１１、電圧変換回路３１、ＡＮＤ回路３４及びスリーステート出力バッファ回路３５の構成は、第１実施形態と同様であるので、その詳細な説明を援用するものとする。
【0051】
出力バッファ回路１２Ｂは、電圧変換回路３１と、アウトプットイネーブル信号ＯＥが出力ディセーブル状態である場合に電圧変換回路３１の出力を同レベル（図５の例では、“Ｈ”レベル）に維持する出力維持部として機能する出力維持回路３２Ａと、電圧変換回路３１の非反転出力及び反転出力が同電位レベルであるか否かを判断する判断部として機能するＯＲ回路６５と、ＡＮＤ回路３４と、スリーステート出力バッファ回路３５と、を備えて構成されている。
【0052】
まず出力維持回路３２Ａの構成例について説明する。
出力維持回路３２Ａは、図５に示すように、ゲート端子が共通接続され、ゲート端子にアウトプットイネーブル信号ＯＥの反転信号である反転アウトプットイネーブル信号／ＯＥが入力される一対のＮチャネルＭＯＳトランジスタ７１、７２を備えている。
出力維持回路３２Ａは、図５に示すように、ゲート端子が共通接続され、ゲート端子にアウトプットイネーブル信号ＯＥの反転信号である反転アウトプットイネーブル信号／ＯＥが入力される一対のＮチャネルＭＯＳトランジスタ７１、７２を備えている。
【0053】
さらにＮチャネルＭＯＳトランジスタ７１のソース端子は、第２電源の低電位側電源（接地）に接続され、ドレイン端子は電圧変換回路３１の反転出力端子／Ｙに接続されている。
【0054】
一方、ＮチャネルＭＯＳトランジスタ７２のソース端子は、第２電源の低電位側電源（接地）に接続され、ドレイン端子は電圧変換回路３１の非反転出力端子Ｙに接続されている。
【0055】
上記構成の結果、アウトプットイネーブル信号ＯＥがディスエーブル状態であるアウトプットイネーブル信号ＯＥ＝“Ｌ”レベルの場合、すなわち、反転アウトプットイネーブル信号／ＯＥ＝“Ｈ”レベルの場合に、ＮチャネルＭＯＳトランジスタ７１、７２はオン状態（閉状態）となり、電圧変換回路３１の非反転出力端子Ｙ及び反転出力端子／Ｙは同レベル（この場合には、“Ｌ”レベル）とされる。
【0056】
次に第３実施形態の動作を説明する。
図６は、第３実施形態のタイミングチャートである。
時刻ｔ０において、アウトプットイネーブル信号ＯＥはイネーブル状態、すなわち、アウトプットイネーブル信号ＯＥ＝“Ｈ”レベルであり、入力信号ＩＮが“Ｈ”レベルであるものとする。
図６は、第３実施形態のタイミングチャートである。
時刻ｔ０において、アウトプットイネーブル信号ＯＥはイネーブル状態、すなわち、アウトプットイネーブル信号ＯＥ＝“Ｈ”レベルであり、入力信号ＩＮが“Ｈ”レベルであるものとする。
【0057】
入力信号ＩＮ＝“Ｈ”レベルであるので、時刻ｔ０からアウトプットイネーブル信号ＯＥがディスエーブル状態、すなわち、アウトプットイネーブル信号ＯＥ＝“Ｌ”レベルとなる時刻ｔ１迄の期間においては、電圧変換回路の非反転入力端子Ａ＝“Ｈ”レベル、反転入力端子／Ａ＝“Ｌ”レベル、非反転出力端子Ｙ＝“Ｈ”レベル、反転出力端子／Ｙ＝“Ｌ”レベルとなっている。
【0058】
この結果、ＯＲ回路６５の入力は、一方が“Ｈ”レベル、他方が“Ｌ”レベルであるので、ＯＲ回路６５の出力信号である判断信号ａ＝“Ｈ”レベルとなる。
さらにＡＮＤ回路３４の一方の入力は、判断信号ａ＝“Ｈ”レベルであり、他方の入力はアウトプットイネーブル信号ＯＥ＝“Ｈ”レベルであるので、ＡＮＤ回路３４の出力信号である出力バッファ回路のイネーブル信号ＯＥ’は、“Ｈ”レベルのイネーブル状態である。
さらにＡＮＤ回路３４の一方の入力は、判断信号ａ＝“Ｈ”レベルであり、他方の入力はアウトプットイネーブル信号ＯＥ＝“Ｈ”レベルであるので、ＡＮＤ回路３４の出力信号である出力バッファ回路のイネーブル信号ＯＥ’は、“Ｈ”レベルのイネーブル状態である。
【0059】
したがって、出力バッファ回路は、入力された非反転出力端子Ｙの出力をそのまま出力し、“Ｈ”レベルを出力することとなる。
【0060】
その後、時刻ｔ１において、アウトプットイネーブル信号ＯＥがディスエーブル状態、すなわち、アウトプットイネーブル信号ＯＥ＝“Ｌ”レベルに遷移すると、反転アウトプットイネーブル信号／ＯＥ＝“Ｈ”レベルに遷移することとなるので、出力維持回路３２ＡのＮチャネルＭＯＳトランジスタ７１、７２はオン状態（閉状態）となり、電圧変換回路３１の非反転出力端子Ｙ及び反転出力端子／Ｙは同レベル（この場合には、“Ｌ”レベル）となる。
【0061】
この結果、ＯＲ回路６５の入力は、双方が“Ｌ”レベルとなるので、ＯＲ回路６５の出力信号である判断信号ａ＝“Ｌ”レベルとなる。
さらにＡＮＤ回路３４の一方の入力は、判断信号ａ＝“Ｌ”レベルであり、他方の入力はアウトプットイネーブル信号ＯＥ＝“Ｌ”レベルであるので、ＡＮＤ回路３４の出力信号である出力バッファ回路のイネーブル信号ＯＥ’は、“Ｌ”レベルのディスエーブル状態となる。
さらにＡＮＤ回路３４の一方の入力は、判断信号ａ＝“Ｌ”レベルであり、他方の入力はアウトプットイネーブル信号ＯＥ＝“Ｌ”レベルであるので、ＡＮＤ回路３４の出力信号である出力バッファ回路のイネーブル信号ＯＥ’は、“Ｌ”レベルのディスエーブル状態となる。
【0062】
さらに時刻ｔ２において、再びアウトプットイネーブル信号ＯＥがイネーブル状態、すなわち、アウトプットイネーブル信号ＯＥ＝“Ｈ”レベルとなり、非反転入力端子Ａ及び反転入力端子／Ａに新たなデータが取り込まれる。
【0063】
しかしながら、非反転入力端子Ａに入力された信号が非反転出力端子Ｙに伝搬される時刻ｔ３までの期間は、非反転出力端子Ｙ及び反転出力端子／Ｙは同レベル（図５の例では、“Ｌ”レベル）が維持される。
【0064】
この結果、ＯＲ回路６５の入力は、双方が“Ｌ”レベルとなるので、ＯＲ回路６５の出力信号である判断信号ａ＝“Ｌ”レベルとなり、ＡＮＤ回路３４の出力信号である出力バッファ回路のイネーブル信号ＯＥ’は、“Ｌ”レベルのディスエーブル状態で維持され、出力端子ＯＵＴは、ハイインピーダンス状態が維持される。
そして、非反転入力端子Ａに入力された信号が非反転出力端子Ｙに伝搬される時刻ｔ３において、非反転出力端子Ｙは“Ｈ”レベルとなる。
そして、非反転入力端子Ａに入力された信号が非反転出力端子Ｙに伝搬される時刻ｔ３において、非反転出力端子Ｙは“Ｈ”レベルとなる。
【0065】
この結果、ＯＲ回路６５の入力は、一方が“Ｌ”レベル、他方が“Ｈ”レベルとなるので、ＯＲ回路６５の出力信号である判断信号ａ＝“Ｈ”レベルとなり、ＡＮＤ回路３４の出力信号である出力バッファ回路のイネーブル信号ＯＥ’は、“Ｈ”レベルのイネーブル状態となり、出力端子ＯＵＴから“Ｈ”レベルの信号が出力される。
【0066】
以上の説明のように、本第３実施形態によれば、出力制御信号としてのアウトプットイネーブル信号ＯＥによりハイインピーダンス出力状態をが解除しようとしても、伝搬遅延により非反転出力端子Ｙ及び非反転出力端子Ｙが同一レベルである期間においては、スリーステート出力バッファのハイインピーダンス状態を維持するので、誤出力を確実に防止することができる。
【0067】
［４］第４実施形態
図７は、第４実施形態のバスバッファ回路の概要構成ブロック図である。
本第４実施形態と第３実施形態とが異なる点は、上記第３実施形態においては、非反転出力及び反転出力が同電位レベルであるか否かを判断する判断部として機能するＯＲ回路６５を設けていたが、本第４実施形態では、これに代えて非反転出力及び反転出力が同電位レベルであるか否かを判断する判断部として機能するＥＸＯＲ回路７５を有する出力バッファ回路１２Ｃを設けた点である。
他の構成については第３実施形態と同様であるので、第３実施形態の説明を援用するとともに、出力バッファ回路１２Ｃの動作について説明する。
図７は、第４実施形態のバスバッファ回路の概要構成ブロック図である。
本第４実施形態と第３実施形態とが異なる点は、上記第３実施形態においては、非反転出力及び反転出力が同電位レベルであるか否かを判断する判断部として機能するＯＲ回路６５を設けていたが、本第４実施形態では、これに代えて非反転出力及び反転出力が同電位レベルであるか否かを判断する判断部として機能するＥＸＯＲ回路７５を有する出力バッファ回路１２Ｃを設けた点である。
他の構成については第３実施形態と同様であるので、第３実施形態の説明を援用するとともに、出力バッファ回路１２Ｃの動作について説明する。
【0068】
次に第４実施形態の動作を説明する。
第４実施形態のタイミングチャートは、第３実施形態のタイミングチャートと同様であるので、再び図６を参照して説明する。
時刻ｔ０において、アウトプットイネーブル信号ＯＥはイネーブル状態、すなわち、アウトプットイネーブル信号ＯＥ＝“Ｈ”レベルであり、入力信号ＩＮが“Ｈ”レベルであるものとする。
第４実施形態のタイミングチャートは、第３実施形態のタイミングチャートと同様であるので、再び図６を参照して説明する。
時刻ｔ０において、アウトプットイネーブル信号ＯＥはイネーブル状態、すなわち、アウトプットイネーブル信号ＯＥ＝“Ｈ”レベルであり、入力信号ＩＮが“Ｈ”レベルであるものとする。
【0069】
入力信号ＩＮ＝“Ｈ”レベルであるので、時刻ｔ０からアウトプットイネーブル信号ＯＥがディスエーブル状態、すなわち、アウトプットイネーブル信号ＯＥ＝“Ｌ”レベルとなる時刻ｔ１迄の期間においては、電圧変換回路の非反転入力端子Ａ＝“Ｈ”レベル、反転入力端子／Ａ＝“Ｌ”レベル、非反転出力端子Ｙ＝“Ｈ”レベル、反転出力端子／Ｙ＝“Ｌ”レベルとなっている。
【0070】
この結果、ＥＸＯＲ回路７５の入力は、一方が“Ｈ”レベル、他方が“Ｌ”レベルであるので、ＥＸＯＲ回路７５の出力信号である判断信号ａ＝“Ｈ”レベルとなる。
さらにＡＮＤ回路３４の一方の入力は、判断信号ａ＝“Ｈ”レベルであり、他方の入力はアウトプットイネーブル信号ＯＥ＝“Ｈ”レベルであるので、ＡＮＤ回路３４の出力信号であるスリーステート出力バッファ回路３５の制御信号ＯＥ’は、“Ｈ”レベルのイネーブル状態である。
さらにＡＮＤ回路３４の一方の入力は、判断信号ａ＝“Ｈ”レベルであり、他方の入力はアウトプットイネーブル信号ＯＥ＝“Ｈ”レベルであるので、ＡＮＤ回路３４の出力信号であるスリーステート出力バッファ回路３５の制御信号ＯＥ’は、“Ｈ”レベルのイネーブル状態である。
【0071】
したがって、出力バッファ回路は、入力された非反転出力端子Ｙの出力をそのまま出力し、“Ｈ”レベルを出力することとなる。
【0072】
その後、時刻ｔ１において、アウトプットイネーブル信号ＯＥがディスエーブル状態、すなわち、アウトプットイネーブル信号ＯＥ＝“Ｌ”レベルに遷移すると、反転アウトプットイネーブル信号ＯＥ＝“Ｈ”レベルに遷移することとなるので、出力維持回路３２のＮチャネルＭＯＳトランジスタ７１、７２はオン状態（閉状態）となり、電圧変換回路３１の非反転出力端子Ｙ及び反転出力端子／Ｙは同レベル（この場合には、“Ｌ”レベル）となる。
【0073】
この結果、ＥＸＯＲ回路７５の入力は、双方が“Ｌ”レベルとなるので、ＥＸＯＲ回路７５の出力信号である判断信号ａ＝“Ｌ”レベルとなる。
さらにＡＮＤ回路３４の一方の入力は、判断信号ａ＝“Ｌ”レベルであり、他方の入力はアウトプットイネーブル信号ＯＥ＝“Ｌ”レベルであるので、ＡＮＤ回路３４の出力信号であるスリーステート出力バッファ回路３５の制御信号ＯＥ’は、“Ｌ”レベルのディスエーブル状態となる。
さらにＡＮＤ回路３４の一方の入力は、判断信号ａ＝“Ｌ”レベルであり、他方の入力はアウトプットイネーブル信号ＯＥ＝“Ｌ”レベルであるので、ＡＮＤ回路３４の出力信号であるスリーステート出力バッファ回路３５の制御信号ＯＥ’は、“Ｌ”レベルのディスエーブル状態となる。
【0074】
さらに時刻ｔ２において、再びアウトプットイネーブル信号ＯＥがイネーブル状態、すなわち、アウトプットイネーブル信号ＯＥ＝“Ｈ”レベルとなり、非反転入力端子Ａ及び反転入力端子／Ａに新たなデータが取り込まれる。
【0075】
しかしながら、非反転入力端子Ａに入力された信号が非反転出力端子Ｙに伝搬される時刻ｔ３までの期間は、非反転出力端子Ｙ及び反転出力端子／Ｙは同レベル（図７の例では、“Ｌ”レベル）が維持される。
【0076】
この結果、ＥＸＯＲ回路７５の入力は、双方が“Ｌ”レベルとなるので、ＥＸＯＲ回路７５の出力信号である判断信号ａ＝“Ｌ”レベルとなり、ＡＮＤ回路３４の出力信号であるスリーステート出力バッファ回路３５の制御信号ＯＥ’は、“Ｌ”レベルのディスエーブル状態で維持され、出力端子ＯＵＴは、ハイインピーダンス状態が維持される。
そして、非反転入力端子Ａに入力された信号が非反転出力端子Ｙに伝搬される時刻ｔ３において、非反転出力端子Ｙは“Ｈ”レベルとなる。
そして、非反転入力端子Ａに入力された信号が非反転出力端子Ｙに伝搬される時刻ｔ３において、非反転出力端子Ｙは“Ｈ”レベルとなる。
【0077】
この結果、ＥＸＯＲ回路７５の入力は、一方が“Ｌ”レベル、他方が“Ｈ”レベルとなるので、ＥＸＯＲ回路７５の出力信号である判断信号ａ＝“Ｈ”レベルとなり、ＡＮＤ回路３４の出力信号であるスリーステート出力バッファ回路３５の制御信号ＯＥ’は、“Ｈ”レベルのイネーブル状態となり、出力端子ＯＵＴから“Ｈ”レベルの信号が出力される。
【0078】
以上の説明のように、本第４実施形態によれば、出力制御信号としてのアウトプットイネーブル信号ＯＥによりハイインピーダンス出力状態をが解除しようとしても、伝搬遅延により非反転出力端子Ｙ及び非反転出力端子Ｙが同一レベルである期間においては、スリーステート出力バッファのハイインピーダンス状態を維持するので、誤出力を確実に防止することができる。
【0079】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
例えば、以上の各実施形態においては、スリーステート出力バッファ回路３５が非反転出力端子Ｙの出力信号である電圧変換非反転出力信号を出力端子ＯＵＴから出力する場合を例として説明したが、スリーステート出力バッファ回路３５の入力端子に反転出力端子／Ｙを接続して、反転出力端子／Ｙの出力信号である電圧変換反転出力信号を出力端子ＯＵＴから出力する構成とすることも可能である。
例えば、以上の各実施形態においては、スリーステート出力バッファ回路３５が非反転出力端子Ｙの出力信号である電圧変換非反転出力信号を出力端子ＯＵＴから出力する場合を例として説明したが、スリーステート出力バッファ回路３５の入力端子に反転出力端子／Ｙを接続して、反転出力端子／Ｙの出力信号である電圧変換反転出力信号を出力端子ＯＵＴから出力する構成とすることも可能である。
【符号の説明】
【0080】
１０ バスバッファ回路
１１ 入力バッファ回路
１２、１２Ａ、１２Ｂ、１２Ｃ 出力バッファ回路
２１ 第１インバータ
２２ 第２インバータ
３１ 電圧変換回路
３２、３２Ａ 出力維持回路（出力維持部）
３３ ＮＡＮＤ回路（判断部）
３４ ＡＮＤ回路（出力制御部）
３５ スリーステート出力バッファ回路
４１、４２ ＮチャネルＭＯＳトランジスタ
４３、４４ ＰチャネルＭＯＳトランジスタ
５１、５２ ＰチャネルＭＯＳトランジスタ（出力制御部）
６１ ＥＸＯＲ回路（判断部）
６５ ＯＲ回路（判断部）
７１、７２ ＮチャネルＭＯＳトランジスタ（出力制御部）
７５ ＥＸＯＲ回路
Ａ 非反転入力端子
ＩＮ 非反転入力信号
／ＩＮ 反転入力信号
ＯＥ アウトプットイネーブル信号
／ＯＥ 反転アウトプットイネーブル信号
ＯＥ’ 制御信号
ＯＵＴ 出力端子
ＶＯＵＴ 電圧変換非反転信号
／ＶＯＵＴ 電圧変換非反転出力信号
Ｙ 非反転出力端子
／Ｙ 反転出力端子
ａ 判断信号
１１ 入力バッファ回路
１２、１２Ａ、１２Ｂ、１２Ｃ 出力バッファ回路
２１ 第１インバータ
２２ 第２インバータ
３１ 電圧変換回路
３２、３２Ａ 出力維持回路（出力維持部）
３３ ＮＡＮＤ回路（判断部）
３４ ＡＮＤ回路（出力制御部）
３５ スリーステート出力バッファ回路
４１、４２ ＮチャネルＭＯＳトランジスタ
４３、４４ ＰチャネルＭＯＳトランジスタ
５１、５２ ＰチャネルＭＯＳトランジスタ（出力制御部）
６１ ＥＸＯＲ回路（判断部）
６５ ＯＲ回路（判断部）
７１、７２ ＮチャネルＭＯＳトランジスタ（出力制御部）
７５ ＥＸＯＲ回路
Ａ 非反転入力端子
ＩＮ 非反転入力信号
／ＩＮ 反転入力信号
ＯＥ アウトプットイネーブル信号
／ＯＥ 反転アウトプットイネーブル信号
ＯＥ’ 制御信号
ＯＵＴ 出力端子
ＶＯＵＴ 電圧変換非反転信号
／ＶＯＵＴ 電圧変換非反転出力信号
Ｙ 非反転出力端子
／Ｙ 反転出力端子
ａ 判断信号
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】