特許 7516605 積層セラミック電子部品の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-07-05

(45)【発行日】2024-07-16

(54)【発明の名称】積層セラミック電子部品の製造方法

(51)【国際特許分類】

   H01G 4/30 20060101AFI20240708BHJP

【ＦＩ】

H01G4/30 311Z

H01G4/30 201M

H01G4/30 201N

H01G4/30 512

H01G4/30 201L

H01G4/30 515

H01G4/30 517

【請求項の数】 3

(21)【出願番号】P 2023066400

(22)【出願日】2023-04-14

(62)【分割の表示】P 2022017245の分割

【原出願日】2018-05-25

(65)【公開番号】P2023085559

(43)【公開日】2023-06-20

【審査請求日】2023-04-14

(73)【特許権者】

【識別番号】000204284

【氏名又は名称】太陽誘電株式会社

(74)【代理人】

【識別番号】110004370

【氏名又は名称】弁理士法人片山特許事務所

(72)【発明者】

【氏名】加藤 洋一

【審査官】清水 稔

(56)【参考文献】

【文献】特開２０１２－２０９５３９（ＪＰ，Ａ）

【文献】特開２０１２－０５４４１１（ＪＰ，Ａ）

【文献】国際公開第２０１８／１５９８３８（ＷＯ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｇ ４／３０

(57)【特許請求の範囲】

【請求項1】

第１セラミックシート、第２セラミックシートおよび第３セラミックシートを用意する工程と、
前記第１セラミックシートおよび前記第２セラミックシート上に内部電極パターンを形成する工程と、
前記内部電極パターンを形成した前記第１セラミックシートおよび前記第２セラミックシートを積層する工程と、
積層した前記第１セラミックシートおよび前記第２セラミックシートの上下面に前記第３セラミックシートを積層して積層体を得る工程と、
前記積層体を個片化する工程と、
前記積層体の前記第１セラミックシートの側面および前記第２セラミックシートの側面にはセラミックペーストを塗布せず、前記第３セラミックシートの側面にセラミックペーストを塗布する工程と、
前記積層体の側面にサイドマージンを形成する工程と、
前記積層体を焼成して素体を得る工程と、
前記素体に外部電極を形成する工程と、を含む積層セラミック電子部品の製造方法。

【請求項2】

前記第３セラミックシートの側面に塗布する前記セラミックペーストは、酸化チタンを含む請求項１に記載の積層セラミック電子部品の製造方法。

【請求項3】

前記外部電極を形成する工程は、前記積層体に未焼成の外部電極を形成した後、前記積層体を焼成して前記素体を得る工程において前記積層体と同時に焼成する請求項１に記載の積層セラミック電子部品の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、積層セラミック電子部品の製造方法に関する。

【背景技術】

【0002】

近年、電子機器の小型化及び高性能化に伴い、電子機器に用いられる積層セラミックコンデンサに対する小型化及び大容量化の要望がますます強くなってきている。この要望に応えるために、セラミック素体における内部電極の周囲のマージン部の厚みをより薄く形成し、内部電極の交差面積及び積層数を増やす試みがなされている。
例えば、特許文献１には、サイドマージン部の平均厚さが１８μｍ以下で形成された積層セラミックキャパシタが記載されている。

【先行技術文献】

【特許文献】

【0003】

【文献】特開２０１４－２０４１１４号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

一方で、積層セラミック電子部品のマージン部の厚みが薄くなるに従い、外力に対する機械的な強度が低下し、信頼性を十分に確保できないという問題があった。

【0005】

以上のような事情に鑑み、本発明の目的は、小型でかつ信頼性の高い積層セラミック電子部品の製造方法を提供することにある。

【課題を解決するための手段】

【0006】

上記目的を達成するため、本発明の一形態に係る積層セラミック電子部品は、容量形成部と、周縁部と、を具備する。
上記容量形成部は、第１方向にセラミック層を介して積層された複数の内部電極を有する。
上記周縁部は、カバー部と、サイドマージン部と、粒成長領域と、を有し、上記容量形成部の周囲に設けられ絶縁性セラミックスにより形成される。
上記カバー部は、上記容量形成部の上記第１方向外方に設けられる。
上記サイドマージン部は、上記容量形成部の上記第１方向に直交する第２方向外方に設けられる。
上記粒成長領域は、上記カバー部と上記サイドマージン部との境界部に形成され、上記サイドマージン部の中央部よりも上記絶縁性セラミックスの結晶粒の平均粒径が大きい。

【0007】

上記積層セラミック電子部品は、上記カバー部と上記サイドマージン部との境界部にセラミックス結晶粒の平均粒径が大きい粒成長領域を有するため、当該領域において、クラックの起点となり得る結晶粒界を少なくすることができる。これにより、上記積層セラミック電子部品に外力が付加された場合に、上記カバー部と上記サイドマージン部との境界部におけるクラックの発生及び進行を抑制することができる。したがって、上記周縁部を薄く構成する場合にも、上記積層セラミック電子部品における外力に対する機械的強度を高めることができ、小型でかつ信頼性の高い積層セラミック電子部品を提供することができる。

【0008】

具体的には、上記粒成長領域の上記絶縁性セラミックスの結晶粒の平均粒径は３００ｎｍ以上であってもよい。
これにより、上記積層セラミック電子部品において、外力に対する機械的強度を十分に高めることができる。

【0009】

上記周縁部は非常に薄く構成されてもよく、例えば、上記サイドマージン部の上記第２方向における厚み寸法は、２０μｍ以下であってもよい。
また、上記カバー部の上記第１方向における厚み寸法は、２０μｍ以下であってもよい。
このように周縁部を薄くした場合にも、外力に対する機械的強度を十分に確保することができる。

【0010】

さらに、上記粒成長領域は、上記カバー部の中央部よりも上記絶縁性セラミックスの結晶粒の平均粒径が大きくてもよい。
これにより、上記積層セラミック電子部品における外力に対する機械的強度をさらに高めることができる。

【0011】

上記複数の内部電極は、上記第１方向と直交する第２方向の端部の位置が上記第２方向に０．５μｍの範囲内に相互に揃っていてもよい。
これにより、上記積層セラミック電子部品内における複数の内部電極の交差面積を大きくすることができ、小型でありつつ、高性能の積層セラミック電子部品を提供することができる。

【発明の効果】

【0012】

以上のように、本発明によれば、小型でかつ信頼性の高い積層セラミック電子部品を提供することができる。

【図面の簡単な説明】

【0013】

【図1】本発明の第１実施形態に係る積層セラミックコンデンサの斜視図である。

【図2】上記積層セラミックコンデンサの図１のＡ－Ａ’線に沿った断面図である。

【図3】上記積層セラミックコンデンサの図１のＢ－Ｂ’線に沿った断面図である。

【図4】上記積層セラミックコンデンサの図３の領域IVを示す拡大図である。

【図5】上記積層セラミックコンデンサの製造方法を示すフローチャートである。

【図6】上記積層セラミックコンデンサの製造過程を示す斜視図である。

【図7】上記積層セラミックコンデンサの製造過程を示す斜視図である。

【図8】上記積層セラミックコンデンサの製造過程を示す断面図である。

【図9】上記積層セラミックコンデンサの製造過程を示す断面図である。

【図10】上記積層セラミックコンデンサの製造過程を示す断面図である。

【図11】本発明の第２実施形態に係る積層セラミックコンデンサの断面図である。

【図12】上記積層セラミックコンデンサの図１１の領域XIIを示す拡大図である。

【図13】上記積層セラミックコンデンサの製造過程を示す斜視図である。

【発明を実施するための形態】

【0014】

以下、図面を参照しながら、本発明の実施形態を説明する。
図面には、適宜相互に直交するＸ軸、Ｙ軸、及びＺ軸が示されている。Ｘ軸、Ｙ軸、及びＺ軸は全図において共通である。

【0015】

＜第１実施形態＞
［積層セラミックコンデンサ１０の基本構成］
図１～３は、本発明の第１実施形態に係る積層セラミックコンデンサ１０を示す図である。図１は、積層セラミックコンデンサ１０の斜視図である。図２は、積層セラミックコンデンサ１０の図１のＡ－Ａ’線に沿った断面図である。図３は、積層セラミックコンデンサ１０の図１のＢ－Ｂ’線に沿った断面図である。

【0016】

積層セラミックコンデンサ１０は、セラミック素体１１と、第１外部電極１４と、第２外部電極１５と、を備える。

【0017】

セラミック素体１１は、例えば、Ｘ軸方向を向いた２つの端面１１ａと、端面１１ａと接続された周面１１ｅと、を有する。周面１１ｅは、Ｙ軸方向を向いた２つの側面１１ｂと、Ｚ軸方向を向いた２つの主面１１ｃと、側面１１ｂ及び主面１１ｃを接続する湾曲面１１ｄと、を含む。端面１１ａ，側面１１ｂ及び主面１１ｃは、いずれも略平坦な面で構成されている。端面１１ａと周面１１ｅとを接続する稜部は、湾曲面１１ｄと同様に曲面で構成されていてもよい。なお、セラミック素体１１は、図１～３に示すような直方体形状に限定されない。

【0018】

外部電極１４，１５は、端面１１ａに設けられ、セラミック素体１１を挟んでＸ軸方向に相互に対向している。外部電極１４，１５は、それぞれ、セラミック素体１１の端面１１ａから周面１１ｅまで延出している。これにより、外部電極１４，１５では、Ｘ－Ｚ平面に平行な断面、及びＸ－Ｙ平面に平行な断面がいずれもＵ字状となっている。

【0019】

セラミック素体１１は、容量形成部１６と、容量形成部１６の周囲に設けられた周縁部１７と、を有する。

【0020】

容量形成部１６は、複数のセラミック層１８（図２参照）を介してＺ軸方向に交互に積層された内部電極１２，１３を有し、略直方体状の積層体として構成される。容量形成部１６の最外層の内部電極１２，１３のＹ軸方向及びＺ軸方向の端部を、端部１６ｄとする。

【0021】

内部電極１２，１３は、Ｘ－Ｙ平面に沿って延び、容量形成部１６のＹ軸方向の全幅にわたって形成される。内部電極１２，１３のＹ軸方向の端部の位置は、例えば、Ｙ軸方向に０．５μｍの範囲内に相互に揃っている。内部電極１２，１３は、電気の良導体により形成されている。内部電極１２，１３を形成する電気の良導体としては、典型的にはニッケル（Ｎｉ）が挙げられ、この他にも銅（Ｃｕ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、銀（Ａｇ）、金（Ａｕ）などを主成分とする金属又は合金が挙げられる。

【0022】

第１内部電極１２は、第１外部電極１４に接する端面１１ａまでＸ軸方向に延び、かつ第２外部電極１５からは離間している。第２内部電極１３は、第２外部電極１５に接する端面１１ａまでＸ軸方向に延び、かつ、第１外部電極１４からは離間している。これにより、第１内部電極１２は、第１外部電極１４のみに接続され、第２内部電極１３は、第２外部電極１５のみに接続される。

【0023】

このような構成により、積層セラミックコンデンサ１０では、第１外部電極１４と第２外部電極１５との間に電圧が印加されると、第１内部電極１２と第２内部電極１３との間の複数のセラミック層１８に電圧が加わる。これにより、積層セラミックコンデンサ１０では、第１外部電極１４と第２外部電極１５との間の電圧に応じた電荷が蓄えられる。

【0024】

セラミック層１８は、例えば、高誘電率の誘電体セラミックスで構成される。これにより、各セラミック層１８の容量を大きくすることができる。高誘電率の誘電体セラミックスとしては、例えば、チタン酸バリウム（ＢａＴｉＯ_３）に代表される、バリウム（Ｂａ）及びチタン（Ｔｉ）を含むペロブスカイト構造の材料が挙げられる。

【0025】

なお、セラミック層１８は、チタン酸ストロンチウム（ＳｒＴｉＯ_３）系、チタン酸カルシウム（ＣａＴｉＯ_３）系、チタン酸マグネシウム（ＭｇＴｉＯ_３）系、ジルコン酸カルシウム（ＣａＺｒＯ_３）系、チタン酸ジルコン酸カルシウム（Ｃａ（Ｚｒ，Ｔｉ）Ｏ_３）系、ジルコン酸バリウム（ＢａＺｒＯ_３）系、酸化チタン（ＴｉＯ_２）系などで構成してもよい。

【0026】

［周縁部１７の詳細な構成］
図４は、図３の領域ＩＶの拡大図であり、カバー部１９とサイドマージン部２０の境界部付近を拡大して示す断面図である。

【0027】

周縁部１７は、容量形成部１６を保護し、内部電極１２，１３の絶縁性を確保する機能を有する。周縁部１７は、セラミック焼結体として構成され、絶縁性セラミックスの複数の結晶粒１７ｒを含む。周縁部１７は、セラミック層１８と異なる絶縁性セラミックスで形成されてもよいが、セラミック素体１１における内部応力を抑制する観点から、好ましくはセラミック層１８と同様の誘電体セラミックスで形成される。

【0028】

周縁部１７は、カバー部１９と、サイドマージン部２０と、粒成長領域Ｒと、を有する。周縁部１７の表面は、セラミック素体１１の周面１１ｅを構成する。

【0029】

カバー部１９は、容量形成部１６のＺ軸方向外方に設けられ、容量形成部１６の最外層をＺ軸方向から覆う。図４に示すように、カバー部１９のＺ軸方向に沿った厚み寸法Ｄ１は、例えば２０μｍ以下であり、好ましくは１０μｍ以上２０μｍ以下である。厚み寸法Ｄ１は、主面１１ｃのＸ軸方向及びＹ軸方向における中央部から容量形成部１６までのＺ軸方向に沿った寸法とする。

【0030】

サイドマージン部２０は、容量形成部１６のＹ軸方向外方に設けられ、本実施形態において、容量形成部１６及びカバー部１９をＹ軸方向から覆う。図４に示すように、サイドマージン部２０のＹ軸方向に沿った厚み寸法Ｄ２は、例えば２０μｍ以下であり、好ましくは１０μｍ以上２０μｍ以下である。厚み寸法Ｄ２は、側面１１ｂのＸ軸方向及びＺ軸方向における中央部から容量形成部１６までのＹ軸方向に沿った寸法とする。

【0031】

粒成長領域Ｒは、カバー部１９のＹ軸方向中央部よりも絶縁性セラミックスの結晶粒１７ｒの平均結晶粒径が大きい領域である。粒成長領域Ｒの平均結晶粒径は、好ましくは３００ｎｍ以上であり、より好ましくは５００ｎｍ以上である。また、粒成長領域Ｒの平均結晶粒径は、カバー部１９の中央部の平均結晶粒径に対して、例えば５０％以上大きく形成される。カバー部１９の中央部とは、カバー部１９のＸ軸方向、Ｙ軸方向及びＺ軸方向における中央部をいう。カバー部１９の中央部の平均結晶粒径は特に限定されないが、例えば１００ｎｍ～３００ｎｍである。

【0032】

さらに、粒成長領域Ｒは、サイドマージン部２０の中央部よりもセラミック結晶粒１７ｒの平均結晶粒径が大きくてもよい。サイドマージン部２０の中央部とは、サイドマージン部２０の、Ｘ軸方向、Ｙ軸方向及びＺ軸方向における中央部をいう。

【0033】

平均結晶粒径は、以下のように算出される。まず、走査型電子顕微鏡又は透過型電子顕微鏡を用いて粒成長領域Ｒの断面を撮像する。このとき、１つの画像に１０００～３０００個程度の結晶粒１７ｒが撮像できるように倍率を調整して撮像し、複数の画像を用いて合計で１００００個以上の結晶粒１７ｒの結晶粒径を計測する。結晶粒径は、結晶粒の断面積を計測し、同じ断面積をもつ円の直径として算出する。計測された１００００個以上の結晶粒１７ｒの結晶粒径の中央値を、平均結晶粒径とする。

【0034】

粒成長領域Ｒは、例えば、容量形成部１６の端部１６ｄとセラミック素体１１の周面１１ｅとの間に形成される。粒成長領域Ｒは、端部１６ｄと湾曲面１１ｄとの間に形成されてもよい。粒成長領域Ｒは、典型的には端部１６ｄから周面１１ｅに達するように形成されるが、周面１１ｅまで達していなくてもよいし、端部１６ｄから離間していてもよい。

【0035】

粒成長領域Ｒは、Ｘ軸方向から見た場合に、例えば、端部１６ｄから延びるＺ軸方向に平行な直線Ｌｚと０度以上４５度以下の鋭角αをなす直線Ｌａに沿って延びる。直線Ｌａは、直線Ｌｚからカバー部１９側に鋭角αをなす直線でもよいし、直線Ｌｚからサイドマージン部２０側に鋭角αをなす直線でもよい。

【0036】

粒成長領域ＲのＸ軸方向から見た断面形状は、略同一の幅で延びる帯状に限定されず、端部１６ｄと周面１１ｅとの間の中間部分でカバー部１９側及びサイドマージン部２０側に広がっていてもよい。あるいは、周面１１ｅ側及び端部１６ｄ側の少なくとも一方に向かって膨出した形状でもよい。

【0037】

ここで、セラミック結晶粒１７ｒ間の結晶粒界は、結晶粒１７ｒ内よりも機械的な強度が低い。つまり、積層セラミックコンデンサ１０が外力を受けた場合、結晶粒界がクラックの起点となりやすく、クラックが発生した場合、結晶粒界に沿ってクラックが進行しやすい。

【0038】

粒成長領域Ｒでは、結晶粒１７ｒが大きいため、クラックの起点となりうる結晶粒界も少なく、クラックの発生及び進行を抑制することができる。

【0039】

さらに、粒成長領域Ｒ及びその近傍には、湾曲面１１ｄが存在する。湾曲面１１ｄには外力が付加されやすく、特にクラックが発生しやすい。本実施形態では、湾曲面１１ｄ及びその近傍に粒成長領域Ｒを設けることで、クラックの発生を効果的に防止することができる。

【0040】

カバー部１９及びサイドマージン部２０の少なくとも一方が２０μｍ以下と非常に薄く構成された場合、クラックが容量形成部１６まで容易に到達する。クラックが容量形成部１６に到達した場合、積層セラミックコンデンサ１０の絶縁性や耐環境性を低下させ、ショートを引き起こすこともある。粒成長領域Ｒを周縁部１７に設けることにより、周縁部１７が薄い場合でも、クラックが容量形成部１６まで到達することを防止することができる。したがって、積層セラミックコンデンサ１０の小型化と信頼性の向上とを両立させることができる。

【0041】

また、周縁部１７において、容量形成部１６の端部１６ｄ近傍の厚みは特に薄くなりやすい。そこで、湾曲面１１ｄが、端部１６ｄよりもＹ軸方向内方まで延出し主面１１ｃからＺ軸方向に盛り上がって形成された延出部１１ｆを含んでいてもよい。これにより、容量形成部１６の端部１６ｄ近傍における周縁部１７の厚みを十分に確保でき、積層セラミックコンデンサ１０の絶縁性及び耐環境性を確保することができる。

【0042】

湾曲面１１ｄが延出部１１ｆを含む場合、粒成長領域Ｒは、湾曲面１１ｄの延出部１１ｆに達するように形成されてもよい。これにより、端部１６ｄ近傍におけるクラックの発生及び進行を抑制し、積層セラミックコンデンサ１０の絶縁性及び耐環境性を向上させることができる。

【0043】

以上より、本実施形態によれば、小型で、かつ絶縁性及び耐環境性の高い積層セラミックコンデンサ１０を提供することができる。すなわち、積層セラミックコンデンサ１０の信頼性を高めるとともに、寿命を向上させることができる。

【0044】

［積層セラミックコンデンサ１０の製造方法］
図５は、積層セラミックコンデンサ１０の製造方法を示すフローチャートである。図６～１０は積層セラミックコンデンサ１０の製造過程を模式的に示す図である。以下、積層セラミックコンデンサ１０の製造方法について、図５に沿って、図６～１０を適宜参照しながら説明する。

【0045】

（ステップＳ０１：積層チップ作製）
ステップＳ０１では、容量形成部１６を形成するための第１セラミックシート１０１及び第２セラミックシート１０２と、カバー部１９を形成するための第３セラミックシート１０３と、を準備し、これらを図６に示すように積層して切断し、図７に示す未焼成の積層チップ２１を作製する。

【0046】

セラミックシート１０１，１０２，１０３は、誘電体セラミックスを主成分とする未焼成の誘電体グリーンシートであり、複数の積層チップ２１を作製するための大判のシートである。第１セラミックシート１０１には、未焼成の第１内部電極１２が形成される。第２セラミックシート１０２には未焼成の第２内部電極１３が形成される。第３セラミックシート１０３には内部電極が形成されていない。

【0047】

ステップＳ０１では、第１セラミックシート１０１及び第２セラミックシート１０２が交互に積層され、かつセラミックシート１０１，１０２の積層体のＺ軸方向上下面に第３セラミックシート１０３が積層される。第３セラミックシート１０３の枚数は、図６で示す例に限定されず、例えば、焼成後のカバー部１９のＺ軸方向に沿った厚み寸法が２０μｍ以下となるように調整することができる。

【0048】

続いて、積層された各セラミックシート１０１，１０２，１０３が圧着され、圧着されたシートを切断して個片化する。これにより、図７に示すように、未焼成の容量形成部１６及びカバー部１９を備えた積層チップ２１が得られる。

【0049】

（ステップＳ０２：サイドマージン部形成）
ステップＳ０２では、ステップＳ０１で作製された積層チップ２１の側面Ｓに未焼成のサイドマージン部２０を設けることにより、未焼成のセラミック素体１１を作製する。以下、ステップＳ０２において、積層チップ２１の側面Ｓに未焼成のサイドマージン部２０を設ける方法の一例について説明する。

【0050】

まず、図８に示すように、平板状のベース部材Ｅの上にセラミックシート２０ｓを配置し、テープＴで一方の側面Ｓを保持した積層チップ２１の他方の側面Ｓをセラミックシート２０ｓに対向させる。ベース部材Ｅは、例えば、シリコーン系エラストマーなどのヤング率が低く柔らかい材料で形成される。

【0051】

セラミックシート２０ｓに対向するカバー部１９の側面には、酸化チタン（ＴｉＯ_２）を含有したペーストＰが塗布されている。酸化チタン含有ペーストＰは、セラミックシート２０ｓと積層チップ２１との接着性を高めるとともに、後述するように、粒成長領域Ｒの形成を促す。

【0052】

セラミックシート２０ｓは、未焼成のサイドマージン部２０を形成するための大判の誘電体グリーンシートとして構成される。セラミックシート２０ｓは、例えば、ロールコーターやドクターブレードなどを用いることにより、均一な厚さの平坦なシートとして成形することができる。セラミックシート２０ｓの厚み寸法は、例えば、焼成後のサイドマージン部２０の厚み寸法が２０μｍ以下になるように調整される。

【0053】

次に、図９に示すように、積層チップ２１の側面Ｓでセラミックシート２０ｓを押圧する。積層チップ２１は、セラミックシート２０ｓとともにベース部材Ｅに局所的に深く沈み込む。これにより、セラミックシート２０ｓの積層チップ２１とともに沈み込んだ部分がサイドマージン部２０として切り離され、未焼成の容量形成部１６及び未焼成の周縁部１７（カバー部１９及びサイドマージン部２０）を備えた未焼成のセラミック素体１１が作製される。

【0054】

また、ベース部材Ｅとして柔らかい材料を用いることにより、積層チップ２１がセラミックシート２０ｓに深く沈み込み、ベース部材Ｅから押圧力を受けてサイドマージン部２０の端部の角が潰れる。これにより、サイドマージン部２０の端部が丸みを帯び、湾曲面１１ｄが形成される。また、湾曲面１１ｄの端部は、セラミックシート２０ｓから切り離される際に、積層チップ２１に沿って引き延ばされ、延出部１１ｆが形成される。

【0055】

（ステップＳ０３：焼成）
ステップＳ０３では、ステップＳ０２で得られた未焼成のセラミック素体１１を焼成することにより、図１～３に示す積層セラミックコンデンサ１０のセラミック素体１１を作製する。

【0056】

ステップＳ０３における焼成温度は、セラミック素体１１の焼結温度に基づいて決定することができる。例えば、チタン酸バリウム（ＢａＴｉＯ_３）系材料を用いる場合には、焼成温度は１０００～１３００℃程度とすることができる。また、焼成は、例えば、還元雰囲気下、又は低酸素分圧雰囲気下において行うことができる。

【0057】

焼成により、セラミック素体１１ではセラミック結晶粒の粒成長が進むとともに緻密化する。カバー部１９とサイドマージン部２０の境界部付近では、塗布された酸化チタン含有ペーストＰに含まれるチタン（Ｔｉ）及び酸素（Ｏ_２）が拡散する。これにより、セラミック結晶粒がこれらの原子を取り込んで特に粒成長が促され、当該境界部に粒成長領域Ｒが形成される。

【0058】

粒成長領域Ｒの形成方法は酸化チタン含有ペーストＰの塗布に限定されない。例えばカバー部１９とサイドマージン部２０の焼成時の収縮挙動を制御し、これらの境界部に内部応力を付加すること等によって粒成長を促すこともできる。

【0059】

（ステップＳ０４：外部電極形成）
ステップＳ０４では、ステップＳ０３で得られたセラミック素体１１のＸ軸方向両端部に外部電極１４，１５を形成することにより、図１～３に示す積層セラミックコンデンサ１０を作製する。ステップＳ０４における外部電極１４，１５の形成方法は、公知の方法から任意に選択可能である。

【0060】

なお、外部電極１４，１５は、未焼成のセラミック素体１１と同時焼成してもよい。すなわち、ステップＳ０２の後に未焼成のセラミック素体１１のＸ軸方向両端部に未焼成の外部電極を形成し、ステップＳ０３で未焼成のセラミック素体１１と同時に焼成することで外部電極１４，１５を形成することも可能である。

【0061】

以上により、積層セラミックコンデンサ１０が完成する。この製造方法では、内部電極１２，１３が露出した積層チップ２１の側面Ｓにサイドマージン部２０が後付けされるため、セラミック素体１１における複数の内部電極１２，１３の端部のＹ軸方向の位置が、０．５μｍ以内のばらつきでＺ軸方向に沿って揃う。

【0062】

積層セラミックコンデンサ１０が実際に高い機械的強度を有することを確認するため、実施例及び比較例として以下の２種類のサンプルを作製した。

【0063】

まず、実施例として、上記製造方法に基づいて粒成長領域が形成された積層セラミックコンデンサのサンプルを作製した。このサンプルは、焼成後のセラミック素体のＸ軸方向の寸法が１ｍｍ、Ｙ軸方向及びＺ軸方向の寸法が０．５ｍｍ、カバー部の厚み寸法Ｄ１は２０μｍ、サイドマージン部の厚み寸法Ｄ２は２０μｍとなるように設計された。また、粒成長領域の平均結晶粒径は５００ｎｍ、カバー部１９の中央部の平均結晶粒径は２００ｎｍであった。

【0064】

比較例として、実施例に係る積層セラミックコンデンサのサンプルと同一のサイズ及び基本構成を有し、かつ、粒成長領域を有さないサンプルを作製した。

【0065】

上記実施例及び比較例のサンプルをそれぞれ１０００個ずつ用いて落下試験を行い、境界部におけるクラックの発生率を算出した。落下試験は、０．５ｍの高さから、サンプルを１個ずつ落下させることにより行った。クラックの発生は、目視にて確認した。

【0066】

この結果、実施例のサンプルでは、１０００個中クラックが発生したサンプルが０個であったのに対し、比較例のサンプルでは、１０００個中３個のサンプルでクラックが発生していた。これにより、カバー部とサイドマージン部の境界部に粒成長領域を形成することによって、積層セラミックコンデンサの機械的強度が高まり、信頼性が向上することが確認された。

【0067】

＜第２実施形態＞
以上の第１実施形態では、サイドマージン部２０がカバー部１９と容量形成部１６とをＹ軸方向から覆う構成について説明したが、この構成に限定されない。なお、以下の説明において、第１実施形態と同様の構成については同一の符号を付し、説明を省略する。

【0068】

図１１及び１２は、第２実施形態に係る積層セラミックコンデンサ３０を示す図である。図１１は、図３と同様の位置で切断した断面図である。図１２は、図１１の領域XIIの拡大図であり、図４と同様の位置の拡大断面図である。

【0069】

積層セラミックコンデンサ３０は、容量形成部１６と、カバー部３９及びサイドマージン部４０を有する周縁部３７と、を備え、カバー部３９が、容量形成部１６とサイドマージン部４０とをＺ軸方向から覆っている。

【0070】

図１２に示す例では、カバー部３９及びサイドマージン部４０の境界部に形成された粒成長領域Ｒが、端部１６ｄからＹ軸方向に平行な直線Ｌｙと４５度以下の鋭角βをなす直線Ｌｂに沿って延びている。直線Ｌｂは、直線Ｌｙよりもサイドマージン部４０側に延びる直線でもよいし、直線Ｌｙよりもカバー部３９側に延びる直線でもよい。粒成長領域Ｒの断面形状については第１実施形態で説明したような種々の形状を採り得る。

【0071】

図１３は、積層セラミックコンデンサ３０の製造過程を示す図であり、未焼成のセラミック素体３１の積層構造を示す斜視図である。
同図に示すように、Ｙ軸方向両端部にサイドマージン部Ｍを有するように内部電極１２，１３がパターンニングされたセラミックシート３０１，３０２を積層し、この積層体３０４のＺ軸方向上下面にカバー部３９を形成するセラミックシート３０３が積層される。これにより、未焼成のセラミック素体３１が作製される。この場合も、実際は大判のシートとして構成された積層シートが形成され、１個のセラミック素体３１に対応する積層体ごとに個片化される。

【0072】

本実施形態では、例えば、セラミックシート３０１，３０２の積層体３０４における最外層のセラミックシート３０１，３０２のサイドマージン部Ｍに、酸化チタン含有ペーストを塗布する。これにより、焼成工程において、第１実施形態と同様に、サイドマージン部４０とカバー部３９との境界部のセラミック結晶粒の粒成長が促され、粒成長領域Ｒが形成される。

【0073】

以上、本発明の各実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。

【0074】

例えば、上記実施形態では積層セラミック電子部品の一例として積層セラミックコンデンサ１０について説明したが、本発明は積層セラミック電子部品全般に適用可能である。このような積層セラミック電子部品としては、例えば、チップバリスタ、チップサーミスタ、積層インダクタなどが挙げられる。

【符号の説明】

【0075】

１０，３０…積層セラミックコンデンサ（積層セラミック電子部品）
１１，３１…セラミック素体
１２，１３…内部電極
１６…容量形成部
１７，３７…周縁部
１８…セラミック層
１９，３９…カバー部
２０，４０…サイドマージン部
Ｒ…粒成長領域

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】