特許 7516709 積層セラミック電子部品

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-07-08

(45)【発行日】2024-07-17

(54)【発明の名称】積層セラミック電子部品

(51)【国際特許分類】

   H01G 4/30 20060101AFI20240709BHJP

   H01G 4/232 20060101ALI20240709BHJP

【ＦＩ】

H01G4/30 201F

H01G4/232 B

H01G4/30 201G

H01G4/30 513

H01G4/30 516

【請求項の数】 11

(21)【出願番号】P 2020113513

(22)【出願日】2020-06-30

(65)【公開番号】P2021048388

(43)【公開日】2021-03-25

【審査請求日】2023-03-03

(31)【優先権主張番号】10-2019-0115392

(32)【優先日】2019-09-19

(33)【優先権主張国・地域又は機関】KR

(73)【特許権者】

【識別番号】594023722

【氏名又は名称】サムソン エレクトロ－メカニックス カンパニーリミテッド．

(74)【代理人】

【識別番号】110000877

【氏名又は名称】弁理士法人ＲＹＵＫＡ国際特許事務所

(72)【発明者】

【氏名】カン、ジョン モ

(72)【発明者】

【氏名】ユン、ヒュン ドゥク

(72)【発明者】

【氏名】ジョン、ウン ヒ

【審査官】鈴木 駿平

(56)【参考文献】

【文献】特開２０１５－０２３２７１（ＪＰ，Ａ）

【文献】特開２００４－１８６６０２（ＪＰ，Ａ）

【文献】特開２０１０－２３２３２０（ＪＰ，Ａ）

【文献】特開２０１７－１９１８８０（ＪＰ，Ａ）

【文献】特開２０１７－１１８０８７（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｇ ４／００－４／２２４

Ｈ０１Ｇ ４／２５５－４／４０

Ｈ０１Ｇ １３／００－１３／０６

Ｈ０１Ｃ ７／０２－７／２２

(57)【特許請求の範囲】

【請求項1】

誘電体層、及び前記誘電体層を間に挟んで第３方向に積層されるように配置される第１及び第２内部電極を含み、第１方向に対向する第３面及び第４面、第２方向に対向する第５面及び第６面、前記第３方向に対向する第１面及び第２面を含むセラミック本体と、
前記セラミック本体の前記第３面及び第４面上にそれぞれ配置される第１及び第２外部電極と、を含み、
前記第１及び第２外部電極は、前記セラミック本体に接して配置され、第１導電性金属を有する第１及び第２ベース電極と、前記第１及び第２ベース電極上に配置され、第２導電性金属を有する第１及び第２導電層と、前記第１及び第２導電層を覆うように配置される第１及び第２端子電極と、を含み、
前記第１及び第２導電層の平均表面粗さ（Ｒａ）は１０．０μｍ以上である、積層セラミック電子部品。

【請求項2】

前記第１及び第２ベース電極と、前記第１及び第２導電層とは互いに異なる導電性金属を含む、請求項１に記載の積層セラミック電子部品。

【請求項3】

前記第１及び第２ベース電極は第１導電性金属とガラスとを含む、請求項１または２に記載の積層セラミック電子部品。

【請求項4】

前記第１及び第２ベース電極は銅（Ｃｕ）を含む、請求項１から３のいずれか一項に記載の積層セラミック電子部品。

【請求項5】

前記第１及び第２ベース電極の平均表面粗さ（Ｒａ）は１．０μｍ以上である、請求項１から４のいずれか一項に記載の積層セラミック電子部品。

【請求項6】

前記第２導電性金属の標準還元電位は、前記第１導電性金属の標準還元電位よりも高い、請求項１から５のいずれか一項に記載の積層セラミック電子部品。

【請求項7】

前記第２導電性金属は標準還元電位が０．１Ｖ以上である、請求項１から６のいずれか一項に記載の積層セラミック電子部品。

【請求項8】

前記第１及び第２導電層は前記第２導電性金属の単一組成層である、請求項１から７のいずれか一項に記載の積層セラミック電子部品。

【請求項9】

前記第１及び第２導電層は前記第２導電性金属の還元層である、請求項１から８のいずれか一項に記載の積層セラミック電子部品。

【請求項10】

前記第１及び第２ベース電極と前記第１及び第２導電層との界面に、前記第１導電性金属と前記第２導電性金属とが接する領域、及び前記ガラスと前記第２導電性金属とが接する領域がランダムに配置される、請求項３に記載の積層セラミック電子部品。

【請求項11】

前記第１及び第２導電層は、ナノ粒子（ｎａｎｏｐａｒｔｉｃｌｅ）、ナノワイヤ（ｎａｎｏｗｉｒｅ）、ナノロッド（ｎａｎｏｒｏｄ）、ナノバー（ｎａｎｏｂａｒ）、ナノベルト（ｎａｎｏｂｅｌｔ）、ナノディスク（ｎａｎｏｄｉｓｋ）、ナノチューブ（ｎａｎｏｔｕｂｅ）、及びノテトラポッド（ｎａｎｏｔｅｔｒａｐｏｄ）からなる群より選択される１つ以上の構造体を含む、請求項１から１０のいずれか一項に記載の積層セラミック電子部品。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、積層セラミック電子部品に関するものである。

【背景技術】

【0002】

最近、電子製品の小型化の傾向に伴い、積層セラミック電子部品に対しても小型化及び高容量化が求められている。そして、積層セラミック電子部品の小型化及び高容量化の要求に合わせて積層セラミック電子部品の外部電極も薄層化しつつある。

【0003】

上記外部電極を形成するために、従来では一般に、導電性金属にガラス及びベース樹脂や有機溶剤などを混合して外部電極ペーストを製造し、セラミック本体の両端面に上記外部電極ペーストを塗布した後、上記セラミック本体を焼成して上記外部電極内の金属を焼結させた。上記外部電極ペーストは、主材料として導電性金属を用いてチップ密閉性及びチップとの電気的連結性を確保し、補助材料としてガラスを用いて上記金属の焼結収縮時の空き領域を満たすとともに、外部電極とチップの結合力を付与する役割を果たす。

【0004】

しかし、上記積層セラミック電子部品が小型化及び高容量化するにつれて、容量を確保するために、内部電極の積層数を増加させ、それに応じて、上下カバー層の厚さを減少させる設計が一般的に適用されている。そのため、外部電極を形成するにあたり、厚さが薄くなり、多層構造の外部電極を適用する場合には外部電極の各層の厚さがさらに薄くなる。

【0005】

かかる多層構造の外部電極を適用した積層セラミック電子部品は、外部からの物理的又は化学的衝撃に弱い構造を有するようになり、機械的強度の低下による製品の品質低下の主な原因となる。

【発明の概要】

【発明が解決しようとする課題】

【0006】

本発明の目的は、外部電極を薄く形成しても、順に積層された多層構造の外部電極間の結合力を向上させて機械的強度を向上させることができ、外部電極間の浮きやデラミネーションなどの不良を防止することができる積層セラミック電子部品を提供することである。

【課題を解決するための手段】

【0007】

本発明の一実施形態は、誘電体層、及び上記誘電体層を間に挟んで第３方向に積層されるように配置される第１及び第２内部電極を含み、第１方向に対向する第３及び第４面、第２方向に対向する第５及び第６面、第３方向に対向する第１及び第２面を含むセラミック本体と、上記セラミック本体の第３面及び第４面上にそれぞれ配置される第１及び第２外部電極と、を含み、上記第１及び第２外部電極は、上記セラミック本体に接して配置され、第１導電性金属を有する第１及び第２ベース電極と、上記第１及び第２ベース電極上に配置され、第２導電性金属を有する第１及び第２導電層と、を含み、上記第１及び第２導電層の平均表面粗さ（Ｒａ）は１０．０μｍ以上である積層セラミック電子部品を提供することができる。

【発明の効果】

【0008】

本発明の一実施形態によると、薄く形成しながらも、外部電極間の結合力を向上させることができる積層セラミック電子部品を提供することができる。

【0009】

本発明の他の実施形態によると、機械的強度を向上させた積層セラミック電子部品を提供することができる。

【0010】

本発明のさらに他の実施形態によると、外部電極間の浮き現象やデラミネーションを防止することができる積層セラミック電子部品を提供することができる。

【0011】

但し、本発明の多様でありながら有意義な利点及び効果は、上述した内容に限定されず、本発明の具体的な実施形態を説明する過程でより容易に理解されることができる。

【図面の簡単な説明】

【0012】

【図1】本発明の一実施形態による積層セラミック電子部品を概略的に示す斜視図である。

【図2】図１のセラミック本体を概略的に示す斜視図である。

【図3】図１のＩ－Ｉ'線に沿った断面図である。

【図4】図１のＡ領域の拡大図である。

【図5】図１のＢ領域の拡大図である。

【発明を実施するための形態】

【0013】

以下、具体的な実施形態及び添付された図面を参照して、本発明の実施形態を説明する。しかし、本発明の実施形態は、いくつかの他の形態に変形することができ、本発明の範囲が以下説明する実施形態に限定されるものではない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために拡大縮小表示（又は強調表示や簡略化表示）がされることがあり、図面上の同一の符号で示される要素は同一の要素である。

【0014】

尚、図面において本発明を明確に説明するために説明と関係ない部分は省略し、複数の層及び領域を明確に表現するために厚さを拡大して示しており、同一の思想の範囲内の機能が同一の構成要素は、同一の参照符号を用いて説明することができる。さらに、明細書全体において、ある構成要素を「含む」というのは、特に反対される記載がない限り、他の構成要素を除外するのではなく、他の構成要素をさらに含むことができることを意味する。

【0015】

図面において、Ｘ方向は、第１方向、Ｌ方向又は長さ方向、Ｙ方向は、第２方向、Ｗ方向又は幅方向、Ｚ方向は、第３方向、Ｔ方向又は厚さ方向と定義することができる。

【0016】

以下、図１～図５を参照して、本発明の一実施形態による積層セラミック電子部品１００について詳細に説明する。

【0017】

図１～図５を参照すると、本発明の一実施形態による積層セラミック電子部品１００は、誘電体層１１１、上記誘電体層１１１を間に挟んで第３方向（Ｚ方向）に積層されるように配置される第１及び第２内部電極１２１、１２２を含み、第１方向（Ｘ方向）に対向する第３及び第４面Ｓ３、Ｓ４、第２方向（Ｙ方向）に対向する第５及び第６面Ｓ５、Ｓ６、第３方向（Ｚ方向）に対向する第１及び第２面Ｓ１、Ｓ２を含むセラミック本体１１０と、上記セラミック本体１１０の第３面Ｓ３及び第４面Ｓ４上にそれぞれ配置される第１及び第２外部電極１３１、１３２と、を含み、上記第１及び第２外部電極１３１、１３２は、上記セラミック本体１１０に接して配置され、第１導電性金属を有する第１及び第２ベース電極１３１ａ、１３２ａと、上記第１及び第２ベース電極１３１ａ、１３２ａ上に配置され、第２導電性金属を有する第１及び第２導電層１３１ｂ、１３２ｂと、を含むことができる。このとき、上記第１及び第２導電層１３１ｂ、１３２ｂの平均表面粗さ（Ｒａ）は１０．０μｍ以上であることができる。

【0018】

本発明において、ある表面の平均表面粗さ（Ｒａ）は、ジゴコーポレーション（Ｚｙｇｏ Ｃｏｒｐｏｒａｔｉｏｎ）社製の７３００ Ｏｐｔｉｃａｌ Ｓｕｒｆａｃｅ Ｐｒｏｆｉｌｅｒのような光学表面プロフィラーを用いて測定するか、又はミツトヨ（ｍｉｔｕｔｏｙｏ）社製の表面粗さ計ＳＶ－３２００などを用いて測定した値であることができる。本発明による積層セラミック電子部品１００の第１及び第２導電層１３１ｂ、１３２ｂの平均表面粗さ（Ｒａ）の上限は、特に制限されるものではないが、例えば、１００μｍ以下であってもよい。第１及び第２導電層１３１ｂ、１３２ｂの平均表面粗さ（Ｒａ）が上記範囲を満たす場合には、後述のように、第１及び第２ベース電極１３１ａ、１３２ａとの接触性を向上させるとともに、第１及び第２端子電極１３１ｃ、１３２ｃとの結合力を向上させることができる。

【0019】

上記セラミック本体１１０の具体的な形状に特に制限はないが、図示のように、セラミック本体１１０は、六面体状又はこれと類似した形状からなることができる。上記セラミック本体１１０は、焼成過程において、上記セラミック本体１１０に含まれているセラミック粉末の収縮により、完全な直線の六面体状ではないが、実質的に六面体状を有することができる。セラミック本体１１０は、厚さ方向（Ｚ方向）に互いに対向する第１及び第２面Ｓ１、Ｓ２、第１及び第２面Ｓ１、Ｓ２に連結され、幅方向（Ｙ方向）に互いに対向する第５及び第６面Ｓ５、Ｓ６、第１及び第２面Ｓ１、Ｓ２に連結され、第５及び第６面Ｓ５、Ｓ６に連結され、且つ長さ方向（Ｘ方向）に互いに対向する第３及び第４面Ｓ３、Ｓ４を有することができる。

【0020】

上記セラミック本体１１０は、誘電体層１１１に第１内部電極１２１が印刷されたセラミックグリーンシートと、誘電体層１１１に第２内部電極１２２が印刷されたセラミックグリーンシートとを厚さ方向（Ｚ方向）に交互に積層して形成することができる。

【0021】

上記セラミック本体１１０には、誘電体層１１１及び内部電極１２１、１２２が第３方向に交互に積層されていることができる。セラミック本体１１０を形成する複数の誘電体層１１１は、焼成された状態であって、隣接する誘電体層１１１間の境界は、走査電子顕微鏡（ＳＥＭ：Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）を利用せずには確認しにくいほど一体化することができる。

【0022】

本発明の一実施形態によると、上記誘電体層１１１を形成する原料は十分な静電容量を得ることができる限り、特に制限されない。例えば、チタン酸バリウム系材料、鉛複合ペロブスカイト系材料又はチタン酸ストロンチウム系材料などを用いることができる。

【0023】

また、上記誘電体層１１１を形成する材料は、チタン酸バリウム（ＢａＴｉＯ_３）などの粉末に、本発明の目的に応じて、様々なセラミック添加剤、有機溶剤、可塑剤、結合剤、分散剤などが添加されることができる。

【0024】

誘電体層１１１は、例えば、チタン酸バリウム（ＢａＴｉＯ_３）などの粉末を含んで形成されたスラリーをキャリアフィルム（ｃａｒｒｉｅｒ ｆｉｌｍ）上に塗布及び乾燥し、複数個のセラミックシートを設けることによって形成することができる。上記セラミックシートは、セラミック粉末、バインダー、溶剤を混合してスラリーを製造し、上記スラリーを、ドクターブレード法を介して数μｍの厚さを有するシート（ｓｈｅｅｔ）状に製作することにより形成することができるが、これに限定されない。

【0025】

本発明の積層セラミック電子部品１００は、複数の内部電極１２１、１２２が誘電体層１１１を間に挟んで互いに対向するように配置されることができる。内部電極１２１、１２２は、誘電体層１１１を間に挟んで互いに対向するように交互に配置される第１及び第２内部電極１２１、１２２を含むことができる。

【0026】

上記第１内部電極１２１は、上記セラミック本体１１０の上記第１方向（Ｘ方向）の一面に露出することができ、上記第１方向（Ｘ方向）の一面に露出する部分が第１外部電極１３１と連結されることができる。上記第２内部電極１２２は、上記セラミック本体１１０の第１方向（Ｘ方向）の他面に露出することができ、上記第１方向（Ｘ方向）の他面に露出する部分が第２外部電極１３２と連結されることができる。第１及び第２内部電極１２１、１２２は、中間に配置された誘電体層１１１によって互いに電気的に分離されることができる。

【0027】

第１及び第２内部電極１２１、１２２を形成する材料は、特に制限されず、例えば、銀（Ａｇ）、パラジウム（Ｐｄ）、金（Ａｕ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、銅（Ｃｕ）、スズ（Ｓｎ）、タングステン（Ｗ）、チタン（Ｔｉ）及びこれらの合金のうちいずれか１つ以上の物質を含む導電性ペーストを用いて形成することができる。上記導電性ペーストの印刷方法は、スクリーン印刷法又はグラビア印刷法などを用いることができるが、本発明がこれに限定されるものではない。

【0028】

本発明による積層セラミック電子部品１００は、セラミック本体１１０の第２方向の両面にマージン部が配置されることができる。上記マージン部は、上記セラミック本体１１０の第１及び第３方向（Ｘ方向及びＺ方向）と垂直な第２方向（Ｙ方向）の両面にそれぞれ配置されることができる。上記マージン部は、物理的又は化学的ストレスによる内部電極の損傷を防止する役割を果たすことができる。

【0029】

マージン部は絶縁材料からなることができ、チタン酸バリウムなどのセラミック材料からなることができる。この場合、マージン部は、誘電体層１１１に含まれるものと同一のセラミック材料を含むか、又は誘電体層１１１と同一の材料からなることができる。

【0030】

上記マージン部を形成する方法は、特に制限されない。例えば、セラミック本体１１０に含まれる誘電体層の面積を内部電極の面積よりも大きく形成し、内部電極のうち外部電極と連結される部分を除いた残りの周囲の部分にマージン領域を形成したり、セラミックを含むスラリーを塗布して形成したり、又は誘電体シートをセラミック本体１１０の第２方向（Ｙ方向）の両面に付着して形成することができる。

【0031】

本発明による積層セラミック電子部品１００はカバー部を含むことができる。上記カバー部は、第１及び第２内部電極１２１、１２２の最外側に配置されることができる。上記カバー部は、セラミック本体１１０の最下部の内部電極の下部、及び最上部の内部電極の上部に配置されることができる。このとき、カバー部は、誘電体層１１１と同一の組成からなることができ、内部電極を含まない誘電体層をセラミック本体１１０の最上部の内部電極の上部、及び最下部の内部電極の下部にそれぞれ少なくとも１つ以上積層して形成することができる。上記カバー部は、基本的に物理的又は化学的ストレスによる内部電極の損傷を防止する役割を果たすことができる。

【0032】

本発明による積層セラミック電子部品１００は、セラミック本体の第１方向（Ｘ方向）の両面に第１外部電極１３１及び第２外部電極１３２が配置されることができる。第１外部電極１３１は、第１内部電極１２１と電気的に連結され、第２外部電極１３２は、第２内部電極１２２と電気的に連結されることができる。

【0033】

上記第１及び第２外部電極１３１、１３２は、上記セラミック本体１１０の第３面Ｓ３及び第４面Ｓ４に配置され、第１導電性金属を含む第１及び第２ベース電極１３１ａ、１３２ａと、第１及び第２ベース電極１３１ａ、１３２ａ上に配置され、第２導電性金属を含む第１及び第２導電層１３１ｂ、１３２ｂと、をそれぞれ含むことができる。このとき、上記第１導電性金属と第２導電性金属は互いに異なる成分であることができる。

【0034】

本発明において、第１導電性金属と第２導電性金属が互いに異なる成分を有するとは、第１導電性金属と第２導電性金属が互いに異なる化合物からなることを意味することができ、第２導電性金属が第１導電性金属と同一の成分を含まないことを意味することができる。一例として、本発明の第１及び第２ベース電極１３１ａ、１３２ａに含まれる第１導電性金属は銅（Ｃｕ）を含むことができ、この場合、第２導電性金属は銅（Ｃｕ）を含まない。

【0035】

本発明の一実施形態において、第１ベース電極１３１ａ及び第２ベース電極１３２ａは、第１導電性金属とガラスを含むことができる。上記第１ベース電極１３１ａ及び第２ベース電極１３２ａに含まれる第１導電性金属は、銅（Ｃｕ）であってもよいが、これに制限されるものではなく、例えば、ニッケル（Ｎｉ）、スズ（Ｓｎ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、金（Ａｕ）、銀（Ａｇ）、タングステン（Ｗ）、チタン（Ｔｉ）、鉛（Ｐｂ）、及びこれらの合金のうち１つ以上の導電性の金属であることができる。

【0036】

また、上記第１ベース電極１３１ａ及び第２ベース電極１３２ａに含まれるガラス成分は、酸化物が混合された組成を有することができる。上記ガラス成分は、例えば、ケイ素酸化物、ホウ素酸化物、アルミニウム酸化物、遷移金属酸化物、アルカリ金属酸化物、及びアルカリ土類金属酸化物からなる群より選択された一つ以上であることができるが、これらに制限されるものではない。上記遷移金属は、亜鉛（Ｚｎ）、チタン（Ｔｉ）、銅（Ｃｕ）、バナジウム（Ｖ）、マンガン（Ｍｎ）、鉄（Ｆｅ）、及びニッケル（Ｎｉ）からなる群より選択され、上記アルカリ金属は、リチウム（Ｌｉ）、ナトリウム（Ｎａ）、カリウム（Ｋ）からなる群より選択され、上記アルカリ土類金属は、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）、及びバリウム（Ｂａ）からなる群より選択された一つ以上であることができる。

【0037】

上記第１ベース電極１３１ａ及び第２ベース電極１３２ａの形成方法は、特に限定されない。例えば、導電性金属とガラスを含む導電性ペーストにセラミック本体をディッピングして形成したり、導電性ペーストをセラミック本体の表面にスクリーン印刷法又はグラビア印刷法などで印刷したり、導電性ペーストをセラミック本体の表面に塗布したり、又は導電性ペーストを乾燥させた乾燥膜をセラミック本体上に転写して形成したりするなど、様々な方法を用いることができ、これらに制限されるものではない。

【0038】

本発明の一例において、上記第１ベース電極１３１ａ及び第２ベース電極１３２ａの平均表面粗さ（Ｒａ）は１．０μｍ以上であることができる。上記第１ベース電極１３１ａ及び第２ベース電極１３２ａの平均表面粗さ（Ｒａ）の上限は、特に制限されるものではないが、例えば、１００μｍ以下であることができる。第１ベース電極１３１ａ及び第２ベース電極１３２ａの平均表面粗さ（Ｒａ）が上記範囲を満たす場合には、第１導電層１３１ｂ及び第２導電層１３２ｂとの接着性を向上させることができる。

【0039】

本発明の一実施形態において、第１導電層１３２ａ及び第２導電層１３２ｂに含まれる第２導電性金属は、第１導電性金属よりも標準還元電位が高くてもよい。本発明において、標準還元電位（Ｓｔａｎｄａｒｄ Ｒｅｄｕｃｔｉｏｎ Ｐｏｔｅｎｔｉａｌ）とは、２５℃、電解質濃度１Ｍ、及び１気圧の条件下で酸化還元反応に関与するすべての化学種の活動度が１であるときの電位を意味することができ、標準水素電極を０．００Ｖにして測定された値を意味することができる。標準還元電位は、互いに異なる物質間の還元／酸化の相対的な傾向を示したものであって、標準還元電位が高いほど還元される傾向が強くなり、標準還元電位が低いほど酸化する傾向が強くなる。これにより、本実施形態の場合、第１導電性金属に比べて第２導電性金属の標準還元電位が高いということは、相対的に第１導電性金属は酸化する傾向が強く、第２導電性金属は還元される傾向が強いことを意味することができる。

【0040】

一例として、本発明による積層セラミック電子部品１００の第２導電性金属は、標準還元電位が０．１Ｖ以上であることができる。上記第２導電性金属は、標準還元電位が、０．１Ｖ以上、０．１５Ｖ以上、０．２０Ｖ以上、０．２５Ｖ以上、又は０．３０Ｖ以上であってもよく、２．８７Ｖ以下又は１．９９Ｖ以下であってもよい。第２導電性金属の標準還元電位が上記範囲を満たすことにより、後述のように、第１及び第２導電層を形成することができ、第１及び第２導電層１３１ｂ、１３２ｂと第１及び第２端子電極１３１ａ、１３２ａの結合力を向上させることができる。

【0041】

第２導電性金属が第１導電性金属よりも高い標準還元電位を有する場合には、第２導電性金属を第１導電性金属上に還元させることができる。例えば、第２導電性金属がイオンの形で溶解している水溶液に、第１ベース電極１３１ａ及び第２ベース電極１３２ａが形成されるセラミック本体１１０を浸漬させると、上記第１ベース電極１３１ａ及び第２ベース電極１３２ａ上に第２導電性金属が還元されて析出される。上記第１ベース電極１３１ａ及び第２ベース電極１３２ａ上に析出された第２導電性金属は、全体的に見ると膜の形を有するようになり、第１導電層１３１ｂ及び第２導電層１３２ｂを形成するようになる。すなわち、上記第１導電層１３１ｂ及び第２導電層１３２ｂは、第２導電性金属の還元層であってもよい。

【0042】

ある物質の水溶液状における酸化還元反応は、固相を有する物質の表面からランダムに行われる。例えば、第１導電性金属よりも標準還元電位が高い第２導電性金属が溶解している水溶液状に第１導電性金属を含む第１ベース電極１３１ａ及び第２ベース電極１３２ａを浸漬させる場合には、上記第１ベース電極１３１ａ及び第２ベース電極１３２ａの第１導電性金属がランダムに酸化し、同時に第２導電性金属はランダムに上記第１ベース電極１３１ａ及び第２ベース電極１３２ａ上に還元される。このとき、上記第１ベース電極１３１ａ及び第２ベース電極１３２ａ上に還元される第１導電層１３１ｂ及び第２導電層１３２ｂは、上記第２導電性金属の単一組成層であってもよい。また、第１ベース電極１３１ａ及び第２ベース電極１３２ａに含まれる第１導電性金属がランダムに酸化することにより、上記第１ベース電極１３１ａ及び第２ベース電極１３２ａの表面は、上述した平均表面粗さ（Ｒａ）を有することができる。

【0043】

本発明の一実施形態によると、第１ベース電極１３１ａ及び第２ベース電極１３２ａが第１導電性金属とガラスを含む場合には、第１導電層１３１ｂ及び第２導電層１３２ｂと上記第１ベース電極１３１ａ及び第２ベース電極１３２ａの界面に、上記第１導電性金属と第２導電性金属が接する領域、及び上記ガラスと第２導電性金属が接する領域がランダムに配置されることができる。上述のように、第１導電性金属よりも標準還元電位が高い第２導電性金属が溶解している水溶液状に第１導電性金属を含む第１ベース電極１３１ａ及び第２ベース電極１３２ａを浸漬させる場合には、第１導電性金属がランダムに酸化し、同時に第２導電性金属が上記第１ベース電極１３１ａ及び第２ベース電極１３２ａ上に還元される。このとき、第２導電性金属が還元される第１ベース電極１３１ａ及び第２ベース電極１３２ａの表面には、第１導電性金属とガラスがランダムに配置される。

【0044】

これにより、上記第１ベース電極１３１ａ及び第２ベース電極１３２ａ上に第１導電層１３１ｂ及び第２導電層１３２ｂが還元によって形成される場合には、第１導電層１３１ｂ及び第２導電層１３２ｂと上記第１ベース電極１３１ａ及び第２ベース電極１３２ａの界面に、上記第１導電性金属と第２導電性金属が接する領域、及び上記ガラスと第２導電性金属が接する領域がランダムに配置されることができる。

【0045】

本発明の一実施形態において、第１及び第２導電層１３１ｂ、１３２ｂは、ナノ粒子（ｎａｎｏｐａｒｔｉｃｌｅ）、ナノワイヤ（ｎａｎｏｗｉｒｅ）、ナノロッド（ｎａｎｏｒｏｄ）、ナノバー（ｎａｎｏｂａｒ）、ナノベルト（ｎａｎｏｂｅｌｔ）、ナノディスク（ｎａｎｏｄｉｓｋ）、ナノチューブ（ｎａｎｏｔｕｂｅ）、及びナノテトラポッド（ｎａｎｏｔｅｔｒａｐｏｄ）からなる群より選択される１つ以上の構造体を含むことができる。上記第１導電層１３１ｂ及び第２導電層１３２ｂが水溶液状における液相還元によって形成される場合には、第１ベース電極１３１ａ及び第２ベース電極１３２ａ上に還元される第２導電性金属が微細なサイズの構造体を形成するようになる。上記構造体は、ランダムに選択された形を有することができ、上述した構造体のうち１つ以上の形を有することができる。上記第１導電層１３１ｂ及び第２導電層１３２ｂが上記構造体のうち１つ以上を含む場合には、後述する端子電極との接着性を向上させることができる。これにより、外部電極の浮きやデラミネーションを防止することができる。

【0046】

本発明の一実施形態において、本発明による積層セラミック電子部品１００は、第１導電層１３１ｂ上に配置される第１端子電極１３１ｃと、第２導電層１３２ｂ上に配置される第２端子電極１３２ｃと、を含むことができる。上記第１及び第２端子電極１３１ｃ、１３２ｃは、導電性金属を含む導電性ペーストを用いて形成したり、導電性ペーストを乾燥させた乾燥膜をセラミック本体上に転写して形成したり、又はスパッタ又は電解めっき（Ｅｌｅｃｔｒｉｃ Ｄｅｐｏｓｉｔｉｏｎ）によって形成することができるが、これらに制限されるものではない。

【0047】

上記第１及び第２端子電極１３１ｃ、１３２ｃを形成する材料は、特に制限されるものではなく、ニッケル（Ｎｉ）、銅（Ｃｕ）、スズ（Ｓｎ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、金（Ａｕ）、銀（Ａｇ）、タングステン（Ｗ）、チタン（Ｔｉ）又は鉛（Ｐｂ）などの単独又はこれらの合金を含むことができる。上記第１及び第２端子電極１３１ｃ、１３２ｃを含むことで、基板との実装性、構造的信頼性、外部に対する耐久性、耐熱性、及び／又は等価直列抵抗値（Ｅｑｕｉｖａｌｅｎｔ Ｓｅｒｉｅｓ Ｒｅｓｉｓｔａｎｃｅ、ＥＳＲ）を向上させることができる。

【0048】

以上、本発明の実施形態について詳細に説明したが、本発明の範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。

【符号の説明】

【0049】

１００ 積層セラミック電子部品
１１０ セラミック本体
１１１ 誘電体層
１２１、１２２ 第１及び第２内部電極
１３１、１３２ 第１及び第２外部電極
１３１ａ、１３２ａ 第１及び第２ベース電極
１３１ｂ、１３２ｂ 第１及び第２導電層
１３１ｃ、１３２ｃ 第１及び第２端子電極

【図1】

【図2】

【図3】

【図4】

【図5】