知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-07-08
(45)【発行日】2024-07-17
(54)【発明の名称】半導体装置、及び半導体装置の製造方法
(51)【国際特許分類】
H01L 25/04 20230101AFI20240709BHJP
H01L 25/18 20230101ALI20240709BHJP
H01L 23/28 20060101ALI20240709BHJP
H01L 21/56 20060101ALI20240709BHJP
H05K 1/18 20060101ALI20240709BHJP
H05K 3/00 20060101ALI20240709BHJP
H05K 3/46 20060101ALI20240709BHJP
【ＦＩ】
H01L25/04 Z
H01L23/28 E
H01L21/56 R
H05K1/18 L
H05K3/00 X
H05K3/46 Q
【請求項の数】
6
(21)【出願番号】P 2020056293
(22)【出願日】2020-03-26
(65)【公開番号】P2021158200
(43)【公開日】2021-10-07
【審査請求日】2023-02-22
(73)【特許権者】
【識別番号】000003193
【氏名又は名称】ＴＯＰＰＡＮホールディングス株式会社
(74)【代理人】
【識別番号】110001276
【氏名又は名称】弁理士法人小笠原特許事務所
(72)【発明者】
【氏名】澤田石 将士
【審査官】井上 和俊
(56)【参考文献】
【文献】国際公開第２０１８／０４７８６１（ＷＯ，Ａ１）
【文献】特開２０１６－０３３９６９（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０１Ｌ ２５／０４
Ｈ０１Ｌ ２３／２８
Ｈ０１Ｌ ２１／５６
Ｈ０５Ｋ １／１８
Ｈ０５Ｋ ３／００
Ｈ０５Ｋ ３／４６
(57)【特許請求の範囲】
【請求項1】
第一配線基板と、前記第一配線基板の主面上に搭載され、前記第一配線基板とは逆側の面に半導体素子実装用のパッドを有する第二配線基板と、
前記第二配線基板上に搭載された少なくとも１つの半導体素子とを備え、
前記第一配線基板と前記第二配線基板の配線層は１層以上で、有機絶縁樹脂と銅配線で構成されており、
前記第一配線基板の配線幅が、前記第二配線基板の配線幅より大きく、
前記第二配線基板と前記半導体素子の間に第一封止樹脂が充填されており、前記半導体素子の側面は前記第一封止樹脂とは異なる第二封止樹脂で封止されており、
前記第一配線基板と前記第二配線基板は、はんだ接合で電気的に導通しており、
前記第一配線基板と前記第二配線基板の間には、第三封止樹脂が充填され、
前記第一封止樹脂及び前記第三封止樹脂の弾性率は６～１１ＧＰａの範囲であり、かつ、線膨張係数は１１～３０ｐｐｍ／Ｄｅｇ．Ｃの範囲であり、前記第二封止樹脂の弾性率は１１～２０ＧＰａの範囲であり、かつ、線膨張係数は６～１０ｐｐｍ／Ｄｅｇ．Ｃの範囲であり、
前記第三封止樹脂は前記第二配線基板と前記第二封止樹脂の界面を保護するように封止されていることを特徴とする、半導体装置。
【請求項2】
前記第二配線基板に設けられる、前記第一配線基板との接合用の電極は、前記第二配線基板の有機絶縁樹脂と面一構造となっていることを特徴とする、請求項１に記載の半導体装置。
【請求項3】
前記第一配線基板はＦＣ－ＢＧＡ用配線基板であり、前記第二配線基板はインターポーザであることを特徴とする、請求項１または２に記載の複合配線基板からなる半導体装置。
【請求項4】
ビルドアップ基板からなる第一配線基板と、前記第一配線基板と接合される第二配線基板とを備える半導体装置の製造方法であって、支持体の主面上に剥離層を形成し、前記剥離層上に前記第一配線基板と接合するための電極を含む配線層を形成する工程と、半導体素子と電気的に接合するための電極を形成する工程と、を含む前記第二配線基板を形成する工程と、
前記第二配線基板上に少なくとも一つの半導体素子を搭載する工程と、前記第二配線基板と半導体素子の間を、弾性率が６～１１ＧＰａの範囲であり、かつ、線膨張係数が１１～３０ｐｐｍ／Ｄｅｇ．Ｃの範囲である第一封止樹脂で封止する工程と、
前記第二配線基板と半導体素子を、弾性率が１１～２０ＧＰａの範囲であり、かつ、線膨張係数が６～１０ｐｐｍ／Ｄｅｇ．Ｃの範囲である第二封止樹脂で封止する工程と、
前記第二配線基板の支持体及び剥離層を除去する工程と、
前記第一配線基板との接合面の電極にはんだを形成する工程と、第二配線基板を個片化する工程と
前記第一配線基板を前記第二配線基板にはんだ接続する工程と、
前記第一配線基板と前記第二配線基板の間に、弾性率が６～１１ＧＰａの範囲であり、かつ、線膨張係数が１１～３０ｐｐｍ／Ｄｅｇ．Ｃの範囲である第三封止樹脂を充填する工程とを含むことを特徴とする、半導体装置の製造方法。
【請求項5】
前記支持体の厚みが０．４ｍｍ以上、２．０ｍｍ以下であることを特徴とする、請求項４に記載の半導体装置の製造方法。
【請求項6】
前記支持体がガラスであることを特徴とする、請求項４または５に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は半導体装置、及び半導体装置の製造方法に関する。
【背景技術】
【0002】
近年半導体装置の高速、高集積化が進む中で、ＦＣ－ＢＧＡ（Ｆｌｉｐ Ｃｈｉｐ－Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）用配線基板に対しても、半導体素子との接続端子の狭ピッチ化、基板配線の微細化が求められている。一方、ＦＣ－ＢＧＡ用配線基板とマザーボードとの接続は、従来とほぼ変わらないピッチの接続端子での接続が要求されている。この半導体素子との接続端子の狭ピッチ化、基板配線の微細化のため、シリコン上に配線を形成して半導体素子接続用の基板（シリコンインターポーザ）とし、これをＦＣ－ＢＧＡ用配線基板に接続する方式が知られている。例えば、特許文献１には、シリコンからなる基板に逆テーパー状の穴を設け、基板表面に形成された径が大きい方の開口部内に導体ボールを設けたインターポーザが記載されている。また、特許文献２には、配線基板の表面をＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ、化学機械研磨）等で平坦化してから微細配線を形成することが記載されている。また、支持基板の上に微細な配線層を形成しＦＣ－ＢＧＡ用配線基板に搭載した後、支持基板を剥離することで狭ピッチな配線基板を形成する方法も知られている。
【先行技術文献】
【特許文献】
【0003】
【文献】特開２００２―２８０４９０号公報
【文献】特開２０１４―２２５６７１号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
シリコンインターポーザは、シリコンウェハを利用して、半導体前工程用の設備を用いて製作されている。シリコンウェハは形状、サイズに制限があり、１枚のウエハから製作できるインターポーザの数が少なく、製造設備も高価であるため、インターポーザも高価となる。また、シリコンウェハが半導体であることから、伝送特性も劣化するという問題がある。
【0005】
また、ＦＣ－ＢＧＡ用配線基板の表面の平坦化を行いその上に微細配線層を形成する方式においては、シリコンインターポーザに見られる伝送特性劣化は小さいが、ＦＣ－ＢＧＡ用配線基板の製造不良と、難易度の高い微細配線形成時の不良との通算で同一基板面内収率が低下する問題や、ＦＣ－ＢＧＡ用配線基板の反り、歪みに起因した半導体素子の実装における問題がある。
【0006】
一方、支持基板の上に微細な配線層を形成し、これをＦＣ－ＢＧＡ用配線基板に搭載しようとすると、次のような問題があった。すなわち、ＦＣ－ＢＧＡ用配線基板に搭載した後に支持基板を剥離するため、搭載時の封止樹脂が支持基板まで濡れ上がって支持基板の剥離を妨げる問題と、剥離時にかかる力や内部に貯蔵されている応力で配線基板全体が反るため、半導体素子を実装する際に不具合を生じる問題である。
【0007】
そこで本発明は、上記問題に鑑みなされたものであり、歩留まり良く安価に製造できる半導体措置及び半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【0008】
上記の課題を解決するために、本発明に係る半導体装置は、第一配線基板と、第一配線基板の主面上に搭載され、第一配線基板とは逆側の面に半導体素子実装用のパッドを有する第二配線基板と、第二配線基板上に搭載された少なくとも１つの半導体素子とを備え、第一配線基板と第二配線基板の配線層は１層以上で、有機絶縁樹脂と銅配線で構成されており、第一配線基板の配線幅が、第二配線基板の配線幅より大きく、第二配線基板と半導体素子の間に第一封止樹脂が充填されており、半導体素子の側面は第一封止樹脂とは異なる第二封止樹脂で封止されており、第一配線基板と第二配線基板は、はんだ接合で電気的に導通しており、第一配線基板と第二配線基板の間には、第三封止樹脂が充填され、第一封止樹脂及び第三封止樹脂の弾性率は６～１１ＧＰａの範囲であり、かつ、線膨張係数は１１～３０ｐｐｍ／Ｄｅｇ．Ｃの範囲であり、第二封止樹脂の弾性率は１１～２０ＧＰａの範囲であり、かつ、線膨張係数は６～１０ｐｐｍ／Ｄｅｇ．Ｃの範囲であり、第三封止樹脂は第二配線基板と第二封止樹脂の界面を保護するように封止されているものである。
【0009】
また、本発明に係る半導体装置の製造方法は、ビルドアップ基板からなる第一配線基板と、第一配線基板と接合される第二配線基板とを備える半導体装置の製造方法であって、支持体の主面上に剥離層を形成し、剥離層上に第一配線基板と接合するための電極を含む配線層を形成する工程と、半導体素子と電気的に接合するための電極を形成する工程と、を含む第二配線基板を形成する工程と、第二配線基板上に少なくとも一つの半導体素子を搭載する工程と、第二配線基板と半導体素子の間を、弾性率が６～１１ＧＰａの範囲であり、かつ、線膨張係数が１１～３０ｐｐｍ／Ｄｅｇ．Ｃの範囲である第一封止樹脂で封止する工程と、第二配線基板と半導体素子を、弾性率が１１～２０ＧＰａの範囲であり、かつ、線膨張係数が６～１０ｐｐｍ／Ｄｅｇ．Ｃの範囲である第二封止樹脂で封止する工程と、第二配線基板の支持体及び剥離層を除去する工程と、第一配線基板との接合面の電極にはんだを形成する工程と、第二配線基板を個片化する工程と第一配線基板を第二配線基板にはんだ接続する工程と、第一配線基板と第二配線基板の間に、弾性率が６～１１ＧＰａの範囲であり、かつ、線膨張係数が１１～３０ｐｐｍ／Ｄｅｇ．Ｃの範囲である第三封止樹脂を充填する工程とを含むものである。
【発明の効果】
【0010】
本発明によれば、平滑性の高い配線基板上に半導体素子を実装でき、支持基板の剥離時の不具合を避けることが可能となる。また、半導体素子と第二配線基板は一括で第一配線基板に搭載できることから、実装工程での収率を向上させることができる。
【0011】
上記した以外の課題、構成および効果は、以下の実施をするための形態における説明により明らかとする。
【図面の簡単な説明】
【0012】
【図1】本発明の一実施形態に係る複合配線基板からなる半導体装置Ａの一例を示す断面図である。
【図2A】本発明の一実施形態に係る第二配線基板２を支持体１００上に形成する工程の一例を示す工程図である。
【図2B】本発明の一実施形態に係る第二配線基板２を支持体１００上に形成する工程の一例を示す工程図である。
【図2C】本発明の一実施形態に係る第二配線基板２を支持体１００上に形成する工程の一例を示す工程図である。
【図3A】本発明の一実施形態に係る第二配線基板２への半導体素子３を搭載する工程の一例を示す工程図である。
【図3B】本発明の一実施形態に係る第二配線基板２への半導体素子３を搭載する工程の一例を示す工程図である。
【図3C】本発明の一実施形態に係る第二配線基板２への半導体素子３を搭載する工程の一例を示す工程図である。
【図3D】本発明の一実施形態に係る第二配線基板２への半導体素子３を搭載する工程の一例を示す工程図である。
【図4A】本発明の一実施形態に係る第二配線基板２からの支持体１００、剥離層１０１除去の工程の一例を示す工程図である。
【図4B】本発明の一実施形態に係る第二配線基板２からの支持体１００、剥離層１０１除去の工程の一例を示す工程図である。
【図4C】本発明の一実施形態に係る第二配線基板２からの支持体１００、剥離層１０１除去の工程の一例を示す工程図である。
【図5】本発明の一実施形態に係る第二配線基板２へのボール形成を示す工程図である。
【図6】本発明の一実施形態に係る第一配線基板１と半導体素子３を搭載した第二配線基板２の搭載を示す工程図である。
【図7】本発明の一実施形態に係る複合配線基板からなる半導体装置Ａへの第三封止樹脂１３の注入を示す工程図である。
【発明を実施するための形態】
【0013】
以下に、本発明の実施形態について図面を参照し説明する。本実施形態は、第一配線基板、第二配線基板を含む複合配線基板からなる半導体装置に関する。なお、この実施形態により本発明が限定されるものではない。ただし、以下に説明する各図において相互に対応する部分には同一符号を付し、重複部分においては後述での説明を適宜省略する。また、各図面は説明を容易にするために適宜誇張して表現している。
【0014】
図１は本発明に係る複合配線基板からなる半導体装置Ａの一例を示す断面図である。
【0015】
本発明の一実施形態に係る複合配線基板からなる半導体装置Ａは、第一配線基板１の一方の面に、有機絶縁樹脂１４と銅配線で形成された第二配線基板２が搭載されており、第二配線基板２上に少なくとも一つの半導体素子３が搭載されている。第一配線基板１と第二配線基板２の配線幅の関係は、第一配線基板１＞第二配線基板２であり、半導体素子３間を導通するとともに、半導体素子３の信号はＦａｎ Ｏｕｔする構造となる。
【0016】
第二配線基板２の配線幅は、一例としてＬｉｎｅ／Ｓｐａｃｅ＝１／１～５／５μｍであり、第一配線基板１の線幅は、一例としてＬｉｎｅ／Ｓｐａｃｅ＝８／８～２５／２５μｍである。第二配線基板２では、少なくとも一つの搭載されている半導体素子３の信号線を引き回すことが可能ではあれば、適宜配線幅を変更して構わない。
【0017】
また、第二配線基板２に使用される有機絶縁樹脂１４は感光性材料であり、感光性のエポキシ系樹脂、ポリイミド、ポリアミド系の少なくとも一種が使用されており、所望の配線幅を得ることが可能であれば、配線形成方法は、Ｄａｍａｓｃｅｎｅ：ダマシン、ＳＡＰ： Ｓｅｍｉ Ａｄｄｉｔｉｖｅ Ｐｒｏｃｅｓｓ等の方式から適宜プロセスを選択してよい。
【0018】
第二配線基板２の第一配線基板１への接続用電極２１は第二配線基板２の有機絶縁樹脂１４と面一構造となっており、第一配線基板１との接合用はんだ接合面積を確保することが容易であり、第二配線基板２と第一配線基板１との接合性を確保することが容易となる。
【0019】
次に、第二配線基板２に搭載された半導体素子３は、はんだ接合されており、第二配線基板２と半導体素子３の間を封止する第一封止樹脂１１が充填されており、半導体素子３の側面は第一封止樹脂１１とは異なる第二封止樹脂１２で封止されている。
【0020】
第二配線基板２と半導体素子３の間を封止する第一封止樹脂１１は、第二配線基板２と半導体素子３のはんだ接合部３０を保護する材料であり、液状樹脂を毛細間現象で注入するアンダーフィル材、もしくは、接合前にシート状樹脂をあらかじめ配置し接合時に空間を充填する異方性導電フィルム（ＡＣＦ）または、フィルム状接続材料（ＮＣＦ）や、接合前に液状の樹脂を予め配置し接合時に空間を充填する非導電ペースト（ＮＣＰ）などを用いてもよい。
【0021】
第一封止樹脂１１の構成材料については、例えば、エポキシ樹脂、ウレタン樹脂、シリコン樹脂、ポリエステル樹脂、オキセタン樹脂、及びポリアミド樹脂の１種又はこれらの樹脂の２種類以上が混合された樹脂に、フィラーとしてのシリカ、酸化チタン、酸化アルミニウム、酸化マグネシウム、又は酸化亜鉛等が加えられた材料が用いられる。
【0022】
第一封止樹脂１１に、弾性率が６～１１ＧＰａの範囲であり、かつ、線膨張係数が１１～３０ｐｐｍ／Ｄｅｇ．Ｃの範囲の樹脂材料を用いることで、半導体素子３と第二配線基板２との線膨張係数差による応力を抑制でき、高い接合性を確保することができる。
【0023】
半導体素子３の側面を封止する第二封止樹脂１２は、第一封止樹脂１１とは異なる材料であり、エポキシ樹脂、シリコン樹脂、アクリル樹脂、ウレタン樹脂、ポリエステル樹脂、オキセタン樹脂の１種又はこれらの樹脂の２種類以上が混合された樹脂に、フィラーとしてのシリカ、酸化チタン、酸化アルミニウム、酸化マグネシウム、又は酸化亜鉛等が加えられた材料が使用され、コンプレッションモールド、トランスファーモールド等によって形成される。
【0024】
また、第二封止樹脂１２に、弾性率が１１～２０ＧＰａの範囲であり、かつ線膨張係数が６～１０ｐｐｍ／Ｄｅｇ．Ｃの範囲の樹脂材料を用いることで第二配線基板２の反り抑制が可能となり、第一配線基板１への搭載が容易となる。
【0025】
第一配線基板１と第二配線基板２は、はんだ接合部３１で電気的に導通しており、第一配線基板１と第二配線基板２の隙間には、第三封止樹脂１３が充填され、第三封止樹脂１３は第二配線基板２と第二封止樹脂１２の界面を保護するように封止されている。
【0026】
第一配線基板１と第二配線基板２のはんだ接合部３１を保護する第三封止樹脂１３については、第一配線基板１と第二配線基板２の隙間にボイドなく封止することが可能であれば、第一封止樹脂１１と同様の材料、同様の方式を使用しても構わない。また、第一封止樹脂１１あに使用される材料の範囲内で、フィラーとしてのシリカ、酸化チタン、酸化アルミニウム、酸化マグネシウム、又は酸化亜鉛等のフィラー材料の粒径、充填量を適宜変更しても構わない。
【0027】
また、第三封止樹脂１３に、弾性率が６～１１ＧＰａの範囲であり、かつ、線膨張係数が１１～３０ｐｐｍ／Ｄｅｇ．Ｃの範囲の樹脂材料を用いることで、半導体素子３と第二配線基板２との線膨張係数差による応力を抑制でき、第二配線基板２と第一配線基板１の線膨張係数差による応力を抑制でき、高い接合信頼性を確保することが可能となる。
【0028】
第三封止樹脂１３については、第二配線基板２と第二封止樹脂１２の界面を保護するように封止形成することで、半導体素子３、第二配線基板２、第二封止樹脂１２とのＣＴＥ（ｃｏｅｆｆｉｃｉｅｎｔ ｏｆ ｔｈｅｒｍａｌ ｅｘｐａｎｓｉｏｎ、熱膨張率）差による応力による剥離を抑制し、高い信頼性を確保することができる。
【0029】
【0030】
まず、図２Ａに示すように、支持体１００の一方の面に、後の工程で支持体１００を剥離するために必要な剥離層１０１を形成する。
【0031】
剥離層１０１は、例えば、ＵＶ光などの光を吸収して発熱、昇華、または変質によって剥離可能となる樹脂でもよく、熱によって発泡により剥離可能となる樹脂でもよい。
【0032】
ＵＶ光などの光によって剥離可能となる樹脂を用いる場合、剥離層１０１を設けた側とは反対側の面から支持体１００に光を照射して、第二配線基板２から、支持体１００を取り去る。この場合、支持体１００は、透明性を有する必要があり、例えばガラスを用いることができる。ガラスは平坦性に優れており、第二配線基板２の微細なパターン形成に向いている。また、ガラスはＣＴＥが小さく歪みにくいことから、パターン配置精度及び平坦性の確保に優れており、半導体素子３を搭載する際に位置ズレによる接合不良の抑制が可能となる。支持体１００としてガラスを用いる場合、ガラスの厚さは、製造プロセスにおける反りの発生を抑制する観点から厚い方が望ましく、例えば０．４ｍｍ以上、好ましくは１．１ｍｍ以上の厚みであるが、製造工程での搬送等を考慮すると２．０ｍｍ以下のであることが望ましい。また、ガラスのＣＴＥは３ｐｐｍ以上１５ｐｐｍ以下が好ましく、半導体素子３のＣＴＥの観点から９ｐｐｍ程度がより好ましい。ここでは、支持体１００として、例えばガラスを用いる。
【0033】
一方、剥離層１０１に前記熱によって発泡する樹脂を用いた場合は、歪みの少ない例えばメタルやセラミックスなどを用いることができる。
【0034】
本発明の一実施形態では、剥離層１０１としてＵＶ光を吸収して剥離可能となる樹脂を用い、支持体１００にはガラスを用いる。
【0035】
次いで、図２Ｂに示すように、第二配線基板２を形成するにあたり、剥離層１０１上にシード層１０２を形成する。シード層１０２は配線形成において、電解めっきの給電層として作用する。シード層１０２については、例えば、例えば、スパッタ法、またはＣＶＤ法などにより形成され、例えば、Ｃｕ、Ｎｉ、Ａｌ、Ｔｉ、Ｃｒ、Ｍｏ、Ｗ、Ｔａ、Ａｕ、Ｉｒ、Ｒｕ、Ｐｄ、Ｐｔ、ＡｌＳｉ、ＡｌＳｉＣｕ、ＡｌＣｕ、ＮｉＦｅ、ＩＴＯ、ＩＺＯ、ＡＺＯ、ＺｎＯ、ＰＺＴ、ＴｉＮ、Ｃｕ３Ｎ４、これらの単独もしくは複数組み合わせたものを適用することができる。本発明では、電気特性、製造の容易性の観点およびコスト面を考慮して、チタン層、続いて銅層を順次スパッタリング法で形成する。チタンと銅層の合計の膜厚は、電解めっきの給電層として１μｍ以下とするのが好ましい。本発明の一実施形態ではＴｉ：５０ｎｍ、Ｃｕ：３００ｎｍを形成した。
【0036】
次に、図２Ｃに示すようにシード層１０２上に第二配線基板２を形成する。第二配線基板２の形成については、Ｄａｍａｓｃｅｎｅ：ダマシン、ＳＡＰ： Ｓｅｍｉ Ａｄｄｉｔｉｖｅ Ｐｒｏｃｅｓｓ等の方式から適宜プロセスを選択してよい。Ｄａｍａｓｃｅｎｅ：ダマシン工法の場合は、有機絶縁樹脂１４を積層後にフォトリソグラフィーよりパターン形成、シード形成した後に電解銅めっき処理を行う。電解銅めっき処理後は、ＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇによって平坦化処理をおこなう。ＳＡＰ工法の場合はレジスト積層し、フォトリソグラフィーよりパターン形成、電解銅めっき処理をした後にレジストパターンを除去し、有機絶縁樹脂１４を積層する。第二配線基板２の層数は１層以上であり、第二配線基板２の線幅に応じて、適宜設定して構わない。本発明では、第二配線基板２の線幅はＬｉｎｅ／Ｓｐａｃｅ：２／２μｍとし、層数を４層とし、ＳＡＰ工法で形成している。
【0037】
有機絶縁樹脂１４は、感光性のエポキシ系樹脂、ポリイミド、ポリアミド系の少なくとも一つの材料を用いて、スピンコート法により形成する。本実施形態では、有機絶縁樹脂１４として例えば、感光性のエポキシ系樹脂をスピンコート法により形成する。感光性のエポキシ樹脂は比較的低温で硬化することができ、形成後の硬化による収縮が少ないため、その後の微細パターン形成に優れる。
【0038】
有機絶縁樹脂１４としては、感光性のエポキシ系樹脂を用いてスピンコート法により形成する他、絶縁樹脂フィルムを、真空ラミネータを用いて、真空下で加熱・加圧を行って形成することも可能であり、この場合は平坦性の良い絶縁膜を形成することができる。
【0039】
第二配線基板２の半導体素子搭載用電極２０については、必要層数を形成後に表面処理を実施することにより形成できる。表面処理については、電解めっきとして、Ｓｎ、ＳｎＡｇ、Ｎｉ／Ｓｎ、Ｎｉ／ＳｎＡｇ、Ｎｉ／Ｃｕ／Ｓｎ、Ｎｉ／Ｃｕ／ＳｎＡｇ、Ｎｉ／Ａｕ、Ｎｉ／Ｐｄ／Ａｕ、無電解めっきとしてはＯＳＰ（Ｏｒｇａｎｉｃ Ｓｏｌｄｅｒａｂｉｌｉｔｙ Ｐｒｅｓｅｒｖａｔｉｖｅ、水溶性プレフラックス）による表面処理、Ｎｉ／Ａｕ、Ｎｉ／Ｐｄ／Ａｕ、錫等の表面処理を、半導体素子３の接続端子のはんだ種にあわせて、適宜実施して良い。本発明では電解Ｎｉ／ＳｎＡｇ処理を使用している。
【0040】
【0041】
図３Ａに示す、第二配線基板２への半導体素子３の搭載は、マウント＆リフロー、ＴＣＢ（Ｔｈｅｒｍａｌ Ｃｏｍｐｒｅｓｓｉｏｎ Ｂｏｎｄｉｎｇ）などを利用して行う。ＴＣＢについては、はんだ接合後に第一封止樹脂１１を毛細間現象で注入するＴＣ－ＣＵＦ、ＮＣＰ：Ｎｏｎ Ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅを載せいてから半導体素子３を搭載するＴＣ－ＮＣＰ、半導体素子３にフィルム状の樹脂を先乗せしてから、第二配線基板２とはんだ接合を行うＴＣ－ＮＣＦ、ＴＣ－ＡＣＦ方式がある。
【0042】
本発明では、図３Ｂに示すように、はんだ接合後に第一封止樹脂１１を毛細間現象で注入するＴＣ－ＣＵＦを使用している。半導体素子３の搭載方法については、半導体素子３のサイズ、搭載に使用する設備の観点から、適宜変更しても良い。ただし、第二配線基板２と、半導体素子３の接合ピッチがファインである場合、ＴＣＢのいずれかを選択することが好ましい。
【0043】
次に、図３Ｃに示すように、半導体素子３の側面を保護するために第二封止樹脂１２で封止を行う。第二封止樹脂１２で使用される材料は、顆粒、液状、タブレット形状であり、エポキシ樹脂、シリコン樹脂、アクリル樹脂、ウレタン樹脂、ポリエステル樹脂、オキセタン樹脂の１種又はこれらの樹脂の２種類以上が混合された樹脂に、フィラーとしてのシリカ、酸化チタン、酸化アルミニウム、酸化マグネシウム、又は酸化亜鉛等が加えられた材料が使用されおり、コンプレッションモールド、もしくはトランスファーモールドによって形成される。樹脂形状、組成、形成方法については、支持体１００への第二配線基板２の面付によって、適宜設定して構わない。本発明では、液状のエポキシ樹脂を使用し、コンプレッションモールドで成形している。
【0044】
次に、図３Ｄに示すように第二封止樹脂１２で封止した第二配線基板２に対し、半導体素子３の上面の第二封止樹脂１２を除去する。半導体素子３上の第二封止樹脂１２があると第二封止樹脂１２のＣＴＥの影響により反りの発生、場合によって、第二配線基板２と第二封止樹脂１２の界面で剥離が発生する可能性がある。半導体素子３上の第二封止樹脂１２の除去はＣＭＰ、グラインド加工等によって除去を行う。本発明ではグラインド加工によって半導体素子３上の第二封止樹脂１２の除去を行っている。
【0045】
【0046】
図４Ａに示すように、支持体１００の除去については、第二配線基板２とは対となる面より、レーザ光１０３を剥離層１０１に照射する。レーザ光１０３により剥離層１０１は支持体との密着性が低下し図４Ｂに示すように、支持体１００の除去が可能となる。
【0047】
次に、剥離層１０１をドライエッチング、溶剤洗浄、超音波洗浄等によって除去する。ドライエッチングを使用する場合、使用するガスはＯ２、Ａｒ、ＣＦ４等のガス種を少なくとも一種のガスを使用しエッチングを行う。溶剤洗浄の場合は、アセトン、トルエン、ＭＥＫ、メタノール等の溶剤を使用する。超音波洗浄の場合は、発振周波数２８ｋＨｚ～１ＭＨｚの範囲で除去を行う。剥離層１０１の除去については、これらの除去方法をいずれか一つ以上を組み合わせて行ってもよい。
【0048】
シード層１０２の除去について説明する。本発明の実施形態では、剥離層１０１側から順にチタンと銅を用いており、それぞれアルカリ系のエッチング剤と、酸系のエッチング剤にて溶解除去することで、図４Ｃに示すように第一配線基板１との接続用電極２１を露出させることが可能となる。
【0049】
次に図５に示すように、第一配線基板１との接続用電極２１上に、はんだ形成を行う。はんだ形成については、第一配線基板１との接続用電極２１に無電解めっき処理にてＯＳＰ（Ｏｒｇａｎｉｃ Ｓｏｌｄｅｒａｂｉｌｉｔｙ Ｐｒｅｓｅｒｖａｔｉｖｅ 水溶性プレフラックスによる表面処理）膜、Ｎｉ／Ａｕ、Ｎｉ／Ｐｄ／Ａｕ、錫を形成した後にフラックス印刷をし、はんだボールを搭載しリフロー、もしくは電解めっき処理でＳｎ、ＳｎＡｇ、Ｎｉ／Ｓｎ、Ｎｉ／ＳｎＡｇ、Ｎｉ／Ｃｕ／Ｓｎ、Ｎｉ／Ｃｕ／ＳｎＡｇ、Ｓｎフラックスを印刷した後にはんだボールを搭載する方法、もしくは、電解めっき処理にてＳｎ、ＳｎＡｇ、Ｎｉ／Ｓｎ、Ｎｉ／ＳｎＡｇ、Ｎｉ／Ｃｕ／Ｓｎ、Ｎｉ／Ｃｕ／ＳｎＡｇを形成してリフロー、または、直接印刷ではんだペーストを印刷しリフローを行う方法がある。本発明の実施形態では、無電解めっき処理にてフラックス印刷をし、はんだボールを搭載しリフローを行っている。
【0050】
ボール搭載後の第二配線基板２については、ウエハ、もしくはパネル形状より、ピースサイズに個片化を行う。個片化方式についてはブレードダイシング、レーザダイシング、プラズマダイシング等の方式が挙げられるが、方式については適宜設定して良い。本発明では、ブレードダイシングを使用しピースサイズに個片化を行っている。
【0051】
次に図６に示す、第一配線基板１と半導体素子３を搭載した第二配線基板２の搭載について説明をする。第一配線基板１と半導体素子３を搭載した第二配線基板２の搭載はマウント＆リフロー、ＴＣＢなどを使用して搭載する。ＴＣＢについては、はんだ接合後に第一封止樹脂１１を毛細間現象で注入するＴＣ－ＣＵＦ、ＮＣＰ：Ｎｏｎ Ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅを載せいてから半導体素子３を搭載するＴＣ－ＮＣＰ、半導体素子３にフィルム状の樹脂を先乗せしてから、第二配線基板２とはんだ接合を行うＴＣ－ＮＣＦ、ＴＣ－ＡＣＦ方式がある。
【0052】
本発明の実施形態では、第一配線基板１に、半導体素子３を搭載した第二配線基板２を搭載しマウント＆リフロー方式で第一配線基板１と半導体素子３を搭載した第二配線基板２とのはんだ接合を行い、図７に示すように第三封止樹脂１３を毛細管現象で第一配線基板１と第二配線基板２の隙間に注入することで、複合配線基板を備える半導体装置Ａを得ることができる。
【0053】
以上、本発明の一実施形態を例示したが、本発明は上記実施形態に限定されたものではなく、本発明の実施形態の技術的思想が逸脱しない限り、配線基板としての用途を考慮し、要求される他の物性である剛性、強度、耐衝撃性などを向上する目的で、他の層や構造を任意に形成できることはいうまでもない。
【0054】
本発明によれば、平滑性の高い配線基板上に半導体素子を実装でき、支持基板の剥離時の不具合を避けることが可能となる。また、半導体素子と第二配線基板は一括で第一配線基板に搭載できることから、実装工程での収率を向上させることができ、安価に提供することが可能となる。
【産業上の利用可能性】
【0055】
本発明は、複合配線基板を備えた半導体装置及びその製造方法として利用できる。
【符号の説明】
【0056】
Ａ ： 複合配線基板からなる半導体装置
１ ： 第一配線基板（ＦＣ－ＢＧＡ）
２ ： 第二配線基板（インターポーザ）
３ ： 半導体素子
１１ ： 第一封止樹脂
１２ ： 第二封止樹脂
１３ ： 第三封止樹脂
１４ ： 有機絶縁樹脂材料
２０ ： 半導体素子搭載用電極
２１ ： 第一配線基板接合用電極
３０ ： はんだ接合部
３１ ： はんだ接合部
１００： 支持体
１０１： 剥離層
１０２： シード層
１０３： レーザ光
１ ： 第一配線基板（ＦＣ－ＢＧＡ）
２ ： 第二配線基板（インターポーザ）
３ ： 半導体素子
１１ ： 第一封止樹脂
１２ ： 第二封止樹脂
１３ ： 第三封止樹脂
１４ ： 有機絶縁樹脂材料
２０ ： 半導体素子搭載用電極
２１ ： 第一配線基板接合用電極
３０ ： はんだ接合部
３１ ： はんだ接合部
１００： 支持体
１０１： 剥離層
１０２： シード層
１０３： レーザ光
【図1】
【図2A】
【図2B】
【図2C】
【図3A】
【図3B】
【図3C】
【図3D】
【図4A】
【図4B】
【図4C】
【図5】
【図6】
【図7】
