特許 7516984 ワイドバンドギャップ半導体装置の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-07-08

(45)【発行日】2024-07-17

(54)【発明の名称】ワイドバンドギャップ半導体装置の製造方法

(51)【国際特許分類】

   G03F 7/20 20060101AFI20240709BHJP

【ＦＩ】

G03F7/20 521

G03F7/20 501

【請求項の数】 6

(21)【出願番号】P 2020144515

(22)【出願日】2020-08-28

(65)【公開番号】P2022039473

(43)【公開日】2022-03-10

【審査請求日】2023-06-14

(73)【特許権者】

【識別番号】000004260

【氏名又は名称】株式会社デンソー

(74)【代理人】

【識別番号】110001128

【氏名又は名称】弁理士法人ゆうあい特許事務所

(72)【発明者】

【氏名】梶 愛子

(72)【発明者】

【氏名】武井 真也

(72)【発明者】

【氏名】戸川 勤博

(72)【発明者】

【氏名】渡辺 行彦

【審査官】中尾 太郎

(56)【参考文献】

【文献】特開平０３－０３８０２４（ＪＰ，Ａ）

【文献】特開平０９－２９３６６０（ＪＰ，Ａ）

【文献】特開２００２－００８９６３（ＪＰ，Ａ）

【文献】特開２００４－２４７４７６（ＪＰ，Ａ）

【文献】特開２００５－１１４７９７（ＪＰ，Ａ）

【文献】特開２０１６－１００５９０（ＪＰ，Ａ）

【文献】特開２０１９－１３３０６５（ＪＰ，Ａ）

【文献】特開２０２０－０１１８７８（ＪＰ，Ａ）

【文献】特開２０２０－１１５１７２（ＪＰ，Ａ）

【文献】米国特許出願公開第２０１９／０３０４８５１（ＵＳ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０３Ｆ ７／２０

(57)【特許請求の範囲】

【請求項1】

ワイドギャップ半導体で構成される半導体ウェハ（１０）の上にレジスト（１１）を配置し、該レジストを露光して所定の線幅の開口部を形成するワイドバンドギャップ半導体装置の製造方法であって、
前記半導体ウェハを用意することと、
前記半導体ウェハの表面に存在する欠陥（１２）の位置を特定することと、
前記半導体ウェハの表面側に前記レジストを配置することと、
所定のフォーカス測定範囲を１ショットとして、ショット毎に、前記レジストの上から前記半導体ウェハに向けてスキャン光を照射しつつ、該スキャン光の反射光を受光することで前記フォーカス測定範囲内における複数位置において前記半導体ウェハの表面の凹凸高さを測定することと、
前記凹凸高さを測定することにおいて測定された複数位置それぞれでの高さを示す高さデータより、最小二乗法に基づいてショット毎の近似平面となる表面基準面を算出することと、
露光光に対して垂直かつ露光のフォーカスが合っている面を表面理想面として、該表面理想面に合わせて前記表面基準面の高さおよび傾き調整を行ったのち、前記露光光を前記レジストに照射することで、前記レジストに前記開口部を形成することと、を含み、
前記凹凸高さを測定することでは、前記フォーカス測定範囲における複数位置それぞれをチャンネル（ＣＨ１～ＣＨ５）として、３つよりも多いチャンネルにおいて前記凹凸高さを測定し、
前記表面基準面を算出することでは、前記欠陥の位置を特定することによって特定された前記欠陥の位置が、前記チャンネルのうちのいずれかと一致している場合、該一致していたチャンネルの前記高さデータを除いて、前記最小二乗法による前記表面基準面の算出を行い、
前記欠陥の位置を特定することとでは、前記露光におけるフォーカス裕度の値をｘ、前記欠陥の凹凸高さをｙとして、

【数1】

を満たす前記凹凸高さｙを有する前記欠陥の位置を特定する、ワイドバンドギャップ半導体装置の製造方法。

【請求項2】

前記凹凸高さを測定することでは、前記３つよりも多いチャンネルとして５点のチャンネルにおいて前記凹凸高さを測定し、
前記表面基準面を算出することでは、前記欠陥の位置を特定することによって特定された前記欠陥の位置が、前記チャンネルのうちのいずれか１つと一致している場合、該一致していた１つのチャンネルの前記高さデータを除いた４点のチャンネルの前記高さデータに基づき、前記最小二乗法による前記表面基準面の算出を行う、請求項１に記載のワイドバンドギャップ半導体装置の製造方法。

【請求項3】

ワイドギャップ半導体で構成される半導体ウェハ（１０）の上にレジスト（１１）を配置し、該レジストを露光して所定の線幅の開口部を形成するワイドバンドギャップ半導体装置の製造方法であって、
前記半導体ウェハを用意することと、
前記半導体ウェハの表面に存在する欠陥（１２）の位置を特定することと、
前記半導体ウェハの表面側に前記レジストを配置することと、
所定のフォーカス測定範囲を１ショットとして、ショット毎に、前記レジストの上から前記半導体ウェハに向けてスキャン光を照射しつつ、該スキャン光の反射光を受光することで前記フォーカス測定範囲内における複数位置において前記半導体ウェハの表面の凹凸高さを測定することと、
前記凹凸高さを測定することにおいて測定された複数位置それぞれでの高さを示す高さデータより、最小二乗法に基づいてショット毎の近似平面となる表面基準面を算出することと、
露光光に対して垂直かつ露光のフォーカスが合っている面を表面理想面として、該表面理想面に合わせて前記表面基準面の高さおよび傾き調整を行ったのち、前記露光光を前記レジストに照射することで、前記レジストに前記開口部を形成することと、を含み、
前記凹凸高さを測定することでは、前記フォーカス測定範囲における複数位置それぞれをチャンネル（ＣＨ１～ＣＨ５）として、３つよりも多いチャンネルにおいて前記凹凸高さを測定し、
前記表面基準面を算出することでは、前記欠陥の位置を特定することによって特定された前記欠陥の位置が、前記チャンネルのうちのいずれかと一致している場合、該一致していたチャンネルの前記高さデータを除いて、前記最小二乗法による前記表面基準面の算出を行い、
前記凹凸高さを測定することでは、前記３つよりも多いチャンネルとして５点のチャンネルにおいて前記凹凸高さを測定し、
前記表面基準面を算出することでは、前記欠陥の位置を特定することによって特定された前記欠陥の位置が、前記チャンネルのうちのいずれか２つと一致している場合、該一致していた２つのチャンネルの前記高さデータを除いた３点のチャンネルの前記高さデータに基づき、前記最小二乗法による前記表面基準面の算出を行う、ワイドバンドギャップ半導体装置の製造方法。

【請求項4】

ワイドギャップ半導体で構成される半導体ウェハ（１０）の上にレジスト（１１）を配置し、該レジストを露光して所定の線幅の開口部を形成するワイドバンドギャップ半導体装置の製造方法であって、
前記半導体ウェハを用意することと、
前記半導体ウェハの表面に存在する欠陥（１２）の位置を特定することと、
前記半導体ウェハの表面側に前記レジストを配置することと、
所定のフォーカス測定範囲を１ショットとして、ショット毎に、前記レジストの上から前記半導体ウェハに向けてスキャン光を照射しつつ、該スキャン光の反射光を受光することで前記フォーカス測定範囲内における複数位置において前記半導体ウェハの表面の凹凸高さを測定することと、
前記凹凸高さを測定することにおいて測定された複数位置それぞれでの高さを示す高さデータより、最小二乗法に基づいてショット毎の近似平面となる表面基準面を算出することと、
露光光に対して垂直かつ露光のフォーカスが合っている面を表面理想面として、該表面理想面に合わせて前記表面基準面の高さおよび傾き調整を行ったのち、前記露光光を前記レジストに照射することで、前記レジストに前記開口部を形成することと、を含み、
前記凹凸高さを測定することでは、前記フォーカス測定範囲における複数位置それぞれをチャンネル（ＣＨ１～ＣＨ５）として、３つよりも多いチャンネルにおいて前記凹凸高さを測定し、
前記表面基準面を算出することでは、前記欠陥の位置を特定することによって特定された前記欠陥の位置が、前記チャンネルのうちのいずれかと一致している場合、該一致していたチャンネルの前記高さデータを除いて、前記最小二乗法による前記表面基準面の算出を行い、
前記凹凸高さを測定することでは、前記３つよりも多いチャンネルとして５点のチャンネルにおいて前記凹凸高さを測定し、
前記表面基準面を算出することでは、前記欠陥の位置を特定することによって特定された前記欠陥の位置が、前記チャンネルのうちのいずれか１つと一致している場合、該一致していた１つのチャンネルの前記高さデータを除いた４点のチャンネルの前記高さデータに基づき、前記最小二乗法による前記表面基準面の算出を行い、
さらに、前記凹凸高さを測定することでは、前記５点のチャンネルとして、正方形状に位置する４点のチャンネルと該正方形状の中心に位置するチャンネルにおいて前記凹凸高さを測定し、
前記表面基準面を算出することでは、前記欠陥の位置を特定することによって特定された前記欠陥の位置が、前記チャンネルのうちのいずれか３つと一致している場合、該一致していた３つのチャンネルの前記高さデータを除いた２点のチャンネルの少なくとも１つの前記高さデータに基づき前記表面基準面の算出を行う、ワイドバンドギャップ半導体装置の製造方法。

【請求項5】

前記凹凸高さを測定することでは、前記５点のチャンネルとして、正方形状に位置する４点のチャンネルと該正方形状の中心に位置するチャンネルにおいて前記凹凸高さを測定し、
前記表面基準面を算出することでは、前記欠陥の位置を特定することによって特定された前記欠陥の位置が、前記チャンネルのうちのいずれか３つと一致している場合、該一致していた３つのチャンネルの前記高さデータを除いた２点のチャンネルの少なくとも１つの前記高さデータに基づき前記表面基準面の算出を行う、請求項２または３に記載のワイドバンドギャップ半導体装置の製造方法。

【請求項6】

前記表面基準面を算出することでは、前記欠陥の位置を特定することによって特定された前記欠陥の位置が、前記チャンネルのうちのいずれか３つと一致している場合、該一致していた３つのチャンネルの前記高さデータを除いた２点のチャンネルの少なくとも１つが前記正方形状の中心のチャンネルであれば、該正方形状の中心のチャンネルの前記高さデータに基づき前記表面基準面の算出を行う、請求項４または５に記載のワイドバンドギャップ半導体装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、炭化珪素（以下、ＳｉＣという）などのワイドバンドギャップ半導体装置の製造方法に関するものである。

【背景技術】

【0002】

従来より、トレンチエッチング工程では、半導体表面にレジストを配置したのち、露光装置を用いてレジストを露光・現像して露光マスクをパターニングし、露光マスクを用いたエッチングを行うことでトレンチを形成している。このとき、半導体表面の凹凸に合わせて露光マスクの露光が行われるように、露光装置での精度良いフォーカスが行われるようにしている（例えば、特許文献１参照）。

【0003】

例えば、ステッパと呼ばれる露光装置では、次のようにして露光を行っている。まず、半導体表面にレジストを塗布したのち、レジスト上から半導体表面に向けてＬＥＤ（Light Emitting Diode）光を入射し、その反射光を受光することで半導体表面の凹凸を検出する。より詳しくは、ショット毎に、フォーカス測定範囲内におけるフォーカスセンサの位置で５点ずつ半導体表面の凹凸高さを測定し、５点の高さデータより、最小二乗法に基づいてショット毎の表面基準面を算出する。次に、半導体ウェハが搭載されるステージを駆動し、Ｘ方向およびＹ方向の走査やＺ方向の調整に基づいて対象ショットに対する高さ合わせや傾き補正を行う。これにより、フォーカス位置において対象ショットの表面基準面が露光光に対して垂直な平面となるように高さや傾きが補正される。続いて、再度ＬＥＤ光の入射および受光を行って対象ショットの半導体表面の表面基準面を算出し、高さや傾き補正が的確に行われているかを確認する。そして、補正が的確に行われていれば対象ショットのレジストの露光を行う。このような動作をショット毎に繰り返して、半導体ウェハの全面においてレジストの露光を行っている。

【先行技術文献】

【特許文献】

【0004】

【文献】特開２００４－７１８５１号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

しかしながら、半導体がＳｉＣである場合、ＳｉＣ表面の凹凸を正確に測定できないために、形成したトレンチの線幅にばらつきが生じることがあることが判った。

【0006】

このような現象が生じる理由について、本発明者らが鋭意検討を行ったところ、トレンチ形成を行うＳｉＣ表面に欠陥があると、ＳｉＣ表面の凹凸を正確に測定できないことがあることが確認された。具体的には、ＳｉＣ表面に欠陥が存在すると、その欠陥によってＬＥＤ光の反射方向にずれが生じ、そのためにＳｉＣ表面の凹凸を正確に測定することができないことが判った。

【0007】

なお、ここでは半導体がＳｉＣである場合を例に挙げて説明したが、表面の凹凸測定において欠陥が影響するワイドバンドギャップ半導体について、同様の課題が発生し得る。また、露光マスクの例として、トレンチ形成用マスクを例に挙げて説明したが、ここで説明した課題は露光マスクを形成する上で発生し得るものである。すなわち、他の露光マスク、例えばイオン注入用マスクや層間絶縁膜に形成するコンタクトホール形成用のエッチングマスクについても、同様の課題が発生し得る。

【0008】

本発明は上記点に鑑みて、欠陥が存在していても的確に露光マスクを形成できるワイドバンドギャップ半導体装置の製造方法を提供することを目的とする。

【課題を解決するための手段】

【0009】

上記目的を達成するため、請求項１に記載の発明は、ワイドギャップ半導体で構成される半導体ウェハ（１０）の上にレジスト（１１）を配置し、該レジストを露光して所定の線幅の開口部を形成するワイドバンドギャップ半導体装置の製造方法であって、半導体ウェハを用意することと、半導体ウェハの表面に存在する欠陥（１２）の位置を特定することと、半導体ウェハの表面側にレジストを配置することと、所定のフォーカス測定範囲を１ショットとして、ショット毎に、レジストの上から半導体ウェハに向けてスキャン光を照射しつつ、該スキャン光の反射光を受光することでフォーカス測定範囲内における複数位置において半導体ウェハの表面の凹凸高さを測定することと、凹凸高さを測定することにおいて測定された複数位置それぞれでの高さを示す高さデータより、最小二乗法に基づいてショット毎の近似平面となる表面基準面を算出することと、露光光に対して垂直かつ露光のフォーカスが合っている面を表面理想面として、該表面理想面に合わせて表面基準面の高さおよび傾き調整を行ったのち、露光光をレジストに照射することで、レジストに開口部を形成することと、を含んでいる。そして、凹凸高さを測定することでは、フォーカス測定範囲における複数位置それぞれをチャンネル（ＣＨ１～ＣＨ５）として、３つよりも多いチャンネルにおいて凹凸高さを測定し、表面基準面を算出することでは、欠陥の位置を特定することによって特定された欠陥の位置が、チャンネルのうちのいずれかと一致している場合、該一致していたチャンネルの高さデータを除いて、最小二乗法による表面基準面の算出を行う。

【0010】

このように、ショット毎の表面基準面を算出する際に、高さ測定を行う各チャンネルのうちのいずれかの位置に欠陥の位置が一致している場合、そのチャンネルを除いて表面基準面を算出している。これにより、誤った高さデータ、つまり欠陥の影響によって半導体ウェハの表面の凹凸を正確に測定できなかったチャンネルの高さデータを無視して近似平面が算出されるため、精度良く表面基準面を算出できる。よって、レジストによって露光マスクを形成する際に、欠陥が存在していても的確に露光マスクを形成できる。

【0011】

なお、各構成要素等に付された括弧付きの参照符号は、その構成要素等と後述する実施形態に記載の具体的な構成要素等との対応関係の一例を示すものである。

【図面の簡単な説明】

【0012】

【図1】第１実施形態で説明するステッパの概略構成を示した図である。

【図2】ステッパによるフォーカス測定範囲と１ショットの露光エリアの関係を示した図である。

【図3】フォーカス測定による表面基準面の算出や傾き補正の様子を示した図である。

【図4】フォーカス測定範囲と凹凸高さの測定が行われる５つのチャンネルを示した図である。

【図5】欠陥が形成されていない通常時と欠陥が形成されている異常時の反射光の変化を示した図である。

【図6】実験で用いた半導体ウェハの任意の５ショットのイメージを示した図である。

【図7A】実験で高さ測定を行った５ショット中における欠陥が存在していたショットのコントラスト図である。

【図7B】実験で高さ測定を行った５ショット中における欠陥が存在していたショットのコントラスト図である。

【図8A】表面基準面を算出したときの表面理想面からのずれ量と、レジストの開口部の線幅との関係を示した図である。

【図8B】表面基準面を算出したときの表面理想面からのずれ量と、レジストの開口部の線幅との関係を示した図である。

【図9】表面理想面からのずれ量を説明した図である。

【図10A】欠陥が含まれていたショットのレジストの開口部の画像を示した図である。

【図10B】欠陥が含まれていないショットのレジストの開口部の画像を示した図である。

【図11】表面理想面からのずれ量の許容量の絶対値をｘ、要求される線幅が得られなくなる欠陥の凹凸高さをｙとしたときの関係を示した図である。

【図12】露光工程が行われるＳｉＣ半導体装置の一例を示した縦型ＭＯＳＦＥＴの断面図である。

【発明を実施するための形態】

【0013】

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。

【0014】

（第１実施形態）
第１実施形態について説明する。ここでは、ステッパを用いたＳｉＣ半導体装置の製造方法について説明する。ＳｉＣ半導体装置を製造する際の一工程として、ステッパを用いて露光マスクのパターニングを行っており、さらにその露光マスクをトレンチ形成用マスクとして用いてトレンチ形成を行っている。

【0015】

まず、図１を参照して、ステッパの構成について説明する。なお、図１中の紙面左右方向をＸ方向、紙面垂直方向をＹ方向、紙面上下方向をＺ方向として説明する。

【0016】

ステッパ１は、表面およびその反対側となる裏面を有する半導体ウェハ１０の表面側に配置したレジスト１１のパターニングに用いられる。パターニングしたレジスト１１は、例えばトレンチ形成用マスクなどの露光マスクとして用いられる。図１に示すように、ステッパ１は、ウェハステージ２、レチクルステージ３、露光光源４、照明光学系５、投影光学系６、投光部７、受光部８および制御部９を有した構成とされている。

【0017】

ウェハステージ２は、加工対象となる半導体ウェハ１０の表面に例えば１μｍの厚みのレジスト１１を形成したものを搭載し、レジスト１１の露光が良好に行われるように、位置や傾き補正を行うためのものである。ここでは、半導体ウェハ１０の一例として、ＳｉＣウェハ１０ａの表面にＳｉＣエピタキシャル層（以下、単にエピ層という）１０ｂを成膜したものを図示している。ウェハステージ２は、制御部９からの制御信号に基づいて、Ｘ方向およびＹ方向に平行なＸＹ平面上における走査や半導体ウェハ１０の傾き補正などを行うことが可能となっている。このため、ステッパ１による１ショット、つまり１回の露光工程によって露光される四角形状の範囲（以下、露光エリアという）毎に、ウェハステージ２を制御して半導体ウェハ１０の高さや傾き補正などが行えるようになっている。

【0018】

ここで、半導体ウェハ１０については、予め結晶欠陥の測定を行うことで、半導体ウェハ１０中における欠陥位置を特定しておくこともできる。後で説明するように、本実施形態では、事前準備として、半導体ウェハ１０中の欠陥位置を特定しており、図示しないアライメントマークなどの目印を基準として各欠陥のＸＹ位置座標を記憶するようにしている。

【0019】

レチクルステージ３は、レチクル３ａの支持台であり、ＸＹ平面において移動可能に構成されている。レチクル３ａは、被転写対象となるレジスト１１に対して露光によってパターン転写を行うための原版となるフォトマスクであり、半導体ウェハ１０に対してパターン転写する形状と対応する所望パターンが形成されている。レチクルステージ３には開口部３ｂが形成されており、レチクルステージ３上において開口部３ｂを跨ぐように所望パターンが形成されたレチクル３ａが配置される。そして、レチクル３ａに対して照明光学系５から照射された露光光が開口部３ｂを通過して投影光学系６に入射されるようになっている。

【0020】

露光光源４は、レジスト１１の露光を行うための露光光を発生するものである。例えば、露光光としては波長３６５ｎｍのｉ線を用いている。この露光光源４で発生させられた露光光が照明光学系５に伝えられるようになっている。

【0021】

照明光学系５は、露光光源４から伝えられた露光光を集光し、レチクル３ａに向けて照射するものである。

【0022】

投影光学系６は、投影レンズなどを備えたものであり、所望パターンが形成されたレチクル３ａを通過した通過光を入光し、それを投影レンズにより所定割合に縮小してレジスト１１に投光する。

【0023】

投光部７は、フォーカス測定のためのスキャン光となるＬＥＤ光を出力するものであり、半導体ウェハ１０の表面のフォーカス測定範囲内においてスキャン光の照射を行う。ステッパ１では、仕様上、フォーカス測定範囲が固定エリアとして決まっている。投光部７は、そのフォーカス測定範囲内の複数点、例えば中心位置と４隅の合計５点において高さ測定のためのスキャン光の照射を行うようになっている。

【0024】

なお、ステッパ１において、「フォーカス測定範囲」は、１ショットの「露光エリア」と同じ範囲であっても良いし、異なった範囲となっていても良い。例えば、図２中に示したように、「フォーカス測定範囲」は、「露光エリア」と中心位置が同じで、かつ、「露光エリア」と異なるサイズとされる。また、「フォーカス測定範囲」は、「露光エリア」ごとに設定され、両者のステップピッチは同じとされる。図２の例では、「フォーカス測定範囲」が「露光エリア」を囲むサイズとされた場合を示しており、ここでは「フォーカス測定範囲」が２．２ｃｍ□、「露光エリア」が１ｃｍ□とされている。逆に、「露光エリア」の方が「フォーカス測定範囲」を囲むサイズとされていても良い。フォーカス測定は、半導体ウェハ１０のうち、チップとして利用される有効エリア内において、ショット数と同じ数行われる。ここでは、半導体ウェハ１０のエッジから所定幅分を除いた範囲を有効エリアとし、それよりも外側の部分をチップとして取り出さない無効エリアとしている。なお、上記では、１回の露光工程での露光のことを１ショットと呼んでいるが、１回のフォーカス測定のことも１ショットと呼ぶ。

【0025】

受光部８は、投光部７から半導体ウェハ１０に対して照射したスキャン光となるＬＥＤ光の反射光を受光し、それによる受光結果を示す検出信号を制御部９に伝える。

【0026】

制御部９は、受光部８から伝えられる受光結果に基づいて、フォーカス測定範囲での表面基準面の算出などのフォーカス測定に関する各種演算を行う。表面基準面については、例えば、フォーカス測定範囲内においてスキャンした複数点での高さに基づいて最小二乗法による演算を行うことで行われる。また、制御部９は、レチクルステージ３の制御や、ウェハステージ２の制御、露光光源４からの露光光の照射の制御などを行う。これにより、レチクル３ａのＸＹ平面上での移動や、加工対象となる半導体ウェハ１０のＸＹ平面上での移動およびフォーカス測定に基づく傾き補正などが行われるようになっている。

【0027】

次に、ステッパ１を用いたレジスト１１の露光工程について説明する。最初に、ステッパ１で行われる通常時の露光工程について説明する。

【0028】

まず、半導体ウェハ１０の表面にレジストを塗布したのち、図３の状態（ａ）に示すように、投光部７よりレジスト１１上から半導体ウェハ１０の表面に向けてスキャン光となるＬＥＤ光を入射し、その反射光を受光部８で受光する。そして、制御部９において、受光部８から伝えられる受光結果に基づいて、フォーカス測定範囲での表面基準面の算出などが行われる。

【0029】

より詳しくは、ショット毎に、フォーカス測定範囲内におけるフォーカスセンサの位置に対応する複数位置、ここでは５点のチャンネルにおいて半導体表面の凹凸高さを測定する。すなわち、図４に示すように、フォーカス測定範囲の中心位置および四隅の５点において、高さ測定が行われる。以下、５つのチャンネルについて、図３の紙面左上をＣＨ１、右上をＣＨ２、中心位置をＣＨ３、左下をＣＨ４、右下をＣＨ５と言う。各チャンネルの位置関係については任意であるが、本実施形態ではＣＨ１、ＣＨ２、ＣＨ４、ＣＨ５が正方形状を形作る位置関係とされ、正方形状の各辺を構成するチャンネル間の距離が１．４ｃｍとされている。

【0030】

そして、図３の状態（ｂ）に示すように、ＣＨ１～ＣＨ５の５点での高さ測定が完了したら、その５点の高さデータより、最小二乗法に基づいてショット毎の近似平面となる表面基準面を算出する。

【0031】

次に、図３の状態（ｃ）に示すように、半導体ウェハ１０が搭載されたウェハステージ２を駆動し、Ｘ方向およびＹ方向の走査やＺ方向の調整に基づいて対象ショットに対する高さ合わせや傾き補正を行う。これにより、フォーカス位置において対象ショットの表面基準面が露光光に垂直な平面となるように高さや傾きが補正される。続いて、再度ＬＥＤ光の入射および受光を行って対象ショットの半導体ウェハ１０の表面の表面基準面を算出し、高さや傾き補正が的確に行われているかを確認する。そして、補正が的確に行われていれば、露光光源４から露光光となるｉ線を出力し、照明光学系５やレチクル３ａおよび投影光学系６を通じて対象ショットのレジスト１１にｉ線を照射し、露光を行う。このような動作をショット毎に繰り返して、半導体ウェハ１０の有効エリアの全ショットにおいてレジスト１１の露光を行う。

【0032】

ここで、ＣＨ１～ＣＨ５のいずれかチャンネルに欠陥が存在していた場合、その欠陥の凹凸サイズによっては、ＬＥＤ光の反射方向にずれが生じ、そのチャンネルでの高さ測定が的確に行えなくなる。具体的には、図５に示すように、半導体ウェハ１０の表面に大きな欠陥１２が存在している異常時には、大きな欠陥１２が存在しない正常時に対してＬＥＤ光の反射方向にずれが生じる。そのため、半導体ウェハ１０の表面の凹凸を正確に測定することができなくなる。その場合、上記したように５点の高さデータより、最小二乗法に基づいてショット毎の近似表面となる表面基準面を算出したときに、的確な高さ測定が行えなかったチャンネルの高さデータが影響して、表面基準面が精度良く算出できなくなる。

【0033】

このため、本実施形態では、事前準備として、半導体ウェハ１０の表面に存在する欠陥１２の位置を特定しておき、ＣＨ１～ＣＨ５のいずれかの位置に欠陥１２が存在していることが確認された場合、その点を除いて表面基準面を算出する。

【0034】

事前準備については、レジスト１１の塗布前に行う。具体的には、表面欠陥検査装置を用いて半導体ウェハ１０の表面に存在する欠陥の位置、すなわち半導体ウェハ１０上でのＸＹ位置座標を測定する。例えば、表面欠陥検査装置では、半導体ウェハ１０の表面画像のコントラストに基づいて欠陥位置を測定している。

【0035】

コントラストと欠陥の凹凸サイズとは相関がある。このため、実験により、高さ測定が的確に行えなかった欠陥１２のある部位のコントラスト値を調べておき、例えばその最小値を判定閾値として設定する。そして、判定閾値以上のコントラスト値となっていた位置を高さ測定が的確に行えない可能性がある欠陥１２の位置として特定しておき、半導体ウェハ１０に存在する欠陥１２の位置として記憶しておく。さらに、レジスト１１を塗布した後の半導体ウェハ１０をウェハステージ２上に搭載した際に、アライメントマークなどの目印を基準として半導体ウェハ１０のアライメントを取り、記憶した欠陥の位置のＸＹ位置座標を特定する。

【0036】

このような事前準備を行った後に上記した露光工程を行う。このとき、ショット毎の表面基準面を算出する際に、５つのチャンネルのうちのいずれかの位置に事前準備で記憶しておいた欠陥１２の位置が一致している場合、そのチャンネルを除いて最小二乗法に基づく近似平面を算出し、表面基準面とする。

【0037】

最小二乗法に基づく近似平面の算出については、算出に用いられる高さデータのチャンネル数が多いほどより精度良く行えるが、誤った高さデータが含まれると精度が悪化してしまう。このため、誤った高さデータ、つまり欠陥１２の影響によって半導体ウェハ１０の表面の凹凸を正確に測定できなかったチャンネルの高さデータを無視して近似平面を算出することで、精度良く表面基準面を算出できる。

【0038】

すなわち、ショット内の５点のチャンネルのうちの１点について欠陥１２が存在していることが確認された場合、残りの４点のチャンネルの高さデータに基づいて表面基準面を算出する。また、ショット内の５点のチャンネルのうちの２点について欠陥１２が存在していることが確認された場合、残りの３点のチャンネルの高さデータに基づいて表面基準面を算出する。

【0039】

ただし、最小二乗法に基づく表面基準面の算出に関しては、３点以上の高さデータが必要になる。このため、ショット内の５点のチャンネルのうちの３点以上について欠陥１２が存在していることが確認された場合、最小二乗法に基づいて表面基準面を算出できない。この場合には、傾きについては露光光に垂直な平面になっていると仮定して、残りの２点の高さデータに基づいて高さのみ算出して表面基準面を求める。このとき、残りの２点のうちの１点がＣＨ３であれば、ＣＨ３の高さデータチャンネルの高さデータに基づいて表面基準面を算出すると、ショット中の高さ範囲の中央値に近いと想定されることから、比較的精度良く高さを算出することが可能となる。

【0040】

参考として、実験により、どの程度の凹凸サイズの欠陥１２が存在すると、高さ測定が的確に行えなかったかを確認した結果について説明する。

【0041】

実験では、半導体ウェハ１０における任意の５ショット、例えば図６に示す５ショットを選択した。この５ショット中の１つに、ＣＨ１～ＣＨ５と重なる欠陥１２が含まれたものが選択されるようにした。そして、上記したような露光工程を行い、レジスト１１をパターニングした。ただし、このときには最小二乗法に基づく近似平面の算出の際に欠陥１２が含まれたチャンネルについても無視せず、そのチャンネルの高さデータも含めて表面基準面を算出した。

【0042】

そして、このようにしてパターニングしたレジスト１１について、露光によって除去されてできた開口部の線幅、例えばレジスト１１がトレンチ形成用マスクとして用いられる場合のトレンチ幅に相当する寸法を電子顕微鏡などで確認した。このような実験を複数枚の半導体ウェハ１０に対して行った。

【0043】

図７Ａは、１枚目の半導体ウェハ１０の任意の５ショット中において、欠陥１２が含まれていたショットの表面欠陥検査装置での解析画像図である。また、図７Ｂは、２枚目の半導体ウェハ１０の任意の５ショット中において、欠陥１２が含まれていたショットの表面欠陥検査装置での解析画像図である。表面欠陥検査装置としては、レーザテック株式会社製のＳｉＣウェハ欠陥検査用のＳＩＣＡを用いた。この装置では、ＳｉＣ表面の凹凸状態が２５６階調のコントラスト値で表されるようになっている。

【0044】

図７Ａの場合、ＣＨ１のチャンネルに欠陥１２が形成されており、コントラスト値は２１４であった。図７Ｂの場合、ＣＨ５のチャンネルに欠陥１２が形成されており、コントラスト値は１８５であった。

【0045】

そして、図７Ａの場合と図７Ｂの場合それぞれについて、表面基準面を算出したときに、表面理想面からのずれ量と、レジスト１１の開口部の線幅との関係を調べたところ、それぞれ図８Ａ、図８Ｂに示す結果となった。なお、ここでいう表面理想面とは、露光光に垂直な平面であり、かつ、露光のフォーカスが合っている高さとされる面のことである。また、表面理想面からのずれ量とは、図９に示すように、ショットの中心において表面理想面と表面基準面とを重ねたときのショット端部での両面の距離のことを表している。露光前の傾き補正時には、このずれ量分の傾き補正が行われることになる。また、レジスト１１の開口部の線幅については、０．３μｍを理想値として設定した。

【0046】

図８Ａおよび図８Ｂに示すように、表面理想面からのずれ量が少ないにもかかわらず、線幅が理想値から離れている点が存在する。例えば、図８Ａおよび図８Ｂ中において丸で囲んだ点では、表面理想面からのずれ量が－０．０２μｍ程度と最も低い値となっているのに、得られた線幅は０．２５μｍ以下と最も線幅の理想値から離れている。この丸で囲んだ点は、図７Ａおよび図７Ｂに示したようにチャンネルと重なる位置に欠陥１２が形成されていたショットであることが確認された。図７Ａおよび図７Ｂに示した欠陥１２が含まれていたショットと、それ以外のショットについて、レジスト１１の開口部の画像を確認したところ、図１０Ａと図１０Ｂのようになっており、前者の線幅が後者の線幅よりも狭くなっていた。

【0047】

このような現象が発生したのは、欠陥１２の影響で表面基準面が誤って算出されたためである。つまり、露光前の傾き補正時に理想面からのずれ量分の傾き補正を行っているが、算出された表面基準面に誤りがあるため、傾き補正が十分に行えてない。このため、フォーカス裕度（以下、ＤＯＦ（Depth of Focus）という）の範囲外となり、露光の焦点位置が最良位置からずれるデフォーカスが発生し、レジスト１１の開口部の線幅にずれが生じたのである。

【0048】

そして、表面理想面からのずれ量とレジスト１１の開口部の線幅との関係について、様々なコントラスト値の欠陥１２が含まれるショットについて調べた。その結果、例えば線幅を１μｍ以下とする露光を行う場合、コントラスト値が１８０以上の欠陥１２が含まれていると、要求される線幅、例えば理想値±１０％の許容範囲外になることが確認された。

【0049】

コントラスト値が１８０以上とは、周囲のＳｉＣ表面に対して、欠陥１２の凹凸高さが８５ｎｍ以上となることを意味している。５点のチャンネルのうち１点でもこの程度の凹凸高さを有する欠陥１２が含まれた状態で表面基準面が算出されると、ＤＯＦの範囲外となり、所望の線幅が得られなくなる。この数値は要求されるＤＯＦに応じて異なった値となるが、例えばＤＯＦが表面理想面からのずれ量が±０．２μｍである場合には、コントラスト値が１８０以上の欠陥１２と重なるチャンネルを無視して表面基準面を算出することが必要であった。また、ＤＯＦが表面理想面からのずれ量が±０．４μｍである場合についても調べたところ、コントラスト値が２５６以上、つまり凹凸高さ１７０ｎｍ以上の欠陥１２と重なるチャンネルを無視して表面基準面を算出することが必要であった。

【0050】

これらについて、ＤＯＦの値、つまり表面理想面からのずれ量の許容量の絶対値をｘ、要求される線幅が得られなくなる欠陥１２の凹凸高さをｙとしてグラフ化すると、図１１のようになる。したがって、次式を満たす凹凸高さｙの欠陥１２が存在するチャンネルを無視して表面基準面を算出すれば、表面基準面の理想面からのずれ量がＤＯＦの範囲内となるようにでき、露光工程において所望の線幅を得ることが可能になる。

【0051】

【数1】

以上説明したように、ショット毎の表面基準面を算出する際に、高さ測定を行う５つのチャンネルのうちのいずれかの位置に所定の凹凸高さを有する欠陥１２の位置が一致している場合、そのチャンネルを除いて表面基準面を算出している。これにより、誤った高さデータ、つまり欠陥１２の影響によって半導体ウェハ１０の表面の凹凸を正確に測定できなかったチャンネルの高さデータを無視して近似平面が算出されるため、精度良く表面基準面を算出できる。よって、レジスト１１によって露光マスクを形成する際に、欠陥１２が存在していても的確に露光マスクを形成できる。

【0052】

そして、最小加工寸法が１μｍ以下、例えば０．３～０．８μｍのように微細な半導体素子についても、精度良く製造することができる。

【0053】

例えば、図１２に示すような縦型ＭＯＳＦＥＴを有するＳｉＣ半導体装置の製造方法における一工程として、上記した露光工程を行うと好ましい。

【0054】

ＳｉＣ半導体装置には、ＳｉＣからなるｎ^＋型基板２１が用いられており、ｎ^＋型基板２１の主表面上には、ｎ^＋型基板２１よりも低不純物濃度のＳｉＣからなるｎ^－型低濃度層２２がエピタキシャル成長させられている。このように、ＳｉＣウェハ１０ａに相当するｎ^＋型基板２１の上にエピ層１０ｂに相当するｎ^－型低濃度層２２が形成されたものが半導体ウェハ１０に相当する。

【0055】

ｎ^－型低濃度層２２は、ｎ^＋型基板２１から離れた位置において幅狭とされたＪＦＥＴ部２２ａと連結され、ＪＦＥＴ部２２ａの両側には、ＳｉＣからなるｐ型ディープ層２３が形成されている。ｐ型ディープ層２３は、ＪＦＥＴ部２２ａと同じ厚みで構成される。さらに、ＪＦＥＴ部２２ａおよびｐ型ディープ層２３の上には、ＳｉＣからなるｐ型ベース領域２４が形成され、ｐ型ベース領域２４の上には、ＳｉＣからなるｎ^＋型ソース領域２５およびｐ^＋型コンタクト領域２６が形成されている。ｎ^＋型ソース領域２５は、ｐ型ベース領域２４のうちＪＦＥＴ部２２ａと対応する部分の上に形成されており、ｐ^＋型コンタクト領域２６は、ｐ型ベース領域２４のうちｐ型ディープ層２３と対応する部分の上に形成されている。

【0056】

ｐ型ベース領域２４およびｎ^＋型ソース領域２５を貫通してＪＦＥＴ部２２ａに達するゲートトレンチ２７が形成されている。このゲートトレンチ２７の側面と接するように上述したｐ型ベース領域２４およびｎ^＋型ソース領域２５が配置されている。ゲートトレンチ２７は、図１２の紙面左右方向を幅方向、紙面法線方向となる一方向を長手方向、紙面上下方向を深さ方向とするライン状のレイアウトで形成されている。また、図１２には１本しか示していないが、ゲートトレンチ２７は、複数本が紙面左右方向に等間隔に配置され、それぞれｐ型ディープ層２３の間に挟まれるように配置されていてストライプ状とされている。

【0057】

また、ｐ型ベース領域２４のうちゲートトレンチ２７の側面に位置している部分を、縦型ＭＯＳＦＥＴの作動時にｎ^＋型ソース領域２５とＪＦＥＴ部２２ａとの間を繋ぐチャネル領域として、チャネル領域を含むゲートトレンチ２７の内壁面にゲート絶縁膜２８が形成されている。そして、ゲート絶縁膜２８の表面にはドープドＰｏｌｙ－Ｓｉにて構成されたゲート電極２９が形成されており、これらゲート絶縁膜２８およびゲート電極２９によってゲートトレンチ２７内が埋め尽くされている。これにより、トレンチゲート構造が構成されている。

【0058】

ｎ^＋型ソース領域２５やｐ^＋型コンタクト領域２６およびトレンチゲート構造の表面には、層間絶縁膜３０が形成されている。そして、層間絶縁膜３０の上に導体パターンとして、ソース電極３１や図示しないゲート配線層が形成されている。層間絶縁膜３０にはコンタクトホール３０ａが形成されており、ソース電極３１がｎ^＋型ソース領域２５やｐ^＋型コンタクト領域２６と電気的に接触させられている。また、図１２とは別断面において、さらに層間絶縁膜３０はコンタクトホールが形成されており、このコンタクトホールを通じてゲート電極２９とゲート配線層とが電気的に接続されている。

【0059】

さらに、ｎ^＋型基板２１の裏面側にはｎ^＋型基板２１と電気的に接続されたドレイン電極３２が形成されている。このような構造により、ｎチャネルタイプの反転型のトレンチゲート構造の縦型ＭＯＳＦＥＴが構成されている。このような縦型ＭＯＳＦＥＴが複数セル配置されることでセル領域が構成されている。そして、このような縦型ＭＯＳＦＥＴが形成されたセル領域を囲むように図示しないガードリングなどによる外周耐圧構造が構成されることでＳｉＣ半導体装置が構成されている。

【0060】

このようなＳｉＣ半導体装置において、各不純物層やゲートトレンチ２７の中で最小加工寸法となる部分、例えばゲートトレンチ２７の幅が０．３～０．８μｍに設定される。そのようなゲートトレンチ２７を形成する際のトレンチ形成用の露光マスクとしてレジスト１１を露光したものを用いる場合に、上記した露光工程を行うことで的確に露光マスクを形成でき、所望の線幅のゲートトレンチ２７を形成できる。したがって、所望の特性のＳｉＣ半導体装置を的確に製造することが可能となる。

【0061】

（他の実施形態）
本開示は、上記した実施形態に準拠して記述されたが、当該実施形態に限定されるものではなく、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。

【0062】

例えば、上記実施形態では、ＳｉＣウェハ１０ａの上にエピ層１０ｂを形成した半導体ウェハ１０に対してレジスト１１を配置し、このレジスト１１を露光する場合を例に挙げて説明したが、半導体ウェハ１０の形態の一例を示したに過ぎず、他の構造であっても良い。また、レジスト１１を露光した露光マスクとしてトレンチ形成用マスクを例に挙げたが、トレンチ形成用マスク以外、例えばイオン注入用マスクや層間絶縁膜に形成するコンタクトホール形成用のエッチングマスクに適用されるものであっても良い。

【0063】

なお、上記実施形態では、簡素化のために、加工対象となる半導体ウェハ１０の表面にレジスト１１を塗布する構成を例に挙げて説明したが、半導体ウェハ１０の上に酸化膜などの絶縁膜を配置し、その絶縁膜の上にレジスト１１が塗布される構成でも良い。このような場合でも、スキャン光が絶縁膜を透過して半導体ウェハ１０の表面で反射する際に、欠陥１２が影響して表面基準面の算出に影響を与えることから、上記と同様のことが言える。

【0064】

また、ＳｉＣウェハ１０ａの上にエピ層１０ｂを形成した半導体ウェハ１０を用いて形成する半導体素子の一例として、縦型ＭＯＳＦＥＴを挙げたが、他のデバイス、例えばショットキーダイオードなどであっても良い。

【0065】

また、上記各実施形態において言及した数値、例えばフォーカス測定範囲やチャネル間の距離などについては一例を示したに過ぎない。また、レジスト１１の膜厚として１μｍを例に挙げたが、これに限るものではない。ただし、レジスト１１の膜厚が厚くなるほど、線幅の狭い開口部を形成する場合に、所望の線幅よりも狭くなることによる影響が大きく、特にレジスト１１の厚みに対する線幅の比となるアスペクト比が１以上となる場合に、その影響が生じやすい。このため、レジスト１１の膜厚が１μｍ以上とされる場合において線幅が１μｍ以下とされるようなアスペクト比が１以上となる場合に、上記した露光工程を行うことが好適である。

【0066】

さらに、上記実施形態では、半導体ウェハ１０としてＳｉＣウェハ１０ａの上にエピ層１０ｂを形成してＳｉＣ半導体装置を製造する場合を例に挙げて説明したが、ワイドバンドギャップ半導体装置の製造に本発明を適用することが可能である。

【符号の説明】

【0067】

１ ステッパ
２ ウェハステージ
４ 露光光源
７ 投光部
８ 受光部
９ 制御部
１０ 半導体ウェハ
１０ａ ＳｉＣウェハ
１０ｂ エピ層
１１ レジスト

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7A】

【図7B】

【図8A】

【図8B】

【図9】

【図10A】

【図10B】

【図11】

【図12】