▶ コミサリヤ・ア・レネルジ・アトミク・エ・オ・エネルジ・アルテルナテイブの特許一覧 ▶ ユニヴェルシテ・ドゥ・フランシュ・コンテの特許一覧 ▶ エコール・ナショナル・スーペリウール・ドゥ・メカニーク・エ・デ・ミクロテクニークの特許一覧
特許7517840転写圧電又は強誘電体層から微小電気機械システムを製造するプロセス
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-07-08
(45)【発行日】2024-07-17
(54)【発明の名称】転写圧電又は強誘電体層から微小電気機械システムを製造するプロセス
(51)【国際特許分類】
B81C 3/00 20060101AFI20240709BHJP
B81B 7/02 20060101ALI20240709BHJP
H03H 3/02 20060101ALI20240709BHJP
H03H 9/17 20060101ALI20240709BHJP
【ＦＩ】
B81C3/00
B81B7/02
H03H3/02 B
H03H9/17 F
【請求項の数】
15
【外国語出願】
(21)【出願番号】P 2020030147
(22)【出願日】2020-02-26
(65)【公開番号】P2020142363
(43)【公開日】2020-09-10
【審査請求日】2022-10-31
(31)【優先権主張番号】1902226
(32)【優先日】2019-03-05
(33)【優先権主張国・地域又は機関】FR
(73)【特許権者】
【識別番号】311015001
【氏名又は名称】コミサリヤ・ア・レネルジ・アトミク・エ・オ・エネルジ・アルテルナテイブ
(73)【特許権者】
【識別番号】513288470
【氏名又は名称】ユニヴェルシテ・ドゥ・フランシュ・コンテ
(73)【特許権者】
【識別番号】514086363
【氏名又は名称】エコール・ナショナル・スーペリウール・ドゥ・メカニーク・エ・デ・ミクロテクニーク
(74)【代理人】
【識別番号】110001173
【氏名又は名称】弁理士法人川口國際特許事務所
(72)【発明者】
【氏名】アレクサンドル・ラインハルト
(72)【発明者】
【氏名】マリー・ブスケ
(72)【発明者】
【氏名】アウシュリネ・バルタサイト
【審査官】永井 友子
(56)【参考文献】
【文献】米国特許出願公開第２０１８／００５４１７６（ＵＳ，Ａ１）
【文献】米国特許出願公開第２０１３／０２４９６４８（ＵＳ，Ａ１）
【文献】特開２０１０－０１２５９４（ＪＰ，Ａ）
【文献】特開２００８－１３５８８６（ＪＰ，Ａ）
【文献】特開２０１２－１４７４２３（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｂ８１Ｃ ３／００
Ｈ１０Ｎ ３０／２０
Ｈ１０Ｎ ３０／３０
Ｈ１０Ｎ ３０／０７６
Ｈ１０Ｎ ３０／８５３
Ｂ８１Ｂ ７／０２
Ｈ０３Ｈ ３／０２
Ｈ０３Ｈ ９／１７
(57)【特許請求の範囲】
【請求項1】
微小電気機械システムの製造プロセスにおいて、－仮基板（１００）の表面上にスタックを生成して、第一のアセンブリを生成するステップであって、
－前記仮基板（１００）の前記表面上にＺｎＯのバッファ層（２００）を堆積させるステップと、
－圧電材料又は強誘電体材料を堆積させて圧電材料又は強誘電体材料の層（３００）を生成することと、
－第一の接合層（５００ａ、５００ｂ）を生成することであって、前記圧電材料はＬｉＮｂＯ ３ 若しくはＬｉＴａＯ ３ 又はその固溶体、又はＫＮｂＯ ３ であり、前記強誘電体材料はＬｉＮｂＯ ３ 又はＬｉＴａＯ ３ であることと、
を含むステップと、
－少なくとも、ホスト基板（７００）の表面上に第二の接合層（５００ｃ）を生成することを含む、第二のアセンブリを生成するステップと、
－前記２つのアセンブリのうちの少なくとも一方の中に少なくとも１つの音響分離構造を生成するステップと、
－前記２つのアセンブリのうちの少なくとも一方の中に、１つ又は複数の電極を含む少なくとも１つの電極レベルを生成するステップと、
－前記２つのアセンブリのうちの少なくとも一方の中に前記少なくとも１つの電極レベルを生成する前又は後に、前記２つのアセンブリを前記２つの接合層を介して接合するステップと、
－前記仮基板を取り除くステップと、
を含むプロセス。
【請求項2】
前記圧電材料又は前記強誘電体材料はエピタキシャル成長により堆積される、請求項１に記載のプロセス。
【請求項3】
前記微小電気機械システムは少なくとも１つのバルク弾性波共振器又は少なくとも１つのラム波共振器を含む、請求項１及び２の何れかに記載のプロセス。
【請求項4】
前記接合するステップは熱アニーリングのステップを含む、請求項１～３のうちの１項に記載のプロセス。
【請求項5】
前記仮基板を取り除く作業は、－前記仮基板を薄化するステップと、
－前記薄化された仮基板を化学エッチングする作業と、
を含む、請求項１～４のうちの１項に記載のプロセス。
【請求項6】
前記仮基板を取り除く作業は、－前記仮基板が製作される前記材料の中に、析出又は化学反応を生じさせる元素を拡散させるステップ、又は
－前記仮基板の中にイオンを注入するステップ
を含む、請求項１～４のうちの１項に記載のプロセス。
【請求項7】
－誘電体材料の上方に犠牲層を生成するステップと、－前記犠牲層を、犠牲層構造を画定するように構造化するステップと、
－前記犠牲層構造の上に誘電体を堆積させるステップと、
－前記犠牲層構造を取り除き、前記音響分離構造を画定するステップと、
を含む、請求項１～６のうちの１項に記載のプロセス。
【請求項8】
前記誘電体材料はＳｉＯ２であってよい酸化物であり、前記犠牲層はアモルファスシリコン又はポリシリコンで製作される、請求項７に記載のプロセス。
【請求項9】
前記音響分離構造を生成するステップは、－前記第一のアセンブリの中に少なくとも１つの犠牲層（６００）を生成するステップと、
－前記２つのアセンブリを接合した後、前記犠牲層構造をリリースするステップと、
を含む、請求項７及び８の何れかに記載のプロセス。
【請求項10】
前記音響分離構造を生成するステップは、ブラッグミラー構造（ＭＲ）を生成するステップを含む請求項１～６の何れか１項に記載のプロセス。
【請求項11】
金属及び、おそらくはモリブデンで製作される構造化層の前記生成を含み、前記構造化層はＳｉＯ２であってよい誘電体の中に挿入される、請求項１０に記載のプロセス。
【請求項12】
－前記２つのアセンブリを接合する前記ステップの前に、前記圧電材料又は強誘電体材料層の前記表面上に、少なくとも１つのいわゆる下側電極（４００）を生成して、前記第一のアセンブリの中に音響分離構造を生成するステップと、－前記仮基板を取り除いた後に、前記圧電材料又は強誘電体材料層の上に、少なくとも１つのいわゆる上側電極（８００）を生成するステップと、
を含む、請求項１～１１のうちの１項に記載のプロセス。
【請求項13】
前記２つのアセンブリを接合する前記ステップの前に、－前記圧電材料又は強誘電体材料層の前記表面上に電極を生成するステップと、
－前記第二のアセンブリの中に音響分離構造を生成するステップと、
を含む、請求項１～１１のうちの１項に記載のプロセス。
【請求項14】
前記仮基板は、ＭｇＯ、ＳｒＴｉＯ３、ＬａＡｌＯ３、ＬＳＡＴ（（ＬａＡｌＯ３）０．３（Ｓｒ２ＴａＡｌＯ６）０．７）、ＤｙＳｃＯ３、サファイヤ（Ａｌ２Ｏ３）、ニオブ酸リチウム（ＬｉＮｂＯ３）、タンタル酸リチウム（ＬｉＴａＯ３）、又は水晶で製作され、前記圧電材料はＰＺＴであることがおそらく有利である、請求項１～１３のうちの１項に記載のプロセス。
【請求項15】
前記接合層は酸化物から製作され、又はポリマから製作される、請求項１～１４のうちの１項に記載のプロセス。
【発明の詳細な説明】
【技術分野】
【0001】
発明の分野は、情報処理素子（共振器、フィルタ等）として、センサ（温度、圧力、加速度、磁場、化学種等の物理センサ）として、又はアクチュエータ（マイクロ流路システム用のマイクロポンプ、変形可能なマイクロミラー等）として使用される微小電気機械システム（ＭＥＭＳ）のそれである。
【背景技術】
【0002】
電気機械コンポーネントは、様々なシステムで使用されるコンポーネントの独立した分類を形成する。例えばこれらの素子により、電気信号の作用の下で機械的運動を起こすことができ、すると、これはアクチュエータのことである。これらのコンポーネントの最も一般的な例は、インクジェットプリンタの印刷ヘッド、自動車用燃料インジェクタ、又は精密機械若しくは理化学機械で使用されるマイクロ若しくはナノポジショニングシステムである。これに対して他のシステムは、各種の刺激に対する機械的素子の感度を利用して電気情報を送達し、前記刺激を定量化できるようにする。すると、これはセンサのことである。最も一般的な例は、この場合、特に加速度計、ジャイロメータ、圧力センサ（マイクロフォン）である。終わりに、最後のカテゴリは両方の効果を同時に利用するものであり、機械的構造が周期的電気信号の影響により振動するように製作され、この機械的構造の振動が十分に安定であれば、この振動の電気ドメインへの書き換えによって、安定した発振システムを製造できる。すると、これは共振器のことである。これらのコンポーネントの最も一般的な例は、ウォッチ及びクロック製造産業用の水晶振動子又は、電気回路を時間的に同期させるために使用される発振器である。
【0003】
これらの電気機械システムはすべて、構造の変換能力、すなわちそれが１つのドメイン（電気ドメイン、機械ドメイン等）で生成された信号を他のドメイン（電気ドメイン、機械ドメイン等）に変換する能力に基づく。多数の技術が知られているが、最も一般的なひとつは圧電材料の使用である。圧電気は１８８０年にキュリー兄弟により発見され（Ｐ．Ｃｕｒｉｅ，Ｎｏｔｉｃｅ ｓｕｒ ｌｅｓ ｔｒａｖａｕｘ ｓｃｉｅｎｔｉｆｉｑｕｅｓ ｄｅ Ｍ．Ｐ．Ｃｕｒｉｅ，Ｇａｕｔｈｉｅｒ－Ｖｉｌｌａｒｓ（１９０２））、結晶が機械的応力の作用の下で分極化する、又はその反対に電圧の作用の下で変形する能力である。したがって、圧電材料により、電気－機械又は機械－電気変換を実現できる。
【0004】
圧電コンポーネントに関する基礎研究では、天然の結晶、例えば水晶又はロッシェル塩が使用された。これらの材料はすぐさま共振器の製造に、及び最初のソナーシステムに応用された。しかしながら、後者の応用では、これらの材料の圧電特性は弱すぎて、水中で高い圧力を生成できないか、反対に、低い音響圧力を検出できないことが判明した。そこで、研究は人工材料の合成に方向転換され、その中で最も使用されているものは現在でも依然としてチタン酸ジルコン酸鉛（ＰｂＺｒｘＴｉ１－ｘＯ３又はＰＺＴ）及びその誘導体である。この材料の高い圧電性により、海上輸送若しくは防衛用ソナーシステム、医療診断用超音波検査用プローブ、自動車業界用燃料インジェクタ、又はさらには非破壊的試験システムのためのセンサ素子の開発が可能となった。その優れた圧電特性にかかわらず、この材料にはいくつかの大きな欠点がある：それが鉛に基づく化合物であるため、その合成、リサイクル、及び自然環境中でのその廃棄が環境毒性学に関する問題の原因となる。それゆえ、長期にわたり、ＲｏＨＳ（Ｒｅｓｔｒｉｃｔｉｏｎ ｏｆ ｔｈｅ ｕｓｅ ｏｆ Ｈａｚａｒｄｏｕｓ Ｓｕｂｓｔａｎｃｅｓ ｉｎ ｅｌｅｃｔｒｏｎｉｃ ｅｑｕｉｐｍｅｎｔ（電子機器における特定有害物質使用の制限））やＷＥＥＥ（Ｗａｓｔｅ Ｅｌｅｃｔｒｉｃａｌ ａｎｄ Ｅｌｅｃｔｒｏｎｉｃ Ｅｑｕｉｐｍｅｎｔ（電気・電子機器廃棄物））欧州指令等の規格がその使用を禁じる傾向にある。それに加えて、この材料は低周波数で強力な圧電特性を有するが、高周波数の用途ではその電気的及び／又は機械的損失は容認できない。最後に、この材料は高温でその圧電特性を失う。したがって、研究は代替材料に向けられるようになり、これらは例えば、ニオブ酸又はタンタル酸リチウム（ＬｉＮｂＯ３、ＬｉＴａＯ３）、ニオブ酸カリウム（ＫＮｂＯ３）及びＫＮａ１－ｘＮｂｘＯ３等のその誘導体、チタン酸バリウム（ＢａＴｉＯ３）及び（Ｂａ１－ｘＣａｘ）（Ｔｉ１－ｙＺｒｙ）Ｏ３等のその誘導体、チタン酸ビスマスナトリウム（Ｎａ０．５Ｂｉ０．５ＴｉＯ３）、又はその他の特殊材料、例えばランガサイト、ランガテイト若しくはそれらの誘導体（Ｌａ３Ｇａ５ＳｉＯ１４、Ｌａ３Ｇａ５．５Ｔａ０．５Ｏ１４等）である。
【0005】
１９８０年代に、微小電気機械システム（ＭＥＭＳ）の出現がセンサの、アクチュエータの、又は共振器の小型化の道を開き、これが携帯電話機及び自動車用センサの開発に役立った。圧電ＭＥＭＳの製造は、圧電薄膜層の開発により可能となった。これらの層は、１マイクロメートル程度又はさらにはそれ未満の厚さにより特徴付けられる。一般に、薄膜層の形態で入手できる多結晶材料は数種類しかないことが多く、これらは例えば酸化亜鉛（ＺｎＯ）、窒化アルミニウム（ＡｌＮ）、又は再びＰＺＴである。現時点では、後ろの２つの材料が業界での使用に成功している。
【0006】
窒化アルミニウム層は現在、バルク弾性波フィルタの製造に主に使用されている。これらのフィルタは、複数のバルク弾性波共振器を使用する回路であり、これらは、一般にＡｌＮ製である圧電層の厚さモードでの共振に基づく。具体的には、長い間、この材料の圧電係数は比較的、携帯電話機の用途の要求事項に合わせられていた。具体的には、圧電材料中を伝搬する波の電磁界結合係数（この結合係数は、電気ドメインから機械ドメインに、又はその逆に変換されるエネルギーの量と、構造中に電気及び機械的形態で貯蓄されるエネルギーの量との比と定義されている）と、フィルタ回路を使って合成可能な相対バンド幅との間に比例関係がある。音響波フィルタの技術の成熟と新しい電気通信規格（例えば、５世代若しくは５Ｇ携帯電話機）の到来により、高周波数（３ＧＨｚより高い）の新たな周波数バンドの出現と相対的に広いバンドの、又は使用中の周波数バンド間の縮小された間隔の出現が目の当たりにされている。それに加えて、現在、周波数アジリティを備えるフィルタの共振器や回路の開発が盛んに研究されている。これらの特定の場合の何れにおいても、窒化アルミニウムを用いて実現可能なものより高い電磁界結合係数を有する共振器が必要となる。
【0007】
したがって、ＡｌＮから得られ、例えばスカンジウム又はクロミウム（ＡｌＳｃＮ又はＡｌＣｒＮ）を取り入れた合金の開発が、ここ数年で目撃されている。圧電材料の組成の調整により、製造プロセスを大きく変更せずに、圧電結合係数を実質的に高める（推移は約６％から１０％超へ）ことができる。しかしながら、要求されているのは、これらの改良でも依然として完全には十分とは言えないようなものである。したがって、バルク弾性波共振器の基本材料をニオブ酸リチウム又はタンタル酸リチウム等の材料とすることが提案されている。ニオブ酸リチウムは理論上、４５％と高い電磁界結合係数を有し得るせん断波を励起させることができる。しかしながら、これが当てはまるのは、特定の、ごく特殊な結晶軸配向の場合に限定される。
【0008】
実際には、この材料に関する最も進んだ研究は、Ｋａｄｏｔａら（Ｍ．Ｋａｄｏｔａ，Ｙ．Ｓｕｚｕｋｉ，ａｎｄ Ｙ．Ｉｔｏ，ＩＥＥＥ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｕｌｔｒａｓｏｎｉｃｓ Ｓｙｍｐｏｓｉｕｍ ２０１０又はＭ．Ｋａｄｏｔａ，Ｔ．Ｏｇａｍｉ，Ｋ．Ｙａｍａｍｏｔｏ，Ｈ．Ｔｏｃｈｉｓｈｉｔａ，Ｙ．Ｎｅｇｏｒｏ，ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｕｌｔｒａｓｏｎｉｃｓ，Ｆｅｒｒｏｅｌｅｃｔｒｉｃｓ ａｎｄ Ｆｒｅｑｕｅｎｃｙ Ｃｏｎｔｒｏｌ ｖｏｌ ５７，Ｎｏ．１１，ｐ．２５６４（２０１０））のものであり、彼らは基板／犠牲層／電極／ニオブ酸リチウムのエピタキシャル膜／電極からなるスタックからラム波及びバルク波共振器を製造した。ニオブ酸リチウムのこれらの層はいわゆるｃ軸配向を有し、これは標準ＡＮＳＩ／ＩＥＥＥ １７６－１９８７による結晶軸（０００．６）又はＺ方向に対応する。この配向の電磁界結合係数は窒化アルミニウムのそれとほとんど同じであり、したがって、この材料の成膜がどれだけ難しいかについては比較的ほとんど関心が向けられない。具体的には、この材料の成長には高い温度（５００～７００℃程度）と比較的長い時間（数時間程度）が必要であり、その間にリチウムが他の既存の層の中に拡散されるリスクが高まり、化学的組成と界面の制御が困難となる。
【0009】
これらの問題を回避するために、様々な製造プロセスが単結晶薄膜を転写する技術に基づいている。薄膜はこの場合、バルク単結晶基板から採取されて、音響コンポーネントのスタックに組み込まれる。３つの技術がある：
－接合／薄化：この原理は、圧電基板をホスト基板に接合すること、その後、圧電材料を機械的研削により薄化すること、及びそれに続く研磨からなる。特定の場合では、材料をより迅速になくすためにエッチングステップを使用することも可能である。
－接合／破砕：この原理は、圧電基板中のある深さに軽イオンを比較的高濃度で注入することからなる。その後、この基板がホスト基板に接合される。すると、熱処理により、注入されたイオンが捕捉された界面を脆弱化でき、それによって材料が破砕される。すると、一方で、ホスト基板に接合された圧電薄膜層と、他方で、薄化されたドナー圧電基板のみが残る。
－接合／分解：上記の方法のこの変形型は、大量の注入イオンを特定の深さに局所的に存在させることによって圧電材料に損傷を与えるという点を利用することからなる。したがって、この位置では周囲の領域よりはるかに容易に化学的分解によってエッチングされる。次に、この効果を利用して、ホスト基板に接合された薄膜層を圧電基板の残りの部分から剥離してよい。
－接合／薄化：この原理は、圧電基板をホスト基板に接合すること、その後、圧電材料を機械的研削により薄化すること、及びそれに続く研磨からなる。特定の場合では、材料をより迅速になくすためにエッチングステップを使用することも可能である。
－接合／破砕：この原理は、圧電基板中のある深さに軽イオンを比較的高濃度で注入することからなる。その後、この基板がホスト基板に接合される。すると、熱処理により、注入されたイオンが捕捉された界面を脆弱化でき、それによって材料が破砕される。すると、一方で、ホスト基板に接合された圧電薄膜層と、他方で、薄化されたドナー圧電基板のみが残る。
－接合／分解：上記の方法のこの変形型は、大量の注入イオンを特定の深さに局所的に存在させることによって圧電材料に損傷を与えるという点を利用することからなる。したがって、この位置では周囲の領域よりはるかに容易に化学的分解によってエッチングされる。次に、この効果を利用して、ホスト基板に接合された薄膜層を圧電基板の残りの部分から剥離してよい。
【0010】
これら３つの技術には、優れた品質と、実際に、事実上あらゆる結晶配向の単結晶圧電層を提供できるという利点がある（ただし、この配向を有する単結晶基板を入手できる場合）。したがって、これらは非常に多目的に使用される。しかしながら、これには、接合ステップと、残したい層の剥離を実現するための資源集約的な処理が必要となるため、その実現は比較的困難である。特に、破砕を生じさせ、最後に破砕、イオン注入、又はさらには結晶の機械的擦れによる材料の損傷を修復するために適当であれば、接合界面を固化するためにアニーリングを行う必要がある。これは、ホスト基板上に存在する構造との両立性の問題を生じさせることがあり、基板には、修復のためのアニーリング中に加えられる熱負荷によって劣化するリスクがある。他の問題はまた、ドナー基板（圧電基板）とレシーバ基板（理想的には、シリコン基板）との間の膨張率の違いに起因し得、これは、接合／破砕プロセスを適用しようとする間に、破砕のためのアニーリング中に２つの厚い基板に大きい熱膨張の違いが生じたときにウェハの破壊を引き起こし得る。終わりに、これらの技術の最後の限界は、大型の（直径２００又は３００ｍｍ）の基板の転写を想定しにくいことであり、具体的には、単結晶圧電基板は、現時点では、直径１５０ｍｍのものが最も入手可能であり、膨張の違いによる問題の重大さは、基板の横方向の寸法が大きくなるほど深刻となる。
【0011】
したがって、圧電材料の堆積ステップを利用する方が簡単であろう。しかしながら、自然の成長方向以外の結晶配向を得るには、その場その場の基板上のエピタキシャル成長、すなわち、概して成長させたい圧電材料の結晶面と適合する表面原子配列が必要となる。したがって、基板には特定の化学及び熱処理を行って、原子ステップを露わにしなければならない。これらの条件はきわめて限定的であり、一般に、それ自体が単結晶又はエピタキシャルであり、非常に制御された表面状態を有する層の存在を必要とする。これは典型的に、一連の製造ステップの後に得られたスタックには当てはまらず、とりわけ、その上に圧電材料を堆積させることが一般的に望まれる金属電極の場合に、特にこれらの電極が所与の形状を有し、基板の表面全体にわたっていない場合にはなおさら当てはまらない。それに加えて、厚く（材料に応じて数百ｎｍ～数μｍ）成長させることが、基板とエピタキシャル層との間の格子不整合による応力緩和につながり、それによって転位が発生し、これは数が多すぎると薄膜の完全性に悪影響を与える可能性がある。この理由から、エピタキシャル膜の厚さは一般的に限定される。さらに、前述のように、これらの構造は、堆積に必要な熱予算と、存在する種の化学反応性により劣化する可能性が高い。
【0012】
米国特許出願公開第２０１７ ００７７３８６ Ａ１号明細書には、この問題を回避できる技術が記載されており、すなわち、材料は成長基板上でエピタキシャル成長し、任意選択により、基板と圧電層との間のエピタキシャル関係に対応するための副層が含まれる。次に、共振器のスタックの上側部分が形成される。すると、基板の局所的貫通エッチングにより穴が形成され、これによって共振器が基板からリリースされて、機械的に切り離し可能となる。その後、これらの穴の底部に下側電極が堆積され、構成される。しかしながら、この技術には幾つかの欠点がある：
－基板は、穴のエッチングによって大幅に脆弱化し、それによって生成できる特徴の密度が制限される。したがって、これはフィルタのコンパクトさ及び／又は製造歩留りを低下させる。
－例えばサファイヤ等の特定の成長基板は、その化学慣性とその硬さから、深くエッチングすることが難しいことがよく知られている。その結果、エッチングステップは、そのような深さまで可能であったとしても、コストがかかる。
－キャビティの底部（数百μｍの深さ）にある下側電極特徴物の画定は困難であり、それは、フォトリソグラフィ機器を、その被写界深度を超えて使用しなければならないからである。したがって、これらの特徴物は精密に画定できない。
－基板は、穴のエッチングによって大幅に脆弱化し、それによって生成できる特徴の密度が制限される。したがって、これはフィルタのコンパクトさ及び／又は製造歩留りを低下させる。
－例えばサファイヤ等の特定の成長基板は、その化学慣性とその硬さから、深くエッチングすることが難しいことがよく知られている。その結果、エッチングステップは、そのような深さまで可能であったとしても、コストがかかる。
－キャビティの底部（数百μｍの深さ）にある下側電極特徴物の画定は困難であり、それは、フォトリソグラフィ機器を、その被写界深度を超えて使用しなければならないからである。したがって、これらの特徴物は精密に画定できない。
【先行技術文献】
【特許文献】
【0013】
【文献】米国特許出願公開第２０１７／００７７３８６号明細書
【非特許文献】
【0014】
【文献】Ｐ．Ｃｕｒｉｅ，Ｎｏｔｉｃｅ ｓｕｒ ｌｅｓ ｔｒａｖａｕｘ ｓｃｉｅｎｔｉｆｉｑｕｅｓ ｄｅ Ｍ．Ｐ．Ｃｕｒｉｅ，Ｇａｕｔｈｉｅｒ－Ｖｉｌｌａｒｓ（１９０２）
【発明の概要】
【発明が解決しようとする課題】
【0015】
上記の理由から、これに関して、本出願人は本発明において、圧電薄膜層を使用する微小電気機械コンポーネントの製造プロセスを提供し、このプロセスは、２つの電極間に挟まれたエピタキシャル圧電薄膜層の場合に特に好適であり、適当であれば、下側電極を劣化させないようにすることができ、先行技術について前述した技術の欠点を回避できる。
【課題を解決するための手段】
【0016】
より正確には、本発明の１つの主題は微小電気機械システムの製造プロセスであり、これは、
－仮基板の表面上にスタックを生成して、第一のアセンブリを生成するステップであって、
－少なくとも、圧電材料又は強誘電体材料を堆積させて圧電材料又は強誘電体材料の層を生成することと、
－第一の接合層を生成することと、
を含むステップと、
－少なくとも、ホスト基板の表面上に第二の接合層を生成することを含む、第二のアセンブリを生成するステップと、
－２つのアセンブリのうちの少なくとも一方の中に少なくとも１つの音響分離構造を生成するステップと、
－２つのアセンブリのうちの少なくとも一方の中に、１つ又は複数の電極を含む少なくとも１つの電極レベルを生成するステップと、
－２つのアセンブリのうちの少なくとも一方の中に少なくとも１つの電極レベルを生成する前又は後に、前記２つのアセンブリを前記２つの接合層を介して接合するステップと、
－前記仮基板を取り除くステップと、
を含む。
－仮基板の表面上にスタックを生成して、第一のアセンブリを生成するステップであって、
－少なくとも、圧電材料又は強誘電体材料を堆積させて圧電材料又は強誘電体材料の層を生成することと、
－第一の接合層を生成することと、
を含むステップと、
－少なくとも、ホスト基板の表面上に第二の接合層を生成することを含む、第二のアセンブリを生成するステップと、
－２つのアセンブリのうちの少なくとも一方の中に少なくとも１つの音響分離構造を生成するステップと、
－２つのアセンブリのうちの少なくとも一方の中に、１つ又は複数の電極を含む少なくとも１つの電極レベルを生成するステップと、
－２つのアセンブリのうちの少なくとも一方の中に少なくとも１つの電極レベルを生成する前又は後に、前記２つのアセンブリを前記２つの接合層を介して接合するステップと、
－前記仮基板を取り除くステップと、
を含む。
【0017】
本発明の変形型によれば、前記圧電材料又は前記強誘電体材料はエピタキシャル成長により堆積される。
【0018】
本発明の変形型によれば、微小電気機械システムは少なくとも１つのバルク波弾性共振器又は少なくとも１つの表面弾性波共振器又は少なくとも１つのラム波共振器を含む。
【0019】
本発明の変形型によれば、接合するステップは熱アニーリングのステップを含む。
【0020】
本発明の変形型によれば、仮基板を取り除く作業は、
－前記仮基板を薄化するステップと、
－前記薄化された仮基板を化学エッチングする作業と、
を含む。
－前記仮基板を薄化するステップと、
－前記薄化された仮基板を化学エッチングする作業と、
を含む。
【0021】
本発明の変形型によれば、前記仮基板を取り除く作業は、
－前記仮基板が製作される材料の中に、析出又は化学反応を生じさせる元素を拡散させるステップ、又は
－前記仮基板の中にイオンを注入するステップ
を含む。
－前記仮基板が製作される材料の中に、析出又は化学反応を生じさせる元素を拡散させるステップ、又は
－前記仮基板の中にイオンを注入するステップ
を含む。
【0022】
本発明の変形型によれば、プロセスは、前記圧電材料又は前記強誘電体材料の堆積前に、前記仮基板の表面上にバッファ層を堆積させるステップを含む。
【0023】
本発明の変形型によれば、プロセスは、
－誘電体材料の上方に犠牲層を生成するステップと、
－前記犠牲層を、犠牲層構造を画定するように構造化するステップと、
－前記犠牲層構造の上に誘電体を堆積させるステップと、
－前記犠牲層構造を取り除き、前記音響分離構造を画定するステップと、
を含む。
－誘電体材料の上方に犠牲層を生成するステップと、
－前記犠牲層を、犠牲層構造を画定するように構造化するステップと、
－前記犠牲層構造の上に誘電体を堆積させるステップと、
－前記犠牲層構造を取り除き、前記音響分離構造を画定するステップと、
を含む。
【0024】
本発明の変形型によれば、誘電体材料はＳｉＯ２であってよい酸化物であり、犠牲層はアモルファスシリコン又はポリシリコンで製作される。
【0025】
本発明の変形型によれば、音響分離構造を生成するステップは、
－前記第一のアセンブリの中に少なくとも１つの犠牲層を生成するステップと、
－前記２つのアセンブリを接合した後、前記犠牲層構造をリリースするステップと、
を含む。
－前記第一のアセンブリの中に少なくとも１つの犠牲層を生成するステップと、
－前記２つのアセンブリを接合した後、前記犠牲層構造をリリースするステップと、
を含む。
【0026】
本発明の変形型によれば、音響分離構造を生成するステップは、ブラッグミラー構造を生成するステップを含む。
【0027】
本発明の変形型によれば、プロセスは、金属及び、おそらくはモリブデンで製作される構造化層の生成を含み、前記構造化層はＳｉＯ２であってよい誘電体の中に挿入される。
【0028】
本発明の変形型によれば、プロセスは、
－２つのアセンブリを接合する前記ステップの前に、前記圧電材料又は強誘電体材料層の表面上に、少なくとも１つのいわゆる下側電極を生成して、前記第一のアセンブリの中に音響分離構造を生成するステップと、
－前記仮基板を取り除いた後に、前記圧電材料又は強誘電体材料層の上に、少なくとも１つのいわゆる上側電極を生成するステップと、
を含む。
－２つのアセンブリを接合する前記ステップの前に、前記圧電材料又は強誘電体材料層の表面上に、少なくとも１つのいわゆる下側電極を生成して、前記第一のアセンブリの中に音響分離構造を生成するステップと、
－前記仮基板を取り除いた後に、前記圧電材料又は強誘電体材料層の上に、少なくとも１つのいわゆる上側電極を生成するステップと、
を含む。
【0029】
本発明の変形型によれば、プロセスは、前記２つのアセンブリを接合する前記ステップの前に、
－前記圧電材料又は強誘電体材料層の表面上に電極を生成するステップと、
－前記第二のアセンブリの中に音響分離構造を生成するステップと、
を含む。
－前記圧電材料又は強誘電体材料層の表面上に電極を生成するステップと、
－前記第二のアセンブリの中に音響分離構造を生成するステップと、
を含む。
【0030】
本発明の変形型によれば、圧電材料はＬｉＮｂＯ３若しくはＬｉＴａＯ３又はその固溶体、又はＫＮｂＯ３又はＡｌＮ又はＧａＮである。
【0031】
本発明の変形型によれば、強誘電体材料はＬｉＮｂＯ３又はＬｉＴａＯ３又はＰＺＴである。
【0032】
変形型によれば、仮基板はシリコン以外の材料、例えば材料ＭｇＯ、ＳｒＴｉＯ３、ＬａＡｌＯ３、ＬＳＡＴ（（ＬａＡｌＯ３）０．３（Ｓｒ２ＴａＡｌＯ６）０．７）、ＤｙＳｃＯ３、サファイヤ（Ａｌ２Ｏ３）、ニオブ酸リチウム（ＬｉＮｂＯ３）又はタンタル酸リチウムで製作され、圧電材料はＰＺＴであることがおそらく有利である。
【0033】
本発明の変形型によれば、接合層は酸化物から製作され、又はポリマから製作される。
【0034】
本発明の他の主題は、本発明のプロセスを使って得られた微小電気機械システムである。
【0035】
本発明は、以下の非限定的な説明を読み、下記のような添付の図面により、よりよく理解され、またその他の利点も明らかとなるであろう。
【図面の簡単な説明】
【0036】
【図1a】リリースされた犠牲構造を含む本発明によるバルク波共振器を含むシステムの製造プロセスの第一の例の第一のステップを示す。
【図1b】リリースされた犠牲構造を含む本発明によるバルク波共振器を含むシステムの製造プロセスの第一の例の第二のステップを示す。
【図1c】リリースされた犠牲構造を含む本発明によるバルク波共振器を含むシステムの製造プロセスの第一の例の第三のステップを示す。
【図1d】リリースされた犠牲構造を含む本発明によるバルク波共振器を含むシステムの製造プロセスの第一の例の第四のステップを示す。
【図1e】リリースされた犠牲構造を含む本発明によるバルク波共振器を含むシステムの製造プロセスの第一の例の第五のステップを示す。
【図1f】リリースされた犠牲構造を含む本発明によるバルク波共振器を含むシステムの製造プロセスの第一の例の第六のステップを示す。
【図1g】リリースされた犠牲構造を含む本発明によるバルク波共振器を含むシステムの製造プロセスの第一の例の第七のステップを示す。
【図1h】リリースされた犠牲構造を含む本発明によるバルク波共振器を含むシステムの製造プロセスの第一の例の第八のステップを示す。
【図1i】リリースされた犠牲構造を含む本発明によるバルク波共振器を含むシステムの製造プロセスの第一の例の第九のステップを示す。
【図1j】リリースされた犠牲構造を含む本発明によるバルク波共振器を含むシステムの製造プロセスの第一の例の第十のステップを示す。
【図1k】リリースされた犠牲構造を含む本発明によるバルク波共振器を含むシステムの製造プロセスの第一の例の第十一のステップを示す。
【図1l】リリースされた犠牲構造を含む本発明によるバルク波共振器を含むシステムの製造プロセスの第一の例の第十二のステップを示す。
【図1m】リリースされた犠牲構造を含む本発明によるバルク波共振器を含むシステムの製造プロセスの第一の例の第十三のステップを示す。
【図1n】リリースされた犠牲構造を含む本発明によるバルク波共振器を含むシステムの製造プロセスの第一の例の第十四のステップを示す。
【図1o】リリースされた犠牲構造を含む本発明によるバルク波共振器を含むシステムの製造プロセスの第一の例の第十五のステップを示す。
【図2a】ブラッグミラー構造を含む本発明によるバルク波共振器を含むシステムの製造プロセスの第二の例の第一のステップを示す。
【図2b】ブラッグミラー構造を含む本発明によるバルク波共振器を含むシステムの製造プロセスの第二の例の第二のステップを示す。
【図2c】ブラッグミラー構造を含む本発明によるバルク波共振器を含むシステムの製造プロセスの第二の例の第三のステップを示す。
【図2d】ブラッグミラー構造を含む本発明によるバルク波共振器を含むシステムの製造プロセスの第二の例の第四のステップを示す。
【図2e】ブラッグミラー構造を含む本発明によるバルク波共振器を含むシステムの製造プロセスの第二の例の第五のステップを示す。
【図2f】ブラッグミラー構造を含む本発明によるバルク波共振器を含むシステムの製造プロセスの第二の例の第六のステップを示す。
【図3a】本発明によるラム波共振器を含むシステムの製造プロセスの一例の第一のステップを示す。
【図3b】本発明によるラム波共振器を含むシステムの製造プロセスの一例の第二のステップを示す。
【図3c】本発明によるラム波共振器を含むシステムの製造プロセスの一例の第三のステップを示す。
【図3d】本発明によるラム波共振器を含むシステムの製造プロセスの一例の第四のステップを示す。
【図3e】本発明によるラム波共振器を含むシステムの製造プロセスの一例の第五のステップを示す。
【図4a】本発明による２つのラム波共振器を含むコンバータの製造プロセスの一例の第一のステップを示す。
【図4b】本発明による２つのラム波共振器を含むコンバータの製造プロセスの一例の第二のステップを示す。
【図4c】本発明による２つのラム波共振器を含むコンバータの製造プロセスの一例の第三のステップを示す。
【図4d】本発明による２つのラム波共振器を含むコンバータの製造プロセスの一例の第四のステップを示す。
【図4e】本発明による２つのラム波共振器を含むコンバータの製造プロセスの一例の第五のステップを示す。
【図4f】本発明による２つのラム波共振器を含むコンバータの製造プロセスの一例の第六のステップを示す。
【図4g】本発明による２つのラム波共振器を含むコンバータの製造プロセスの一例の第七のステップを示す。
【図4h】本発明による２つのラム波共振器を含むコンバータの製造プロセスの一例の第八のステップを示す。
【図4i】本発明による２つのラム波共振器を含むコンバータの製造プロセスの一例の第九のステップを示す。
【図4j】本発明による２つのラム波共振器を含むコンバータの製造プロセスの一例の第十のステップを示す。
【図4k】本発明による２つのラム波共振器を含むコンバータの製造プロセスの一例の第十一のステップを示す。
【図4l】本発明による２つのラム波共振器を含むコンバータの製造プロセスの一例の第十二のステップを示す。
【図4m】本発明による２つのラム波共振器を含むコンバータの製造プロセスの一例の第十三のステップを示す。
【図4n】本発明による２つのラム波共振器を含むコンバータの製造プロセスの一例の第十四のステップを示す。
【発明を実施するための形態】
【0037】
それゆえ、本発明のプロセスは以下の主要なステップを、特定の変形型及び特定の選択肢に応じた形態で含む：
－適当な成長基板である仮基板を準備するステップ。これには、処理されることになる基板の表面及び／又は、堆積されることになる層と堆積されることになる成長基板との間のエピタキシャル関係を整合させるための層が必要となり得る。
－圧電又は強誘電体層を適当な技術を使って堆積させることにより、単結晶又は、少なくとも集合組織材料を成長させるステップと、
－堆積層の上方、又は他の基板（将来のホスト基板）上に、コンポーネントの下側部分を生成するステップ。この下側部分は、電極等又は、少なくとも、形成される音響波共振器を音響的に隔離するための構造、共振器又はブラッグミラーの下にエアキャビティを挿入できるようにするリリースウェルを含んでいてよい。
－適当であればエピタキシャル層とコンポーネントの下側部分の構造の幾つかを含む成長基板を、任意選択によってこの下側部分の残り（おそらく、犠牲層構造、少なくとも１つの電極等）を有するホスト基板に接合するステップ、
－成長基板であってよい仮基板を、当業者の間で知られている手段（基板の、又は成長基板の中に組み込まれた層のうちの１つの化学的又は物理的エッチング）により切り離すステップ、
－コンポーネントの上側部分を生成することによって、コンポーネントの製造を完了するステップ。
－適当な成長基板である仮基板を準備するステップ。これには、処理されることになる基板の表面及び／又は、堆積されることになる層と堆積されることになる成長基板との間のエピタキシャル関係を整合させるための層が必要となり得る。
－圧電又は強誘電体層を適当な技術を使って堆積させることにより、単結晶又は、少なくとも集合組織材料を成長させるステップと、
－堆積層の上方、又は他の基板（将来のホスト基板）上に、コンポーネントの下側部分を生成するステップ。この下側部分は、電極等又は、少なくとも、形成される音響波共振器を音響的に隔離するための構造、共振器又はブラッグミラーの下にエアキャビティを挿入できるようにするリリースウェルを含んでいてよい。
－適当であればエピタキシャル層とコンポーネントの下側部分の構造の幾つかを含む成長基板を、任意選択によってこの下側部分の残り（おそらく、犠牲層構造、少なくとも１つの電極等）を有するホスト基板に接合するステップ、
－成長基板であってよい仮基板を、当業者の間で知られている手段（基板の、又は成長基板の中に組み込まれた層のうちの１つの化学的又は物理的エッチング）により切り離すステップ、
－コンポーネントの上側部分を生成することによって、コンポーネントの製造を完了するステップ。
【0038】
出願人は、以下にプロセスの複数の例を説明するが、その中のステップが図面に示されており、図中、同じ参照番号が使用され、この参照番号はそれぞれ以下の素子に対応する：
１００：仮基板
２００：バッファ層
３００：圧電材料又は強誘電体材料層
４００：少なくとも１つの下側電極
５００ａ、５００ｂ、５００ｃ－＞５００：特に接合のための誘電体材料
６００：犠牲層構造
ＭＲ：ブラッグミラー構造
７００：ホスト基板
８００：少なくとも１つの上側電極
９００：上側誘電体層
１０００：コンタクトパッド
１００：仮基板
２００：バッファ層
３００：圧電材料又は強誘電体材料層
４００：少なくとも１つの下側電極
５００ａ、５００ｂ、５００ｃ－＞５００：特に接合のための誘電体材料
６００：犠牲層構造
ＭＲ：ブラッグミラー構造
７００：ホスト基板
８００：少なくとも１つの上側電極
９００：上側誘電体層
１０００：コンタクトパッド
【0039】
以下の例は、圧電材料に関して説明されているが、強誘電体材料に関しても同様に適用されてよい。
【0040】
本発明によるバルク波共振器の製造プロセスの例は、リリースされた犠牲構造を含む：
ステップ１．１：
図１ａに示されるように、仮基板１００に対応するシリコン基板を、高温アニーリング（温度＞１０００℃）を介して準備し、原子レベルで平滑な面を得る。
ステップ１．２：
図１ｂに示されるように、例えばＺｎＯの、例えば厚さ２０ｎｍのバッファ層２００を分子線エピタキシ法（ＭＢＥ）により堆積させる。
ステップ１．３：
例えば厚さ２５０ｎｍのＬｉＮｂＯ３の層をパルスインジェクション有機金属化学気相成長法（ＰＩ－ＭＯＣＶＤ）により堆積させる。図１ｃに示されるように、例えばＳｉ／ＺｎＯ／ＬｉＮｂＯ３間の格子整合がｃ軸ニオブ酸リチウム３００の層の成長につながる。
ステップ１．４：
図１ｄに示されるように、例えば厚さ１００ｎｍのモリブデンで製作される下側電極４００をスパッタリングにより堆積させ、その後、フォトリソグラフィ、反応性イオンエッチング、及びレジスト除去により構造化する。
ステップ１．５：
例えば厚さ１００ｎｍのＳｉＯ２で製作される保護誘電体層５００ａを、例えばプラズマ励起化学気相成長法（ＰＥＣＶＤ）により堆積させ、その後、例えば厚さ１μｍのアモルファスシリコンで製作される犠牲層をスパッタリングにより堆積させる。図１ｅに示されるように、後者をフォトリソグラフィ、反応性イオンエッチング、及びレジスト除去により構造化して、犠牲層構造６００を得る。
ステップ１．６：
図１ｆに示されるように、例えば厚さ２μｍのＳｉＯ２誘電体５００ｂを、例えば、Ａｒ／Ｏ２プラズマを使用したＳｉの反応スパッタリングと、化学機械研磨（ＣＭＰ）により堆積させる。
ステップ１．７：
さらに、図１ｇに示されるように、例えば厚さ５００ｎｍとなるようにシリコンホスト基板７００の熱酸化により層５００ｃによって被覆される基板を準備する。
ステップ１．８：
図１ｈに示されるように、表面を活性化させ、その後、成長基板に対応するホスト基板７００と仮基板１００を直接接合し、その後、アニーリング作業を行って、誘電体５００を介して実現される接合を固化する。
ステップ１．９：
仮成長基板１００を切り離す作業を行う。図１ｉに示されるように、わずか約１０マイクロメートルの厚さのみを残すことを目指して機械的研磨により薄化し、その後、テトラメチルアンモニウムヒドロキシド（ＴＭＡＨ）溶液中の仮成長基板の化学エッチングと、例えばＨＣｌを用いるＺｎＯバッファ層２００の化学エッチングを行う。
ステップ１．１０：
図１ｊに示されるように、下側電極まで電気接触させるためのエッチングを、フォトリソグラフィ、圧電層３００のイオンビームエッチング（ＩＢＥ）、及びレジスト除去によって行う。
ステップ１．１１：
図１ｋに示されるように、上側電極８００（再びＭｏで製作され、厚さは例えば１００ｎｍ）を堆積させ、構造化する。
ステップ１．１２：
次に、上側電極を、例えばＰＥＣＶＤにより堆積させた、例えば再び厚さ１００ｎｍのＳｉＯ２層９００で取り囲む。次に、図１ｌに示されるように、フォトリソグラフィ、反応性イオンエッチング、及びレジスト除去により、薄膜内に電気接続のための穴を生成する。
ステップ１．１３：
図１ｍに示されるように、例えばアルミニウムで製作された厚さ１μｍの電気コンタクト１０００を、スパッタリング、フォトリソグラフィ、化学エッチング、及びレジスト除去により堆積させる。
ステップ１．１４
図１ｎに示されるように、リリース穴をＳｉＯ２／ＬｉＮｂＯ３／ＳｉＯ２スタックのイオンビームエッチングによりエッチングする。
ステップ１．１５：
次に、図１ｏに示されるように、共振器（電極間の圧電材料の層）を、アモルファスシリコンで製作された犠牲層構造６００をＸｅＦ２ガスによりエッチングすることによってリリースする。
ステップ１．１６：
最後に、コンポーネントの端子に電圧を印加して、それを加熱することにより、ニオブ酸リチウム層の中の強誘電ドメインを好ましい方向に配向させる。
ステップ１．１：
図１ａに示されるように、仮基板１００に対応するシリコン基板を、高温アニーリング（温度＞１０００℃）を介して準備し、原子レベルで平滑な面を得る。
ステップ１．２：
図１ｂに示されるように、例えばＺｎＯの、例えば厚さ２０ｎｍのバッファ層２００を分子線エピタキシ法（ＭＢＥ）により堆積させる。
ステップ１．３：
例えば厚さ２５０ｎｍのＬｉＮｂＯ３の層をパルスインジェクション有機金属化学気相成長法（ＰＩ－ＭＯＣＶＤ）により堆積させる。図１ｃに示されるように、例えばＳｉ／ＺｎＯ／ＬｉＮｂＯ３間の格子整合がｃ軸ニオブ酸リチウム３００の層の成長につながる。
ステップ１．４：
図１ｄに示されるように、例えば厚さ１００ｎｍのモリブデンで製作される下側電極４００をスパッタリングにより堆積させ、その後、フォトリソグラフィ、反応性イオンエッチング、及びレジスト除去により構造化する。
ステップ１．５：
例えば厚さ１００ｎｍのＳｉＯ２で製作される保護誘電体層５００ａを、例えばプラズマ励起化学気相成長法（ＰＥＣＶＤ）により堆積させ、その後、例えば厚さ１μｍのアモルファスシリコンで製作される犠牲層をスパッタリングにより堆積させる。図１ｅに示されるように、後者をフォトリソグラフィ、反応性イオンエッチング、及びレジスト除去により構造化して、犠牲層構造６００を得る。
ステップ１．６：
図１ｆに示されるように、例えば厚さ２μｍのＳｉＯ２誘電体５００ｂを、例えば、Ａｒ／Ｏ２プラズマを使用したＳｉの反応スパッタリングと、化学機械研磨（ＣＭＰ）により堆積させる。
ステップ１．７：
さらに、図１ｇに示されるように、例えば厚さ５００ｎｍとなるようにシリコンホスト基板７００の熱酸化により層５００ｃによって被覆される基板を準備する。
ステップ１．８：
図１ｈに示されるように、表面を活性化させ、その後、成長基板に対応するホスト基板７００と仮基板１００を直接接合し、その後、アニーリング作業を行って、誘電体５００を介して実現される接合を固化する。
ステップ１．９：
仮成長基板１００を切り離す作業を行う。図１ｉに示されるように、わずか約１０マイクロメートルの厚さのみを残すことを目指して機械的研磨により薄化し、その後、テトラメチルアンモニウムヒドロキシド（ＴＭＡＨ）溶液中の仮成長基板の化学エッチングと、例えばＨＣｌを用いるＺｎＯバッファ層２００の化学エッチングを行う。
ステップ１．１０：
図１ｊに示されるように、下側電極まで電気接触させるためのエッチングを、フォトリソグラフィ、圧電層３００のイオンビームエッチング（ＩＢＥ）、及びレジスト除去によって行う。
ステップ１．１１：
図１ｋに示されるように、上側電極８００（再びＭｏで製作され、厚さは例えば１００ｎｍ）を堆積させ、構造化する。
ステップ１．１２：
次に、上側電極を、例えばＰＥＣＶＤにより堆積させた、例えば再び厚さ１００ｎｍのＳｉＯ２層９００で取り囲む。次に、図１ｌに示されるように、フォトリソグラフィ、反応性イオンエッチング、及びレジスト除去により、薄膜内に電気接続のための穴を生成する。
ステップ１．１３：
図１ｍに示されるように、例えばアルミニウムで製作された厚さ１μｍの電気コンタクト１０００を、スパッタリング、フォトリソグラフィ、化学エッチング、及びレジスト除去により堆積させる。
ステップ１．１４
図１ｎに示されるように、リリース穴をＳｉＯ２／ＬｉＮｂＯ３／ＳｉＯ２スタックのイオンビームエッチングによりエッチングする。
ステップ１．１５：
次に、図１ｏに示されるように、共振器（電極間の圧電材料の層）を、アモルファスシリコンで製作された犠牲層構造６００をＸｅＦ２ガスによりエッチングすることによってリリースする。
ステップ１．１６：
最後に、コンポーネントの端子に電圧を印加して、それを加熱することにより、ニオブ酸リチウム層の中の強誘電ドメインを好ましい方向に配向させる。
【0041】
ブラッグミラー上のエピタキシャルニオブ酸リチウムからバルク弾性波共振器を製造するプロセスの例
上述の製造プロセスの変形型は、共振器の下にあるエアキャビティにより提供される音響閉じ込めの代わりに、高低の音響インピーダンスの交互の層のスタックで構成されるブラッグミラーにより提供される音響閉じ込めに置き換えることである。高い音響インピーダンスを有する材料の中では従来、タングステン（Ｗ）層、モリブデン（Ｍｏ）層、窒化シリコン（ＳｉＮ）層、又は窒化アルミニウム（ＡｌＮ）層が考慮されている。低い音響インピーダンスを有する材料に関しては、前述の文献の全てが酸化シリコン（ＳｉＯ２）の使用に言及しているほか、シリコンオキシカーバイド（ＳｉＯＣ）についても言及している。これらのリストは限定的ではない。
上述の製造プロセスの変形型は、共振器の下にあるエアキャビティにより提供される音響閉じ込めの代わりに、高低の音響インピーダンスの交互の層のスタックで構成されるブラッグミラーにより提供される音響閉じ込めに置き換えることである。高い音響インピーダンスを有する材料の中では従来、タングステン（Ｗ）層、モリブデン（Ｍｏ）層、窒化シリコン（ＳｉＮ）層、又は窒化アルミニウム（ＡｌＮ）層が考慮されている。低い音響インピーダンスを有する材料に関しては、前述の文献の全てが酸化シリコン（ＳｉＯ２）の使用に言及しているほか、シリコンオキシカーバイド（ＳｉＯＣ）についても言及している。これらのリストは限定的ではない。
【0042】
ブラッグミラー上に実装されたバルク波共振器に付けられた名称である音響多層膜共振器（ＳＭＲ：ｓｏｌｉｄｌｙ ｍｏｕｎｔｅｄ ｒｅｓｏｎａｔｏｒ）の好適な製造プロセスについて以下に説明する：
ステップ２．１：
図２ａに示されるような下側電極が生成されるまで第一のプロセスのステップ１．１～１．４を実行して、仮基板１００の上にバッファ層２００、圧電材料層３００、及び下側電極４００を画定する。
ステップ２．２：
図２ｂに示されるように、例えば６００ｎｍの厚さの、ＳｉＯ２で製作された保護層５００ａを、例えばプラズマ励起化学気相成長法（ＰＥＣＶＤ）による堆積と、下側電極により起こされるトポグラフィの平坦化によって得る。ＳｉＯ２層の残りの部分は、ブラッグミラーの上側層の役割を果たす。
ステップ２．３：
その後、ブラッグミラーＭＲ、ここでは例えばＳｉＯ２／Ｍｏ（２５０ｎｍ）／ＳｉＯ２（２５０ｎｍ）／Ｍｏ（４００ｎｍ）ミラーの続きの構成層を堆積させる。次に、図２ｃに示されるように、Ｍｏ／ＳｉＯ２／Ｍｏ３層のフォトリソグラフィ作業及び反応性イオンエッチングを行う。
ステップ２．４：
図２ｄに示されるように、ＳｉＯ２の２μｍの層５００ｂを、例えばＰＥＣＶＤにより堆積させ、ブラッグミラーＭＲによるトポグラフィを平坦化する。
ステップ２．５：
表面を活性化させ、ホスト基板７００＋５００ｃ（酸化シリコンの基板）と仮成長基板１００をブラッグミラーＭＲと共に直接接合する。図２ｅに示されるように、アニーリング作業を行い、接合を固化する。
ステップ２．６：
仮成長基板１００を前述の実施形態のように切り離し、その後、ステップは製造プロセスのそれらと同様に続き、電気コンタクトを完成させる。犠牲層のウェルの代わりにブラッグミラーＭＲがあるため、図２ｆに示されるように、リリースステップが不要となる。
ステップ２．１：
図２ａに示されるような下側電極が生成されるまで第一のプロセスのステップ１．１～１．４を実行して、仮基板１００の上にバッファ層２００、圧電材料層３００、及び下側電極４００を画定する。
ステップ２．２：
図２ｂに示されるように、例えば６００ｎｍの厚さの、ＳｉＯ２で製作された保護層５００ａを、例えばプラズマ励起化学気相成長法（ＰＥＣＶＤ）による堆積と、下側電極により起こされるトポグラフィの平坦化によって得る。ＳｉＯ２層の残りの部分は、ブラッグミラーの上側層の役割を果たす。
ステップ２．３：
その後、ブラッグミラーＭＲ、ここでは例えばＳｉＯ２／Ｍｏ（２５０ｎｍ）／ＳｉＯ２（２５０ｎｍ）／Ｍｏ（４００ｎｍ）ミラーの続きの構成層を堆積させる。次に、図２ｃに示されるように、Ｍｏ／ＳｉＯ２／Ｍｏ３層のフォトリソグラフィ作業及び反応性イオンエッチングを行う。
ステップ２．４：
図２ｄに示されるように、ＳｉＯ２の２μｍの層５００ｂを、例えばＰＥＣＶＤにより堆積させ、ブラッグミラーＭＲによるトポグラフィを平坦化する。
ステップ２．５：
表面を活性化させ、ホスト基板７００＋５００ｃ（酸化シリコンの基板）と仮成長基板１００をブラッグミラーＭＲと共に直接接合する。図２ｅに示されるように、アニーリング作業を行い、接合を固化する。
ステップ２．６：
仮成長基板１００を前述の実施形態のように切り離し、その後、ステップは製造プロセスのそれらと同様に続き、電気コンタクトを完成させる。犠牲層のウェルの代わりにブラッグミラーＭＲがあるため、図２ｆに示されるように、リリースステップが不要となる。
【0043】
エピタキシャルニオブ酸リチウムからラム波共振器を製造するプロセスの例
上述のプロセスはバルク弾性波共振器にしか当てはまらないのではなく、ラム波共振器、別名プレート波共振器の製造に使用してもよい。これらの共振器は、音響波の励起が圧電層を挟む２つの無開口電極によってではなく、圧電層の（上又は下）面の一方に位置付けられた、相互に組み合わせられた２つの櫛形電極によって行われる点で異なる。反対の面は、コンポーネントの表面を覆う電極と接触してよく（こうして形成された垂直電界からのラム波を励起するため）、又はその反対に、電極を持たず、相互に組み合わせられた櫛形電極間に形成された水平電界からの波を励起する。より一般的に、このプロセスはエピタキシャル圧電層の恩恵を受ける何れの種類の音響マイクロ共振器にも当てはめられ得る。
上述のプロセスはバルク弾性波共振器にしか当てはまらないのではなく、ラム波共振器、別名プレート波共振器の製造に使用してもよい。これらの共振器は、音響波の励起が圧電層を挟む２つの無開口電極によってではなく、圧電層の（上又は下）面の一方に位置付けられた、相互に組み合わせられた２つの櫛形電極によって行われる点で異なる。反対の面は、コンポーネントの表面を覆う電極と接触してよく（こうして形成された垂直電界からのラム波を励起するため）、又はその反対に、電極を持たず、相互に組み合わせられた櫛形電極間に形成された水平電界からの波を励起する。より一般的に、このプロセスはエピタキシャル圧電層の恩恵を受ける何れの種類の音響マイクロ共振器にも当てはめられ得る。
【0044】
さらに、上述のプロセスに様々な実施形態を導入してよい。特に、成長基板を切り離すためのその他の手法も想定される。
【0045】
具体的には、第一の例示的な方法のステップ１．９）は成長基板の化学的エッチングに基づく。成長基板がシリコンから製作されず、したがって化学的に溶解させることが難しい場合、又は時間を節約するために、薄化を研削及び化学機械研磨方式によって機械的に行うことが有利であり得る。しかしながら、依然として欠点があり、すなわち、そのプロセスは成長基板の消費及び、したがってその損失につながり、その結果、顕著にコストがかさむ。この問題を回避するために、成長基板を機械的に破砕することが有利であり得、これは、適当なリコンディショニングステップが実行されれば再使用できる。この破砕は様々な方法で行われてよい。以下に説明する：
－圧電層の成長中の脆弱な界面の生成。これは主として、析出又は化学反応を引き起こし、存在する包囲された材料のうちの１つの体積を増大させ、したがって機械的応力を加えることで自然に剥離することになる元素の拡散が支援されているときに生じ得る。
－他の方法は、圧電層の成長後に脆弱な界面を形成することである。この界面は、イオンを成長基板中に注入し、その後、熱アニーリングを行って、Ｓｍａｒｔ Ｃｕｔ（商標）プロセスと同様のプロセスを使って材料が破砕されるようにすることによって形成されてよい。これは、エピタキシャル層及び格子パラメータに対応するための副層群が、注入中にイオンフラックスが通過できるようにするために比較的薄い場合に可能である。
－圧電層の成長中の脆弱な界面の生成。これは主として、析出又は化学反応を引き起こし、存在する包囲された材料のうちの１つの体積を増大させ、したがって機械的応力を加えることで自然に剥離することになる元素の拡散が支援されているときに生じ得る。
－他の方法は、圧電層の成長後に脆弱な界面を形成することである。この界面は、イオンを成長基板中に注入し、その後、熱アニーリングを行って、Ｓｍａｒｔ Ｃｕｔ（商標）プロセスと同様のプロセスを使って材料が破砕されるようにすることによって形成されてよい。これは、エピタキシャル層及び格子パラメータに対応するための副層群が、注入中にイオンフラックスが通過できるようにするために比較的薄い場合に可能である。
【0046】
それゆえ、例えばラム波共振器を製造するための１つの変形型の製造プロセスを以下に説明する：
ステップ３．１：
図３ａに示されるように、ニオブ酸リチウム層３００をシリコン上にエピタキシャル成長させ、このエピタキシャル成長には、ニオブ酸リチウムとシリコンで製作された仮基板１００との間の格子不整合に対応できるようにするためのバッファ層２００の成長が含まれる（第一の例示的プロセスの中で説明したステップ１．１～１．３と同じステップ）。
ステップ３．２：
次に、図３ｂに示されるように、ヘリウム及び水素イオンをエピタキシャル層に注入し、シリコン基板の内側に脆弱界面Ｉを形成する。
ステップ３．３：
プロセスのこの段階で、前述のプロセスのステップ１．４～１．８と同様の方法で、任意選択により電極とパシベーション層を形成し、犠牲層で作られるリリースウェル６００を形成し、その後、誘電体５００を介して、ドナー基板をホスト基板７００に接合することが可能である。この場合、図３ｃに示されるように、共振器には圧電層の下に下側電極がない。
ステップ３．４：
次に、仮成長基板１００を切り離す。この例では、イオン注入により脆弱化された界面Ｉにおいて成長基板が破砕されるようにするアニーリングを行う。次に、図３ｄに示されるように、構造とバッファ層に付着したままである成長基板の薄い層を化学的にエッチングする。シリコンで製作された成長基板の場合、ＴＭＡＨ溶液により残留シリコンを取り除くことができ、それがＺｎＯの問題であればバッファ層の化学的エッチングを、ＨＣｌ又はＨ３ＰＯ４溶液を使って行ってよい。
ステップ３．５：
コンポーネントの製造を終了させる。そのために、図３ｅに示されるように、上記のプロセスのステップ１．１０～１．１６を行い、この図は、このようにして製造される、ホスト基板７００上の、層３００上の単一電極レベル８００、１つの誘電体層９００、及びコンタクトパッド１０００を有するラム波共振器を示している。
ステップ３．１：
図３ａに示されるように、ニオブ酸リチウム層３００をシリコン上にエピタキシャル成長させ、このエピタキシャル成長には、ニオブ酸リチウムとシリコンで製作された仮基板１００との間の格子不整合に対応できるようにするためのバッファ層２００の成長が含まれる（第一の例示的プロセスの中で説明したステップ１．１～１．３と同じステップ）。
ステップ３．２：
次に、図３ｂに示されるように、ヘリウム及び水素イオンをエピタキシャル層に注入し、シリコン基板の内側に脆弱界面Ｉを形成する。
ステップ３．３：
プロセスのこの段階で、前述のプロセスのステップ１．４～１．８と同様の方法で、任意選択により電極とパシベーション層を形成し、犠牲層で作られるリリースウェル６００を形成し、その後、誘電体５００を介して、ドナー基板をホスト基板７００に接合することが可能である。この場合、図３ｃに示されるように、共振器には圧電層の下に下側電極がない。
ステップ３．４：
次に、仮成長基板１００を切り離す。この例では、イオン注入により脆弱化された界面Ｉにおいて成長基板が破砕されるようにするアニーリングを行う。次に、図３ｄに示されるように、構造とバッファ層に付着したままである成長基板の薄い層を化学的にエッチングする。シリコンで製作された成長基板の場合、ＴＭＡＨ溶液により残留シリコンを取り除くことができ、それがＺｎＯの問題であればバッファ層の化学的エッチングを、ＨＣｌ又はＨ３ＰＯ４溶液を使って行ってよい。
ステップ３．５：
コンポーネントの製造を終了させる。そのために、図３ｅに示されるように、上記のプロセスのステップ１．１０～１．１６を行い、この図は、このようにして製造される、ホスト基板７００上の、層３００上の単一電極レベル８００、１つの誘電体層９００、及びコンタクトパッド１０００を有するラム波共振器を示している。
【0047】
上記のプロセスの例は、エピタキシャルニオブ酸リチウム層からのコンポーネントの製造に関する。
【0048】
本発明はまた、エピタキシャル成長可能な他の材料にも使用されてよい。例としては、ＡｌＮ、ＧａＮ、ＬｉＴａＯ３、ＫＮｂＯ３等の材料が挙げられてよい。
【0049】
しかしながら、本発明の手法はエピタキシャル層には一切限定されない。これは先験的に、コンポーネントの完全な統合の中に堆積ステップを取り入れることが複雑であるかぎり（例えば、金属の存在中に、及び／又はトポグラフィを有する表面上の非常に高温での堆積）、何れの種類の堆積層にも適用されてよい。
【0050】
この種の状況の一例は、ＰＺＴの薄膜層を使って圧電マイクロトランスフォーマを製造する場合である。この種のコンポーネントは上述のラム波共振器と同様であるが、相互に組み合わせられた２つの櫛状トランスデューサから構成され、一方はトランスフォーマの一次側に、他方は二次側に対応する。するとラム波は、電力を一次側から二次側に確実に伝えられる。ＰＺＴの中でこれらの波を有効に励起させるために、下側電極を提供する必要がある。したがって、一次側と二次側を確実に電気的に絶縁するために、２つの別々の下側電極を生成し、したがって下側金属レベルにパターンを付けることが必要である。しかしながら、従来のＰＺＴ成長プロセス（ゾル－ゲルプロセス、陰極スパッタリング、又はレーザアブレーション等）は一般に、基板の全体を被覆する金属膜（一般にプラチナ）上に成長させるように最適化される。特に、パターン付き電極上にＰＺＴを堆積させることにより、幾つかの問題が生じることがわかっており、これはすなわち、ＰＺＴ膜を堆積させる表面の性質が、それが金属表面（集合組織Ｐｔ）の問題か、他の副層（アモルファスＳｉＯ２又は部分的に集合組織を有するＴｉＯ２等）の問題かによって異なること、さらに、存在する材料の熱膨張率が異なることである。これらはすべて、残留ひずみの出現につながり、これはメタライズ領域と非メタライズ領域とで異なる。さらに、金属の存在は、特定の元素（特にＰｂ）の拡散に対するバリアを形成し得る。したがって、非メタライズ領域に寄生フェーズ（Ｐｂ中に不足するポリ塩化フェーズ）が現れるのが観察され、これはコンポーネントの製造と動作の点で容認できない。Ｍ．Ｂｏｕｓｑｕｅｔ，Ｂ．Ｖｉａｌａ，Ｈ．Ａｃｈａｒｄ，Ｊ．Ｇｅｏｒｇｅｓ，Ａ．Ｒｅｉｎｈａｒｄｔ，Ｅ．Ｎｏｌｏｔ，Ｇ．Ｌｅ Ｒｈｕｎ，Ｅ．Ｄｅｆａｙの記事、Ｐｔ－ｌｅｓｓ ｓｉｌｉｃｏｎ ｉｎｔｅｇｒａｔｉｏｎ ｏｆ ＰＺＴ ｓｏｌ－ｇｅｌ ｔｈｉｎ ｆｉｌｍｓ ｆｏｒ ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃｓ，Ｅｌｅｃｔｒｏｃｅｒａｍｉｃｓ ＸＩＶ，２０１４に記載されているように適当な副層を挿入することによってこの問題は部分的に解決されるが、メタライズ領域と非メタライズ領域において同じ材料を得ることは依然として困難である。
【0051】
本発明により、この問題を解決できる。具体的には、それによってＰＺＴ膜を無開口のシート状電極で被覆された成長基板上に堆積させ、その後、この膜を、それ自体にパターン付き電極が組み込まれたホスト基板に転写させることができる。さらに、本発明により、ＰＺＴ膜を非シリコン基板を使って成長させることができ、これは例えば、ＭｇＯ基板、ＳｒＴｉＯ３基板、ＬａＡｌＯ３基板、ＬＳＡＴ（（ＬａＡｌＯ３）０．３（Ｓｒ２ＴａＡｌＯ６）０．７）基板、ＤｙＳｃＯ３基板、サファイヤ（Ａｌ２Ｏ３）基板、又はニオブ酸リチウム（ＬｉＮｂＯ３）基板若しくはタンタル酸リチウム（ＬｉＴａＯ３）基板である。これらの単結晶基板には、シリコン上に堆積されるほとんどの膜で遭遇する多結晶成長ではなく、ＰＺＴのエピタキシャル成長を可能にするという利点がある。それに加えて、基板の選択により、堆積される膜の結晶配向と、強誘電ドメインの構造（ａ／ｃ配向の強誘電ドメインの比率）及び形成される材料のキュリー温度を変更できる。
【0052】
ＰＺＴにより製作される圧電トランスフォーマの製造プロセスの例
ステップ４．１：
ＳｒＴｉＯ３基板１００を準備する：図４ａに示されるような原子表面ステップ（ＴｉＯ２表面平面）を得るための化学処理（Ｈ２Ｏ＋バッファＨＦ）＋高温アニーリング（温度＞１０００℃）。
ステップ４．２：
図４ｂに示されるように、ＰＺＴ層３００を、例えばレーザアブレーション、陰極スパッタリング、又はゾル－ゲル処理により、好ましくは厚さ２μｍで堆積させる。
ステップ４．３：
図４ｃに示されるように、例えば厚さ１００ｎｍのルテニウムで製作される金属層をスパッタリングにより堆積させ、その後、フォトリソグラフィ、反応性イオンエッチング、及びレジスト除去により、下側電極４００を画定するようにこの層を構造化する。
ステップ４．４：
図４ｄに示されるように、ＳｉＯ２で製作された平坦化層５００ａをＰＥＣＶＤにより堆積させ、研磨する。
ステップ４．５：
図４ｅに示されるように、酸化層５００ｂで被覆されるシリコンホスト基板７００のフォトリソグラフィ作業と、次に反応性イオンエッチングも行って、例えば深さ３μｍのキャビティを画定する。
ステップ４．６：
図４ｆに示されるように、事前に画定されたキャビティの中に厚さ３μｍのポリシリコンを堆積させて、犠牲ポリシリコン構造６００を生成し、その後、平坦化作業を行う。
ステップ４．７：
図４ｇに示されるように、新たな熱作業を行って、犠牲構造６００を２００ｎｍの酸化膜５００ｃで取り囲む。
ステップ４．８：
図４ｈに示されるように、仮成長基板１００を、電極特徴４００とポリシリコンウェル６００の位置を合わせてシリコンホスト基板７００に接合し、その後、アニーリングを行って基板を固化させる。
ステップ４．９：
次に、図４ｉに示されるように、仮成長基板１００を、機械的薄化により除去し、化学エッチングで仕上げる。
ステップ４．１０：
上側電極が製作される材料、例えば１００ｎｍのルテニウムを堆積させる。図４ｊに示されるように、フォトリソグラフィ作業及びイオンエッチング、その後レジスト除去を行って、電極８００を構成する。
ステップ４．１１：
図４ｋに示されるように、新たなフォトリソグラフィ作業、次にＰＺＴ層３００のイオンエッチングを行って、下側電極４００とのコンタクトのための穴をあける。
ステップ４．１２：
図４ｌに示されるように、酸化物９００をＰＥＣＶＤにより例えば厚さ２００ｎｍで堆積させ、その後、フォトリソグラフィ作業を行って、下側電極４００及び上側電極８００との電気的コンタクトのための穴をあける。
ステップ４．１３：
図４ｍに示されるように、Ｃｒ／Ａｕ（１μｍ）をスパッタリング、フォトリソグラフィ、及びウェットエッチングにより堆積させ、電気コンタクトパッド１０００を形成する。
ステップ４．１４：
次に、フォトリソグラフィ作業とイオンエッチングを、今度はＳｉＯ２／ＰＺＴ／ＳｉＯ２アセンブリ、すなわち５００／３００／９００にもう一度行い、犠牲ポリシリコン構造６００へのアクセスを開ける。次に、図４ｎに示されるように、ポリシリコンをＸｅＦ２ガスのエッチングにより除去する。
ステップ４．１５：
電圧を印加することにより、強誘電体材料を分極させる。
ステップ４．１：
ＳｒＴｉＯ３基板１００を準備する：図４ａに示されるような原子表面ステップ（ＴｉＯ２表面平面）を得るための化学処理（Ｈ２Ｏ＋バッファＨＦ）＋高温アニーリング（温度＞１０００℃）。
ステップ４．２：
図４ｂに示されるように、ＰＺＴ層３００を、例えばレーザアブレーション、陰極スパッタリング、又はゾル－ゲル処理により、好ましくは厚さ２μｍで堆積させる。
ステップ４．３：
図４ｃに示されるように、例えば厚さ１００ｎｍのルテニウムで製作される金属層をスパッタリングにより堆積させ、その後、フォトリソグラフィ、反応性イオンエッチング、及びレジスト除去により、下側電極４００を画定するようにこの層を構造化する。
ステップ４．４：
図４ｄに示されるように、ＳｉＯ２で製作された平坦化層５００ａをＰＥＣＶＤにより堆積させ、研磨する。
ステップ４．５：
図４ｅに示されるように、酸化層５００ｂで被覆されるシリコンホスト基板７００のフォトリソグラフィ作業と、次に反応性イオンエッチングも行って、例えば深さ３μｍのキャビティを画定する。
ステップ４．６：
図４ｆに示されるように、事前に画定されたキャビティの中に厚さ３μｍのポリシリコンを堆積させて、犠牲ポリシリコン構造６００を生成し、その後、平坦化作業を行う。
ステップ４．７：
図４ｇに示されるように、新たな熱作業を行って、犠牲構造６００を２００ｎｍの酸化膜５００ｃで取り囲む。
ステップ４．８：
図４ｈに示されるように、仮成長基板１００を、電極特徴４００とポリシリコンウェル６００の位置を合わせてシリコンホスト基板７００に接合し、その後、アニーリングを行って基板を固化させる。
ステップ４．９：
次に、図４ｉに示されるように、仮成長基板１００を、機械的薄化により除去し、化学エッチングで仕上げる。
ステップ４．１０：
上側電極が製作される材料、例えば１００ｎｍのルテニウムを堆積させる。図４ｊに示されるように、フォトリソグラフィ作業及びイオンエッチング、その後レジスト除去を行って、電極８００を構成する。
ステップ４．１１：
図４ｋに示されるように、新たなフォトリソグラフィ作業、次にＰＺＴ層３００のイオンエッチングを行って、下側電極４００とのコンタクトのための穴をあける。
ステップ４．１２：
図４ｌに示されるように、酸化物９００をＰＥＣＶＤにより例えば厚さ２００ｎｍで堆積させ、その後、フォトリソグラフィ作業を行って、下側電極４００及び上側電極８００との電気的コンタクトのための穴をあける。
ステップ４．１３：
図４ｍに示されるように、Ｃｒ／Ａｕ（１μｍ）をスパッタリング、フォトリソグラフィ、及びウェットエッチングにより堆積させ、電気コンタクトパッド１０００を形成する。
ステップ４．１４：
次に、フォトリソグラフィ作業とイオンエッチングを、今度はＳｉＯ２／ＰＺＴ／ＳｉＯ２アセンブリ、すなわち５００／３００／９００にもう一度行い、犠牲ポリシリコン構造６００へのアクセスを開ける。次に、図４ｎに示されるように、ポリシリコンをＸｅＦ２ガスのエッチングにより除去する。
ステップ４．１５：
電圧を印加することにより、強誘電体材料を分極させる。
【0053】
このプロセスにより、結晶化ＰＺＴ膜を得るのに必要な堆積温度と両立する基板にＰＺＴ層を組み込むことも可能となる。したがって、本発明により、例えばＰＺＴアクチュエータをガラス上に生成できる。
【0054】
最後に、本発明は必ずしも共振器の用途に限定されない。これは、アクチュエータやセンサ等のその他の微小システムにも応用されてよい。
【符号の説明】
【0055】
１００ 仮基板
２００ バッファ層
３００ 圧電材料又は強誘電体材料層
４００ 下側電極
５００ａ、５００ｂ、５００ｃ－＞５００ 誘電体材料
６００ 犠牲層構造
７００ ホスト基板
８００ 上側電極
９００ 上側誘電体層
１０００ コンタクトパッド
ＭＲ ブラッグミラー構造
２００ バッファ層
３００ 圧電材料又は強誘電体材料層
４００ 下側電極
５００ａ、５００ｂ、５００ｃ－＞５００ 誘電体材料
６００ 犠牲層構造
７００ ホスト基板
８００ 上側電極
９００ 上側誘電体層
１０００ コンタクトパッド
ＭＲ ブラッグミラー構造
【図1a】
【図1b】
【図1c】
【図1d】
【図1e】
【図1f】
【図1g】
【図1h】
【図1i】
【図1j】
【図1k】
【図1l】
【図1m】
【図1n】
【図1o】
【図2a】
【図2b】
【図2c】
【図2d】
【図2e】
【図2f】
【図3a】
【図3b】
【図3c】
【図3d】
【図3e】
【図4a】
【図4b】
【図4c】
【図4d】
【図4e】
【図4f】
【図4g】
【図4h】
【図4i】
【図4j】
【図4k】
【図4l】
【図4m】
【図4n】