特許 7518041 半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-07-08

(45)【発行日】2024-07-17

(54)【発明の名称】半導体装置

(51)【国際特許分類】

   G06F 1/3234 20190101AFI20240709BHJP

   G06F 1/24 20060101ALI20240709BHJP

【ＦＩ】

G06F1/3234

G06F1/24 351

【請求項の数】 5

(21)【出願番号】P 2021103287

(22)【出願日】2021-06-22

(65)【公開番号】P2023002203

(43)【公開日】2023-01-10

【審査請求日】2023-11-09

(73)【特許権者】

【識別番号】302062931

【氏名又は名称】ルネサスエレクトロニクス株式会社

(74)【代理人】

【識別番号】110002066

【氏名又は名称】弁理士法人筒井国際特許事務所

(72)【発明者】

【氏名】白石 貴義

(72)【発明者】

【氏名】片山 知拓

【審査官】佐藤 実

(56)【参考文献】

【文献】特開２００９－１３４５７６（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０６Ｆ １／２６ － １／３２９６

Ｇ０６Ｆ １／２４

(57)【特許請求の範囲】

【請求項1】

それぞれ所定の機能を備える機能モジュールが配置され、個別に電源電圧が供給される複数の第１電源領域と、
前記複数の第１電源領域において、電源電圧を供給する順番を指定する設定ユニットと、
前記設定ユニットによる指定の順番に従って、前記複数の第１電源領域に前記電源電圧を供給するパワーコントローラと、を備え、
前記複数の第１電源領域に前記電源電圧が供給されていないスタンバイ状態において、前記パワーコントローラは、ウェイクアップイベントの発生に応答して、前記指定の順番に従って、前記複数の第１電源領域に前記電源電圧を供給し、
前記複数の第１電源領域のそれぞれは、前記スタンバイ状態において前記電源電圧が供給され、前記スタンバイ状態に遷移する前の状態を保持するリテンション回路を備え、
前記設定ユニットは、前記複数の第１電源領域において、前記リテンション回路を動作させる順番を指定する設定レジスタを備え、
前記ウェイクアップイベントの発生に応答して、前記設定レジスタにより指定された順番に従って、前記リテンション回路を動作させるリテンションコントローラを、さらに備え、
前記複数の第１電源領域と、前記複数の第１電源領域とは異なる複数の第２電源領域との間に接続された複数の第１アイソレータを備え、
前記複数の第１アイソレータは、前記ウェイクアップイベントの発生に応答して、前記複数の第１電源領域と前記複数の第２電源領域を、同時に接続する、半導体装置。

【請求項2】

請求項１に記載の半導体装置において、
前記複数の第１電源領域は、前記ウェイクアップイベントの発生に応答して、同時にリセットされる回路を備える、半導体装置。

【請求項3】

請求項１に記載の半導体装置において、
前記半導体装置は、所定の機能を備える機能モジュールを備える第３電源領域をさらに備え、
前記ウェイクアップイベントの発生に応答して、第３電源領域には前記電源電圧が供給され、前記第３電源領域に配置されたリテンション回路が動作され、前記第３電源領域と第４電源領域との間に接続された第２アイソレータによって、前記第３電源領域と前記第４電源領域とが接続される、半導体装置。

【請求項4】

請求項３に記載の半導体装置において、
前記複数の第１電源領域に前記電源電圧が供給される前に、前記第３電源領域に前記電源電圧が供給され、前記第３電源領域に設けられた前記リテンション回路が動作し、前記第２アイソレータによって前記第３電源領域と前記第４電源領域とが接続される、半導体装置。

【請求項5】

請求項３に記載の半導体装置において、
前記第３電源領域は、複数であり、互いに異なるタイミングで前記電源電圧が供給される、半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体装置に関し、例えば、ソフトウェアスタンバイモードのような低消費電力モードを備えた半導体装置に関する。

【背景技術】

【0002】

半導体装置の低消費電力化技術は、例えば特許文献１に記載されている。特許文献１には、低消費電力化技術として、コア電源領域を分割し、分割された領域毎に電源のオン／オフを制御する技術が記載されている。

【先行技術文献】

【特許文献】

【0003】

【文献】特開２００７－１２２４３７号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

コア電源領域を分割し、スタンバイモードにおいては、分割された電源領域への電源の供給を遮断することにより、半導体装置の消費電力を低減することが可能である。スタンバイモードから、例えば通常動作モードへ復帰（遷移）するときの復帰時間を短縮するために、例えば複数の電源領域に対して同時に電源の供給を開始すると、大きなラッシュカレント（電流）が流れることになる。ラッシュ電流によって、電源配線において大きな電圧ドロップが発生し、半導体装置の動作に影響が生じることが考えらえる。大きな電圧ドロップを避けるために、分割された電源領域に対して順番に電源を供給することが考えられる。しかしながら、この場合には、分割した電源領域の数に比例して、復帰時間が長くなると言う課題がある。

【0005】

特許文献１では、復帰時間の短縮化を図ることについては、認識も記載もされていない。

【課題を解決するための手段】

【0006】

本願において開示される実施の形態のうち代表的なものの概要を簡単に説明すれば下記の通りである。

【0007】

すなわち、実施の形態に係る半導体装置は、それぞれ所定の機能を備える機能モジュールが配置され、個別に電源電圧が供給される複数の第１電源領域と、複数の第１電源領域において、電源電圧を供給する順番を指定する設定ユニットと、設定ユニットによる指定の順番に従って、複数の第１電源領域に電源電圧を供給するパワーコントローラとを備えている。

【0008】

複数の第１電源領域において、スタンバイモードから通常動作モードに復帰する際に流れラッシュカレントが比較的小さな例えば２つの第１電源領域については、実質的に同時に電源電圧が供給されるように、設定ユニットに順番が設定される。これにより、大きな電圧ドロップが発生するのを抑制しながら、復帰時間の短縮化を図ることが可能となる。

【0009】

その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

【発明の効果】

【0010】

一実施の形態によれば、スタンバイからの復帰時間の短縮化を図ることが可能な半導体装置を提供することができる。

【図面の簡単な説明】

【0011】

【図1】実施の形態１に係る半導体装置の構成を示すブロック図である。

【図2】実施の形態１に係るＳＳＴＢＹモードを説明するためのフローチャート図である。

【図3】実施の形態１に係る半導体装置の動作を説明するためのタイミング図である。

【図4】実施の形態１に係る半導体装置の動作を説明するためのタイミング図である。

【図5】実施の形態１に係るリテンション回路の変形例を示す回路図である。

【図6】変形例に係るリテンション回路の動作を説明するためのタイミング図である。

【図7】実施の形態２に係る半導体装置の構成を示すブロック図である。

【図8】実施の形態２に係る半導体装置の動作を説明するためのタイミング図である。

【図9】実施の形態２に係る半導体装置の動作を説明するためのタイミング図である。

【発明を実施するための形態】

【0012】

以下、本発明の実施の形態について、図面を参照しつつ説明する。なお、開示はあくまでも一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。

【0013】

また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。

【0014】

以下の説明では、半導体装置として、１つの半導体チップ上に周知の半導体製造技術によって形成されたマイクロプロセッサ（以下、プロセッサと称する）を例にして説明するが、これに限定されるものではない。また、実施の形態に係るプロセッサは、低消費電力化を図るために、スタンバイモードとしてソフトウェアスタンバイ（以下、ＳＳＴＢＹと称する）モードを備えている。勿論、スタンバイモードは、ＳＳＴＢＹモードに限定されるものではない。

【0015】

（実施の形態１）
＜半導体装置の構成＞
図１は、実施の形態１に係る半導体装置（プロセッサ）の構成を示すブロック図である。図１において、１はプロセッサを示している。プロセッサ１は、複数の機能ユニットを備えているが、図１には、説明に必要な機能ユニットのみが描かれている。プロセッサ１は、プロセッサコア２、ローパワーモジュールコントローラ（以下、ＦＳＭコントローラ）３、クロックコントローラ４、レギュレータコントローラ５、パワーコントローラ６、リテンションコントローラ７およびリセットコントローラ８を備えている。さらに、プロセッサ１は、複数の電源領域（ドメイン電源領域）ＶＤ１＿１～ＶＤ１＿ｎ、ＶＤ２＿１～ＶＤ２＿ｎ、アイソレータＩＳ＿１～ＩＳ＿ｎ、電圧レギュレータ９、パワースイッチＳＷ１～ＳＷｎおよび設定ユニット１０を備えている。なお、特に制限されないが、パワースイッチＳＷ１～ＳＷｎは、電界効果型トランジスタによって構成されている。

【0016】

電源領域ＶＤ１＿１～ＶＤ１＿ｎおよびＶＤ２＿１～ＶＤ２＿ｎのそれぞれには、所定の機能を実現する複数の機能モジュール等が配置されている。図１では、電源領域ＶＤ１＿１～ＶＤ１＿ｎに配置された１つの機能モジュールが、符号ＦＮＭ＿１～ＦＮＭ＿ｎとして示されている。パワースイッチＳＷ１～ＳＷｎは、電源領域ＶＤ１＿１～ＶＤ１＿ｎに対応し、電源領域ＶＤ１＿１～ＶＤ１＿ｎは、対応するパワースイッチＳＷ１～ＳＷｎを介して、電源配線ＶＤＬに接続されている。通常動作モードにおいて、対応するパワースイッチがオン状態となることにより、電源配線ＶＤＬにおける電源電圧Ｖｄｄが電源領域に供給される。電源領域に配置された機能モジュールは、電源領域に供給された電源電圧Ｖｄｄを動作電圧として動作する。電源領域ＶＤ１＿１に配置された機能モジュールＦＮＭ＿１を例にして述べると、電源領域ＶＤ１＿１には、対応するパワースイッチＳＷ１を介して電源電圧Ｖｄｄが供給され、機能モジュールＦＮＭ＿１は、供給された電源電圧Ｖｄｄによって動作する。

【0017】

これにより、プロセッサ１に配置された電源領域および電源領域に配置された機能モジュールには、個別に電源電圧Ｖｄｄが供給されることになる。

【0018】

図１において、電源領域ＶＤ１＿１～ＶＤ１＿ｎに配置されたＲＥＴＣは、リテンション回路を示している。リテンション回路ＲＥＴＣは、ＳＳＴＢＹモードに遷移する前の通常動作モードにおける機能モジュール(例えばＦＮＭ＿１)の状態（データ）を保持し、ＳＳＴＢＹモードから通常動作モードに復帰したときに、保持している状態を機能モジュールへ戻す回路である。リテンション回路ＲＥＴＣは、ＳＳＴＢＹモードにおいて、パワースイッチＳＷ１がオフ状態になっても、状態を保持することが可能なように、電源配線ＶＤＬ＿ｈを介して電源配線ＶＤＬに接続されており、電源配線ＶＤＬ＿ｈを介して供給される電圧を動作電圧として動作する。特に制限されないが、リテンション回路ＲＥＴＣは、状態を取り込み、保持するフリップフロップ回路（ＦＦ）によって構成されている。

【0019】

また、図１において、ＲＳＴＣは、ＳＳＴＢＹモードから通常動作モードに復帰する際に、リセットされ、初期化される回路を示している。

【0020】

実施の形態１においては、特に制限されないが、電源領域ＶＤ２＿１～ＶＤ２＿ｎは、電源領域ＶＤ１＿１～ＶＤ１＿ｎと異なり、パワースイッチＳＷ１～ＳＷｎを介さずに、電源配線ＶＤＬに接続されている。これにより、ＳＳＴＢＹモードにおいても、電源領域ＶＤ２＿１～ＶＤ２＿ｎには、電源電圧Ｖｄｄが供給され、電源領域ＶＤ２＿１～ＶＤ２＿ｎに配置された機能モジュールは、電源電圧Ｖｄｄによって動作可能とされている。特に制限されないが、電源領域ＶＤ２＿１～ＶＤ２＿ｎには、機能モジュールとして、ＩＰ（Ｉｎｔｅｌｌｅｃｔｕａｌ Ｐｒｏｐｅｒｔｙ）モジュールが配置されている。勿論、電源領域ＶＤ２＿１～ＶＤ２＿ｎも、電源領域ＶＤ１＿１～ＶＤ１＿ｎと同様に、パワースイッチを介して電源電圧Ｖｄｄが供給されるようにしてもよい。

【0021】

電源領域ＶＤ１＿１～ＶＤ１＿ｎと電源領域ＶＤ２＿１～ＶＤ２＿ｎとの間には、アイソレータＩＳ＿１～ＩＳ＿ｎが配置されている。アイソレータＩＳ＿１～ＩＳ＿ｎは、例えば通常動作モードからＳＳＴＢＹモードへ遷移したとき、電源領域ＶＤ１＿１～ＶＤ１＿ｎと電源領域ＶＤ２＿１～ＶＤ２＿ｎとの間を電気的に分離する。これに対して、ＳＳＴＢＹモードから通常動作モードへ復帰したとき、アイソレータＩＳ＿１～ＩＳ＿ｎは、電源領域ＶＤ１＿１～ＶＤ１＿ｎと電源領域ＶＤ２＿１～ＶＤ２＿ｎとの間を電気的に接続する。これにより、ＳＳＴＢＹモードにおいて、不所望なデータが電源領域ＶＤ１＿１～ＶＤ１＿ｎから電源領域ＶＤ２＿１～ＶＤ２＿ｎに伝達されるのが防がれる。

【0022】

電圧レギュレータ９は、プロセッサ１の外部に設けられた電源から電源電圧Ｖｃｃが供給され、電源電圧Ｖｃｃの電圧値を、機能モジュールＦＮＭ＿１～ＦＮＭ＿ｎ等に適した電圧値に変換し、電源電圧Ｖｄｄとして電源配線ＶＤＬへ供給する。

【0023】

プロセッサコア２は、図示しない記憶回路に格納されたプログラムを実行することにより、種々の処理を実行する。ＳＳＴＢＹモードに関する所定のプログラムを、プロセッサコア２が実行することにより、プロセッサコア２は、ＦＳＭコントローラ３との間でデータの送受信を行うとともに、ＳＳＴＢＹモードへの遷移を指示するスタンバイ命令をＦＳＭコントローラ３へ発行する。

【0024】

ＦＳＭコントローラ３は、スタンバイ命令が発行されたとき、およびウェイクアップイベント（Ｗａｋｅｕｐ Ｅｖｅｎｔ）の発生が通知されたとき、クロックコントローラ４、レギュレータコントローラ５、パワーコントローラ６、リテンションコントローラ７およびリセットコントローラ８との間でデータの送受信を行い、これらのコントローラを制御する。

【0025】

ＦＳＭコントローラ３の制御に従って、クロックコントローラ４は、クロック信号ＣＫを出力し、レギュレータコントローラ５は、電圧レギュレータ９を制御するレギュレータ制御信号ＲＣを出力し、リセットコントローラ８は、リセット信号ＲＳＴを出力する。

【0026】

パワーコントローラ６は、ＦＳＭコントローラ３による制御と設定ユニット１０からのパワースイッチ順序情報ＰＳＩｎｆとに従って、パワースイッチ制御信号ＰＳＷとアイソレーション制御信号ＩＳＣを出力する。また、リテンションコントローラ７は、ＦＳＭコントローラ３による制御と設定ユニット１０からのリテンション順序情報ＲＴＩｎｆとに従って、リテンション制御信号ＲＦＣを出力する。

【0027】

設定ユニット１０は、バスＢＳに接続され、バスＢＳを介して、パワースイッチ順序情報ＰＳＩｎｆがユーザによって設定される設定レジスタＲｅｇ＿ＰＤと、リテンション順序情報ＲＴＩｎｆがユーザによって設定される設定レジスタＲｅｇ＿ＲＴを備えている。設定ユニット１０は、設定レジスタＲｅｇ＿ＰＤおよびＲｅｇ＿ＲＴに設定された情報をパワースイッチ順序情報ＰＳＩｎｆおよびリテンション順序情報ＲＴＩｎｆとして出力する。

【0028】

実施の形態１においては、図１に示すように、パワースイッチ制御信号ＰＳＷは、電源領域ＶＤ１＿１～ＶＤ１＿ｎに対応するパワースイッチ制御信号ＰＳＷ＿１～ＰＳＷ＿ｎによって構成され、対応するパワースイッチＳＷ１～ＳＷｎに供給されている。同様に、リテンション制御信号ＲＦＣも、電源領域ＶＤ１＿１～ＶＤ１＿ｎに対応するリテンション制御信号ＲＦＣ＿１～ＲＦＣ＿ｎによって構成され、対応する電源領域に配置されたリテンション回路ＲＥＴＣに供給されている。

【0029】

これに対して、リセット信号ＲＳＴは、電源領域ＶＤ１＿１～ＶＤ１＿ｎに対して共通となっており、電源領域ＶＤ１＿１～ＶＤ１＿ｎに配置された回路ＲＳＴＣに、共通に供給されている。アイソレーション制御信号ＩＳＣも同様に、アイソレータＩＳ＿１～ＩＳ＿ｎに対して共通となっている。

【0030】

＜ＳＳＴＢＹモード＞
次に、ＳＳＴＢＹモードへの遷移および復帰を、図１および図２を用いて説明する。ここで、図２は、実施の形態１に係るＳＳＴＢＹモードを説明するためのフローチャート図である。図２には、通常動作モード（ＡＣＴＶ ｍｏｄｅ）で動作しているプロセッサ１が、ＳＳＴＢＹモードに遷移し、ウェイクアップイベント（Ｗａｋｅｕｐ Ｅｖｅｎｔ）の発生が通知されることにより、ＳＳＴＢＹモードから通常動作モードへ復帰する場合が示されている。

【0031】

プロセッサ１は、ステップＳ０において通常動作モードで動作している。ステップＳ１において、ＳＳＴＢＹモードへの遷移を指示するスタンバイ命令が、プロセッサコア２によって発行される。スタンバイ命令に応答して、ＦＳＭコントローラ３が、プロセッサ１を、通常動作モードからＳＳＴＢＹモードへ遷移するように、クロックコントローラ４、レギュレータコントローラ５、パワーコントローラ６およびリテンションコントローラ７を制御する。図２には、これらの制御のうち、クロックコントローラ４、パワーコントローラ６およびレギュレータコントローラ５の制御が、ステップＳ２～Ｓ４として示されている。

【0032】

ステップＳ２において、ＦＳＭコントローラ３は、クロックコントローラ４が所定の状態でクロック信号ＣＫの出力を停止するように制御する。ステップＳ３において、ＦＳＭコントローラ３は、パワーコントローラ６がパワースイッチ制御信号ＰＳＷによって所定のパワースイッチをオフ状態にするよう制御する。例えば、ステップＳ３において、パワーコントローラ６は、パワースイッチ制御信号ＰＳＷ＿１～ＰＳＷ＿ｎによって、パワースイッチＳＷ１～ＳＷｎの全てをオフ状態にする。また、ステップＳ３において、パワーコントローラ６は、アイソレーション制御信号ＩＳＣによって、アイソレータＩＳ＿１～ＩＳ＿ｎが、電源領域ＶＤ１＿１～ＶＤ１＿ｎとＶＤ２＿１～ＶＤ２＿ｎとの間を電気的に分離するように制御する。次に、ステップＳ４において、ＦＳＭコントローラ３は、電圧レギュレータ９の電源電圧の供給能力を低下させるようなレギュレータ制御信号ＲＣを出力するようにレギュレータコントローラ５を制御する。

【0033】

また、図２では示していないが、電源領域ＶＤ１＿１～ＶＤ１＿ｎに配置されたリテンション回路ＲＥＴＣは、特に制限されないが、ステップＳ２において、そのときの機能モジュールＦＮＭ＿１～ＦＮＭ＿ｎの状態を保持するように制御される。すなわち、リテンション回路ＲＥＴＣは、ＳＳＴＢＹモードへ遷移する前の状態、すなわち通常動作モードのときの機能モジュールＦＮＭ＿１～ＦＮＭ＿ｎの状態を保持する。

【0034】

ステップＳ２～Ｓ４が実行されることにより、クロック信号ＣＫは所定の状態で停止し、電源領域ＶＤ１＿１～ＶＤ１＿ｎに対しては、電源電圧Ｖｄｄの供給が遮断される。これにより、電源領域ＶＤ１＿１～ＶＤ１＿ｎに配置された機能モジュールＦＮＭ＿１～ＦＮＭ＿ｎには動作電圧が供給されなくなり、動作が停止する。このとき、電源領域ＶＤ１＿１～ＶＤ１＿ｎに配置されたリテンション回路ＲＥＴＣには、電源配線ＶＤＬ＿ｈによって給電が行われているため、リテンション回路は動作を継続し、通常動作モードの際の状態が保持されている。

【0035】

これにより、ステップＳ５のＳＳＴＢＹモードでは、プロセッサ１の消費電力が低減されることになる。

【0036】

次に、ウェイクアップイベントの発生が、ＦＳＭコントローラ３に通知されると、ＦＳＭコントローラ３は、ＳＳＴＢＹモードから通常動作モードへ復帰するように、クロックコントローラ４、レギュレータコントローラ５、パワーコントローラ６およびリテンションコントローラ７およびリセットコントローラ８を制御する。図２には、これらの制御のうち、レギュレータコントローラ５、パワーコントローラ６、クロックコントローラ４の制御が、ステップＳ６～Ｓ８として示されている。

【0037】

ステップＳ６において、ＦＳＭコントローラ３は、電圧レギュレータ９の電源電圧Ｖｄｄの供給能力を上昇させるようなレギュレータ制御信号ＲＣを出力するようにレギュレータコントローラ５を制御する。

【0038】

ステップＳ７において、ＦＳＭコントローラ３は、パワースイッチＳＷ１～ＳＷｎを順次オン状態にさせるようなパワースイッチ制御信号ＰＳＷを出力するように、パワーコントローラ６を制御する。この制御に応じて、パワーコントローラ６は、設定レジスタＲｅｇ＿ＰＤに設定されているパワースイッチ順序情報ＰＳＩｎｆに従って、パワースイッチＳＷ１～ＳＷｎを順次オン状態にするパワースイッチ制御信号ＰＳＷを出力する。これにより、パワースイッチＳＷ１～ＳＷｎが、パワースイッチ順序情報ＰＳＩｎｆに従って、順次オン状態となり、対応する電源領域ＶＤ１＿１～ＶＤ１＿ｎに順次電源電圧Ｖｄｄが供給される。電源電圧Ｖｄｄが供給されることにより、電源領域に配置された機能モジュールＦＮＭ＿１～ＦＮＭ＿ｎが、順次動作可能となる。

【0039】

次に、ステップＳ９において、ＦＳＭコントローラ３が、クロックコントローラ４に対して、クロック信号ＣＫの出力を開始するように制御する。これにより、クロックコントローラ４から出力されたクロック信号ＣＫが、電源領域ＶＤ１＿１～ＶＤ１＿ｎに配置された機能モジュールＦＮＭ＿１～ＦＮＭ＿ｎに供給され、機能モジュールＦＮＭ＿１～ＦＮＭ＿ｎがクロック信号ＣＫに同期して動作する。

【0040】

図２には示されていないが、リセットコントローラ８は、パワースイッチＳＷ１～ＳＷｎがオン状態にされた後、リセット信号ＲＳＴを出力するように、ＦＳＭコントローラ３によって制御される。これにより、電源領域ＶＤ１＿１～ＶＤ１＿ｎに配置された機能モジュール内の回路ＲＳＴＣは、リセットされ、初期化される。また、リテンションコントローラ７は、リセットコントローラ８がリセット信号ＲＳＴを出力した後、リテンション制御信号ＲＦＣを順次出力するようにＦＳＭコントローラ３によって制御される。この場合、リテンションコントローラ７は、設定レジスタＲｅｇ＿ＲＴからのリテンション順序情報ＲＴＩｎｆに従って、リテンション制御信号ＲＦＣ＿１～ＲＦＣ＿ｎを出力する。リテンション制御信号が供給されると、電源領域に配置されたリテンション回路ＲＥＴＣは、保持している状態(データ)を出力する。これにより、電源領域ＶＤ１＿１～ＶＤ１＿ｎに配置された機能モジュールＦＮＭ＿１～ＦＮＭ＿ｎの状態は、リテンション回路ＲＥＴＣから出力された状態に、順次復帰する。すなわち、機能モジュールの状態は、ＳＳＴＢＹモードに遷移する前の通常動作モードの際の状態に復帰することになる。

【0041】

また、パワーコントローラ６は、ステップＳ８の後、アイソレータＩＳ＿１～ＩＳ＿ｎを導通にするようなアイソレーション制御信号ＩＳＣを出力する。これにより、電源領域ＶＤ１＿１～ＶＤ１＿ｎとＶＤ２＿１～ＶＤ２＿ｎとの間が電気的に接続されることになり、電源領域ＶＤ１＿１～ＶＤ１＿ｎに配置された機能モジュールＦＮＭ＿１～ＦＮＭ＿ｎによって生成されたデータが、電源領域ＶＤ２＿１～ＶＤ２＿ｎに配置された機能モジュールに伝達可能となる。

【0042】

その後、ステップＳ９において、プロセッサ１が動作を開始し、ステップＳ１０において、プロセッサ１は通常動作モードで動作することになる。

【0043】

＜復帰時の動作例１＞
図３は、実施の形態１に係る半導体装置の動作を説明するためのタイミング図である。同図には、プロセッサ１が、ＳＳＴＢＹモードから通常動作モードに復帰する場合が示されている。同図において、横軸は時間ｔを示している。図３には、設定ユニット１０(図１)内の設定レジスタＲｅｇ＿ＰＤに、電源領域ＶＤ１＿１からＶＤ１＿ｎに向けて、順次電源電圧Ｖｄｄを供給する順番が、パワースイッチ順序情報ＰＳＩｎｆとして設定されている場合が示さている。また、図３には、設定ユニット１０内の設定レジスタＲｅｇ＿ＲＴに、電源領域ＶＤ１＿１に配置されているリテンション回路ＲＥＴＣから電源領域ＶＤ１＿ｎに配置されているリテンション回路ＲＥＴＣに向けて、順次リテンション（保持状態の出力）を行う順番が、リテンション順番情報ＲＴＩｎｆとして設定されている場合が示されている。

【0044】

図３においては、プロセッサ１は、時刻ｔ１の前は、ＳＳＴＢＹモードに存在する。ここでは、電源領域ＶＤ１＿１～ＶＤ１＿ｎに対応するパワースイッチＳＷ１～ＳＷｎは全て、オフ状態（Ｐ－ＯＦＦ）にされているものとする。時刻ｔ１において、ウェイクアップイベントの発生が、ＦＳＭコントローラ３に通知されると、ＦＳＭコントローラ３が、ＳＳＴＢＹモードから通常動作モードへ復帰するための動作(図２のステップＳ６～Ｓ９)を開始する。ＦＳＭコントローラ３は、図２で述べたように、ウェイクアップイベントが通知されると、パワーコントローラ６を制御する。復帰の場合には、電源領域への電源電圧Ｖｄｄの供給を開始するため、図３では、このときのＦＳＭコントローラ３の状態が、Ｐｏｗｅｒ Ｄｏｍａｉｎ ＯＮ Ｃｏｎｔｒｏｌとして示されている。

【0045】

パワーコントローラ６は、復帰の場合、パワースイッチＳＷの状態（ＰＤ＿Ｓ）をオン状態（ＶＤＤ ＯＮ）にするように制御し、その後、アイソレータＩＳ＿１～ＩＳ＿ｎの状態（ＩＳ＿Ｓ）を接続（Ｉｓｏｌａｔｅ：ＣＮＴ）状態にするように制御する。また、図３に示すように、パワーコントローラ６が復帰の状態にあるとき、リセットコントローラ８の状態（ＲＳ＿Ｓ）が、リセット信号ＲＳＴを出力する状態（Ｒｅｓｅｔ）となり、リテンションコントローラ７の状態（ＲＴ＿Ｓ）が、リテンションを実行させる状態（ＦＦ Ｒｅｓｔｏｒｅ）となる。

【0046】

パワーコントローラ６の状態がオン状態（ＶＤＤ ＯＮ）となると、パワーコントローラ６は、設定レジスタＲｅｇ＿ＰＤからのパワースイッチ順序情報ＰＳＩｎｆに従って、パワースイッチ制御信号を出力する。すなわち、図３に示した例では、パワーコントローラ６は、パワースイッチ制御信号ＰＳＷ＿１からＰＳＷ＿ｎに向けて、順次にハイレベルにする。これにより、図において、“ＯＮ”で示すタイミングでパワースイッチが、オフ状態から、順次オン状態に変化する。その結果、電源領域ＶＤ１＿１からＶＤ１＿ｎに向けて、電源領域に電源電圧Ｖｄｄが順次供給されることになる。なお、図３において、“ＯＮ”は、パワースイッチＳＷ１～ＳＷｎが、オフ状態からオン状態に変化するタイミングを示しており、オン状態に変化した後は、オン状態が維持されるものである。

【0047】

図３に示すように、電源領域ＶＤ１＿ｎへの電源電圧Ｖｄｄの供給が最後になる。電源領域ＶＤ１＿ｎへの電源電圧Ｖｄｄの供給が完了した後、リセットコントローラ８が、共通のリセット信号ＲＳＴを電源領域ＶＤ１＿１～ＶＤ＿ｎに出力する。これにより、電源領域ＶＤ１＿１～ＶＤ＿ｎに配置された機能モジュールＦＮＭ＿１～ＦＮＭ＿ｎ内において、実質的に同時に初期化が行われる。

【0048】

リテンションコントローラ７は、リテンションを実行させる状態（ＦＦ Ｒｅｓｔｏｒｅ）になると、設定レジスタＲｅｇ＿ＲＴからのリテンション順序情報ＲＴＩｎｆに従って、電源領域ＶＤ１＿１からＶＤ１＿ｎの順に、電源領域に配置されているリテンション回路ＲＥＴＣに対してリテンションを実行させる。すなわち、リテンションコントローラ７は、リテンション制御信号ＲＦＣ＿１からＲＦＣ＿ｎの順に出力する。これにより、電源領域ＶＤ１＿１からＶＤ１＿ｎの順に、電源領域に配置されているリテンション回路ＲＥＴＣでリテンションが実行され、ＳＳＴＢＹモードに移行する前の状態が、順次リストアされる。

【0049】

その後、パワーコントローラ６が、共通のアイソレーション制御信号ＩＳＣを出力する。これにより、実質的に同時にアイソレータＩＳ＿１～ＩＳ＿ｎが、接続の状態となり、電源領域ＶＤ１＿１～ＶＤ１＿ｎと電源領域ＶＤ２＿１～ＶＤ２＿ｎとが電気的に接続されることになる。この後、時刻ｔ２において、ＦＳＭコントローラ３は、通常動作モード（ＡＣＴＶ）に復帰し、プロセッサコア２からの指示、例えばスタンバイ命令を待機することになる。一方、電源領域ＶＤ１＿１～ＶＤ１＿ｎに配置された機能モジュールＦＮＭ＿１～ＦＮＭ＿ｎは、時刻ｔ２以降は、復帰後の通常動作モード（Ｎｏｒｍａｌ）となる。

【0050】

図３に示した例では、電源領域ＶＤ１＿１～ＶＤ１＿ｎに対応したパワースイッチＳＷ１～ＳＷｎが、順次オン状態に変化する。すなわち、パワースイッチがオン状態となるタイミングを異なるようにすることができる。その結果、電源領域に電源電圧Ｖｄｄを供給するときに、電源配線ＶＤＬを流れるラッシュ電流（ｒｕｓｈ ｃｕｒｒｅｎｔ（Ｖｄｄ ｔｏｔａｌ））のピーク値を低くすることが可能である。また、リテンションのタイミングも、電源領域ＶＤ１＿１～ＶＤ１＿ｎ間で異なるようにされている。その結果、リテンション時においても、電源配線ＶＤＬを流れるラッシュ電流（ｒｕｓｈ ｃｕｒｒｅｎｔ（Ｖｄｄ ｔｏｔａｌ））のピーク値を低くすることが可能である。

【0051】

図３において、破線ＰＲＣは、電源領域ＶＤ１＿１～ＶＤ１＿ｎに対する電源電圧Ｖｄｄの供給動作と、電源領域ＶＤ１＿１～ＶＤ１＿ｎに対するリテンション動作とを同時に行った場合のラッシュ電流のピーク値を示している。図３から理解されるように、実施の形態１によれば、ラッシュ電流のピーク値を低く抑制することが可能である。ラッシュ電流のピーク値を低くすることが可能であるため、ラッシュ電流により生じる電源配線ＶＤＬにおける電源電圧（Ｉｎｔｅｒｎａｌ Ｐｏｗｅｒ Ｓｕｐｐｌｙ（Ｖｄｄ））の電圧変動、例えば電圧ドロップを抑制することが可能である。

【0052】

実施の形態１によれば、電源領域ＶＤ１＿１～ＶＤ１＿ｎに電源電圧Ｖｄｄを供給する動作および電源領域ＶＤ１＿１～ＶＤ１＿ｎに対するリテンション動作は、順番に実行される。すなわち、これらの動作はシリアルに制御（Ｓｅｒｉａｌ ｃｏｎｔｒｏｌ）される。これに対して、リセット動作および電源領域間を接続するアイソレーション動作（Ｉｓｏｌａｔｉｏｎ：ＣＮＴ）は、電源領域ＶＤ１＿１～ＶＤ１＿ｎに対して、実質的に同時に実行されるように制御（Ｓｉｍｕｌｔａｎｅｏｕｓ ｃｏｎｔｒｏｌ）される。

【0053】

本発明者らが検討したところでは、リセット動作および電源領域間を接続するアイソレーション動作で流れるラッシュ電流は、電源領域に電源電圧を供給する動作およびリテンション動作時に比べて小さいことが判明した。そのため、図３に示したように、リセット動作および電源領域間を接続するアイソレーション動作は、実質的に同時に実行するようにしても、ラッシュ電流のピーク値を低くすることが可能である。また、リセット動作および接続のアイソレーション動作を、電源領域ＶＤ１＿１～ＶＤ１＿ｎにおいて、実質的に同時に実行することにより、ＳＳＴＢＹモードから通常動作モードへの復帰時間の短縮化を図ることが可能である。

【0054】

図３では、電源領域ＶＤ１＿１からＶＤ１＿ｎに向けて、順次パワースイッチをオン状態にし、同じく電源領域ＶＤ１＿１からＶＤ１＿ｎに向けて、順次リテンションを実行するように、パワースイッチ順序情報ＰＳＩｎｆおよびリテンション順序情報ＲＴＩｎｆを設定ユニット１０内の設定レジスタＲｅｇ＿ＰＤ、Ｒｅｇ＿ＲＴに設定した例を示したが、これに限定されるもではない。すなわち、ユーザが、設定レジスタＲｅｇ＿ＰＤ、Ｒｅｇ＿ＲＴに任意の順番を設定することにより、電源電圧を電源領域に供給する順番とリテンションを実行する順番を任意に設定することが可能である。

【0055】

例えば電源領域ＶＤ１＿１、ＶＤ１＿２に電源電圧Ｖｄｄを供給したときに流れるラッシュ電流のピーク値が低い場合には、この２つの電源領域を実質的に同時に、電源電圧Ｖｄｄが供給されるような順番を、設定レジスタＲｅｇ＿ＰＤに設定してもよい。同様に、リテンション動作についても、２つの電源領域に対して実質的に同時に実行されるような順番を、設定レジスタＲｅｇ＿ＲＴに設定してもよい。これにより、さらにＳＳＴＢＹモードからの復帰時間の短縮化を図ることが可能である。勿論、実質的に同時に実行することを指定する数は、２に限定されず、電源領域の最大数未満であればよい。

【0056】

＜復帰時の動作例２＞
図４は、実施の形態１に係る半導体装置の動作を説明するためのタイミング図である。図４は、図３と類似しているので、主に相違点を説明する。

【0057】

相違点は、図４には、電源電圧Ｖｄｄを電源領域ＶＤ１＿１～ＶＤ１＿ｎに供給したときに流れるラッシュ電流が、電源領域ＶＤ１＿ｎからＶＤ１＿１に向かって大きくなる場合に適した設定のタイミングが示されていることである。

【0058】

図４では、ラッシュ電流の小さい電源領域ＶＤ１＿ｎから大きな電源領域ＶＤ１＿１に向けて、電源電圧Ｖｄｄの供給が行われるようなパワースイッチ順序情報ＰＳＩｎｆが、設定レジスタＲｅｇ＿ＰＤに設定されている。これにより、パワースイッチＳＷｎからＳＷ１に向かって順次オフ状態からオン状態に変化する。このようにすることで、パワースイッチがオン状態に変化した後で、電源配線ＶＤＬにおける電源電圧Ｖｄｄが安定になるまでの安定待ち時間を短縮することが可能である。図４において、符号ＰＴＴ１は、図３に示したように、パワースイッチＳＷ１からＳＷｎの順でオン状態にした場合の制御時間を示し、ＰＴＴ２は、図４に示したようにパワースイッチＳＷｎからＳＷ１の順でオン状態にした場合の制御時間を示している。制御時間ＰＴＴ２後に、リセット動作等を実行することが可能であるため、復帰時間をさらに短縮化することが可能である。

【0059】

図３および図４では、リセット処理とアイソレーション処理を、複数の電源領域に対して、実質的に同時に行う例を示したが、これに限定されるものではない。例えば、アイソレーション処理のみを実質的に同時に実行してもよいし、他の処理を複数の電源領域に対して実質的に同時に実行するようにしてもよい。

【0060】

＜変形例＞
図５は、実施の形態１に係るリテンション回路の変形例を示す回路図である。同図には、電源領域ＶＤ１＿１の配置されたリテンション回路ＲＥＴＣとこれに対応したアイソレータＩＳ＿１の構成が示されている。他の電源領域ＶＤ１＿２～ＶＤ１＿ｎおよびアイソレータＩＳ＿２～ＩＳ＿ｎも同様な構成である。

【0061】

電源領域ＶＤ１＿１には、機能モジュールＦＮＭ＿１と機能モジュールＦＮＭ＿１から出力されたデータ（ＤＡＴＡ）が供給されるマスター・スレーブ型のフリップフロップ回路（以下、ＭＳＦＦ回路）とが配置されている。ＭＳＦＦ回路において、マスターフリップフロップ回路（以下、ＭＦＦ回路）は、入出力が交差接続されたノア（ＮＯＲ）回路ＮＲ１とクロックドインバータＣＩＶ１によって構成されている。また、ＭＳＦＦ回路において、スレーブフリップフロップ回路（以下、ＳＦＦ回路）は、クロックドインバータＣＩＶ２、インバータＩＶ３、転送ゲートＴＧ３およびクロックドノア回路ＮＲ２によって構成されている。機能モジュールＦＮＭ＿１のデータは、転送ゲートＴＧ１を介して、ＭＦＦ回路に供給され、ＭＦＦ回路の出力は、転送ゲートＴＧ２を介して、ＳＦＦ回路に供給される。ＳＦＦ回路またはＭＦＦ回路の出力が、２段直列接続されたインバータＩＶ４、ＩＶ５を介して、機能モジュールＦＮＭ＿１の出力Ｏｕｔとして、電源領域ＶＤ１＿１からアイソレータＩＳ＿１に供給される。

【0062】

ＳＦＦ回路において、クロックドインバータＣＩＶ２とインバータＩＶ３の入出力は、交差接続されている。これにより、クロックドインバータＣＩＶ２とインバータＩＶ３とによってフリップフロップ回路Ｒ＿ＦＦが構成され、転送ゲートＴＧ３を介して、転送ゲートＴＧ２からのＭＦＦ回路の出力が、フリップフロップ回路Ｒ＿ＦＦに供給される。一方、フリップフロップ回路Ｒ＿ＦＦの出力は、クロックドノア回路ＮＲ２を介してＳＦＦ回路の出力として出力される。

【0063】

転送ゲートＴＧ１～ＴＧ３は、ゲート電極に〇が付されたＰチャンネル型ＦＥＴ（Ｔｒｐ）とＮチャンネル型ＦＥＴ（Ｔｒｎ）を並列接続することによって構成されている。転送ゲートＴＧ１およびＴＧ２は、図５に示すようにクロック信号ＣＫと、位相反転された反転クロック信号／ＣＫによってスイッチ制御される。これに対して、転送ゲートＴＧ３は、リテンション制御信号ＲＦＣ＿１と、位相反転された反転リテンション制御信号／ＲＦＣ＿１によってスイッチ制御される。

【0064】

また、クロックドインバータＣＩＶ１およびクロックドノア回路ＮＲ２は、その出力をフローティング状態にするか否かが、クロック信号ＣＫおよび反転クロック信号／ＣＫによって制御され、クロックドインバータＣＩＶ２は、その出力をフローティング状態にするか否かが、リテンション制御信号ＲＦＣ＿１および反転リテンション制御信号／ＲＦＣ＿１によって制御される。さらに、ノア回路ＮＲ１およびクロックドノア回路ＮＲ２は、２入力となっており、それぞれの１つの入力としてリセット信号ＲＳＴが供給されている。また、リセット信号ＲＳＴは、機能モジュールＦＮＭ＿１にも供給されており、リセット信号ＲＳＴによって、機能モジュールＦＮＭ＿１内の回路ＲＳＴＣ（図１）をリセットし、初期状態にすることが可能となっている。

【0065】

同図には、クロック信号ＣＫおよびリテンション制御信号ＲＦＣ＿１に基づいて、反転クロック信号／ＣＫおよび反転リテンション制御信号／ＲＦＣ＿１を出力するインバータが、ＩＶ１およびＩＶ２として示されている。勿論、インバータＩＶ１、ＩＶ２は、電源領域ＶＤ１＿１の外側に配置するようにしてもよい。

【0066】

アイソレータＩＳ＿１は、電源領域ＶＤ１＿１と電源領域ＶＤ２＿１との間に接続された転送ゲートＴＧ４とインバータＩＶ６とを備えている。転送ゲートＴＧ４は、転送ゲートＴＧ１等と同様に、Ｐチェンネル型ＦＥＴとＮチャンネル型ＦＥＴとによって構成され、アイソレーション制御信号ＩＳＣと、インバータＩＶ６によって形成された反転アイソレーション制御信号／ＩＳＣによってスイッチ制御される。

【0067】

変形例においては、ＳＦＦ回路の一部分の回路が、リテンション回路ＲＥＴＣとして機能する。すなわち、フリップフロップＲ＿ＦＦおよび転送ゲートＴＧ３によって、リテンション回路ＲＥＴＣが構成されている。リテンション回路ＲＥＴＣには、図１で述べたように、電源配線ＶＤＬ＿ｈによって電源電圧Ｖｄｄが供給されている。

【0068】

リテンション制御信号ＲＦＣ＿１は、通常動作モードのときには、ハイレベル（論理値“１”）となり、ＳＳＴＢＹモードにおいては、機能モジュールＦＮＭ＿１のデータを保持し続けるように、ロウレベル（論理値“０”）となる。次にリテンションの動作を、図面を用いて説明する。

【0069】

図６は、変形例に係るリテンション回路の動作を説明するためのタイミング図である。通常動作モードにおいては、リテンション制御信号ＲＦＣ＿１がハイレベルであるため、転送ゲートＴＧ３がオン状態となる。クロック信号ＣＫが変化することにより、機能モジュールＦＮＭからのデータは、ＭＦＦ回路に保持され、クロック信号ＣＫの次の変化で、ＳＦＦ回路内のフリップフロップ回路Ｒ＿ＦＦに取り込まれ、保持されるとともに、出力Ｏｕｔとして、アイソレータＩＳ＿１を介して、電源領域ＶＤ２＿１に伝達される。なお、このときは、クロックドノア回路ＮＲ２の出力はフローティング状態となるため、フリップフロップ回路Ｒ＿ＦＦの出力は、インバータＩＶ４に供給されない。クロック信号ＣＫがロウレベルに変化すると、今度は、フリップフロップ回路Ｒ＿ＦＦの出力が、出力Ｏｕｔとして出力される。これにより、クロック信号ＣＫの１サイクル期間、“Ｑ（ｎ）”が出力Ｏｕｔとして出力される。

【0070】

次にクロック信号ＣＫをハイレベルに変化させた後、ＳＳＴＢＹモードへ遷移するためにリテンション制御信号ＲＦＣ＿１をロウレベルに変化させる前に、クロック信号ＣＫをロウレベルに変化させ、ロウレベルを維持させる。これにより、クロック信号ＣＫがハイレベルの期間においては、ＭＦＦ回路の出力（Ｑ（ｎ＋１））が出力Ｏｕｔとして出力され、クロック信号ＣＫがロウレベルに変化すると、フリップフロップ回路Ｒ＿ＦＦの出力（Ｑ（ｎ＋１））が、出力Ｏｕｔとして出力される。このとき、リテンション制御信号ＲＦＣ＿１をロウレベルにすることで、転送ゲートＴＧ３がオフ状態となり、フリップフロップ回路Ｒ＿ＦＦは、出力（Ｑ（ｎ＋１））を保持することになる。

【0071】

通常動作モードへの復帰において、クロック信号ＣＫをロウレベルにすることで、クロックドノア回路ＮＲ２を介して、フリップフロップ回路Ｒ＿ＦＦに保持されていた出力（Ｑ（ｎ＋１））が、出力Ｏｕｔとして出力される。その後、リテンション制御信号ＲＦＣ＿１をハイレベルにすることで、転送ゲートＴＧ３がオン状態となり、機能モジュールＦＮＭ＿１からの新たなデータが、フリップフロップ回路Ｒ＿ＦＦに保持されることになる。

【0072】

これにより、ＳＳＴＢＹモードから通常動作モードに復帰したとき、通常動作モードのときの機能モジュールＦＮＭ＿１の状態を復元して、出力することが可能となる。

【0073】

変形例においては、ＳＳＴＢＹモードから通常動作モードへ復帰させる際に、リテンション順序情報ＲＴＩｎｆに従って、クロック信号ＣＫをロウレベルからハイレベルへ変化させる順番が制御される。これにより、図１で説明したのと同様に、リテンションの動作を、リテンション順序情報ＲＴＩｎｆに従って定めることが可能である。

【0074】

図１においては、電源領域ＶＤ１＿１～ＶＤ１＿ｎを第１電源領域と見なし、電源領域ＶＤ２＿１～ＶＤ２＿ｎを、第１電源領域とは異なる第２電源領域と見なすことができる。また、図１において、パワーコントローラ６とパワースイッチＳＷ１～ＳＷｎとによって、パワーコントローラが構成されていると見なしてもよい。

【0075】

（実施の形態２）
図７は、実施の形態２に係る半導体装置の構成を示すブロック図である。図７は、図１と類似しているので、主に相違点を説明する。相違点は、図７では、設定ユニット１０に設定レジスタＲｅｇ＿ＳＭが追加されていることである。

【0076】

設定レジスタＲｅｇ＿ＳＭは、ＳＳＴＢＹモードから通常動作モードに復帰する際の処理を、電源領域毎に指定する復帰指定情報ＳＭＩｎｆが設定されるレジスタである。この設定レジスタＲｅｇ＿ＳＭも、バスＢＳを介してユーザが復帰指定情報ＳＭＩｎｆを設定する。実施の形態２においては、復帰指定情報ＳＭＩｎｆは、パワーコントローラ６、リテンションコントローラ７およびリセットコントローラ８に供給される。

【0077】

復帰指定情報ＳＭＩｎｆは、シリアルな復帰制御（以下、シリアル復帰制御またはシリアル制御と称する）を実行するか、実施の形態１で述べた、シリアルと同時(並列)を組み合わせて復帰制御（以下、ミックス復帰制御またはミックス制御と称する）を実行するかを、電源領域毎に指定する情報である。具体的な例を、図面を用いて説明する。

【0078】

図８および図９は、実施の形態２に係る半導体装置の動作を説明するためのタイミング図である。図８および図９は、図３と類似しているので、主に相違点を説明する。

【0079】

図８には、設定レジスタＲｅｇ＿ＳＭに、シリアル復帰制御（Ｓｅｒｉａｌ ｃｏｎｔｒｏｌ）を行う対象として、電源領域ＶＤ１＿１を指定し、ミックス復帰制御（Ｍｉｘｅｄ ｃｏｎｔｒｏｌ）を行う対象として、電源領域ＶＤ１＿２～ＶＤ１＿ｎを指定する復帰指定情報が設定された場合が示されている。ミックス復帰制御は、実施の形態１で述べた制御に相当するので、説明は省略する。

【0080】

パワーコントローラ６は、シリアル復帰制御が指定された電源領域ＶＤ１＿１に対応するパワースイッチＳＷ１をオン状態にした後、当該電源領域ＶＤ１＿１に係るリセット処理、リストア処理およびアイソレータＩＳ＿１による接続処理が終了するまで、ミックス復帰処理が指定された電源領域ＶＤ１＿２～ＶＤ１＿ｎに対応するパワースイッチＳＷ２～ＳＷｎをオフ状態に維持する。その後、リセットコントローラ８およびリテンションコントローラ７は、シリアル復帰制御が指定された電源領域ＶＤ１＿１に係るリセット動作およびリテンション動作を実行する。この後で、パワーコントローラ６が、アイソレータＩＳ＿１によって電源領域ＶＤ１＿１を電源領域ＶＤ２＿１に接続させる。

【0081】

その後、パワーコントローラ６、リテンションコントローラ７およびリセットコントローラ８は、電源領域ＶＤ１＿２～ＶＤ１＿ｎに対して、ミックス復帰制御を実行する。すなわち、実施の形態１で述べたように、電源領域ＶＤ１＿２～ＶＤ１＿ｎに対して電源電圧Ｖｄｄを順次供給し、リテンションを順次実行する。また、電源領域ＶＤ１＿２～ＶＤ１＿ｎに対して、並列的にリセット動作およびアイソレータによる接続の動作が行われる。

【0082】

図９には、設定レジスタＲｅｇ＿ＳＭに、シリアル復帰制御を行う対象として、電源領域ＶＤ１＿１およびＶＤ１＿３を指定し、ミックス復帰制御を行う対象として、電源領域ＶＤ１＿２、ＶＤ１＿４～ＶＤ１＿ｎを指定する復帰指定情報ＳＭＩｎｆが設定された場合が示されている。これにより、電源領域ＶＤ１＿１およびＶＤ１＿３については、シリアル復帰制御が実行され、残りの電源領域については、ミックス復帰制御が実行されることになる。

【0083】

実施の形態２によれば、ラッシュ電流値、処理時間を考慮して、ユーザが復帰対象の電源領域の制御順を固定することが可能である。例えば、図８においては、電源領域ＶＤ１＿１からＶＤ１＿３の順に復帰するように制御順を固定することが可能である。

【0084】

図７においては、シリアル復帰制御が指定された電源領域(例えば、図８では、ＶＤ１＿１)を第３電源領域と見なし、ミックス復帰制御が指定された電源領域を第１電源領域と見なすことができる。この場合、シリアル復帰制御が指定された電源領域ＶＤ１＿１に対応する電源領域ＶＤ２＿１は、第４電源領域と見なすことができる。

【0085】

実施の形態１では、パワースイッチ順序情報およびリテンション順序情報のような順序の情報を用いていたが、これに限定されるものではない。例えば、ウェイクアップイベントの発生が通知されてから、パワースイッチをオン状態にするまでの時間を、パワースイッチに関する順序情報としてもよい。同様に、ウェイクアップイベントの発生が通知されてから、リテンション動作を実行するまでの時間を、リテンションに関する順序情報としてもよい。

【0086】

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、図１では、レギュレータ制御信号ＲＣによって、電圧レギュレータ９の供給能力を制御することを述べたが、これに限定されるものではない。レギュレータ制御信号ＲＣによって、ＳＳＴＢＹモードでは、電源電圧Ｖｄｄが低電圧となるように、電圧レギュレータ９が制御されるようにしてもよい。この場合、ＳＳＴＢＹモードから通常動作モードへ遷移したときに、電圧レギュレータ９は、低下した電源電圧Ｖｄｄを上昇させるように動作するようにレギュレータ制御信号ＲＣによって制御される。

【符号の説明】

【0087】

１ プロセッサ
２ プロセッサコア
３ ＦＳＭコントローラ
６ パワーコントローラ
７ リテンションコントローラ
１０ 設定ユニット
ＦＮＭ＿１～ＦＮＭ＿ｎ 機能モジュール
ＲＥＴＣ リテンション回路
Ｒｅｇ＿ＰＤ、Ｒｅｇ＿ＲＴ、Ｒｅｇ＿ＳＭ 設定レジスタ
ＳＷ１～ＳＷｎ パワースイッチ
ＶＤ１＿１～ＶＤ１＿ｎ、ＶＤ２＿１～ＶＤ２＿ｎ 電源領域
ＶＤＬ、ＶＤＬ＿ｈ 電源配線

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】