特許 7518150 電源用半導体集積回路及び電源システム

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-07-08

(45)【発行日】2024-07-17

(54)【発明の名称】電源用半導体集積回路及び電源システム

(51)【国際特許分類】

   H02M 3/00 20060101AFI20240709BHJP

   H02M 1/00 20070101ALI20240709BHJP

   H03K 19/20 20060101ALI20240709BHJP

【ＦＩ】

H02M3/00 C

H02M1/00 C

H03K19/20 210

【請求項の数】 9

(21)【出願番号】P 2022501650

(86)(22)【出願日】2020-12-11

(86)【国際出願番号】 JP2020046324

(87)【国際公開番号】W WO2021166389

(87)【国際公開日】2021-08-26

【審査請求日】2023-06-12

(31)【優先権主張番号】P 2020027062

(32)【優先日】2020-02-20

(33)【優先権主張国・地域又は機関】JP

(73)【特許権者】

【識別番号】000116024

【氏名又は名称】ローム株式会社

(74)【代理人】

【識別番号】110001933

【氏名又は名称】弁理士法人 佐野特許事務所

(72)【発明者】

【氏名】村上 和宏

【審査官】尾家 英樹

(56)【参考文献】

【文献】特開２０１４－００３７８６（ＪＰ，Ａ）

【文献】特開２０００－３２１３３４（ＪＰ，Ａ）

【文献】特開２０１１－１４２５５４（ＪＰ，Ａ）

【文献】特開平０８－１５２９２５（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０２Ｍ １／００－ １／４４

Ｈ０２Ｍ ３／００－ ３／４４

(57)【特許請求の範囲】

【請求項1】

各々に電源用半導体集積回路を有する複数の電源装置を備える電源システムであって、前記複数の電源装置は夫々に入力電圧から出力電圧を生成し、
各電源用半導体集積回路は、
対象外部端子を含む複数の外部端子と、
前記対象外部端子と所定の基準電位を有する基準導電部との間に設けられた対象トランジスタと、
対応する前記電源装置の出力電圧に応じて前記対象トランジスタをオン又はオフする出力電圧監視回路と、
前記対象外部端子を通じ前記基準電位点に向けて定電流を発生させる定電流回路と、を備え、
当該電源システムは、
前記複数の電源装置における複数の電源用半導体集積回路に設けられた複数の対象外部端子に共通接続されるべき対象配線と、
前記対象配線と所定の正の電源電圧の印加端との間に接続されたプルアップ抵抗と、
前記対象配線における電圧を監視対象電圧として監視する電源管理装置と、を備え、
前記電源管理装置は、前記監視対象電圧を複数の判定電圧と比較する比較判定回路を備える
、電源システム。

【請求項2】

各電源装置において、前記出力電圧監視回路は、前記出力電圧の正常又は異常を判別し、前記出力電圧が正常であると判断した場合には前記対象トランジスタをオフする一方、前記出力電圧が異常であると判断した場合には前記対象トランジスタをオンする
、請求項１に記載の電源システム。

【請求項3】

各電源装置において、前記出力電圧監視回路は、前記出力電圧に応じた帰還電圧と設定電圧との高低関係に基づき前記対象トランジスタをオン又はオフする
、請求項２に記載の電源システム。

【請求項4】

前記複数の判定電圧は、前記基準電位よりも高い電位を有する第１判定電圧と、前記第１判定電圧よりも高いが前記電源電圧よりも低い第２判定電圧と、を含み、
前記比較判定回路は、前記監視対象電圧と前記第１判定電圧及び前記第２判定電圧との比較結果に基づき、前記監視対象電圧が前記第１判定電圧より高く且つ前記第２判定電圧より低いときには正常判定信号を出力する一方、前記監視対象電圧が前記第１判定電圧より低い又は前記第２判定電圧より高いときには異常判定信号を出力する
、請求項２又は３に記載の電源システム。

【請求項5】

前記比較判定回路は、前記監視対象電圧が前記第１判定電圧より低いときには第１異常判定信号を出力し、前記監視対象電圧が前記第２判定電圧より高いときには前記第１異常判定信号と異なる第２異常判定信号を出力する
、請求項４に記載の電源システム。

【請求項6】

前記複数の電源用半導体集積回路に設けられた複数の定電流回路は、互いに同じ電流値の定電流を発生させる
、請求項１～５の何れかに記載の電源システム。

【請求項7】

前記複数の電源用半導体集積回路に設けられた複数の定電流回路は、互いに異なる電流値の定電流を発生させる
、請求項１～５の何れかに記載の電源システム。

【請求項8】

前記複数の判定電圧は、前記基準電位の電圧から前記電源電圧までの電圧範囲内にある互いに異なる３以上の判定電圧から成る
、請求項７に記載の電源システム。

【請求項9】

前記電圧範囲は、前記３以上の判定電圧を境界に４以上の電圧範囲に分類され、
前記比較判定回路は、前記監視対象電圧を前記３以上の判定電圧と比較することで、前記監視対象電圧が前記４以上の電圧範囲の何れに属しているかを判断し、その判断結果に応じた信号を出力する
、請求項８に記載の電源システム。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、電源用半導体集積回路及び電源システムに関する。

【背景技術】

【0002】

電源装置を形成するために電源ＩＣが利用されることが多く、電源ＩＣには、電源装置の出力電圧の状態を外部装置に知らせるためのパワーグッド端子が設けられることも多い。パワーグッド端子は、一般にオープンドレイン構成のトランジスタを介してグランドに接続される（例えば下記特許文献１の段落００３１参照）。

【0003】

図１３に、第１～第３の電源ＩＣ９１０と電源管理装置９２０とを備える電源システムの構成を示す。第１～第３の電源ＩＣ９１０を用いて第１～第３の電源装置が形成され、各電源装置において入力電圧から出力電圧が生成される。各電源ＩＣ９１０は、Ｎチャネル型ＭＯＳＦＥＴとして構成されたトランジスタ９１１とパワーグッド端子９１２を備える。各電源ＩＣ９１０において、トランジスタ９１１のドレインがパワーグッド端子９１２に接続され、トランジスタ９１１のソースがグランドに接続される。各電源装置において、出力電圧が正常と判断される場合にはトランジスタ９１１がオフとされ、出力電圧が異常と判断される場合にはトランジスタ９１１がオンとされる。

【0004】

第１～第３の電源ＩＣ９１０のパワーグッド端子９１２は配線９３０に共通接続され、配線９３０はプルアップ抵抗９３１を介して正の電源電圧の印加端に接続される。電源管理装置９２０は、配線９３０の電圧を監視することで各出力電圧の異常の有無を検出することができる。

【先行技術文献】

【特許文献】

【0005】

【文献】特開２０１６－１５８３３号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

各電源ＩＣ９１０において、出力電圧の正常時には配線９３０から見てパワーグッド端子９１２はハイインピーダンス状態となるが、半田付けの欠陥等によりパワーグッド端子９１２と配線９３０とが非接続となったときにも、上記ハイインピーダンス状態と等価な状態が実現される。つまり、電源管理装置９２０は、出力電圧の正常状態と、パワーグッド端子９１２及び配線９３０間が非接続となった故障状態とを区別できず、故に後者の故障状態を検知できない。

【0007】

本発明は、端子及び配線間の接続に関する故障検知を可能とする電源用半導体集積回路及び電源システムを提供することを目的とする。

【課題を解決するための手段】

【0008】

本発明に係る電源用半導体集積回路は、入力電圧から出力電圧を生成する電源装置を構成するための電源用半導体集積回路であって、対象外部端子を含む複数の外部端子と、前記対象外部端子と所定の基準電位を有する基準導電部との間に設けられた対象トランジスタと、前記出力電圧に応じて前記対象トランジスタをオン又はオフする出力電圧監視回路と、前記対象外部端子を通じ前記基準電位点に向けて定電流を発生させる定電流回路と、を備えた構成（第１の構成）である。

【0009】

本発明に係る電源システムは、上記第１の構成に係る電源用半導体集積回路を有して入力電圧から出力電圧を生成する電源装置を複数備える電源システムであって、複数の電源装置における複数の電源用半導体集積回路に設けられた複数の対象外部端子に共通接続されるべき対象配線と、前記対象配線と所定の正の電源電圧の印加端との間に接続されたプルアップ抵抗と、前記対象配線における電圧を監視対象電圧として監視する電源管理装置と、を備え、前記電源管理装置は、前記監視対象電圧を複数の判定電圧と比較する比較判定回路を備える構成（第２の構成）である。

【0010】

上記第２の構成に係る電源システムに関し、各電源装置において、前記出力電圧監視回路は、前記出力電圧の正常又は異常を判別し、前記出力電圧が正常であると判断した場合には前記対象トランジスタをオフする一方、前記出力電圧が異常であると判断した場合には前記対象トランジスタをオンする構成（第３の構成）であっても良い。

【0011】

上記第３の構成に係る電源システムに関し、各電源装置において、前記出力電圧監視回路は、前記出力電圧に応じた帰還電圧と設定電圧との高低関係に基づき前記対象トランジスタをオン又はオフする構成（第４の構成）であっても良い。

【0012】

上記第３又は第４の構成に係る電源システムにおいて、前記複数の判定電圧は、前記基準電位よりも高い電位を有する第１判定電圧と、前記第１判定電圧よりも高いが前記電源電圧よりも低い第２判定電圧と、を含み、前記比較判定回路は、前記監視対象電圧と前記第１判定電圧及び前記第２判定電圧との比較結果に基づき、前記監視対象電圧が前記第１判定電圧より高く且つ前記第２判定電圧より低いときには正常判定信号を出力する一方、前記監視対象電圧が前記第１判定電圧より低い又は前記第２判定電圧より高いときには異常判定信号を出力する構成（第５の構成）であっても良い。

【0013】

上記第５の構成に係る電源システムにおいて、前記比較判定回路は、前記監視対象電圧が前記第１判定電圧より低いときには第１異常判定信号を出力し、前記監視対象電圧が前記第２判定電圧より高いときには前記第１異常判定信号と異なる第２異常判定信号を出力する構成（第６の構成）であっても良い。

【0014】

上記第２～第６の構成の何れかに係る電源システムにおいて、前記複数の電源用半導体集積回路に設けられた複数の定電流回路は、互いに同じ電流値の定電流を発生させる構成（第７の構成）であっても良い。

【0015】

上記第２～第６の構成の何れかに係る電源システムにおいて、前記複数の電源用半導体集積回路に設けられた複数の定電流回路は、互いに異なる電流値の定電流を発生させる構成（第８の構成）であっても良い。

【0016】

上記第８の構成に係る電源システムにおいて、前記複数の判定電圧は、前記基準電位の電圧から前記電源電圧までの電圧範囲内にある互いに異なる３以上の判定電圧から成る構成（第９の構成）であっても良い。

【0017】

上記第９の構成に係る電源システムにおいて、前記電圧範囲は、前記３以上の判定電圧を境界に４以上の電圧範囲に分類され、前記比較判定回路は、前記監視対象電圧を前記３以上の判定電圧と比較することで、前記監視対象電圧が前記４以上の電圧範囲の何れに属しているかを判断し、その判断結果に応じた信号を出力する構成（第１０の構成）であっても良い。

【発明の効果】

【0018】

本発明によれば、端子及び配線間の接続に関する故障検知を可能とする電源用半導体集積回路及び電源システムを提供することが可能となる。

【図面の簡単な説明】

【0019】

【図1】本発明の実施形態に係る電源装置の概略構成図である。

【図2】本発明の実施形態に係る電源ＩＣの概略機能ブロック図である。

【図3】本発明の実施形態に係る電源装置の内部構成例を示す図である。

【図4】本発明の実施形態に係る電源ＩＣの外観斜視図である。

【図5】本発明の実施形態に係り、電源ＩＣのパワーグッド用信号生成回路の構成例を示す図である。

【図6】本発明の実施形態に係る電源システムの一部構成図である。

【図7】本発明の実施形態に属する第１実施例に係り、電源システムの一部構成図である。

【図8】本発明の実施形態に属する第１実施例に係り、複数の電圧の高低関係を示す図である。

【図9】本発明の実施形態に属する第１実施例に係り、本発明に対応しないデバイスが追加された電源システムの一部構成図である。

【図10】本発明の実施形態に属する第４実施例に係り、電源システムの一部構成図である。

【図11】本発明の実施形態に属する第４実施例に係り、複数の電圧の高低関係を示す図である。

【図12】本発明の実施形態に属する第５実施例に係り、電源管理装置の一部構成を示す図である。

【図13】参考技術に係る電源システムの構成を示す図である。

【発明を実施するための形態】

【0020】

以下、本発明の実施形態の例を、図面を参照して具体的に説明する。参照される各図において、同一の部分には同一の符号を付し、同一の部分に関する重複する説明を原則として省略する。尚、本明細書では、記述の簡略化上、情報、信号、物理量、素子又は部位等を参照する記号又は符号を記すことによって、該記号又は符号に対応する情報、信号、物理量、素子又は部位等の名称を省略又は略記することがある。例えば、後述の“３２”によって参照される対象トランジスタは（図５参照）、対象トランジスタ３２と表記されることもあるし、トランジスタ３２と略記されることもあり得るが、それらは全て同じものを指す。

【0021】

まず、本発明の実施形態の記述にて用いられる幾つかの用語について説明を設ける。ＩＣとは集積回路（Integrated Circuit）の略称である。グランドとは、基準となる０Ｖ（ゼロボルト）の電位を有する導電部を指す又は０Ｖの電位そのものを指す。０Ｖの電位をグランド電位と称することもある。本発明の実施形態において、特に基準を設けずに示される電圧は、グランドから見た電位を表す。

【0022】

レベルとは電位のレベルを指し、任意の信号又は電圧についてハイレベルはローレベルよりも高い電位を有する。任意の信号又は電圧について、信号又は電圧がハイレベルにあるとは信号又は電圧のレベルがハイレベルにあることを意味し、信号又は電圧がローレベルにあるとは信号又は電圧のレベルがローレベルにあることを意味する。信号についてのレベルは信号レベルと表現されることがあり、電圧についてのレベルは電圧レベルと表現されることがある。

【0023】

ＭＯＳＦＥＴを含むＦＥＴ（電界効果トランジスタ）として構成された任意のトランジスタについて、オン状態とは、当該トランジスタのドレイン及びソース間が導通している状態を指し、オフ状態とは、当該トランジスタのドレイン及びソース間が非導通となっている状態（遮断状態）を指す。ＦＥＴに分類されないトランジスタについても同様である。ＭＯＳＦＥＴは、特に記述無き限り、エンハンスメント型のＭＯＳＦＥＴであると解される。ＭＯＳＦＥＴは“metal-oxide-semiconductor field-effect transistor”の略称である。以下に示される任意のＭＯＳＦＥＴについて、特に記述無き限り、バッグゲートはソースに接続されているものとする。以下、任意のトランジスタについて、オン状態、オフ状態を、単に、オン、オフと表現することもある。

【0024】

本発明の実施形態に係る図１の電源装置１について説明する。電源装置１は入力電圧Ｖｉｎから出力電圧Ｖｏｕｔを生成する。電源装置１は電源ＩＣ１０を備える。電源ＩＣ１０は電源装置１を構成するための電源用半導体集積回路から成る。入力電圧Ｖｉｎ及び出力電圧Ｖｏｕｔは正の電圧であっても良いし、負の電圧であっても良いが、ここでは、入力電圧Ｖｉｎ及び出力電圧Ｖｏｕｔが正の直流電圧であるとする。

【0025】

電源装置１はシリーズレギュレータであっても良いし、スイッチングレギュレータであっても良い。電源装置１がスイッチングレギュレータであるとき、電源装置１は、入力電圧Ｖｉｎを昇圧して入力電圧Ｖｉｎより高い出力電圧Ｖｏｕｔを生成する昇圧型ＤＣ／ＤＣコンバータであっても良いし、入力電圧Ｖｉｎを降圧して入力電圧Ｖｉｎより低い出力電圧Ｖｏｕｔを生成する降圧型ＤＣ／ＤＣコンバータであっても良い。また、電源装置１は、入力電圧Ｖｉｎの昇圧及び降圧を行いうる昇降圧型ＤＣ／ＤＣコンバータであっても良い。電源装置１は、入力電圧Ｖｉｎに基づき、トランスを用いて入力電圧Ｖｉｎから絶縁された出力電圧Ｖｏｕｔを生成する絶縁型の電源装置であっても良い。

【0026】

図２に示す如く、電源ＩＣ１０は主回路２０とパワーグッド用信号生成回路３０（以下、信号生成回路３０と称することがある）とを備える。主回路２０は、入力電圧Ｖｉｎに基づき出力電圧Ｖｏｕｔを生成するための動作を行う回路である。信号生成回路３０は、出力電圧Ｖｏｕｔに応じた信号（パワーグッド信号）を生成及び出力するための回路である。

【0027】

図３に主回路２０の一構成例を示す。図３の構成例では電源装置１が降圧型ＤＣ／ＤＣコンバータであることが想定されている。

【0028】

図３の電源装置１は、電源ＩＣ１０と、ＩＣ１０に対して外付け接続される複数のディスクリート部品と、を備え、当該複数のディスクリート部品には、出力コンデンサとしてのコンデンサＣ１と、帰還抵抗としての抵抗Ｒ１及びＲ２と、コイルＬ１とが含まれる。図３の電源装置１は、外部から供給される入力電圧Ｖｉｎより所望の出力電圧Ｖｏｕｔを生成する。出力端子ＯＵＴに出力電圧Ｖｏｕｔが生じる。即ち、出力端子ＯＵＴは出力電圧Ｖｏｕｔの印加端（出力電圧Ｖｏｕｔが加わる端子）である。出力電圧Ｖｏｕｔは出力端子ＯＵＴに接続された任意の負荷（不図示）に供給される。図３の電源装置１において、入力電圧Ｖｉｎ及び出力電圧Ｖｏｕｔは正の直流電圧であって、出力電圧Ｖｏｕｔは入力電圧Ｖｉｎよりも低い。例えば入力電圧Ｖｉｎが１２Ｖであるとき、抵抗Ｒ１及びＲ２の抵抗値を調整することで１２Ｖ未満の所望の正の電圧値（例えば３．３Ｖや５Ｖ）にて出力電圧Ｖｏｕｔを安定化させることができる。

【0029】

電源ＩＣ１０は、図４に示すような、半導体集積回路を、樹脂にて構成された筐体（パッケージ）内に封入することで形成された電子部品（半導体装置）である。電源ＩＣ１０の筐体に複数の外部端子が露出して設けられている。図３の構成例に係る電源ＩＣ１０において、上記複数の外部端子には、図３に示される入力端子ＩＮ、スイッチ端子ＳＷ、帰還端子ＦＢ及びグランド端子ＧＮＤが含まれると共に、後述のパワーグッド端子ＰＧ（図５参照）も含まれる。これら以外の端子も、上記複数の外部端子に含まれうる。尚、図４に示される電源ＩＣ１０の外部端子の数及び電源ＩＣ１０の外観は例示に過ぎない。

【0030】

電源ＩＣ１０の外部より入力電圧Ｖｉｎが入力端子ＩＮに供給される。スイッチ端子ＳＷと出力端子ＯＵＴとの間にコイルＬ１が直列に介在している。即ち、コイルＬ１の一端はスイッチ端子ＳＷに接続され、コイルＬ１の他端は出力端子ＯＵＴに接続される。また、出力端子ＯＵＴはコンデンサＣ１の一端に接続され、コンデンサＣ１の他端はグランドに接続される。故にコンデンサＣ１の両端間に出力電圧Ｖｏｕｔが加わる。更に、出力端子ＯＵＴは抵抗Ｒ１の一端に接続され、抵抗Ｒ１の他端は抵抗Ｒ２を介してグランドに接続される。抵抗Ｒ１及びＲ２間の接続ノードが帰還端子ＦＢに接続される。グランド端子ＧＮＤはグランドに接続される。

【0031】

図３の構成例に係る電源ＩＣ１０は、主回路２０の構成要素として、出力段回路２１と、出力段回路２１を制御するためのスイッチング制御回路２２と、を備える。

【0032】

出力段回路２１は、Ｎチャネル型のＭＯＳＦＥＴ（Metal Oxide Semiconductor Field effect transistor)として構成されたトランジスタ２１Ｈ及び２１Ｌを備える。トランジスタ２１Ｈ及び２１Ｌは、入力端子ＩＮとグランド端子ＧＮＤ（換言すればグランド）との間に直列接続された一対のスイッチング素子であり、それらがスイッチング駆動されることで入力電圧Ｖｉｎがスイッチングされてスイッチ端子ＳＷに矩形波状のスイッチ電圧Ｖｓｗが現れる。トランジスタ２１Ｈがハイサイド側に設けられ、トランジスタ２１Ｌがローサイド側に設けられる。具体的には、トランジスタ２１Ｈのドレインは入力電圧Ｖｉｎの印加端である入力端子ＩＮに接続され、トランジスタ２１Ｈのソース及びトランジスタ２１Ｌのドレインはスイッチ端子ＳＷに共通接続される。トランジスタ２１Ｌのソースはグランドに接続される。但し、トランジスタ２１Ｌのソースとグランドとの間に電流検出用の抵抗が挿入される場合もある。

【0033】

トランジスタ２１Ｈは出力トランジスタとして機能し、トランジスタ２１Ｌは同期整流トランジスタとして機能する。コイルＬ１及びコンデンサＣ１は、スイッチ端子ＳＷに現れる矩形波状のスイッチ電圧Ｖｓｗを整流及び平滑化して出力電圧Ｖｏｕｔを生成する整流平滑回路を構成する。抵抗Ｒ１及びＲ２は出力電圧Ｖｏｕｔを分圧する分圧回路を構成し、抵抗Ｒ１及びＲ２間の接続ノードに出力電圧Ｖｏｕｔの分圧である帰還電圧Ｖｆｂが生じる。抵抗Ｒ１及びＲ２間の接続ノードが帰還端子ＦＢに接続されることで帰還電圧Ｖｆｂが帰還端子ＦＢに入力される。

【0034】

トランジスタ２１Ｈ、２１Ｌのゲートには、駆動信号として夫々ゲート信号ＧＨ、ＧＬが供給され、トランジスタ２１Ｈ及び２１Ｌはゲート信号ＧＨ及びＧＬに応じてオン、オフされる。ゲート信号ＧＨがハイレベルであるとき、トランジスタ２１Ｈはオン状態となり、ゲート信号ＧＨがローレベルであるとき、トランジスタ２１Ｈはオフ状態となる。同様に、ゲート信号ＧＬがハイレベルであるとき、トランジスタ２１Ｌはオン状態となり、ゲート信号ＧＬがローレベルであるとき、トランジスタ２１Ｌはオフ状態となる。基本的には、トランジスタ２１Ｈ及び２１Ｌが交互にオン、オフされるが、トランジスタ２１Ｈ及び２１Ｌが共にオフ状態に維持されることもある。トランジスタ２１Ｈ及び２１Ｌが共にオン状態とされることは無い。

【0035】

スイッチング制御回路２２は、帰還電圧Ｖｆｂに基づきゲート信号ＧＨ及びＧＬのレベル制御を通じてトランジスタ２１Ｈ及び２１Ｌの夫々のオン／オフ状態を制御し、これによって出力端子ＯＵＴに帰還電圧Ｖｆｂに応じた出力電圧Ｖｏｕｔを発生させる。例えば、帰還電圧Ｖｆｂと所定の正の電圧値を有する基準電圧とが一致するように、トランジスタ２１Ｈ及び２１Ｌを交互にオン、オフすることで、出力電圧Ｖｏｕｔを基準電圧に基づく所定の目標電圧Ｖｔｇ（例えば３．３Ｖや５Ｖ）に安定化させる。

【0036】

尚、図３の構成例では同期整流方式を用いることを想定しているが、出力段回路２１においてダイオード整流方式を採用するようにして良い。ダイオード整流方式が採用される場合、出力段回路２１からトランジスタ２１Ｌが削除され、代わりに、アノードがグランドに接続され且つカソードがスイッチ端子ＳＷに接続された同期整流ダイオード（不図示）が出力段回路２１に設けられる。トランジスタ２１Ｌ及び同期整流ダイオードの夫々は、トランジスタ２１Ｈ（出力トランジスタ）がオフ状態であるときに、コイルＬ１の蓄積エネルギに基づく電流をグランドから出力端子ＯＵＴに導く整流用素子として機能する。

【0037】

図５にパワーグッド用信号生成回路３０の構成例を示す。信号生成回路３０は、パワーグッド回路３１と、Ｎチャネル型ＭＯＳＦＥＴとして構成された対象トランジスタ３２と、定電流回路３３と、を備える。

【0038】

パワーグッド回路３１は出力電圧Ｖｏｕｔを監視する出力電圧監視回路の例である。パワーグッド回路３１は出力電圧Ｖｏｕｔが正常であるか異常であるかを判別し、出力電圧Ｖｏｕｔが正常であると判別した場合には対象トランジスタ３２をオフする一方、出力電圧Ｖｏｕｔが異常であると判別した場合には対象トランジスタ３２をオンとする。ここでは、パワーグッド回路３１に対して帰還電圧Ｖｆｂと設定電圧Ｖｓｅｔが入力され、帰還電圧Ｖｆｂと設定電圧Ｖｓｅｔとの高低関係に基づき出力電圧Ｖｏｕｔの正常又は異常が判別されるものとする。図３の構成例が採用される場合、出力電圧Ｖｏｕｔの分圧が帰還電圧Ｖｆｂとしてパワーグッド回路３１に入力されるが、出力電圧Ｖｏｕｔそのものが帰還電圧Ｖｆｂとしてパワーグッド回路３１に入力されても良い。何れにせよ、帰還電圧Ｖｆｂが出力電圧Ｖｏｕｔに比例する電圧である限り、帰還電圧Ｖｆｂは任意である。

【0039】

設定電圧Ｖｓｅｔは入力電圧Ｖｉｎを元に電源ＩＣ１０内で生成される所定電圧であり、固定された正の直流電圧値（例えば６００ｍＶ）を有する。パワーグッド回路３１は、対象トランジスタ３２のゲートに接続され、帰還電圧Ｖｆｂ及び設定電圧Ｖｓｅｔ間の高低関係に応じ対象トランジスタ３２のゲート電位を制御することにより対象トランジスタ３２の状態を制御する。具体的には、パワーグッド回路３１は、帰還電圧Ｖｆｂと設定電圧Ｖｓｅｔを比較するコンパレータを有し、帰還電圧Ｖｆｂが設定電圧Ｖｓｅｔよりも高いときには出力電圧Ｖｏｕｔが正常であると判断して上記コンパレータから対象トランジスタ３２のゲートにローレベルの信号を供給することで対象トランジスタ３２をオフ状態とし、帰還電圧Ｖｆｂが設定電圧Ｖｓｅｔよりも低いときには出力電圧Ｖｏｕｔが異常であると判断して上記コンパレータから対象トランジスタ３２のゲートにハイレベルの信号を供給することで対象トランジスタ３２をオン状態とする。“Ｖｆｂ＝Ｖｓｅｔ”のとき、上記コンパレータから対象トランジスタ３２のゲートに供給される信号のレベルはローレベル及びハイレベルの何れかとなり、故に、対象トランジスタ３２はオフ状態及びオン状態の何れかとなる。実際には上記コンパレータにおいてヒステリシス特性が付与される。出力電圧Ｖｏｕｔと目標電圧Ｖｔｇとの関係において“Ｖｏｕｔ＝Ｖｔｇ×ｋ”が成立するときに“Ｖｆｂ＝Ｖｓｅｔ”となる。係数ｋは１より小さい正の所定値を有し、例えば“ｋ＝０．８”である。

【0040】

対象トランジスタ３２のドレインは電源ＩＣ１０の外部端子の１つであるパワーグッド端子ＰＧに接続され、対象トランジスタ３２のソースはグランドに接続される。即ち、パワーグッド端子ＰＧに対し、オープンドレイン構成の対象トランジスタ３２が接続される。パワーグッド端子ＰＧは、電源ＩＣ１０の外部に設けられた対象配線である配線ＷＲｐｇに接続される。

【0041】

定電流回路３３は、パワーグッド端子ＰＧとグランドとの間に設けられ、パワーグッド端子ＰＧからグランドに向けて定電流Ｉ_ＣＮＳＴを流すよう動作する。配線ＷＲｐｇは後述されるようプルアップされており、定電流Ｉ_ＣＮＳＴは配線ＷＲｐｇを通じて電源ＩＣ１０内に引き込まれる。

【0042】

図６に本発明の実施形態に係る電源システムＳＹＳを示す。電源システムＳＹＳは、計ｎ個の電源装置１と、電源管理装置２と、を備える。ｎは２以上の任意の整数である。ｎ個の電源装置１を互いに区別する場合、それらを電源装置１［１］～１［ｎ］と称する。また必要に応じて、電源装置１［ｉ］における入力電圧Ｖｉｎ及び出力電圧Ｖｏｕｔを特に夫々記号Ｖｉｎ［ｉ］、Ｖｏｕｔ［ｉ］によって参照し、電源装置１［ｉ］における電源ＩＣ１０及びパワーグッド端子ＰＧを特に夫々記号１０［ｉ］及びＰＧ［ｉ］によって参照する。ｉは任意の自然数を表す。同様に必要に応じて、電源装置１［ｉ］における帰還電圧Ｖｆｂ、設定電圧Ｖｓｅｔ及び定電流Ｉ_ＣＮＳＴを特に夫々記号Ｖｆｂ［ｉ］、Ｖｓｅｔ［ｉ］及びＩ_ＣＮＳＴ［ｉ］によって参照する。同様に必要に応じて、電源装置１［ｉ］におけるパワーグッド回路３１、対象トランジスタ３２及び定電流回路３３を特に夫々記号３１［ｉ］、３２［ｉ］及び３３［ｉ］によって参照する。

【0043】

入力電圧Ｖｉｎ［１］～Ｖｉｎ［ｎ］は互いに同じ入力電圧であっても良いし、入力電圧Ｖｉｎ［１］～Ｖｉｎ［ｎ］の内、任意の２以上の入力電圧は互いに異なる入力電圧であっても良い。

【0044】

電源装置１［ｉ］における目標電圧Ｖｔｇを記号Ｖｔｇ［ｉ］にて表す。目標電圧Ｖｔｇ［１］～Ｖｔｇ［ｎ］の具体的な電圧値は互いに一致していても良いし、目標電圧Ｖｔｇ［１］～Ｖｔｇ［ｎ］の内、任意の２以上の目標電圧の具体的な電圧値は互いに異なっていても良い。故に、出力電圧Ｖｏｕｔ［１］～Ｖｏｕｔ［ｎ］が目標電圧Ｖｔｇ［１］～Ｖｔｇ［ｎ］にて安定化されているとき、出力電圧Ｖｏｕｔ［１］～Ｖｏｕｔ［ｎ］の具体的な電圧値は互いに一致し得るし、出力電圧Ｖｏｕｔ［１］～Ｖｏｕｔ［ｎ］の内、任意の２以上の出力電圧の具体的な電圧値は互いに異なり得る。

【0045】

電源装置１［１］～１［ｎ］の具体的な構成は互いに一致していても良い。この場合例えば、電源装置１［１］～１［ｎ］の夫々は、図３及び図５に示した構成を有していて良い。電源装置１［１］～１［ｎ］の内、任意の２以上の電源装置の具体的な構成は互いに異なっていても良い。例えば、電源装置１［１］は図３及び図５の構成を有する降圧型ＤＣ／ＤＣコンバータとして構成される一方で、電源装置１［２］は昇圧型ＤＣ／ＤＣコンバータとして構成されていても良い。

【0046】

但し、何れにせよ、電源装置１［１］～１［ｎ］の夫々において、パワーグッド端子ＰＧとグランドとの間に、対象トランジスタ３２と定電流回路３３との並列回路が設けられる。即ち、電源装置１［１］においてはパワーグッド端子ＰＧ［１］とグランドとの間に対象トランジスタ３２［１］及び定電流回路３３［１］の並列回路が設けられ、電源装置１［２］においてはパワーグッド端子ＰＧ［２］とグランドとの間に対象トランジスタ３２［２］及び定電流回路３３［２］の並列回路が設けられ、・・・、電源装置１［ｎ］においてはパワーグッド端子ＰＧ［ｎ］とグランドとの間に対象トランジスタ３２［ｎ］及び定電流回路３３［ｎ］の並列回路が設けられる。

【0047】

ｎ以下の任意の自然数ｉを用いて一般化すると、対象トランジスタ３２［ｉ］のドレインはパワーグッド端子ＰＧ［ｉ］に接続され、対象トランジスタ３２［ｉ］のソースはグランドに接続され、且つ、定電流回路３３［ｉ］はパワーグッド端子ＰＧ［ｉ］とグランドとの間に設けられ、パワーグッド端子ＰＧ［ｉ］からグランドに向けて流れるべき定電流Ｉ_ＣＮＳＴ［ｉ］を発生させる（但し、パワーグッド端子ＰＧ［ｉ］に関して後述の接続異常が発生しているときには定電流Ｉ_ＣＮＳＴ［ｉ］は流れない）。以下では、説明の具体化のため、特に記述なき限り、電源装置１［１］～１［ｎ］における各パワーグッド用信号生成回路３０は、図５に示す構成を有しているものとする。

【0048】

パワーグッド端子ＰＧ［１］～ＰＧ［ｎ］は、接続故障が無き限り、配線ＷＲｐｇに共通接続される。ここにおける接続故障とは、パワーグッド端子ＰＧ［１］～ＰＧ［ｎ］の内の何れか１以上と配線ＷＲｐｇとが非接続となる故障（接続不良）を指す。

【0049】

多数のランド及びパターンが形成された所定のプリント基板（不図示）に対し電源装置１［ｉ］を構成する各電子部品が実装されることで電源装置１［ｉ］が形成され、当該プリント基板上で、電源ＩＣ１０［ｉ］のパワーグッド端子ＰＧ［ｉ］が対応するランドに半田付けされることで、パワーグッド端子ＰＧ［ｉ］と配線ＷＲｐｇとの接続が実現される。例えば、この半田付けに欠陥が生じたとき、パワーグッド端子ＰＧ［ｉ］と配線ＷＲｐｇとの接続に不良が生じ、パワーグッド端子ＰＧ［ｉ］と配線ＷＲｐｇとが非接続となる接続故障が発生する。半田付けの欠陥に限らず、何らかの故障要因によって、パワーグッド端子ＰＧ［１］～ＰＧ［ｎ］の内の何れか１以上と配線ＷＲｐｇとが非接続となる任意の故障は、全て、接続故障に属する。

【0050】

電源システムＳＹＳにおいて、端子ＶＤＤは、所定の正の電源電圧Ｖｄｄの印加端（電源電圧Ｖｄｄが加わる端子）である。電源電圧Ｖｄｄの印加端ＶＤＤと配線ＷＲｐｇとの間にプルアップ抵抗Ｒｐｕが設けられる。即ち、配線ＷＲｐｇはプルアップ抵抗Ｒｐｕを介して電源電圧Ｖｄｄの印加端ＶＤＤに接続される。配線ＷＲｐｇにおける電圧を監視対象電圧Ｖｐｇと称する。

【0051】

電源管理装置２は、モニタ端子ＭＮＴ及び比較判定回路５０を備え、監視対象電圧Ｖｐｇを監視する機能を有したパワーマネジメントＩＣである。電源管理装置２は、電源ＩＣ１０と同様、半導体集積回路を樹脂にて構成された筐体（パッケージ）内に封入することで形成された電子部品（半導体装置）である。電源管理装置２の筐体に複数の外部端子が露出して設けられ、モニタ端子ＭＮＴは電源管理装置２に設けられた複数の外部端子の１つである。モニタ端子ＭＮＴは配線ＷＲｐｇに接続される。

【0052】

比較判定回路５０は、モニタ端子ＭＮＴに加わる監視対象電圧Ｖｐｇに基づき電源システムＳＹＳの正常又は異常を判断し、その判断結果に応じた信号ＳＳを出力する。電源システムＳＹＳの異常として、出力電圧Ｖｏｕｔ［１］～Ｖｏｕｔ［ｎ］の何れかの異常（後述の第１異常状態に対応）と、上述の接続故障による異常（後述の第２異常状態に対応）と、があり、比較判定回路５０は前者の異常及び後者の異常の有無を検出することができる。

【0053】

以下の第１～第７実施例において、比較判定回路５０の構成例や、電源システムＳＹＳに関わる応用技術、変形技術等を説明する。本実施形態にて上述した事項は、特に記述無き限り且つ矛盾無き限り、以下の第１～第７実施例に適用され、後述の各実施例の記載を解釈するにあたり、上述した事項と矛盾する事項については各実施例での記載が優先されて良い。また矛盾無き限り、第１～第７実施例の内、任意の実施例に記載した事項を、他の任意の実施例に適用することもできる（即ち複数の実施例の内の任意の２以上の実施例を組み合わせることも可能である）。

【0054】

［第１実施例］
第１実施例を説明する。図７は、第１実施例に係る電源システムＳＹＳの一部構成図である。第１実施例では、“ｎ＝３”であって、且つ、定電流Ｉ_ＣＮＳＴ［１］～Ｉ_ＣＮＳＴ［３］の値が全て電流値Ｉ_Ａであるものとする。また、プルアップ抵抗Ｒｐｕの抵抗値を記号Ｒ_ＶＡＬにて表す。第１実施例における比較判定回路５０はコンパレータ５１を有し、コンパレータ５１に対し監視対象電圧Ｖｐｇと所定の判定電圧Ｖｔｈ１及びＶｔｈ２が入力される。

【0055】

第１実施例において、コンパレータ５１は監視対象電圧Ｖｐｇを判定電圧Ｖｔｈ１及びＶｔｈ２の夫々と比較する。比較判定回路５０はコンパレータ５１の比較結果に応じた信号ＳＳを出力する。

【0056】

図８に、電源電圧Ｖｄｄ（例えば５Ｖ）と、基準電位の電圧（即ち０Ｖ）と、判定電圧Ｖｔｈ１及びＶｔｈ２との高低関係を示す。判定電圧Ｖｔｈ１は０Ｖよりも高い所定の第１電圧値（例えば１．５Ｖ）を有し、判定電圧Ｖｔｈ２は判定電圧Ｖｔｈ１よりも高く且つ電源電圧Ｖｄｄよりも低い所定の第２電圧値（例えば３．５Ｖ）を有する。

【0057】

電源システムＳＹＳの正常状態は、上述の接続故障が一切発生しておらず、且つ、対象トランジスタ３２［１］～３２［３］が全てオフとなっている状態である。このとき、電源ＩＣ１０［１］～１０［３］の夫々において、定電流回路３３［ｉ］がプルアップ抵抗Ｒｐｕ及びパワーグッド端子ＰＧ［ｉ］を通じグランドに向けて電流値Ｉ_Ａによる定電流Ｉ_ＣＮＳＴ［ｉ］を流す。このため、正常状態では“Ｖｐｇ＝Ｖｄｄ－３×Ｉ_Ａ×Ｒ_ＶＡＬ”となる。

【0058】

ここで、“０＜Ｖｔｈ１＜Ｖｄｄ－３×Ｉ_Ａ×Ｒ_ＶＡＬ＜Ｖｔｈ２＜Ｖｄｄ”が成立するよう、且つ、接続故障がない状況下で対象トランジスタ３２［１］～３２［３］の何れかがオンしたときの監視対象電圧Ｖｐｇが判定電圧Ｖｔｈ１よりも低くなるよう、判定電圧Ｖｔｈ１及びＶｔｈ２の値並びにプルアップ抵抗Ｒｐｕの値が設定されている。

【0059】

電源システムＳＹＳにおいて、対象トランジスタ３２［１］～３２［３］の何れかがオンとされることで監視対象電圧Ｖｐｇが判定電圧Ｖｔｈ１を下回る状態は、第１異常状態である。第１異常状態では、出力電圧Ｖｏｕｔ［１］～Ｖｏｕｔ［３］の何れかが異常に低くなっている。主に電源システムＳＹＳの起動直後において第１異常状態が観測される。

【0060】

電源システムＳＹＳにおいて “Ｖｔｈ２＜Ｖｐｇ＜Ｖｄｄ”が成立する状態は、第２異常状態である。第２異常状態では、パワーグッド端子ＰＧ［１］～ＰＧ［３］の内の何れか１以上と配線ＷＲｐｇとの間で接続故障が発生している。

【0061】

尚、接続故障が発生している状況で対象トランジスタ３２［１］～３２［３］の何れかがオンとなったとき、接続故障の発生箇所に応じ“Ｖｐｇ＜Ｖｔｈ１”又は“Ｖｔｈ２＜Ｖｐｇ”となるが、何れにせよ、比較判定回路５０において正常状態ではないと判断される。

【0062】

比較判定回路５０は、コンパレータ５１の比較結果に基づき“Ｖｔｈ１＜Ｖｐｇ＜Ｖｔｈ２”の成立時においては所定の正常判定信号を信号ＳＳとして出力し、“Ｖｐｇ＜Ｖｔｈ１”又は“Ｖｔｈ２＜Ｖｐｇ”の成立時においては所定の異常判定信号を信号ＳＳとして出力する。“Ｖｐｇ＝Ｖｔｈ１”又は“Ｖｐｇ＝Ｖｔｈ２”のときには、正常判定信号及び異常判定信号の何れかが信号ＳＳとして出力される。

【0063】

正常判定信号は電源システムＳＹＳが正常状態にあることを示す。異常判定信号は電源システムＳＹＳが第１異常状態又は第２異常状態にあることを示す。“Ｖｐｇ＜Ｖｔｈ１”であるときと“Ｖｔｈ２＜Ｖｐｇ”であるときときとで、異常判定信号は共通であって良い。この場合、異常判定信号が出力された要因が、“Ｖｐｇ＜Ｖｔｈ１”の成立であるのか“Ｖｔｈ２＜Ｖｐｇ”の成立であるのか区別されない。

【0064】

異常判定信号が比較判定回路５０から出力されたとき、電源システムＳＹＳにおいて所定の異常対応処理が実行される。異常対応処理において、電源管理装置２は、上位システム（不図示）を構成するマイクロコンピュータ等に対し所定のエラー信号を出力する。エラー信号は第１又は第２異常状態の発生を通知するための信号である。或いは例えば、異常対応処理において、電源管理装置２は電源ＩＣ１０［１］～１０［３］の動作を一旦停止させた後、電源ＩＣ１０［１］～１０［３］を再起動させても良い。

【0065】

本実施例によれば、従来において検知が困難であったパワーグッド端子の接続故障（半田外れ等）を検知することが可能となる。この検知のための処理は、電源システムＳＹＳの動作中、常時行うことができる。図７では“ｎ＝３”が想定されているが、配線ＷＲｐｇに接続される電源ＩＣ１０の個数ｎに応じプルアップ抵抗Ｒｐｕの抵抗値を適切に設定することで、２つの閾値（Ｖｔｈ１、Ｖｔｈ２）を持つコンパレータで上記検知が可能となる。

【0066】

また、図９に示す如く、本発明に対応する電源ＩＣ１０と、本発明に対応しないデバイス１０’が、電源システムＳＹＳに、混在していても構わない。デバイス１０’では、オープンドレイン構成のトランジスタに対し定電流回路が併設されていない。図９の構成では、デバイス１０’に関する接続故障の検知は不能であるが、各電源ＩＣ１０に関する接続故障の検知は可能である。

【0067】

［第２実施例］
第２実施例を説明する。第２実施例は第１実施例に対する変形技術を説明する。

【0068】

第１実施例に示した構成を前提に、比較判定回路５０は、コンパレータ５１の比較結果に基づき“Ｖｔｈ１＜Ｖｐｇ＜Ｖｔｈ２の成立時においては所定の正常判定信号を信号ＳＳとして出力し、“Ｖｐｇ＜Ｖｔｈ１” の成立時においては所定の第１異常判定信号を信号ＳＳとして出力し、“Ｖｔｈ２＜Ｖｐｇ”の成立時においては所定の第２異常判定信号を信号ＳＳとして出力するようにしても良い。第１及び第２異常判定信号は互いに異なる。“Ｖｐｇ＝Ｖｔｈ１”のときには正常判定信号及び第１異常判定信号の何れかが信号ＳＳとして出力され、“Ｖｐｇ＝Ｖｔｈ２”のときには正常判定信号及び第２異常判定信号の何れかが信号ＳＳとして出力される。

【0069】

第１及び第２異常判定信号は互いに区別可能な２種類の異常判定信号であり、第１異常判定信号は電源システムＳＹＳが第１異常状態にあることを示す一方、第２異常判定信号は電源システムＳＹＳが第２異常状態にあることを示す。

【0070】

第２実施例によれば、第１異常状態と第２異常状態を区別して検知することが可能となる。第１及び第２異常状態を区別して検知することで異常／故障の内容が詳細に分かるようになるため、異常／故障の内容に適した異常対応処理を行うことができるようになる。

【0071】

［第３実施例］
第３実施例を説明する。第１及び第２実施例では、説明の具体化のため“ｎ＝３”であることを想定したが、電源システムＳＹＳに組み込まれる電源ＩＣ１０の個数（即ちｎの値）は２以上であれば任意である。

【0072】

定電流Ｉ_ＣＮＳＴ［１］～Ｉ_ＣＮＳＴ［ｎ］の値は互いに同じであって良い。定電流Ｉ_ＣＮＳＴ［１］～Ｉ_ＣＮＳＴ［ｎ］の値が全て電流値Ｉ_Ａであるならば、“０＜Ｖｔｈ１＜Ｖｄｄ－ｎ×Ｉ_Ａ×Ｒ_ＶＡＬ＜Ｖｔｈ２＜Ｖｄｄ”が成立するよう、且つ、接続故障がない状況下で対象トランジスタ３２［１］～３２［ｎ］の何れかがオンしたときの監視対象電圧Ｖｐｇが判定電圧Ｖｔｈ１よりも低くなるよう、判定電圧Ｖｔｈ１及びＶｔｈ２の値並びにプルアップ抵抗Ｒｐｕの値を設定しておけば良い。

【0073】

［第４実施例］
第４実施例を説明する。定電流Ｉ_ＣＮＳＴ［１］～Ｉ_ＣＮＳＴ［ｎ］の値を互いに異ならせても良い。これにより、接続故障の発生時において、パワーグッド端子ＰＧ［１］～ＰＧ［ｎ］の何れにおいて接続故障が発生したのかを判別することが可能となる。

【0074】

この判別を実現するための構成の例として図１０の構成を説明する。図１０の構成では、“ｎ＝２”であって、定電流Ｉ_ＣＮＳＴ［１］の値が電流値Ｉ_Ａであり、且つ、定電流Ｉ_ＣＮＳＴ［２］の値が電流値Ｉ_Ａの２倍である場合が想定されている。この場合、コンパレータ５１において互いに異なる判定電圧Ｖｔｈ１～Ｖｔｈ３を設定し、監視対象電圧Ｖｐｇを判定電圧Ｖｔｈ１～Ｖｔｈ３の夫々と比較する。比較判定回路５０はコンパレータ５１の比較結果に応じた信号ＳＳを出力する。

【0075】

図１１に、電源電圧Ｖｄｄ（例えば５Ｖ）と、基準電位の電圧（即ち０Ｖ）と、判定電圧Ｖｔｈ１～Ｖｔｈ３との高低関係を示す。判定電圧Ｖｔｈ１は０Ｖよりも高い所定の第１電圧値（例えば１．５Ｖ）を有し、判定電圧Ｖｔｈ２は判定電圧Ｖｔｈ１よりも高い所定の第２電圧値（例えば３．０Ｖ）を有し、判定電圧Ｖｔｈ３は判定電圧Ｖｔｈ２よりも高いが電源電圧Ｖｄｄよりも低い所定の第３電圧値（例えば４．０Ｖ）を有する。

【0076】

ここで、“０＜Ｖｔｈ１＜Ｖｄｄ－３×Ｉ_Ａ×Ｒ_ＶＡＬ＜Ｖｔｈ２＜Ｖｄｄ－２×Ｉ_Ａ×Ｒ_ＶＡＬ＜Ｖｔｈ３＜Ｖｄｄ－Ｉ_Ａ×Ｒ_ＶＡＬ”が成立するよう、且つ、接続故障がない状況下で対象トランジスタ３２［１］及び３２［２］の何れかがオンしたときの監視対象電圧Ｖｐｇが判定電圧Ｖｔｈ１よりも低くなるよう、判定電圧Ｖｔｈ１～Ｖｔｈ３の値並びにプルアップ抵抗Ｒｐｕの値が設定されている。

【0077】

基準電位の電圧（即ち０Ｖ）から電源電圧Ｖｄｄまでの電圧範囲は、判定電圧Ｖｔｈ１～Ｖｔｈ３を境界に４つの電圧範囲に分類及び細分化される。この４つの電圧範囲は、図１１に示す正常電圧範囲ＲＮＧ_ＮＭＬと異常電圧範囲ＲＮＧ_ＡＢ１～ＲＮＧ_ＡＢ３とで構成される。

【0078】

異常電圧範囲ＲＮＧ_ＡＢ１は、０Ｖ以上であって且つ判定電圧Ｖｔｈ１より低い電圧範囲である。正常電圧範囲ＲＮＧ_ＮＭＬは、判定電圧Ｖｔｈ１より高く且つ判定電圧Ｖｔｈ２より低い電圧範囲である。異常電圧範囲ＲＮＧ_ＡＢ２は、判定電圧Ｖｔｈ２より高く且つ判定電圧Ｖｔｈ３より低い電圧範囲である。異常電圧範囲ＲＮＧ_ＡＢ３は、判定電圧Ｖｔｈ３より高く且つ電源電圧Ｖｄｄ以下の電圧範囲である。判定電圧Ｖｔｈ１は電圧範囲ＲＮＧ_ＡＢ１及びＲＮＧ_ＮＭＬの何れかに分類される。判定電圧Ｖｔｈ２は電圧範囲ＲＮＧ_ＮＭＬ及びＲＮＧ_ＡＢ２の何れかに分類される。判定電圧Ｖｔｈ３は電圧範囲ＲＮＧ_ＡＢ２及びＲＮＧ_ＡＢ３の何れかに分類される。

【0079】

第４実施例に係る上記想定の下、電源システムＳＹＳの正常状態ＳＴ_ＮＭＬでは、上述の接続故障が一切発生しておらず、且つ、対象トランジスタ３２［１］及び３２［２］がオフである。このため“Ｖｐｇ＝Ｖｄｄ－３×Ｉ_Ａ×Ｒ_ＶＡＬ”となる。つまり、正常状態ＳＴ_ＮＭＬにおいて監視対象電圧Ｖｐｇは正常電圧範囲ＲＮＧ_ＮＭＬ内にある。

【0080】

上述の接続故障の非発生時において対象トランジスタ３２［１］及び３２［２］の何れかがオンとなる状態は、電源システムＳＹＳの異常状態ＳＴ_ＡＢ１であり、異常状態ＳＴ_ＡＢ１では“Ｖｐｇ＜Ｖｔｈ１”となる。つまり、異常状態ＳＴ_ＡＢ１において、監視対象電圧Ｖｐｇは異常電圧範囲ＲＮＧ_ＡＢ１内にある。

【0081】

“Ｖｔｈ２＜Ｖｐｇ＜Ｖｔｈ３”が成立する状態、即ち、監視対象電圧Ｖｐｇが異常電圧範囲ＲＮＧ_ＡＢ２内にある状態は、電流値Ｉ_Ａによる定電流Ｉ_ＣＮＳＴ［１］がパワーグッド端子ＰＧ［１］を通じて流れずに、電流値（２×Ｉ_Ａ）による定電流Ｉ_ＣＮＳＴ［２］がパワーグッド端子ＰＧ［２］を通じて流れる異常状態ＳＴ_ＡＢ２に相当する。異常状態ＳＴ_ＡＢ２では、パワーグッド端子ＰＧ［２］と配線ＷＲｐｇとの接続が確保されているものの、パワーグッド端子ＰＧ［１］と配線ＷＲｐｇが非接続となる接続故障が発生している。

【0082】

“Ｖｔｈ３＜Ｖｐｇ≦Ｖｄｄ”が成立する状態、即ち、監視対象電圧Ｖｐｇが異常電圧範囲ＲＮＧ_ＡＢ３内にある状態は、電流値（２×Ｉ_Ａ）による定電流Ｉ_ＣＮＳＴ［２］がパワーグッド端子ＰＧ［２］を通じて流れない異常状態ＳＴ_ＡＢ３に相当する。異常状態ＳＴ_ＡＢ３では、少なくともパワーグッド端子ＰＧ［２］と配線ＷＲｐｇが非接続となる接続故障が発生している。

【0083】

第４実施例の上記想定下における比較判定回路５０は、コンパレータ５１による監視対象電圧Ｖｐｇと判定電圧Ｖｔｈ１～Ｖｔｈ３との比較結果に基づき、監視対象電圧Ｖｐｇが正常電圧範囲ＲＮＧ_ＮＭＬ内にある場合には正常判定信号Ｓ_ＮＭＬを信号ＳＳとして出力し、監視対象電圧Ｖｐｇが異常電圧範囲ＲＮＧ_ＡＢ１、ＲＮＧ_ＡＢ２、ＲＮＧ_ＡＢ３内にある場合には、夫々、異常判定信号Ｓ_ＡＢ１、Ｓ_ＡＢ２、Ｓ_ＡＢ３を信号ＳＳとして出力する。

【0084】

正常判定信号Ｓ_ＮＭＬは電源システムＳＹＳが正常状態ＳＴ_ＮＭＬにあることを示す。異常判定信号Ｓ_ＡＢ１、Ｓ_ＡＢ２、Ｓ_ＡＢ３は、夫々、電源システムＳＹＳが異常状態ＳＴ_ＡＢ１、ＳＴ_ＡＢ２、ＳＴ_ＡＢ３にあることを示す。このように、異常状態ＳＴ_ＡＢ１、ＳＴ_ＡＢ２及びＳＴ_ＡＢ３を区別して検出することで、異常／故障の内容が詳細に分かるようになるため、異常／故障の内容に適した異常対応処理を行うことができるようになる。

【0085】

尚、上記判定電圧Ｖｔｈ１～Ｖｔｈ３に加えて、“Ｖｄｄ－Ｉ_Ａ×Ｒ_ＶＡＬ＜Ｖｔｈ４＜Ｖｄｄ”を満たす判定電圧Ｖｔｈ４も利用し、監視対象電圧Ｖｐｇを判定電圧Ｖｔｈ１～Ｖｔｈ４の夫々と比較するようにすれば、異常状態ＳＴ_ＡＢ３を、
電流値Ｉ_Ａによる定電流Ｉ_ＣＮＳＴ［１］がパワーグッド端子ＰＧ［１］を通じて流れず且つ電流値（２×Ｉ_Ａ）による定電流Ｉ_ＣＮＳＴ［２］がパワーグッド端子ＰＧ［２］を通じて流れない異常状態ＳＴ_ＡＢ３＿ａと、
電流値Ｉ_Ａによる定電流Ｉ_ＣＮＳＴ［１］がパワーグッド端子ＰＧ［１］を通じて流れているが、電流値（２×Ｉ_Ａ）による定電流Ｉ_ＣＮＳＴ［２］がパワーグッド端子ＰＧ［２］を通じて流れないＳＴ_ＡＢ３＿ｂと、に細分化することも可能である。
異常状態ＳＴ_ＡＢ３＿ａでは、パワーグッド端子ＰＧ［１］と配線ＷＲｐｇが非接続となる接続故障と、パワーグッド端子ＰＧ［２］と配線ＷＲｐｇが非接続となる接続故障とが重複して発生している。
異常状態ＳＴ_ＡＢ３＿ｂでは、パワーグッド端子ＰＧ［１］と配線ＷＲｐｇとの接続が確保されているものの、パワーグッド端子ＰＧ［２］と配線ＷＲｐｇが非接続となる接続故障が発生している。

【0086】

“ｎ＝２”であることを想定して図１０及び図１１の具体例を説明したが、定電流Ｉ_ＣＮＳＴ［１］～Ｉ_ＣＮＳＴ［ｎ］の値を互いに異ならせる場合にあっても、ｎの値は２以上の任意の整数であって良い。この場合、コンパレータ５１において、監視対象電圧Ｖｐｇを３以上の判定電圧の夫々と比較すれば良い。３以上の判定電圧は、基準電位の電圧（即ち０Ｖ）から電源電圧Ｖｄｄまでの電圧範囲内にある互いに異なる電圧であり、基準電位の電圧（即ち０Ｖ）から電源電圧Ｖｄｄまでの電圧範囲は３以上の判定電圧を境界に４以上の電圧範囲に分類及び細分化される（図１１の例では判定電圧Ｖｔｈ１～Ｖｔｈ３を境界に電圧範囲ＲＮＧ_ＡＢ１～ＲＮＧ_ＡＢ３及びＲＮＧ_ＮＭＬに分類及び細分化される）。比較判定回路５０は、監視対象電圧Ｖｐｇを３以上の判定電圧の夫々と比較することで、監視対象電圧Ｖｐｇが上記４以上の電圧範囲の何れに属しているか判断し、その判断結果に応じた信号ＳＳを出力すれば良い。

【0087】

［第５実施例］
第５実施例を説明する。第５実施例は上述の第１～第４実施例の何れとも組み合わせ可能である。

【0088】

図１２に示す如く、オープンドレイン構成のトランジスタ６０と、トランジスタ６０をオン又はオフさせる回路６１とを、電源管理装置２内に設けておくようにしても良い。トランジスタ６０は、Ｎチャネル型ＭＯＳＦＥＴとして構成され、トランジスタ６０のドレインはモニタ端子ＭＮＴに接続され、トランジスタ６０のソースはグランドに接続される。回路６１は、トランジスタ６０を原則としてオフにしつつ電源管理装置２自体に所定の異常（温度異常等）が発生していないかを監視し、電源管理装置２自体に所定の異常が発生していると検出した場合に限りトランジスタ６０をオンとする。トランジスタ６０がオンとなると、電源ＩＣ１０［１］～１０［ｎ］における対象トランジスタ３２［１］～３２［ｎ］の状態に依らず、監視対象電圧Ｖｐｇは判定電圧Ｖｔｈ１より低くなる。

【0089】

トランジスタ６０及び回路６１を設けておくことで、監視対象電圧Ｖｐｇに基づき、電源管理装置２を含めた電源システムＳＹＳ全体における異常の有無を判断することが可能となる。電源管理装置２とは別に監視対象電圧Ｖｐｇを監視する装置（不図示）を配線ＷＲｐｇに接続しておけば、当該装置により、電源管理装置２を含めた電源システムＳＹＳ全体における異常の有無を判断することが可能である。また、電源システムＳＹＳの試作や評価時において評価者が監視対象電圧Ｖｐｇを観測する、といった利用形態もある。

【0090】

［第６実施例］
第６実施例を説明する。上述の電源システムＳＹＳは自動車等の車両に搭載されて良い。この場合、車両に設けられた任意の電子機器に対し出力電圧Ｖｏｕｔ［１］～Ｖｏｕｔ［ｎ］の何れかである出力電圧Ｖｏｕｔ［ｉ］が供給され、当該電子機器は供給された出力電圧Ｖｏｕｔ［ｉ］に基づいて動作する。出力電圧Ｖｏｕｔ［１］～Ｖｏｕｔ［ｎ］の何れかに基づいて動作する電子機器は、例えば、カーナビゲーション装置、デジタルメータ、エアバック、各種のＥＣＵ（Electronic Control Unit）、センサ、又は、先進運転支援システムを構成する各部品である。

【0091】

尚、電源システムＳＹＳの用途は車載用途に限らず任意であり、任意の電子機器に電源システムＳＹＳを搭載することができる。

【0092】

［第７実施例］
第７実施例を説明する。

【0093】

各電源ＩＣ１０において対象トランジスタ３２をＮＰＮバイポーラトランジスタにて構成しても良い。この場合、上述の説明における対象トランジスタ３２のドレイン、ソース、ゲートを、夫々、コレクタ、エミッタ、ベースに読み替え、対象トランジスタ３２のコレクタ、エミッタを、夫々、パワーグッド端子ＰＧ、グランドに接続すれば良い。各電源ＩＣ１０において、対象トランジスタ３２がバイポーラトランジスタにて構成されていてもパワーグッド回路３１の動作は上述した通りであり、パワーグッド回路３１は対象トランジスタ３２のベースを駆動することで対象トランジスタ３２をオン又はオフすれば良い。

【0094】

同様に、図１２のトランジスタ６０もＮＰＮバイポーラトランジスタにて構成されていて良い。この場合、上述の説明におけるトランジスタ６０のドレイン、ソース、ゲートを、夫々、コレクタ、エミッタ、ベースに読み替え、トランジスタ６０のコレクタ、エミッタを、夫々、モニタ端子ＭＮＴ、グランドに接続すれば良い。トランジスタ６０がバイポーラトランジスタにて構成されていても回路６１の動作は上述した通りであり、回路６１はトランジスタ６０のベースを駆動することでトランジスタ６０をオン又はオフすれば良い。

【0095】

任意の信号又は電圧に関して、上述の主旨を損なわない形で、それらのハイレベルとローレベルの関係を逆にしても良い。

【0096】

電源ＩＣのパワーグッド端子に注目して、本発明の実施形態を説明したが、オープンドレイン構成又はオープンコレクタ構成を有する任意の半導体装置において、本発明を広く適用することができる。本発明に係る半導体装置は、電源ＩＣ１０にて具体化された電源用半導体集積回路であって良い他、例えば、ＬＥＤドライバ、モータドライバ、メモリ、マイクロコンピュータであって良い。本発明に係る装置（例えば半導体装置）は、例えば、対象外部端子（上述の端子ＰＧに対応）を含む複数の外部端子と、対象外部端子とグランドとの間に配置された対象トランジスタ（上述のトランジスタ３２に対応）と、監視対象の正常／異常を判別し判別結果に応じて対象トランジスタをオン又はオフする回路（上述の回路３１に対応）とを備える装置であると良い。電源ＩＣ１０における監視対象は出力電圧Ｖｏｕｔであるが、本発明において、監視対象は、電圧、電流、温度、信号、データなど、任意である。

【0097】

＜＜本発明の考察＞＞
上述の実施形態にて具体化された本発明について考察する。

【0098】

本発明の一側面に係る電源用半導体集積回路は、入力電圧から出力電圧を生成する電源装置を構成するための電源用半導体集積回路（例えば電源ＩＣ１０）であって、対象外部端子（例えばパワーグッド端子ＰＧ）を含む複数の外部端子と、前記対象外部端子と所定の基準電位を有する基準導電部（例えばグランド）との間に設けられた対象トランジスタ（例えばトランジスタ３２）と、前記出力電圧に応じて前記対象トランジスタをオン又はオフする出力電圧監視回路（例えばパワーグッド回路３１）と、前記対象外部端子を通じ前記基準電位点に向けて定電流を発生させる定電流回路（例えば定電流回路３３）と、を備えている。

【0099】

本発明において、対象トランジスタはオープンドレイン構成又はオープンコレクタ構成のトランジスタであれば任意であり、対象外部端子は当該対象トランジスタに接続される外部端子であれば任意である。

【0100】

本発明の一側面に係る電源システムは、上記電源用半導体集積回路を有して入力電圧から出力電圧を生成する電源装置を複数備える電源システムであって、複数の電源装置における複数の電源用半導体集積回路に設けられた複数の対象外部端子に共通接続されるべき対象配線（例えば配線ＷＲｐｇ）と、前記対象配線と所定の正の電源電圧の印加端との間に接続されたプルアップ抵抗（例えば抵抗Ｒｐｕ）と、前記対象配線における電圧（例えば電圧Ｖｐｇ）を監視対象電圧として監視する電源管理装置（例えば電源管理装置２）と、を備え、前記電源管理装置は、前記監視対象電圧を複数の判定電圧と比較する比較判定回路（例えば比較判定回路５０）を備える。

【0101】

本発明の実施形態は、特許請求の範囲に示された技術的思想の範囲内において、適宜、種々の変更が可能である。以上の実施形態は、あくまでも、本発明の実施形態の例であって、本発明ないし各構成要件の用語の意義は、以上の実施形態に記載されたものに制限されるものではない。上述の説明文中に示した具体的な数値は、単なる例示であって、当然の如く、それらを様々な数値に変更することができる。

【符号の説明】

【0102】

１、１［ｉ］ 電源装置
２ 電源管理装置
１０、１０［ｉ］ 電源ＩＣ
３１、３１［ｉ］ パワーグッド回路
３２、３２［ｉ］ 対象トランジスタ
３３、３３［ｉ］ 定電流回路
ＰＧ、ＰＧ［ｉ］ パワーグッド端子
ＷＲｐｇ 配線（対象配線）
Ｒｐｕ プルアップ抵抗

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】