特許 7518158 無線通信のための適応符号化

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-07-08

(45)【発行日】2024-07-17

(54)【発明の名称】無線通信のための適応符号化

(51)【国際特許分類】

   H04L 25/49 20060101AFI20240709BHJP

   H04L 25/02 20060101ALI20240709BHJP

【ＦＩ】

H04L25/49 S

H04L25/02 303B

【請求項の数】 21

(21)【出願番号】P 2022519068

(86)(22)【出願日】2020-03-18

(65)【公表番号】

(43)【公表日】2022-12-15

(86)【国際出願番号】 GB2020050713

(87)【国際公開番号】W WO2021074558

(87)【国際公開日】2021-04-22

【審査請求日】2023-01-27

(31)【優先権主張番号】16/656,937

(32)【優先日】2019-10-18

(33)【優先権主張国・地域又は機関】US

(73)【特許権者】

【識別番号】500395107

【氏名又は名称】アーム・リミテッド

(73)【特許権者】

【識別番号】522115505

【氏名又は名称】イーシーエス パートナーズ リミテッド

(74)【代理人】

【識別番号】100108453

【弁理士】

【氏名又は名称】村山 靖彦

(74)【代理人】

【識別番号】100110364

【弁理士】

【氏名又は名称】実広 信哉

(74)【代理人】

【識別番号】100133400

【弁理士】

【氏名又は名称】阿部 達彦

(72)【発明者】

【氏名】ガメッジ、サハン サジーワ ヒニドゥマ ウドゥガマ

(72)【発明者】

【氏名】フレッチャー、ベンジャミン ジェームズ

(72)【発明者】

【氏名】ダス、シダルタ

【審査官】吉江 一明

(56)【参考文献】

【文献】特開２００５－３３３６４３（ＪＰ，Ａ）

【文献】特開２００２－２９０４１７（ＪＰ，Ａ）

【文献】米国特許第０６９５６５１０（ＵＳ，Ｂ１）

【文献】特開平０７－１３１３６４（ＪＰ，Ａ）

【文献】特開２０１６－０２９８６４（ＪＰ，Ａ）

【文献】松尾 道人 他，パンクチャド畳込み符号と適応ＰＰＭ変調を用いた適応ビットレート室内赤外線無線通信方式，電子情報通信学会論文誌 （Ｊ８３－Ｂ） 第１号，日本，社団法人電子情報通信学会，2000年01月25日，第J83-B巻，pp.14-21

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０４Ｌ ２５／４９

Ｈ０４Ｌ ２５／０２

(57)【特許請求の範囲】

【請求項1】

データを転送する方法であって、
ある構成を有するエンコーダ回路を使用して、前記データを変調コードにマッピングすることであって、
前記データのバイナリシンボルを、複数の変調デジットを有する変調コードにマッピングすることを含む、マッピングすることと、
前記変調コードに基づいて変調信号を生成することと、
前記変調信号に基づいて送信器駆動信号を変調することと、
性能レベルを判断することと、
前記性能レベルに基づいて、前記エンコーダ回路の前記構成を設定することと、
を含み、
前記送信器駆動信号を前記変調することが、送信インダクタ内の電流を変調して電磁場を生成することを含む、
方法。

【請求項2】

前記変調コードが、
窓内の１つ以上の変調デジットであって、前記窓内の前記１つ以上の変調デジットの先頭デジットが非ゼロの値を有する窓内の１つ以上の変調デジットと、
窓外の１つ以上の変調デジットであって、前記窓外の前記１つ以上の変調デジットがゼロ値を有する窓外の１つ以上の変調デジットと、
を有する、
請求項１に記載の方法。

【請求項3】

前記変調コードが、ゼロ値を有する少なくとも２つの変調デジットを各変調コードが含むバイナリ変調コードのセットから選択される、請求項１に記載の方法。

【請求項4】

データを転送する方法であって、
ある構成を有するエンコーダ回路を使用して、前記データを変調コードにマッピングすることであって、
前記データのバイナリシンボルを、複数の変調デジットを有する変調コードにマッピングすることを含む、マッピングすることと、
前記変調コードに基づいて変調信号を生成することと、
前記変調信号に基づいて送信器駆動信号を変調することと、
性能レベルを判断することと、
前記性能レベルに基づいて、前記エンコーダ回路の前記構成を設定することと、
を含み、
前記変調コードが、ゼロ値を有する少なくとも１つの変調デジットを各変調コードが含むターナリ変調コードのセットから選択される、
方法。

【請求項5】

前記複数の変調デジットのデジットがターナリデジットであり、前記変調信号が正レベル、負レベル、またはゼロレベルを有する、請求項１に記載の方法。

【請求項6】

前記複数の変調デジットのデジットがバイナリデジットであり、前記変調信号がゼロレベルまたは非ゼロレベルを有する、請求項１に記載の方法。

【請求項7】

前記エンコーダ回路の前記構成に基づいてデコーダ回路の構成を設定することと、
前記送信インダクタの近距離電磁場内に位置する受信インダクタ内に誘導された電流を測定して受信信号を生成することと、
前記受信信号を復調して、複数の復調デジットを生成することと、
前記デコーダ回路内で、前記複数の復調デジットを受信バイナリシンボルにマッピングすることと、
をさらに含む、請求項１に記載の方法。

【請求項8】

前記性能レベルに基づいて前記エンコーダ回路の前記構成を前記設定することが、所定の構成のセットから前記構成を選択することを含む、請求項１に記載の方法。

【請求項9】

前記性能レベルに基づいて前記エンコーダ回路の前記構成を前記設定することが、
前記バイナリシンボルのビット単位での幅を設定すること、
前記変調コードのデジット単位での幅を設定すること、または、
それらの組み合わせを含む、
請求項１に記載の方法。

【請求項10】

前記性能レベルが、電力レベル、エネルギーレベル、実効データ転送速度、誤り率、または転送遅延である、請求項１に記載の方法。

【請求項11】

前記変調信号を前記生成することが、前記変調コードをパルスストリームに変換することを含み、前記方法が、
同期信号およびクロック信号を使用して、前記パルスストリームの１つ以上の境界を示すことをさらに含む、
請求項１に記載の方法。

【請求項12】

前記エンコーダ回路がルックアップテーブルを含む、請求項１に記載の方法。

【請求項13】

前記エンコーダ回路の前記構成を前記設定することが、前記性能レベルが所定の上限レベルを超える場合に、
前記性能レベルに基づいて、前記性能レベルを低下させる、前記エンコーダ回路の新しい構成を決定し、
前記エンコーダ回路の前記構成を前記新しい構成に設定することと、
前記性能レベルが所定の下限レベルを下回る場合に、
前記性能レベルに基づいて、前記性能レベルを上昇させる、前記エンコーダ回路の新しい構成を決定し、
前記エンコーダ回路の前記構成を前記新しい構成に設定することと、
を含む、
請求項１に記載の方法。

【請求項14】

第１の半導体ダイであって、
変調コードに基づいた、３つのレベルを有する変調信号を生成するように構成された変調器であって、前記変調器が、前記第１の半導体ダイから送信されることになるデータのバイナリシンボルから前記変調コードを生成するための構成を有するエンコーダを含む、変調器と、
第１の誘導コイルと、
前記変調器および前記第１の誘導コイルに結合された駆動モジュールであって、前記変調信号の前記レベルに基づいて、前記第１の誘導コイル内に正、負、またはゼロの電流を生成するように構成されている、駆動モジュールと、
を含む、第１の半導体ダイと、
第２の半導体ダイであって、
第２の誘導コイルと、
復調器と、
前記第２の誘導コイルおよび前記復調器に結合された増幅器であって、前記第１の誘導コイル内の前記電流によって生成された電磁場の近距離内に前記第２の誘導コイルが位置するときに、前記第２の誘導コイルに誘導された信号を増幅して増幅信号を生成し、前記増幅信号を前記復調器に提供するように構成された増幅器と、
を含む、第２の半導体ダイと、
を備える、装置。

【請求項15】

前記第２の半導体ダイが、前記第１の半導体ダイと共にパッケージングされている、
請求項１４に記載の装置。

【請求項16】

前記第１の半導体ダイが、クロック信号によって駆動される追加の駆動モジュールと、前記追加の駆動モジュールに結合された第３の誘導コイルとをさらに含み、
前記第２の半導体ダイが、前記復調器に結合された追加の増幅器と、前記追加の増幅器に結合された第４の誘導コイルとをさらに含み、
前記第３の誘導コイル内の電流によって生成される電磁場の近距離内に前記第４の誘導コイルが位置するときに、前記第４の誘導コイル内に電流が誘導される、
請求項１４に記載の装置。

【請求項17】

前記第１の半導体ダイが、前記変調器に結合された、性能レベルを生成するように構成された性能測定モジュールをさらに含み、
前記変調器が、前記性能レベルが所定の範囲外にあるときに前記エンコーダの前記構成を再設定するように構成された選択回路をさらに含む、
請求項１４に記載の装置。

【請求項18】

前記第１の半導体ダイが、エンコーダ構成の順序づけられたリストを示す性能テーブルのための記憶装置をさらに含む、請求項１７に記載の装置。

【請求項19】

前記第１の半導体ダイが、異なる性能レベルを提供する複数のコードブックのための記憶装置をさらに含み、前記エンコーダの前記構成が、前記複数のコードブックから選択されたコードブックに基づいて、前記選択回路によって再設定される、請求項１７に記載の装置。

【請求項20】

前記エンコーダが、
前記送信されることになるデータに基づいて前記バイナリシンボルを生成するように構成された第１の幅調整器と、
前記変調コードを受信するように構成された第２の幅調整器と、
コードブックに基づくマッピング回路とをさらに含み、
前記エンコーダの前記構成が、前記バイナリシンボルのビット単位での幅、前記変調コードのデジット単位での幅、および前記コードブックを含む、
請求項１４に記載の装置。

【請求項21】

請求項１４に記載の前記第１の半導体ダイまたは請求項１４に記載の前記第２の半導体ダイのうち少なくとも１つを記述するコンピュータ可読コードを含む、非一時的コンピュータ可読媒体。

【発明の詳細な説明】

【背景技術】

【0001】

本開示は無線通信に関し、具体的には無線通信のための符号化機構に関する。

【0002】

無線通信は、多くの適用例で使用されている。無線通信では、信号は、例えば、近距離無線もしくは遠距離無線、または光通信チャネルを介して伝搬される。短距離の無線通信を提供するために誘導結合型データトランシーバが使用されることが多くなってきており、例えば、例えば、ＲＦＩＤ（ｒａｄｉｏ－ｆｒｅｑｕｅｎｃｙ ｉｄｅｎｔｉｆｉｃａｔｉｏｎ：無線周波数識別）、非接触決済、および生体埋め込み型デバイスに採用されている。誘導結合型データトランシーバはまた、チップ間通信に向けても提案されている。

【0003】

誘導型データトランシーバの従前の実装では固定符号化方式が使用されており、１つのデータビット（ｂｉｔ：バイナリデジット）が１つ以上の送信（ＴＸ）電流パルスにマッピングされる。この手法の欠点は、過度の電力またはエネルギーを消費する可能性があることである。

【図面の簡単な説明】

【0004】

添付図面は視覚的表現を提供し、様々な代表的な実施形態をより完全に説明するために使用され、当業者が、開示される代表的な実施形態およびそれらの固有の利点をより良く理解するために使用され得る。これらの図面では、同様の参照番号は対応する要素、または類似する要素を特定する。

【0005】

【図1】様々な代表的な実施形態による、無線通信システムのブロック図である。

【0006】

【図2】様々な代表的な実施形態による、積層半導体ダイのパッケージに具体化された無線通信システムの概略図である。

【0007】

【図3】様々な代表的な実施形態による、変調信号の概略図である。

【図4】様々な代表的な実施形態による、変調信号の概略図である。

【0008】

【図5】様々な代表的な実施形態による、適応変調器のブロック図である。

【0009】

【図6】様々な代表的な実施形態による、復調器のブロック図である。

【0010】

【図7A】様々な代表的な実施形態による、適応変調器の動作方法のフローチャートである。

【図7B】様々な代表的な実施形態による、適応変調器の動作方法のフローチャートである。

【0011】

【図8】様々な代表的な実施形態による、適応変調器の動作方法のさらなるフローチャートである。

【0012】

【図9】様々な代表的な実施形態による、復調器の動作方法のフローチャートである。

【0013】

【図10】様々な代表的な実施形態による、無線通信システムのための選択可能な動作点を示すグラフである。

【図11】様々な代表的な実施形態による、無線通信システムのための選択可能な動作点を示すグラフである。

【図12】様々な代表的な実施形態による、無線通信システムのための選択可能な動作点を示すグラフである。

【図13】様々な代表的な実施形態による、無線通信システムのための選択可能な動作点を示すグラフである。

【発明を実施するための形態】

【0014】

本開示は、無線通信の方法および装置を提供する。動作制約の存在下で性能の改善を提供する変調方式の選択を可能にする変調方式の複数のクラスについて記載する。

【0015】

本開示には多くの異なる形の実施形態の余地があるが、本明細書に図示および記載される実施形態は、本開示の原理の例を提供するものとみなされるべきであり、図示および記載される特定の実施形態には本開示の限定の意図はないという理解のもとで、本明細書に詳細な特定の実施形態を図示および記載する。以下の説明では、同様の参照番号は、図面中のいくつかの図において、同じ、類似の、または対応する部分を説明するために使用される。例示の簡略化および明確化のため、対応する要素または類似の要素を示すために、図面の中で参照番号を繰り返してもよい。

【0016】

本開示の実施形態は、例えば、誘導結合されたチップ間リンクなどの無線通信システムが、システムのエネルギー能力または電力能力の範囲内で、最適に近いビットレートで動作できるようにする。以下に記載する変調方式は、最適に近い方式を選択できるようにするために十分な、動作点の粒度を提供する。最適に近い変調方式は、判断された性能レベルに基づいて動的に選択されてもよい。エンコーダ回路の構成は、選択された変調方式を実装するように設定される。

【0017】

誘導結合された近距離チャネルは、様々な適用例で短距離にわたって高帯域幅の無線通信を提供することが実証されており、その適用例には、非接触メモリカードインタフェース、生体埋め込み型デバイス、ＲＦＩＤカード、およびチップ間データ通信（例えば、３次元（３Ｄ）積層集積回路（ＩＣ）内、または３Ｄシステムインパッケージ（ＳｉＰ）内）が含まれる。

【0018】

誘導通信チャネルでは、データは、一連の電流パルスとして符号化され、このパルスが送信（ＴＸ）インダクタを通過して電磁場を生成する。電磁場は、受信（ＲＸ）インダクタと交差して、ＲＸインダクタ内に電流を誘導し、この電流を使用して、電流パルスの元のシーケンス、したがってデータストリームを回復することができる。

【0019】

本開示の一実施形態は、データを転送する方法を含む。ある実施形態は、データのバイナリシンボルを、エンコーダ回路を使用していくつかの変調デジットを有する変調コードにマッピングすることを含む。変調コードに基づいて変調信号が生成され、変調信号に基づいて送信器駆動信号が変調される。エンコーダ回路の構成は、性能レベルを最適化するように設定されてもよい。

【0020】

変調コードは、例えば、ある窓の中に１つ以上の変調デジットを、窓外の１つ以上の変調デジットと共に含んでもよく、ここで、窓内の１つ以上の変調デジットの先頭デジットは非ゼロ値を有し、窓外の１つ以上の変調デジットはゼロ値を有する。さらなる実施形態では、これらの変調デジットは、ゼロ値を有する変調デジットを少なくとも１つ含む。

【0021】

特定の構成で使用される変調コードのセットが、最適な性能を提供するために、より大きなコードセットから選択されてもよい。ある構成は、例えば、バイナリシンボルのビット単位での幅、および変調コードのデジット単位での幅を、バイナリシンボルを変調コードにマッピングするコードブックと共に指定してもよい。

【0022】

変調デジットは、正レベル、負レベル、またはゼロレベルを有する変調信号を生成するために使用されるターナリ（３進）デジットであってもよい。あるいは、変調デジットは、ゼロレベルまたは非ゼロレベルを有する変調信号を生成するために使用されるバイナリデジットであってもよい。

【0023】

変調コードは、送信インダクタ内の電流を変調して電磁場を生成するために使用されてもよい。

【0024】

デコーダ回路の構成は、エンコーダ回路の構成に基づいて設定されてもよい。データは、受信インダクタが送信インダクタの近距離電磁場内に位置するときに、受信インダクタ内に誘導された電流を測定して受信信号を生成することによって回復される。受信信号を使用して復調デジットが生成され、それが、デコーダ回路内で受信バイナリシンボルにマッピングされる。

【0025】

本開示の一実施形態は、第１の半導体ダイおよび第２の半導体ダイを含むチップキャリアパッケージを含む。第１の半導体ダイは、３つのレベルを有する変調信号を生成するように構成された変調器回路を含む。変調信号は、変調コードに基づく。変調回路はエンコーダを含み、エンコーダの構成は、第１の半導体ダイから送信されることになるデータのバイナリシンボルから変調コードを生成するように設定される。第１の半導体ダイはまた、送信誘導コイルおよびドライバ回路を含む。ドライバ回路は、変調器回路および送信誘導コイルに結合されており、変調信号のレベルに基づいて、送信誘導コイル内に正、負、またはゼロの電流を生成するように構成されている。第２の半導体ダイは、受信誘導コイル、復調器回路、および増幅器回路を含む。増幅器回路は、受信誘導コイルおよび復調器回路に結合されており、送信誘導コイル内の電流によって生成された電磁場の近距離に受信誘導コイルが位置するときに、受信誘導コイル内に誘導された信号を増幅して増幅信号を生成するように構成されている。この増幅信号が、復調器回路に提供される。

【0026】

図１は、本開示の一実施形態による、データ転送のための誘導結合無線通信システム１００の簡略ブロック図である。図示される実施形態では、データは、半導体ダイ間で転送される。通信システム１００は、第１の半導体ダイ（チップ）１０２と、第２の半導体ダイ１０４とを含む。送信（ＴＸ）データ１０６が、第１の半導体ダイ１０２から第２の半導体ダイ１０４に転送されて、受信（ＲＸ）データ１０８を提供する。データ転送を同期させるためにクロック信号１１０を使用してもよい。ＴＸデータ１０６は、適応変調器１１２に入力されて、変調信号１１４を生成する。次に、変調信号１１４は、送信器誘導コイル１１８を駆動する駆動回路１１６に入力される。適応変調器１１２および駆動回路１１６の動作は、送信（ＴＸ）コントローラ１２０によって制御される。送信器誘導コイル１１８によって生成された電磁場によって受信器誘導コイル１２２が励起され、それにより生じた電気信号が増幅器１２４で増幅される。入力１２６上の変調データが復調器１２８で復調されて、ＲＸデータ１０８を提供する。復調器１２８および増幅器１２４の動作は、受信器（ＲＸ）コントローラ１３０によって制御される。

【0027】

クロック信号１１０が、駆動回路１３２およびクロック誘導コイル１３４を介して第２の半導体ダイ１０４に伝達されてもよい。クロック誘導コイル１３４によって生成された電磁場によって誘導コイル１３６が励起され、それにより生じた電気信号が増幅器１３８で増幅されてクロック信号１４０を提供する。クロック信号１１０および１４０は、第１の半導体ダイと第２の半導体ダイの動作が同期できるようにする。

【0028】

性能レベルを測定するために性能測定回路１４２が提供されてもよく、性能レベルは、例えば、電力またはエネルギーの消費、実効データ転送速度、データ転送遅延または誤り率などのシステム動作の１つ以上の側面を含んでもよい。性能測定回路１４２は、性能レベルを判断し、この性能レベルに基づけば、最適または最適に近い変調方式を容易に選択できるようになる。

【0029】

一実施形態では、転送されるデータは、例えばチェックサムまたはパリティなどの誤り検出および／または訂正のデータを含み、これにより、復調器１２８によって受信データ内の誤りの検出および／または訂正ができるようになる。加えて、ＲＸダイ１０４からＴＸダイ１０２に戻る、さらなる信号経路が提供されてもよい。この信号経路は、図１には示されていないが、例えば、誤りのないデータ転送または、または、誤りが訂正されたデータ転送の確認応答のために使用されてもよい。この信号経路を、誤りが検出されたことを示すために使用することもできる。訂正不可能な誤りに応答して、ＴＸダイ１０２がデータを再送することがある。データを再送すると、実効データ転送速度が低下する。性能測定回路１４２で、実効データ転送速度および／または誤り率を使用して性能レベルを判断してもよい。

【0030】

本開示の多くの実施形態は、駆動回路１１６に加えて、適応変調器１１２および対応する復調器１２８の動作に関する。

【0031】

チップ間誘導データトランシーバの従前の実装では、シリアルＴＸデータビット（ＴＸデータ）を、送信インダクタコイル内の１つ以上の電流パルスＩ_ＴＸにマッピングするために、バイナリパルスコード変調を使用する。バイナリ方式の例には、非ゼロ復帰（Ｎｏｎ－ｒｅｔｕｒｎ－ｔｏ－ｚｅｒｏ：ＮＲＺ）エッジまたはレベル符号化、マンチェスタ符号化、ゼロ復帰エッジまたはレベル符号化、バイフェーズ符号化、ミラー符号化、およびパルス間隔符号化が含まれる。

【0032】

上記のバイナリ方式のすべてにおいて、電力およびエネルギーの要件は一般に、単純なオンオフ変調（ＯＯＫ）と同じであるか、わずかに厳しい。

【0033】

上記の方式を使用するトランシーバでは、典型的な誘導結合の適用例では正確なクロック回復が保証されないことがあるため、データは、サイクルごとに符号化される。これらの従前の実装のそれぞれは、平均すると、２つの送信ビットごとに少なくとも１つのＩ_ＴＸ電流を必要とする。これは、従来の適用例（商用電源を使うタグリーダから電力が供給されるＲＦＩＤ、または有線通信など）では許容されるが、チップ間通信および、バッテリー電源を使うデバイス間の通信など、いくつかの適用例ではエネルギー消費および電力要件は主要な懸念である。さらに、電力またはエネルギーのどちらかの閾値より下で動作しながら、最小ビットレートを保証するか、より高速のビットレートを維持する必要のある適用例もあり得る。いくつかの状況では、電力およびエネルギーの消費は、例えば、チップが受ける電磁干渉などの環境要因およびプロセス要因に応じて変動することがある。既存の変調方式では、動作点の適応を可能にするために十分な柔軟性が得られない。

【0034】

図２は、本開示の実施形態による、積層された半導体ダイを含むパッケージ２００の図である。図示した例では、パッケージは、積層された３つのダイ２０２、１０２、および１０４を含み、それらは誘導結合されている。半導体コストは、面積につれて上昇するので、誘導結合された半導体ダイ間の無線通信には、送信器誘導コイル１１８および受信器誘導コイル１２２などの小さなインダクタが使用されることがある。インダクタが小さいほどチャネル結合が弱くなり、その結果、信頼性の高い通信のためには、パルスあたりのエネルギーの使用が増加する。半導体ダイは、パッケージ内に積層されていて動かないため、送信と送信の間で、インダクタのアラインメントおよび通信距離は固定となる。ダイは、例えば、共に接合されていてもよい。その結果、送信時間は固定となる。

【0035】

いくつかの実施形態では、正確な同期を可能にするために、例えばチップ－パッケージ接合を通して、送信器と受信器を同期的にリセットすることができる。図１に示すように、無視できる程度のクロックドリフトとの時間整合を提供するために、例えば、クロック信号１１０は、別のリンクを介して送信することもできる。クロック信号を確実に送信することができるので、パルスを送るときに１を送信し、パルスを送らないときに０を送信するＯＯＫなどの既存のバイナリ方式を使用することができる。

【0036】

有線通信システムでは、ケーブルをより長距離に使用できるように、また、回線中継器などの中間機器のための電力を搬送できるように、変調信号が直流（ＤＣ）成分をほとんど、または全く含まないことが有利なことがある。これは、正、負、またはゼロの値をとることができるパルスを使用することによって実現され得る。３つの値を送信する方式は、（バイナリ（２進）とは対照的に）３元またはターナリ（３進）変調方式と呼ばれる。その一例は、有線通信のためのＩｎｔｅｇｒａｔｅｄ Ｓｅｒｖｉｃｅｓ Ｄｉｇｉｔａｌ Ｎｅｔｗｏｒｋ （ＩＳＤＮ）Ｐｒｉｍａｒｙ Ｒａｔｅ Ｉｎｔｅｒｆａｃｅ（ＰＲＩ）標準に記載されている、４Ｂ３Ｔ（４バイナリ、３ターナリ）伝送路符号化方式である。この方式では、４つのバイナリデジットを３つのターナリデジットとして各ブロックを符号化する。２^４個のバイナリパターンのうちいくつかが、対極するターナリシンボルのペアの片方として符号化され得る。シンボルの極性は、信号の累積ＤＣ成分を最小化するために動的に選択される。同様に、デュオバイナリ伝送路符号化方式は、信号のＤＣ値を最小限に抑えるために、１を、交互に正または負のパルスとして符号化する。

【0037】

ただし、一般には、無線通信では、パルスの存在（論理１）と不在（論理０）とを使用して情報を符号化する。各パルスを送るには、ある量のエネルギーを使用する。本明細書では、パルスあたりのエネルギーをＥと表す。例えば、平均すると、ＯＯＫでは使用する１と０の量は等しいので、ビットあたりの平均エネルギーは０．５Ｅ、すなわち、パルス当たりのエネルギーの半分である。

【0038】

本開示の実施形態によれば、バイナリシンボルは、あるｎ進シンボルのセットのサブセットとして符号化され、ｎ進シンボルの各デジットは、ｎ個の異なる値または状態のうち１つをとることができる。具体的には、あるバイナリシンボルのセットが、ターナリデジットを含むシンボルのセットのサブセットとして符号化されてもよく、各ターナリデジットは、＋１、０、および－１などの３つの値のうち１つをとることができる。より一般的には、変調コードは、利用可能なｎ進シンボルのサブセットを使用する。このサブセットは、ビット当たりの平均エネルギーがＯＯＫに比較して低減されるように、非ゼロデジットの数が少なくなるように選択されてもよい。

【0039】

本明細書では、「ゼロ」の信号値は、他の信号値と比較したときに小さい値を含むと解釈される。例えば、「ゼロ」信号パルスは、非ゼロ信号パルスよりも有意に少ないエネルギーを含む信号パルスを意味すると解釈される。

【0040】

以下では、Ｎは、送信されることになるシンボルのバイナリデジット（ビット）の数を表し、Ｃは、対応する変調コード内のｎ進（例えば、バイナリまたはターナリ）デジットの数を表す。ＮおよびＣの値は、所望の性能レベルを達成するように選択されてもよい。加えて、利用可能なｎ進シンボルのうちサブセットのみが使用されるので、このサブセットを、所望の性能レベルを達成するように選択してもよい。一実施形態では、例えば、ｎ進シンボルのサブセットは、長さＷの窓の外で値ゼロをとるシンボルのみを含むように選択され、ここで窓内の最初のデジットは非ゼロである。本明細書では、この変調方式をパルス位置極性シフトキーイング（Ｐｕｌｓｅ Ｐｏｓｉｔｉｏｎ Ｐｏｌａｒｉｔｙ Ｓｈｉｆｔ Ｋｅｙｉｎｇ：ＰＰＰＳＫ）方式と称し、特殊ケースとして、窓長が１であるパルス位置変調（Ｐｕｌｓｅ Ｐｏｓｉｔｉｏｎ Ｍｏｄｕｌａｔｉｏｎ：ＰＰＭ）方式を含む。よって、ＰＰＭでは、送信される値は、フレーム内の単一のパルスの位置（および任意選択で、レベル）によって示される。ＰＰＰＳＫ方式について、以下でより詳細に考察する。

【0041】

例えば、Ｎ＝３の場合、考え得る８つの値のすべて、すなわち２４パルスを送るためには、８つの３サイクルシンボルを必要とする。２４パルスのうち半分はゼロなので、総エネルギーは１２Ｅである。比較として、バイナリＰＰＭでは、Ｃ＝８を使用する。考え得る８つの値のすべてを送るためには、８つの８ビットシンボルが必要である。ところが、それぞれの８サイクルシンボルは単一のパルスを含むので、総エネルギーは８Ｅである。バイナリＰＰＭではエネルギーが低減されるが、８つの値のすべてを送るための時間は、２４サイクルから６４サイクルに増加する。このように、エネルギーとビットレートとの間には、トレードオフが存在する。このトレードオフを、所与の動作要件および制約に合わせて符号化方式を最適化するために利用してもよい。

【0042】

複数の実施形態によれば、パルスが正の値と負の値の両方をとることができるターナリまたは３元の変調方式が使用される。ターナリＰＰＭでは、考え得る８つの値のすべてを送るには、８つの４サイクルシンボルが必要である。それぞれの４サイクルシンボルは単一のパルスのみを含むので、ここでも総エネルギーは８Ｅである。ただし、８つの値のすべてを送るための時間は、２４サイクルから３２サイクルに増加する。一般に、ターナリ変調方式は、バイナリ方式よりも良好な性能を提供できる。

【0043】

本明細書に記載する変調方式のクラスは、最適に近い動作を実現する方式の選択を可能にする。例えば、動作を、電力またはエネルギーのいずれかを最小化しながら最小ビットレートより高く維持することもでき、または、最大スループットを達成しながら所定のエネルギーおよび／または電力より低く維持することもできる。

【0044】

本開示の変調方式は、ビットレートと電力、またはビットレートとビットあたりのエネルギーの、複数の組み合わせをもつ動作点を提供する。これにより、要求される制限に近い効率的な動作が可能になる。

【0045】

変調方式の第１の例をＰＰＰＳＫと称し、これは、バイナリ、ターナリ、またはｎ進のパルスを利用し得る。

【0046】

変調方式の第２の例は、クロックあたりのビット数を１より高くするために、ターナリ（＋，０，－）パルスまたはｎ進パルスを使用する。本明細書では、ターナリのバージョンを、３元対極変調（Ｔｒｉｓｔａｔｅ Ｐｏｌａｒｉｚａｔｉｏｎ Ｋｅｙｉｎｇ：ＴＰＫ）とも称する。

【0047】

ＰＰＰＳＫについて、動的に選択され得るいくつかの選択可能なパラメータによって説明する。ＰＰＰＳＫの第１の選択可能なパラメータは、それぞれのバイナリシンボルのビット数Ｎであり、その結果、考え得る２^Ｎ個のバイナリシンボルが伝達される。変調コード内のそれぞれのシンボルは、Ｃデジットを含む。長さＷの窓の外のデジットは、ゼロとなるように制約される。窓内の最初のデジットは、非ゼロとなるように制約され、パルス位置を示す。窓長Ｗおよびコード長Ｃは、追加の選択可能なパラメータであり、相互に関連し得る。

【0048】

インダクタコイルは、正および負の（バイポーラ）パルスの両方、またはモノポーラパルスのみを発するように構成されてもよい。さらに、それらのパルスは、異なる振幅で発せられてもよい。ＰＡＭ－ｎ（パルス振幅変調）などの変調方式では、データを符号化するためにｎ個の異なるパルスレベルを利用する。本明細書では、振幅のうち１つはゼロ、すなわちパルスなしであると仮定する。

【0049】

最初の非ゼロパルスは、時間枠内での窓の開始位置（バイポーラの場合、正または負のいずれかであり得る）を示す。窓内の後続位置のデジットは、利用可能などのような値でもとることができる。本明細書では、窓内の異なるバリエーションの数Ｆを「フォールディングファクタ」と称し、これは、次式によって状態またはレベルの数に関連する。

【数1】

【0050】

窓は、フレームの先頭に対してＬ個の異なる位置に出現し得るので、送信シンボルの総数はＬ×Ｆである。２^Ｎ個のバイナリシンボルを表現するためには、Ｌは次式を満たす必要がある。

【数2】

【0051】

Ｎビットを送るために必要なサイクルの数は、送信されるシンボルのデジット数に対応するので、次式のとおりとなる。

【数3】

【0052】

Ｃは、１つのコードを送信するために必要なクロックサイクルの数を示し、したがって、待ち時間または遅延に相当することに留意されたい。シリアルデータの場合、符号化するべきＮビットバイナリシンボルを判断する際に、Ｎサイクルのさらなる遅延が加わることがある。

【0053】

図３は、ＰＰＰＳＫ変調方式によるターナリ変調信号の構造を示す。変調信号３００は、時刻３０２と３０４の間にＣ回のクロックサイクルにわたって送信されるパルスのストリームからなる。Ｗクロックサイクルの時間窓の外では、変調信号はゼロであり、送信のためにエネルギーをほとんど、または全く必要としない。最初の非ゼロパルス３０６は、Ｐクロックサイクルの後に発生し、正または負であり得る。パルスの位置および極性を使用して、対応する受信信号を復号してもよい。後続のＷ－１個のパルス３０８は、正、負、またはゼロであり得る。

【0054】

図４は、ＰＰＰＳＫ変調信号の例４００を示す。この例では、パルスストリームはＣ＝６回のクロックサイクルにわたって送信され、最初の非ゼロパルスは３回目のサイクルで発生する。窓は長さＷ＝４サイクルからなり、４デジットのターナリシンボル｛＋－０＋｝を表す。全体では、パルスストリームは、６デジットのターナリシンボル｛００＋－０＋｝を表す。

【0055】

変調コードの順序は特に仮定されない。自然の計数順序またはグレイコーディング（隣接パルス誤検出ビット誤り率を最小化するため）を含め、どのような変調コードのセットでも使用され得る。窓が単一のパルスを含む、Ｗ＝１の特殊ケースは、ＰＰＭと称される。

【0056】

コードブックの例を、マッピングテーブルの形で表１に示す。このコードブックは、４ビットバイナリシンボル（Ｎ＝４）と、４デジットターナリ変調コード（Ｃ＝４）間のマッピングを窓長Ｗ＝２で示す。

【表1】

【0057】

上記の実施形態では、送信されるシンボルは、少なくともＺ＝Ｌ－１個のゼロデジットまたはパルスを窓外に含む。より一般的には、送信されるシンボルは、任意の場所に、少なくともＺ個のゼロデジットを含み得る。表１に示す簡単な例では、１６個の４デジットターナリシンボルのすべてを送信するために必要なエネルギーは、ＯＯＫでの３２Ｅに比較して、２６Ｅである。ビットレートは変化しない。

【0058】

本明細書でＴＰＫと称する実施形態では、コイルパルスの３つの考え得る状態、正、負、およびパルスなしを利用して、所与の構成のデータレートを向上させる。考え得る、送信されることになるバイナリシンボルは２^Ｎ個で、長さＣのコードでは選択元のターナリシンボルは３^Ｃ個である。

【0059】

値Ｎ、Ｃのペアは、最大数のビットを最小数のパルスバーストにマッピングできるように選択される。表２は、いくつかのＴＰＫ構成例のＮおよびＣの値を、達成可能なクロック当たりのビットレートＮ／Ｃ、およびスパース性３^Ｃ／２^Ｎと共に示す。他の組み合わせを使用してもよい。表内のエントリは、クロック周波数あたりのビットレートの降順で示されている。所与のクロックあたりビットレートでは、スパース性が高い（バイナリシンボルよりもターナリコードの方が多い）ほど、より少ない数のパルスおよび、より多くのパルスなしオプション（Ｚの値が大きい）を使用することができ、それによって、コードブックの全体的なエネルギーを低下させることができるという点に注目されたい。

【0060】

表２は、中等度のＮおよびＣについてのレートおよび利用率を示す。

【表2】

【0061】

一実施形態によれば、スパース性は、送信のために必要なエネルギーがより低い、利用可能なシンボルのサブセットへの、バイナリシンボルのマッピングに利用される。例えば、Ｎ＝４およびＣ＝３の場合、表３に示すマッピングテーブルを使用してもよい。表中、ターナリ値「ｘｘｘ」は、ゼロデジットのない８個のシンボルを集合的に表す。したがって、使用される１６個のターナリシンボルはすべて、少なくとも１つのゼロを有し、利用可能な２７個のターナリシンボルのうち１１個は使用されない。

【表3】

【0062】

１６個の３ビットシンボルのすべてを送信するために必要なエネルギーは、ここでも２６Ｅであるが、ビットレートは、ＯＯＫまたは上記のＰＰＰＳＫの例と比較して４／３倍だけ上昇する。

【0063】

長さＣのコード内の非ゼロデジット数が所与の数ｋであるシンボルまたはコードの数は、次式で与えられる。

【数4】

ここで、ｎ－１は、非ゼロのデジットまたはパルスレベルの数であり、

【数5】

は二項係数である。

【0064】

バイナリおよびターナリのデジット、すなわちｎ≦３の場合、ｋ個の非ゼロ要素をもつシンボルを送るために必要なエネルギーはｋ×Ｅである。ｎ＝３のいくつかの例を、表４に示す。

【表4】

【0065】

したがって、例えば、Ｃ＝５で、１、２、または３個の非ゼロデジット（少なくとも２つのゼロ）を有するシンボルのみを使用すると、１０＋４０＋８０＝１３０個のコードが得られ、Ｎ＝７ビットのバイナリシンボルを符号化するためには十分である。２^７＝１２８個のバイナリシンボルのすべてをターナリコードを使用して送るために必要なエネルギーは、１０×１＋４０×２＋７８×３＝３２８Ｅである。これを、ＯＯＫの０．５×１２８×７＝４４８Ｅと比較する。ビットレートは、Ｎ／Ｃ＝７／５倍だけ上昇している。したがって、ＯＯＫと比較すると、エネルギーが減少し、ビットレートが上昇する。

【0066】

さらなる例として、Ｃ＝４で、１個または２個の非ゼロデジット（少なくとも２つのゼロ）を有するシンボルを使用すると、８＋２４＝３２個のコードが得られ、Ｎ＝５ビットのバイナリシンボルを符号化するためには十分である。これらの例は、表４内で強調されている。

【0067】

本開示の実施形態は、所与の適用例で使用される方式を最適化するために、異なる性能特性を有する複数の変調方式の可用性を利用する。具体的には、変調方式の選択は、測定されたシステム性能レベルに応答して、動作中に自動的に行われてもよい。

【0068】

図５は、様々な代表的な実施形態による、適応変調器１１２のブロック図である。適応変調器１１２は、送信されることになるデータ（ＴＸデータ）を入力５０２で受信するように構成される。入力５０２は、バイナリデータまたはシリアルバイナリデータストリームを搬送する、バス幅ＢＷ＿Ｂの並列データバスであってもよい。送信されることになるデータは、幅調整器回路５０６で幅Ｎビットのバイナリシンボル５０４に変換されるバイナリシンボル５０４は、マッピング回路５１０でコードブックに従って変調コード５０８にマッピングされる。変調コード５０８は、Ｃデジットを含む。変調コードは幅調整器回路５１２で幅調整されて、バス幅ＢＷ＿Ｔの出力バス５１４に変調信号を生成する。例えば、送信コイルが単一の場合は、ＢＷ＿Ｔ＝１で、変調信号はシリアルパルス列である。送信コイルが４つの場合は、データはＢＷ＿Ｔ＝４で並列に送信され得る。エンコーダ回路５００は、幅調整器回路５０６、マッピング回路５１０、および幅調整器回路５１２の組み合わせを含む。エンコーダ回路５００の構成は、値ＮおよびＣと、マッピング回路５１０の動作を定義するコードブックとによって決定される。

【0069】

適応変調器１１２を再構成するために選択回路５１６を使用することもできる。再構成は、Ｎ（５１８）およびＣ（５２０）の値を変更することと、新しいコードブック（５２２）に従ってマッピング回路５１０を再構成することとを含む。いくつかのコードブックが記憶要素５２４に記憶されていてもよい。例えば、ターナリコードは、バイナリ値として、またはターナリ値としてターナリメモリに記憶されていてもよい。あるいは、コードブックは、関数形式で記憶されていてもよい。

【0070】

いくつかの実施形態では、動作中に、性能測定回路１４２によって１つ以上の性能値が測定される。測定された性能値が所定の範囲外にある場合は、変調器の構成が再設定されてもよい。所定の性能制限が記憶要素５２６に記憶されていてもよい。これらの制限の例には、ビットあたりの最大エネルギー、最大電力、最小ビットレート、および最大待ち時間が含まれる。変調器の構成は、記憶されている性能テーブル５２８を参照して再設定されてもよい。このテーブルは、順序づけられた構成リストを含んでもよい。測定された性能が所定の範囲外にある場合は、この順序づけられたリストで参照される次または前の構成が必要に応じて選択される。このリストは、電力、エネルギー、ビットレート、または他の性能値に関して順序づけられていてもよい。

【0071】

いくつかの実施形態では、適応変調器１１２は製造時に、指定された機能を実行するように構成されてもよい。他の実施形態では、それらの機能を実行するように動作前または動作中に再構成または適合できるようにするために必要な構造が、提供されてもよい。

【0072】

図６は、様々な代表的な実施形態による、復調器１２８のブロック図である。復調器１２８は、入力１２６で変調データを受信するように構成されている。入力１２６は、複数の受信コイルからのデータを搬送する幅ＢＷ＿Ｔの並列データバス、またはＢＷ＿Ｔ＝１のシリアルバスであってもよい。変調されたデータは、幅調整器回路６０４で幅Ｃデジットの変調コード６０２に変換される。変調コード６０２は、逆マッピング回路６０８で、復号情報６１０に従ってＮビットのバイナリシンボル６０６にマッピングされる。このバイナリシンボルが幅調整器回路６１２で幅調整されて、幅ＢＷ＿ＢのＲＸデータ１０８が生成される。デコーダ６００は、幅調整器回路６０４、逆マッピング回路６０８、および幅調整器回路６１２の組み合わせを含む。デコーダ６００の構成は、値ＮおよびＣと、逆マッピング回路６０８の動作を定義するコードブックまたは関数とによって決定される。デコーダは、構成選択回路６１４によって構成される。構成は、例えば、ＲＸデータ１０８内の情報によって、クロック信号１４０内の情報によって、または別個のチャネル６１６を介して指示されてもよい。データストア６１８から構成情報が取得され、バイナリシンボル幅６２０（Ｎ）、変調コード幅６２２（Ｃ）、および復号情報６１０（コードブックまたは関数）としてデコーダ６００に渡される。

【0073】

図７Ａは、様々な代表的な実施形態による、適応変調器を使用してデータを転送する方法のフローチャート７００である。ブロック７０２で、データのバイナリシンボルが、ある構成を有するエンコーダ回路を使用して、２つ以上の変調デジットを有する変調コードにマッピングされる。ブロック７０４で、変調コードに基づいて変調信号が生成され、ブロック７０６で、変調信号に基づいて送信器駆動信号が変調される。ブロック７０８で性能レベルが判断され、ブロック７１０で、性能レベルに基づいてエンコーダ回路の構成が設定される。

【0074】

図７Ｂは、様々な代表的な実施形態による、適応変調器を使用してデータを転送する方法のさらなるフローチャート７５０である。ブロック７１２で、送信されることになるバイナリデータが受信される。ブロック７１４で、Ｎビットのバイナリシンボルがデータから形成される。ブロック７０２で、Ｎビットのバイナリシンボルがｎ進変調コードにマッピングされる。変調コードのそれぞれのデジットは、ｎ個の考え得る状態のうち１つをとることができる。ブロック７０４で、変調コードに基づいて１つ以上の変調信号が生成される。例えば、誘導コイルがただ１つである場合は、変調信号は、単一のパルス列であってもよい。ブロック７０６で、１つ以上の変調信号を使用して、１つ以上の誘導コイルへの駆動が変調される。ブロック７０８で、電力消費またはエネルギー消費などの性能レベルが測定される。測定された性能値が所定の範囲外である場合、判断ブロック７１６からの肯定分岐によって示されるように、変調器のエンコーダ回路を再構成することが望ましいことがある。ブロック７１８で、例えば性能テーブルから次の構成が選択され、ブロック７１０でエンコーダ回路の設定が再設定され、フローはブロック７１２に戻って、さらなるバイナリデータの受信を待機する。

【0075】

図８は、様々な代表的な実施形態による、適応変調器の動作方法のフローチャート８００である。フローチャート８００は、適応の方法例を、より詳細に示す。ブロック８０２に続いて、ブロック８０４で、送信器がエンコーダを構成する。当初は、これはデフォルト構成であってもよい。ブロック８０６で、１つ以上の性能値が測定される。性能値は、例えば、ある期間にわたる平均値、ピーク値、または最小値であってもよい。性能は、例えば、エネルギー、電力、またはビットレートの尺度であってもよい。判断ブロック８０８からの肯定分岐によって示されるように、最適化を停止する場合は、方法はブロック８１０で終了する。そうでなければ、判断ブロック８０８からの否定分岐によって示されるように、フローは判断ブロック８１２に続く。判断ブロック８１２からの肯定分岐によって示されるように、測定値の所定の制限を超えた場合、次に低い性能の変調構成がブロック８１４で選択される。これは、性能テーブルを使用して行われる。図示される例では、再構成を行うには、その前に制限をｋ１回超える必要がある。ブロック８１６で、使用すべき変調構成が受信器に通知され、ブロック８０４で、選択された構成でエンコーダが再構成される。

【0076】

判断ブロック８１２からの否定分岐によって示されるように、測定値の所定の制限を超えていない場合は、フローは判断ブロック８１８に続く。

【0077】

判断ブロック８１８からの肯定分岐によって示されるように、測定された性能が所定の制限を超えていない場合は、性能を向上させることが可能であり得、ブロック８２０で、より良好な性能を有する変調構成が選択される。図示される例では、再構成を行うには、その前に、性能値が所定の制限をｋ２回だけ下回る必要がある。

【0078】

パラメータｋ１およびｋ２は、特定の実施形態に従って設定されてもよく、また、プログラム可能であってもよい。変調方式に対する変更の開始は、データ内で合図されてもよい。例えば、データがパケットとして送られる場合、連続するパケットにカウントダウンタイマーが含まれてもよく、その場合、いくつかのパケットが新しい変調方式に移動することが必要になる。

【0079】

留意すべきこととして、ある電力／エネルギーにおける最大レートまたは、ある許容可能な遅延に対する最低電力／エネルギーなどの他の最適化も、下記で説明する図９～１２内の極値点または追加点に対応する構成を選択することによって可能である。

【0080】

利用可能な複数の構成からの選択を行うために、本開示から逸脱することなく他の方法を使用し得ることは、当業者には明らかである。

【0081】

図９は、様々な代表的な実施形態による復調器の動作方法のフローチャート９００である。ブロック９０２で、デコーダの構成が、対応するエンコーダの構成に基づいて設定される。ブロック９０４で、インダクタコイル内に誘導された電流が測定され、ブロック９０６で、この誘導電流を復調して、Ｃデジットの復調コードが生成される。ブロック９０８で、Ｃデジットの復調コードがＮビットのバイナリシンボルにマッピングされる。このようにして、送信されたバイナリシンボルが回復される。

【0082】

図１０～図１３に、変調点のセットの例を示す。図１０に、モノポーラパルスの、パルスエネルギーあたりのパワーに対するクロック周波数あたりのビットレートを示す。図１１に、パルスエネルギーあたりのパワーに対するクロック周波数あたりのビットレートを示す。バイポーラパルスの同様のプロットを、それぞれ図１２および図１３に示す。これらの図では、値Ｃは、シンボルを送る際の最小（ただし固定の）遅延である。

【0083】

それぞれの変調点について、垂直線上および水平線上を含む北西象限に変調点が存在する場合、該当する条件が効力を有する場合には、その変調点は除外される（明確にするために、これらのいずれもここには図示されない）。

【0084】

また、Ｗ＝１の点は、ＰＰＭの特殊ケースに対応することにも留意されたい。

【0085】

これらの方式の有用性を説明するために、システムが、最小のパルスあたり電力で、少なくともクロックあたり０．５ビットの総合レートで動作する必要のある例について考察する。図１１を参照すると、単純なＯＯＫを使用したとすると、このシステムは基本レートで動作し、その結果、０．５Ｅ（ここでＥはパルスエネルギー）の平均電力消費がもたらされる。ところが、ＰＰＰＳＫが利用可能である場合は、Ｎ＝５、Ｗ＝３の動作点を選択することができ、０．２Ｅの平均電力消費が得られる。よって、ＯＯＫと比較して６０％の節約が達成される。

【0086】

所望の性能目標を達成するために、使用する変調方式を、動作中に動的に選択してもよい。性能目標の例には、最大エネルギー未満を維持しながら最良ビットレートを達成すること、最大電力未満を維持しながら最良ビットレートを達成すること、最小より高いビットレートを維持しながら最小エネルギー利用率を達成すること、および、最小より高いビットレートを維持しながら最良電力利用率を達成することが含まれる。

【0087】

動的な選択は、隣接する変調方式のルックアップテーブル（送信器および受信器の両方における）を使用して達成されてもよい。このテーブルは、利用可能な変調方式についての、電力に対するビットレートの順序づけられたリストであってもよい。

【0088】

表５は、モノポーラパルスの事例での、電力に関して順序づけられた（上記の目標２および４のため）構成を列挙する性能テーブルの例を示す。

【表5】

【0089】

表６は、バイポーラ（ターナリ）パルスを使用する場合の性能ルックアップテーブルの例を示し、構成が電力の順序で（上記の目標２および４のため）列挙されている。

【表6】

【0090】

表７は、モノポーラパルスを使用する場合の性能テーブルの例を示し、エネルギーに関して順序づけられている（上記の目標１および３のため）。

【表7】

【0091】

表８は、バイポーラ（ターナリ）パルスを使用する場合の性能テーブルの例を示し、エネルギーに関して順序づけられている（上記の目標１および３のため）。

【表8】

【0092】

性能テーブルの各エントリは、構成の細目、構成の参照先、またはそれらの組み合わせを提供する。例えば、あるテーブルエントリは、バイナリシンボル内のデジット数（Ｎ）を、必要なクロックサイクルの数（Ｃ）、窓幅（Ｗ）、および記憶されているコードブックのアドレスと共に列挙してもよい。コードブックは、関数の形であってもよく、またはルックアップテーブルの形であってもよい。あるいは、テーブルエントリは、記憶されている構成データの参照先のみを含んでもよい。

【0093】

本開示の変調方式により、無線結合されたチップ、および他の無線通信システムが、電力点／エネルギーの最適に近い点および要求されたビットレートで動作できるようになる。

【0094】

変調方式を最適化することに加えて、コイルのパルスエネルギーを調整するか、パルス特性を割り当てられた制限内に成形して、より良好な信号対雑音比（ＳＮＲ）を達成することができる。また、通信の待ち時間を最適化することがコイルシステムの最優先の要件である場合には、それを行う方式を選択することも可能である。

【0095】

一実施形態では、ＰＰＰＳＫ符号化および／または復号は、ルックアップテーブルではなく算術計算を使用して実装されてもよい。例えば、１０進値ｎを、あるフレーム内の位置ＰでＷターナリデジットの窓｛Ｔ_１，Ｔ_２，Ｔ_３，．．．，Ｔ_Ｗ｝として符号化してもよく、ここでＴ_ｗ＝０はパルスなし、１は正のパルス、２は負のパルスを示す）。Ｔ_１は先頭パルスである。

【0096】

ある符号化の例では、位置Ｐは、Ｐ＝ｍｏｄ（ｎ、Ｌ）として計算され、ここで、Ｌは、窓のために利用可能な位置の数である。ターナリデジットは、次式のとおりに計算される。

【数6】

【数7】

【0097】

１０進値ｎは、次式に従って計算される。

【数8】

【0098】

Ｎ＝４、Ｗ＝２、Ｃ＝４の例を表９に示す。利用可能なパルス位置の数は、Ｌ＝Ｃ－Ｗ＋１＝３である。

【表9】

【0099】

使用されていないコードは、例えば、パケット同期のためにシグナリングに使用されてもよい。表９の最初の列および最後の列を、符号化および復号のためのテーブルとして記憶することができる。あるいは、上記の式を使用し、１０進値ｎを、次の式を使用して関数的に符号化してもよい。

【数9】

【数10】

【0100】

送信されたシンボルは、次のとおりに復号される。

【数11】

【0101】

他の符号化／復号化方式の機能的説明は、当業者には明らかである。

【0102】

本文書では、第１および第２や頂部および底部などの関係を示す用語は、そのような実体またはアクション間の実際のそのような関係または順序を必ずしも要求したり示唆したりすることなく、ある実体または動作を別の実体またはアクションと区別するためにのみ使用され得る。用語「ｃｏｍｐｒｉｓｅｓ（備える）」、「ｃｏｍｐｒｉｓｉｎｇ」、「ｉｎｃｌｕｄｅｓ」、「ｉｎｃｌｕｄｉｎｇ」またはそれらの任意の他の変形は、非排他的な包含を網羅することを意図しており、そのため、要素のリストを含むプロセス、方法、物品、または装置はそれらの要素のみを含むのみならず、明示的に列挙されていない、またはそのようなプロセス、方法、物品、もしくは装置に固有の他の要素を含んでもよい。「ｃｏｍｐｒｉｓｅ（備える）．．．ａ」によって先行される要素は、さらなる制約のない場合には、その要素を備えるプロセス、方法、物品、または装置における追加の同一要素の存在を排除するものではない。

【0103】

本明細書全体を通して使用される「一実施形態」、「ある実施形態」、「実施形態」、「実装形態」、「態様」または類似の表現は、実施形態に関連して説明される特定の特徴、構造、または特性が、開示される主題の少なくとも１つの実施形態に含まれることを意味する。したがって、本明細書全体を通して様々な場所におけるこのような語句の出現は、必ずしも同じ実施形態を指すものではない。さらに、特定の特徴、構造、または特性は、限定することなく、１つ以上の実施形態において任意の好適な方法で組み合わされてもよい。

【0104】

本明細書で使用されるとき、用語「ｏｒ（または）」は、包括的に、または任意の１つもしくは任意の組み合わせを意味するものとして解釈されるべきである。したがって、「Ａ、Ｂ、またはＣ」は、以下のいずれかを意味する。
Ａ；Ｂ；Ｃ；ＡおよびＢ；ＡおよびＣ；ＢおよびＣ；Ａ、Ｂ、およびＣ。この定義の例外が生じるのは、要素、機能、工程、または作用の組み合わせが、何らかの点で本質的に相互排他的である場合のみである。

【0105】

本明細書に記載される実施形態の理解を提供するために、多数の詳細を記載した。実施形態は、これらの詳細を伴わずに実施されてもよい。他の例では、記載される実施形態を不明瞭にすることを避けるために、周知の方法、手順、および構成要素については詳細に説明していない。本開示は、本明細書に記載される実施形態の範囲を限定するものとみなされるべきではない。

【0106】

本開示が例を使用して記載されてきたことは、当業者に承知される。本開示は、記載および特許請求される本開示の等価物である専用ハードウェアおよび／または専用プロセッサなどの等価ハードウェア構成要素を使用して実装されてもよい。同様に、専用のプロセッサおよび／または専用のハード有線ロジックを使用して、本開示の代替的な等価実施形態が構築されてもよい。

【0107】

本開示の機構を実装するために使用される専用または再構成可能なハードウェア構成要素は、例えば、コンピュータ可読コードによって記述されてもよい。コードは、ＶＨＤＬ、ＶｅｒｉｌｏｇまたはＲＴＬ（Ｒｅｇｉｓｔｅｒ Ｔｒａｎｓｆｅｒ Ｌａｎｇｕａｇｅ：レジスタ転送言語）などのハードウェア記述言語（ｈａｒｄｗａｒｅ ｄｅｓｃｒｉｐｔｉｏｎ ｌａｎｇｕａｇｅ：ＨＤＬ）の命令であるか、または構成要素および接続性のネットリストによるものであってもよい。命令は、機能レベルまたは論理レベル、あるいはそれらの組み合わせであってもよい。命令またはネットリストは、自動化された設計または製造のプロセス（高位合成と呼ばれることもある）に入力されてもよく、このプロセスは、命令を解釈して、記述された機能または論理を実装するデジタルハードウェアを作成する。

【0108】

さらに、本開示の機構を実装するために使用される専用または再構成可能なハードウェア構成要素は、半導体製造のフォトリソグラフィ工程のための幾何学形状を定義するコンピュータ可読コードを含むマスクセットによって記述されてもよい。

【0109】

コンピュータ可読な、ＨＤＬ命令、ネットリスト、マスクセットなどは、電気的に消去可能なプログラマブル読み取り専用メモリ（ＥＥＰＲＯＭ）；不揮発性メモリ（ＮＶＭ）；ハードディスクドライブ、フロッピーディスクドライブ、光学ディスクドライブなどの大量記憶装置；光学記憶素子、磁気記憶素子、磁気光学記憶素子、フラッシュメモリ、コアメモリ、および／または他の同等の記憶技術などの非一時的なコンピュータ可読媒体に、本開示から逸脱することなく記憶されてもよい。そのような代替の記憶デバイスは、等価物とみなされるべきである。

【0110】

本明細書に記載される様々な実施形態は、専用ハードウェアを使用して、構成可能なハードウェアを使用して、または、フローチャートの形で広く説明したプログラミング命令を実行するプログラムされたプロセッサを使用して実装され、そのプログラミング命令は、どのような適切な電子記憶媒体に記憶されることもでき、または、どのような適切な電子通信媒体を介して送信されることもできる。これらの要素の組み合わせを使用することもできる。上記のプロセスおよび機構が、本開示から逸脱することなく、どのような数の変形例にでも実装され得ることは、当業者には理解される。例えば、ある一定の遂行される動作の順序は多くの場合、変更可能であり、本開示から逸脱することなく、追加の動作を追加すること、または動作を削除することができる。そのような変形例が企図されており、また同等であるとみなされる。

【0111】

本明細書で詳細に説明されている様々な代表的な実施形態は、例として提示されるものであって、限定として提示されるものではない。記載された実施形態の形態および詳細に様々な変更がなされてもよく、添付の特許請求の範囲内に留まる等価な実施形態が得られることは、当業者には理解される。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7A】

【図7B】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】