▶ パナソニックオートモーティブシステムズ株式会社の特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-07-09
(45)【発行日】2024-07-18
(54)【発明の名称】スイッチング電源装置
(51)【国際特許分類】
H02M 7/12 20060101AFI20240710BHJP
【ＦＩ】
H02M7/12 H
【請求項の数】
19
(21)【出願番号】P 2021020213
(22)【出願日】2021-02-10
(65)【公開番号】P2022122759
(43)【公開日】2022-08-23
【審査請求日】2023-10-23
(73)【特許権者】
【識別番号】322003857
【氏名又は名称】パナソニックオートモーティブシステムズ株式会社
(74)【代理人】
【識別番号】110002147
【氏名又は名称】弁理士法人酒井国際特許事務所
(72)【発明者】
【氏名】中田 秀樹
(72)【発明者】
【氏名】関 淳志
【審査官】冨永 達朗
(56)【参考文献】
【文献】特開２０２１－００２９８３（ＪＰ，Ａ）
【文献】特開平０５－１２２９３９（ＪＰ，Ａ）
【文献】米国特許第１０１２４６８０（ＵＳ，Ｂ１）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０２Ｍ ７／１２
(57)【特許請求の範囲】
【請求項1】
第１の入力ノードと第１のノードとの間に接続された第１のサイリスタと、第２の入力ノードと前記第１のノードとの間に接続された第２のサイリスタと、
前記第１の入力ノードと第２のノードとの間に接続された第１のダイオードと、
前記第２の入力ノードと前記第２のノードとの間に接続された第２のダイオードと、
前記第１のノードと第３のノードとの間に接続された誘導素子と、
前記第３のノードと第１の出力ノードとの間に接続された第３のダイオードと、
前記第３のノードと第２の出力ノードとの間に接続されたスイッチング素子と、
前記第１の出力ノードと前記第２の出力ノードとの間に接続された容量素子と、
前記第１の入力ノード及び前記第２の入力ノードを介して受ける入力電圧を検知する検知部と、
前記入力電圧に応じて、前記第１のサイリスタ、前記第２のサイリスタ、前記スイッチング素子を制御する制御回路と、
を備え、
前記制御回路は、起動時における前記入力電圧の第１の半周期の後半内で振幅絶対値が第１の閾値以下である第１の期間に、前記第２のサイリスタ及び前記スイッチング素子をオフ状態に維持しながら前記第１のサイリスタをオン状態に維持し、起動時における前記入力電圧の前記第１の半周期に続く第２の半周期の後半内で振幅絶対値が第２の閾値以下である第２の期間に、前記第１のサイリスタ及び前記スイッチング素子をオフ状態に維持しながら前記第２のサイリスタをオン状態に維持し、
前記制御回路は、
前記第１のサイリスタを駆動する第１の駆動部と、
前記第２のサイリスタを駆動する第２の駆動部と、
前記スイッチング素子を駆動する第３の駆動部と、
前記第１の駆動部及び前記第２の駆動部に接続される第１の駆動電源部と、
前記第３の駆動部に接続される第２の駆動電源部と、
を有する
スイッチング電源装置。
【請求項2】
前記制御回路は、前記第１の半周期内で前記第１の期間を除く第３の期間に、前記第１のサイリスタ、前記第２のサイリスタ及び前記スイッチング素子をオフ状態に維持し、前記第２の半周期内で前記第２の期間を除く第４の期間に、前記第１のサイリスタ、前記第２のサイリスタ及び前記スイッチング素子をオフ状態に維持する請求項１に記載のスイッチング電源装置。
【請求項3】
前記制御回路は、信号発生部と、
前記信号発生部と前記第１の駆動部とを電気的に絶縁し、前記信号発生部で発生した信号を前記第１の駆動部へ伝達する第１の絶縁伝達部と、
前記信号発生部と前記第２の駆動部とを電気的に絶縁し、前記信号発生部で発生した信号を前記第２の駆動部へ伝達する第２の絶縁伝達部と、
前記信号発生部と前記第３の駆動部とを電気的に絶縁し、前記信号発生部で発生した信号を前記第２の駆動部へ伝達する第３の絶縁伝達部と、
を有する
請求項１に記載のスイッチング電源装置。
【請求項4】
前記制御回路は、信号発生部と、
前記信号発生部と前記第１の駆動部とを電気的に絶縁し、前記信号発生部で発生した信号を前記第１の駆動部へ伝達する第１の絶縁伝達部と、
前記信号発生部と前記第２の駆動部とを電気的に絶縁し、前記信号発生部で発生した信号を前記第２の駆動部へ伝達する第２の絶縁伝達部と、
を有し、
前記信号発生部及び前記第３の駆動部は、前記第２のノードに電気的に接続され、
前記第３の駆動部は、前記信号発生部に電気的に接続され、前記信号発生部で発生した信号が伝達される
請求項１に記載のスイッチング電源装置。
【請求項5】
前記第１の入力ノード及び前記第２の入力ノードと前記第１のサイリスタ、前記第２のサイリスタ、前記第１のダイオード及び前記第２のダイオードとの間に接続されたノイズフィルタをさらに備えた請求項１から４のいずれか１項に記載のスイッチング電源装置。
【請求項6】
第１の入力ノードと第１のノードとの間に接続された誘導素子と、前記第１のノードと第１の出力ノードとの間に接続された第１のスイッチング素子と、
前記第１のノードと第２の出力ノードとの間に接続された第２のスイッチング素子と、
第２の入力ノードと前記第１の出力ノードとの間に接続された第１のサイリスタと、
前記第２の入力ノードと前記第２の出力ノードとの間に接続された第２のサイリスタと、
前記第１の出力ノードと前記第２の出力ノードとの間に接続された容量素子と、
前記第１の入力ノード及び前記第２の入力ノードを介して受ける入力電圧を検知する検知部と、
前記入力電圧に応じて、前記第１のサイリスタ、前記第２のサイリスタ、前記第１のスイッチング素子、前記第２のスイッチング素子を制御する制御回路と、
を備え、
前記制御回路は、起動時における前記入力電圧の第１の半周期の後半内で振幅絶対値が第１の閾値以下である第１の期間に、前記第１のサイリスタ及び前記第２のスイッチング素子をオフ状態に維持しながら前記第２のサイリスタ及び前記第１のスイッチング素子をオン状態に維持し、起動時における前記入力電圧の前記第１の半周期に続く第２の半周期の後半内で振幅絶対値が第２の閾値以下である第２の期間に、前記第２のサイリスタ及び前記第１のスイッチング素子をオフ状態に維持しながら前記第１のサイリスタ及び前記第２のスイッチング素子をオン状態に維持する
スイッチング電源装置。
【請求項7】
前記制御回路は、前記第１の半周期内で前記第１の期間を除く第３の期間に、前記第１のサイリスタ、前記第２のサイリスタ、前記第１のスイッチング素子及び前記第２のスイッチング素子をオフ状態に維持し、前記第２の半周期内で前記第２の期間を除く第４の期間に、前記第１のサイリスタ、前記第２のサイリスタ、前記第１のスイッチング素子及び前記第２のスイッチング素子をオフ状態に維持する請求項６に記載のスイッチング電源装置。
【請求項8】
前記制御回路は、前記第１のサイリスタを駆動する第１の駆動部と、
前記第２のサイリスタを駆動する第２の駆動部と、
ダイオードを介して前記第１の駆動部及び前記第２の駆動部の一方に接続され、ダイオードを介さずに前記第１の駆動部及び前記第２の駆動部の他方に接続される駆動電源部と、
を有する
請求項６又は７に記載のスイッチング電源装置。
【請求項9】
前記制御回路は、前記第１のスイッチング素子を駆動する第３の駆動部と、
前記第２のスイッチング素子を駆動する第４の駆動部と、
ダイオードを介して前記第３の駆動部及び前記第４の駆動部の一方に接続され、ダイオードを介さずに前記第３の駆動部及び前記第４の駆動部の他方に接続される駆動電源部と、
を有する
請求項６又は７に記載のスイッチング電源装置。
【請求項10】
前記制御回路は、信号発生部と、
前記信号発生部と前記第１の駆動部とを電気的に絶縁し、前記信号発生部で発生した信号を前記第１の駆動部へ伝達する第１の絶縁伝達部と、
前記信号発生部と前記第２の駆動部とを電気的に絶縁し、前記信号発生部で発生した信号を前記第２の駆動部へ伝達する第２の絶縁伝達部と、
を有する
請求項８に記載のスイッチング電源装置。
【請求項11】
前記制御回路は、信号発生部と、
前記信号発生部と前記第３の駆動部とを電気的に絶縁し、前記信号発生部で発生した信号を前記第３の駆動部へ伝達する第３の絶縁伝達部と、
前記信号発生部と前記第４の駆動部とを電気的に絶縁し、前記信号発生部で発生した信号を前記第４の駆動部へ伝達する第４の絶縁伝達部と、
を有する
請求項９に記載のスイッチング電源装置。
【請求項12】
前記制御回路は、信号発生部と、
前記信号発生部と前記第３の駆動部とを電気的に絶縁し、前記信号発生部で発生した信号を前記第３の駆動部へ伝達する第３の絶縁伝達部と、
を有し、
前記信号発生部及び前記第４の駆動部は、前記第２の出力ノードに電気的に接続され、
前記第４の駆動部は、前記信号発生部に電気的に接続され、前記信号発生部で発生した信号が伝達される
請求項９に記載のスイッチング電源装置。
【請求項13】
前記第１の入力ノード及び前記第２の入力ノードと前記第１のスイッチング素子、前記第２のスイッチング素子、前記第１のサイリスタ、前記第２のサイリスタとの間に接続されたノイズフィルタをさらに備えた請求項６から１２のいずれか１項に記載のスイッチング電源装置。
【請求項14】
第１の入力ノードと第１のノードとの間に接続された誘導素子と、前記第１のノードと第１の出力ノードとの間に接続された第１のスイッチング素子と、
第２の入力ノードと前記第１の出力ノードとの間に接続された第２のスイッチング素子と、
前記第１のノードと第２の出力ノードとの間に接続された第１のサイリスタと、
前期第２の入力ノードと前記第２の出力ノードとの間に接続された第２のサイリスタと、
前記第１の出力ノードと前記第２の出力ノードとの間に接続された容量素子と、
前記第１の入力ノード及び前記第２の入力ノードを介して受ける入力電圧を検知する検知部と、
前記入力電圧に応じて、前記第１のサイリスタ、前記第２のサイリスタ、前記第１のスイッチング素子、前記第２のスイッチング素子を制御する制御回路と、
を備え、
前記制御回路は、起動時における前記入力電圧の第１の半周期の後半内で振幅絶対値が第１の閾値以下である第１の期間に、前記第１のサイリスタ及び前記第２のスイッチング素子をオフ状態に維持しながら前記第２のサイリスタ及び前記第１のスイッチング素子をオン状態に維持し、起動時における前記入力電圧の前記第１の半周期に続く第２の半周期の後半内で振幅絶対値が前記第１の閾値より大きい第２の閾値以下である第２の期間に、前記第２のサイリスタ及び前記第１のスイッチング素子をオフ状態に維持しながら前記第１のサイリスタ及び前記第２のスイッチング素子をオン状態に維持する
スイッチング電源装置。
【請求項15】
前記制御回路は、前記第１の半周期内で前記第１の期間を除く第３の期間に、前記第１のサイリスタ、前記第２のサイリスタ、前記第１のスイッチング素子及び前記第２のスイッチング素子をオフ状態に維持し、前記第２の半周期内で前記第２の期間を除く第４の期間に、前記第１のサイリスタ、前記第２のサイリスタ、前記第１のスイッチング素子及び前記第２のスイッチング素子をオフ状態に維持する請求項１４に記載のスイッチング電源装置。
【請求項16】
前記制御回路は、前記第１のサイリスタを駆動する第１の駆動部と、
前記第２のサイリスタを駆動する第２の駆動部と、
前記第１のスイッチング素子を駆動する第３の駆動部と、
前記第２のスイッチング素子を駆動する第４の駆動部と、
ダイオードを介して前記第１の駆動部及び前記第３の駆動部に接続され、ダイオードを介さずに前記第２の駆動部及び前記第４の駆動部に接続される駆動電源部と、
を有する
請求項１４又は１５に記載のスイッチング電源装置。
【請求項17】
前記制御回路は、信号発生部と、
前記信号発生部と前記第１の駆動部とを電気的に絶縁し、前記信号発生部で発生した信号を前記第１の駆動部へ伝達する第１の絶縁伝達部と、
前記信号発生部と前記第２の駆動部とを電気的に絶縁し、前記信号発生部で発生した信号を前記第２の駆動部へ伝達する第２の絶縁伝達部と、
前記信号発生部と前記第３の駆動部とを電気的に絶縁し、前記信号発生部で発生した信号を前記第３の駆動部へ伝達する第３の絶縁伝達部と、
前記信号発生部と前記第４の駆動部とを電気的に絶縁し、前記信号発生部で発生した信号を前記第４の駆動部へ伝達する第４の絶縁伝達部と、
をさらに有する
請求項１６に記載のスイッチング電源装置。
【請求項18】
前記制御回路は、信号発生部と、
前記信号発生部と前記第１の駆動部とを電気的に絶縁し、前記信号発生部で発生した信号を前記第１の駆動部へ伝達する第１の絶縁伝達部と、
前記信号発生部と前記第１の駆動部とを電気的に絶縁し、前記信号発生部で発生した信号を前記第３の駆動部へ伝達する第３の絶縁伝達部と、
を有し、
前記信号発生部及び前記第２の駆動部は、前記第２の出力ノードに電気的に接続され、
前記第２の駆動部は、前記信号発生部に電気的に接続され、前記信号発生部で発生した信号が伝達され、
前記信号発生部及び前記第４の駆動部は、前記第２の出力ノードに電気的に接続され、
前記第４の駆動部は、前記信号発生部に電気的に接続され、前記信号発生部で発生した信号が伝達される
請求項１６に記載のスイッチング電源装置。
【請求項19】
前記第１の入力ノード及び前記第２の入力ノードと前記第１のスイッチング素子、前記第２のスイッチング素子との間に接続されたノイズフィルタをさらに備えた請求項１４から１８のいずれか１項に記載のスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、スイッチング電源装置に関する。
【背景技術】
【0002】
交流電源と負荷回路との間に配されるスイッチング電源装置は、交流電源から受ける交流電力を直流電力に変換して負荷回路へ出力する（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【0003】
【文献】欧州特許出願公開第３３４９３４３号明細書
【発明の概要】
【発明が解決しようとする課題】
【0004】
スイッチング電源装置では、交流電源による交流電力の供給が開始される起動時において、出力側の容量素子が充電されていないことなどにより、突入電流が発生することがある。このとき、スイッチング電源装置には、突入電流を簡易な制御で抑制することが望まれる。
【0005】
本開示は、突入電流を簡易な制御で抑制できるスイッチング電源装置を提供する。
【課題を解決するための手段】
【0006】
本開示に係るスイッチング電源装置は、第１のサイリスタと第２のサイリスタと第１のダイオードと第２のダイオードと誘導素子と第３のダイオードとスイッチング素子と容量素子と検知部と制御回路とを有する。第１のサイリスタは、第１の入力ノードと第１のノードとの間に接続される。第２のサイリスタは、第２の入力ノードと第１のノードとの間に接続される。第１のダイオードは、第１の入力ノードと第２のノードとの間に接続される。第２のダイオードは、第２の入力ノードと第２のノードとの間に接続される。誘導素子は、第１のノードと第３のノードとの間に接続される。第３のダイオードは、第３のノードと第１の出力ノードとの間に接続される。スイッチング素子は、第３のノードと第２の出力ノードとの間に接続される。容量素子は、第１の出力ノードと第２の出力ノードとの間に接続される。検知部は、第１の入力ノード及び第２の入力ノードを介して受ける入力電圧を検知する。制御回路は、入力電圧に応じて、第１のサイリスタ、第２のサイリスタ、スイッチング素子を制御する。制御回路は、第１の期間に、第２のサイリスタ及びスイッチング素子をオフ状態に維持しながら第１のサイリスタをオン状態に維持する。第１の期間は、起動時における入力電圧の第１の半周期の後半内で振幅絶対値が第１の閾値以下である期間である。制御回路は、第２の期間に、第１のサイリスタ及びスイッチング素子をオフ状態に維持しながら第２のサイリスタをオン状態に維持する。第２の期間は、起動時における入力電圧の第２の半周期の後半内で振幅絶対値が第２の閾値以下である期間である。第２の半周期は、第１の半周期に続く半周期である。制御回路は、第１の駆動部と第２の駆動部と第３の駆動部と第１の駆動電源部と第２の駆動電源部とを有する。第１の駆動部は、第１のサイリスタを駆動する。第２の駆動部は、第２のサイリスタを駆動する。第３の駆動部は、スイッチング素子を駆動する。第１の駆動電源部は、第１の駆動部及び第２の駆動部に接続される。第２の駆動電源部は、第３の駆動部に接続される。
【発明の効果】
【0007】
本開示に係るスイッチング電源装置によれば、突入電流を簡易な制御で抑制できる。
【図面の簡単な説明】
【0008】
【図1】第１の実施形態に係るスイッチング電源装置の構成を示す図。
【図2】第１の実施形態に係るスイッチング電源装置の起動時及び定常時の動作を示す波形図。
【図3】第１の実施形態に係るスイッチング電源装置の起動時の動作を示す図。
【図4】第１の実施形態に係るスイッチング電源装置の定常時の動作を示す図。
【図5】第１の実施形態の第１の変形例に係るスイッチング電源装置の構成を示す図。
【図6】第１の実施形態の第２の変形例に係るスイッチング電源装置の構成を示す図。
【図7】第２の実施形態に係るスイッチング電源装置の構成を示す図。
【図8】第２の実施形態に係るスイッチング電源装置の起動時の動作を示す波形図。
【図9】第２の実施形態に係るスイッチング電源装置の起動時の動作を示す図。
【図10】第２の実施形態に係るスイッチング電源装置の定常時の動作を示す図。
【図11】第２の実施形態の第１の変形例に係るスイッチング電源装置の構成を示す図。
【図12】第２の実施形態の第２の変形例に係るスイッチング電源装置の構成を示す図。
【図13】第２の実施形態の第３の変形例に係るスイッチング電源装置の構成を示す図。
【図14】第２の実施形態の第４の変形例に係るスイッチング電源装置の構成を示す図。
【図15】第３の実施形態に係るスイッチング電源装置の構成を示す図。
【図16】第３の実施形態に係るスイッチング電源装置の起動時の動作を示す波形図。
【図17】第３の実施形態に係るスイッチング電源装置の起動時の動作を示す図。
【図18】第３の実施形態の第１の変形例に係るスイッチング電源装置の構成を示す図。
【図19】第３の実施形態の第２の変形例に係るスイッチング電源装置の構成を示す図。
【図20】第３の実施形態の第３の変形例に係るスイッチング電源装置の構成を示す図。
【図21】第３の実施形態の第４の変形例に係るスイッチング電源装置の構成を示す図。
【発明を実施するための形態】
【0009】
以下、図面を参照しながら、本開示に係るスイッチング電源装置の実施形態について説明する。
【0010】
（第１の実施形態）
第１の実施形態にかかるスイッチング電源装置は、交流電源と負荷回路との間に配され、交流電源から受ける交流電力を直流電力に変換して負荷回路へ出力する。このとき、スイッチング電源装置は、交流電力の力率改善を行いつつ直流電力に変換するために、ＰＦＣ（Ｐｏｗｅｒ Ｆａｃｔｏｒ Ｃｏｒｒｅｃｔｉｏｎ）回路を用いる。
第１の実施形態にかかるスイッチング電源装置は、交流電源と負荷回路との間に配され、交流電源から受ける交流電力を直流電力に変換して負荷回路へ出力する。このとき、スイッチング電源装置は、交流電力の力率改善を行いつつ直流電力に変換するために、ＰＦＣ（Ｐｏｗｅｒ Ｆａｃｔｏｒ Ｃｏｒｒｅｃｔｉｏｎ）回路を用いる。
【0011】
スイッチング電源装置は、例えばＰＦＣ回路として、ダイオードブリッジ、インダクタ、スイッチング素子、ダイオード、平滑コンデンサを用いた構成が考えられる。ダイオードブリッジは、ダイオード４個がブリッジ接続されて構成され得る。この構成では、ダイオードブリッジにて交流電圧を全波整流した後、スイッチング素子のスイッチング動作でインダクタへのエネルギーの蓄積と放出とが繰り返され、それに応じて、ダイオードを介した平滑コンデンサに対する電流の停止と注入とが繰り返される。これにより、スイッチング電源装置は、交流電流の位相を交流電圧の位相に近づけながら直流出力電圧を生成でき、力率改善を図ることができる。
【0012】
一方で、スイッチング電源装置では、交流電源による交流電力の供給が開始される起動時において、回路を交流電源に接続した瞬間に、突入電流が発生することがある。起動時において、平滑コンデンサの電圧が低いため、平滑コンデンサに過渡電流として急峻な電流が流れ、それに応じて回路に突入電流が流れ得る。
【0013】
突入電流を防止するために、交流電源及び平滑コンデンサの間の電流経路に対して、機械式のリレーとその両端に並列に抵抗素子が接続された回路が直列に接続された構成が考えられる。この構成では、機械式のリレーを用いているため、スイッチング電源装置が大型化しやすく、例えば車両に搭載される場合に、搭載されるスペースの要求を満たすことが困難になる。
【0014】
突入電流を防止するとともに装置の大型化を抑制するために、機械式のリレーに代えて、ダイオードブリッジのダイオード４個のうち２つをサイリスタに置き換えた構成が考えられる。この構成では、入力電圧の位相角を計算し、所定の位相角でサイリスタをゲート駆動するような制御が考えられる。この場合、スイッチング電源装置は、起動時において、位相角の計算に加えて制御すべき位相角範囲を計算することなどによりサイリスタのゲート駆動の制御が複雑になりやすい。これにより、制御負荷が増大して動作遅延等が発生し、サイリスタのゲート駆動が適切なタイミングからずれることなどにより、制御の精度が劣化しやすい。
【0015】
そこで、本実施形態では、スイッチング電源装置において、起動時に、検知される入力電圧そのものを用いた制御を行い、その振幅絶対値が閾値より小さい期間に選択的にサイリスタをオンさせることで、突入電流の抑制制御の簡易化を図る。
【0016】
具体的には、スイッチング電源装置１は、図１に示すように、フルブリッジ型のスイッチング電源装置として構成され得る。図１は、スイッチング電源装置１の構成を示す図である。スイッチング電源装置１は、交流電源ＰＳと負荷回路ＬＤとの間に配され、交流電源ＰＳから受ける交流電力を直流電力に変換して負荷回路ＬＤへ出力する。スイッチング電源装置１は、入力ノードＮｉｎ１，Ｎｉｎ２及び出力ノードＮｏｕｔ１，Ｎｏｕｔ２を有し、入力ノードＮｉｎ１，Ｎｉｎ２に交流電源ＰＳが接続され、出力ノードＮｏｕｔ１，Ｎｏｕｔ２に負荷回路ＬＤが接続され得る。入力ノードＮｉｎ２を基準とした入力ノードＮｉｎ１の電圧を入力電圧Ｖｉｎと呼び、出力ノードＮｏｕｔ２を基準とした出力ノードＮｏｕｔ１の電圧を出力電圧Ｖｏｕｔと呼ぶことにする。入力電圧Ｖｉｎは交流電圧であり、出力電圧Ｖｏｕｔは直流電圧である。
【0017】
スイッチング電源装置１は、起動時において、入力電圧Ｖｉｎ及び出力電圧Ｖｏｕｔをモニターしながら、出力電圧Ｖｏｕｔを所定レベルまで徐々に増加させる。スイッチング電源装置１は、定常時において、入力電圧Ｖｉｎ及び出力電圧Ｖｏｕｔをモニターしながら、スイッチング素子によるスイッチング動作を行い、所望の電圧範囲の出力電圧Ｖｏｕｔを生成する。
【0018】
スイッチング電源装置１は、サイリスタＳＣＲ１、サイリスタＳＣＲ２、ダイオードＤ１、ダイオードＤ２、誘導素子Ｌ１、ダイオードＤ３、スイッチング素子ＳＷ１、容量素子Ｃ１、電圧検知部２、電圧検知部３、及び制御回路１０を有する。
【0019】
サイリスタＳＣＲ１、サイリスタＳＣＲ２、ダイオードＤ１、ダイオードＤ２は、ブリッジ接続され、交流電源ＰＳからの交流電流を全波整流するダイオードブリッジとして機能し得る。
【0020】
サイリスタＳＣＲ１は、入力ノードＮｉｎ１とノードＮ１との間に電気的に接続される。サイリスタＳＣＲ１は、制御回路１０からの制御に応じて、入力ノードＮｉｎ１からノードＮ１に向かう方向へ電流を整流する整流素子として機能し得る。サイリスタＳＣＲ１は、アノードが入力ノードＮｉｎ１に接続され、カソードがノードＮ１に接続され、ゲートが制御回路１０に接続される。サイリスタＳＣＲ１は、制御回路１０からアクティブレベルＶａ１の制御信号をゲートで受けた際にオンして入力ノードＮｉｎ１からノードＮ１への整流素子として機能する。サイリスタＳＣＲ１は、制御回路１０からノンアクティブレベルＶｎａ１の制御信号をゲートで受けた際にオフして入力ノードＮｉｎ１とノードＮ１とを電気的に遮断する。
【0021】
アクティブレベルＶａ１の制御信号は、サイリスタＳＣＲ１をオンさせるゲート電圧ＶＨ１（例えば、５Ｖ）に対応する。アクティブレベルＶａ１は、カソード基準であり、サイリスタＳＣＲ１のカソード電位をＶｋ１とすると、次の数式１で表される。
Ｖａ１＝Ｖｋ１＋ＶＨ１・・・数式１
Ｖａ１＝Ｖｋ１＋ＶＨ１・・・数式１
【0022】
ノンアクティブレベルＶｎａ１の制御信号は、サイリスタＳＣＲ１をオフさせるゲート電圧ＶＬ１（例えば、０Ｖ）に対応する。ノンアクティブレベルＶｎａ１は、カソード基準であり、サイリスタＳＣＲ１のカソード電位Ｖｋ１を用いて、次の数式２で表される。
Ｖｎａ１＝Ｖｋ１＋ＶＬ１・・・数式２
Ｖｎａ１＝Ｖｋ１＋ＶＬ１・・・数式２
【0023】
サイリスタＳＣＲ２は、入力ノードＮｉｎ２とノードＮ１との間に電気的に接続される。サイリスタＳＣＲ２は、制御回路１０からの制御に応じて、入力ノードＮｉｎ２からノードＮ１に向かう方向へ電流を整流する整流素子として機能し得る。サイリスタＳＣＲ２は、アノードが入力ノードＮｉｎ２に接続され、カソードがノードＮ１に接続され、ゲートが制御回路１０に接続される。サイリスタＳＣＲ２は、制御回路１０からアクティブレベルＶａ２の制御信号をゲートで受けた際にオンして入力ノードＮｉｎ２からノードＮ１への整流素子として機能する。サイリスタＳＣＲ２は、制御回路１０からノンアクティブレベルＶｎａ２の制御信号をゲートで受けた際にオフして入力ノードＮｉｎ２とノードＮ１とを電気的に遮断する。
【0024】
アクティブレベルＶａ２の制御信号は、サイリスタＳＣＲ２をオンさせるゲート電圧ＶＨ２（例えば、５Ｖ）に対応する。アクティブレベルＶａ２は、カソード基準であり、サイリスタＳＣＲ２のカソード電位をＶｋ２とすると、次の数式３で表される。
Ｖａ２＝Ｖｋ２＋ＶＨ２・・・数式３
Ｖａ２＝Ｖｋ２＋ＶＨ２・・・数式３
【0025】
ノンアクティブレベルＶｎａ２の制御信号は、サイリスタＳＣＲ２をオフさせるゲート電圧ＶＬ２（例えば、０Ｖ）に対応する。ノンアクティブレベルＶｎａ２は、カソード基準であり、サイリスタＳＣＲ２のカソード電位Ｖｋ２を用いて、次の数式４で表される。
Ｖｎａ２＝Ｖｋ２＋ＶＬ２・・・数式４
Ｖｎａ２＝Ｖｋ２＋ＶＬ２・・・数式４
【0026】
サイリスタＳＣＲ１及びサイリスタＳＣＲ２は、いずれも、カソードがノードＮ１に接続されているから、ノードＮ１の電位をＶｎ１とすると、次の数式５が成り立つ。
Ｖｋ１＝Ｖｋ２＝Ｖｎ１・・・数式５
Ｖｋ１＝Ｖｋ２＝Ｖｎ１・・・数式５
【0027】
ダイオードＤ１は、入力ノードＮｉｎ１とノードＮ２との間に電気的に接続される。ダイオードＤ１は、カソードが入力ノードＮｉｎ１に接続され、アノードがノードＮ２に接続される。ダイオードＤ１は、ノードＮ２から入力ノードＮｉｎ１に向かう方向へ電流を整流する整流素子として機能する。
【0028】
ダイオードＤ２は、入力ノードＮｉｎ２とノードＮ２との間に電気的に接続される。ダイオードＤ２は、カソードが入力ノードＮｉｎ２に接続され、アノードがノードＮ２に接続される。ダイオードＤ２は、ノードＮ２から入力ノードＮｉｎ２に向かう方向へ電流を整流する整流素子として機能する。
【0029】
誘導素子Ｌ１は、ノードＮ１とノードＮ３との間に電気的に接続される。誘導素子Ｌ１は、例えばコイルであり、一端がノードＮ１に接続され、他端がノードＮ３に接続される。誘導素子Ｌ１は、定常時に電磁エネルギーの蓄積・放出を行うことでスイッチング電源装置１の力率改善に寄与し得る。
【0030】
ダイオードＤ３は、ノードＮ３と出力ノードＮｏｕｔ１との間に電気的に接続される。ダイオードＤ３は、アノードがノードＮ３に接続され、カソードが出力ノードＮｏｕｔ１及び容量素子Ｃ１に接続される。ダイオードＤ３は、ノードＮ３から出力ノードＮｏｕｔ１に向かう方向へ整流する整流素子として機能する。
【0031】
スイッチング素子ＳＷ１は、ノードＮ３と出力ノードＮｏｕｔ２との間に電気的に接続される。スイッチング素子ＳＷ１は、制御回路１０からの制御に応じて、ノードＮ３と出力ノードＮｏｕｔ２との間を電気的に接続・遮断させる。スイッチング素子ＳＷ１は、例えば、ＮチャネルＭＯＳＦＥＴ型のトランジスタであり、ソースがノードＮ２に接続され、ドレインがノードＮ３に接続され、ゲートが制御回路１０に接続される。以下、スイッチング素子ＳＷ１がＮチャネルＭＯＳＦＥＴであることを前提にトランジスタの電極をドレイン、ゲート、ソースと記載するが、スイッチング素子ＳＷ１がＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）の場合は、ドレインをコレクタ、ソースをエミッタと読み替えることができる。スイッチング素子ＳＷ１は、制御回路１０からアクティブレベルＶａ３の制御信号をゲートで受けた際にオンしてノードＮ３と出力ノードＮｏｕｔ２とを電気的に接続する。スイッチング素子ＳＷ１は、制御回路１０からノンアクティブレベルＶｎａ３の制御信号をゲートで受けた際にオフしてノードＮ３と出力ノードＮｏｕｔ２とを電気的に遮断する。なお、ＮチャネルＭＯＳＦＥＴ型のトランジスタには、寄生ダイオードが備わっており、寄生ダイオードのアノード側はソースと、カソード側はドレインとそれぞれ接続されている。したがって、ゲートが受ける制御信号がアクティブレベルかノンアクティブレベルかに関わらず、ソースからドレインへの電流は常に導通できる。スイッチング素子ＳＷ１がＩＧＢＴの場合は寄生ダイオードがないため、ノードＮｏｕｔ２からノードＮ３へは電流が流れない。
【0032】
アクティブレベルＶａ３の制御信号は、スイッチング素子ＳＷ１をオンさせるゲート電圧ＶＨ３（例えば、１５Ｖ）に対応する。アクティブレベルＶａ３は、ソース基準であり、スイッチング素子ＳＷ１のソース電位をＶｓ１とすると、次の数式６で表される。
Ｖａ３＝Ｖｓ１＋ＶＨ３・・・数式６
Ｖａ３＝Ｖｓ１＋ＶＨ３・・・数式６
【0033】
ノンアクティブレベルＶｎａ３の制御信号は、スイッチング素子ＳＷ１をオフさせるゲート電圧ＶＬ３（例えば、０Ｖ）に対応する。ノンアクティブレベルＶｎａ３は、ソース基準であり、スイッチング素子ＳＷ１のソース電位Ｖｓ１を用いて、次の数式７で表される。
Ｖｎａ３＝Ｖｓ１＋ＶＬ３・・・数式７
Ｖｎａ３＝Ｖｓ１＋ＶＬ３・・・数式７
【0034】
スイッチング素子ＳＷ１は、ソースがノードＮ２に接続されているから、ノードＮ２の電位をＶｎ２とすると、次の数式８が成り立つ。
Ｖｓ１＝Ｖｎ２・・・数式８
Ｖｓ１＝Ｖｎ２・・・数式８
【0035】
容量素子Ｃ１は、出力ノードＮｏｕｔ１と出力ノードＮｏｕｔ２との間に電気的に接続される。容量素子Ｃ１は、例えばアルミ電解コンデンサやフィルムコンデンサ、セラミックコンデンサなどの平滑コンデンサであり、一端が出力ノードＮｏｕｔ１に接続され、他端が出力ノードＮｏｕｔ２に接続される。容量素子Ｃ１は、定常時に電荷の放電・充電を行うことで、スイッチング電源装置１の力率改善に寄与でき、出力電圧Ｖｏｕｔを生成できる。
【0036】
電圧検知部２は、入力ノードＮｉｎ１及び入力ノードＮｉｎ２を介して受ける入力電圧Ｖｉｎを検知する。電圧検知部２は、検出ノード２ａを含む。検出ノード２ａは、入力ノードＮｉｎ１及びサイリスタＳＣＲ１の間に電気的に接続され、制御回路１０に電気的に接続される。電圧検知部２は、検出ノード２ａの電圧を、検出された入力電圧Ｖｉｎとして制御回路１０へ伝達する。
【0037】
電圧検知部３は、出力ノードＮｏｕｔ１及び出力ノードＮｏｕｔ２から負荷回路ＬＤへ出力される出力電圧Ｖｏｕｔを検知する。電圧検知部３は、検出ノード３ａを含む。検出ノード３ａは、ダイオードＤ３及び出力ノードＮｏｕｔ１の間に電気的に接続され、制御回路１０に電気的に接続される。電圧検知部３は、検出ノード３ａの電圧を、検出された出力電圧Ｖｏｕｔとして制御回路１０へ伝達する。
【0038】
制御回路１０は、電圧検知部２で検知された入力電圧Ｖｉｎと電圧検知部３で検知された出力電圧Ｖｏｕｔとに応じて、サイリスタＳＣＲ１、サイリスタＳＣＲ２、スイッチング素子ＳＷ１を制御する。
【0039】
制御回路１０は、起動時において、入力電圧Ｖｉｎの振幅絶対値が閾値より小さい期間に選択的にサイリスタＳＣＲ１又はサイリスタＳＣＲ２をオンさせる。このとき、制御回路１０は、スイッチング素子ＳＷ１をオフ状態に維持し、スイッチング動作の制御を行わない。また、出力ノードＮｏｕｔ１と負荷回路ＬＤとの間に接続されたスイッチＬＤＳＷをオフさせることなどにより、負荷回路ＬＤへの接続が遮断された状態であってもよい。
【0040】
例えば、制御回路１０は、第１の期間に、サイリスタＳＣＲ２及びスイッチング素子ＳＷ１をオフ状態に維持しながらサイリスタＳＣＲ１をオン状態に維持する。第１の期間は、起動時における入力電圧の第１の半周期の後半内で振幅絶対値が第１の閾値以下である期間である。制御回路１０は、第３の期間に、サイリスタＳＣＲ１、サイリスタＳＣＲ２及びスイッチング素子ＳＷ１をオフ状態に維持する。第３の期間は、第１の半周期内で第１の期間を除く期間である。
【0041】
また、制御回路１０は、第２の期間に、サイリスタＳＣＲ１及びスイッチング素子ＳＷ１をオフ状態に維持しながらサイリスタＳＣＲ２をオン状態に維持する。第２の期間は、起動時における入力電圧の第２の半周期の後半内で振幅絶対値が第２の閾値以下である期間である。第２の半周期は、第１の半周期に続く半周期である。制御回路１０は、第４の期間に、サイリスタＳＣＲ１、サイリスタＳＣＲ２及びスイッチング素子ＳＷ１をオフ状態に維持する。第４の期間は、第２の半周期内で第２の期間を除く期間である。
【0042】
これにより、スイッチング電源装置１は、容量素子Ｃ１に徐々に電荷を蓄積して、出力電圧Ｖｏｕｔを徐々に増加させることができる。このため、容量素子Ｃ１に過渡的に流れる電流の変化を緩やかにすることができ、突入電流を抑制できる。
【0043】
制御回路１０は、出力電圧Ｖｏｕｔが所定レベルＶ４に達すると、起動時の動作を終了する。制御回路１０は、定常時において、負荷回路ＬＤへの接続が行われた状態（例えば、スイッチＬＤＳＷがオンに維持された状態）で、スイッチング素子ＳＷ１によるスイッチング動作の制御を行う。これにより、スイッチング電源装置１は、所望の電圧範囲内の出力電圧Ｖｏｕｔを生成することができる。
【0044】
制御回路１０は、ゲート駆動信号発生機能１６、絶縁機能１７、絶縁機能１８、絶縁機能１９、ゲート駆動機能１１、ゲート駆動機能１２、ゲート駆動機能１３、ゲート駆動電源機能１４、ゲート駆動電源機能１５、容量素子Ｃ１１、容量素子Ｃ１２を有する。
【0045】
スイッチング電源装置１が車両に搭載される場合、バッテリＢＴで保持される直流電圧Ｖｂａｔ（例えば、１２Ｖ）がＤＣＤＣコンバータＣＶ１で制御用の直流電圧Ｖｃｏｎｔ１（例えば、５Ｖ）に変換されゲート駆動信号発生機能１６及びゲート駆動電源機能１４へ供給される。また、バッテリＢＴで保持される直流電圧ＶｂａｔがＤＣＤＣコンバータＣＶ２で制御用の直流電圧Ｖｃｏｎｔ２（例えば、１５Ｖ）に変換されゲート駆動電源機能１５へ供給される。
【0046】
ゲート駆動信号発生機能１６は、直流電圧Ｖｃｏｎｔ１を用いて、ゲート駆動機能１１～１３へ供給すべきゲート駆動信号を（例えばグランド基準で）発生させる機能であり、ハードウェア的に実装され得る。ゲート駆動信号発生機能１６は、マイクロコンピュータやＤＳＰなど、ソフトウェアを用いて発生させるデジタル信号処理回路で実装され得る。ゲート駆動信号発生機能１６は、ゲート駆動信号ＧＤＳＣＲ１を発生させて絶縁機能１７経由でゲート駆動機能１１へ供給する。ゲート駆動信号ＧＤＳＣＲ１は、サイリスタＳＣＲ１をオン・オフさせるタイミングを制御する信号である。ゲート駆動信号発生機能１６は、ゲート駆動信号ＧＤＳＣＲ２を発生させて絶縁機能１８経由でゲート駆動機能１２へ供給する。ゲート駆動信号ＧＤＳＣＲ２は、サイリスタＳＣＲ２をオン・オフさせるタイミングを制御する信号である。ゲート駆動信号発生機能１６は、ゲート駆動信号ＧＤＳＷ１を発生させて絶縁機能１９経由でゲート駆動機能１３へ供給する。ゲート駆動信号ＧＤＳＷ１は、スイッチング素子ＳＷ１をオン・オフさせるタイミングを制御する信号である。
【0047】
絶縁機能１７は、ゲート駆動信号発生機能１６とゲート駆動機能１１とを電気的に絶縁しながら、ゲート駆動信号発生機能１６で発生したゲート駆動信号ＧＤＳＣＲ１をゲート駆動機能１１へ伝達する。これにより、ゲート駆動信号発生機能１６とゲート駆動機能１１とで信号の基準が異なる場合、基準の違いによらずに信号を伝達できる。
【0048】
絶縁機能１８は、ゲート駆動信号発生機能１６とゲート駆動機能１２とを電気的に絶縁しながら、ゲート駆動信号発生機能１６で発生したゲート駆動信号ＧＤＳＣＲ２をゲート駆動機能１２へ伝達する。これにより、ゲート駆動信号発生機能１６とゲート駆動機能１２とで信号の基準が異なる場合、基準の違いによらずに信号を伝達できる。
【0049】
絶縁機能１９は、ゲート駆動信号発生機能１６とゲート駆動機能１３とを電気的に絶縁しながら、ゲート駆動信号発生機能１６で発生したゲート駆動信号ＧＤＳＷ１をゲート駆動機能１３へ伝達する。これにより、ゲート駆動信号発生機能１６とゲート駆動機能１３とで信号の基準が異なる場合、基準の違いによらずに信号を伝達できる。
【0050】
絶縁機能１７，１８，１９は、それぞれ、ゲート駆動機能１１，１２，１３に対応する。各絶縁機能１７～１９は、フォトカプラ、磁気カプラ、又は容量カプラを有していてもよい。フォトカプラを有する場合、各絶縁機能１７～１９は、光結合された発光素子及び受光素子を有し、ゲート駆動信号に応じて発光素子を発光させ、その光を受光素子で受光して、対応するゲート駆動機能へ伝達する。磁気カプラを有する場合、各絶縁機能１７～１９は、磁気結合された送信カプラ及び受信カプラを有し、ゲート駆動信号に応じて送信カプラから磁界を発生させ、その磁界に応じて受信カプラで誘導電流を発生させて、対応するゲート駆動機能へ伝達する。容量カプラを有する場合、各絶縁機能１７～１９は、容量結合された送信電極及び受信電極を有し、ゲート駆動信号に応じて送信電極から電界を発生させ、その電界に応じて受信電極で電流を発生させて、対応するゲート駆動機能へ伝達する。
【0051】
ゲート駆動機能１１は、サイリスタＳＣＲ１を駆動する機能であり、ハードウェア的に回路として実装され得る。ゲート駆動機能１１は、例えば、トランジスタのプッシュプル回路などで、電流増幅させる回路が備わったＩＣとして実装され得る。ゲート駆動機能１１は、制御信号ＣＳＳＣＲ１を生成してサイリスタＳＣＲ１のゲートに供給し、サイリスタＳＣＲ１を駆動する。
【0052】
ゲート駆動機能１１は、信号入力ノードが絶縁機能１７経由でゲート駆動信号発生機能１６に接続される。ゲート駆動機能１１は、サイリスタＳＣＲ１用のゲート駆動信号ＧＤＳＣＲ１を絶縁機能１７経由でゲート駆動信号発生機能１６から受ける。ゲート駆動機能１１は、電源入力ノードが容量素子Ｃ１１の一端及びゲート駆動電源機能１４に接続される。ゲート駆動機能１１は、基準入力ノードが容量素子Ｃ１１の他端及びノードＮ１に接続される。ゲート駆動機能１１は、サイリスタＳＣＲ１のカソード電位Ｖｋ１を基準電位として受ける。
【0053】
ゲート駆動機能１２は、サイリスタＳＣＲ２を駆動する機能であり、ハードウェア的に回路として実装され得る。ゲート駆動機能１２は、例えば、トランジスタのプッシュプル回路などで、電流増幅させる回路が備わったＩＣとして実装され得る。ゲート駆動機能１２は、制御信号ＣＳＳＣＲ２を生成してサイリスタＳＣＲ２のゲートに供給し、サイリスタＳＣＲ２を駆動する。
【0054】
ゲート駆動機能１２は、信号入力ノードが絶縁機能１８経由でゲート駆動信号発生機能１６に接続される。ゲート駆動機能１２は、サイリスタＳＣＲ２用のゲート駆動信号ＧＤＳＣＲ２を絶縁機能１８経由でゲート駆動信号発生機能１６から受ける。ゲート駆動機能１２は、電源入力ノードが容量素子Ｃ１１の一端及びゲート駆動電源機能１４に接続される。ゲート駆動機能１２は、基準入力ノードが容量素子Ｃ１１の他端及びノードＮ１に接続される。ゲート駆動機能１２は、サイリスタＳＣＲ２のカソード電位Ｖｋ２を基準電位として受ける。
【0055】
ここで、サイリスタＳＣＲ１のカソードとサイリスタＳＣＲ２のカソードとがともにノードＮ１に接続されており、基準電位が共通であるため、ゲート駆動電源機能１４は、ゲート駆動機能１１及びゲート駆動機能１２に対して共用できる。
【0056】
ゲート駆動電源機能１４は、ゲート駆動電圧ＶＳＣＲを発生させてゲート駆動機能１１及びゲート駆動機能１２へ供給する。ゲート駆動電圧ＶＳＣＲは、サイリスタＳＣＲ１又はサイリスタＳＣＲ２をオンさせるゲート電圧ＶＨ１，ＶＨ２に対応し、例えば
ＶＨ１≒ＶＨ２≒ＶＳＣＲ
である。ゲート駆動電源機能１４は、電圧Ｖｃｏｎｔ１を用いてゲート駆動電圧ＶＳＣＲ（例えば、５Ｖ）を生成し、ゲート駆動電圧ＶＳＣＲを容量素子Ｃ１１に蓄積する。
ＶＨ１≒ＶＨ２≒ＶＳＣＲ
である。ゲート駆動電源機能１４は、電圧Ｖｃｏｎｔ１を用いてゲート駆動電圧ＶＳＣＲ（例えば、５Ｖ）を生成し、ゲート駆動電圧ＶＳＣＲを容量素子Ｃ１１に蓄積する。
【0057】
ゲート駆動機能１１は、容量素子Ｃ１１に蓄積されたゲート駆動電圧ＶＳＣＲを電源入力ノードで受ける。このとき、容量素子Ｃ１１は、ゲート駆動電圧ＶＳＣＲを保持する。サイリスタＳＣＲ１のカソード電位Ｖｋ１が変動し、容量素子Ｃ１１の他端の電位が変動すると、容量素子Ｃ１１の一端の電位も同様に変動する。これにより、ゲート駆動機能１１は、カソード電位Ｖｋ１が変動した場合にそれに応じて変動するアクティブレベルＶａ１のゲート駆動電圧ＶＳＣＲを電源ノードで受けることができる。このため、ゲート駆動機能１１は、ゲート駆動信号ＧＤＳＣＲ１に応じて、数式１，２に示すアクティブレベルＶａ１、ノンアクティブレベルＶｎａ１の制御信号ＣＳＳＣＲ１を生成してサイリスタＳＣＲ１のゲートに供給できる。すなわち、制御回路１０は、サイリスタＳＣＲ１のゲート電圧をカソード基準でＶＨ１又はＶＬ１に維持されるように制御できる。
【0058】
同様に、ゲート駆動機能１２は、容量素子Ｃ１１に蓄積されたゲート駆動電圧ＶＳＣＲを電源入力ノードで受ける。このとき、容量素子Ｃ１１は、ゲート駆動電圧ＶＳＣＲを保持する。サイリスタＳＣＲ２のカソード電位Ｖｋ２が変動し、容量素子Ｃ１１の他端の電位が変動すると、容量素子Ｃ１１の一端の電位も同様に変動する。これにより、ゲート駆動機能１２は、カソード電位Ｖｋ２が変動した場合にそれに応じて変動するアクティブレベルＶａ２のゲート駆動電圧ＶＳＣＲを電源ノードで受けることができる。このため、ゲート駆動機能１２は、ゲート駆動信号ＧＤＳＣＲ２に応じて、数式３，４に示すアクティブレベルＶａ２、ノンアクティブレベルＶｎａ２の制御信号ＣＳＳＣＲ２を生成してサイリスタＳＣＲ２のゲートに供給できる。すなわち、制御回路１０は、サイリスタＳＣＲ２のゲート電圧をカソード基準でＶＨ２又はＶＬ２に維持されるように制御できる。
【0059】
ゲート駆動機能１３は、スイッチング素子ＳＷ１を駆動する機能であり、ハードウェア的に回路として実装され得る。ゲート駆動機能１３は、例えば、トランジスタのプッシュプル回路などで、電流増幅させる回路が備わったＩＣとして実装され得る。ゲート駆動機能１３は、制御信号ＣＳＳＷ１を生成してスイッチング素子ＳＷ１のゲートに供給し、スイッチング素子ＳＷ１を駆動する。
【0060】
ゲート駆動機能１３は、信号入力ノードが絶縁機能１９経由でゲート駆動信号発生機能１６に接続される。ゲート駆動機能１３は、スイッチング素子ＳＷ１用のゲート駆動信号ＧＤＳＷ１を絶縁機能１９経由でゲート駆動信号発生機能１６から受ける。ゲート駆動機能１３は、電源入力ノードが容量素子Ｃ１２の一端及びゲート駆動電源機能１４に接続される。ゲート駆動機能１３は、基準入力ノードが容量素子Ｃ１２の他端及びノードＮ２に接続される。ゲート駆動機能１３は、スイッチング素子ＳＷ１のソース電位Ｖｓ１を基準電位として受ける。
【0061】
ゲート駆動電源機能１５は、ゲート駆動電圧ＶＳＷを発生させてゲート駆動機能１３へ供給する。ゲート駆動電圧ＶＳＷは、スイッチング素子ＳＷ１をオンさせるゲート電圧ＶＨ３に対応し、例えば
ＶＨ３≒ＶＳＷ
である。ゲート駆動電源機能１５は、電圧Ｖｃｏｎｔ２を用いてゲート駆動電圧ＶＳＷ（例えば、１５Ｖ）を生成し、ゲート駆動電圧ＶＳＷを容量素子Ｃ１２に蓄積する。
ＶＨ３≒ＶＳＷ
である。ゲート駆動電源機能１５は、電圧Ｖｃｏｎｔ２を用いてゲート駆動電圧ＶＳＷ（例えば、１５Ｖ）を生成し、ゲート駆動電圧ＶＳＷを容量素子Ｃ１２に蓄積する。
【0062】
ゲート駆動機能１３は、容量素子Ｃ１２に蓄積されたゲート駆動電圧ＶＳＷを電源入力ノードで受ける。このとき、容量素子Ｃ１２は、ゲート駆動電圧ＶＳＷを保持する。スイッチング素子ＳＷ１のソース電位Ｖｓ１が変動し、容量素子Ｃ１２の他端の電位が変動すると、容量素子Ｃ１２の一端の電位も同様に変動する。これにより、ゲート駆動機能１３は、ソース電位Ｖｓ１が変動した場合にそれに応じて変動するアクティブレベルＶａ３のゲート駆動電圧ＶＳＷを電源ノードで受けることができる。このため、ゲート駆動機能１３は、ゲート駆動信号ＧＤＳＷ１に応じて、数式６，７に示すアクティブレベルＶａ３、ノンアクティブレベルＶｎａ３の制御信号ＣＳＳＷ１を生成してスイッチング素子ＳＷ１のゲートに供給できる。すなわち、制御回路１０は、スイッチング素子ＳＷ１のゲート電圧をソース基準でＶＨ３又はＶＬ３に維持されるように制御できる。
【0063】
各ゲート駆動電源機能１４，１５は、トランスなどの電圧を発生させる素子とそれを電圧源として出力電圧を安定化させる電源ＩＣとを直列に組み合わせた回路で実装されてもよい。
【0064】
なお、絶縁機能１７～１９とゲート駆動機能１１～１３とは、対応する組が一体化したＩＣとして実装されてもよい。もしくは、絶縁機能１７～１９とゲート駆動機能１１～１３とゲート駆動電源機能１４，１５とは、対応する組が一体化された部品として、高周波パルスを伝達させるパルストランスを用いて実装されてもよい。
【0065】
次に、スイッチング電源装置１の動作について図２～図４を用いて説明する。図２は、スイッチング電源装置１の起動時及び定常時の動作を示す波形図である。図３は、スイッチング電源装置１の起動時の動作を示す図である。図４は、スイッチング電源装置１の定常時の動作を示す図である。
【0066】
タイミングｔ１において、入力ノードＮｉｎ１，Ｎｉｎ２への入力電圧Ｖｉｎの供給が開始される。入力電圧Ｖｉｎは、交流電圧であり、基準電位（例えば、０Ｖ）を中心に正弦波状に変化する。基準電位より高い振幅を正振幅、低い振幅を負振幅と呼ぶことにすると、入力電圧Ｖｉｎは、タイミングｔ１から数えて奇数番目の半周期Ｔ１，Ｔ３，Ｔ５，Ｔ７で正振幅となり、偶数番目の半周期Ｔ２，Ｔ４，Ｔ６，Ｔ８で負振幅となる。
【0067】
タイミングｔ１～ｔ２の期間Ｔ１１において、制御回路１０は、入力電圧Ｖｉｎの振幅絶対値が増加傾向にあることに応じて、サイリスタＳＣＲ１、サイリスタＳＣＲ２及びスイッチング素子ＳＷ１のゲート電圧を、それぞれ、ＶＬ１，ＶＬ２，ＶＬ３に維持する。制御回路１０は、入力電圧Ｖｉｎの振幅絶対値が減少傾向になったら、入力電圧Ｖｉｎの振幅絶対値を閾値Ｖｔｈ１と比較する。制御回路１０は、入力電圧Ｖｉｎの振幅絶対値が閾値Ｖｔｈ１より大きいことに応じて、サイリスタＳＣＲ１、サイリスタＳＣＲ２及びスイッチング素子ＳＷ１のゲート電圧を、それぞれ、ＶＬ１，ＶＬ２，ＶＬ３に維持する。これにより、期間Ｔ１１において、図３（ａ）に示すように、サイリスタＳＣＲ１、サイリスタＳＣＲ２及びスイッチング素子ＳＷ１が、それぞれ、オフ状態に維持され、交流電源ＰＳから電流は流れず、容量素子Ｃ１で生成される出力電圧Ｖｏｕｔが初期値Ｖ０（≒０Ｖ）に維持される。
【0068】
タイミングｔ２において、制御回路１０は、入力電圧Ｖｉｎの振幅絶対値が閾値Ｖｔｈ１になったことに応じて、サイリスタＳＣＲ２及びスイッチング素子ＳＷ１のゲート電圧を、それぞれ、ＶＬ２，ＶＬ３に維持しながら、サイリスタＳＣＲ１のゲート電圧をＶＬ１からＶＨ１へ変更する。タイミングｔ２～ｔ３の期間Ｔ１２において、制御回路１０は、入力電圧Ｖｉｎの振幅絶対値が閾値Ｖｔｈ１以下であることに応じて、サイリスタＳＣＲ２及びスイッチング素子ＳＷ１のゲート電圧を、それぞれ、ＶＬ２，ＶＬ３に維持しながら、サイリスタＳＣＲ１のゲート電圧をＶＨ１に維持する。これにより、期間Ｔ１２において、図３（ｂ）に示すように、交流電源ＰＳ→サイリスタＳＣＲ１→誘導素子Ｌ１→ダイオードＤ３→容量素子Ｃ１→ダイオードＤ２→交流電源ＰＳの経路で電流が流れ、容量素子Ｃ１に電荷が蓄積され、容量素子Ｃ１で生成される出力電圧ＶｏｕｔがＶ０からＶ１へ上昇する。
【0069】
期間Ｔ１２は、半周期Ｔ１の後半内で入力電圧Ｖｉｎの振幅絶対値が閾値Ｖｔｈ１以下である期間である。期間Ｔ１１は、半周期Ｔ１における期間Ｔ１２を除く期間である。
【0070】
タイミングｔ３～ｔ４の期間Ｔ２１において、制御回路１０は、入力電圧Ｖｉｎの振幅絶対値が増加傾向にあることに応じて、サイリスタＳＣＲ１、サイリスタＳＣＲ２及びスイッチング素子ＳＷ１のゲート電圧を、それぞれ、ＶＬ１，ＶＬ２，ＶＬ３に維持する。制御回路１０は、入力電圧Ｖｉｎの振幅絶対値が減少傾向になったら、入力電圧Ｖｉｎの振幅絶対値を閾値Ｖｔｈ２と比較する。制御回路１０は、入力電圧Ｖｉｎの振幅絶対値が閾値Ｖｔｈ２より大きいことに応じて、サイリスタＳＣＲ１、サイリスタＳＣＲ２及びスイッチング素子ＳＷ１のゲート電圧を、それぞれ、ＶＬ１，ＶＬ２，ＶＬ３に維持する。これにより、期間Ｔ２１において、図３（ｃ）に示すように、サイリスタＳＣＲ１、サイリスタＳＣＲ２及びスイッチング素子ＳＷ１が、それぞれ、オフ状態に維持され、交流電源ＰＳから電流は流れず、容量素子Ｃ１で生成される出力電圧ＶｏｕｔがＶ１に維持される。
【0071】
タイミングｔ４において、制御回路１０は、入力電圧Ｖｉｎの振幅絶対値が閾値Ｖｔｈ２になったことに応じて、サイリスタＳＣＲ１及びスイッチング素子ＳＷ１のゲート電圧を、それぞれ、ＶＬ１，ＶＬ３に維持しながら、サイリスタＳＣＲ２のゲート電圧をＶＬ２からＶＨ２へ変更する。タイミングｔ４～ｔ５の期間Ｔ２２において、制御回路１０は、入力電圧Ｖｉｎの振幅絶対値が閾値Ｖｔｈ２以下であることに応じて、サイリスタＳＣＲ１及びスイッチング素子ＳＷ１のゲート電圧を、それぞれ、ＶＬ１，ＶＬ３に維持しながら、サイリスタＳＣＲ２のゲート電圧をＶＨ２に維持する。これにより、期間Ｔ２２において、図３（ｄ）に示すように、交流電源ＰＳ→サイリスタＳＣＲ２→誘導素子Ｌ１→ダイオードＤ３→容量素子Ｃ１→ダイオードＤ１→交流電源ＰＳの経路で電流が流れ、容量素子Ｃ１に電荷が蓄積され、容量素子Ｃ１で生成される出力電圧ＶｏｕｔがＶ１からＶ２へ上昇する。
【0072】
期間Ｔ２２は、半周期Ｔ２の後半内で入力電圧Ｖｉｎの振幅絶対値が閾値Ｖｔｈ２以下である期間である。閾値Ｖｔｈ２は、閾値Ｖｔｈ１より大きい。このため、期間Ｔ２２の長さは、期間Ｔ１２の長さより長い。期間Ｔ２１は、半周期Ｔ２における期間Ｔ２２を除く期間である。
【0073】
タイミングｔ５～ｔ６の期間Ｔ３１において、制御回路１０は、入力電圧Ｖｉｎの振幅絶対値が増加傾向にあることに応じて、サイリスタＳＣＲ１、サイリスタＳＣＲ２及びスイッチング素子ＳＷ１のゲート電圧を、それぞれ、ＶＬ１，ＶＬ２，ＶＬ３に維持する。制御回路１０は、入力電圧Ｖｉｎの振幅絶対値が減少傾向になったら、入力電圧Ｖｉｎの振幅絶対値を閾値Ｖｔｈ３と比較する。制御回路１０は、入力電圧Ｖｉｎの振幅絶対値が閾値Ｖｔｈ３より大きいことに応じて、サイリスタＳＣＲ１、サイリスタＳＣＲ２及びスイッチング素子ＳＷ１のゲート電圧を、それぞれ、ＶＬ１，ＶＬ２，ＶＬ３に維持する。これにより、期間Ｔ３１において、図３（ａ）に示すように、サイリスタＳＣＲ１、サイリスタＳＣＲ２及びスイッチング素子ＳＷ１が、それぞれ、オフ状態に維持され、交流電源ＰＳから電流は流れず、容量素子Ｃ１で生成される出力電圧ＶｏｕｔがＶ２に維持される。
【0074】
タイミングｔ６において、制御回路１０は、入力電圧Ｖｉｎの振幅絶対値が閾値Ｖｔｈ３になったことに応じて、サイリスタＳＣＲ２及びスイッチング素子ＳＷ１のゲート電圧を、それぞれ、ＶＬ２，ＶＬ３に維持しながら、サイリスタＳＣＲ１のゲート電圧をＶＬ１からＶＨ１へ変更する。タイミングｔ６～ｔ７の期間Ｔ３２において、制御回路１０は、入力電圧Ｖｉｎの振幅絶対値が閾値Ｖｔｈ３以下であることに応じて、サイリスタＳＣＲ２及びスイッチング素子ＳＷ１のゲート電圧を、それぞれ、ＶＬ２，ＶＬ３に維持しながら、サイリスタＳＣＲ１のゲート電圧をＶＨ１に維持する。これにより、期間Ｔ３２において、図３（ｂ）に示すように、交流電源ＰＳ→サイリスタＳＣＲ１→誘導素子Ｌ１→ダイオードＤ３→容量素子Ｃ１→ダイオードＤ２→交流電源ＰＳの経路で電流が流れ、容量素子Ｃ１に電荷が蓄積され、容量素子Ｃ１で生成される出力電圧ＶｏｕｔがＶ２からＶ３へ上昇する。
【0075】
期間Ｔ３２は、半周期Ｔ３の後半内で入力電圧Ｖｉｎの振幅絶対値が閾値Ｖｔｈ３以下である期間である。閾値Ｖｔｈ３は、閾値Ｖｔｈ２より大きい。このため、期間Ｔ３２の長さは、期間Ｔ２２の長さより長い。期間Ｔ３１は、半周期Ｔ３における期間Ｔ３２を除く期間である。
【0076】
タイミングｔ７～ｔ８の期間Ｔ４１において、制御回路１０は、入力電圧Ｖｉｎの振幅絶対値が増加傾向にあることに応じて、サイリスタＳＣＲ１、サイリスタＳＣＲ２及びスイッチング素子ＳＷ１のゲート電圧を、それぞれ、ＶＬ１，ＶＬ２，ＶＬ３に維持する。制御回路１０は、入力電圧Ｖｉｎの振幅絶対値が減少傾向になったら、入力電圧Ｖｉｎの振幅絶対値を閾値Ｖｔｈ４と比較する。制御回路１０は、入力電圧Ｖｉｎの振幅絶対値が閾値Ｖｔｈ４より大きいことに応じて、サイリスタＳＣＲ１、サイリスタＳＣＲ２及びスイッチング素子ＳＷ１のゲート電圧を、それぞれ、ＶＬ１，ＶＬ２，ＶＬ３に維持する。これにより、期間Ｔ４１において、図３（ｃ）に示すように、サイリスタＳＣＲ１、サイリスタＳＣＲ２及びスイッチング素子ＳＷ１が、それぞれ、オフ状態に維持され、交流電源ＰＳから電流は流れず、容量素子Ｃ１で生成される出力電圧ＶｏｕｔがＶ３に維持される。
【0077】
タイミングｔ８において、制御回路１０は、入力電圧Ｖｉｎの振幅絶対値が閾値Ｖｔｈ４になったことに応じて、サイリスタＳＣＲ１及びスイッチング素子ＳＷ１のゲート電圧を、それぞれ、ＶＬ１，ＶＬ３に維持しながら、サイリスタＳＣＲ２のゲート電圧をＶＬ２からＶＨ２へ変更する。タイミングｔ８～ｔ９の期間Ｔ４２において、制御回路１０は、入力電圧Ｖｉｎの振幅絶対値が閾値Ｖｔｈ４以下であることに応じて、サイリスタＳＣＲ１及びスイッチング素子ＳＷ１のゲート電圧を、それぞれ、ＶＬ１，ＶＬ３に維持しながら、サイリスタＳＣＲ２のゲート電圧をＶＨ２に維持する。これにより、期間Ｔ４２において、図３（ｄ）に示すように、交流電源ＰＳ→サイリスタＳＣＲ２→誘導素子Ｌ１→ダイオードＤ３→容量素子Ｃ１→ダイオードＤ１→交流電源ＰＳの経路で電流が流れ、容量素子Ｃ１に電荷が蓄積され、容量素子Ｃ１で生成される出力電圧ＶｏｕｔがＶ３からＶ４へ上昇する。
【0078】
期間Ｔ４２は、半周期Ｔ４の後半内で入力電圧Ｖｉｎの振幅絶対値が閾値Ｖｔｈ４以下である期間である。閾値Ｖｔｈ４は、閾値Ｖｔｈ３より大きい。このため、期間Ｔ４２の長さは、期間Ｔ３２の長さより長い。期間Ｔ４１は、半周期Ｔ４における期間Ｔ４２を除く期間である。
【0079】
タイミングｔ９において、制御回路１０は、出力電圧Ｖｏｕｔが所望の電圧Ｖ４に達したことに応じて、起動時の動作を終了し、定常時の動作に切り替える。なお、第１の実施形態では、半周期が４回発生した段階で出力電圧Ｖｏｕｔが所望の電圧Ｖ４に達した例を記載しているが、半周期の回数はこれに限定されない。出力電圧Ｖｏｕｔが所望の電圧Ｖ４に達するまで、この動作を繰り返してよい。
【0080】
タイミングｔ９～ｔ１０の期間において、奇数番目の半周期Ｔ５内であることに応じて、制御回路１０は、サイリスタＳＣＲ１、サイリスタＳＣＲ２のゲート電圧を、それぞれ、ＶＨ１，ＶＬ２に維持する。また、制御回路１０は、スイッチング素子ＳＷ１のゲート電圧について、ＶＨ３とＶL３を交互にスイッチングする。これにより、サイリスタＳＣＲ２がオフ状態に維持され、図４（ａ）と図４（ｂ）の動作を交互に繰り返す。すなわち、図４（ａ）に示すように、交流電源ＰＳ→サイリスタＳＣＲ１→誘導素子Ｌ１→スイッチング素子ＳＷ１→ダイオードＤ２→交流電源ＰＳの経路で電流が流れ、誘導素子Ｌ１に電磁エネルギーが蓄積される。続いて、図４（ｂ）に示すように、交流電源ＰＳ→サイリスタＳＣＲ１→誘導素子Ｌ１→ダイオードＤ３→容量素子Ｃ１→ダイオードＤ２→交流電源ＰＳの経路で電流が流れ、容量素子Ｃ１に電流が注入されて出力電圧Ｖｏｕｔが所定の値に近づく。なお、負荷回路ＬＤが接続されているため、スイッチング素子ＳＷ１のオンオフに関わらず、容量素子Ｃ１から負荷ＬＤに電流は供給されるため、出力電圧Ｖｏｕｔは常に緩やかに減少している。したがって、詳細に記述すれば、容量素子Ｃ１の電圧Ｖｏｕｔはスイッチング素子ＳＷ１がオンしている期間は緩やかに減少し、スイッチング素子ＳＷ１がオフしている期間は急激に増大する、という動作を繰り返す。
【0081】
タイミングｔ１０～ｔ１１において、偶数番目の半周期Ｔ６内であることに応じて、制御回路１０は、サイリスタＳＣＲ１、サイリスタＳＣＲ２のゲート電圧を、それぞれ、ＶＬ１，ＶＨ２に維持する。また、制御回路１０は、スイッチング素子ＳＷ１のゲート電圧について、ＶＨ３とＶL３を交互にスイッチングする。これにより、サイリスタＳＣＲ１がオフ状態に維持され、図４（ｃ）と図４（ｄ）の動作を交互に繰り返す。すなわち、図４（ｃ）に示すように、交流電源ＰＳ→サイリスタＳＣＲ２→誘導素子Ｌ１→スイッチング素子ＳＷ１→ダイオードＤ１→交流電源ＰＳの経路で電流が流れ、誘導素子Ｌ１に電磁エネルギーが蓄積される。続いて、図４（ｄ）に示すように、交流電源ＰＳ→サイリスタＳＣＲ２→誘導素子Ｌ１→ダイオードＤ３→容量素子Ｃ１→ダイオードＤ１→交流電源ＰＳの経路で電流が流れ、容量素子Ｃ１に電流が注入されて出力電圧Ｖｏｕｔが所定の値に近づく。なお、負荷回路ＬＤが接続されているため、スイッチング素子ＳＷ１のオンオフに関わらず、容量素子Ｃ１から負荷ＬＤに電流は供給されるため、出力電圧Ｖｏｕｔは常に緩やかに減少している。したがって、詳細に記述すれば、容量素子Ｃ１の電圧Ｖｏｕｔはスイッチング素子ＳＷ１がオンしている期間は緩やかに減少し、スイッチング素子ＳＷ１がオフしている期間は急激に増大する、という動作を繰り返す。
【0082】
以降、タイミングｔ１１～ｔ１２の期間において、奇数番目の半周期Ｔ7内の動作は半周囲Ｔ５内の動作と同じであり、タイミングｔ１２～ｔ１３の期間において、偶数番目の半周期Ｔ8内の動作は半周囲Ｔ6内の動作と同じである。
【0083】
以上のように、第１の実施形態では、スイッチング電源装置１において、起動時に、検知される入力電圧Ｖｉｎそのものを用いた制御を行い、その振幅絶対値が閾値より小さい期間に選択的にサイリスタＳＣＲ１，ＳＣＲ２をオンさせる。これにより、入力電圧の位相角を計算するなど複雑な制御を行う場合に比べて、起動時における突入電流を抑制するための制御を簡易化できる。
【0084】
また、第１の実施形態では、入力電圧の位相角を計算するなど複雑な制御を行う場合に比べて、起動時における突入電流を抑制するための制御を簡易化できるので、その制御を行うための制御回路１０の構成を簡素化できる。
【0085】
なお、第１の実施形態の第１の変形例として、スイッチング電源装置１０１は、図５に示すように、絶縁機能１９（図１参照）が省略された構成であってもよい。図５は、第１の実施形態の第１の変形例に係るスイッチング電源装置１０１の構成を示す図である。例えば、図１に示す構成に対して、ノードＮ２をゲート駆動機能１２とゲート駆動信号発生機能１６とに電気的に接続するラインを追加し、そのラインに容量素子Ｃ１２の他端を接続する。これにより、ゲート駆動信号発生機能１６は、スイッチング素子ＳＷ１のソース基準でゲート駆動信号ＧＤＳＷ１を生成でき、ゲート駆動信号発生機能１６とゲート駆動機能１２とで信号の基準をそろえることができる。このため、図５に示すように、ゲート駆動機能１２をゲート駆動信号発生機能１６に電気的に接続でき、ゲート駆動信号発生機能１６からゲート駆動機能１２へ直接的にゲート駆動信号ＧＤＳＷ１を供給できる。すなわち、絶縁機能１９（図１参照）を省略できるので、制御回路１１０の構成をさらに簡素化できる。
【0086】
また、第１の実施形態の第２の変形例として、スイッチング電源装置２０１は、図６に示すように、ノイズフィルタ２２０をさらに有していてもよい。図６は、第１の実施形態の第２の変形例に係るスイッチング電源装置２０１の構成を示す図であり、簡略化のため制御回路の図示を省略している。例えば、ノイズフィルタ２２０は、入力ノードＮｉｎ１及び入力ノードＮｉｎ２とサイリスタＳＣＲ１、サイリスタＳＣＲ２、ダイオードＤ１及びダイオードＤ２との間に電気的に接続される。ノイズフィルタ２２０は、コモンモードコイルＬ２，Ｌ３、ライン間コンデンサＣ２，Ｃ３、ライン・アース間コンデンサＣ４，Ｃ５，Ｃ６，Ｃ７を含む。
【0087】
コモンモードコイルＬ２，Ｌ３は、それぞれ、一端が入力ノードＮｉｎ１，Ｎｉｎ２に接続され、他端がサイリスタＳＣＲ１，ＳＣＲ２及びダイオードＤ１，Ｄ２の間のノードに接続される。コモンモードコイルＬ２，Ｌ３は、コアに互いに同相巻きに構成され、コイルに流れる電流の磁束を互いに打ち消し合いコモンモードノイズを減衰させ得る。
【0088】
ライン間コンデンサＣ２，Ｃ３は、それぞれ、一端が入力ノードＮｉｎ１とサイリスタＳＣＲ１とを接続するラインに接続され、他端が入力ノードＮｉｎ２とサイリスタＳＣＲ２とを接続するラインに接続される。ライン間コンデンサＣ２，Ｃ３は、ノイズをライン間でバイパスさせ、ノーマルモードノイズを減衰させ得る。
【0089】
ライン・アース間コンデンサＣ４，Ｃ５は、それぞれ、一端が入力ノードＮｉｎ１とサイリスタＳＣＲ１とを接続するラインに接続され、他端がグランド電位に接続される。ライン・アース間コンデンサＣ４，Ｃ５は、ノイズをグランド電位にバイパスさせ、コモンモードノイズを減衰させ得る。
【0090】
ライン・アース間コンデンサＣ６，Ｃ７は、それぞれ、一端が入力ノードＮｉｎ２とサイリスタＳＣＲ２とを接続するラインに接続され、他端がグランド電位に接続される。ライン・アース間コンデンサＣ６，Ｃ７は、ノイズをグランド電位にバイパスさせ、コモンモードノイズを減衰させ得る。
【0091】
このように、スイッチング電源装置２０１は、ノイズフィルタ２２０をさらに有することで、ノイズの外部への放射を抑制でき、外部からのノイズの影響を低減できる。
【0092】
（第２の実施形態）
次に、第２の実施形態にかかるスイッチング電源装置について説明する。以下では、第１の実施形態と異なる部分を中心に説明する。
次に、第２の実施形態にかかるスイッチング電源装置について説明する。以下では、第１の実施形態と異なる部分を中心に説明する。
【0093】
第１の実施形態では、フルブリッジ型のスイッチング電源装置を例示しているが、第２の実施形態では、ダイオードブリッジを有さないブリッジレス型のスイッチング電源装置を例示する。
【0094】
具体的には、スイッチング電源装置３０１は、図７に示すように、ダイオードＤ１，Ｄ２が省略され、誘導素子Ｌ１、サイリスタＳＣＲ１，ＳＣＲ２、スイッチング素子ＳＷ１、制御回路１０（図１参照）に代えて、誘導素子Ｌ１１、サイリスタＳＣＲ１１，ＳＣＲ１２、スイッチング素子ＳＷ１１，ＳＷ１２、制御回路３１０を有する。
【0095】
誘導素子Ｌ１１は、入力ノードＮｉｎ１とノードＮ１１との間に電気的に接続される。誘導素子Ｌ１１は、例えば、コイルであり、一端が入力ノードＮｉｎ１に接続され、他端がノードＮ１１に接続される。
【0096】
サイリスタＳＣＲ１１は、入力ノードＮｉｎ２と出力ノードＮｏｕｔ１との間に電気的に接続される。サイリスタＳＣＲ１１は、カソードがノードＮ１３を介して出力ノードＮｏｕｔ１に接続され、アノードが入力ノードＮｉｎ２に接続され、ゲートが制御回路１０に接続される。サイリスタＳＣＲ１１は、制御回路１０からアクティブレベルＶａ１１の制御信号をゲートで受けた際にオンし、ノンアクティブレベルＶｎａ１１の制御信号をゲートで受けた際にオフする。
【0097】
アクティブレベルＶａ１１の制御信号は、サイリスタＳＣＲ１１をオンさせるゲート電圧ＶＨ１１（例えば、５Ｖ）に対応する。アクティブレベルＶａ１１は、カソード基準であり、サイリスタＳＣＲ１１のカソード電位をＶｋ１１とすると、次の数式９で表される。
Ｖａ１１＝Ｖｋ１１＋ＶＨ１１・・・数式９
Ｖａ１１＝Ｖｋ１１＋ＶＨ１１・・・数式９
【0098】
ノンアクティブレベルＶｎａ１１の制御信号は、サイリスタＳＣＲ１１をオフさせるゲート電圧ＶＬ１１（例えば、０Ｖ）に対応する。ノンアクティブレベルＶｎａ１１は、カソード基準であり、サイリスタＳＣＲ１１のカソード電位Ｖｋ１１を用いて、次の数式１０で表される。
Ｖｎａ１１＝Ｖｋ１１＋ＶＬ１１・・・数式１０
Ｖｎａ１１＝Ｖｋ１１＋ＶＬ１１・・・数式１０
【0099】
サイリスタＳＣＲ１２は、入力ノードＮｉｎ２と出力ノードＮｏｕｔ２との間に電気的に接続される。サイリスタＳＣＲ１２は、カソードが入力ノードＮｉｎ２に接続され、アノードが出力ノードＮｏｕｔ２に接続され、ゲートが制御回路１０に接続される。サイリスタＳＣＲ１２は、制御回路１０からアクティブレベルＶａ１２の制御信号をゲートで受けた際にオンし、ノンアクティブレベルＶｎａ１２の制御信号をゲートで受けた際にオフする。
【0100】
アクティブレベルＶａ１２の制御信号は、サイリスタＳＣＲ１２をオンさせるゲート電圧ＶＨ１２（例えば、５Ｖ）に対応する。アクティブレベルＶａ１２は、カソード基準であり、サイリスタＳＣＲ１２のカソード電位をＶｋ１２とすると、次の数式１１で表される。
Ｖａ１２＝Ｖｋ１２＋ＶＨ１２・・・数式１１
Ｖａ１２＝Ｖｋ１２＋ＶＨ１２・・・数式１１
【0101】
ノンアクティブレベルＶｎａ１２の制御信号は、サイリスタＳＣＲ１２をオフさせるゲート電圧ＶＬ１２（例えば、０Ｖ）に対応する。ノンアクティブレベルＶｎａ１２は、カソード基準であり、サイリスタＳＣＲ１２のカソード電位Ｖｋ１２を用いて、次の数式１２で表される。
Ｖｎａ１２＝Ｖｋ１２＋ＶＬ１２・・・数式１２
Ｖｎａ１２＝Ｖｋ１２＋ＶＬ１２・・・数式１２
【0102】
スイッチング素子ＳＷ１１は、ノードＮ１１と出力ノードＮｏｕｔ１との間に電気的に接続される。スイッチング素子ＳＷ１１は、例えばＮチャネルＭＯＳＦＥＴ型のトランジスタであり、ソースがノードＮ１１に接続され、ドレインが出力ノードＮｏｕｔ１に接続され、ゲートが制御回路１０に接続される。スイッチング素子ＳＷ１１は、制御回路１０からアクティブレベルＶａ１３の制御信号をゲートで受けた際にオンし、ノンアクティブレベルＶｎａ１３の制御信号をゲートで受けた際にオフする。
【0103】
アクティブレベルＶａ１３の制御信号は、スイッチング素子ＳＷ１１をオンさせるゲート電圧ＶＨ１３（例えば、１５Ｖ）に対応する。アクティブレベルＶａ１３は、ソース基準であり、スイッチング素子ＳＷ１１のソース電位をＶｓ１１とすると、次の数式１３で表される。
Ｖａ１３＝Ｖｓ１１＋ＶＨ１３・・・数式１３
Ｖａ１３＝Ｖｓ１１＋ＶＨ１３・・・数式１３
【0104】
ノンアクティブレベルＶｎａ１３の制御信号は、スイッチング素子ＳＷ１１をオフさせるゲート電圧ＶＬ１３（例えば、０Ｖ）に対応する。ノンアクティブレベルＶｎａ１３は、ソース基準であり、スイッチング素子ＳＷ１１のソース電位Ｖｓ１１を用いて、次の数式１４で表される。
Ｖｎａ１３＝Ｖｓ１１＋ＶＬ１３・・・数式１４
Ｖｎａ１３＝Ｖｓ１１＋ＶＬ１３・・・数式１４
【0105】
スイッチング素子ＳＷ１２は、ノードＮ１１と出力ノードＮｏｕｔ２との間に電気的に接続される。スイッチング素子ＳＷ１２は、例えばＮチャネルＭＯＳＦＥＴ型のトランジスタであり、ソースがノードＮ１４を介して出力ノードＮｏｕｔ２に接続され、ドレインがノードＮ１１に接続され、ゲートが制御回路１０に接続される。スイッチング素子ＳＷ１２は、制御回路１０からアクティブレベルＶａ１４の制御信号をゲートで受けた際にオンし、ノンアクティブレベルＶｎａ１４の制御信号をゲートで受けた際にオフする。
【0106】
アクティブレベルＶａ１４の制御信号は、スイッチング素子ＳＷ１２をオンさせるゲート電圧ＶＨ１４（例えば、１５Ｖ）に対応する。アクティブレベルＶａ１４は、ソース基準であり、スイッチング素子ＳＷ１２のソース電位をＶｓ１２とすると、次の数式１５で表される。
Ｖａ１４＝Ｖｓ１２＋ＶＨ１４・・・数式１５
Ｖａ１４＝Ｖｓ１２＋ＶＨ１４・・・数式１５
【0107】
ノンアクティブレベルＶｎａ１４の制御信号は、スイッチング素子ＳＷ１２をオフさせるゲート電圧ＶＬ１４（例えば、０Ｖ）に対応する。ノンアクティブレベルＶｎａ１４は、ソース基準であり、スイッチング素子ＳＷ１２のソース電位Ｖｓ１２を用いて、次の数式１６で表される。
Ｖｎａ１４＝Ｖｓ１２＋ＶＬ１４・・・数式１６
Ｖｎａ１４＝Ｖｓ１２＋ＶＬ１４・・・数式１６
【0108】
制御回路３１０は、電圧検知部２で検知された入力電圧Ｖｉｎと電圧検知部３で検知された出力電圧Ｖｏｕｔとに応じて、サイリスタＳＣＲ１１、サイリスタＳＣＲ１２、スイッチング素子ＳＷ１１、スイッチング素子ＳＷ１２を制御する。制御回路３１０は、起動時において、入力電圧Ｖｉｎの振幅絶対値が閾値より小さい期間に選択的にサイリスタＳＣＲ１１又はサイリスタＳＣＲ１２をオンさせる。例えば、制御回路３１０は、第１の期間に、サイリスタＳＣＲ１１及びスイッチング素子ＳＷ１２をオフ状態に維持しながらサイリスタＳＣＲ１２及びスイッチング素子ＳＷ１１をオン状態に維持する。第１の期間は、起動時における入力電圧Ｖｉｎの第１の半周期の後半内で振幅絶対値が第１の閾値以下である期間である。制御回路３１０は、第３の期間に、サイリスタＳＣＲ１１、サイリスタＳＣＲ１２、スイッチング素子ＳＷ１１、スイッチング素子ＳＷ１２をオフ状態に維持する。第３の期間は、第１の半周期内で第１の期間を除く期間である。制御回路３１０は、第２の期間に、サイリスタＳＣＲ１２及びスイッチング素子ＳＷ１１をオフ状態に維持しながらサイリスタＳＣＲ１１及びスイッチング素子ＳＷ１２をオン状態に維持する。第２の期間は、起動時における入力電圧Ｖｉｎの第１の半周期に続く第２の半周期の後半内で振幅絶対値が第２の閾値以下である期間である。制御回路３１０は、第４の期間に、サイリスタＳＣＲ１１、サイリスタＳＣＲ１２、スイッチング素子ＳＷ１２及びスイッチング素子ＳＷ１１をオフ状態に維持する。第４の期間は、第２の半周期内で第２の期間を除く期間である。
【0109】
図７に示されるように、サイリスタＳＣＲ１１、サイリスタＳＣＲ１２、スイッチング素子ＳＷ１１、スイッチング素子ＳＷ１２の制御信号の基準は、それぞれ、ノードＮ１３の電位、ノードＮ１２の電位、ノードＮ１１の電位、ノードＮ１４の電位となり、互いに異なる。このため、制御回路３１０は、サイリスタＳＣＲ１１、サイリスタＳＣＲ１２、スイッチング素子ＳＷ１１、スイッチング素子ＳＷ１２に対する制御信号を別々に生成するように構成される。例えば、制御回路３１０は、ゲート駆動信号発生機能３１９、絶縁機能３１５，３１６，３１７，３１８、ゲート駆動機能３１１，３１２，３１３，３１４、ゲート駆動電源機能３２１，３２２，３２３，３２４、容量素子Ｃ２１，Ｃ２２，Ｃ２３，Ｃ２４を有する。
【0110】
スイッチング電源装置１が車両に搭載される場合、バッテリＢＴで保持される直流電圧Ｖｂａｔ（例えば、１２Ｖ）がＤＣＤＣコンバータＣＶ１で制御用の直流電圧Ｖｃｏｎｔ１（例えば、５Ｖ）に変換されゲート駆動信号発生機能３１９及びゲート駆動電源機能３２１，３２２へ供給される。また、バッテリＢＴで保持される直流電圧ＶｂａｔがＤＣＤＣコンバータＣＶ２で制御用の直流電圧Ｖｃｏｎｔ２（例えば、１５Ｖ）に変換されゲート駆動電源機能３２３，３２４へ供給される。
【0111】
ゲート駆動信号発生機能３１９は、ゲート駆動信号ＧＤＳＣＲ１１を発生させて絶縁機能３１５経由でゲート駆動機能３１１へ供給する。ゲート駆動信号発生機能３１９は、ゲート駆動信号ＧＤＳＣＲ１２を発生させて絶縁機能３１６経由でゲート駆動機能３１２へ供給する。ゲート駆動信号発生機能３１９は、ゲート駆動信号ＧＤＳＷ１１を発生させて絶縁機能３１７経由でゲート駆動機能３１３へ供給する。ゲート駆動信号発生機能３１９は、ゲート駆動信号ＧＤＳＷ１２を発生させて絶縁機能３１８経由でゲート駆動機能３１４へ供給する。
【0112】
絶縁機能３１５は、ゲート駆動信号発生機能３１９とゲート駆動機能３１１とを電気的に絶縁しながら、ゲート駆動信号発生機能３１９で発生したゲート駆動信号ＧＤＳＣＲ１１をゲート駆動機能３１１へ伝達する。
【0113】
絶縁機能３１６は、ゲート駆動信号発生機能３１９とゲート駆動機能３１２とを電気的に絶縁しながら、ゲート駆動信号発生機能３１９で発生したゲート駆動信号ＧＤＳＣＲ１２をゲート駆動機能３１２へ伝達する。
【0114】
絶縁機能３１７は、ゲート駆動信号発生機能３１９とゲート駆動機能３１３とを電気的に絶縁しながら、ゲート駆動信号発生機能３１９で発生したゲート駆動信号ＧＤＳＷ１１をゲート駆動機能３１３へ伝達する。
【0115】
絶縁機能３１８は、ゲート駆動信号発生機能３１９とゲート駆動機能３１４とを電気的に絶縁しながら、ゲート駆動信号発生機能３１９で発生したゲート駆動信号ＧＤＳＷ１２をゲート駆動機能３１４へ伝達する。
【0116】
ゲート駆動機能３１１は、サイリスタＳＣＲ１１を駆動する機能である。ゲート駆動機能３１１は、信号入力ノードが絶縁機能３１５経由でゲート駆動信号発生機能３１９に接続され、電源入力ノードが容量素子Ｃ２１の一端及びゲート駆動電源機能３２１に接続され、基準入力ノードが容量素子Ｃ２１の他端及びノードＮ１３に接続される。
【0117】
ゲート駆動機能３１２は、サイリスタＳＣＲ１２を駆動する機能である。ゲート駆動機能３１２は、信号入力ノードが絶縁機能３１６経由でゲート駆動信号発生機能３１９に接続され、電源入力ノードが容量素子Ｃ２２の一端及びゲート駆動電源機能３２２に接続され、基準入力ノードが容量素子Ｃ２２の他端及びノードＮ１２に接続される。
【0118】
ゲート駆動機能３１３は、スイッチング素子ＳＷ１１を駆動する機能である。ゲート駆動機能３１３は、信号入力ノードが絶縁機能３１７経由でゲート駆動信号発生機能３１９に接続され、電源入力ノードが容量素子Ｃ２３の一端及びゲート駆動電源機能３２３に接続され、基準入力ノードが容量素子Ｃ２３の他端及びノードＮ１１に接続される。
【0119】
ゲート駆動機能３１４は、スイッチング素子ＳＷ１２を駆動する機能である。ゲート駆動機能３１４は、信号入力ノードが絶縁機能３１８経由でゲート駆動信号発生機能３１９に接続され、電源入力ノードが容量素子Ｃ２４の一端及びゲート駆動電源機能３２４に接続され、基準入力ノードが容量素子Ｃ２４の他端及びノードＮ１４に接続される。
【0120】
ゲート駆動電源機能３２１は、ゲート駆動電圧ＶＳＣＲ１１を発生させてゲート駆動機能３１１へ供給する。ゲート駆動電圧ＶＳＣＲ１１は、サイリスタＳＣＲ１１をオンさせるゲート電圧ＶＨ１１に対応し、例えば
ＶＨ１１≒ＶＳＣＲ１１
である。ゲート駆動電源機能３２１は、電圧Ｖｃｏｎｔ１を用いてゲート駆動電圧ＶＳＣＲ１１（例えば、５Ｖ）を生成し、ゲート駆動電圧ＶＳＣＲ１１を容量素子Ｃ２１に蓄積する。
ＶＨ１１≒ＶＳＣＲ１１
である。ゲート駆動電源機能３２１は、電圧Ｖｃｏｎｔ１を用いてゲート駆動電圧ＶＳＣＲ１１（例えば、５Ｖ）を生成し、ゲート駆動電圧ＶＳＣＲ１１を容量素子Ｃ２１に蓄積する。
【0121】
ゲート駆動機能３１１は、容量素子Ｃ２１に蓄積されたゲート駆動電圧ＶＳＣＲ１１を電源入力ノードで受ける。ゲート駆動機能３１１は、ゲート駆動信号ＧＤＳＣＲ１１に応じて、数式９，１０に示すアクティブレベルＶａ１１、ノンアクティブレベルＶｎａ１１の制御信号ＣＳＳＣＲ１１を生成してサイリスタＳＣＲ１１のゲートに供給できる。すなわち、制御回路３１０は、サイリスタＳＣＲ１１のゲート電圧をカソード基準でＶＨ１１又はＶＬ１１に維持されるように制御できる。
【0122】
ゲート駆動電源機能３２２は、ゲート駆動電圧ＶＳＣＲ１２を発生させてゲート駆動機能３１２へ供給する。ゲート駆動電圧ＶＳＣＲ１２は、サイリスタＳＣＲ１２をオンさせるゲート電圧ＶＨ１２に対応し、例えば
ＶＨ１２≒ＶＳＣＲ１２
である。ゲート駆動電源機能３２２は、電圧Ｖｃｏｎｔ１を用いてゲート駆動電圧ＶＳＣＲ１２（例えば、５Ｖ）を生成し、ゲート駆動電圧ＶＳＣＲ１２を容量素子Ｃ２２に蓄積する。
ＶＨ１２≒ＶＳＣＲ１２
である。ゲート駆動電源機能３２２は、電圧Ｖｃｏｎｔ１を用いてゲート駆動電圧ＶＳＣＲ１２（例えば、５Ｖ）を生成し、ゲート駆動電圧ＶＳＣＲ１２を容量素子Ｃ２２に蓄積する。
【0123】
ゲート駆動機能３１２は、容量素子Ｃ２２に蓄積されたゲート駆動電圧ＶＳＣＲ１２を電源入力ノードで受ける。ゲート駆動機能３１２は、ゲート駆動信号ＧＤＳＣＲ１２に応じて、数式１１，１２に示すアクティブレベルＶａ１２、ノンアクティブレベルＶｎａ１２の制御信号ＣＳＳＣＲ１２を生成してサイリスタＳＣＲ１２のゲートに供給できる。すなわち、制御回路３１０は、サイリスタＳＣＲ１２のゲート電圧をカソード基準でＶＨ１２又はＶＬ１２に維持されるように制御できる。
【0124】
ゲート駆動電源機能３２３は、ゲート駆動電圧ＶＳＷ１１を発生させてゲート駆動機能３１３へ供給する。ゲート駆動電圧ＶＳＷ１１は、スイッチング素子ＳＷ１１をオンさせるゲート電圧ＶＨ１３に対応し、例えば
ＶＨ１３≒ＶＳＷ１１
である。ゲート駆動電源機能３２３は、電圧Ｖｃｏｎｔ２を用いてゲート駆動電圧ＶＳＷ１１（例えば、１５Ｖ）を生成し、ゲート駆動電圧ＶＳＷ１１を容量素子Ｃ２３に蓄積する。
ＶＨ１３≒ＶＳＷ１１
である。ゲート駆動電源機能３２３は、電圧Ｖｃｏｎｔ２を用いてゲート駆動電圧ＶＳＷ１１（例えば、１５Ｖ）を生成し、ゲート駆動電圧ＶＳＷ１１を容量素子Ｃ２３に蓄積する。
【0125】
ゲート駆動機能３１３は、容量素子Ｃ２３に蓄積されたゲート駆動電圧ＶＳＷ１１を電源入力ノードで受ける。ゲート駆動機能３１３は、ゲート駆動信号ＧＤＳＷ１１に応じて、数式１３，１４に示すアクティブレベルＶａ１３、ノンアクティブレベルＶｎａ１３の制御信号ＣＳＳＷ１１を生成してスイッチング素子ＳＷ１１のゲートに供給できる。すなわち、制御回路３１０は、スイッチング素子ＳＷ１１のゲート電圧をソース基準でＶＨ１３又はＶＬ１３に維持されるように制御できる。
【0126】
ゲート駆動電源機能３２４は、ゲート駆動電圧ＶＳＷ１２を発生させてゲート駆動機能３１４へ供給する。ゲート駆動電圧ＶＳＷ１２は、スイッチング素子ＳＷ１２をオンさせるゲート電圧ＶＨ１４に対応し、例えば
ＶＨ１４≒ＶＳＷ１２
である。ゲート駆動電源機能３２４は、電圧Ｖｃｏｎｔ２を用いてゲート駆動電圧ＶＳＷ１２（例えば、１５Ｖ）を生成し、ゲート駆動電圧ＶＳＷ１２を容量素子Ｃ２４に蓄積する。
ＶＨ１４≒ＶＳＷ１２
である。ゲート駆動電源機能３２４は、電圧Ｖｃｏｎｔ２を用いてゲート駆動電圧ＶＳＷ１２（例えば、１５Ｖ）を生成し、ゲート駆動電圧ＶＳＷ１２を容量素子Ｃ２４に蓄積する。
【0127】
ゲート駆動機能３１４は、容量素子Ｃ２４に蓄積されたゲート駆動電圧ＶＳＷ１２を電源入力ノードで受ける。ゲート駆動機能３１４は、ゲート駆動信号ＧＤＳＷ１２に応じて、数式１５，１６に示すアクティブレベルＶａ１４、ノンアクティブレベルＶｎａ１４の制御信号ＣＳＳＷ１２を生成してスイッチング素子ＳＷ１２のゲートに供給できる。すなわち、制御回路３１０は、スイッチング素子ＳＷ１２のゲート電圧をソース基準でＶＨ１４又はＶＬ１４に維持されるように制御できる。
【0128】
また、スイッチング電源装置３０１の起動時に動作が、図８及び図９に示すように、次の点で第１の実施形態と異なる。図８は、スイッチング電源装置３０１の起動時の動作を示す波形図である。図９は、スイッチング電源装置３０１の起動時の動作を示す図である。
【0129】
タイミングｔ２１において、入力ノードＮｉｎ１，Ｎｉｎ２への入力電圧Ｖｉｎの供給が開始される。
【0130】
タイミングｔ２１～ｔ２２の期間Ｔ１１において、制御回路３１０は、入力電圧Ｖｉｎの振幅絶対値が増加傾向にあることに応じて、少なくともサイリスタＳＣＲ１２及びスイッチング素子ＳＷ１２のゲート電圧を、それぞれ、ＶＬ１２，ＶＬ１４に維持する。サイリスタＳＣＲ１１及びスイッチング素子ＳＷ１１のゲート電圧はそれぞれ、ＶＬ１１，ＶＬ１３もしくはＶＨ１１，ＶＨ１３であってもよい。制御回路３１０は、入力電圧Ｖｉｎの振幅絶対値が減少傾向になったら、入力電圧Ｖｉｎの振幅絶対値を閾値Ｖｔｈ１と比較する。制御回路３１０は、入力電圧Ｖｉｎの振幅絶対値が閾値Ｖｔｈ１より大きいことに応じて、少なくともサイリスタＳＣＲ１２及びスイッチング素子ＳＷ１２のゲート電圧を、それぞれ、ＶＬ１２，ＶＬ１４に維持する。サイリスタＳＣＲ１１及びスイッチング素子ＳＷ１１のゲート電圧はそれぞれ、ＶＬ１１，ＶＬ１３もしくはＶＨ１１，ＶＨ１３であってもよい。これにより、期間Ｔ１１において、図９（ａ）に示すように、少なくともサイリスタＳＣＲ１２及びスイッチング素子ＳＷ１２が、それぞれ、オフ状態に維持され、交流電源ＰＳから電流は流れず、容量素子Ｃ１で生成される出力電圧Ｖｏｕｔが初期値Ｖ０（≒０Ｖ）に維持される。
【0131】
タイミングｔ２２において、制御回路３１０は、入力電圧Ｖｉｎの振幅絶対値が閾値Ｖｔｈ１になったことに応じて、サイリスタＳＣＲ１２のゲート電圧をＶＬ１２からＶＨ１２へ変更する。なお、この時、回路効率向上の観点から、スイッチング素子ＳＷ１１のゲート電圧をＶＬ１３からＶＨ１３へ変更する方が好ましい。スイッチング素子ＳＷ１２のゲート電圧はＶＬ１４に維持し、サイリスタＳＣＲ１１のゲート電圧は、ＶＬ１１であっても、ＶＨ１１であってもよい。
【0132】
タイミングｔ２２～ｔ２３の期間Ｔ１２において、制御回路３１０は、入力電圧Ｖｉｎの振幅絶対値が閾値Ｖｔｈ１以下であることに応じて、スイッチング素子ＳＷ１２のゲート電圧をＶＬ１４に維持しながら、サイリスタＳＣＲ１２及びスイッチング素子ＳＷ１１のゲート電圧を、それぞれ、ＶＨ１２，ＶＨ１３に維持する。これにより、期間Ｔ１２において、図９（ｂ）に示すように、交流電源ＰＳ→誘導素子Ｌ１１→スイッチング素子ＳＷ１１→容量素子Ｃ１→サイリスタＳＣＲ１２→交流電源ＰＳの経路で電流が流れ、容量素子Ｃ１に電荷が蓄積され、容量素子Ｃ１で生成される出力電圧ＶｏｕｔがＶ０からＶ１へ上昇する。なお、スイッチング素子ＳＷ１１がＮチャネルＭＯＳＦＥＴの場合は、第１の実施形態で記載したように寄生ダイオードが備わっているため、ゲート電圧をＶＬ１３に維持してもよい。なぜなら、寄生ダイオードを通って電流が流れるためである。
【0133】
タイミングｔ２３～ｔ２４の期間Ｔ２１において、制御回路３１０は、入力電圧Ｖｉｎの振幅絶対値が増加傾向にあることに応じて、少なくともサイリスタＳＣＲ１１及びスイッチング素子ＳＷ１１のゲート電圧を、それぞれ、ＶＬ１１，ＶＬ１３に維持する。サイリスタＳＣＲ１２及びスイッチング素子ＳＷ１２のゲート電圧はそれぞれ、ＶＬ１２，ＶＬ１４もしくはＶＨ１２，ＶＨ１４であってもよい。制御回路３１０は、入力電圧Ｖｉｎの振幅絶対値が減少傾向になったら、入力電圧Ｖｉｎの振幅絶対値を閾値Ｖｔｈ２と比較する。制御回路３１０は、入力電圧Ｖｉｎの振幅絶対値が閾値Ｖｔｈ２より大きいことに応じて、サイリスタＳＣＲ１１及びスイッチング素子ＳＷ１１のゲート電圧を、それぞれ、ＶＬ１１，ＶＬ１３に維持する。これにより、期間Ｔ２１において、図９（ｃ）に示すように、サイリスタＳＣＲ１１、スイッチング素子ＳＷ１１が、それぞれ、オフ状態に維持され、交流電源ＰＳから電流は流れず、容量素子Ｃ１で生成される出力電圧ＶｏｕｔがＶ１に維持される。サイリスタＳＣＲ１２及びスイッチング素子ＳＷ１２のゲート電圧はそれぞれ、ＶＬ１２，ＶＬ１４もしくはＶＨ１２，ＶＨ１４であってもよい。
【0134】
タイミングｔ２４において、制御回路３１０は、入力電圧Ｖｉｎの振幅絶対値が閾値Ｖｔｈ２になったことに応じて、サイリスタＳＣＲ１１のゲート電圧をＶＬ１１からＶＨ１１へ変更する。なお、この時、回路効率向上の観点から、スイッチング素子ＳＷ１２のゲート電圧をＶＬ１４からＶＨ１４へ変更する方が好ましい。スイッチング素子ＳＷ１１のゲート電圧はＶＬ１３に維持し、サイリスタＳＣＲ１２のゲート電圧は、ＶＬ１２であっても、ＶＨ１２であってもよい。
【0135】
タイミングｔ２４～ｔ２５の期間Ｔ２２において、制御回路３１０は、入力電圧Ｖｉｎの振幅絶対値が閾値Ｖｔｈ２以下であることに応じて、少なくともサイリスタＳＣＲ１１及びスイッチング素子ＳＷ１２のゲート電圧を、それぞれ、ＶＨ１１，ＶＨ１４に維持する。これにより、期間Ｔ２２において、図９（ｄ）に示すように、交流電源ＰＳ→サイリスタＳＣＲ１１→容量素子Ｃ１→スイッチング素子ＳＷ１２→誘導素子Ｌ１１→交流電源ＰＳの経路で電流が流れ、容量素子Ｃ１に電荷が蓄積され、容量素子Ｃ１で生成される出力電圧ＶｏｕｔがＶ１からＶ２へ上昇する。なお、スイッチング素子ＳＷ１２がＮチャネルＭＯＳＦＥＴの場合は、第１の実施形態で記載したように寄生ダイオードが備わっているため、ゲート電圧をＶＬ１４に維持してもよい。なぜなら、寄生ダイオードを通って電流が流れるためである。
【0136】
タイミングｔ２５～ｔ２６の期間Ｔ３１において、タイミングｔ２１～ｔ２２の期間Ｔ１１と同様の動作が行われる。タイミングｔ２６～ｔ２７の期間Ｔ３２において、タイミングｔ２２～ｔ２３の期間Ｔ１２と同様の動作が行われる。タイミングｔ２７～ｔ２８の期間Ｔ４１において、タイミングｔ２３～ｔ２４の期間Ｔ２１と同様の動作が行われる。タイミングｔ２８～ｔ２９の期間Ｔ４２において、タイミングｔ２４～ｔ２５の期間Ｔ２２と同様の動作が行われる。
【0137】
タイミングｔ２９において、制御回路３１０は、出力電圧Ｖｏｕｔが所望の電圧Ｖ４に達したことに応じて、起動時の動作を終了し、定常時の動作に切り替える。定常時の動作は、実質的に、第１の実施形態と同様の動作が行われ得る。
【0138】
すなわち、奇数番目の半周期Ｔ５内であることに応じて、制御回路３１０は、サイリスタＳＣＲ１１、サイリスタＳＣＲ１２のゲート電圧を、それぞれ、ＶＬ１１，ＶＨ１２に維持する。また、制御回路３１０は、スイッチング素子ＳＷ１２のゲート電圧についてＶＨ１４とＶＬ１４を交互にスイッチングし、スイッチング素子ＳＷ１１のゲート電圧についてＶＬ１３とＶＨ１３を交互にスイッチングする。なお、スイッチング素子ＳＷ１２とスイッチング素子ＳＷ１１のゲート電圧が同時にＶＨ１４およびＶＨ１３にはならない。これにより、サイリスタＳＣＲ１１がオフ状態に維持され、サイリスタＳＣＲ１２がオン状態に維持され、スイッチング素子ＳＷ１２がオンオフし、スイッチング素子ＳＷ１１がオフオンすることで、図１０（ａ）と図１０（ｂ）の動作を交互に繰り返す。すなわち、図１０（ａ）に示すように、交流電源ＰＳ→誘導素子Ｌ１１→スイッチング素子ＳＷ１２→サイリスタＳＣＲ１２→交流電源ＰＳの経路で電流が流れ、誘導素子Ｌ１１に電磁エネルギーが蓄積される。続いて、図１０（ｂ）に示すように、交流電源ＰＳ→誘導素子Ｌ１１→スイッチング素子ＳＷ１１→容量素子Ｃ１→サイリスタＳＣＲ１２→交流電源ＰＳの経路で電流が流れ、容量素子Ｃ１に電流が注入されて出力電圧Ｖｏｕｔが所定の値に近づく。なお、負荷回路ＬＤが接続されているため、スイッチング素子ＳＷ１２およびスイッチング素子ＳＷ１１のオンオフに関わらず、容量素子Ｃ１から負荷ＬＤに電流は供給されるため、出力電圧Ｖｏｕｔは常に緩やかに減少している。したがって、詳細に記述すれば、容量素子Ｃ１の電圧Ｖｏｕｔはスイッチング素子ＳＷ１２がオンしている期間は緩やかに減少し、スイッチング素子ＳＷ１２がオフしている期間は急激に増大する、という動作を繰り返す。
【0139】
偶数番目の半周期Ｔ６内であることに応じて、制御回路３１０は、サイリスタＳＣＲ１１、サイリスタＳＣＲ１２のゲート電圧を、それぞれ、ＶＨ１１，ＶＬ１２に維持する。また、制御回路３１０は、スイッチング素子ＳＷ１１のゲート電圧について、ＶＨ１３とＶL１３を交互にスイッチングすると同時に、スイッチング素子ＳＷ１２のゲート電圧について、ＶＬ１４とＶＨ１４を交互にスイッチングする。なお、スイッチング素子ＳＷ１１とスイッチング素子ＳＷ１２のゲート電圧が同時にＶＨ１３およびＶＨ１４にはならない。これにより、サイリスタＳＣＲ１２がオフ状態に維持され、サイリスタＳＣＲ１１がオン状態に維持され、スイッチング素子ＳＷ１１がオンオフし、スイッチング素子ＳＷ１２がオフオンすることで、図１０（ｃ）と図１０（ｄ）の動作を交互に繰り返す。すなわち、図１０（ｃ）に示すように、交流電源ＰＳ→サイリスタＳＣＲ１１→スイッチング素子ＳＷ１１→誘導素子Ｌ１１→交流電源ＰＳの経路で電流が流れ、誘導素子Ｌ１１に電磁エネルギーが蓄積される。続いて、図１０（ｄ）に示すように、交流電源ＰＳ→サイリスタＳＣＲ１１→容量素子Ｃ１→スイッチング素子ＳＷ１２→誘導素子Ｌ１１→交流電源ＰＳの経路で電流が流れ、容量素子Ｃ１に電流が注入されて出力電圧Ｖｏｕｔが所定の値に近づく。なお、負荷回路ＬＤが接続されているため、スイッチング素子ＳＷ１１のオンオフに関わらず、容量素子Ｃ１から負荷ＬＤに電流は供給されるため、出力電圧Ｖｏｕｔは常に緩やかに減少している。したがって、詳細に記述すれば、容量素子Ｃ１の電圧Ｖｏｕｔはスイッチング素子ＳＷ１１がオンしている期間は緩やかに減少し、スイッチング素子ＳＷ１１がオフしている期間は急激に増大する、という動作を繰り返す。以降、タイミングｔ１１～ｔ１２の期間において、奇数番目の半周期Ｔ7内の動作は半周囲Ｔ５内の動作と同じであり、タイミングｔ１２～ｔ１３の期間において、偶数番目の半周期Ｔ8内の動作は半周囲Ｔ6内の動作と同じである。
【0140】
以上のように、第２の実施形態では、スイッチング電源装置３０１において、起動時に、検知される入力電圧Ｖｉｎそのものを用いた制御を行い、その振幅絶対値が閾値より小さい期間に選択的にサイリスタＳＣＲ１１，ＳＣＲ１２をオンさせる。これにより、入力電圧の位相角を計算するなど複雑な制御を行う場合に比べて、起動時における突入電流を抑制するための制御を簡易化できる。
【0141】
また、第２の実施形態では、入力電圧の位相角を計算するなど複雑な制御を行う場合に比べて、起動時における突入電流を抑制するための制御を簡易化できるので、その制御を行うための制御回路３１０の構成を簡素化できる。
【0142】
なお、スイッチング電源装置３０１は、ブリッジレス型であるため、電流経路が通るダイオード、サイリスタ、トランジスタの素子数を、第１の実施形態のスイッチング電源装置１に比べて少なくすることができる。例えば、図３（ｂ）、図３（ｄ）では、電流経路が通る素子数が３個であるのに対して、図９（ｂ）、図９（ｄ）では、電流経路が通る素子数が２個で済む。これにより、スイッチング電源装置３０１は、素子による電力損失を低減できる。
【0143】
また、第２の実施形態の第１の変形例として、スイッチング電源装置４０１は、図１１に示すように、複数のゲート駆動機能に対してゲート駆動電源機能が共通化された構成であってもよい。図１１は、第２の実施形態の第１の変形例に係るスイッチング電源装置４０１の構成を示す図である。例えば、ゲート駆動電源機能３２１とゲート駆動機能３１１との間にダイオードＤ２１を追加し、ゲート駆動電源機能３２３とゲート駆動機能３１３との間にダイオードＤ２２を追加する。ダイオードＤ２１は、カソードがゲート駆動機能３１１に接続され、アノードがゲート駆動電源機能３２１及びゲート駆動機能３１２に接続される。すなわち、制御回路４１０において、ゲート駆動電源機能３２１は、ダイオードＤ２１を介してゲート駆動機能３１１に接続され、ダイオードＤ２１を介さずにゲート駆動機能３１２に接続される。ダイオードＤ２２は、カソードがゲート駆動機能３１３に接続され、アノードがゲート駆動電源機能３２３及びゲート駆動機能３１４に接続される。すなわち、制御回路４１０において、ゲート駆動電源機能３２３は、ダイオードＤ２２を介してゲート駆動機能３１３に接続され、ダイオードＤ２２を介さずにゲート駆動機能３１４に接続される。ダイオードＤ２１，Ｄ２２は、それぞれ、容量素子Ｃ２１，Ｃ２３の一端の電位がゲート駆動電源機能３２１，３２３からゲート駆動機能へ供給されるゲート駆動電圧より高くなった場合に電流が容量素子Ｃ２１，Ｃ２３の一端からゲート駆動電源機能３２１，３２３側へ逆流することを防止できる。すなわち、ゲート駆動機能３１１，３１２に対してゲート駆動電源機能３２１を共通化でき、ゲート駆動機能３１３，３１４に対してゲート駆動電源機能３２３を共通化できる。これにより、ゲート駆動電源機能３２２，３２４（図１８参照）を省略できるので、制御回路４１０の構成をさらに簡素化できる。
【0144】
また、第２の実施形態の第２の変形例として、スイッチング電源装置５０１は、図１２に示すように、絶縁機能３１８（図７参照）が省略された構成であってもよい。図１２は、第２の実施形態の第２の変形例に係るスイッチング電源装置５０１の構成を示す図である。例えば、図７に示す構成に対して、ノードＮ１４をゲート駆動機能３１４とゲート駆動信号発生機能３１９とに電気的に接続するラインを追加し、そのラインに容量素子Ｃ２４の他端を接続する。これにより、ゲート駆動信号発生機能３１９は、スイッチング素子ＳＷ１２のソース基準でゲート駆動信号ＧＤＳＷ１２を生成でき、ゲート駆動信号発生機能３１９とゲート駆動機能３１４とで信号の基準をそろえることができる。このため、図１２に示すように、ゲート駆動機能３１４をゲート駆動信号発生機能３１９に電気的に接続でき、ゲート駆動信号発生機能３１９からゲート駆動機能３１４へ直接的にゲート駆動信号ＧＤＳＷ１２を供給できる。すなわち、絶縁機能３１８（図１８参照）を省略できるので、制御回路５１０の構成をさらに簡素化できる。
【0145】
また、第２の実施形態の第３の変形例として、スイッチング電源装置６０１は、図１３に示すように、絶縁機能３１８（図１１参照）が省略された構成であってもよい。図１３は、第２の実施形態の第３の変形例に係るスイッチング電源装置６０１の構成を示す図である。例えば、図１１に示す構成に対して、ノードＮ１４をゲート駆動機能３１４とゲート駆動信号発生機能３１９とに電気的に接続するラインを追加し、そのラインに容量素子Ｃ２４の他端を接続する。これにより、ゲート駆動信号発生機能３１９は、スイッチング素子ＳＷ１２のソース基準でゲート駆動信号ＧＤＳＷ１２を生成でき、ゲート駆動信号発生機能３１９とゲート駆動機能３１４とで信号の基準をそろえることができる。このため、図１３に示すように、ゲート駆動機能３１４をゲート駆動信号発生機能３１９に電気的に接続でき、ゲート駆動信号発生機能３１９からゲート駆動機能３１４へ直接的にゲート駆動信号ＧＤＳＷ１２を供給できる。すなわち、絶縁機能３１８（図１１参照）を省略できるので、制御回路６１０の構成をさらに簡素化できる。
【0146】
また、第２の実施形態の第４の変形例として、スイッチング電源装置７０１は、図１４に示すように、ノイズフィルタ２２０をさらに有していてもよい。図１４は、第２の実施形態の第４の変形例に係るスイッチング電源装置７０１の構成を示す図であり、簡略化のため制御回路の図示を省略している。例えば、ノイズフィルタ２２０は、入力ノードＮｉｎ１及び入力ノードＮｉｎ２と誘導素子Ｌ１１、サイリスタＳＣＲ１１、サイリスタＳＣＲ１２、スイッチング素子ＳＷ１１及びスイッチング素子ＳＷ１２との間に電気的に接続される。ノイズフィルタ２２０は、コモンモードコイルＬ２，Ｌ３、ライン間コンデンサＣ２，Ｃ３、ライン・アース間コンデンサＣ４，Ｃ５，Ｃ６，Ｃ７を含む。
【0147】
コモンモードコイルＬ２は、一端が入力ノードＮｉｎ１に接続され、他端が誘導素子Ｌ１１を介してスイッチング素子ＳＷ１１及びスイッチング素子ＳＷ１２の間のノードに接続される。コモンモードコイルＬ３は、一端が入力ノードＮｉｎ２に接続され、他端がサイリスタＳＣＲ１１及びサイリスタＳＣＲ１２の間のノードに接続される。コモンモードコイルＬ２，Ｌ３は、コアに互いに同相巻きに構成され、コイルに流れる電流の磁束を互いに打ち消し合いコモンモードノイズを減衰させ得る。
【0148】
ライン間コンデンサＣ２，Ｃ３は、それぞれ、一端が入力ノードＮｉｎ１と誘導素子Ｌ１１とを接続するラインに接続され、他端が入力ノードＮｉｎ２とサイリスタＳＣＲ１１，ＳＣＲ１２とを接続するラインに接続される。ライン間コンデンサＣ２，Ｃ３は、ノイズをライン間でバイパスさせ、ノーマルモードノイズを減衰させ得る。
【0149】
ライン・アース間コンデンサＣ４，Ｃ５は、それぞれ、一端が入力ノードＮｉｎ１と誘導素子Ｌ１１とを接続するラインに接続され、他端がグランド電位に接続される。ライン・アース間コンデンサＣ４，Ｃ５は、ノイズをグランド電位にバイパスさせ、コモンモードノイズを減衰させ得る。
【0150】
ライン・アース間コンデンサＣ６，Ｃ７は、それぞれ、一端が入力ノードＮｉｎ２とサイリスタＳＣＲ１１，ＳＣＲ１２とを接続するラインに接続され、他端がグランド電位に接続される。ライン・アース間コンデンサＣ６，Ｃ７は、ノイズをグランド電位にバイパスさせ、コモンモードノイズを減衰させ得る。
【0151】
このように、スイッチング電源装置７０１は、ノイズフィルタ２２０をさらに有することで、ノイズの外部への放射を抑制でき、外部からのノイズの影響を低減できる。
【0152】
（第３の実施形態）
次に、第３の実施形態にかかるスイッチング電源装置について説明する。以下では、第１の実施形態及び第２の実施形態と異なる部分を中心に説明する。
次に、第３の実施形態にかかるスイッチング電源装置について説明する。以下では、第１の実施形態及び第２の実施形態と異なる部分を中心に説明する。
【0153】
第２の実施形態では、複数のサイリスタ及び複数のスイッチング素子のゲート電圧の基準となるノードが互いに異なる構成を例示しているが、第３の実施形態では、複数のサイリスタ及び複数のスイッチング素子のゲート電圧の基準となるノードが共通化される構成を例示する。
【0154】
具体的には、スイッチング電源装置８０１は、図１５に示すように、誘導素子Ｌ１１、サイリスタＳＣＲ１１，ＳＣＲ１２、スイッチング素子ＳＷ１１，ＳＷ１２、制御回路３１０（図７参照）に代えて、誘導素子Ｌ２１、サイリスタＳＣＲ２１，ＳＣＲ２２、スイッチング素子ＳＷ２１，ＳＷ２２、制御回路８１０を有する。
【0155】
誘導素子Ｌ２１は、入力ノードＮｉｎ１とノードＮ２１との間に電気的に接続される。誘導素子Ｌ２１は、一端が入力ノードＮｉｎ１に接続され、他端がノードＮ２１に接続される。
【0156】
サイリスタＳＣＲ２１は、ノードＮ２１と出力ノードＮｏｕｔ２との間に電気的に接続される。サイリスタＳＣＲ２１は、カソードがノードＮ２１に接続され、アノードが出力ノードＮｏｕｔ２に接続され、ゲートが制御回路８１０に接続される。
【0157】
サイリスタＳＣＲ２２は、入力ノードＮｉｎ２と出力ノードＮｏｕｔ２との間に電気的に接続される。サイリスタＳＣＲ２２は、カソードがノードＮ２２を介して入力ノードＮｉｎ２に接続され、アノードが出力ノードＮｏｕｔ２に接続され、ゲートが制御回路８１０に接続される。
【0158】
スイッチング素子ＳＷ２１は、ノードＮ２１と出力ノードＮｏｕｔ１との間に電気的に接続される。スイッチング素子ＳＷ２１は、例えばＮチャネルＭＯＳＦＥＴ型のトランジスタであり、ソースがノードＮ２１に接続され、ドレインが出力ノードＮｏｕｔ１に接続され、ゲートが制御回路８１０に接続される。
【0159】
スイッチング素子ＳＷ２２は、入力ノードＮｉｎ２と出力ノードＮｏｕｔ１との間に電気的に接続される。スイッチング素子ＳＷ２２は、例えばＮチャネルＭＯＳＦＥＴ型のトランジスタであり、ソースがノードＮ２２を介して入力ノードＮｉｎ２に接続され、ドレインが出力ノードＮｏｕｔ１に接続され、ゲートが制御回路８１０に接続される。
【0160】
図１５に示されるように、サイリスタＳＣＲ２１及びスイッチング素子ＳＷ２１は、ゲート電圧の基準となるノードが共通化される。サイリスタＳＣＲ２１のカソードとスイッチング素子ＳＷ２１のソースとは、いずれも、ノードＮ２１に接続される。サイリスタＳＣＲ２２及びスイッチング素子ＳＷ２２は、ゲート電圧の基準となるノードが共通化される。サイリスタＳＣＲ２２のカソードとスイッチング素子ＳＷ２２のソースとは、いずれも、ノードＮ２２に接続される。
【0161】
これに応じて、サイリスタＳＣＲ２１の制御信号の基準とスイッチング素子ＳＷ２１の制御信号の基準とが共通化でき、サイリスタＳＣＲ２２の制御信号の基準とスイッチング素子ＳＷ２２の制御信号の基準とが共通化できることから、制御回路８１０の構成が簡略化され得る。制御回路８１０は、制御回路３１０（図７参照）に対して、ゲート駆動電源機能３２１、ゲート駆動電源機能３２２、容量素子Ｃ２１、容量素子Ｃ２２が省略される。容量素子Ｃ２３は、一端がゲート駆動機能３１１の電源ノードとゲート駆動機能３１３の電源ノードとに共通接続され、他端がゲート駆動機能３１１の基準ノードとゲート駆動機能３１３の基準ノードとに共通接続される。容量素子Ｃ２３は、一端がゲート駆動電源機能３２３に接続され、他端がノードＮ２１に接続される。容量素子Ｃ２４は、一端がゲート駆動機能３１２の電源ノードとゲート駆動機能３１４の電源ノードとに共通接続され、他端がゲート駆動機能３１２の基準ノードとゲート駆動機能３１４の基準ノードとに共通接続される。容量素子Ｃ２４は、一端がゲート駆動電源機能３２４に接続され、他端がノードＮ２２に接続される。
【0162】
制御回路８１０は、電圧検知部２で検知された入力電圧Ｖｉｎと電圧検知部３で検知された出力電圧Ｖｏｕｔとに応じて、サイリスタＳＣＲ２１、サイリスタＳＣＲ２２、スイッチング素子ＳＷ２１、スイッチング素子ＳＷ２２を制御する点は、第２の実施形態と同様である。制御回路８１０による制御の内容も、第２の実施形態と同様である。
【0163】
また、スイッチング電源装置８０１の起動時に動作が、図１６及び図１７に示すように、第２の実施形態と同様である。図１６は、スイッチング電源装置８０１の起動時の動作を示す波形図である。図１７は、スイッチング電源装置８０１の起動時の動作を示す図である。
【0164】
例えば、タイミングｔ３１～ｔ３２の期間Ｔ１１において、タイミングｔ２１～ｔ２２（図８参照）の期間Ｔ１１と同様の動作が行われる。これにより、期間Ｔ１１において、図１７（ａ）に示すように、少なくともサイリスタＳＣＲ２２、スイッチング素子ＳＷ２２が、それぞれ、オフ状態に維持され、交流電源ＰＳから電流は流れず、容量素子Ｃ１で生成される出力電圧Ｖｏｕｔが初期値Ｖ０（≒０Ｖ）に維持される。なお、サイリスタＳＣＲ２１およびスイッチング素子ＳＷ２１は、図１７（ａ）ではオフ状態を示しているが、オンであってもよい。
【0165】
タイミングｔ３２～ｔ３３の期間Ｔ１２において、タイミングｔ２２～ｔ２３の期間Ｔ１２と同様の動作が行われる。すなわち、サイリスタＳＣＲ２２がオン状態に維持され、スイッチング素子ＳＷ２２はオフ状態に維持される。これにより、期間Ｔ１２において、図１７（ｂ）に示すように、交流電源ＰＳ→誘導素子Ｌ２１→スイッチング素子ＳＷ２１→容量素子Ｃ１→サイリスタＳＣＲ２２→交流電源ＰＳの経路で電流が流れ、容量素子Ｃ１に電荷が蓄積され、容量素子Ｃ１で生成される出力電圧ＶｏｕｔがＶ０からＶ１へ上昇する。なお、スイッチング素子ＳＷ２１は回路効率の観点からオン状態に維持することが望ましい。
【0166】
タイミングｔ３３～ｔ３４の期間Ｔ２１において、タイミングｔ２３～ｔ２４の期間Ｔ２１と同様の動作が行われる。これにより、期間Ｔ２１において、図１７（ｃ）に示すように、少なくともサイリスタＳＣＲ２１、スイッチング素子ＳＷ２１が、それぞれ、オフ状態に維持され、交流電源ＰＳから電流は流れず、容量素子Ｃ１で生成される出力電圧ＶｏｕｔがＶ１に維持される。なお、サイリスタＳＣＲ２２およびスイッチング素子ＳＷ２２は、図１７（ｃ）ではオフ状態を示しているが、オンであってもよい。
【0167】
タイミングｔ３４～ｔ３５の期間Ｔ２２において、タイミングｔ２４～ｔ２５の期間Ｔ２２と同様の動作が行われる。すなわち、サイリスタＳＣＲ２１がオン状態に、スイッチング素子ＳＷ２１はオフ状態に維持される。これにより、期間Ｔ２２において、図１７（ｄ）に示すように、交流電源ＰＳ→スイッチング素子ＳＷ２２→容量素子Ｃ１→サイリスタＳＣＲ２１→誘導素子Ｌ２１→交流電源ＰＳの経路で電流が流れ、容量素子Ｃ１に電荷が蓄積され、容量素子Ｃ１で生成される出力電圧ＶｏｕｔがＶ１からＶ２へ上昇する。なお、スイッチング素子ＳＷ２２は回路効率の観点からオン状態に維持することが望ましい。
【0168】
タイミングｔ３５～ｔ３６の期間Ｔ３１において、タイミングｔ３１～ｔ３２の期間Ｔ１１と同様の動作が行われる。タイミングｔ３６～ｔ３７の期間Ｔ３２において、タイミングｔ３２～ｔ３３の期間Ｔ１２と同様の動作が行われる。タイミングｔ３７～ｔ３８の期間Ｔ４１において、タイミングｔ３３～ｔ３４の期間Ｔ２１と同様の動作が行われる。タイミングｔ３８～ｔ３９の期間Ｔ４２において、タイミングｔ３４～ｔ３５の期間Ｔ２２と同様の動作が行われる。
【0169】
タイミングｔ３９において、制御回路８１０は、出力電圧Ｖｏｕｔが所望の電圧Ｖ４に達したことに応じて、起動時の動作を終了し、定常時の動作に切り替える。定常時の動作は、実質的に、第１の実施形態と同様の動作が行われ得る。
【0170】
以上のように、第３の実施形態では、スイッチング電源装置８０１において、起動時に、検知される入力電圧Ｖｉｎそのものを用いた制御を行い、その振幅絶対値が閾値より小さい期間に選択的にサイリスタＳＣＲ２１，ＳＣＲ２２をオンさせる。これにより、入力電圧の位相角を計算するなど複雑な制御を行う場合に比べて、起動時における突入電流を抑制するための制御を簡易化できる。
【0171】
また、第３の実施形態では、入力電圧の位相角を計算するなど複雑な制御を行う場合に比べて、起動時における突入電流を抑制するための制御を簡易化できるので、その制御を行うための制御回路８１０の構成を簡素化できる。
【0172】
なお、スイッチング電源装置８０１は、ブリッジレス型であるため、電流経路が通るダイオード、サイリスタ、トランジスタの素子数を、第１の実施形態のスイッチング電源装置１に比べて少なくすることができる。例えば、図３（ｂ）、図３（ｄ）では、電流経路が通る素子数が３個であるのに対して、図１７（ｂ）、図１７（ｄ）では、電流経路が通る素子数が２個で済む。これにより、スイッチング電源装置８０１は、素子による電力損失を低減できる。
【0173】
また、第３の実施形態の第１の変形例として、スイッチング電源装置９０１は、図１８に示すように、複数のゲート駆動機能に対してゲート駆動電源機能が共通化された構成であってもよい。図１８は、第３の実施形態の第１の変形例に係るスイッチング電源装置９０１の構成を示す図である。例えば、ゲート駆動電源機能３２３とゲート駆動機能３１１，３１３との間にダイオードＤ３１を追加する。ダイオードＤ３１は、カソードがゲート駆動機能３１１，３１３に接続され、アノードがゲート駆動電源機能３２３及びゲート駆動機能３１２，３１４に接続される。すなわち、制御回路９１０において、ゲート駆動電源機能３２３は、ダイオードＤ３１を介してゲート駆動機能３１１，３１３に接続され、ダイオードＤ３１を介さずにゲート駆動機能３１２，３１４に接続される。ダイオードＤ３１は、容量素子Ｃ２３の一端の電位がゲート駆動電源機能３２３からゲート駆動機能３１２，３１４へ供給されるゲート駆動電圧より高くなった場合に電流が容量素子Ｃ２３の一端からゲート駆動電源機能３２３側へ逆流することを防止できる。すなわち、ゲート駆動電源機能３２４（図１５参照）を省略できるので、制御回路９１０の構成をさらに簡素化できる。
【0174】
また、第３の実施形態の第２の変形例として、スイッチング電源装置１００１は、図１９に示すように、絶縁機能３１６，３１８（図１５参照）が省略された構成であってもよい。図１９は、第３の実施形態の第２の変形例に係るスイッチング電源装置１００１の構成を示す図である。例えば、図１５に示す構成に対して、ノードＮ２２をゲート駆動機能３１２，３１４とゲート駆動信号発生機能３１９とに電気的に接続するラインを追加し、そのラインに容量素子Ｃ２４の他端を接続する。これにより、ゲート駆動信号発生機能３１９は、サイリスタＳＣＲ２２のカソード基準でゲート駆動信号ＧＤＳＣＲ２２を生成でき、ゲート駆動信号発生機能３１９とゲート駆動機能３１２とで信号の基準をそろえることができる。このため、図１９に示すように、ゲート駆動機能３１２をゲート駆動信号発生機能３１９に電気的に接続でき、ゲート駆動信号発生機能３１９からゲート駆動機能３１２へ直接的にゲート駆動信号ＧＤＳＣＲ２２を供給できる。同様に、ゲート駆動信号発生機能３１９は、スイッチング素子ＳＷ２２のソース基準でゲート駆動信号ＧＤＳＷ２２を生成でき、ゲート駆動信号発生機能３１９とゲート駆動機能３１４とで信号の基準をそろえることができる。このため、図１９に示すように、ゲート駆動機能３１４をゲート駆動信号発生機能３１９に電気的に接続でき、ゲート駆動信号発生機能３１９からゲート駆動機能３１４へ直接的にゲート駆動信号ＧＤＳＷ１２を供給できる。すなわち、絶縁機能３１６，３１８（図１５参照）を省略できるので、制御回路１０１０の構成をさらに簡素化できる。
【0175】
また、第３の実施形態の第３の変形例として、スイッチング電源装置１１０１は、図２０に示すように、絶縁機能３１６，３１８（図１８参照）が省略された構成であってもよい。図２０は、第３の実施形態の第３の変形例に係るスイッチング電源装置１１０１の構成を示す図である。例えば、図１８に示す構成に対して、ノードＮ２２をゲート駆動機能３１２，３１４とゲート駆動信号発生機能３１９とに電気的に接続するラインを追加し、そのラインに容量素子Ｃ２４の他端を接続する。これにより、ゲート駆動信号発生機能３１９は、サイリスタＳＣＲ２２のカソード基準でゲート駆動信号ＧＤＳＣＲ２２を生成でき、ゲート駆動信号発生機能３１９とゲート駆動機能３１２とで信号の基準をそろえることができる。このため、図２０に示すように、ゲート駆動機能３１２をゲート駆動信号発生機能３１９に電気的に接続でき、ゲート駆動信号発生機能３１９からゲート駆動機能３１２へ直接的にゲート駆動信号ＧＤＳＣＲ２２を供給できる。同様に、ゲート駆動信号発生機能３１９は、スイッチング素子ＳＷ２２のソース基準でゲート駆動信号ＧＤＳＷ２２を生成でき、ゲート駆動信号発生機能３１９とゲート駆動機能３１４とで信号の基準をそろえることができる。このため、図２０に示すように、ゲート駆動機能３１４をゲート駆動信号発生機能３１９に電気的に接続でき、ゲート駆動信号発生機能３１９からゲート駆動機能３１４へ直接的にゲート駆動信号ＧＤＳＷ２２を供給できる。すなわち、絶縁機能３１６，３１８（図１８参照）を省略できるので、制御回路１１１０の構成をさらに簡素化できる。
【0176】
また、第３の実施形態の第４の変形例として、スイッチング電源装置１２０１は、図２１に示すように、ノイズフィルタ２２０をさらに有していてもよい。図２１は、第３の実施形態の第４の変形例に係るスイッチング電源装置１２０１の構成を示す図であり、簡略化のため制御回路の図示を省略している。例えば、ノイズフィルタ２２０は、入力ノードＮｉｎ１及び入力ノードＮｉｎ２と誘導素子Ｌ２１、スイッチング素子ＳＷ２１及びスイッチング素子ＳＷ２２との間に電気的に接続される。ノイズフィルタ２２０は、コモンモードコイルＬ２，Ｌ３、ライン間コンデンサＣ２，Ｃ３、ライン・アース間コンデンサＣ４，Ｃ５，Ｃ６，Ｃ７を含む。
【0177】
コモンモードコイルＬ２は、一端が入力ノードＮｉｎ１に接続され、他端が誘導素子Ｌ２１を介してスイッチング素子ＳＷ２１に接続される。コモンモードコイルＬ３は、一端が入力ノードＮｉｎ２に接続され、他端がスイッチング素子ＳＷ２２に接続される。コモンモードコイルＬ２，Ｌ３は、コアに互いに同相巻きに構成され、コイルに流れる電流の磁束を互いに打ち消し合いコモンモードノイズを減衰させ得る。
【0178】
ライン間コンデンサＣ２，Ｃ３は、それぞれ、一端が入力ノードＮｉｎ１と誘導素子Ｌ２１とを接続するラインに接続され、他端が入力ノードＮｉｎ２とスイッチング素子ＳＷ２２とを接続するラインに接続される。ライン間コンデンサＣ２，Ｃ３は、ノイズをライン間でバイパスさせ、ノーマルモードノイズを減衰させ得る。
【0179】
ライン・アース間コンデンサＣ４，Ｃ５は、それぞれ、一端が入力ノードＮｉｎ１と誘導素子Ｌ２１とを接続するラインに接続され、他端がグランド電位に接続される。ライン・アース間コンデンサＣ４，Ｃ５は、ノイズをグランド電位にバイパスさせ、コモンモードノイズを減衰させ得る。
【0180】
ライン・アース間コンデンサＣ６，Ｃ７は、それぞれ、一端が入力ノードＮｉｎ２と水チング素子ＳＷ２２のソースとを接続するラインに接続され、他端がグランド電位に接続される。ライン・アース間コンデンサＣ６，Ｃ７は、ノイズをグランド電位にバイパスさせ、コモンモードノイズを減衰させ得る。
【0181】
このように、スイッチング電源装置１２０１は、ノイズフィルタ２２０をさらに有することで、ノイズの外部への放射を抑制でき、外部からのノイズの影響を低減できる。
【0182】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【符号の説明】
【0183】
１，１０１，２０１，３０１，４０１，５０１，６０１，７０１，８０１，９０１，１００１，１１０１，１２０１ スイッチング電源装置
２，３ 電圧検知部
１０，１１０，３１０，４１０，５１０，６１０，８１０，９１０，１０１０，１１１０ 制御回路
２２０ ノイズフィルタ
１１，１２，１３，３１１，３１２，３１３，３１４ ゲート駆動機能
１４，１５，３２１，３２２，３２３，３２４ ゲート駆動電源機能
１６，３１９ ゲート駆動信号発生機能
１７，１８，１９，３１５，３１６，３１７，３１８ 絶縁機能
Ｃ１，Ｃ１１，Ｃ１２，Ｃ２１，Ｃ２２，Ｃ２３，Ｃ２４ 容量素子
Ｄ１，Ｄ２，Ｄ３，Ｄ２１，Ｄ２２，Ｄ３１ ダイオード
Ｌ１，Ｌ１１，Ｌ２１ 誘導素子
ＳＣＲ１，ＳＣＲ２，ＳＣＲ１１，ＳＣＲ１２，ＳＣＲ２１，ＳＣＲ２２ サイリスタ
ＳＷ１，ＳＷ１１，ＳＷ１２，ＳＷ２１，ＳＷ２２ スイッチング素子
２，３ 電圧検知部
１０，１１０，３１０，４１０，５１０，６１０，８１０，９１０，１０１０，１１１０ 制御回路
２２０ ノイズフィルタ
１１，１２，１３，３１１，３１２，３１３，３１４ ゲート駆動機能
１４，１５，３２１，３２２，３２３，３２４ ゲート駆動電源機能
１６，３１９ ゲート駆動信号発生機能
１７，１８，１９，３１５，３１６，３１７，３１８ 絶縁機能
Ｃ１，Ｃ１１，Ｃ１２，Ｃ２１，Ｃ２２，Ｃ２３，Ｃ２４ 容量素子
Ｄ１，Ｄ２，Ｄ３，Ｄ２１，Ｄ２２，Ｄ３１ ダイオード
Ｌ１，Ｌ１１，Ｌ２１ 誘導素子
ＳＣＲ１，ＳＣＲ２，ＳＣＲ１１，ＳＣＲ１２，ＳＣＲ２１，ＳＣＲ２２ サイリスタ
ＳＷ１，ＳＷ１１，ＳＷ１２，ＳＷ２１，ＳＷ２２ スイッチング素子
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】