IP Force 特許公報掲載プロジェクト 2022.1.31 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ 株式会社ジャパンディスプレイの特許一覧

<>
  • 特許-表示装置 図1
  • 特許-表示装置 図2
  • 特許-表示装置 図3
  • 特許-表示装置 図4
  • 特許-表示装置 図5
  • 特許-表示装置 図6
  • 特許-表示装置 図7
  • 特許-表示装置 図8
  • 特許-表示装置 図9
  • 特許-表示装置 図10
  • 特許-表示装置 図11
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-07-09
(45)【発行日】2024-07-18
(54)【発明の名称】表示装置
(51)【国際特許分類】
   G09G 3/32 20160101AFI20240710BHJP
   G09G 3/20 20060101ALI20240710BHJP
   G09F 9/33 20060101ALI20240710BHJP
   G09F 9/00 20060101ALI20240710BHJP
   H01L 33/00 20100101ALI20240710BHJP
   H01L 33/62 20100101ALI20240710BHJP
【FI】
G09G3/32 A
G09G3/20 624B
G09G3/20 621K
G09G3/20 641A
G09G3/20 641G
G09G3/20 641D
G09G3/20 641E
G09G3/20 641K
G09G3/20 641T
G09F9/33
G09F9/00 366G
H01L33/00 L
H01L33/00 J
H01L33/62
【請求項の数】 13
(21)【出願番号】P 2022579364
(86)(22)【出願日】2021-12-07
(86)【国際出願番号】 JP2021045002
(87)【国際公開番号】W WO2022168431
(87)【国際公開日】2022-08-11
【審査請求日】2023-07-31
(31)【優先権主張番号】P 2021016809
(32)【優先日】2021-02-04
(33)【優先権主張国・地域又は機関】JP
(73)【特許権者】
【識別番号】502356528
【氏名又は名称】株式会社ジャパンディスプレイ
(74)【代理人】
【識別番号】110000408
【氏名又は名称】弁理士法人高橋・林アンドパートナーズ
(72)【発明者】
【氏名】池田 雅延
(72)【発明者】
【氏名】青木 義典
【審査官】西田 光宏
(56)【参考文献】
【文献】中国特許出願公開第106652963(CN,A)
【文献】中国特許出願公開第111354299(CN,A)
【文献】欧州特許出願公開第02624243(EP,A1)
【文献】欧州特許出願公開第02889865(EP,A1)
【文献】特開2015-011784(JP,A)
【文献】特開2015-094814(JP,A)
【文献】特開2013-084635(JP,A)
(58)【調査した分野】(Int.Cl.,DB名)
G09F 9/00-9/46
G09G 3/00-3/08
G09G 3/12-3/16
G09G 3/19-3/26
G09G 3/30-3/34
G09G 3/38
H01L 33/00-33/46
H01L 33/62
(57)【特許請求の範囲】
【請求項1】
複数の画素を含む表示部と、
外光の照度値を検出する照度検出部と、
前記照度値に基づき、第1の階調制御モード、第2の階調制御モード、および第3の階調制御モードのいずれか1つを選択する階調制御回路部と、を含み、
前記複数の画素の各々は、第1のLEDチップおよび第2のLEDチップを含み、
前記第1の階調制御モードは、1フレーム期間内に、第1のサブフレーム期間および第2のサブフレーム期間を含み、
前記第2の階調制御モードは、前記1フレーム期間内に、第3のサブフレーム期間、第4のサブフレーム期間、および第5のサブフレーム期間を含み、
前記第3の階調制御モードは、前記1フレーム期間内に、第6のサブフレーム期間、第7のサブフレーム期間、および第8のサブフレーム期間を含み、
前記第1のサブフレーム期間、前記第3のサブフレーム期間、および前記第6のサブフレーム期間では、前記第1のLEDチップおよび前記第2のLEDチップの発光面積によって前記画素の階調が制御され、
前記第2のサブフレーム期間、前記第4のサブフレーム期間、および前記第7のサブフレーム期間では、前記第1のLEDチップおよび前記第2のLEDチップの発光時間によって前記画素の階調が制御され、
前記第5のサブフレーム期間および前記第8のサブフレーム期間では、前記第1のLEDチップおよび前記第2のLEDチップへ供給される電流値によって前記画素の階調が制御される、表示装置。
【請求項2】
前記照度値が第1の値以下であるとき、前記第1の階調制御モードが選択される、請求項に記載の表示装置。
【請求項3】
前記第1の値は500[lux]である、請求項に記載の表示装置。
【請求項4】
前記照度値が前記第1の値を超え、かつ、第2の値以下であるとき、前記第2の階調制御モードが選択される、請求項または請求項に記載の表示装置。
【請求項5】
前記第2の値は5000[lux]である、請求項に記載の表示装置。
【請求項6】
前記照度値が前記第2の値を超えるとき、前記第3の階調制御モードが選択される、請求項または請求項に記載の表示装置。
【請求項7】
前記第4のサブフレーム期間において制御される階調数は、前記第5のサブフレーム期間において制御される階調数よりも大きい、請求項乃至請求項のいずれか一項に記載の表示装置。
【請求項8】
前記第8のサブフレーム期間において制御される階調数は、前記第5のサブフレーム期間において制御される階調数よりも大きい、請求項乃至請求項のいずれか一項に記載の表示装置。
【請求項9】
前記階調制御回路部は、第1乃至第nのフレーム(nは2以上の整数)における前記照度値の平均化した平均照度値に基づいて前記第1の階調制御モード、前記第2の階調制御モード、および前記第3の階調制御モードのいずれか1つを選択する、請求項乃至請求項のいずれか一項に記載の表示装置。
【請求項10】
前記第1のLEDチップおよび前記第2のLEDチップは同一である、請求項乃至請求項のいずれか一項に記載の表示装置。
【請求項11】
前記第1のサブフレーム期間、前記第3のサブフレーム期間、および前記第6のサブフレーム期間において制御される階調数は2ビットであり、
前記2ビットの一方のビットによる前記画素の階調は、前記第1のLEDチップの発光または非発光によって制御され、
前記2ビットの他方のビットによる前記画素の階調は、前記第1のLEDチップおよび前記第2のLEDチップの両方の発光または非発光によって制御される、請求項10に記載の表示装置。
【請求項12】
前記第1のLEDチップと前記第2のLEDチップとは大きさが異なる、請求項1乃至請求項のいずれか一項に記載の表示装置。
【請求項13】
第1のLEDチップと前記第2のLEDチップとは、発光面積が異なる、請求項1乃至請求項のいずれか一項に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明の一実施形態は、表示装置に関する。
【背景技術】
【0002】
スマートフォン等の中小型表示装置においては、液晶やOLED(Organic Light Emitting Diode)を用いた表示装置が既に製品化されている。なかでも、自発光型素子であるOLEDを用いたOLED表示装置は、液晶表示装置と比べて、高コントラストでバックライトが不要という利点を有する。しかしながら、OLEDは有機化合物で構成されるため、有機化合物の劣化によってOLED表示装置の高信頼性を確保することが難しい。
【0003】
近年、次世代表示装置として、回路基板の画素内に微小なLEDチップを実装した、いわゆるマイクロLED表示装置またはミニLED表示装置の開発が進められている(例えば、特許文献1参照。)。LEDは、OLEDと同様の自発光型素子であるが、OLEDと異なり、ガリウム(Ga)またはインジウム(In)などを含む安定した無機化合物で構成されるため、OLED表示装置と比較すると、マイクロLED表示装置は高信頼性を有する。さらに、LEDチップは、発光効率が高く、高輝度を実現することができる。したがって、マイクロLED表示装置またはミニLED表示装置は、高信頼性、高輝度、および高コントラストを有する次世代表示装置として期待されている。
【先行技術文献】
【特許文献】
【0004】
【文献】米国特許出願公開第2020/0111403号明細書
【発明の概要】
【発明が解決しようとする課題】
【0005】
しかしながら、LEDチップは、供給される電流値によって発光波長が変化することが知られている。発光波長の変化は、特に、GaNを用いたLEDチップにおいて顕著である。そのため、特許文献1には、発光波長の変化を低減させるため、電流制御法に加えて、パルス幅変調(Pulse Width Modulation:PWM)制御法によるLEDチップの駆動方法が記載されている。PWM制御法において階調数を増加させる場合、パルス幅の数を増加する必要がある。しかしながら、パルス幅の数の増加は、1フレーム期間における走査回数の増加につながるため困難であり、階調数が制限される場合があった。
【0006】
また、外光の照度値により、表示装置の表示に要求される画質が異なる。例えば、外光の照度値が低い場合には、表示の輝度は低くてもよいが、発光波長のシフトの低減が要求される。これに対し、外光の照度値が高い場合には、発光波長のシフトよりも表示の輝度の高さが要求される。
【0007】
本発明の一実施形態は、上記問題に鑑み、外光の照度値に応じて画素の階調を制御することができる表示装置を提供することを目的の一つとする。
【課題を解決するための手段】
【0008】
本発明の一実施形態に係る表示装置は、複数の画素を含む表示部と、画素の階調を制御する階調制御回路部と、を含み、複数の画素の各々は、第1のLEDチップおよび第2のLEDチップを含み、階調制御回路部は、画素の階調を階調制御モードによって制御し、階調制御モードは、第1のLEDチップおよび第2のLEDチップの発光面積によって画素の階調が制御される第1のサブフレーム期間と、第1のLEDチップおよび第2のLEDチップの発光時間によって画素の階調が制御される第2のサブフレーム期間と、第1のLEDチップおよび第2のLEDチップへ供給される電流値によって画素の階調が制御される第3のサブフレーム期間と、を含む。
【0009】
また、本発明の一実施形態に係る表示装置は、複数の画素を含む表示部と、外光の照度値を検出する照度検出部と、照度値に基づき、第1の階調制御モード、第2の階調制御モード、および第3の階調制御モードのいずれか1つを選択する階調制御回路部と、を含み、複数の画素の各々は、第1のLEDチップおよび第2のLEDチップを含み、第1の階調制御モードは、1フレーム期間内に、第1のサブフレーム期間および第2のサブフレーム期間を含み、第2の階調制御モードは、1フレーム期間内に、第3のサブフレーム期間、第4のサブフレーム期間、および第5のサブフレーム期間を含み、第3の階調制御モードは、1フレーム期間内に、第6のサブフレーム期間、第7のサブフレーム期間、および第8のサブフレーム期間を含み、第1のサブフレーム期間、第3のサブフレーム期間、および第6のサブフレーム期間では、第1のLEDチップまたは第2のLEDチップの発光または非発光によって画素の階調が制御され、第2のサブフレーム期間、第4のサブフレーム期間、および第7のサブフレーム期間では、第1のLEDチップおよび第2のLEDチップの発光時間によって画素の階調が制御され、第5のサブフレーム期間および第8のサブフレーム期間では、第1のLEDチップおよび第2のLEDチップへ供給される電流値によって画素の階調が制御される。
【図面の簡単な説明】
【0010】
図1】本発明の一実施形態に係る表示装置の平面レイアウトの構成を示す模式図である。
図2】本発明の一実施形態に係る表示装置の画素の構成を示す模式的な平面図である。
図3】本発明の一実施形態に係る表示装置の画素の模式的な断面図である。
図4】本発明の一実施形態に係る表示装置の画素の回路構成を示す回路図である。
図5】本発明の一実施形態に係る表示装置において、第1の階調制御モードを用いて1フレーム期間における画素の階調の制御を説明する模式図である。
図6】本発明の一実施形態に係る表示装置において、第2の階調制御モードを用いて1フレーム期間における画素の階調の制御を説明する模式図である。
図7】本発明の一実施形態に係る表示装置において、第3の階調制御モードを用いて1フレーム期間における画素の階調の制御を説明する模式図である。
図8】本発明の一実施形態に係る表示装置の階調制御回路部で実行される階調制御モードの選択処理を示すフローチャート図である。
図9】本発明の一実施形態に係る表示装置の画素の断面模式図である。
図10】本発明の一実施形態に係る表示装置の階調制御回路部で実行される平均照度値の算出処理を示すフローチャート図である。
図11】本発明の一実施形態に係る表示装置の階調制御回路部で実行される階調制御モードの選択処理を示すフローチャート図である。
【発明を実施するための形態】
【0011】
以下、本発明に係る各実施形態について、図面を参照しつつ説明する。なお、各実施形態はあくまで一例にすぎず、当業者が、発明の主旨を保ちつつ適宜変更することによって容易に想到し得るものについても、当然に本発明の範囲に含まれる。また、図面は、説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、または形状などが模式的に表される場合がある。しかし、図示された形状などはあくまで一例であって、本発明の解釈を限定するものではない。
【0012】
本明細書において「αはA、BまたはCを含む」、「αはA、BおよびCのいずれかを含む」、「αはA、BおよびCからなる群から選択される一つを含む」、といった表現は、特に明示が無い限り、αがA~Cの複数の組み合わせを含む場合を排除しない。さらに、これらの表現は、αが他の要素を含む場合も排除しない。
【0013】
本明細書において、説明の便宜上、「上」または「上方」もしくは「下」または「下方」という語句を用いて説明するが、原則として、構造物が形成される基板を基準とし、基板から構造物に向かう方向を「上」または「上方」とする。逆に、構造物から基板に向かう方向を「下」または「下方」とする。したがって、基板上の構造物という表現において、基板と向き合う方向の構造物の面が構造物の下面となり、その反対側の面が構造物の上面となる。また、基板上の構造物という表現においては、基板と構造物との上下関係を説明しているに過ぎず、基板と構造物との間に他の部材が配置されていてもよい。さらに、「上」または「上方」もしくは「下」または「下方」の語句は、複数の層が積層された構造における積層順を意味するものであり、平面視において重畳する位置関係になくてもよい。
【0014】
本明細書において、各構成に付記される「第1」、「第2」、または「第3」などの文字は、各構成を区別するために用いられる便宜的な標識であり、特段の説明がない限り、それ以上の意味を有さない。
【0015】
本明細書および図面において、同一または類似する複数の構成を総じて表記する際には同一の符号を用い、これらの複数の構成のそれぞれを区別して表記する際には、小文字または大文字のアルファベットを添えて表記する場合がある。また、1つの構成のうちの複数の部分を区別して表記する際には、ハイフンと自然数を用いる場合がある。
【0016】
本明細書において、「表示装置」とは、映像を表示する装置を幅広く含むものであり、表示パネルや表示モジュールだけでなく、他の光学部材(例えば、偏光部材、バックライト、タッチパネル、または生体認証センサなど)が取り付けられた装置も含む場合がある。
【0017】
以下の各実施形態は、技術的な矛盾を生じない限り、互いに組み合わせることができる。
【0018】
<第1実施形態>
図1図8を参照して、本発明の一実施形態に係る表示装置10について説明する。
【0019】
[1.表示装置10の構成の概要]
図1は、本発明の一実施形態に係る表示装置10の構成を示す模式的な平面図である。
【0020】
図1に示すように、表示装置10は、表示部100、照度検出部200、階調制御回路部300、映像信号線駆動回路部400、走査信号線駆動回路部500、および端子部600を含む。照度検出部200、階調制御回路部300、映像信号線駆動回路部400、走査信号線駆動回路部500、および端子部600は、表示部100の周囲に設けられている。なお、表示部100の周囲の領域は、非表示部または額縁部などど称する場合がある。
【0021】
表示部100は、映像を表示することができる。表示部100は、複数の画素110を含む。複数の画素110は、例えば、マトリクス状に配置されるが、複数の画素110の配置はこれに限られない。複数の画素110の各々は、第1のLEDチップ120、第2のLEDチップ130、およびトランジスタ140を含む。なお、第1のLEDチップ120、第2のLEDチップ130、およびトランジスタ140の構造の詳細は、後述する。
【0022】
第1のLEDチップ120と第2のLEDチップ130とは、同じ発光色である。第1のLEDチップ120および第2のLEDチップ130の各々は、赤色LEDチップ、緑色LEDチップ、および青色LEDチップのいずれか1つである。すなわち、複数の画素110の各々は、赤色発光、緑色発光、および青色発光のいずれか1つの発光色を有する。複数の画素110の各々の発光色および階調が制御されることにより、表示部100では、フルカラーの映像を表示することができる。
【0023】
第1のLEDチップ120および第2のLEDチップ130の大きさは、特に限定されない。表示装置10の大きさまたは解像度を考慮して、第1のLEDチップ120および第2のLEDチップ130の大きさが決定されてもよい。例えば、表示装置10が中小型表示装置である場合、ミニLEDチップまたはマイクロLEDチップを用いることができる。
【0024】
第1のLEDチップ120と第2のLEDチップ130とは、同一の大きさのLEDチップであってもよく、異なる大きさのLEDチップであってもよい。なお、以下では、便宜上、第1のLEDチップ120と第2のLEDチップ130とが、同一の大きさのLEDチップとして説明する。
【0025】
照度検出部200は、外光の照度値を検出することができる。照度検出部200は、例えば、照度センサである。
【0026】
階調制御回路部300は、照度値を判定し、階調制御モードを選択することができる。また、選択された階調制御モードに応じて、画素110を制御するための信号を生成することができる。
【0027】
映像信号線駆動回路部400および走査信号線駆動回路部500は、画素110に含まれるトランジスタ140を駆動し、第1のLEDチップ120および第2のLEDチップ130の発光または非発光を制御することができる。
【0028】
端子部600は、複数の端子610を含み、外部装置と電気的に接続することができる。すなわち、表示装置10は、端子部600を介して、外部装置から電源または信号を供給することができる。
【0029】
図2は、本発明の一実施形態に係る表示装置10の画素110の構成を示す模式的な平面図である。図2には、赤色画素110R、緑色画素110G、および青色画素110Bを含む画素ユニットが示されている。
【0030】
図2に示すように、赤色画素110Rは、第1の赤色LEDチップ120Rおよび第2の赤色LEDチップ130Rを含む。緑色画素110Gは、第1の緑色LEDチップ120Gおよび第2の緑色LEDチップ130Gを含む。青色画素110Bは、第1の青色LEDチップ120Bおよび第2の青色LEDチップ130Bを含む。なお、以下では、画素、第1のLEDチップ、および第2のLEDチップの色を特に区別しないときは、画素110、第1のLEDチップ120、および第2のLEDチップ130として記載する場合がある。
【0031】
走査信号線駆動回路部500は、表示部100内のn行目(nは1以上の整数)に位置する画素ユニットに、共通に、走査信号SG(n)、発光制御信号BG(n)、初期化制御信号IG(n)、および第1のリセット信号RG(n)を供給することができる。第1のリセット信号RG(n)は、表示部100内のn行目に位置する画素ユニットに、電圧Vrstを供給することができる。基準電圧線PVSSは、画素ユニットに、共通に、基準電圧VSSを供給することができる。リセット信号VL1は、画素ユニットに、共通に、電圧Vrstを供給することができる。
【0032】
映像信号線駆動回路部400は、表示部100内のm列目(mは1以上の整数)に位置する画素ユニットに、共通に、映像信号SL(m)および第2のリセット信号VL2を供給することができる。第2のリセット信号VL2は、表示部100内のm列目に位置する画素ユニットに、電圧Viniを供給することができる。第1の駆動電源線PVDD1は、表示部100内のm列目に位置する画素ユニットに、第1の駆動電圧VDDH1を供給することができる。第2の駆動電源線PVDD2は、表示部100内のm列目に位置する画素ユニットに、第2の駆動電圧VDDH2を供給することができる。第3の駆動電源線PVDD3は、表示部100内のm列目に位置する画素ユニットに、第3の駆動電圧VDDH3を供給することができる。第4の駆動電源線PVDD4は、表示部100内のm列目に位置する画素ユニットに、第4の駆動電圧VDDH4を供給することができる。第5の駆動電源線PVDD5は、表示部100内のm列目に位置する画素ユニットに、第5の駆動電圧VDDH5を供給することができる。第6の駆動電源線PVDD6は、表示部100内のm列目に位置する画素ユニットに、第6の駆動電圧VDDH6を供給することができる。
【0033】
本明細書において、電圧Vrstおよび電圧Viniが固定電圧である例を示すが、電圧Vrstおよび電圧Viniは時間経過とともに変化してもよい。また、本明細書において、走査信号線駆動回路部500が、画素ユニットに、第1のリセット信号RGを供給し、映像信号線駆動回路部400が、画素ユニットに、第2のリセット信号VL2を供給するが、これに限定されない。映像信号線駆動回路部400が、画素ユニットに、第1のリセット信号RGを供給してもよく、走査信号線駆動回路部500が、画素ユニットに、第2のリセット信号VL2を供給してもよい。また、走査信号線駆動回路部500および映像信号線駆動回路部400のいずれか1つが、画素ユニットに、第1のリセット信号RGおよび第2のリセット信号VL2を供給してもよい。また、第1のリセット信号RGおよび第2のリセット信号VL2は、端子610に電気的に接続されてもよい。この場合、電圧Vrstおよび電圧Viniは、外部装置から供給される。本明細書において、電圧Vrstはリセット電圧と呼ぶ場合がある。また、本明細書において、電圧Viniは初期化電圧と呼ぶ場合がある。
【0034】
また、本明細書において、第1の駆動電源線PVDD1、第2の駆動電源線PVDD2、第3の駆動電源線PVDD3、第4の駆動電源線PVDD4、第5の駆動電源線PVDD5、および第6の駆動電源線PVDD6は、映像信号線駆動回路部400に設けられ、第1の駆動電圧VDDH1、第2の駆動電圧VDDH2、第3の駆動電圧VDDH3、第4の駆動電圧VDDH4、第5の駆動電圧VDDH5、および第6の駆動電圧VDDH6は、映像信号線駆動回路部400から画素ユニットに供給するが、これに限られない。第1の駆動電源線PVDD1、第2の駆動電源線PVDD2、第3の駆動電源線PVDD3、第4の駆動電源線PVDD4、第5の駆動電源線PVDD5、および第6の駆動電源線PVDD6は、走査信号線駆動回路部500に設けられてもよく、第1の駆動電圧VDDH1、第2の駆動電圧VDDH2、第3の駆動電圧VDDH3、第4の駆動電圧VDDH4、第5の駆動電圧VDDH5、および第6の駆動電圧VDDH6の一部が走査信号線駆動回路部500に設けられ、一部以外が映像信号線駆動回路部400に設けられてもよい。本実施形態に係る表示装置10においては、用途または仕様などに合わせて、電源線の配置を適宜変えてもよい。
【0035】
[2.画素110の素子構造]
図3は、本発明の一実施形態に係る表示装置10の画素110の模式的な断面図である。具体的には、図3は、図2に示すA1-A2線に沿って切断された画素110の模式的な断面図である。
【0036】
図3に示すように、画素110は、基板1000、遮光層1010、アンダーコート層1020、半導体層1030、第1の絶縁層1040、第1の導電層1050、第2の絶縁層1060、第2の導電層1070、第1の平坦化層1080、第3の導電層1090、第3の絶縁層1100、第4の導電層1110、第5の導電層1120、第6の導電層1130、第1のLEDチップ120、第2のLEDチップ130、第2の平坦化層1140、第7の導電層1150、およびオーバーコート層1160を含む。
【0037】
基板1000は、基板1000上に設けられる各層を支持することができる。基板1000は、第1のLEDチップ120または第2のLEDチップ130からの発光を透過することができる基板であってもよい。基板1000として、例えば、ガラス基板、石英基板、またはサファイア基板などの透光性を有する剛性基板を用いることができる。また、基板1000として、シリコン基板などの透光性を有しない剛性基板を用いることもできる。また、基板1000として、ポリイミド樹脂基板、アクリル樹脂基板、シロキサン樹脂基板、またはフッ素樹脂基板などの透光性を有する可撓性基板を用いることができる。基板1000の耐熱性を向上させるために、上記の樹脂基板に不純物を導入してもよい。なお、上述した剛性基板または可撓性基板の上に酸化シリコン膜または窒化シリコン膜が成膜された基板を、基板1000として用いることもできる。
【0038】
遮光層1010は、外光を反射または吸収することができる。遮光層1010の材料として、例えば、アルミニウム(Al)、銅(Cu)、チタン(Ti)、モリブデン(Mo)、もしくはタングステン(W)、またはこれらの合金もしくは化合物などを用いることができる。また、遮光層1010の材料として、例えば、ブラックマトリクスを用いることもできる。また、遮光層1010は、単層構造だけでなく、積層構造とすることもできる。例えば、遮光層1010は、赤色カラーフィルタ、緑色カラーフィルタ、および青色カラーフィルタの積層構造であってもよい。
【0039】
アンダーコート層1020は、半導体層1030への不純物の拡散を防止することができる。アンダーコート層1020の材料として、例えば、酸化シリコンまたは窒化シリコンなどを用いることができる。また、アンダーコート層1020は、単層であってもよく、積層であってもよい。なお、アンダーコート層1020を設けない構成とすることもできる。
【0040】
半導体層1030、第1の絶縁層1040、第1の導電層1050、第2の絶縁層1060、および第2の導電層1070は、いわゆるトランジスタ140の構成を含む。すなわち、半導体層1030、第1の絶縁層1040、第1の導電層1050、第2の絶縁層1060、および第2の導電層1070は、それぞれ、半導体膜、ゲート絶縁膜、ゲート電極、層間絶縁膜、およびソース電極またはドレイン電極として機能することができる。
【0041】
図3に示すトランジスタ140は、トップゲート型トランジスタである。半導体層1030(半導体膜)の上に、第1の絶縁層1040(ゲート絶縁膜)が設けられている。第1の絶縁層1040(ゲート絶縁膜)の上に、第1の導電層1050(ゲート電極)が設けられている。第1の導電層1050(ゲート電極)の上に、第2の絶縁層1060(層間絶縁膜)が設けられている。第2の絶縁層1060(層間絶縁膜)の上に、第2の導電層1070(ソース電極またはドレイン電極)が設けられている。第1の絶縁層1040(ゲート絶縁膜)および第2の絶縁層1060には、開口部が設けられている。第2の導電層1070(ソース電極またはドレイン電極)は、開口部を介して、半導体層1030(半導体膜)と電気的に接続している。なお、画素110に含まれるトランジスタ140は、トップゲート型トランジスタに限られない。トランジスタ140は、ボトムゲート型トランジスタであってもよい。また、半導体層1030の上下に設けられた絶縁層を介して2つのゲート電極を有するデュアルゲート型トランジスタであってもよい。デュアルゲート型トランジスタの場合、例えば、第1のゲート電極として第1の導電層1050が用いられ、第2のゲート電極として、遮光層1010が用いられる。
【0042】
半導体層1030の材料として、チャネル領域を形成することができる半導体材料を用いることができる。半導体材料として、例えば、シリコン、酸化インジウムガリウム亜鉛(IGZO)もしくは酸化亜鉛(ZnO)などの酸化物半導体、またはヒ化ガリウム(GaAs)もしくは窒化ガリウム(GaN)などの化合物半導体を用いることができる。半導体材料がシリコンである場合、半導体材料は、アモルファスシリコン、ポリシリコン、または単結晶シリコンのいずれであってもよい。半導体層1030は、チャネル領域だけでなく、ソース領域またはドレイン領域(高濃度不純物領域)を含んでいてもよい。さらに、チャネル領域とソース領域との間、またはチャネル領域とドレイン領域との間に、低濃度不純物領域を含んでいてもよい。
【0043】
第1の絶縁層1040および第2の絶縁層1060の各々の材料として、例えば、酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、または窒化アルミニウムなどを用いることができる。また、第1の絶縁層1040または第2の絶縁層1060は、単層であってもよく、積層であってもよい。
【0044】
第1の導電層1050および第2の導電層1070の各々の材料として、金属材料を用いることができる。金属材料としては、例えば、銅(Cu)、アルミニウム(Al)、チタン(Ti)、クロム(Cr)、コバルト(Co)、ニッケル(Ni)、モリブデン(Mo)、ハフニウム(Hf)、タンタル(Ta)、タングステン(W)、もしくはビスマス(Bi)、またはこれらの合金もしくは化合物を用いることができる。また、第1の導電層1050および第2の導電層1070は、単層であってもよく、積層であってもよい。
【0045】
第1の平坦化層1080は、トランジスタ140の凹凸を平坦にすることができる。第1の平坦化層1080は、第2の導電層1070の上に設けられている。第1の平坦化層1080には、必要に応じて、第2の導電層1070の一部が露出するように、開口部が設けられていてもよい。第1の平坦化層1080の材料として、例えば、アクリル樹脂、シリコーン樹脂、またはポリイミド樹脂などを用いることができる。
【0046】
第3の導電層1090は、共通電極として機能することができる。第3の導電層1090の材料として、インジウム・スズ酸化物(ITO)またはインジウム・亜鉛酸化物(IZO)などの透明導電材料を用いることができる。
【0047】
第3の絶縁層1100は、容量の誘電体として機能することができる。第3の絶縁層1100の材料として、例えば、窒化シリコンなどを用いることができる。
【0048】
第4の導電層1110は、画素電極として機能することができる。第4の導電層1110の材料として、例えば、インジウム・スズ酸化物(ITO)またはインジウム・亜鉛酸化物(IZO)などの透明導電材料を用いることができる。
【0049】
第5の導電層1120は、陽極として機能することができる。第5の導電層1120の材料として、例えば、インジウム・スズ酸化物(ITO)もしくはインジウム・亜鉛酸化物(IZO)などの透明導電材料、または銀(Ag)などの金属材料を用いることができる。また、第5の導電層1120は、それらの材料の積層構造とすることもできる。例えば、積層構造としては、ITO/Ag/ITOのような構造を用いることができる。
【0050】
第6の導電層1130は、第1のLEDチップ120または第2のLEDチップ130に設けられた電極と、基板1000側に設けられた第5の導電層1120とを接続する接続層として機能することができる。第6の導電層1130の材料として、例えば、銀ペーストまたはハンダなどを用いることができる。
【0051】
第2の平坦化層1140は、第1のLEDチップ120または第2のLEDチップ130の凹凸を平坦化することができる。第2の平坦化層1140の材料として、例えば、アクリル樹脂、ポリイミド樹脂、エポキシ樹脂、またはシリコーン樹脂などを用いることができる。
【0052】
第7の導電層1150は、陰極として機能することができる。第7の導電層1150の材料として、例えば、インジウム・スズ酸化物(ITO)またはインジウム・亜鉛酸化物(IZO)などの透明導電材料を用いることができる。
【0053】
オーバーコート層1160は、外部からの影響(水分や衝撃など)を低減することができる。オーバーコート層1160の材料として、窒化シリコンなどの無機材料、またはアクリル樹脂またはポリイミド樹脂などの有機材料を用いることができる。また、オーバーコート層1160は、これら材料の積層構造とすることもできる。
【0054】
[4.画素110の回路構成]
図4は、本発明の一実施形態に係る表示装置10の画素110の回路構成を示す回路図である。
【0055】
図4に示すように、画素110は、第1のLEDチップ120を制御する第1の駆動部121および第2のLEDチップおよび第2の駆動部131を有する。第2の駆動部131の構成は、LEDチップが第2のLEDチップ130であり、保持容量素子が保持容量素子SC2であり、および駆動電源線が第2の駆動電源線PVDD2である点において、第1の駆動部121の構成と異なっている。換言すると、第2の駆動部131において、LEDチップ、保持容量素子、および駆動電源以外の構成は、第1の駆動部121と同様の構成である。
【0056】
図4に示すように、第1の駆動部121は、駆動トランジスタDRT、選択トランジスタSST(第1スイッチ)、初期化トランジスタIST(第2スイッチ)、リセットトランジスタRST(第3スイッチ)、発光制御トランジスタBCT(第4スイッチ)、保持容量素子(容量素子)SC1、第1のLEDチップ120、カソード容量Ccd、および付加容量Celを含む。これらのトランジスタの各々は、第1の電極(ゲート電極)、ならびに第2の電極および第3の電極からなる一対の電極(ソース電極、ドレイン電極)を含む。保持容量素子SC1、カソード容量Ccd、および付加容量Celの各々は、一対の電極を含む。なお、付加容量Celは、第1のLEDチップ120の寄生容量であってよく、第1のLEDチップ120と並列に設けられた容量素子および第1のLEDチップ120の寄生容量とを含んでもよい。
【0057】
第1の駆動部121の第1のLEDチップ120を駆動する電源として、第1の駆動電源線PVDD1から第1の駆動電圧VDDH1が供給され、基準電圧線PVSSから基準電圧VSSが供給され、リセット信号VL1から電圧Vrstが供給される。また、第2の駆動部131の第2のLEDチップ130を駆動する電源として、第2の駆動電源線PVDD2から第2の駆動電圧VDDH2が供給される。電圧Vrstは、第1の駆動電圧VDDH1、および第2の駆動電圧VDDH2よりも小さく、基準電圧VSSと略同一とすることができる。第1の駆動電圧VDDH1は第2の駆動電圧VDDH2より大きくてもよく、第3の駆動電圧VDDH3は第4の駆動電圧VDDH4より大きくてもよく、第5の駆動電源線PVDD5は第6の駆動電圧VDDH6より大きくてもよい。
【0058】
駆動トランジスタDRTは、入力された映像信号を用いて、第1のLEDチップ120に電流を流し、第1のLEDチップ120を発光させる機能を有する。選択トランジスタSSTは、駆動トランジスタDRTに映像信号を供給する機能を有する。初期化トランジスタISTは、駆動トランジスタDRTの第1の電極141(ゲート電極141)などに電圧Viniを供給し、駆動トランジスタDRTをリセットする機能を有する。発光制御トランジスタBCTは、第1の駆動電源線PVDD1または第2の駆動電源線PVDD2と駆動トランジスタDRTとの接続または非接続を制御する。発光制御トランジスタBCTは、駆動トランジスタDRTと第1のLEDチップ120、および駆動トランジスタDRTと付加容量Celとの電気的な接続または非接続を制御する。すなわち、第1の駆動部121の発光制御トランジスタBCTは、第1のLEDチップ120の発光または非発光を制御する機能を有する。また、第2の駆動部131の第2のLEDチップ130を駆動する電源として、第2の駆動電源線PVDD2から第2の駆動電圧VDDH2が供給される。すなわち、第2の駆動部131の発光制御トランジスタBCTは、第2のLEDチップ130の発光または非発光を制御する機能を有する。
【0059】
リセットトランジスタRSTは、駆動トランジスタDRTの第3の電極142(ドレイン電極142)に電圧Vrstを供給し、第1のLEDチップ120の第1の電極122に電圧Vrstを供給し、駆動トランジスタDRTの第2の電極143(ソース電極143)、および第1のLEDチップ120をリセットする機能を有する。第1のLEDチップ120の第1の電極122は、例えば、陽極である。また、第2の駆動部131のリセットトランジスタRSTは、第2のLEDチップ130の第1の電極132に電圧Vrstを供給し、第1の駆動部121のリセットトランジスタRSTと同様の機能を有する。
【0060】
保持容量素子SC1は、駆動トランジスタDRTの閾値に相当する電圧を確保する機能を有する。また、保持容量素子SC1は、第1のLEDチップ120が発光するために駆動トランジスタDRTの第1の電極141(ゲート電極141)に入力する電圧を維持する機能を有する。すなわち、保持容量素子SC1は、入力された映像信号を保持するための機能を有する。また、保持容量素子SC2は、保持容量素子SC1と同様の構成を有し、同様の機能を有する。
【0061】
本実施形態に係る表示装置10は、入力された映像信号を保持するものとして、保持容量素子SC2、または保持容量素子SC1などの保持容量素子を有するが、入力された映像信号を保持するものは保持容量素子でなくてもよい。例えば、信号または電圧を保持可能な素子は、SRAMのように2値のデータを保持可能な素子であってもよい。
【0062】
第1のLEDチップ120は、ダイオード特性を有する。付加容量Celは、第1のLEDチップ120が含む容量である。カソード容量Ccdは、第1のLEDチップ120の第1の電極122と基準電圧線PVSSの間に形成される容量である。また、第2のLEDチップ130は、第1のLEDチップ120と同様に、ダイオード特性を有する。第2の駆動部131の付加容量Celは、第2のLEDチップ130が含む容量でもある。第2の駆動部131のカソード容量Ccdは、第2のLEDチップ130の第1の電極132と基準電圧線PVSSの間に形成される容量でもある。なお、本実施形態においては、付加容量Celと保持容量素子SC1またはSC2とによって、入力された映像信号を保持してもよい。
【0063】
初期化トランジスタISTのゲート電極は、初期化制御線416に電気的に接続される。初期化制御線416には、初期化制御信号IG(n)が供給される。初期化トランジスタISTは、初期化制御信号IG(n)に供給される信号によって、導通状態、非導通状態が制御される。初期化制御信号IG(n)に供給される信号がローレベル(Low Level、Lレベル)のとき、初期化トランジスタISTは、非導通状態となる。初期化制御信号IG(n)に供給される信号がハイレベル(High Level、Hレベル)のとき、初期化トランジスタISTは、導通状態となる。初期化トランジスタISTのソース電極は、第2のリセット電圧線414に電気的に接続される。第2のリセット電圧線414には、第2のリセット信号VL2が供給される。初期化トランジスタISTのドレイン電極は、駆動トランジスタDRTのゲート電極141、選択トランジスタSSTのドレイン電極、および保持容量素子SC1の第1の電極144に電気的に接続される。保持容量素子SC1の第2の電極145は、駆動トランジスタDRTのソース電極143、リセットトランジスタRSTのドレイン電極、第1のLEDチップ120の第1の電極122、および付加容量Celの第1の電極に電気的に接続される。保持容量素子SC2の第2の電極145は、第2の駆動部131の駆動トランジスタDRTのソース電極143、第2の駆動部131のリセットトランジスタRSTのドレイン電極、第2のLEDチップ130の第1の電極132、および付加容量Celの第1の電極に電気的に接続される。
【0064】
選択トランジスタSSTのゲート電極は、走査信号線408に電気的に接続される。走査信号線408には、走査信号SG(n)が供給される。選択トランジスタSSTは、走査信号SG(n)に供給される信号によって、導通状態または非導通状態が制御される。走査信号SG(n)に供給される信号がLレベルのとき、選択トランジスタSSTは、非導通状態となる。走査信号SG(n)に供給される信号がHレベルのとき、選択トランジスタSSTは、導通状態となる。選択トランジスタSSTのソース電極は、映像信号線409に電気的に接続される。映像信号線409には、映像信号SL(m)が供給される。
【0065】
発光制御トランジスタBCTのゲート電極は、発光制御線418に電気的に接続される。発光制御線418には、発光制御信号BG(n)が供給される。発光制御トランジスタBCTは、発光制御信号BG(n)に供給される信号によって、導通状態または非導通状態が制御される。発光制御信号BG(n)に供給される信号がLレベルのとき、発光制御トランジスタBCTは、非導通状態となる。発光制御信号BG(n)に供給される信号がHレベルのとき、発光制御トランジスタBCTは、導通状態となる。発光制御トランジスタBCTのドレイン電極は、第1の駆動電源線PVDD1または第2の駆動電源線PVDD2に電気的に接続される。第1の駆動電源線PVDD1は、第1の駆動電源線428である。第2の駆動電源線PVDD2は、第2の駆動電源線429である。発光制御トランジスタBCTのソース電極は、駆動トランジスタDRTのドレイン電極142と電気的に接続される。
【0066】
リセットトランジスタRSTのゲート電極は、第1のリセット信号線412に電気的に接続される。第1のリセット信号線412には、第1のリセット信号RGが供給される。リセットトランジスタRSTは、第1のリセット信号線412に供給される信号によって、導通状態、非導通状態が制御される。第1のリセット信号線412に供給される信号がLレベルのとき、リセットトランジスタRSTは、非導通状態となる。第1のリセット信号線412に供給される信号がHレベルのとき、リセットトランジスタRSTは、導通状態となる。リセットトランジスタRSTのソース電極は、第1のリセット電圧線410に電気的に接続される。第1のリセット電圧線410には、第1のリセット信号VL1が供給される。
【0067】
第1のLEDチップ120の第2の電極123、カソード容量Ccd、および付加容量Celの第2の電極は、基準電圧線PVSSに電気的に接続される。基準電圧線PVSSは、例えば、陰極に電気的に接続される。なお、第2のLEDチップ130の第2の電極133は、第1のLEDチップ120の第2の電極123と同様に、カソード容量Ccdおよび付加容量Celの第2の電極は、基準電圧線PVSSに電気的に接続される。
【0068】
初期化トランジスタISTのドレイン電極、選択トランジスタSSTのドレイン電極、駆動トランジスタDRTのゲート電極141、および保持容量素子SC1の第1の電極144は、第1のノードAに電気的に接続される。駆動トランジスタDRTのソース電極143、保持容量素子Csの第2の電極、第1のLEDチップ120の第1の電極122、および付加容量Celの第1の電極は、第3のノードCに電気的に接続される。リセットトランジスタRSTのドレイン電極、駆動トランジスタDRTのドレイン電極142、および発光制御トランジスタBCTのソース電極は、第2のノードBに電気的に接続される。
【0069】
第1のリセット電圧線410は、画素110に共通の電圧Vrstを供給するため、本明細書等では第2の共通電極と呼ぶ場合がある。第2のリセット電圧線414は、画素110に共通の電圧Viniを供給するため、本明細書等では第3の共通電極と呼ぶ場合がある。なお、電圧Vrstと電圧Viniとは略同一の電圧である。電圧Vrstと電圧Viniが略同一であることによって、駆動トランジスタDRTのリセット時に、駆動トランジスタDRTのゲート電極141の電圧と駆動トランジスタDRTのソース電極143の電圧とを略同一にすることができるため、駆動トランジスタDRTのリセットと、駆動トランジスタDRTの閾値補正との両方を精度よく行うことができる。
【0070】
本明細書等において、導通状態とは、トランジスタのソース電極とドレイン電極とが導通し、トランジスタがオン(ON)の状態を示すものとする。また、本明細書等において、非導通状態とは、トランジスタのソース電極とドレイン電極とが非導通となり、トランジスタがオフ(OFF)の状態を示すものとする。なお、各トランジスタにおいて、ソース電極とドレイン電極とは、各電極の電圧によって、入れ替わる場合がある。また、トランジスタがオフの状態であっても、リーク電流などのように、わずかに電流が流れることは、当業者であれば容易に理解できる。
【0071】
[5.画素110の階調の制御]
本実施形態に係る表示装置10では、階調制御回路部300が階調制御モードを選択し、階調制御モードに基づいて画素110の階調が制御される。階調制御モードには、画素110の階調を制御するための複数の制御方法が含まれる。制御方法としては、例えば、面積制御法、パルス幅変調(PWM)制御方法、または電流制御法などである。
【0072】
始めに、本実施形態に係る表示装置10の画素110の階調を制御する面積制御法、PWM制御法、および電流制御法について説明する。
【0073】
[5-1.面積制御法]
面積制御法では、LEDチップの発光面積によって画素の階調が制御される。すなわち、表示装置10では、第1のLEDチップ120または第2のLEDチップ130の発光または非発光によって画素110の階調が制御される。以下では、便宜上、階調数が2ビットであるとして説明する。
【0074】
2ビットの一方のビット(以下、「第0のビット」とする。)には、第1のLEDチップ120の発光の制御が割り当てられる。すなわち、第0のビットでは、第1のLEDチップ120の発光または非発光によって画素110の階調を制御することができる。また、2ビットの他方のビット(以下、「第1のビット」とする。)には、第1のLEDチップ120および第2のLEDチップ130の両方の発光の制御が割り当てられる。すなわち、第1のビットでは、第1のLEDチップ120および第2のLEDチップ130の両方の発光または非発光によって画素110の階調を制御することができる。第0のビットでは、第1のLEDチップ120のみが発光するのに対し、第1のビットでは、第1のLEDチップ120および第2のLEDチップ130の両方が発光する。そのため、第1のLEDチップ120と第2のLEDチップ130とが同じ大きさおよび構造を有する場合(同一のLEDチップである場合)、第1のビットで制御される発光面積は、第0ビットで制御される発光面積よりも大きい。したがって、面積制御法では、第1のLEDチップ120または第2のLEDチップ130の発光または非発光の制御により、表1に示すような4つの階調を表現することができる。
【0075】
【表1】
【0076】
面積制御法では、映像信号SL(m)に印加される電圧を一定とし、発光制御トランジスタBCTによって第1のLEDチップ120または第2のLEDチップ130の発光または非発光を制御することができる。
【0077】
なお、面積制御法では、LEDチップの数を増やすことにより、階調数を増やすことができる。
【0078】
[5-2.PWM制御法]
PWM制御法では、LEDチップの発光時間(パルス幅)によって画素の階調が制御される。すなわち、表示装置10では、第1のLEDチップおよび第2のLEDチップ130の発光時間によって画素110の階調が制御される。以下では、便宜上、階調数が2ビットであるとして説明する。
【0079】
2ビットの一方のビット(以下、「第0のビット」とする。)には、第1のパルス幅が割り当てられる。すなわち、第0のビットでは、第1のパルス幅のオンまたはオフによる第1のLEDチップ120および第2のLEDチップ130の発光または非発光によって画素110の階調を制御することができる。また、2ビットの他方のビット(以下、「第1のビット」とする。)には、第2のパルス幅が割り当てられる。すなわち、第1のビットでは、第2のパルス幅のオンまたはオフによる第1のLEDチップ120および第2のLEDチップ130の発光または非発光によって画素110の階調を制御することができる。ここでは、第2のパルス幅は、第1のパルス幅よりも大きいとする。そのため、第1のビットにおける第1のLEDチップ120および第2のLEDチップ130の発光時間は、第0のビットにおける第1のLEDチップ120および第2のLEDチップ130の発光時間よりも長い。したがって、PWM制御法では、第1のパルス幅または第2のパルス幅による第1のLEDチップ120および第2のLEDチップ130の発光または非発光の制御により、表2に示すような4つの階調を表現することができる。
【0080】
【表2】
【0081】
PWM制御法では、映像信号SL(m)に印加される電圧を一定とし、発光制御トランジスタBCTのゲート電極に接続される発光制御信号BG(n)に供給される信号のパルス幅によって第1のLEDチップ120および第2のLEDチップ130の発光時間を制御することができる。
【0082】
なお、PWM制御法では、パルス幅の数を増やすことにより、階調数を増やすことができる。
【0083】
[5-3.電流制御法]
電流制御法では、LEDチップに供給される電流値によって画素の階調が制御される。すなわち、表示装置10では、第1のLEDチップ120および第2のLEDチップ130に供給される電流値によって画素110の階調が制御される。以下では、便宜上、階調数が2ビットであるとして説明する。
【0084】
2ビットの一方のビット(以下、「第0のビット」とする。)には、第1の電流値が割り当てられる。すなわち、第0のビットでは、第1の電流値のオンまたはオフによる第1のLEDチップ120および第2のLEDチップ130の発光または非発光によって画素110の階調を制御することができる。また、2ビットの他方のビット(以下、「第1のビット」)には、第2の電流値が割り当てられる。すなわち、第1のビットでは、第2の電流値のオンまたはオフによる第1のLEDチップ120および第2のLEDチップ130の発光または非発光によって画素110の階調を制御することができる。ここでは、第2の電流値は、第1の電流値よりも大きいとする。そのため、第1のビットにおける第1のLEDチップ120および第2のLEDチップ130の発光輝度は、第0のビットにおける第1のLEDチップ120および第2のLEDチップ130の発光輝度よりも大きい。したがって、電流制御法では、第1の電流値または第2の電流値による第1のLEDチップ120および第2のLEDチップ130の発光または非発光の制御により、表3に示すような4つの階調を表現することができる。
【0085】
【表3】
【0086】
電流制御法では、映像信号SL(m)に印加される電圧を変化されることによって第1のLEDチップ120および第2のLEDチップ130に供給される電流値を制御することができる。
【0087】
なお、電流制御法では、電流値の数を増やすことにより、階調数を増やすことができる。
【0088】
続いて、本実施形態に係る表示装置10の画素110の階調の制御で選択されるいくつかの階調制御モードについて説明する。階調制御モードは、例えば、外光の照度に応じて選択されてもよい。以下では、便宜上、階調数が6ビットであるとして説明する。
【0089】
[5-4.第1の階調制御モード]
図5は、本発明の一実施形態に係る表示装置10において、第1の階調制御モードを用いて1フレーム期間における画素110の階調の制御を説明する模式図である。
【0090】
第1の階調制御モードでは、1フレーム期間(1F)は、第1のサブフレーム期間(1SF)および第2のサブフレーム期間(2SF)に分割される。第1のサブフレーム期間(1SF)では、面積制御法による画素110の階調の制御が行われる。第2のサブフレーム期間(2SF)では、PWM制御法による画素110の階調の制御が行われる。第1のサブフレーム期間(1SF)および第2のサブフレーム期間(2SF)は、それぞれ、面積制御法およびPWM制御法における階調数に応じて、複数の期間に分割されてもよい。第1の階調制御モードでは、6ビットの階調数のうちの2ビットが面積制御法に割り当てられ、6ビットの階調数のうちの4ビットがPWM制御法に割り当てられる。そのため、第1のサブフレーム期間(1SF)の第1の期間(1-1SF)および第2の期間(1-2SF)では、第1のLEDチップ120または第2のLEDチップ130の発光または非発光によって画素110の階調が制御される。また、第2のサブフレーム期間(2SF)の第3の期間(2-1SF)、第4の期間(2-2SF)、第5の期間(2-3SF)、および第6の期間(2-4SF)では、それぞれ、第1のパルス幅、第2のパルス幅、第3のパルス幅、および第4のパルス幅によって画素110の階調が制御される(ここでは、第1のパルス幅>第2のパルス幅>第3のパルス幅>第4のパルス幅とする。)。したがって、第1の階調制御モードの1フレーム期間(1F)内の各期間(1-1SF~2-4SF)における画素110の階調の制御をまとめると、表4に示す通りである。
【0091】
【表4】
【0092】
第1の階調制御モードでは、PWM制御法によって制御される階調数が多い。PWM駆動法は、LEDチップの発光波長のシフトが少ない特徴を有する。そのため、第1の階調制御モードによる画素110の制御は、発光波長のシフトが重要視される外光照度が低い場合において有効である。そのため、例えば、外光照度が500[lux]以下であるとき、階調制御回路部300によって第1の階調制御モードが選択される。
【0093】
なお、1フレーム期間(1F)内の各期間(1-1SF~2-4SF)の長さは同一であってもよく、異なっていてもよい。
【0094】
[5-5.第2の階調制御モード]
図6は、本発明の一実施形態に係る表示装置10において、第2の階調制御モードを用いて1フレーム期間における画素110の階調の制御を説明する模式図である。
【0095】
第2の階調制御モードでは、1フレーム期間(1’F)は、第1のサブフレーム期間(1’SF)、第2のサブフレーム期間(2’SF)、および第3のサブフレーム期間(3’SF)に分割される。第1のサブフレーム期間(1’SF)では、面積制御法による画素110の階調の制御が行われる。第2のサブフレーム期間(2’SF)では、PWM制御法による画素110の階調の制御が行われる。第3のサブフレーム期間(3’SF)では、電流制御法による画素110の階調の制御が行われる。第1のサブフレーム期間(1’SF)、第2のサブフレーム期間(2’SF)、および第3のサブフレーム期間(3’SF)は、それぞれ、面積制御法、PWM制御法、および電流制御法における階調数に応じて、複数の期間に分割されてもよい。第2の階調制御モードでは、6ビットの階調数のうちの2ビットが面積制御法に割り当てられ、6ビットの階調数のうちの3ビットがPWM制御法に割り当てられ、6ビットの階調数のうちの1ビットが電流制御法に割り当てられる。そのため、第1のサブフレーム期間(1’SF)の第1の期間(1’-1SF)および第2の期間(1’-2SF)では、第1のLEDチップ120または第2のLEDチップ130の発光または非発光によって画素110の階調が制御される。また、第2のサブフレーム期間(2’SF)の第3の期間(2’-1SF)、第4の期間(2’-2SF)、および第5の期間(2’-3SF)では、それぞれ、第5のパルス幅、第6のパルス幅、および第7のパルス幅によって画素110の階調が制御される(ここでは、第5のパルス幅>第6のパルス幅>第7のパルス幅とする。なお、第2の階調制御モードのパルス幅は、第1の階調制御モードのパルス幅と同一であってもよい。例えば、第2の階調制御モードの第6のパルス幅および第7のパルス幅は、それぞれ、第1の階調制御モードの第1のパルス幅および第2のパルス幅であってもよい。)。また、第3のサブフレーム期間(3’SF)の第6の期間(3’-1SF)では、第1の電流値によって画素110の階調が制御される。したがって、第2の階調制御モードの1フレーム期間(1’F)内の各期間(1’-1SF~3’-1SF)における画素110の階調の制御をまとめると、表5に示す通りである。
【0096】
【表5】
【0097】
第2の階調制御モードでは、面積制御法およびPWM制御法のデジタル階調制御法だけでなく、電流制御法のアナログ階調制御法によっても画素110の階調を制御することができる。そのため、第2の階調制御モードによる画素110の制御は、発光波長のシフトが重要視されながら、発光輝度の大きさが要求される外光照度において有効である。そのため、例えば、外光照度が500[lux]を超え、かつ、5000「lux」以下であるとき、階調制御回路部300によって第2の階調制御モードが選択される。
【0098】
なお、1フレーム期間(1’F)内の各期間(1’-1SF~3’-1SF)の長さは同一であってもよく、異なっていてもよい。
【0099】
[5-6.第3の階調制御モード]
図7は、本発明の一実施形態に係る表示装置10において、第3の階調制御モードを用いて1フレーム期間における画素110の階調の制御を説明する模式図である。
【0100】
第3の階調制御モードでは、1フレーム期間(1’’F)は、第1のサブフレーム期間(1’’SF)、第2のサブフレーム期間(2’’SF)、および第3のサブフレーム期間(3’’SF)に分割される。第1のサブフレーム期間(1’’SF)では、面積制御法による画素110の階調の制御が行われる。第2のサブフレーム期間(2’’SF)では、PWM制御法による画素110の階調の制御が行われる。第3のサブフレーム期間(3’’SF)では、電流制御法による画素110の階調の制御が行われる。第1のサブフレーム期間(1’’SF)、第2のサブフレーム期間(2’’SF)、および第3のサブフレーム期間(3’’SF)は、それぞれ、面積制御法、PWM制御法、および電流制御法における階調数に応じて、複数の期間に分割されてもよい。第3の階調制御モードでは、6ビットの階調数のうちの2ビットが面積制御法に割り当てられ、6ビットの階調数のうちの2ビットがPWM制御法に割り当てられ、6ビットの階調数のうちの2ビットが電流制御法に割り当てられる。そのため、第1のサブフレーム期間(1’’SF)の第1の期間(1’’-1SF)および第2の期間(1’’-2SF)では、第1のLEDチップ120または第2のLEDチップ130の発光または非発光によって画素110の階調が制御される。また、第2のサブフレーム期間(2’’SF)の第3の期間(2’’-1SF)および第4の期間(2’’-2SF)では、それぞれ、第8のパルス幅および第9のパルス幅によって画素110の階調が制御される(ここでは、第8のパルス幅>第9のパルス幅とする。なお、第3の階調制御モードのパルス幅は、第1の階調制御モードまたは第2の階調制御モードのパルス幅と同一であってもよい。例えば、第3の階調制御モードの第9のパルス幅は、第2の階調制御モードの第5のパルス幅であってもよい。)。また、第3のサブフレーム期間(3’’SF)の第5の期間(3’’-1SF)および第6の期間(3’’-2SF)では、それぞれ、第2の電流値および第3の電流値によって画素110の階調が制御される。したがって、第3の階調制御モードの1フレーム期間(1’’F)内の各期間(1’’-1SF~3’’-2SF)における画素110の階調の制御をまとめると、表6に示す通りである。
【0101】
【表6】
【0102】
第3の階調制御モードでは、電流制御法のアナログ階調制御法によって画素110の階調を制御することができるため、発光輝度を大きくすることができる特徴を有する。そのため、第3の階調制御モードによる画素110の制御は、発光輝度の大きさが重要視される外光照度が高い場合において有効である。そのため、例えば、外光照度が5000[lux]を超えるとき、階調制御回路部300によって第3の階調制御モードが選択される。
【0103】
なお、1フレーム期間(1’’F)内の各期間(1’’-1SF~3’’-2SF)の長さは同一であってもよく、異なっていてもよい。
【0104】
続いて、本実施形態に係る表示装置10の階調制御回路部300で実行される階調制御モードの選択処理について説明する。以下では、階調制御回路部300によって、上述した第1の階調制御モード~第3の階調制御モードのいずれか1つが選択されるものとして説明する。
【0105】
[5-7.階調制御モードの選択処理]
図8は、本発明の一実施形態に係る表示装置10の階調制御回路部300で実行される階調制御モードの選択処理(ステップS100)を示すフローチャート図である。
【0106】
始めに、階調制御回路部300は、照度検出部200によって生成された外光の照度値を取得する(ステップS110)。次に、階調制御回路部300は、取得した照度値が第1の値以下である否かを判定する(ステップS120)。照度値が第1の値以下である場合(ステップS120:YES)、階調制御回路部300は、第1の階調制御モードを選択する(ステップS130)。第1の階調制御モードが選択されると、ステップS100は終了する。
【0107】
照度値が第1の値を超える場合(ステップS120:NO)、階調制御回路部300は、照度値が第2の値以下である否かを判定する(ステップS140)。照度値が第2の値以下である場合(ステップS140:YES)、階調制御回路部300は、第2の階調制御モードを選択する(ステップS150)。第2の階調制御モードが選択されると、ステップS100は終了する。
【0108】
照度値が第2の値を超える場合(ステップS140:NO)、階調制御回路部300は、第3の階調制御モードを選択する(ステップS160)。第3の階調制御モードが選択されると、ステップS100は終了する。
【0109】
階調制御回路部300は、選択された第1の階調制御モード~第3の階調制御モードに応じて、画素110の階調を制御するための信号を生成する。
【0110】
第1の値は、例えば、500[lux]である。また、第2の値は、例えば、5000[lux]である。但し、第1の値および第2の値は、これに限られない。
【0111】
本実施形態に係る表示装置10は、階調制御回路部300によって階調制御モードが選択される。外光の照度値によっては表示部100の表示に要求される画質が異なるが、階調制御回路部300は、外光の照度値を判定し、階調制御モードを選択するため、外光の照度値に対応して画素110の階調を制御することができる。そのため、表示装置10の表示部100では、視認性に優れた表示が可能である。
【0112】
<第2実施形態>
表示装置10の第1のLEDチップ120および第2のLEDチップ130は、同一のLEDチップに限られない。そこで、本実施形態では、図9を参照して、大きさが同一であるが素子構造が異なる第1のLEDチップ120Aおよび第2のLEDチップ130Aについて説明する。なお、以下では、本実施形態の構成が上述した第1実施形態の構成と同様であるとき、本実施形態の構成の説明を省略する場合がある。
【0113】
図9は、本発明の一実施形態に係る表示装置10の画素110Aの断面模式図である。
【0114】
図9に示すように、画素110Aは、第1のLEDチップ120Aおよび第2のLEDチップ130Aを含む。第1のLEDチップ120Aおよび第2のLEDチップ130Aの上には、それぞれ、第1の抵抗膜125Aおよび第2の抵抗膜135Aが設けられている。第1の抵抗膜125Aが第1のLEDチップ120Aと接する面積は、第2の抵抗膜135Aが第2のLEDチップ130Aと接する面積よりも大きい。そのため、第1のLEDチップ120Aに注入される電荷量は、第2のLEDチップ130Aに注入される電荷量よりも小さい。すなわち、第1のLEDチップ120Aおよび第2のLEDチップ130に同一の電圧が印加されたとき、第1のLEDチップ120Aに供給される電流値は、第2のLEDチップ130Aに供給される電流値よりも小さい。
【0115】
本実施形態では、第1のLEDチップ120Aおよび第2のLEDチップに供給される電流値の違いを利用することができる。例えば、面積制御法において、第1のLEDチップ120Aおよび第2のLEDチップ130Aの各々の発光または非発光によって画素110の階調が制御されてもよい。以下では、便宜上、階調数が2ビットであるとして説明する。
【0116】
2ビットの一方のビット(以下、「第0のビット」とする。)には、第1のLEDチップ120Aの発光の制御が割り当てられる。すなわち、第0のビットでは、第1のLEDチップ120Aの発光または非発光によって画素110の階調を制御することができる。また、2ビットの他方のビット(以下、「第1のビット」とする。)には、第2のLEDチップ130Aの発光の制御が割り当てられる。すなわち、第1のビットでは、第2のLEDチップ130Aの発光または非発光によって画素110の階調を制御することができる。第1のビットで制御される第2のLEDチップ130Aの発光面積は、第0のビットで制御される第1のLEDチップ120Aの発光面積よりも大きい。したがって、本実施形態の面積制御法では、第1のLEDチップ120Aおよび第2のLEDチップ130Aの各々の発光または非発光の制御により、表7に示すような4つの階調を表現することができる。
【0117】
【表7】
【0118】
なお、本実施形態の面積制御法でも、LEDチップの数を増やすことにより、階調数を増やすことができる。
【0119】
本実施形態の第1のLEDチップ120Aおよび第2のLEDチップ130Aは、大きさが同一であるため、第1のLEDチップ120Aと第2のLEDチップ130Aとは同様の方法で転写することができる。そのため、製造方法を変更することなく、表示装置10を製造することができる。また、面積制御法においては、第1のLEDチップ120Aおよび第2のLEDチップ130Aの各々が階調数のビットに割り当てられるため、発光の頻度が第1のLEDチップ120Aおよび第2のLEDチップ130Aのいずれか1つに偏ることがない。そのため、第1のLEDチップ120Aと第2のLEDチップ130Aとはほぼ同様に劣化するため、表示部100の表示のばらつきを低減することができる。
【0120】
<第3実施形態>
表示装置10の階調制御回路部300は、第1実施形態で説明した階調制御モードの選択処理に限られない。そこで、本実施形態では、図10および図11を参照して、表示装置10の階調制御回路部300で実行される別の階調制御モードの選択処理について説明する。なお、以下では、本実施形態の構成が上述した第1実施形態の構成と同様であるとき、本実施形態の構成の説明を省略する場合がある。
【0121】
図10および図11は、それぞれ、本発明の一実施形態に係る表示装置10の階調制御回路部300で実行される平均照度値算出処理(ステップS200)および階調制御モードの選択処理(ステップS300)を示すフローチャート図である。
【0122】
始めに、階調制御回路部300は、照度検出部200によって生成された外光の照度値を取得する(ステップS210)。次に、階調制御回路部300は、第1のフレーム~第nのフレーム(nは2以上の整数)の照度値の平均照度値Lave_nを算出する(ステップS220)。次に、階調制御回路部300は、平均照度値Lave_nが単調増加しているか否かを判定する。例えば、第nのフレームにおける平均照度値Lave_nが、第n-1のフレームにおける平均照度値Lave_n-1よりも大きいとき、単調増加していると判定することができる。また、nが3以上の場合においては、第nのフレームにおける平均照度値Lave_nが、第n-1のフレームにおける平均照度値Lave_n-1よりも大きく、かつ、第n-1のフレームにおける平均照度値Lave_n-1が、第n-2のフレームにおける平均照度値Lave_n-2よりも大きいとき、単調増加していると判定してもよい。
【0123】
平均照度値Lave_nが単調増加している場合(ステップS230:YES)、階調制御モードの選択処理が実行される(ステップS300)。
【0124】
平均照度値Lave_nが単調増加していない場合(ステップS230:NO)、階調制御回路部300は、平均照度値Lave_nが単調減少しているか否かを判定する。例えば、第nのフレームにおける平均照度値Lave_nが、第n-1のフレームにおける平均照度値Lave_n-1よりも小さいとき、単調減少していると判定することができる。また、nが3以上の場合においては、第nのフレームにおける平均照度値Lave_nが、第n-1のフレームにおける平均照度値Lave_n-1よりも小さく、かつ、第n-1のフレームにおける平均照度値Lave_n-1が、第n-2のフレームにおける平均照度値Lave_n-2よりも小さいとき、単調減少していると判定してもよい。
【0125】
平均照度値Lave_nが単調減少している場合(ステップS240:YES)、階調制御モードの選択処理が実行される(ステップS300)。
【0126】
平均照度値Lave_nが単調減少していない場合(ステップS240:NO)、ステップS200は終了する。この場合、階調制御モード選択処理が実行されない。すなわち、現在の階調制御モードを用いて、画素110の階調の制御が実行される。
【0127】
続いて、、階調制御モードの選択処理(ステップS300)について説明する。
【0128】
階調制御回路部300は、算出された平均照度値Lave_nが第1の値以下であるか否かを判定する(ステップS310)。平均照度値Lave_nが第1の値以下である場合(ステップS310:YES)、階調制御回路部300は、第1の階調制御モードを選択する(ステップS320)。第1の階調制御モードが選択されると、ステップS300は終了する。
【0129】
平均照度値Lave_nが第1の値を超える場合(ステップS310:NO)、階調制御回路部300は、平均照度値Lave_nが第2の値以下であるか否かを判定する(ステップS330)。平均照度値Lave_nが第2の値以下である場合(ステップS330:YES)、階調制御回路部300は、第2の階調制御モードを選択する(ステップS340)。第2の階調制御モードが選択されると、ステップS300は終了する。
【0130】
平均照度値Lave_nが第2の値を超える場合(ステップS330:NO)、階調制御回路部300は、第3の階調制御モードを選択する(ステップS350)。第3の階調制御モードが選択されると、ステップS300は終了する。
【0131】
階調制御回路部300は、選択された第1の階調制御モード~第3の階調制御モードに応じて、画素110の階調を制御するための信号を生成する。
【0132】
第1の値は、例えば、500[lux]である。また、第2の値は、例えば、5000[lux]である。但し、第1の値および第2の値は、これに限られない。
【0133】
本実施形態の階調制御モードの選択処理では、複数のフレームで取得した照度値を平均化し、平均照度値を判定して階調制御モードを選択するため、外光のノイズ(突発的な外光の変化)に対して階調制御モードが切り替わることがない。そのため、階調制御モードの切替をスムーズに行うことができる。
【0134】
本発明の実施形態として上述した各実施形態は、相互に矛盾しない限りにおいて、適宜組み合わせて実施することができる。また、各実施形態を基にして、当業者が適宜構成要素の追加、削除、もしくは設計変更を行ったもの、または、工程の追加、省略、もしくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。
【0135】
上述した各実施形態によりもたらされる作用効果とは異なる他の作用効果であっても、本明細書の記載から明らかなもの、または、当業者において容易に予測し得るものについては、当然に本発明によりもたらされるものと解される。
【符号の説明】
【0136】
10:表示装置、 100:表示部、 110、110A:画素、 110B:青色画素、 110G:緑色画素、 110R:赤色画素、 120、120A:第1のLEDチップ、 120B:第1の青色LEDチップ、 120G:第1の緑色LEDチップ、 120R:第1の赤色LEDチップ、 121:第1の駆動部、 122:第1の電極、 123:第2の電極、 125A:第1の抵抗膜、 130、130A:第2のLEDチップ、 130B:第2の青色LEDチップ、 130G:第2の緑色LEDチップ、 130R:第2の赤色LEDチップ、 131:第2の駆動部、 132:第1の電極、 133:第2の電極、 135A:第2の抵抗膜、 140:トランジスタ、 141:第1の電極、 142:第3の電極、 143:第2の電極、 144:第1の電極、 145:第2の電極、 200:照度検出部、 300:階調制御回路部、 400:映像信号線駆動回路部、 408:走査信号線、 409:映像信号線、 410:第1のリセット電圧線、 412:第1のリセット信号線、 414:第2のリセット電圧線、 416:初期化制御線、 418:発光制御線、 428:第1の駆動電源線、 429:第2の駆動電源線、 500:走査信号線駆動回路部、 600:端子部、 610:端子、 1000:基板、 1010:遮光層、 1020:アンダーコート層、 1030:半導体層、 1040:第1の絶縁層、 1050:第1の導電層、 1060:第2の絶縁層、 1070:第2の導電層、 1080:第1の平坦化層、 1090:第3の導電層、 1100:第3の絶縁層、 1110:第4の導電層、 1120:第5の導電層、 1130:第6の導電層、 1140:第2の平坦化層、 1150:第7の導電層、 1160:オーバーコート層
図1
図2
図3
図4
図5
図6
図7
図8
図9
図10
図11