(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-07-10
(45)【発行日】2024-07-19
(54)【発明の名称】半導体の製造方法
(51)【国際特許分類】
C30B 29/38 20060101AFI20240711BHJP
C30B 25/18 20060101ALI20240711BHJP
H01L 21/205 20060101ALI20240711BHJP
【ＦＩ】
C30B29/38 D
C30B25/18
H01L21/205
【請求項の数】
5
(21)【出願番号】P 2020081130
(22)【出願日】2020-05-01
(65)【公開番号】P2021175694
(43)【公開日】2021-11-04
【審査請求日】2023-01-18
(73)【特許権者】
【識別番号】599002043
【氏名又は名称】学校法人 名城大学
(74)【代理人】
【識別番号】110000497
【氏名又は名称】弁理士法人グランダム特許事務所
(72)【発明者】
【氏名】成塚 重弥
【審査官】宮崎 園子
(56)【参考文献】
【文献】特表２０１９－５１５８６０（ＪＰ，Ａ）
【文献】特表２０１８－５３５５３６（ＪＰ，Ａ）
【文献】特開２０１８－１６８０２９（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｃ３０Ｂ ２９／３８
Ｃ３０Ｂ ２５／１８
Ｈ０１Ｌ ２１／２０５
(57)【特許請求の範囲】
【請求項1】
基板を覆う複数のマスク層の各々を前記基板上の異なる位置に形成するマスク層形成工程と、少なくとも前記基板の表面にグラフェン層を積層するグラフェン層積層工程と、
前記基板の表面に積層された前記グラフェン層の表面に半導体結晶を結晶成長させる結晶成長工程と、
を備え、
隣合う前記マスク層の間には、直線状の開口部が形成されている半導体の製造方法。
【請求項2】
基板を覆う複数のマスク層の各々を前記基板上の異なる位置に形成するマスク層形成工程と、少なくとも前記基板の表面にグラフェン層を積層するグラフェン層積層工程と、
前記基板の表面に積層された前記グラフェン層の表面に半導体結晶を結晶成長させる結晶成長工程と、
を備え、
前記グラフェン層積層工程は、前記マスク層形成工程の後に実行され、前記グラフェン層が、前記マスク層の表面、及び前記基板の表面に積層される半導体の製造方法。
【請求項3】
基板を覆う複数のマスク層の各々を前記基板上の異なる位置に形成するマスク層形成工程と、少なくとも前記基板の表面にグラフェン層を積層するグラフェン層積層工程と、
前記基板の表面に積層された前記グラフェン層の表面に半導体結晶を結晶成長させる結晶成長工程と、
を備え、
前記グラフェン層は、複数の前記マスク層の間の前記基板の表面を覆うように積層され、
前記マスク層は、複数の前記マスク層の間の前記グラフェン層よりも層数が多いグラフェンである半導体の製造方法。
【請求項4】
前記グラフェン層は、少なくとも単層のグラフェンである請求項１から請求項３までのいずれか一項に記載の半導体の製造方法。
【請求項5】
前記グラフェン層積層工程は、前記マスク層形成工程の前に実行され、前記マスク層が前記グラフェン層の表面に形成され、前記マスク層は、前記グラフェン層の表面に前記半導体結晶を結晶成長させる際、自身の表面に前記半導体結晶が結晶成長することを抑制する請求項１又は請求項１を引用する請求項４に記載の半導体の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は半導体の製造方法に関するものである。
【背景技術】
【0002】
特許文献１は従来の単結晶薄膜の形成方法を開示している。この単結晶薄膜の形成方法は、先ず、単結晶基板上に非晶質薄膜を形成する。そして、エッチングによって非晶質薄膜に線状の開口部（チャンネル部）を形成し、単結晶基板の表面を露出させる。そして、減圧した状態で、分子ビームを単結晶基板の表面に対して４０°以下の入射角度で開口部に入射させ、開口部の露出した単結晶基板の表面に単結晶薄膜を成長させる。このように、限定した領域（開口部）に結晶を成長させて、転位密度を抑えた結晶を得る方法をマイクロチャンネルエピタキシー法という。特に、分子ビームを開口部の露出した単結晶基板の表面に対して所定の角度よりも低い角度で入射させ、開口部の露出した単結晶基板の表面に単結晶薄膜を成長させる手法を低角入射マイクロチャンネルエピタキシー（ＬＡＩＭＣＥ）という。ここで、限定した領域（開口部）に結晶を成長させることを選択成長という。
【先行技術文献】
【特許文献】
【0003】
【文献】特開２０００－２４７７９８号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
しかし、特許文献１の単結晶薄膜の形成方法は、開口部に位置する単結晶基板に転位が生じている場合、開口部に形成される縦方向単結晶薄膜に、この転位が伝播することになる。縦方向単結晶薄膜に伝播した転位を貫通転位という。開口部における縦方向単結晶薄膜への単結晶基板が有する転位の伝播を抑えることによって、より品質の良好な半導体を製造することが期待できる。
【0005】
本発明は、上記従来の実情に鑑みてなされたものであって、品質の良好な半導体を製造することができる半導体の製造方法を提供することを解決すべき課題としている。
【課題を解決するための手段】
【0006】
本発明の半導体の製造方法は、
基板を覆う複数のマスク層の各々を前記基板上の異なる位置に形成するマスク層形成工程と、
少なくとも前記基板の表面にグラフェン層を積層するグラフェン層積層工程と、
前記基板の表面に積層された前記グラフェン層の表面に半導体結晶を結晶成長させる結晶成長工程とを備える。
基板を覆う複数のマスク層の各々を前記基板上の異なる位置に形成するマスク層形成工程と、
少なくとも前記基板の表面にグラフェン層を積層するグラフェン層積層工程と、
前記基板の表面に積層された前記グラフェン層の表面に半導体結晶を結晶成長させる結晶成長工程とを備える。
【0007】
この半導体の製造方法は、グラフェン層によって、グラフェン層が積層された位置における基板の転位や欠陥をグラフェン層の表面に成長する半導体結晶に伝播することを抑えつつグラフェン層の表面に結晶成長させることができる。
【図面の簡単な説明】
【0008】
【図1】実施例１の半導体の製造方法を示す概略図である。
【図2】開口部において成長核が成長する様子を示す概略図である。
【図3】実施例２の半導体の製造方法を示す概略図である。
【図4】実施例３の半導体の製造方法を示す概略図である。
【図5】実施例４の半導体の製造方法を示す概略図である。
【図6】実施例５の１つ目及び２つ目の半導体の製造方法を示す概略図である。
【図7】実施例５の３つ目の半導体の製造方法を示す概略図である。
【発明を実施するための形態】
【0009】
本発明における好ましい実施の形態を説明する。
【0010】
本発明の半導体の製造方法において、グラフェン層は、少なくとも単層であってもよい。この構成によれば、グラフェン層が単層であるため、基板の原子配列の情報がグラフェン層の表面側に伝わり易い。このため、グラフェン層の表面に結晶成長する半導体結晶に基板の結晶格子の周期等の情報を良好に伝え易い。
【0011】
本発明の半導体の製造方法において、グラフェン層積層工程は、マスク層形成工程の前に実行され、マスク層がグラフェン層の表面に形成され、マスク層は、グラフェン層の表面に半導体結晶を結晶成長させる際、自身の表面に半導体結晶が結晶成長することを抑制してもよい。これによって、グラフェン層の表面に半導体結晶を結晶成長させる際、半導体結晶が結晶成長する領域をマスク層によって調整することができる。
【0012】
本発明の半導体の製造方法において、グラフェン層積層工程は、マスク層形成工程の後に実行され、グラフェン層が、マスク層の表面、及び基板の表面に積層されてもよい。これによって、グラフェン層の表面に成長した半導体結晶を基板から剥離する際に、半導体結晶からマスク層が剥離し易くなる。つまり、半導体結晶のみを剥離し易くなる。
【0013】
本発明の半導体の製造方法において、グラフェン層は、複数のマスク層の間の基板の表面を覆うように積層されてもよい。これによって、基板の表面に半導体結晶を直接結晶成長することを防止し、半導体結晶に基板の転位や欠陥が伝播することを確実に防止できる。
【0014】
本発明の半導体の製造方法において、マスク層は、複数のマスク層の間のグラフェン層よりも層数が多いグラフェンでもよい。この構成によれば、マスク層とグラフェン層とが同じ材質であるため、基板にマスク層とグラフェン層とを形成する手順を簡単なものにし易い。
【0015】
【0016】
＜実施例１＞
先ず、ＣＶＤ法（化学気相成長）を用いて触媒金属である薄い板状のＣｕ（銅）（以下、銅箔５０ともいう）の表面にグラフェン層３１を成長させる（図１（ａ）参照。）。具体的には、キャリアガスとして、Ｈ2（水素）５０ｓｃｃｍと、Ｎ2（窒素）５００ｓｃｃｍと、が混合した混合ガスを反応管に流しながら、炭素原料のアルコールの温度を－１℃に保持し、Ｎ2（窒素）１０ｓｃｃｍでバブリングして供給した。反応管内では、銅箔５０を１０００℃に保持し、銅箔５０の表面にグラフェン層３１を成長させる。成長時間は３０分間である。グラフェン層３１は単層のグラフェンである。
先ず、ＣＶＤ法（化学気相成長）を用いて触媒金属である薄い板状のＣｕ（銅）（以下、銅箔５０ともいう）の表面にグラフェン層３１を成長させる（図１（ａ）参照。）。具体的には、キャリアガスとして、Ｈ2（水素）５０ｓｃｃｍと、Ｎ2（窒素）５００ｓｃｃｍと、が混合した混合ガスを反応管に流しながら、炭素原料のアルコールの温度を－１℃に保持し、Ｎ2（窒素）１０ｓｃｃｍでバブリングして供給した。反応管内では、銅箔５０を１０００℃に保持し、銅箔５０の表面にグラフェン層３１を成長させる。成長時間は３０分間である。グラフェン層３１は単層のグラフェンである。
【0017】
次に、銅箔５０の表面に形成されたグラフェン層３１を銅箔５０の表面から基板３０の表面に転写する。基板３０は、ＭＯＣＶＤを用い、例えば（０００１）面を表面にしたサファイア基板３０Ａ上にＧａＮ（窒化ガリウム）からなるＧａＮ層３０Ｂを２μｍ結晶成長した構造を有している。先ず、銅箔５０の表面に形成されたグラフェン層３１の表面にスピンコート法を用い、図示しないポリメタクリル酸メチル樹脂（以下、ＰＭＭＡともいう）を塗布する。次に、グラフェン層３１の表面にＰＭＭＡを塗布した銅箔５０を塩化第二鉄溶液に浸す。このとき、銅箔５０を下側にして塩化第二鉄溶液に浸す。こうして、銅箔５０が塩化第二鉄溶液に溶解し、ＰＭＭＡ及びグラフェン層３１はエッチング溶液に溶解せず塩化第二鉄溶液の表面に浮かぶ。
【0018】
次に、ＰＭＭＡ及びグラフェン層３１を純水におよそ３０分間、希塩酸におよそ３０分間、さらに純水に１０分間浮かべる。ＰＭＭＡ及びグラフェン層３１は、スライドガラス等を用いてすくい上げるように持ち上げて純水や希塩酸の表面に移す。グラフェン層３１はＰＭＭＡの下側に位置している。ＰＭＭＡ及びグラフェン層３１に付着した塩化第二鉄は、希塩酸によって溶解して除去される。ＰＭＭＡ及びグラフェン層３１に付着した希塩酸は、純水により洗浄される。
【0019】
[グラフェン層積層工程]
次に、基板３０の表面にグラフェン層３１を積層するグラフェン層積層工程を実行する。具体的には、基板３０を用いてＰＭＭＡ及びグラフェン層３１を純水からすくい上げる。そして、ＰＭＭＡ及びグラフェン層３１を基板３０の表面に載置する。このとき、基板３０のＧａＮ層３０Ｂ表面にグラフェン層３１の下面が当接する。そして、ＰＭＭＡ及びグラフェン層３１と、基板３０と、を所定温度で所定時間の乾燥処理を施す。こうして、水分等を蒸発させることによってグラフェン層３１と、基板３０と、の密着性を向上させる。そして、ＰＭＭＡ及びグラフェン層３１と、基板３０と、をアセトン溶液に浸してＰＭＭＡを除去する。そして、グラフェン層３１と、基板３０と、に所定温度で所定時間の乾燥処理を施しアセトンを除去する。こうして、基板３０の表面にグラフェン層３１を転写してグラフェン層積層工程を終了する（図１（ｂ）参照。）。
次に、基板３０の表面にグラフェン層３１を積層するグラフェン層積層工程を実行する。具体的には、基板３０を用いてＰＭＭＡ及びグラフェン層３１を純水からすくい上げる。そして、ＰＭＭＡ及びグラフェン層３１を基板３０の表面に載置する。このとき、基板３０のＧａＮ層３０Ｂ表面にグラフェン層３１の下面が当接する。そして、ＰＭＭＡ及びグラフェン層３１と、基板３０と、を所定温度で所定時間の乾燥処理を施す。こうして、水分等を蒸発させることによってグラフェン層３１と、基板３０と、の密着性を向上させる。そして、ＰＭＭＡ及びグラフェン層３１と、基板３０と、をアセトン溶液に浸してＰＭＭＡを除去する。そして、グラフェン層３１と、基板３０と、に所定温度で所定時間の乾燥処理を施しアセトンを除去する。こうして、基板３０の表面にグラフェン層３１を転写してグラフェン層積層工程を終了する（図１（ｂ）参照。）。
【0020】
[マスク層形成工程]
次に、複数のマスク層３２の各々を基板３０上の異なる位置に形成するマスク層形成工程を実行する。具体的には、表面にグラフェン層３１が転写された基板３０にＳｉＯ2（２酸化ケイ素）からなるマスク層３２を形成する。具体的には、被膜を形成する材料であるＯＣＤ（製品名、東京応化工業（株）製）を基板３０のグラフェン層３１の表面にスピンコートする。そして、１００℃で１０分間プリベークを施し、引き続き４００℃にて３０分間大気中で加熱するとＯＣＤが固化する。こうして、グラフェン層３１の表面にＳｉＯ2（２酸化ケイ素）によって形成されたマスク層３２が積層して形成される。つまり、グラフェン層積層工程がマスク層形成工程の前に実行されることによって、マスク層３２がグラフェン層３１の表面に形成されるのである。
次に、複数のマスク層３２の各々を基板３０上の異なる位置に形成するマスク層形成工程を実行する。具体的には、表面にグラフェン層３１が転写された基板３０にＳｉＯ2（２酸化ケイ素）からなるマスク層３２を形成する。具体的には、被膜を形成する材料であるＯＣＤ（製品名、東京応化工業（株）製）を基板３０のグラフェン層３１の表面にスピンコートする。そして、１００℃で１０分間プリベークを施し、引き続き４００℃にて３０分間大気中で加熱するとＯＣＤが固化する。こうして、グラフェン層３１の表面にＳｉＯ2（２酸化ケイ素）によって形成されたマスク層３２が積層して形成される。つまり、グラフェン層積層工程がマスク層形成工程の前に実行されることによって、マスク層３２がグラフェン層３１の表面に形成されるのである。
【0021】
次に、マスク層３２を所定の外形に形成する。具体的には、フォトリソグラフィ等を用いて、マスク層３２の表面に周期５００μｍ、開口幅３μｍのレジストパターン（図示せず）を形成する。そして、バッファードフッ酸を用いて、レジストパターンが形成されていない領域のマスク層３２を除去する。これにより、マスク層３２に開口する開口部３２Ａ（チャンネル部）を形成する。開口部３２Ａは、図１（ｃ）において、紙面の手前奥方向に直線状をなしている。そして、レジストパターンを剥離液等で除去する。こうして、縞状に形成され、開口部３２Ａを有した選択成長用のマスク層３２を形成しマスク層形成工程を終了する。マスク層３２に形成された開口部３２Ａには、グラフェン層３１の表面が露出している（図１（ｃ）参照）。図１（ｃ）には、開口部３２Ａが１つしか示されていないが、実際には、複数の開口部３２Ａが５００μｍの間隔を設けて形成されている。
【0022】
[結晶成長工程]
次に、基板３０の表面に積層されたグラフェン層３１の表面にＧａＮ層３３Ａを結晶成長させる結晶成長工程を実行する。具体的には、基板３０に転写されたグラフェン層３１の表面、及びマスク層３２の表面にＧａＮ層３３を積層して結晶成長させる。ＧａＮ層３３の結晶成長は、開口部３２ＡにおけるＧａＮ層３３Ａの縦方向の結晶成長（図１（ｄ））と、開口部３２Ａに結晶成長したＧａＮ層３３ＡからＧａＮ層３３Ｂの横方向への結晶成長（図１（ｆ））と、の２段階の工程によって成り立つ。
次に、基板３０の表面に積層されたグラフェン層３１の表面にＧａＮ層３３Ａを結晶成長させる結晶成長工程を実行する。具体的には、基板３０に転写されたグラフェン層３１の表面、及びマスク層３２の表面にＧａＮ層３３を積層して結晶成長させる。ＧａＮ層３３の結晶成長は、開口部３２ＡにおけるＧａＮ層３３Ａの縦方向の結晶成長（図１（ｄ））と、開口部３２Ａに結晶成長したＧａＮ層３３ＡからＧａＮ層３３Ｂの横方向への結晶成長（図１（ｆ））と、の２段階の工程によって成り立つ。
【0023】
[開口部における縦方向の結晶成長について]
図１（ｅ）は、開口部３２Ａが形成されたマスク層３２を上方から見た平面図である。開口部３２ＡにおけるＧａＮ層３３Ａの縦方向の結晶成長は、図１（ｅ）に示すように、開口部３２Ａの長手方向の端部にＧａＮによって形成された成長核３３Ｃを発生させ、成長核３３Ｃを開口部３２Ａの長手方向（すなわち、横方向）に沿って成長させることによって、開口部３２Ａ全体を覆うようにＧａＮ層３３Ａの結晶成長を行う。これにより、開口部３２Ａでは１つの成長核３３ＣからＧａＮ層３３Ａ全体が形成される。つまり、成長核３３Ｃの成長過程において隣合う他の成長核との結合が生じない。
図１（ｅ）は、開口部３２Ａが形成されたマスク層３２を上方から見た平面図である。開口部３２ＡにおけるＧａＮ層３３Ａの縦方向の結晶成長は、図１（ｅ）に示すように、開口部３２Ａの長手方向の端部にＧａＮによって形成された成長核３３Ｃを発生させ、成長核３３Ｃを開口部３２Ａの長手方向（すなわち、横方向）に沿って成長させることによって、開口部３２Ａ全体を覆うようにＧａＮ層３３Ａの結晶成長を行う。これにより、開口部３２Ａでは１つの成長核３３ＣからＧａＮ層３３Ａ全体が形成される。つまり、成長核３３Ｃの成長過程において隣合う他の成長核との結合が生じない。
【0024】
仮に、隣合う他の成長核との結合が生じる場合、往々にして成長核同士の結合界面において新たな転位や欠陥が生成する。また、開口部３２Ａには、予めＧａＮ層３０Ｂの表面を覆うように、グラフェン層３１が配置されている。このため、仮に開口部３２Ａに位置するＧａＮ層３０Ｂに転位や欠陥が生じていても、グラフェン層３１によってＧａＮ層３０Ｂの転位や欠陥がＧａＮ層３３Ａへ伝播することが抑制されつつＧａＮ層３３Ａの結晶成長が進行する（図１（ｄ）参照。）。その結果、開口部３２Ａに結晶成長するＧａＮ層３３Ａの転位密度は、従来のマイクロチャンネルエピタキシー法による結晶成長に比べ大きく低減する。このように、基板３０の表面に転写されたグラフェン層３１の表面に結晶を成長させる方法を、以下、リモートエピタキシーともいう。
【0025】
[リモートエピタキシーにおける欠陥を跨いだ成長核の成長について]
リモートエピタキシーにおいて、一つの成長核３３Ｃが成長する成長過程では、成長核３３Ｃに転位が発生することを抑制し得る。例えば、図２（ａ）に示すように、欠陥Ｄにおいて、横方向に結晶格子の周期がずれている基板３０に積層されたグラフェン層３１の表面にリモートエピタキシーによって成長核３３Ｃを結晶成長させる。ここで、横方向に結晶格子の周期がずれているとは、欠陥Ｄよりも左側の結晶格子の周期と、欠陥Ｄよりも右側の結晶格子の周期とが、相対的に左右方向にずれていることを指す。成長核３３Ｃの成長過程では、成長核３３Ｃの側面に新たな原子が結合することによって、グラフェン層３１の表面に沿うようにして成長核３３Ｃが結晶成長して大きくなる。成長核３３Ｃの側面に新たな原子を結合させる手法として、低角入射マイクロチャンネルエピタキシー（以下、単にＬＡＩＭＣＥともいう）を採用することが考えられる。
リモートエピタキシーにおいて、一つの成長核３３Ｃが成長する成長過程では、成長核３３Ｃに転位が発生することを抑制し得る。例えば、図２（ａ）に示すように、欠陥Ｄにおいて、横方向に結晶格子の周期がずれている基板３０に積層されたグラフェン層３１の表面にリモートエピタキシーによって成長核３３Ｃを結晶成長させる。ここで、横方向に結晶格子の周期がずれているとは、欠陥Ｄよりも左側の結晶格子の周期と、欠陥Ｄよりも右側の結晶格子の周期とが、相対的に左右方向にずれていることを指す。成長核３３Ｃの成長過程では、成長核３３Ｃの側面に新たな原子が結合することによって、グラフェン層３１の表面に沿うようにして成長核３３Ｃが結晶成長して大きくなる。成長核３３Ｃの側面に新たな原子を結合させる手法として、低角入射マイクロチャンネルエピタキシー（以下、単にＬＡＩＭＣＥともいう）を採用することが考えられる。
【0026】
従来のエピタキシャル成長（すなわち、グラフェン層を有しない結晶成長）では、基板３０と、成長核３３Ｃの原子と、が結合を作ることになる。このため、従来のエピタキシャル成長では、成長核３３Ｃが結晶成長を続けて欠陥Ｄを跨ぐ際、基板３０の結晶格子の周期のずれが成長核３３Ｃに伝播してしまう。しかし、リモートエピタキシーでは、基板３０と成長核３３Ｃとの結合がグラフェン層３１によって遮られた状態で成長核３３Ｃが結晶成長する。リモートエピタキシーでは、基板３０と、成長核３３Ｃと、は結合を作らない。このため、基板３０の欠陥Ｄが存在する場所も欠陥Ｄに影響されることなく問題なく乗り越えて、成長核３３Ｃは横方向に結晶成長することができる。これにより、基板３０が有する転位や欠陥に影響されず、転位や欠陥が生じることなく一つの成長核３３Ｃが結晶成長することができる。
【0027】
基板と成長核との結合がグラフェン層によって遮られた状態であるとはいえ、成長核には、成長核が存在する位置における基板の結晶格子の周期がグラフェン層を介して伝達し得る。このため、欠陥Ｄの左右に一つずつ成長核が生じた場合、各成長核には、各成長核が生じた位置における基板の結晶格子の周期がグラフェン層を介して伝達する。このため、各成長核は、原子配列の位相の整合性が互いに異なるものになる。これによって、各成長核が結晶成長して互いに結合する場合、その界面には欠陥が発生することになる。
【0028】
次に、図２（ｃ）に示すように、欠陥Ｄを挟んで左側と右側との各々結晶格子の周期が相対的に上下方向にずれた基板３０において、欠陥Ｄを成長核３３Ｃが乗り越えて結晶成長する場合について考察する。欠陥Ｄの左側における基板３０に位置するグラフェン層３１の表面に成長核３３Ｃが形成され、成長核３３Ｃが欠陥Ｄを乗り越えて欠陥Ｄの右側に向けて結晶成長する場合も、成長核３３Ｃの結晶成長は横方向の結晶成長となる。
【0029】
グラフェン層３１を介して基板３０から伝達される基板３０の結晶情報（結晶格子の周期、転位、及び欠陥）は、成長核３３Ｃの側面に結合する原子の位置を変位させるほど強くない。よって、成長核３３Ｃの結晶格子の周期を引き継ぐ形で成長核３３Ｃは横方向に結晶成長を続ける。成長核３３Ｃは、図２（ｄ）に示すように、欠陥Ｄの左側と右側とにおいて、その厚みが変化することによって、欠陥Ｄを挟んで上下方向にずれた結晶格子の周期のずれを吸収する。これによって、成長核３３Ｃには、基板３０における欠陥や転位が伝播しない。
【0030】
以上の考察から、グラフェン層３１に覆われた開口部３２Ａにおいて、一つの成長核３３Ｃを横方向に結晶成長させて、開口部３２Ａ全体を覆うことによって、転位をほとんど発生させることなく開口部３２ＡにＧａＮ層３３Ａを結晶成長させ得ることがわかる。
【0031】
[マスク層の表面における横方向の結晶成長について]
次に、開口部３２ＡのＧａＮ層３３ＡからＧａＮ層３３Ｂを横方向に結晶成長させる。ＧａＮ層３３Ｂの横方向の結晶成長は、ＬＡＩＭＣＥによって行う。マスク層３２は、グラフェン層３１の表面にＧａＮ層３３Ａを結晶成長させる際、自身の表面にＧａＮ層３３Ａが結晶成長することを抑制する機能を有する。さらに、マスク層３２は、基板３０の転位や欠陥がＧａＮ層３３Ｂに伝達することを抑制する機能を有する。このため、マスク層３２の表面における横方向の結晶成長において、ＧａＮ層３３Ｂは、新たな転位や欠陥が発生することなく結晶成長する。したがって、リモートエピタキシーによって開口部３２Ａに結晶成長した、貫通転位をほとんど有さないＧａＮ層３３Ａと、ＧａＮ層３３Ａから横方向に結晶成長したＧａＮ層３３Ｂと、を組み合わせることによって、大幅な転位の低減が達成された半導体結晶であるＧａＮ層３３を得ることができる。
次に、開口部３２ＡのＧａＮ層３３ＡからＧａＮ層３３Ｂを横方向に結晶成長させる。ＧａＮ層３３Ｂの横方向の結晶成長は、ＬＡＩＭＣＥによって行う。マスク層３２は、グラフェン層３１の表面にＧａＮ層３３Ａを結晶成長させる際、自身の表面にＧａＮ層３３Ａが結晶成長することを抑制する機能を有する。さらに、マスク層３２は、基板３０の転位や欠陥がＧａＮ層３３Ｂに伝達することを抑制する機能を有する。このため、マスク層３２の表面における横方向の結晶成長において、ＧａＮ層３３Ｂは、新たな転位や欠陥が発生することなく結晶成長する。したがって、リモートエピタキシーによって開口部３２Ａに結晶成長した、貫通転位をほとんど有さないＧａＮ層３３Ａと、ＧａＮ層３３Ａから横方向に結晶成長したＧａＮ層３３Ｂと、を組み合わせることによって、大幅な転位の低減が達成された半導体結晶であるＧａＮ層３３を得ることができる。
【0032】
ＬＡＩＭＣＥでは、基板３０の温度８６０℃で原料（ＴＭＧ（トリメチルガリウム）、及びアンモニア）を基板３０に対し低角度で供給し、開口部３２ＡのＧａＮ層３３Ａから横方向に結晶成長を行う。結晶成長時間は１０時間である。こうして、結晶成長工程を終了する。
【0033】
こうして横方向に結晶成長したＧａＮ層３３Ｂをカソードルミネッセンス測定によって測定した結果、ほぼ無転位に横方向に結晶成長していることが確かめられた。カソードルミネッセンス測定における測定結果は図示しない。開口部３２ＡにおけるＧａＮ層３３Ａにおける転位密度も、基板３０のＧａＮ層３０Ｂの転位密度（５×１０8ｃｍ-2）に比べ、一桁以上低下していることが分かった。こうして、開口部３２Ａに露出したＧａＮ層３０Ｂの表面にグラフェン層３１を積層した構成を用いてリモートエピタキシーを行うことによって品質の良好なＧａＮ層３３を結晶成長させ得ることが分かった。
【0034】
上記のように構成された実施例１によれば、以下の効果を奏する。
【0035】
実施例１の半導体の製造方法は、複数のマスク層３２の各々を基板３０上の異なる位置に形成するマスク層形成工程と、基板３０の表面にグラフェン層３１を積層するグラフェン層積層工程と、基板３０の表面に積層されたグラフェン層３１の表面にＧａＮ層３３Ａを結晶成長させる結晶成長工程とを備える。この半導体の製造方法は、グラフェン層３１によって、グラフェン層３１が積層された位置における基板３０の転位や欠陥をグラフェン層３１の表面に成長するＧａＮ層３３Ａに伝播することを抑えつつグラフェン層３１の表面に結晶成長させることができる。
【0036】
実施例１の半導体の製造方法において、グラフェン層３１は、単層である。この構成によれば、グラフェン層３１が単層であるため、基板３０の原子配列の情報がグラフェン層３１の表面側に伝わり易い。このため、グラフェン層３１の表面に結晶成長するＧａＮ層３３Ａに基板３０の原子配列の情報を良好に伝え易い。
【0037】
実施例１の半導体の製造方法において、グラフェン層積層工程は、マスク層形成工程の前に実行され、マスク層３２が、グラフェン層３１の表面に形成され、マスク層３２は、グラフェン層３１の表面にＧａＮ層３３Ａを結晶成長させる際、自身の表面にＧａＮ層３３Ａが結晶成長することを抑制する。これによって、グラフェン層３１の表面にＧａＮ層３３Ａを結晶成長させる際、半導体結晶が結晶成長する領域をマスク層３２によって調整することができる。
【0038】
＜実施例２＞
次に、実施例２に係る半導体の製造方法について図３（ａ）から図３（ｄ）を参照しつつ説明する。実施例２に係る半導体の製造方法は、グラフェン層１３１を開口部３２Ａのみに設ける点が実施例１と異なる。実施例１と同じ構成については、同一符号を付し、構造、作用及び効果の説明は省略する。
次に、実施例２に係る半導体の製造方法について図３（ａ）から図３（ｄ）を参照しつつ説明する。実施例２に係る半導体の製造方法は、グラフェン層１３１を開口部３２Ａのみに設ける点が実施例１と異なる。実施例１と同じ構成については、同一符号を付し、構造、作用及び効果の説明は省略する。
【0039】
先ず、マスク層形成工程を実行し、ＧａＮ層３０Ｂの表面に、開口部３２Ａが形成されたマスク層３２を積層する（図３（ａ）参照。）。具体的には、基板３０の表面にＯＣＤをスピンコートによって塗布する。ＯＣＤを固化する条件は実施例１と同様である。こうして、ＧａＮ層３０Ｂの表面にＳｉＯ2（２酸化ケイ素）によって形成されたマスク層３２が積層して形成される。
【0040】
次に、フォトリソグラフィ等を用いて、マスク層３２の表面に周期５００μｍ、開口幅３μｍのレジストパターンを形成する。そして、バッファードフッ酸を用いて、レジストパターンが形成されていない領域のマスク層３２を除去する。これにより、マスク層３２に開口する開口部３２Ａを形成する。そして、レジストパターンを剥離液等で除去する。こうして、縞状に形成され、開口部３２Ａを有した選択成長用のマスク層３２を形成し、マスク層形成工程を終了する。
【0041】
次に、グラフェン層積層工程を実行し、開口部３２Ａにグラフェン層１３１を選択成長して形成する。つまり、グラフェン層積層工程は、マスク層形成工程の後に実行される。グラフェン層１３１は、マスク層３２の開口部３２Ａ（すなわちＧａＮ層３０Ｂの表面が露出している領域）に、減圧ＣＶＤ装置を用いて成長させる。減圧ＣＶＤでは、キャリアガスとしてＨ2（水素）１００ｓｃｃｍと、Ｎ2（窒素）８９９ｓｃｃｍと、が混合した混合ガスを反応管に流しながら、炭素原料としての３－ヘキシンをマイナス１２℃に保持し、Ｎ2（窒素）を１ｓｃｃｍでバブリングして反応管に供給する。反応管内では基板３０を９００℃で保持し、１２０分間グラフェン層１３１を成長させる。こうして、開口部３２Ａのみに単層のグラフェンからなるグラフェン層１３１を形成させてグラフェン層積層工程を終了する（図３（ｂ）参照。）。グラフェン層１３１は、複数のマスク層３２の間の基板３０の表面を覆うように積層されている。
【0042】
次に、結晶成長工程を実行し、リモートエピタキシーを行い開口部３２ＡにＧａＮ層３３Ａを結晶成長させる。具体的には、開口部３２Ａの長手方向の端部にＧａＮによって形成された成長核３３Ｃを発生させ、この成長核３３Ｃを開口部３２Ａの長手方向（すなわち、横方向であり、紙面の手前奥方向）に沿って成長させることによって、開口部３２Ａの全体を覆うようにＧａＮ層３３Ａの結晶成長を行う。これにより、開口部３２Ａでは１つの成長核３３ＣからＧａＮ層３３Ａ全体が形成される。開口部３２Ａには、予めＧａＮ層３０Ｂの表面を覆うようにグラフェン層１３１が積層されているので、リモートエピタキシーによって結晶成長が進行する。その結果、開口部３２Ａに結晶成長するＧａＮ層３３Ａの転位密度は、従来のマイクロチャンネルエピタキシー法による結晶成長に比べ大きく低減する。なぜなら、リモートエピタキシーは、一つの成長核３３Ｃを横方向に結晶成長させることによって他の成長核との結合を抑制すると共に、ＧａＮ層３０Ｂが有する転位や欠陥のＧａＮ層３３Ａへの伝播を抑制し得るためである。つまり、一つの成長核３３Ｃを結晶成長させて、開口部３２Ａ全体にＧａＮ層３３Ａを形成することによって、転位をほとんど発生させることなしにＧａＮ層３３Ａを形成することができるのである。
【0043】
次に、横方向の結晶成長はＬＡＩＭＣＥによって行う（図３（ｄ）参照。）。ＬＡＩＭＣＥにおける基板温度、成長原料、結晶成長時間は実施例１と同様である。こうして、結晶成長工程を終了する。
【0044】
こうしてＬＡＩＭＣＥによってＧａＮ層３３Ａから横方向に結晶成長したＧａＮ層３３Ｂをカソードルミネッセンス測定によって測定した結果、ほぼ無転位の横方向の結晶成長領域が得られていることが確かめられた。開口部３２Ａに結晶成長したＧａＮ層３３Ａにおける転位密度も、基板３０のＧａＮ層３０Ｂの転位密度（５×１０8ｃｍ-2）に比べ、一桁以上低下していることが分かった。こうして、実施例２の半導体の製造方法によって、開口部３２Ａに露出したＧａＮ層３０Ｂの表面にグラフェン層３１を積層した構成を用いてリモートエピタキシーを行うことによっても品質の良好なＧａＮ層３３を結晶成長させ得ることが分かった。
【0045】
上記のように構成された実施例２によれば、以下の効果を奏する。
【0046】
実施例２の半導体の製造方法において、グラフェン層１３１は、複数のマスク層３２の間の基板３０の表面を覆うように積層される。これによって、基板３０の表面にＧａＮ層３３Ａを直接結晶成長することを防止し、ＧａＮ層３３Ａに基板３０の転位や欠陥が伝播することを確実に防止できる。
【0047】
＜実施例３＞
次に、実施例３に係る半導体の製造方法について図４（ａ）から図４（ｆ）を参照しつつ説明する。実施例３に係る半導体の製造方法は、開口部２３２Ａ（チャンネル部）を有したマスク層２３２の形成方法、グラフェン層２３１を開口部２３２Ａに形成する形成方法等が実施例１及び実施例２と異なる。実施例１と同じ構成については、同一符号を付し、構造、作用及び効果の説明は省略する。
次に、実施例３に係る半導体の製造方法について図４（ａ）から図４（ｆ）を参照しつつ説明する。実施例３に係る半導体の製造方法は、開口部２３２Ａ（チャンネル部）を有したマスク層２３２の形成方法、グラフェン層２３１を開口部２３２Ａに形成する形成方法等が実施例１及び実施例２と異なる。実施例１と同じ構成については、同一符号を付し、構造、作用及び効果の説明は省略する。
【0048】
先ず、グラフェン層積層工程を実行する。具体的には、転写及び直接成長（析出成長）のいずれかの手法を用い、Ｓｉ（ケイ素）で形成された基板２３０の表面にグラフェン層２３１を積層して形成する（図４（ａ）参照。）。グラフェン層２３１は単層のグラフェンである。こうしてグラフェン層積層工程を終了する。
【0049】
次に、マスク層形成工程を実行する。先ず、グラフェン層２３１の表面に保護層７０を積層する。具体的には、グラフェン層２３１の表面にＯＣＤをスピンコートによって塗布する。こうして、グラフェン層２３１の表面にＳｉＯ2（２酸化ケイ素）によって形成された保護層７０が積層して形成される。保護層７０は、グラフェン層２３１のパターニング化、及び熱酸化時のグラフェン層２３１を保護する保護膜として機能する。
【0050】
次に、フォトリソグラフィ等を用いて、保護層７０の表面に、例えば、周期２００μｍ、開口幅３μｍのレジストパターンを形成する。そして、バッファードフッ酸を用いて、保護層７０をパターニングすることによって、保護パターン層７０Ａを形成する（図４（ｂ）参照。）。保護パターン層７０Ａは、後述する開口部２３２Ａを覆うようにグラフェン層２３１を形成するために用いられる。
【0051】
そして、保護パターン層７０Ａの表面、及び露出したグラフェン層２３１の表面に水蒸気を供給し、基板２３０の表面を熱酸化させる。これによって、保護パターン層７０Ａの左右両側には、Ｓｉ（ケイ素）で形成された基板２３０の表面のＳｉ（ケイ素）が酸化してＳｉＯ2（２酸化ケイ素）に変化してマスク層２３２が形成される。基板２３０の表面を熱酸化させるために、水を８０℃に加熱し、Ｎ2（窒素）でバブリングしながら８０°に加熱した水から生じる水蒸気を反応管に供給する。基板２３０は１０００℃で加熱する。熱酸化時間は１時間程度である。保護パターン層７０Ａの左右両側に位置する露出したグラフェン層２３１は熱酸化の初期の段階で水蒸気によってエッチングされ除去される（図４（ｃ）参照。）。その後、保護パターン層７０Ａの左右両側に位置する露出した基板２３０の表面が熱酸化されてＳｉＯ2（２酸化ケイ素）に変化することによって、保護パターン層７０Ａに覆われたグラフェン層２３１の両側の領域にマスク層２３２が形成される。水蒸気によってエッチングされずに残されたグラフェン層２３１によって覆われた基板２３０の領域は熱酸化されない。
【0052】
次に、保護パターン層７０Ａのみをリソグラフィーを用いてエッチング除去することによって、リモートエピタキシー、及びＬＡＩＭＣＥに使用可能なウエファを得ることができる（図４（ｅ）参照。）。こうして、マスク層形成工程を終了する。
【0053】
グラフェン層２３１の下方における基板２３０の領域は、熱酸化されなかった基板２３０であり、開口部２３２Ａである。よって、このウエファをＳｉ（ケイ素）のエピタキシーに用いれば、基板２３０と結晶成長する結晶が同じ物質であるホモエピタキシーのリモートエピタキシー、すなわちホモリモートエピタキシーを行うことができる。一方、実施例１、２と同様に、このウエファを基板２３０と異なるＧａＮ等の材料のエピタキシー（結晶成長）に用いれば、基板と結晶成長する結晶が異なる物質であるヘテロエピタキシーのリモートエピタキシー、すなわち、ヘテロリモートエピタキシーを行うことができる。
【0054】
次に、このウエファを用いてＧａＮのヘテロリモートエピタキシー（すなわち、結晶成長工程）を行う場合について説明する。開口部２３２Ａのリモートエピタキシーにおいて、例えば、開口部２３２Ａの長手方向の端部に成長核を発生させ、この成長核を開口部２３２Ａの長手方向（すなわち、横方向であり、紙面の手前奥方向）に沿って成長させることによって、開口部２３２Ａ全体を覆うようにＧａＮ層３３Ａの結晶成長を行う。この際、基板２３０がＧａＮである場合に比べて成長核が発生し難い。このため、供給するＧａ原料を少し増やしたり、Ｖ族－ＩＩＩ族比を大きくしたり、成長温度を下げたりする等し、成長核が発生し易い条件を選択して結晶成長を開始する。
【0055】
一旦結晶成長が開始すれば、ホモエピタキシーの場合と、ヘテロエピタキシーの場合と、でリモートエピタキシーの成長条件が大きく異なるわけではない。しかし、良好な結晶成長を維持するためには、僅かに低い成長温度に設定するなりして、基板２３０からの結晶情報を拾いやすい条件で結晶成長を継続する。これにより、開口部２３２Ａでは、１個の成長核からＧａＮ層３３Ａ全体が形成される。つまり、成長核の成長過程において隣合う成長核が結合することがないため、隣合う成長核との結合界面において新たな転位や欠陥が生成する心配はない。
【0056】
また、開口部２３２Ａに露出した基板２３０の表面には、予めグラフェン層２３１が積層されている。このため、グラフェン層２３１の表面においては、リモートエピタキシーによって結晶成長が進行する。その結果、開口部２３２Ａに結晶成長したＧａＮ層３３Ａの転位密度は、従来のヘテロエピタキシャル成長（すなわち、グラフェン層を有しないヘテロエピタキシャル成長）による結晶成長に比べ大きく低減する。リモートエピタキシーにおいては、一つの成長核３３Ｃを横方向に結晶成長させることによって他の成長核との結合を抑制すると共に、ＧａＮ層３０Ｂが有する転位や欠陥の伝播を抑制し得る。よって、一つの成長核３３Ｃを結晶成長させて、開口部２３２Ａ全体にＧａＮ層３３Ａを形成することによって、転位をほとんど発生させることなしにＧａＮ層３３Ａを形成することができる。
【0057】
次に、横方向の結晶成長はＬＡＩＭＣＥによって行う（図４（ｆ）参照。）。ＬＡＩＭＣＥにおける基板温度、成長原料、結晶成長時間は実施例１、２と同様である。こうして、結晶成長工程を終了する。
【0058】
こうしてＬＡＩＭＣＥによってＧａＮ層３３Ａから横方向に結晶成長したＧａＮ層３３Ｂをカソードルミネッセンス測定によって測定した結果、ほぼ無転位の横方向の結晶成長領域が得られていることが確かめられた。開口部２３２ＡのＧａＮ層３３Ａにおける転位密度は、５×１０8ｃｍ-2であり、ヘテロエピタキシャル成長としては良好な値が得られた。この結果から、実施例３の半導体の製造方法（すなわち、開口部２３２Ａ及びグラフェン層２３１を形成してリモートエピタキシーを実行すること）によって、品質の良好なＧａＮ層３３を結晶成長させ得ることが分かった。
【0059】
＜実施例４＞
次に、実施例４に係る半導体の製造方法について図５（ａ）から図５（ｄ）を参照しつつ説明する。実施例４に係る半導体の製造方法は、開口部３２Ａ及びマスク層３２を覆うようにグラフェン層３３１を積層する点等が実施例１から実施例３と異なる。
次に、実施例４に係る半導体の製造方法について図５（ａ）から図５（ｄ）を参照しつつ説明する。実施例４に係る半導体の製造方法は、開口部３２Ａ及びマスク層３２を覆うようにグラフェン層３３１を積層する点等が実施例１から実施例３と異なる。
【0060】
先ず、チャンネルとして使用する開口部３２Ａが形成されたマスク層３２をフォトリソグラフィによって基板２３０上に形成するマスク層形成工程を実行する（図５（ａ）参照。）。具体的には、マスク層３２は、ＯＣＤ等を用いることによって基板２３０の表面全体に形成される。そして、フォトリソグラフィによって、マスク層３２の表面にレジストパターンを形成し、バッファードフッ酸を用いて、レジストパターンが形成されていない領域のマスク層３２を除去して開口部３２Ａを形成する。こうして、マスク層形成工程を終了する。
【0061】
次に、転写等の手法を用いてマスク層３２、及び開口部３２Ａの表面をグラフェン層３３１で覆うグラフェン層積層工程を実行する（図５（ｂ）参照。）。グラフェン層３３１は単層のグラフェンである。つまり、グラフェン層積層工程は、マスク層形成工程の後に実行され、グラフェン層３３１が、マスク層３２の表面、及び基板２３０の表面に積層される。こうして、リモートエピタキシー、及びＬＡＩＭＣＥに使用可能なウエファを得ることができる。グラフェン層３３１は、マスク層３２、及び開口部３２Ａを覆っている。つまり、開口部３２Ａにグラフェン層３３１が存在する。したがって、開口部３２Ａにおいてリモートエピタキシーを行うことができる。
【0062】
ここで、マスク層３２は、非結晶質である。これにより、マスク層３２は、グラフェン層３３１の有無に関わらず自身の下側に位置する基板２３０の結晶情報が自身の表面側に結晶成長するＧａＮ層３３Ｂに伝達することを抑制する。したがって、マスク層３２の表面ではリモートエピタキシーは行われない。したがって、このように作製したウエファを用いて本発明を実施すること、すなわち、開口部３２Ａにおけるリモートエピタキシーを行うこと、及びその後マスク層３２の表面における横方向の結晶成長を行うことによって転位や欠陥が抑えられたＧａＮ層３３を結晶成長することが可能である。
【0063】
上記のように構成された実施例４によれば、以下の効果を奏する。
【0064】
実施例４の半導体の製造方法において、グラフェン層積層工程は、マスク層形成工程の後に実行され、グラフェン層３３１が、マスク層３２の表面、及び基板２３０の表面に積層される。これによって、グラフェン層３３１の表面に成長したＧａＮ層３３を基板２３０から剥離する際に、ＧａＮ層３３からマスク層３２が剥離し易くなる。つまり、ＧａＮ層３３のみを剥離し易くなる。
【0065】
＜実施例５＞
次に、実施例５に係る半導体の製造方法について図６（ａ）から図６（ｆ）、及び図７（ａ）から図７（ｃ）を参照しつつ説明する。実施例５に係る半導体の製造方法は、マスク層４３２として複数のグラフェンが積層された多層グラフェン層４３５を用いる点が実施例１から実施例４と異なる。上記実施例と同じ構成については、同一符号を付し、構造、作用及び効果の説明は省略する。
次に、実施例５に係る半導体の製造方法について図６（ａ）から図６（ｆ）、及び図７（ａ）から図７（ｃ）を参照しつつ説明する。実施例５に係る半導体の製造方法は、マスク層４３２として複数のグラフェンが積層された多層グラフェン層４３５を用いる点が実施例１から実施例４と異なる。上記実施例と同じ構成については、同一符号を付し、構造、作用及び効果の説明は省略する。
【0066】
実施例４では、マスク層３２の表面にグラフェン層３３１が存在しても基板２３０の結晶情報（結晶格子の周期、転位、及び欠陥等）がＧａＮ層３３Ｂに伝達しないことが分かった。このことから、グラフェン層３３１自体をマスク層３２として使用し得ることが考えらえる。そこで、マスク層として、複数のグラフェンが積層された多層グラフェン層を利用し得ることが予想される。
【0067】
図６（ａ）に示すように、開口部４３２Ａ（チャンネル部）においては単層のグラフェンからなるグラフェン層４３１を用い、マスク層４３２においてはグラフェンが複数積層された多層グラフェン層４３５を使用すれば良い。つまり、マスク層４３２は、複数積層されたグラフェンである。ここで、開口部４３２Ａにおけるグラフェン層４３１は単層に限らず、リモートエピタキシーを行う結晶の材料に応じて二層や三層のグラフェン層としてもよい。これにより、開口部４３２Ａでは、主としてＧａＮ層３０Ｂの結晶格子の周期などの結晶情報がグラフェン層４３１を通してＧａＮ層３３Ａに伝達されてリモートエピタキシーを行うことができる。
【0068】
一方、多層グラフェン層４３５によって形成されたマスク層４３２においては、ＧａＮ層３０Ｂの結晶情報がＧａＮ層３３Ｂへ伝達されることなく、ＧａＮ層３０Ｂの結晶情報が伝播することを抑制する層として機能する。このサンプルは、マスク層４３２を形成する多層グラフェン層４３５、及び開口部４３２Ａにおける単層のグラフェン層４３１（もしくは二層や三層のグラフェン層）の２つの異なる層数のグラフェン層によってＧａＮ層３０Ｂの表面を覆う層を構成している。以下、このような構造を有する層をダブルグラフェンマスクと呼ぶことにする。ダブルグラフェンマスクを作製するための方法は、以下に示すように複数種類存在する。
【0069】
[１つ目の方法]
先ず、転写や析出成長等の手法を用い、多層グラフェン層４３９をＧａＮ層３０Ｂの表面に形成して、パターニングする（図６（ｂ）参照。）。具体的には、ＧａＮ層３０Ｂの表面に多層グラフェン層４３９を積層して形成する。次に、多層グラフェン層４３９の表面にレジストパターンを形成した後、露出した多層グラフェン層４３９を酸素プラズマ処理によってエッチングして除去する。これによって多層グラフェン層４３９に開口４３７が形成される。そして、ＣＶＤや転写等の手法を用い、単層のグラフェン層４３６によって、多層グラフェン層４３９、及び開口４３７を覆う。こうして、１つ目の方法を用いてダブルグラフェンマスクＭ１を形成することができる（図６（ｃ）参照。）。ダブルグラフェンマスクＭ１は、多層グラフェン層４３９にグラフェン層４３６が積層された部分がマスク層４３２であり、ＧａＮ層３０Ｂの表面を覆うグラフェン層４３６がグラフェン層４３１である。グラフェン層４３６によって覆われた開口４３７が開口部４３２Ａである。
先ず、転写や析出成長等の手法を用い、多層グラフェン層４３９をＧａＮ層３０Ｂの表面に形成して、パターニングする（図６（ｂ）参照。）。具体的には、ＧａＮ層３０Ｂの表面に多層グラフェン層４３９を積層して形成する。次に、多層グラフェン層４３９の表面にレジストパターンを形成した後、露出した多層グラフェン層４３９を酸素プラズマ処理によってエッチングして除去する。これによって多層グラフェン層４３９に開口４３７が形成される。そして、ＣＶＤや転写等の手法を用い、単層のグラフェン層４３６によって、多層グラフェン層４３９、及び開口４３７を覆う。こうして、１つ目の方法を用いてダブルグラフェンマスクＭ１を形成することができる（図６（ｃ）参照。）。ダブルグラフェンマスクＭ１は、多層グラフェン層４３９にグラフェン層４３６が積層された部分がマスク層４３２であり、ＧａＮ層３０Ｂの表面を覆うグラフェン層４３６がグラフェン層４３１である。グラフェン層４３６によって覆われた開口４３７が開口部４３２Ａである。
【0070】
[２つ目の方法]
先ず、転写及び直接成長（析出成長）のいずれかの手法を用い、ＧａＮ層３０Ｂの表面に単層のグラフェン層２３１を積層して形成する（図６（ｄ）参照。）。次に、析出成長等の手法を用い、グラフェン層２３１の表面に開口４３７が形成された多層グラフェン層４３９を積層する。析出成長では、グラフェン層２３１の表面に電子ビーム蒸着装置を用いて、アモルファスカーボン層、Ｎｉ（ニッケル）触媒層、Ｗ（タングステン）キャップ層の順に蒸着して積層構造を形成する。このように作製したサンプルを、例えば、９００℃で３０分間、赤外線ランプアニール装置を用いて熱処理する。これによって、グラフェン層２３１の表面に多層グラフェン層４３９が生じる。その後、希王水を用いてＮｉ（ニッケル）触媒層をエッチング除去するとグラフェン層２３１上に多層グラフェン層４３９が残留する。
先ず、転写及び直接成長（析出成長）のいずれかの手法を用い、ＧａＮ層３０Ｂの表面に単層のグラフェン層２３１を積層して形成する（図６（ｄ）参照。）。次に、析出成長等の手法を用い、グラフェン層２３１の表面に開口４３７が形成された多層グラフェン層４３９を積層する。析出成長では、グラフェン層２３１の表面に電子ビーム蒸着装置を用いて、アモルファスカーボン層、Ｎｉ（ニッケル）触媒層、Ｗ（タングステン）キャップ層の順に蒸着して積層構造を形成する。このように作製したサンプルを、例えば、９００℃で３０分間、赤外線ランプアニール装置を用いて熱処理する。これによって、グラフェン層２３１の表面に多層グラフェン層４３９が生じる。その後、希王水を用いてＮｉ（ニッケル）触媒層をエッチング除去するとグラフェン層２３１上に多層グラフェン層４３９が残留する。
【0071】
開口４３７を形成するには、以上の過程において、Ｗ（タングステン）キャップ層の蒸着前に、Ｎｉ（ニッケル）触媒層上の開口４３７を形成する領域にレジストでパターンを形成する。その後、電子ビーム蒸着装置を用い、Ｎｉ（ニッケル）触媒層とレジストパターンとの表面にＷ（タングステン）キャップ層を蒸着する。これにより、リフトオフを行うことが可能となる。リフトオフでは、レジストパターンがアセトン等によって溶解除去される際に、レジストパターンとともにレジストパターン上に蒸着されたＷ（タングステン）キャップ層も除去される。その結果、レジストパターンを形成しなかった部分のＷ（タングステン）キャップ層（すなわち、Ｎｉ（ニッケル）触媒層の上に直接的に蒸着されたＷ（タングステン）キャップ層）だけが残留する。この場合、リフトオフを用いることによって、マスク層４３２を形成する領域のみにＷ（タングステン）キャップ層を残す。こうしてＷ（タングステン）キャップ層のパターンを形成したサンプルに対して赤外線ランプアニール装置を用いた熱処理を行うと、Ｗ（タングステン）キャップ層がある領域において、Ｎｉ（ニッケル）触媒層とグラフェン層２３１との界面に多層グラフェン層４３９が生じる。その後、Ｎｉ（ニッケル）触媒層等を希王水によりエッチング除去すると、開口４３７に単層のグラフェン層２３１が存在し、マスク層４３２に多層グラフェン層４３９が存在するダブルグラフェンマスクＭ２を形成することができる。
【0072】
こうして、２つ目の方法を用いてダブルグラフェンマスクＭ２を形成することができる（図６（ｅ）参照。）。ダブルグラフェンマスクＭ２は、グラフェン層２３１に多層グラフェン層４３９が積層された部分がマスク層４３２であり、表面が露出したグラフェン層２３１がグラフェン層４３１である。開口４３７は開口部４３２Ａである。このように基板３０の表面にダブルグラフェンマスクＭ１，Ｍ２を形成することによって、図６（ｆ）に示すように、開口部４３２Ａのリモートエピタキシー、及び開口部４３２Ａに結晶成長したＧａＮ層３３Ａから横方向にＧａＮ層３３Ｂが結晶成長することができる。
【0073】
[３つ目の方法]
図７（ａ）に示すように、Ｎｉ（ニッケル）箔９０の表面に、開口部に相当する領域（すなわち、紙面の手前奥方向に延びる直線状の領域）のみにＡｕ（金）及びＣｕ（銅）のいずれかの薄膜９１を蒸着した構造を持つ基板９２の表面にＣＶＤの手法を用いてグラフェン層５３１を成長させる。すると、Ｎｉ（ニッケル）箔９０の表面には多層のグラフェン層が成長する条件であっても、薄膜９１の表面では、炭素原料の溶解度が低くなる。このため、薄膜９１の表面には、単層のグラフェン層（もしくは二層や三層のグラフェン層）が成長する。よって、このような構造を持つ基板９２を用いれば、図７（ｂ）に示すように、一回のＣＶＤ成長によってダブルグラフェンマスクＭ３を作製することができる。そして、このように作製したダブルグラフェンマスクＭ３を基板３０の表面に転写する（図７（ｃ）参照。）。ダブルグラフェンマスクＭ３は、Ｎｉ（ニッケル）箔９０の表面に形成された多層のグラフェン層がマスク層４３２であり、薄膜９１の表面に形成された単層のグラフェン層がグラフェン層４３１である。開口部４３２Ａは、Ｎｉ（ニッケル）箔９０の表面に形成された多層のグラフェン層同士の間の部分である。これにより、リモートエピタキシー、及びＬＡＩＭＣＥに使用可能なウエファを作製することができる。
図７（ａ）に示すように、Ｎｉ（ニッケル）箔９０の表面に、開口部に相当する領域（すなわち、紙面の手前奥方向に延びる直線状の領域）のみにＡｕ（金）及びＣｕ（銅）のいずれかの薄膜９１を蒸着した構造を持つ基板９２の表面にＣＶＤの手法を用いてグラフェン層５３１を成長させる。すると、Ｎｉ（ニッケル）箔９０の表面には多層のグラフェン層が成長する条件であっても、薄膜９１の表面では、炭素原料の溶解度が低くなる。このため、薄膜９１の表面には、単層のグラフェン層（もしくは二層や三層のグラフェン層）が成長する。よって、このような構造を持つ基板９２を用いれば、図７（ｂ）に示すように、一回のＣＶＤ成長によってダブルグラフェンマスクＭ３を作製することができる。そして、このように作製したダブルグラフェンマスクＭ３を基板３０の表面に転写する（図７（ｃ）参照。）。ダブルグラフェンマスクＭ３は、Ｎｉ（ニッケル）箔９０の表面に形成された多層のグラフェン層がマスク層４３２であり、薄膜９１の表面に形成された単層のグラフェン層がグラフェン層４３１である。開口部４３２Ａは、Ｎｉ（ニッケル）箔９０の表面に形成された多層のグラフェン層同士の間の部分である。これにより、リモートエピタキシー、及びＬＡＩＭＣＥに使用可能なウエファを作製することができる。
【0074】
上記のように構成された実施例５によれば、以下の効果を奏する。
【0075】
実施例５の半導体の製造方法において、マスク層４３２は、複数のマスク層４３２の間のグラフェン層４３１よりも層数が多いグラフェンである。この構成によれば、マスク層４３２とグラフェン層４３１とが同じ材質であるため、基板３０にマスク層４３２とグラフェン層４３１とを形成する手順を簡単なものにし易い。
【0076】
本発明は上記記述及び図面によって説明した実施例１から５に限定されるものではなく、例えば次のような実施例も本発明の技術的範囲に含まれる。
（１）実施例１から５では、基板本体に（０００１）面を表面にしたサファイアを用いているが、これに限らず、他の面を表面にしたサファイア基板、ＳｉＣ（炭化ケイ素）、ＺｎＯ（酸化亜鉛）、Ｓｉ（ケイ素）、及びＧａＮ等を用いても良い。
（２）マスク層としてＳｉＯ2（２酸化ケイ素）を積層する代わりにＡｌＯ（酸化アルミニウム）やＳｉＮ（窒化ケイ素）等リモートエピタキシーを妨げる材料を積層しても良い。
（３）実施例１から５では、グラフェン層は単層のグラフェンである。これに限らず、結晶成長する材質に応じてグラフェン層のグラフェンの層数を適宜変更してもよい。つまり、グラフェン層は少なくとも単層であればよい。
（１）実施例１から５では、基板本体に（０００１）面を表面にしたサファイアを用いているが、これに限らず、他の面を表面にしたサファイア基板、ＳｉＣ（炭化ケイ素）、ＺｎＯ（酸化亜鉛）、Ｓｉ（ケイ素）、及びＧａＮ等を用いても良い。
（２）マスク層としてＳｉＯ2（２酸化ケイ素）を積層する代わりにＡｌＯ（酸化アルミニウム）やＳｉＮ（窒化ケイ素）等リモートエピタキシーを妨げる材料を積層しても良い。
（３）実施例１から５では、グラフェン層は単層のグラフェンである。これに限らず、結晶成長する材質に応じてグラフェン層のグラフェンの層数を適宜変更してもよい。つまり、グラフェン層は少なくとも単層であればよい。
【符号の説明】
【0077】
３０，２３０…基板
３１，１３１，２３１，３３１，４３１…グラフェン層
３２，２３２，４３２…マスク層
３３Ａ…ＧａＮ層（半導体結晶）
３１，１３１，２３１，３３１，４３１…グラフェン層
３２，２３２，４３２…マスク層
３３Ａ…ＧａＮ層（半導体結晶）
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】