特許 7519312 キャパシタ部品

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-07-10

(45)【発行日】2024-07-19

(54)【発明の名称】キャパシタ部品

(51)【国際特許分類】

   H01G 4/015 20060101AFI20240711BHJP

   H01G 4/30 20060101ALI20240711BHJP

   H01G 4/40 20060101ALI20240711BHJP

【ＦＩ】

H01G4/015

H01G4/30 541

H01G4/40 301A

【請求項の数】 4

(21)【出願番号】P 2021018838

(22)【出願日】2021-02-09

(65)【公開番号】P2022121875

(43)【公開日】2022-08-22

【審査請求日】2023-09-28

(73)【特許権者】

【識別番号】000003067

【氏名又は名称】ＴＤＫ株式会社

(74)【代理人】

【識別番号】100115738

【弁理士】

【氏名又は名称】鷲頭 光宏

(74)【代理人】

【識別番号】100121681

【弁理士】

【氏名又は名称】緒方 和文

(72)【発明者】

【氏名】齊田 仁

【審査官】多田 幸司

(56)【参考文献】

【文献】特開平１１－０８７６１４（ＪＰ，Ａ）

【文献】特開２０１３－１７２０７５（ＪＰ，Ａ）

【文献】特開２００２－２４６７５９（ＪＰ，Ａ）

【文献】特開２００９－１８８２７１（ＪＰ，Ａ）

【文献】特開２００８－２４３９３１（ＪＰ，Ａ）

【文献】特開２００４－２５３４２５（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｇ ４／０１５

Ｈ０１Ｇ ４／３０

Ｈ０１Ｇ ４／４０

Ｈ０５Ｋ １／０２

(57)【特許請求の範囲】

【請求項1】

下部電極と、
前記下部電極を覆う容量絶縁膜と、
前記容量絶縁膜を介して前記下部電極と重なる複数の上部電極と、
前記下部電極に接続された第１の外部端子と、
前記複数の上部電極にそれぞれ接続された複数のヒューズ配線と、
前記複数のヒューズ配線に共通に接続された第２の外部端子と、を備え、
前記複数のヒューズ配線のそれぞれは、対応する前記複数の上部電極のそれぞれよりも抵抗値が高く、
前記複数のヒューズ配線のそれぞれは、前記第２の外部端子から前記複数の上部電極のそれぞれに向かって、電流が第１の方向に流れる第１の区間と、前記第１の区間に近接して配置され、電流が前記第１の方向とは逆の第２の方向に流れる第２の区間を含むことを特徴とするキャパシタ部品。

【請求項2】

前記複数のヒューズ配線は、前記複数の上部電極とは異なる導電材料からなることを特徴とする請求項１に記載のキャパシタ部品。

【請求項3】

前記複数のヒューズ配線のそれぞれは、絶縁層を介して前記複数の上部電極上に配置された配線パターンと、前記絶縁層を貫通して設けられ、対応する前記複数の上部電極の一つと前記配線パターンを接続するビア導体とを含むことを特徴とする請求項１又は２に記載のキャパシタ部品。

【請求項4】

複数の前記下部電極と、それぞれ前記複数の上部電極を有する複数の上部電極層が、前記容量絶縁膜を介して交互に積層されていることを特徴とする請求項１乃至３のいずれか一項に記載のキャパシタ部品。

【発明の詳細な説明】

【技術分野】

【0001】

本発明はキャパシタ部品に関し、特に、容量絶縁膜の絶縁破壊によるショート不良を自己修復可能なキャパシタ部品に関する。

【背景技術】

【0002】

プリント基板などに実装されるチップ型のキャパシタ部品は、容量絶縁膜の絶縁破壊によって上部電極と下部電極がショート不良を起こす場合がある。このような場合を想定し、ヒューズ機構を内蔵することによってショート不良を自己修復可能なチップ部品が提案されている。

【0003】

例えば、特許文献１には、上部電極及び下部電極に狭窄部を設けることによって、ショート不良が発生した場合に狭窄部が切断されるよう構成されたキャパシタ部品が提案されている。特許文献２には、上部電極及び下部電極と外部端子の間にヒューズ機能を持つ素子部又は狭窄部を設けることによって、ショート不良が発生した場合にヒューズ機能を持つ素子部又は狭窄部が切断されるよう構成されたキャパシタ部品が提案されている。特許文献３には、より絶縁破壊しやすいヒューズ部を設けることによって、異常電圧印加時にヒューズ部が破壊されるよう構成されたキャパシタ部品が提案されている。特許文献４には、外部端子と容量素子がヒューズ線で接続された構造を有するキャパシタ部品が提案されている。また、ヒューズ機構に関するものではないが、特許文献５には、レーザトリミングによって容量値を可変としたキャパシタ部品が提案されている。

【先行技術文献】

【特許文献】

【0004】

【文献】国際公開第２０１２／１３２６８４号

【文献】特開平１１－３４００８７号公報

【文献】特開２０１８－８２０６７号公報

【文献】実開平５－１２１８号公報

【文献】特開２０１７－１１２３９３号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

しかしながら、特許文献１、２及び５に記載されたキャパシタ部品は、ヒューズ部やトリミング部が容量絶縁膜上に設けられていることから、熱によってヒューズ部やトリミング部が切断されると、容量絶縁膜にダメージが加わるという問題があった。また、特許文献３に記載されたキャパシタ部品は、ヒューズ部とキャパシタ部が並列に接続されていることから、キャパシタ部にショート不良が生じた場合には、自己修復することができない。また、特許文献４に記載されたキャパシタ部品は、ヒューズ線が切断されるとキャパシタとして機能しないという問題があった。

【0006】

したがって、本発明は、容量絶縁膜にダメージに与えることなく、ショート不良を自己修復可能なキャパシタ部品を提供することを目的とする。

【課題を解決するための手段】

【0007】

本発明によるキャパシタ部品は、下部電極と、下部電極を覆う容量絶縁膜と、容量絶縁膜を介して下部電極と重なる複数の上部電極と、下部電極に接続された第１の外部端子と、複数の上部電極にそれぞれ接続された複数のヒューズ配線と、複数のヒューズ配線に共通に接続された第２の外部端子とを備え、複数のヒューズ配線のそれぞれは、対応する複数の上部電極のそれぞれよりも抵抗値が高いことを特徴とする。

【0008】

本発明によれば、上部電極が複数に分割されていることから、容量絶縁膜の一部が絶縁破壊しても、絶縁破壊した部分の上部電極だけを切り離すことによりショート不良を自己修復することができる。しかも、複数の上部電極にそれぞれヒューズ配線が割り当てられていることから、容量絶縁膜と接する上部電極自体が切断されることなく、ヒューズ配線が切断されることから、容量絶縁膜にダメージが加わらない。

【0009】

本発明において、複数のヒューズ配線は、複数の上部電極とは異なる導電材料からなるものであっても構わない。これによれば、ショート不良発生時に切断されやすいヒューズ配線を構成することが可能となる。

【0010】

本発明において、複数のヒューズ配線のそれぞれは、絶縁層を介して複数の上部電極上に配置された配線パターンと、絶縁層を貫通して設けられ、対応する複数の上部電極の一つと配線パターンを接続するビア導体とを含んでいても構わない。これによれば、ヒューズ配線の抵抗値を高めることが可能となる。

【0011】

本発明において、複数のヒューズ配線のそれぞれは、電流が第１の方向に流れる第１の区間と、第１の区間に近接して配置され、電流が第１の方向とは逆の第２の方向に流れる第２の区間を含んでいても構わない。これによれば、ヒューズ配線の自己インダクタンスを低減することが可能となる。

【0012】

本発明において、複数の下部電極と、それぞれ複数の上部電極を有する複数の上部電極層が、容量絶縁膜を介して交互に積層されていても構わない。これによれば、より大きなキャパシタンスを得ることが可能となる。

【発明の効果】

【0013】

このように、本発明によれば、容量絶縁膜にダメージに与えることなく、ショート不良を自己修復可能なキャパシタ部品を提供することが可能となる。

【図面の簡単な説明】

【0014】

【図1】図１は、本発明の第１の実施形態によるキャパシタ部品１の構造を説明するための略断面図である。

【図2】図２（ａ）は図１に示すＡ－Ａ線に沿った略平面図であり、図２（ｂ）は図１に示すＢ－Ｂ線に沿った略平面図である。

【図3】図３は、本発明の第２の実施形態によるキャパシタ部品２の構造を説明するための略断面図である。

【図4】図４（ａ）は図３に示すＡ－Ａ線に沿った略平面図であり、図４（ｂ）は図３に示すＢ－Ｂ線に沿った略平面図である。

【図5】図５は、本発明の第３の実施形態によるキャパシタ部品３の構造を説明するための略断面図である。

【図6】図６（ａ）は図５に示すＡ－Ａ線に沿った略平面図であり、図６（ｂ）は図５に示すＢ－Ｂ線に沿った略平面図であり、図６（ｃ）は図５に示すＣ－Ｃ線に沿った略平面図である。

【発明を実施するための形態】

【0015】

以下、添付図面を参照しながら、本発明の好ましい実施形態について詳細に説明する。

【0016】

＜第1の実施形態＞
図１は、本発明の第１の実施形態によるキャパシタ部品１の構造を説明するための略断面図である。また、図２（ａ）は図１に示すＡ－Ａ線に沿った略平面図であり、図２（ｂ）は図１に示すＢ－Ｂ線に沿った略平面図である。

【0017】

本実施形態によるキャパシタ部品１は、回路基板に表面実装することが可能なチップ型の電子部品であり、スイッチング回路に用いる平滑コンデンサやスナバコンデンサとして使用することができる。図１及び図２に示すように、キャパシタ部品１は、下部電極１０と、下部電極１０を覆う容量絶縁膜２０と、容量絶縁膜２０を介して下部電極１０と重なる上部電極３１～３７とを備えている。下部電極１０は、本実施形態によるキャパシタ部品１の基材となる部分であり、例えばＮｉなどの金属材料を用いることができる。容量絶縁膜２０の材料については特に限定されず、ＢａＴｉＯ_３、Ｂａ（Ｍｇ_１／３Ｔａ_２／３）Ｏ_３、ＮｉＯ、ＣｕＯ、Ａｌ_２Ｏ_３、Ｆｅ_２Ｏ_３、ＳｉＯ_２などを用いることができる。上部電極３１～３７は７分割された短冊状の導体パターンであり、互いに同じ導体層に位置する。上部電極３１～３７の材料としては、Ｃｕなど抵抗値の低い金属材料が用いられる。容量絶縁膜２０及び上部電極３１～３７は、樹脂などからなる絶縁層７０によって覆われる。絶縁層７０は多層構造を有しており、後述する配線パターンなどが埋め込まれる。

【0018】

下部電極１０は、絶縁層７０を貫通して設けられたビア導体７１を介して外部端子Ｅ１に接続される。これに対し、上部電極３１～３７は、それぞれビア導体５１～５７、配線パターン４１～４７及びビア導体６１～６７を介して、外部端子Ｅ２に共通に接続される。ここで、配線パターン４１～４７及びビア導体５１～５７，６１～６７は、上部電極３１～３７にそれぞれ対応する７本のヒューズ配線を構成する。ビア導体５１～５７は、配線パターン４１～４７の一端と上部電極３１～３７をそれぞれ接続し、ビア導体６１～６７は、配線パターン４１～４７の他端と外部端子Ｅ２をそれぞれ接続する。

【0019】

ヒューズ配線のそれぞれの抵抗値は、上部電極３１～３７のそれぞれの抵抗値よりも高くなるよう設計される。このような設計は、配線パターン４１～４７の材料を上部電極３１～３７の材料であるＣｕよりも抵抗率の高い材料、例えばＮｉ、Ａｌ、Ｗ、Ｔａ等を用いたり、配線パターン４１～４７の断面積を上部電極３１～３７よりも小さくしたり、配線パターン４１～４７の一部に狭窄部を設けたり、ビア導体５１～５７，６１～６７の径を縮小することなどによって実現可能である。

【0020】

かかる構成により、外部端子Ｅ１とＥ２の間に印加された異常な高電圧によって容量絶縁膜２０の一部が絶縁破壊した場合であっても、絶縁破壊された箇所に流れる大電流によっていずれかのヒューズ配線が溶断される。例えば、上部電極３４に覆われた箇所において絶縁破壊が発生した場合、配線パターン４４及びビア導体５４，６４からなるヒューズ配線のいずれかの部分が溶断する。これにより、上部電極３４が他の上部電極３１～３３，３５～３７から電気的に分離される。その結果、ショート不良が生じた上部電極３４は容量電極として機能しなくなるが、他の上部電極３１～３３，３５～３７は正常に機能することから、キャパシタ部品１の全体が自己修復される。しかも、ヒューズ配線は、多層構造を有する絶縁層７０に埋め込まれていることから、溶断によって容量絶縁膜２０にダメージが加わることもない。

【0021】

＜第２の実施形態＞
図３は、本発明の第２の実施形態によるキャパシタ部品２の構造を説明するための略断面図である。また、図４（ａ）は図３に示すＡ－Ａ線に沿った略平面図であり、図４（ｂ）は図３に示すＢ－Ｂ線に沿った略平面図である。

【0022】

第２の実施形態によるキャパシタ部品２は、ヒューズ配線に配線パターン８１～８７及びビア導体９１～９４が追加されている点において、第１の実施形態によるキャパシタ部品１と相違している。その他の基本的な構成は、第１の実施形態によるキャパシタ部品１と同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。

【0023】

配線パターン８１～８７は、それぞれ配線パターン４１～４７と重なるよう近接して配置されたヒューズ配線の一部である。そして、ビア導体６１～６７は、配線パターン４１～４７の他端と配線パターン８１～８７の一端をそれぞれ接続し、ビア導体９１～９７は、配線パターン８１～８７の他端と外部端子Ｅ２をそれぞれ接続する。

【0024】

かかる構成により、配線パターン４１～４７と配線パターン８１～８７には互いに逆方向の電流が流れるため、配線パターン４１～４７によって生じる磁界と配線パターン８１～８７によって生じる磁界が打ち消し合う。これにより、配線パターン４１～４７，８１～８７の自己インダクタンスが低減される。尚、本実施形態では、配線パターン４１～４７と配線パターン８１～８７が積層方向に隣接しているが、これらを同じ導体層に形成し、平面方向に隣接するよう構成しても構わない。

【0025】

＜第３の実施形態＞
図５は、本発明の第３の実施形態によるキャパシタ部品３の構造を説明するための略断面図である。また、図６（ａ）は図５に示すＡ－Ａ線に沿った略平面図であり、図６（ｂ）は図５に示すＢ－Ｂ線に沿った略平面図であり、図６（ｃ）は図５に示すＣ－Ｃ線に沿った略平面図である。

【0026】

第３の実施形態によるキャパシタ部品３は、下部電極１０，１００と、上部電極３１～３７からなる上部電極層及び上部電極１１１～１１５からなる上部電極層が、容量絶縁膜２０～２２を介して交互に積層されている点において、第２の実施形態によるキャパシタ部品２と相違している。その他の基本的な構成は、第２の実施形態によるキャパシタ部品２と同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。

【0027】

図５及び図６に示すように、上部電極３１～３７からなる上部電極層は、容量絶縁膜２１を介して下部電極１００で覆われる。下部電極１００は、絶縁層７０を貫通して設けられたビア導体７２を介して外部端子Ｅ１に接続される。下部電極１００は、容量絶縁膜２２を介して上部電極１１１～１１５からなる上部電極層で覆われる。上部電極１１１～１１５は、それぞれ対応するヒューズ配線を介して外部端子Ｅ２に共通に接続される。例えば、上部電極１１３は、ビア導体１２３、配線パターン１３３、ビア導体１４３、配線パターン１５３及びビア導体１６３を介して外部端子Ｅ２に接続される。他の上部電極１１１，１１２，１１４，１１５についても同様である。

【0028】

このように、容量絶縁膜を介して複数の下部電極と複数の上部電極層を積層すれば、より大きなキャパシタンスを得ることが可能となる。

【0029】

以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。

【0030】

例えば、上記各実施形態においては、複数の上部電極が短冊状の導体パターンによって構成されているが、上部電極が短冊状である必要はなく、当該導体層において互いに絶縁分離されている限り、その形状については問わない。また、下部電極及び上部電極の語は相対的なものであり、両者の位置関係を示すものではない。

【符号の説明】

【0031】

１～３ キャパシタ部品
１０，１００ 下部電極
２０～２２ 容量絶縁膜
３１～３７，１１１～１１５ 上部電極
４１～４７，８１～８７，１３３，１５３ 配線パターン
５１～５７，６１～６７，９１～９７，１２３，１４３，１６３ ビア導体
７０ 絶縁層
７１，７２ ビア導体
Ｅ１，Ｅ２ 外部端子

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】