特許 7519717 高効率、高精度のチップ回路シミュレーション検証方法、システム、装置及び記憶媒体

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-07-11

(45)【発行日】2024-07-22

(54)【発明の名称】高効率、高精度のチップ回路シミュレーション検証方法、システム、装置及び記憶媒体

(51)【国際特許分類】

   G06F 30/3308 20200101AFI20240712BHJP

   G06F 30/398 20200101ALI20240712BHJP

   G06F 30/367 20200101ALI20240712BHJP

   H01L 21/82 20060101ALI20240712BHJP

【ＦＩ】

G06F30/3308

G06F30/398

G06F30/367

H01L21/82 C

H01L21/82 T

【請求項の数】 14

(21)【出願番号】P 2022576196

(86)(22)【出願日】2022-06-01

(65)【公表番号】

(43)【公表日】2023-11-08

(86)【国際出願番号】 CN2022096643

(87)【国際公開番号】W WO2023035695

(87)【国際公開日】2023-03-16

【審査請求日】2022-12-08

(31)【優先権主張番号】202111065759.4

(32)【優先日】2021-09-13

(33)【優先権主張国・地域又は機関】CN

(73)【特許権者】

【識別番号】522479212

【氏名又は名称】▲蘇▼州▲貝▼克▲微▼▲電▼子股▲ふん▼有限公司

(74)【代理人】

【識別番号】110001896

【氏名又は名称】弁理士法人朝日奈特許事務所

(72)【発明者】

【氏名】李 真

【審査官】三沢 岳志

(56)【参考文献】

【文献】国際公開第２０２０／１９４６７４（ＷＯ，Ａ１）

【文献】特開平０９－１９８４１５（ＪＰ，Ａ）

【文献】米国特許出願公開第２００４／００４４９７９（ＵＳ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０６Ｆ ３０／３３０８

Ｇ０６Ｆ ３０／３９８

Ｇ０６Ｆ ３０／３６７

Ｈ０１Ｌ ２１／８２

(57)【特許請求の範囲】

【請求項1】

チップ回路シミュレーション検証方法であって、
可視化ページでのユーザーの回路設計命令に応答して仮想回路構造を生成するステップと、
前記仮想回路構造を予め設定されたフォーマット条件に合致する制御信号に変換するステップと、
前記予め設定されたフォーマット条件にマッチングする復号方法を用いて前記制御信号を復号処理し、復号結果に基づき回路調節信号を生成するステップと、
前記回路調節信号を送信し、前記回路調節信号に基づいて、集積回路コンポーネントの実体回路発生器における各コンポーネントと各ノードとの間の接続関係を調整することによって、シミュレーション検証操作を行うための実体回路構造を生成するステップとを含み、
前記実体回路発生器に実体回路グリッドが集積され、前記実体回路グリッドは回路の様々なコンポーネント及び複数のノードで構成されたグリッド形状であり、前記実体回路グリッドのグリッドラインはコンポーネントのリード線又はノードの接続線であり、グリッド交差点はコンポーネントのリード線とノードの接続線との交差点であり、且つ前記実体回路グリッド中の各グリッド交差点にいずれも不揮発性メモリが配備され、前記実体回路グリッドはノードの数と同じ且つ一対一対応する複数の引出ピンを含む、ことを特徴とするチップ回路シミュレーション検証方法。

【請求項2】

可視化ページでのユーザーの回路設計命令に応答して仮想回路構造を生成する前記ステップは、
前記可視化ページで複数の仮想コンポーネントを予め作成するステップと、
前記可視化ページでコンポーネント格納領域を予め設定し、且つ前記コンポーネント格納領域でコンポーネントリストを作成して各仮想コンポーネントを前記コンポーネントリストに入力し、それと同時に各仮想コンポーネントのために固有の識別情報を設定するステップと、
コンポーネントドラッグ命令に応答して、前記コンポーネントドラッグ命令の対応する目標仮想コンポーネントを格納位置から前記可視化ページの目標位置にドラッグするステップと、
接続関係設定命令に応答して、前記接続関係設定命令における接続関係に従って対応する接続対象の仮想コンポーネントを接続するステップとを含む、ことを特徴とする請求項１に記載のチップ回路シミュレーション検証方法。

【請求項3】

前記仮想回路構造を予め設定されたフォーマット条件に合致する制御信号に変換する前記ステップは、
前記仮想回路構造における各コンポーネントのパラメータ情報を取得するステップと、
前記パラメータ情報、前記仮想回路構造のノード数、前記仮想回路構造における各コンポーネントのリードと各ノードとの間の接続関係に基づいてコンポーネント接続関係表を生成するステップと、
前記コンポーネント接続関係表及び現在で使用されている伝送プロトコルに基づいて前記制御信号を生成するステップとを含み、
これに対応して、前記予め設定されたフォーマット条件にマッチングする復号方法を用いて前記制御信号を復号処理するステップは、
前記制御信号を解析し前記コンポーネント接続関係表を得るステップと、
前記コンポーネント接続関係表を前記復号結果とするステップとを含む、ことを特徴とする請求項１に記載のチップ回路シミュレーション検証方法。

【請求項4】

復号結果に基づき回路調節信号を生成する前記ステップは、
前記復号結果に基づいて、前記仮想回路構造に含まれるコンポーネント情報、ノード情報及び各コンポーネントのリードと各ノードとの間の接続関係を得るステップと、
前記コンポーネント情報、前記ノード情報及び前記接続関係に基づいて前記実体回路グリッドに対応する回路グリッド制御図を生成するステップと、
前記回路グリッド制御図中の交差点に基づき前記回路調節信号を生成することで、前記実体回路グリッドのグリッド交差点に配備される不揮発性メモリの目標トランジスタがオン状態にあるか又はオフ状態にあるかを制御するステップであって、前記目標トランジスタは前記実体回路グリッドのコンポーネントのリード及びノードに接続されるトランジスタであるステップとを含む、ことを特徴とする請求項１～３のいずれか１項に記載のチップ回路シミュレーション検証方法。

【請求項5】

チップ回路シミュレーション検証システムであって、上位コンピューター、実体回路発生器及びシミュレーション検証器を含み、
前記上位コンピューターは、メモリに記憶されるコンピュータープログラムを実行するときに請求項１～３のいずれか１項に記載のチップ回路シミュレーション検証方法のステップを実現することに用いられ、
前記実体回路発生器は、複数種類の回路コンポーネントを集積し、前記上位コンピューターが出力した回路調節信号に基づき対応する実体回路構造を生成することに用いられ、
前記シミュレーション検証器は、前記実体回路構造をシミュレーション検証しシミュレーション検証結果を出力することに用いられ、
前記実体回路発生器に実体回路グリッドが集積され、前記実体回路グリッドは回路の様々なコンポーネント及び複数のノードで構成されたグリッド形状であり、前記実体回路グリッドのグリッドラインはコンポーネントのリード線又はノードの接続線であり、グリッド交差点はコンポーネントのリード線とノードの接続線との交差点であり、且つ前記実体回路グリッド中の各グリッド交差点にいずれも不揮発性メモリが配備され、前記実体回路グリッドはノードの数と同じ且つ一対一対応する複数の引出ピンを含む、ことを特徴とするチップ回路シミュレーション検証システム。

【請求項6】

前記不揮発性メモリは第１トランジスタ、第２トランジスタ及び第３トランジスタを含み、
前記第１トランジスタはトンネル電極に接続され、前記第２トランジスタは制御電極に接続され、前記第１トランジスタ、前記第２トランジスタ及び前記第３トランジスタのゲート電極はいずれも浮遊ゲート電極に接続され、前記第１トランジスタ及び前記第２トランジスタのソース電極、ドレイン電極はいずれも基板に接続され、前記第３トランジスタのゲート電極はソース電極に接続されず、且つ前記第３トランジスタのゲート電極及びソース電極は各グリッド交差点に接続される、ことを特徴とする請求項５に記載のチップ回路シミュレーション検証システム。

【請求項7】

前記第３トランジスタはＰ－ＬＤＭＯＳトランジスタ又はＮ－ＪＦＥＴトランジスタであり、
前記第３トランジスタはＰ－ＬＤＭＯＳトランジスタであるとき、前記回路調節信号に基づいて、前記実体回路グリッドの現在のグリッド交差点に配備された現在の不揮発性メモリの第３トランジスタがオン状態であると判定した場合、前記現在の不揮発性メモリの制御電極が高電圧ＶＰ端子に接続され、前記現在の不揮発性メモリのトンネル電極が０Ｖ端子に接続され、前記回路調節信号に基づいて、前記現在の不揮発性メモリの第３トランジスタがオフ状態であると判定した場合、前記現在の不揮発性メモリのトンネル電極が高電圧ＶＰ端子に接続され、前記現在の不揮発性メモリの制御電極が０Ｖ端子に接続され、
前記第３トランジスタはＮ－ＪＦＥＴトランジスタであるとき、前記回路調節信号に基づいて、前記実体回路グリッドの現在のグリッド交差点に配備された現在の不揮発性メモリの第３トランジスタがオン状態であると判定した場合、前記現在の不揮発性メモリのトンネル電極が高電圧ＶＰ端子に接続され、前記現在の不揮発性メモリの制御電極が０Ｖ端子に接続され、前記回路調節信号に基づいて、前記現在の不揮発性メモリの第３トランジスタがオフ状態であると判定した場合、前記現在の不揮発性メモリの制御電極が高電圧ＶＰ端子に接続され、前記現在の不揮発性メモリのトンネル電極が０Ｖ端子に接続される、ことを特徴とする請求項６に記載のチップ回路シミュレーション検証システム。

【請求項8】

前記実体回路発生器と前記上位コンピューターとの接続が切断され且つ停電された後、前記シミュレーション検証器の入力端子、出力端子、目標機器は前記実体回路発生器の対応する引出ピンに接続される、ことを特徴とする請求項７に記載のチップ回路シミュレーション検証システム。

【請求項9】

前記実体回路発生器は複数であり、各実体回路発生器はモジュール接続インタフェースを介して接続される、ことを特徴とする請求項５に記載のチップ回路シミュレーション検証システム。

【請求項10】

チップ回路シミュレーション検証装置であって、
可視化ページでのユーザーの回路設計命令に応答して仮想回路構造を生成するための回路図設計モジュールと、
前記仮想回路構造を予め設定されたフォーマット条件に合致する制御信号に変換するための制御信号生成モジュールと、
前記予め設定されたフォーマット条件にマッチングする復号方法を用いて前記制御信号を復号処理し、復号結果に基づき回路調節信号を生成するための回路調節信号生成モジュールと、
前記回路調節信号を送信し、前記回路調節信号に基づいて、集積回路コンポーネントの実体回路発生器における各コンポーネントと各ノードとの間の接続関係を調整することによって、シミュレーション検証操作を行うための実体回路構造を生成するための実体回路生成及びシミュレーションモジュールとを含み、
前記実体回路発生器に実体回路グリッドが集積され、前記実体回路グリッドは回路の様々なコンポーネント及び複数のノードで構成されたグリッド形状であり、前記実体回路グリッドのグリッドラインはコンポーネントのリード線又はノードの接続線であり、グリッド交差点はコンポーネントのリード線とノードの接続線との交差点であり、且つ前記実体回路グリッド中の各グリッド交差点にいずれも不揮発性メモリが配備され、前記実体回路グリッドはノードの数と同じ且つ一対一対応する複数の引出ピンを含む、ことを特徴とするチップ回路シミュレーション検証装置。

【請求項11】

前記回路図設計モジュールは、
前記可視化ページで複数の仮想コンポーネントを予め作成することと、
前記可視化ページでコンポーネント格納領域を予め設定し、且つ前記コンポーネント格納領域でコンポーネントリストを作成して各仮想コンポーネントを前記コンポーネントリストに入力し、それと同時に各仮想コンポーネントのために固有の識別情報を設定することと、
コンポーネントドラッグ命令に応答して、前記コンポーネントドラッグ命令の対応する目標仮想コンポーネントを格納位置から前記可視化ページの目標位置にドラッグすることと、
接続関係設定命令に応答して、前記接続関係設定命令における接続関係に従って対応する接続対象の仮想コンポーネントを接続することとに用いられる、ことを特徴とする請求項１０に記載のチップ回路シミュレーション検証装置。

【請求項12】

前記制御信号生成モジュールは、
前記仮想回路構造における各コンポーネントのパラメータ情報を取得することと、
前記パラメータ情報、前記仮想回路構造のノード数、前記仮想回路構造における各コンポーネントのリードと各ノードとの間の接続関係に基づいてコンポーネント接続関係表を生成することと、
前記コンポーネント接続関係表及び現在で使用されている伝送プロトコルに基づいて前記制御信号を生成することとに用いられ、
前記回路調節信号生成モジュールは、
前記制御信号を解析し前記コンポーネント接続関係表を得ることと、
前記コンポーネント接続関係表を前記復号結果とすることとに用いられる、ことを特徴とする請求項１０に記載のチップ回路シミュレーション検証装置。

【請求項13】

前記回路調節信号生成モジュールは、前記復号結果に基づいて、前記仮想回路構造に含まれるコンポーネント情報、ノード情報及び各コンポーネントのリードと各ノードとの間の接続関係を得ることと、
前記コンポーネント情報、前記ノード情報及び前記接続関係に基づいて前記実体回路グリッドに対応する回路グリッド制御図を生成することと、
前記回路グリッド制御図中の交差点に基づき前記回路調節信号を生成することで、前記実体回路グリッドのグリッド交差点に配備される不揮発性メモリの目標トランジスタがオン状態にあるか又はオフ状態にあるかを制御することとに用いられ、前記目標トランジスタは前記実体回路グリッドのコンポーネントのリード及びノードに接続されるトランジスタである、ことを特徴とする請求項１０～１２のいずれか１項に記載のチップ回路シミュレーション検証装置。

【請求項14】

コンピューターに請求項１～３のいずれか１項に記載の方法を実行させるためのコンピューター命令が記憶される、ことを特徴とするコンピューター可読記憶媒体。

【発明の詳細な説明】

【技術分野】

【0001】

本願は２０２１年０９月１３日に中国特許庁に提出された、出願番号が２０２１１１０６５７５９．４、発明の名称が「可視化コンピューター補助チップ設計、シミュレーション検証方法及びシステム」である中国特許出願の優先権を主張しており、その全内容は援用により本願に組み込まれている。

【0002】

本願は電子デジタルデータ処理の技術分野に関し、特に高効率、高精度のチップ回路シミュレーション検証方法、システム、装置及び記憶媒体に関する。

【背景技術】

【0003】

ＥＤＡ（ＥｌｅｃｔｒｏｎｉｃＤｅｓｉｇｎＡｕｔｏｍａｔｉｏｎ、電子設計自動化）技術はコンピューターをツールとして使用し、設計者はＥＤＡソフトウェアプラットフォームにおいてハードウェア記述言語ＶＨＤＬで設計ファイルを完成させ、次にコンピューターは論理コンパイル、リダクション、分割、統合、最適化、レイアウト、配線及びシミュレーション、並びに特定の目標チップに対する適合コンパイル、論理マッピング及びプログラミングダウンロード等の作業を自動的に完了する。該技術は回路設計の効率及び操作可能性を大幅に向上させ、設計者の労働強度を軽減することができる。関連技術では、現在、ＥＤＡソフトウェアにおいて回路に対して設計及びシミュレーションを行う。

【0004】

関連技術では、ＥＤＡソフトウェアにおいて回路シミュレーションを行う方法は、回路に対して行列換算を行ってから該シミュレーションソフトウェアにおいて行列を計算し、最終的に計算結果をシミュレーション結果として出力することである。しかし、シミュレーション回路が複雑な回路である場合、複雑な回路に対して行列換算を行った後に得られた行列のデータが非常に多いため、関連技術で、このような行列に対する計算速度は非常に遅く、それに応じて、回路シミュレーション速度も非常に遅い。また、ＥＤＡソフトウェアにおけるシミュレーションはあくまでもコンピューターにより計算される結果であり、コンピューターは計算過程では実際の状況に存在するすべてのパラメータを完全にシミュレートすることができず、従って、計算されるシミュレーション結果と実際の状況との間に大きなエラーがある可能性がある。

【0005】

これに鑑みて、回路シミュレーションの検証効率を如何に向上させるか、回路シミュレーション検証結果の精度を向上させることは、当業者が解決すべき技術的課題である。

【発明の概要】

【発明が解決しようとする課題】

【0006】

本願は高効率、高精度のチップ回路シミュレーション検証方法、システム、装置及び記憶媒体を提供し、回路シミュレーション検証効率を効果的に高め、回路シミュレーション検証結果の精度を高めることができる。

【0007】

上記の技術的課題を解決するために、本願の実施例は、以下の技術的解手段を提供する。

【0008】

第１の態様では、本願の実施例は、チップ回路シミュレーション検証方法を提供し、
可視化ページでのユーザーの回路設計命令に応答して仮想回路構造を生成するステップと、
前記仮想回路構造を予め設定されたフォーマット条件に合致する制御信号に変換するステップと、
前記予め設定されたフォーマット条件にマッチングする復号方法を用いて前記制御信号を復号処理し、復号結果に基づき回路調節信号を生成するステップと、
前記回路調節信号を送信し、前記回路調節信号に基づいて、集積回路コンポーネントの実体回路発生器における各コンポーネントと各ノードとの間の接続関係を調整することによって、シミュレーション検証操作を行うための実体回路構造を生成するステップとを含む。

【0009】

任意選択的には、可視化ページでのユーザーの回路設計命令に応答して仮想回路構造を生成する前記ステップは、
前記可視化ページで複数の仮想コンポーネントを予め作成するステップと、
前記可視化ページでコンポーネント格納領域を予め設定し、且つ前記コンポーネント格納領域でコンポーネントリストを作成して各仮想コンポーネントを前記コンポーネントリストに入力し、それと同時に各仮想コンポーネントのために固有の識別情報を設定するステップと、
コンポーネントドラッグ命令に応答して、前記コンポーネントドラッグ命令の対応する目標仮想コンポーネントを格納位置から前記可視化ページの目標位置にドラッグするステップと、
接続関係設定命令に応答して、前記接続関係設定命令における接続関係に従って対応する接続対象の仮想コンポーネントを接続するステップとを含む。

【0010】

任意選択的には、前記仮想回路構造を予め設定されたフォーマット条件に合致する制御信号に変換する前記ステップは、
前記仮想回路構造における各コンポーネントのパラメータ情報を取得するステップと、
前記パラメータ情報、前記仮想回路構造のノード数、前記仮想回路構造における各コンポーネントのリードと各ノードとの間の接続関係に基づいてコンポーネント接続関係表を生成するステップと、
前記コンポーネント接続関係表及び現在で使用されている伝送プロトコルに基づいて前記制御信号を生成するステップとを含み、
これに対応して、前記予め設定されたフォーマット条件にマッチングする復号方法を用いて前記制御信号を復号処理する前記過程は、
前記制御信号を解析し前記コンポーネント接続関係表を得るステップと、
前記コンポーネント接続関係表を前記復号結果とするステップとを含む。

【0011】

任意選択的には、前記実体回路発生器に実体回路グリッドが集積され、前記実体回路グリッドは回路の様々なコンポーネント及び複数のノードを含み、グリッドラインは前記コンポーネントのリード線又は前記ノードの接続線であり、グリッド交差点は前記コンポーネントのリード線と前記ノードの接続線との交差点であり、前記実体回路グリッドの各グリッド交差点には不揮発性メモリが予め配備され、前記実体回路グリッドはノードの数と同じ且つ一対一対応する複数の引出ピンを含み、復号結果に基づき回路調節信号を生成する前記ステップは、
前記復号結果に基づいて、前記仮想回路構造に含まれるコンポーネント情報、ノード情報及び各コンポーネントのリードと各ノードとの間の接続関係を得るステップと、
前記コンポーネント情報、前記ノード情報及び前記接続関係に基づいて前記実体回路グリッドに対応する回路グリッド制御図を生成するステップと、
前記回路グリッド制御図中の交差点に基づき前記回路調節信号を生成することで、前記実体回路グリッドのグリッド交差点に配備される不揮発性メモリの目標トランジスタがオン状態にあるか又はオフ状態にあるかを制御するステップであって、前記目標トランジスタは前記実体回路グリッドのコンポーネントのリード及びノードに接続されるトランジスタであるステップとを含む。

【0012】

第２の態様では、本願の実施例は、上位コンピューター、実体回路発生器及びシミュレーション検証器を含むチップ回路シミュレーション検証システムを提供し、
前記上位コンピューターは、メモリに記憶されるコンピュータープログラムを実行するときに上記のいずれか１項に記載のチップ回路シミュレーション検証方法のステップを実現することに用いられ、
前記実体回路発生器は、複数種類の回路コンポーネントを集積し、前記上位コンピューターが出力した回路調節信号に基づき対応する実体回路構造を生成することに用いられ、
前記シミュレーション検証器は、前記実体回路構造をシミュレーション検証しシミュレーション検証結果を出力することに用いられる。

【0013】

任意選択的には、前記実体回路発生器に実体回路グリッドが集積され、
前記実体回路グリッドは回路の様々なコンポーネント及び複数のノードで構成されたグリッド形状であり、前記実体回路グリッドのグリッドラインはコンポーネントのリード線又はノードの接続線であり、グリッド交差点はコンポーネントのリード線とノードの接続線との交差点であり、且つ前記実体回路グリッド中の各グリッド交差点にいずれも不揮発性メモリが配備され、前記実体回路グリッドはノードの数と同じ且つ一対一対応する複数の引出ピンを含む。

【0014】

任意選択的には、前記不揮発性メモリは第１トランジスタ、第２トランジスタ及び第３トランジスタを含み、
前記第１トランジスタはトンネル電極に接続され、前記第２トランジスタは制御電極に接続され、前記第１トランジスタ、前記第２トランジスタ及び前記第３トランジスタのゲート電極はいずれも浮遊ゲート電極に接続され、前記第１トランジスタ及び前記第２トランジスタのソース電極、ドレイン電極はいずれも基板に接続され、前記第３トランジスタのゲート電極はソース電極に接続されず、且つ前記第３トランジスタのゲート電極及びソース電極は各グリッド交差点に接続される。

【0015】

任意選択的には、前記第３トランジスタはＰ－ＬＤＭＯＳトランジスタ又はＮ－ＪＦＥＴトランジスタであり、
前記第３トランジスタはＰ－ＬＤＭＯＳトランジスタであるとき、前記回路調節信号に基づいて、前記実体回路グリッドの現在のグリッド交差点に配備された現在の不揮発性メモリの第３トランジスタがオン状態であると判定した場合、前記現在の不揮発性メモリの制御電極が高電圧ＶＰ端子に接続され、前記現在の不揮発性メモリのトンネル電極が０Ｖ端子に接続され、前記回路調節信号に基づいて、前記現在の不揮発性メモリの第３トランジスタがオフ状態であると判定した場合、前記現在の不揮発性メモリのトンネル電極が高電圧ＶＰ端子に接続され、前記現在の不揮発性メモリの制御電極が０Ｖ端子に接続され、
前記第３トランジスタはＮ－ＪＦＥＴトランジスタであるとき、前記回路調節信号に基づいて、前記実体回路グリッドの現在のグリッド交差点に配備された現在の不揮発性メモリの第３トランジスタがオン状態であると判定した場合、前記現在の不揮発性メモリのトンネル電極が高電圧ＶＰ端子に接続され、前記現在の不揮発性メモリの制御電極が０Ｖ端子に接続され、前記回路調節信号に基づいて、前記現在の不揮発性メモリの第３トランジスタがオフ状態であると判定した場合、前記現在の不揮発性メモリの制御電極が高電圧ＶＰ端子に接続され、前記現在の不揮発性メモリのトンネル電極が０Ｖ端子に接続される。

【0016】

任意選択的には、前記実体回路発生器と前記上位コンピューターとの接続が切断され且つ停電された後、前記シミュレーション検証器の入力端子、出力端子、目標機器は前記実体回路発生器の対応する引出ピンに接続される。

【0017】

任意選択的には、前記実体回路発生器は複数であり、各実体回路発生器はモジュール接続インタフェースを介して接続される。

【0018】

第３の態様では、本願の実施例は、チップ回路シミュレーション検証装置を提供し、
可視化ページでのユーザーの回路設計命令に応答して仮想回路構造を生成するための回路図設計モジュールと、
前記仮想回路構造を予め設定されたフォーマット条件に合致する制御信号に変換するための制御信号生成モジュールと、
前記予め設定されたフォーマット条件にマッチングする復号方法を用いて前記制御信号を復号処理し、復号結果に基づき回路調節信号を生成するための回路調節信号生成モジュールと、
前記回路調節信号を送信し、前記回路調節信号に基づいて、集積回路コンポーネントの実体回路発生器における各コンポーネントと各ノードとの間の接続関係を調整することによって、シミュレーション検証操作を行うための実体回路構造を生成するための実体回路生成及びシミュレーションモジュールとを含む。

【0019】

任意選択的には、前記回路図設計モジュールは、
前記可視化ページで複数の仮想コンポーネントを予め作成することと、
前記可視化ページでコンポーネント格納領域を予め設定し、且つ前記コンポーネント格納領域でコンポーネントリストを作成して各仮想コンポーネントを前記コンポーネントリストに入力し、それと同時に各仮想コンポーネントのために固有の識別情報を設定することと、
コンポーネントドラッグ命令に応答して、前記コンポーネントドラッグ命令の対応する目標仮想コンポーネントを格納位置から前記可視化ページの目標位置にドラッグすることと、
接続関係設定命令に応答して、前記接続関係設定命令における接続関係に従って対応する接続対象の仮想コンポーネントを接続することとに用いられる。

【0020】

任意選択的には、前記制御信号生成モジュールは、
前記仮想回路構造における各コンポーネントのパラメータ情報を取得することと、
前記パラメータ情報、前記仮想回路構造のノード数、前記仮想回路構造における各コンポーネントのリードと各ノードとの間の接続関係に基づいてコンポーネント接続関係表を生成することと、
前記コンポーネント接続関係表及び現在で使用されている伝送プロトコルに基づいて前記制御信号を生成することとに用いられ、
前記回路調節信号生成モジュールは、
前記制御信号を解析し前記コンポーネント接続関係表を得ることと、
前記コンポーネント接続関係表を前記復号結果とすることとに用いられる。

【0021】

任意選択的には、前記実体回路発生器に実体回路グリッドが集積され、前記実体回路グリッドは回路の様々なコンポーネント及び複数のノードを含み、グリッドラインは前記コンポーネントのリード線又は前記ノードの接続線であり、グリッド交差点は前記コンポーネントのリード線と前記ノードの接続線との交差点であり、前記実体回路グリッドの各グリッド交差点には不揮発性メモリが予め配備され、前記実体回路グリッドはノードの数と同じ且つ一対一対応する複数の引出ピンを含み、
前記回路調節信号生成モジュールは、
前記復号結果に基づいて、前記仮想回路構造に含まれるコンポーネント情報、ノード情報及び各コンポーネントのリードと各ノードとの間の接続関係を得ることと、
前記コンポーネント情報、前記ノード情報及び前記接続関係に基づいて前記実体回路グリッドに対応する回路グリッド制御図を生成することと、
前記回路グリッド制御図中の交差点に基づき前記回路調節信号を生成することで、前記実体回路グリッドのグリッド交差点に配備される不揮発性メモリの目標トランジスタがオン状態にあるか又はオフ状態にあるかを制御することとに用いられ、前記目標トランジスタは前記実体回路グリッドのコンポーネントのリード及びノードに接続されるトランジスタである。

【0022】

第４の態様では、本願の実施例は、コンピュータに本願の第１態様によるいずれかの方法を実行させるためのコンピューター命令が記憶されるコンピュータ可読記憶媒体を提供する。

【0023】

本願による技術案の利点は、先ずシミュレーション検証を行う必要がある回路に対応する回路構造設計図を設計し、該回路構造設計図を機器が識別可能な制御信号に変換し、該制御信号を利用して、実体回路発生器における各コンポーネントと各ノードとの間の接続関係を調整することによって回路設計図の対応する実体回路構造を生成するための回路調節信号を生成する。実体回路発生器が本物の回路コンポーネントを集積するため、最終的な実体回路構造のシミュレーション検証は本物の回路コンポーネントのシミュレーション検証であり、行列交換、計算等の処理操作を行う必要がなくなり、シミュレーション検証速度を効果的に向上させ、あらゆる規模の回路シミュレーション検証の実際のレート要件を満たすことができる。該回路が実際のコンポーネントからなるため、シミュレーション検証結果は実際の状況に完全に合致し、それにより回路シミュレーション検証の結果の精度を効果的に高め、最終的に生成された実体回路構造の正確性を確保することができる。

【0024】

また、本願の実施例は、チップ回路シミュレーション検証方法に対して対応する実装システムを提供し、さらに方法をより実用的にし、前記システムは対応する利点を有する。

【0025】

上記の一般的な説明及び後述の詳細な説明は例示的なものに過ぎず、本開示を限定するものではないことを理解すべきである。
本発明の具体的な実施例又は従来技術における技術的解決手段をより明確に説明するために、以下、具体的な実施例又は従来技術の記述のために使用した図面を簡単に説明するが、明らかに、以下に記述した図面は本発明のいくつかの実施例に過ぎず、当業者にとって、創造的な労力をせずに、これらの図面に基づいて他の図面を得ることができる。

【図面の簡単な説明】

【0026】

【図1】本願の実施例によるチップ回路シミュレーション検証方法の概略フローチャートである。

【図2】本願の実施例による例示的な応用シーンのトランジスタの基本増幅回路の構造概略図である。

【図3】本願の実施例による例示的な応用シーンの実体回路グリッドの概略図である。

【図4】本願の実施例による例示的な応用シーンの回路グリッド制御図の概略図である。

【図5】本願の実施例によるチップ回路シミュレーション検証装置の具体的な実施形態の構造図である。

【図6】本願の実施例による電子機器の具体的な実施形態の構造図である。

【図7】本願の実施例によるチップ回路シミュレーション検証システムの具体的な実施形態の構造図である。

【図8】本願の実施例による例示的な応用シーンにおける不揮発性メモリの回路構造の概略図である。

【図9】本願の実施例による別の例示的な応用シーンにおける不揮発性メモリの回路構造の概略図である。

【発明を実施するための形態】

【0027】

当業者が本願の解決手段をよりよく理解するために、以下は図面及び具体的な実施形態を参照して本願をさらに詳細に説明する。明らかに、説明された実施例は本願の一部の実施例だけであり、全ての実施例ではない。本願の実施例に基づき、当業者が創造的な労働をせずに得た全ての他の実施例は、いずれも本願の保護範囲に属する。

【0028】

本願の明細書と特許請求の範囲及び上記図面における用語「第１」、「第２」、「第３」、「第４」等は異なる対象を区別するために用いられ、特定の順序を説明するために用いられるものではない。また用語「含む」及び「有する」及びそれらのいずれかの変形は、非排他的な包含をカバーすることを意図する。例えば、一連のステップ又はユニットを含むプロセス、方法、システム、製品又は装置は列挙されたステップ又はユニットに限定されず、列挙されていないステップ又はユニットを含むことができる。

【0029】

本願の実施例の技術的解決手段を紹介した後、以下で本願の様々な非限定的な実施形態を詳細に説明する。

【0030】

先ず図１を参照すると、図１は本願の実施例に係るチップ回路シミュレーション検証方法の概略フローチャートであり、本願の実施例は以下の内容を含んでもよい。

【0031】

Ｓ１０１：可視化ページでのユーザーの回路設計命令に応答して仮想回路構造を生成する。

【0032】

このステップでは、仮想回路構造はユーザーがシミュレーション検証を行いたい実体回路の回路構造設計図であり、本実施例はユーザーにマンマシン相互作用モジュールを提供することができ、マンマシン相互作用モジュールはディスプレイ及びデータ入力モジュール、又はタッチ可能な表示画面を含んでもよく、データ入力モジュールは例えばマウス、キーボードであってもよい。ディスプレイ又はタッチ可能な表示画面は可視化ページを提供し、ユーザーは該マンマシン相互作用モジュールによって可視化ページに回路構造設計図を設計し、システムはユーザーの回路設計命令に応答して、対応する回路設計図、すなわち仮想回路構造を生成する。

【0033】

Ｓ１０２：仮想回路構造を予め設定されたフォーマット条件に合致する制御信号に変換する。

【0034】

このステップの制御信号はシステムが識別可能な信号を指し、前のステップで回路設計図が生成されており、システムは該仮想マシン回路構造を処理する際に、それを機器が識別可能な情報に変換する必要があり、予め設定されたフォーマット条件は当業者がシステムのソフトウェア・ハードウェア環境及びパラメータに基づいて予め設定されたデータ変換フォーマットであり、本願はこれについて限定せず、該予め設定されたフォーマット条件はシステムが解析して仮想回路構造に含まれるデータ情報を得るためのものである。

【0035】

Ｓ１０３：予め設定されたフォーマット条件にマッチングする復号方法を用いて制御信号を復号処理し、復号結果に基づき回路調節信号を生成する。

【0036】

理解できるように、前のステップで仮想回路構造に対してデータフォーマット交換を行った後、システムがそれを復号して対応するデータ情報を取得する際に、復号処理を行う必要があり、復号方法は予め設定されたフォーマット条件にマッチングしなければならず、同様に、当業者は用いられる予め設定されたフォーマット条件に基づいて対応する復号方法をカスタマイズすることができ、復号結果は仮想回路構造に含まれるデータ情報であり、例えば、含まれる回路コンポーネントのタイプ及びパラメータ情報、各回路コンポーネントの間の接続関係等の回路構造の基本パラメータ情報が挙げられる。このステップの回路調節信号は復号し得られた回路構造の基本パラメータ情報を利用して実体回路構造の生成を導くことに用いられる。

【0037】

Ｓ１０４：回路調節信号を送信し、回路調節信号に基づいて、集積回路コンポーネントの実体回路発生器における各コンポーネントと各ノードとの間の接続関係を調整することによって、シミュレーション検証操作を行うための実体回路構造を生成する。

【0038】

本実施例では、実体回路発生器には抵抗、コンデンサ、トランジスタ等の本物の回路コンポーネントが集積されており、あらゆる規模の任意タイプの回路の組み立てを満たすことができ、実体回路発生器に集積される各コンポーネントとノードとの間の接続関係を調節することにより本物の回路構造を生成することができ、すなわち、実体回路構造は本物の回路コンポーネントからなる回路構造である。該集積されるアナログ回路構造が任意に再構成された後にシミュレーション検証が行われ、シミュレーション検証速度は非常に高速で、得られたシミュレーション検証結果と本物の回路構造の実際の動作結果との最大の類似性を確保することができる。

【0039】

本願の実施例に係る技術的解決手段では、先ずシミュレーション検証を行う必要がある回路に対応する回路構造設計図を設計し、該回路構造設計図を機器が識別可能な制御信号に変換し、該制御信号を利用して、実体回路発生器における各コンポーネントと各ノードとの間の接続関係を調整することによって回路設計図の対応する実体回路構造を生成するための回路調節信号を生成する。実体回路発生器が本物の回路コンポーネントを集積するため、最終的な実体回路構造のシミュレーション検証は本物の回路コンポーネントのシミュレーション検証であり、行列交換、計算等の処理操作を行う必要がなくなり、シミュレーション検証速度を効果的に向上させ、あらゆる規模の回路シミュレーション検証の実際のレート要件を満たすことができる。該回路が実際のコンポーネントからなるため、シミュレーション検証結果は実際の状況に完全に合致し、それにより回路シミュレーション検証の結果の精度を効果的に高め、最終的に生成された実体回路構造の正確性を確保することができる。

【0040】

説明する必要があるものとして、本願における各ステップの間に厳密な前後実行順序がなく、論理的な順序に合致すればよく、これらのステップは同時に実行されてもよく、特定の予め設定された順序に従って実行されてもよく、図１は例示的な方式に過ぎず、このような実行順序のみに限定されるものを代表しない。

【0041】

上記実施例では、ステップＳ１０１の実行方法は限定されず、本実施例で与えられる仮想回路構造の生成方法は、
可視化ページで複数の仮想コンポーネントを予め作成するステップと、コンポーネントドラッグ命令に応答して、コンポーネントドラッグ命令の対応する目標仮想コンポーネントを格納位置から可視化ページの目標位置にドラッグするステップと、接続関係設定命令に応答して、接続関係設定命令における接続関係に従って対応する接続対象の仮想コンポーネントを接続するステップとを含んでもよい。

【0042】

本実施例では、仮想コンポーネントは回路設計図における各実体回路コンポーネントの対応する符号を指し、システムにおいて、抵抗、コンデンサ、トランジスタ、ダイオード及びＭＯＳトランジスタ等の各種の回路の一般的な仮想コンポーネントは予め作成されて目標ルートに記憶される。ユーザーが回路構造図を設計する際に、所要の作成済みの仮想コンポーネントを対応する位置に直接ドラッグし、次にマウスで線を付される方式で各コンポーネントの間の接続関係を設定し、ノード設定命令に応答することによって対応する位置にノード識別子を生成することで、仮想回路構造を生成し、それにより研究者が設計する各種の回路構造は視覚的で迅速に形成され、ユーザーの使用が容易になる。ユーザーの使用体験をさらに向上させるために、接続関係を識別できるいくつかの一般的な線分を予め作成することができ、これらの線分は編集可能なものであり、このようにすると、同様にドラッグの方式で対応する位置にドラッグすることができ、適切でない場合に、線分の長さ等のパラメータを調節し要件を満たせることができる。

【0043】

管理及びユーザーの使用を容易にするために、可視化ページでコンポーネント格納領域を予め設定し、且つコンポーネント格納領域でコンポーネントリストを作成してもよく、各仮想コンポーネントをコンポーネントリストに入力し、ユーザーの問い合わせ及び管理を容易にするために、各コンポーネントのために固有の識別情報を設定してもよい。該識別情報はインデックス情報として使用されてもよく、ユーザーは１つずつ検索する必要がなく、検索ボックスに該識別情報を入力することで対応する仮想コンポーネントを得ることができ、仮想回路構造の生成効率を向上させ、ユーザーの使用体験を向上させることができる。

【0044】

上記実施例では、ステップＳ１０２の実行方法は限定されず、本実施例で与えられる制御信号の生成方法は、
仮想回路構造における各コンポーネントのパラメータ情報を取得するステップと、パラメータ情報、仮想回路構造のノード数、仮想回路構造における各コンポーネントのリードと各ノードとの間の接続関係に基づいてコンポーネント接続関係表を生成するステップと、コンポーネント接続関係表及び現在で使用されている伝送プロトコルに基づいて制御信号を生成するステップとを含む。

【0045】

本実施例のコンポーネントのパラメータ情報はコンポーネントのタイプ、数、物理的パラメータ値等を含んでもよく、コンポーネントのタイプはコンデンサ、抵抗又はダイオード等が挙げられ、物理的パラメータ値は抵抗値又はコンデンサ値等を指す。伝送可能プロトコルとは該制御信号を伝送することに用いられるデータ伝送プロトコルを指す。

【0046】

本実施例は上記予め設定されたフォーマット条件を用いてデータを変換した上で、予め設定されたフォーマット条件にマッチングする復号方法を用いて制御信号を復号処理する過程は、制御信号を解析しコンポーネント接続関係表を得るステップと、コンポーネント接続関係表を復号結果とするステップとを含んでもよい。

【0047】

当業者が本実施例の実現方式をより明確に理解できるために、本願はさらに図２と組み合わせてトランジスタの基本増幅回路を例として、仮想回路構造をシステムが識別可能な制御信号に変換し、該制御信号を対応する機能モジュールに伝送する方法の過程を説明し、本実施例は上位コンピューターで完了され、上位コンピューターは仮想回路構造生成操作を実行するための設計モジュール、伝送モジュール、制御信号を処理するための制御モジュールを含み、下記内容を含んでもよい。

【0048】

Ａ１：ユーザーは設計モジュールで設計されたチップ回路構造である仮想回路構造をクリックして保存した後、該仮想回路構造を伝送モジュールに自動的に保存する。

【0049】

Ａ２：伝送モジュールは仮想回路構造における各コンポーネントのタイプ及び数を読み取り、図２に示される回路におけるコンポーネントは３種類あり、それぞれ抵抗、コンデンサ及びトランジスタであり、そのうち、抵抗が３つ、コンデンサ及びトランジスタがそれぞれ１つである。仮想回路構造における各回路コンポーネントのパラメータ値、例えば抵抗値及びコンデンサ値は実体回路発生器に集積されるコンポーネントの対応するパラメータ値と同じである。実際の設計過程において、通常、実体回路発生器に集積される抵抗又はコンデンサを直並列接続して仮想回路構造における各コンポーネントのパラメータ値、例えば抵抗値及びコンデンサ値を得る必要がある。

【0050】

Ａ３：伝送モジュールは各コンポーネントのリードを読み取り、各リードをマークし、例えば、図２に示される回路における抵抗及びコンデンサはそれぞれ２つのリードを有し、１と２としてマークでき、トランジスタは３つのリードを有し、１、２及び３としてマークできる。

【0051】

Ａ４：伝送モジュールは仮想回路構造におけるノード数を読み取り、各ノードをマークし、図２に示される回路におけるノード数が６つであり、それぞれＮ１、Ｎ２、Ｎ３、Ｎ４、Ｎ５及びＮ６としてマークできる。

【0052】

Ａ５：伝送モジュールは各コンポーネントのリードとノードとの間の接続関係を読み取り、接続関係に基づいて表１に示されるコンポーネント接続関係表を生成し、コンポーネント接続関係表はコンポーネントを行とし、ノードを列とするものであってもよい。

【0053】

【表1】

【0054】

Ａ６：伝送モジュールは、ステップＡ５で生成されたコンポーネント接続関係表及び伝送モジュールで使用される伝送プロトコルに基づき、対応する制御モジュールが識別可能な制御信号を生成し、該制御信号を制御モジュールに伝送する。それに対応して、伝送モジュールから伝送された制御信号を復号し、表１に示されるコンポーネント接続関係表を得る。

【0055】

上記から分かるように、本実施例は予め設定された条件フォーマットを表のフォーマットとして設定し、表の行及び列を仮想回路構造におけるノード及びコンポーネントに対応させ、それにより、仮想回路構造をより直感的で明確に反映することができ、識別及び復号が容易になり、回路生成効率の向上に有利である。

【0056】

上記実施例では、ステップＳ１０３の実行方法は限定されず、本実施例で与えられる回路調節信号の生成方法は、以下のステップを含む。

【0057】

回路調節信号は実体回路発生器が実体回路構造を生成するように導くためのものであるため、回路調節信号の生成方法は実体回路発生器の構造と一致する必要がある。本実施例では、実体回路発生器に実体回路グリッドが集積され、実体回路グリッドは回路の様々なコンポーネント及び複数のノードを含んでもよく、グリッドラインはコンポーネントのリード線又はノードの接続線であり、グリッド交差点はコンポーネントのリード線とノードの接続線との交差点である。本実施例は、実体回路グリッドの各グリッド交差点には不揮発性メモリが予め配備される。本実施例の実体回路発生器は大きな集積回路チップであってもよく、該集積回路チップには図３に示されるＮ^*Ｍの実体回路グリッドが集積され、該回路グリッドに複数の様々なタイプの一般的な回路コンポーネントが含まれ、Ｐ１個の抵抗、Ｐ２個のコンデンサ、Ｔ１個のＮＰＮトランジスタ、Ｔ２個のＰＮＰトランジスタ、Ｔ３個のＮＭＯＳトランジスタ、Ｔ４個のＰＭＯＳ及びＴ５個のダイオード等を含むがこれらに限定されず、それにより、実体回路発生器が様々な回路構造を得ることができるのを確保すると同時に、実体回路発生器が大きさの異なる様々な回路を生成できることを確保する。実体回路グリッドの行は対応して回路における関する様々なコンポーネントを表すことができ、１行は１つのコンポーネントであり、対応する列は対応して回路における各ノードを表し、１列は１つの回路ノードであり、それに対応して、この時の実体回路グリッドの横方向のグリッドラインは各コンポーネントのリード線を表し、縦方向のグリッドラインは各回路ノードの接続線を表す。勿論、実体回路グリッドの行は回路におけるノードを対応して表してもよく、対応する列は様々なコンポーネントを対応して表す。当業者は実際の状況に応じて自由に選択することができ、本願はこれについて限定しない。回路に複数のノードがあるため、実体回路グリッドに１００個以上のノードを予め設置することができる。回路調節信号を容易に生成するために、上記実施例におけるコンポーネント接続関係表は実体回路グリッドと一対一対応し、すなわち上記表１は図３におけるＮ^*Ｍの回路グリッドと一対一対応し、従って、回路には３つの抵抗、１つのコンデンサ、１つのトランジスタ及び６つのノードのみが使用されても、表にはすべての生成モジュールで集積されたすべてのコンポーネント及びノードをリストする必要があり、従って表１に非常に多くの省略記号がある。すべての回路が複数のコンポーネント及び複数のノードで構成されるため、各コンポーネントと各ノードとの間の接続関係を調整するだけで様々な回路を得ることができる。不揮発性メモリは各回路グリッド交差点の状態、つまり該グリッド交差点の対応するコンポーネントとノードとの間に接続関係があるか否かを記憶するためのものであり、各不揮発性メモリはいずれもコンポーネントのリード及びノードに接続される１つのトランジスタを有し、該トランジスタがオン状態にあると、対応するグリッド交差点が配備される対応するノードとコンポーネントとの間に接続関係があるのを意味し、図４における黒点が接続関係の存在を表す。該トランジスタがオフ状態にあると、対応するグリッド交差点が配備される対応するノードとコンポーネントとの間に接続関係がないのを意味する。

【0058】

上記実体回路発生器の具体的な構造によれば、復号結果に基づき回路調節信号を生成する過程は、
復号結果に基づいて、仮想回路構造に含まれるコンポーネント情報、ノード情報及び各コンポーネントのリードと各ノードとの間の接続関係を得るステップと、回路コンポーネント情報、ノード情報及び接続関係に基づいて実体回路グリッドに対応する回路グリッド制御図（図４参照）を生成するステップと、回路グリッド制御図中の交差点に基づき回路調節信号を生成することで、実体回路グリッドのグリッド交差点に配備される不揮発性メモリの目標トランジスタがオン状態にあるか又はオフ状態にあるかを制御するステップであって、目標トランジスタは実体回路グリッドのコンポーネントのリード及びノードに接続されるトランジスタであるステップとを含んでもよい。

【0059】

本実施例におけるコンポーネントはコンポーネントのタイプ、数及び物理的パラメータ情報を含み、ノード情報はノード数及びノード位置を含んでもよい。図２を例として、図２の復号結果が表１に示され、復号して得られた表１から分かるように、Ｒ１の１リードはノードＮ１に接続され、Ｒ１の２リードはノードＮ５に接続され…、各コンポーネントとノードとの接続関係に基づいて図４に示されるＮ^*Ｍの回路グリッド制御図が得られ、Ｎ^*Ｍの回路グリッド制御図から分かるように、該グリッド中のＮ１－１交差点、Ｎ１－２交差点、Ｎ３－３交差点、Ｎ４－４交差点等の交差点はいずれもオンになる必要があり、オンになる必要があるこれらの情報に基づき対応する調節信号を生成することができる。

【0060】

本実施例では、実体回路発生器をノード及び様々なタイプのコンポーネントで構成されるグリッドのように設置し、該実体回路発生器に基づき対応する回路調節信号を生成し、各ノードとコンポーネントとの間の接続関係を調節するだけで様々な回路を効率的に得ることができ、それにより実体回路のシミュレーション検証効率の向上に有利である。

【0061】

本願の実施例は、方法を実用的にするために、チップ回路シミュレーション検証方法に対して対応する装置をさらに提供する。そのうち、装置は機能モジュール及びハードウェアの観点からそれぞれ説明できる。以下、本願の実施例に係るチップ回路シミュレーション検証装置を説明し、以下に説明するチップ回路シミュレーション検証装置は以上に説明するチップ回路シミュレーション検証方法と互いに対応して参照することができる。

【0062】

機能モジュールの観点から、図５を参照すると、図５は本願の実施例に係るチップ回路シミュレーション検証装置の１つの具体的な実施形態での構造図であり、該装置は、
可視化ページでのユーザーの回路設計命令に応答して仮想回路構造を生成するための回路図設計モジュール５０１と、
仮想回路構造を予め設定されたフォーマット条件に合致する制御信号に変換するための制御信号生成モジュール５０２と、
予め設定されたフォーマット条件にマッチングする復号方法を用いて制御信号を復号処理し、復号結果に基づき回路調節信号を生成するための回路調節信号生成モジュール５０３と、
回路調節信号を送信し、回路調節信号に基づいて、集積回路コンポーネントの実体回路発生器における各コンポーネントと各ノードとの間の接続関係を調整することによって、シミュレーション検証操作を行うための実体回路構造を生成するための実体回路生成及びシミュレーションモジュール５０４とを含む。

【0063】

任意選択的に、本実施例のいくつかの実施形態では、上記回路図設計モジュール５０１は、可視化ページで複数の仮想コンポーネントを予め作成することと、可視化ページでコンポーネント格納領域を予め設定し、且つコンポーネント格納領域でコンポーネントリストを作成して各仮想コンポーネントをコンポーネントリストに入力し、且つ各仮想コンポーネントのために固有の識別情報を設定することと、コンポーネントドラッグ命令に応答して、コンポーネントドラッグ命令の対応する目標仮想コンポーネントを格納位置から可視化ページの目標位置にドラッグすることと、接続関係設定命令に応答して、接続関係設定命令における接続関係に従って対応する接続対象の仮想コンポーネントを接続することとに用いられてもよい。

【0064】

任意選択的に、本実施例の別のいくつかの実施形態では、上記制御信号生成モジュール５０２は、仮想回路構造における各コンポーネントのパラメータ情報を取得することと、パラメータ情報、仮想回路構造のノード数、仮想回路構造における各コンポーネントのリードと各ノードとの間の接続関係に基づいてコンポーネント接続関係表を生成することと、コンポーネント接続関係表及び現在で使用されている伝送プロトコルに基づいて制御信号を生成することとに用いられてもよい。これに対応して、上記回路調節信号生成モジュール５０３は、制御信号を解析しコンポーネント接続関係表を得ることと、コンポーネント接続関係表を復号結果とすることとに用いられてもよい。

【0065】

任意選択的に、本実施例のさらに別のいくつかの実施形態では、実体回路発生器に実体回路グリッドが集積され、実体回路グリッドは回路の様々なコンポーネント及び複数のノードを含み、グリッドラインはコンポーネントのリード線又はノードの接続線であり、グリッド交差点はコンポーネントのリード線とノードの接続線との交差点であり、実体回路グリッドの各グリッド交差点には不揮発性メモリが予め配備され、前記実体回路グリッドはノードの数と同じ且つ一対一対応する複数の引出ピンを含み、上記回路調節信号生成モジュール５０３は、復号結果に基づいて、仮想回路構造に含まれるコンポーネント情報、ノード情報及び各コンポーネントのリードと各ノードとの間の接続関係を得ることと、回路コンポーネント情報、ノード情報及び接続関係に基づいて実体回路グリッドに対応する回路グリッド制御図を生成することと、回路グリッド制御図中の交差点に基づき回路調節信号を生成することで、実体回路グリッドのグリッド交差点に配備される不揮発性メモリの目標トランジスタがオン状態にあるか又はオフ状態にあるかを制御することとに用いられてもよく、目標トランジスタは実体回路グリッドのコンポーネントのリード及びノードに接続されるトランジスタである。

【0066】

上述のチップ回路シミュレーション検証装置は機能モジュールの観点から説明されており、さらに、本願は電子機器をさらに提供し、ハードウェアの観点から説明される。図６は本願の実施例に係る電子機器の１つの実施形態での構造模式図である。図６に示すように、該電子機器は、コンピュータープログラムを記憶するためのメモリ６０と、コンピュータープログラムを実行するときに上記いずれかの実施例に係るチップ回路シミュレーション検証方法のステップを実現するためのプロセッサ６１とを含む。

【0067】

プロセッサ６１は１つまたは複数の処理コアを含んでもよく、例えば、４コアプロセッサ、８コアプロセッサであり、プロセッサ６１はさらにコントローラ、マイクロコントローラ、マイクロプロセッサー又はその他のデータ処理チップ等であってもよい。プロセッサ６１はＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｉｎｇ、デジタル信号処理）、ＦＰＧＡ（Ｆｉｅｌｄ－Ｐｒｏｇｒａｍｍａｂｌｅ ＧａｔｅＡｒｒａｙ、フィールドプログラマブルゲートアレイ）、ＰＬＡ（Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ａｒｒａｙ、プログラマブルロジックアレイ）のうちの少なくとも１種のハードウェアの形態で実現されてもよい。プロセッサ６１はメインプロセッサ及びサブプロセッサを含んでもよく、メインプロセッサはウェイクアップ状態でのデータを処理するためのプロセッサであり、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ、中央プロセッサ）とも呼ばれ、サブプロセッサは待機状態でのデータを処理するための低消費電力プロセッサである。いくつかの実施例では、プロセッサ６１にはＧＰＵ（Ｇｒａｐｈｉｃｓ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ、画像プロセッサ）が集積されてもよく、ＧＰＵは表示画面に表示する必要のある内容のレンダリング及び描画に用いられる。いくつかの実施例では、プロセッサ６１はＡＩ（Ａｒｔｉｆｉｃｉａｌ Ｉｎｔｅｌｌｉｇｅｎｃｅ、人工知能）プロセッサをさらに含んでもよく、該ＡＩプロセッサは機械学習に関する計算操作を処理することに用いられる。

【0068】

メモリ６０は１つまたは複数のコンピューター可読記憶媒体を含んでもよく、該コンピューター可読記憶媒体は不揮発性記憶媒体であってもよい。メモリ６０は高速ランダムアクセスメモリ及び不揮発性メモリをさらに含んでもよく、例えば１つまたは複数のディスク記憶デバイス、フラッシュストレージデバイスである。いくつかの実施例では、メモリ６０は電子機器の内部記憶ユニット、例えばサーバのハードディスクであってもよい。別のいくつかの実施例では、メモリ６０は電子機器の外部記憶デバイス、例えばサーバに設定される差込型ハードディスク、スマートメディアカード（Ｓｍａｒｔ Ｍｅｄｉａ Ｃａｒｄ、ＳＭＣ）、セキュアデジタル（Ｓｅｃｕｒｅ Ｄｉｇｉｔａｌ、ＳＤ）カード、フラッシュカード（Ｆｌａｓｈ Ｃａｒｄ）等であってもよい。任意選択的に、メモリ６０はさらに電子機器の内部記憶ユニットを含むと同時に外部記憶デバイスを含んでもよい。メモリ６０は、電子機器にインストールされるアプリケーションソフト及び各種のデータ、例えば、セキュリティホール処理方法を実行するプログラムのコード等を記憶することに用いることができるだけでなく、出力された又は出力されるデータを一時的に記憶することに用いることができる。本実施例では、メモリ６０は少なくとも以下のコンピュータープログラム６０１を記憶することに用いられ、そのうち、該コンピュータープログラムがプロセッサ６１によってアップロードされ実行されると、上述いずれかの実施例に開示されているチップ回路シミュレーション検証方法の関連するステップを実現することができる。また、メモリ６０に記憶されるリソースはオペレーティングシステム６０２及びデータ６０３等を含んでもよく、記憶方式は一時的な記憶又は永続的な記憶であってもよい。オペレーティングシステム６０２はＷｉｎｄｏｗｓ、Ｕｎｉｘ、Ｌｉｎｕｘ等を含んでもよい。データ６０３はチップ回路シミュレーション検証結果の対応するデータ等を含むことができるがこれらに限定されない。

【0069】

いくつかの実施例では、上記電子機器は表示画面６２、入出力インタフェース６３、通信インタフェース（ネットワークインタフェースとも呼ばれる）６４、電源６５、及び通信バス６６をさらに含んでもよい。そのうち、表示画面６２、入出力インタフェース６３（例えばキーボード（Ｋｅｙｂｏａｒｄ））はユーザーインタフェースに属し、選択可能なユーザーインタフェースは標準的な有線インタフェース、無線インタフェース等をさらに含んでもよい。任意選択的に、いくつかの実施例では、ディスプレイはＬＥＤディスプレイ、液晶ディスプレイ、タッチ式液晶ディスプレイ及びＯＬＥＤ（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ－Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ、有機発光ダイオード）タッチ装置等であってもよい。ディスプレイは適宜、表示画面又は表示ユニットと呼ばれてもよく、電子機器で処理される情報を表示し及び可視化のユーザーインタフェースを表示することに用いられる。通信インタフェース６４は任意選択的に、有線インタフェース及び／又は無線インタフェース、例えばＷＩ－ＦＩインタフェース、ブルートゥースインタフェース等を含んでもよく、通常、電子機器とその他の電子機器との間に通信接続を作成することに用いられる。通信バス６６は周辺コンポーネントの相互接続（ｐｅｒｉｐｈｅｒａｌ ｃｏｍｐｏｎｅｎｔ ｉｎｔｅｒｃｏｎｎｅｃｔ、ＰＣＩと略記）バス又は拡張工業標準構造（ｅｘｔｅｎｄｅｄ ｉｎｄｕｓｔｒｙ ｓｔａｎｄａｒｄ ａｒｃｈｉｔｅｃｔｕｒｅ、ＥＩＳＡと略記）バス等であってもよい。該バスはアドレスバス、データバス、制御バス等に分けることができる。容易に表すために、図６には1本だけの太い線で表しているが、1本のみのバス又は１種のタイプのバスのみがあることを表しない。

【0070】

当業者は理解できるように、図６に示される構造は該電子機器に対する限定を構成せず、図示されるものよりも多く又はよりも少ないアセンブリを含んでもよく、例えば、様々な機能を実現するためのセンサ６７をさらに含んでもよい。

【0071】

上記実施例の電子機器又はチップ回路シミュレーション検証装置の各機能モジュールの機能は上記方法実施例における方法に基づき具体的に実現されてもよく、その具体的な実現過程は上記方法実施例の関連する説明を参照することができ、ここで詳細な説明は省略される。

【0072】

上記から分かるように、本願の実施例は回路シミュレーション検証の効率を効果的に向上させ、回路シミュレーション検証の結果の精度を向上させることができる。

【0073】

理解できるように、上記実施例におけるチップ回路シミュレーション検証方法はソフトウェア機能ユニットの形態で実現され独立した製品として販売又は使用される場合、コンピューター可読記憶媒体に記憶されてもよい。このような理解に基づき、本願の技術的解決手段では本質的に又は従来技術に寄与する部分、或いは該技術的解決手段の全部又は一部はソフトウェア製品の形態で具現化することができ、該コンピューターソフトウェア製品は記憶媒体に記憶されて本願の各実施例方法のすべて又は一部のステップを実行する。上述記憶媒体は、Ｕディスク、モバイルディスク、読み出し専用メモリ（Ｒｅａｄ－Ｏｎｌｙ Ｍｅｍｏｒｙ、ＲＯＭ）、ランダムアクセスメモリ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ、ＲＡＭ）、電気的に消去可能なプログラマブルＲＯＭ、レジスタ、ハードディスク、マルチメディアカード、カード型メモリ（例えばＳＤ又はＤＸメモリ等）、磁気メモリ、リムーバブルディスク、ＣＤ－ＲＯＭ、磁気ディスク又は光ディスク等の様々なプロクラムコードを記憶できる媒体を含む。

【0074】

これに基づき、本願の実施例は、コンピューターに上記いずれかの実施例に記載のチップ回路シミュレーション検証方法のステップを実行させるためのコンピューター命令が記憶されるコンピューター可読記憶媒体をさらに提供する。

【0075】

本願の実施例はチップ回路シミュレーション検証システムをさらに提供し、図７を参照すると、該システムは上位コンピューター７０１、実体回路発生器７０２及びシミュレーション検証器７０３を含んでもよい。

【0076】

本実施例では、上位コンピューター７０１は、メモリに記憶されるコンピュータープログラムを実行するときに上記いずれかの実施例のチップ回路シミュレーション検証方法のステップを実現することに用いられ、上位コンピューター７０１は通信送信インタフェースを介して回路調節信号を上位コンピューター７０１の外部の実体回路発生器７０２に送信する。

【0077】

実体回路発生器７０２は、複数種類の回路コンポーネントを集積し、上位コンピューター７０１が出力した回路調節信号に基づき対応する実体回路構造を生成することに用いられる。本実施例の選択可能な実施形態として、実体回路発生器７０２には実体回路グリッドが集積され、実体回路グリッドは回路の様々なコンポーネント及び複数のノードで構成されたグリッド形状であり、実体回路グリッドのグリッドラインはコンポーネントのリード線又はノードの接続線であり、グリッド交差点はコンポーネントのリード線とノードの接続線との交差点であり、且つ実体回路グリッド中の各グリッド交差点にいずれも不揮発性メモリが配備される。実体回路グリッドはノードの数と同じ且つ一対一対応する複数の引出ピンを含み、これらの引出ピンを介してシミュレーション検証器７０３に接続され、それにより実体回路構造のシミュレーション検証を実現する。それに対応して、実体回路発生器７０２の内部にはアドレス指定モジュールがさらに集積され、アドレス指定モジュールは上位コンピューター７０１の通信受信インタフェースから送信された回路調節信号を受信し、該回路調節信号に基づき、その内部に集積された交差点に対応するすべての不揮発性メモリに対してアドレス指定調節を行い、それにより上位コンピューター７０１が設計した回路構造を得る。

【0078】

本実施例では、シミュレーション検証器７０３は、実体回路構造をシミュレーション検証しシミュレーション検証結果を出力することに用いられる。シミュレーション検証器７０３は、入力信号アクセス端子である入力端子、出力信号アクセス端子である出力端子、電源端、接地端及び目標機器を含んでもよく、目標機器は測定器具又は表示器具等であってもよい。実体回路構造を生成した後、実体回路発生器７０２と上位コンピューター７０１との接続が切断された後、シミュレーション検証を行うように実体回路発生器７０２をシミュレーション検証器７０３に配置する。実体回路発生器７０２と上位コンピューター７０１との接続が切断され且つ停電された後、シミュレーション検証器７０３の入力端子、出力端子、目標機器は実体回路発生器７０２の対応する引出ピンに接続される。実体回路発生器７０２が不揮発性メモリを用いるため、上位コンピューター７０１との接続が切断され且つ停電された後、不揮発性メモリの状態は変化せず、すなわち、停電後に実体回路発生器７０２の生成された実体回路構造は変化せず、常に上位コンピューターが設計した回路構造として保持する。実際のシミュレーション検証シーンに応じて、実体回路構造から入力端子、出力端子、目標機器、電源端に接続されるノードを選択し、図３を例として、ノードＮ１及びＮ３は入力信号アクセス端子としてシミュレーション検証器の入力端子に接続されてもよく、ノードＮ２は接地されてもよく、ノードＮ６は測定器具又は表示器具等の目標機器に接続されてもよく、ノードＮ４及びＮ５は中間ノードであり、測定器具又は表示器具に接続されることに用いられてもよい。次に、実体回路発生器７０２と、回路グリッドの各ノードの対応する引出ピン及びシミュレーション検証器における入力電源、接地端又は目標機器との接続が成功した後、測定器具又は表示器具によってシミュレーション出力データ又は波形データが直接得られ、それにより上位コンピューターが設計した回路の正確性を迅速に検証することができる。

【0079】

本願の実施例のチップ回路シミュレーション検証システムの各機能モジュールの機能は上記方法実施例における方法に基づき具体的に実現されてもよく、その具体的な実現過程は上記方法実施例の関連する説明を参照することができ、ここで詳細な説明は省略される。

【0080】

上記から分かるように、本実施例は回路シミュレーション検証の効率を効果的に向上させ、回路シミュレーション検証の結果の精度を向上させることができる。

【0081】

上記実施例は不揮発性メモリの構造について限定せず、上記実施例によれば、本願は１つの具体的な実施形態での不揮発性メモリの構造をさらに提供し、以下の内容を含んでもよい。

【0082】

不揮発性メモリは第１トランジスタ、第２トランジスタ及び第３トランジスタを含んでもよく、第１トランジスタ及び第２トランジスタは例えばＰＭＯＳトランジスタ（Ｐチャネルエンハンスメント型電界効果トランジスタ）であってもよい。第１トランジスタはトンネル電極ＴＧ（Ｔｕｎｎｅｌｉｎｇ ｇａｔｅ）に接続され、第２トランジスタは制御電極ＣＧ（Ｃｏｎｔｒｏｌ ｇａｔｅ）に接続され、第１トランジスタ、第２トランジスタ及び第３トランジスタのゲート電極はいずれも浮遊ゲート電極ＦＧ（Ｆｌｏａｔｉｎｇ ｇａｔｅ）に接続され、第１トランジスタ及び第２トランジスタのソース電極、ドレイン電極はいずれも基板に接続される。第３トランジスタのソース電極がゲート電極に接続されると、第３トランジスタに流れる電流の方向とドレインソース電極の電圧方向とはすべて一定であり、第３トランジスタの両端はそれぞれコンポーネントのリード及び回路ノードに接続され、コンポーネントのリードと回路ノードとの間の電圧及び電流方向は決定されず又は変化可能なものであるため、第３トランジスタのソース電極とゲート電極を接続されないように設計し、第３トランジスタを完全に対称的な構造として形成する必要があり、それにより、ゲート電極と基板との間の圧力差が要件を満たすと、その電流はドレイン電極からソース電極に流れることができ、又はソース電極からドレイン電極に流れてもよい。この他、第３トランジスタの両端が高電圧デバイス又は高電圧ノードに接続される必要があるため、ゲート電極と基板との間の圧力差を単独に制御することを実現するために、該圧力差はソース電極の電圧に影響されず、スイッチングトランジスタのオン及びオフが実現され、従って、第３トランジスタのソース電極はゲート電極に接続されず、且つ第３トランジスタのゲート電極及びソース電極は各グリッド交差点に接続される。

【0083】

図８に示すように、不揮発性メモリの１つの選択可能な実施形態として、第１トランジスタＭ１はトンネルトランジスタであり、第２トランジスタＭ２は制御トランジスタであり、第３トランジスタＭ３はスイッチングトランジスタである。Ｍ１とＭ２の両方はＰＭＯＳトランジスタであってもよく、且つＭ１とＭ２のドレインソース電極は基板に接続される。本実施例では、第３トランジスタの両端がアナログコンポーネントに接続され、特定のアナログコンポーネントが高電圧を使用する必要があり、通常の不揮発性メモリのスイッチングトランジスタがすべて低電圧ＭＯＳトランジスタであり、アナログ回路における高電圧に耐えることができないため、本実施例はＬＤＭＯＳトランジスタを選択して該技術的な弊害を解決する。これに基づき、Ｍ３はソース電極がゲート電極に接続されないＰ－ＬＤＭＯＳトランジスタ（シリコーンマイクロ波電力トランジスタ）であってもよく、Ｍ３のソース電極及びドレイン電極は各回路グリッド交差点に接続され、具体的には、Ｍ３のソース電極及びドレイン電極はそれぞれコンポーネントのリード及びノードに接続されてもよく、例えばＲ１のリード１及びノードＮ１はそれぞれ交差点Ｎ１－１での不揮発性メモリのＭ３のソース電極及びドレイン電極に接続され、Ｒ１のリード１及びノードＮ２はそれぞれ交差点Ｎ２－１での不揮発性メモリのＭ３のソース電極及びドレイン電極に接続される。

【0084】

図８に示される不揮発性メモリの構造に基づき、不揮発性メモリの作動状態は以下のとおりであってもよい。

【0085】

第３トランジスタがオンモードにある場合、ＣＧ端子が高電圧ＶＰに接続され、ＴＧ端子が０Ｖに接続され、このとき、トンネルトランジスタＭ１には非常に大きな順方向降下電圧があり、電子は、Ｍ１のグリッド酸化層の下方のチャネルからグリッド酸化層をトンネルして通過し、ポリシリコンゲートに蓄積され、ＦＧ端に「１」として蓄積され、この過程においてＦＧ上の電位が連続的に低下し、従ってＭ１上の順方向電圧は連続的に低下し、最終的にトンネルが発生するのに電圧が十分ではなくなり、ＦＧ端での蓄積が「１」に保持され、この時、ポリシリコンゲートに複数の電子があり、該複数の電子により、ＰＭＯＳトランジスタのＮ型基板のゲート電極近くの電子が反発され、正孔が引かれ、該引かれた正孔によりＭ３のドレイン電極及びソース電極がオンにされ、すなわち、Ｍ３がオンにされ、コンポーネントのリードはノードに一体に接続される。第３トランジスタがオフモードにある場合、ＴＧ端子が高電圧ＶＰに接続され、ＣＧ端子が０Ｖに接続され、このとき、トンネルトランジスタＭ１には非常に大きな逆方向降下電圧があり、電子は、ポリシリコンゲートからグリッド酸化層をトンネルして通過し、Ｍ１のウェル領域に引き出され、ＦＧ端に「０」として蓄積され、この過程においてＦＧ上の電位が連続的に増加し、従ってＭ１上の逆方向電圧は連続的に低下し、最終的にトンネルが発生するのに電圧が十分ではなくなり、ＦＧ端での蓄積が「０」に保持され、この時、ポリシリコンゲートには電子が蓄積されず、Ｍ３のドレイン電極とソース電極との間に導電性正孔が形成できず、Ｍ３のドレイン電極がソース電極と切断され、すなわち、Ｍ３がオフにされ、コンポーネントのリードとノードとの接続が切断される。

【0086】

上記不揮発性メモリの作動状態に基づき、回路調節信号に基づいて、実体回路グリッドの現在のグリッド交差点に配備された現在の不揮発性メモリの第３トランジスタがオン状態であると判定した場合、現在の不揮発性メモリの制御電極が高電圧ＶＰ端子に接続され、現在の不揮発性メモリのトンネル電極が０Ｖ端子に接続され、回路調節信号に基づいて、実体回路グリッドの現在のグリッド交差点に配備された現在の不揮発性メモリの第３トランジスタがオフ状態であると判定した場合、現在の不揮発性メモリのトンネル電極が高電圧ＶＰ端子に接続され、現在の不揮発性メモリの制御電極が０Ｖ端子に接続される。

【0087】

これに対応して、上記実体回路発生器７０２の構造に基づき、回路調節信号の生成方法は以下のとおりであってもよい。前記回路グリッド制御図中の交差点が目標交差点であるか否かに基づいて実体回路発生器７０２の実体回路グリッドに配備された不揮発性メモリの第３トランジスタがオン状態にあるか又はオフ状態にあるかを決定する。オン状態にある第１タイプの目標不揮発性メモリのＣＧ端の調節信号は高電圧ＶＰに接続されるように設定され、ＴＧ端の調節信号は０Ｖに接続されるように設定される。オフ状態にある第２タイプの目標不揮発性メモリのＣＧ端の調節信号は０Ｖに接続されるように設定され、ＴＧ端の調節信号は高電圧ＶＰに接続されるように設定される。目標交差点は該点の対応するコンポーネントがノードに接続されることを表すためのものであり、第１タイプの目標不揮発性メモリは第３トランジスタがオン状態にある不揮発性メモリであり、第２タイプの目標不揮発性メモリは第３トランジスタがオフ状態にある不揮発性メモリである。図２を例として、交差点Ｎ１－１、交差点Ｎ１－２、交差点Ｎ３－３、交差点Ｎ４－４等のオンにする必要がある交差点の対応する不揮発性メモリのＣＧ端の調節信号を高電圧ＶＰに接続されるように設計し、ＴＧ端の調節信号を０Ｖに接続されるように設計し、且つその他の不揮発性メモリのＴＧ端の調節信号を高電圧ＶＰに接続されるように設計し、ＣＧ端の調節信号を０Ｖに接続されるように設計する。

【0088】

図９に示すように、上記実施例の並列された実施形態として、第１トランジスタＭ４はトンネルトランジスタであり、第２トランジスタＭ５は制御トランジスタであり、第３トランジスタＪ１はスイッチングトランジスタである。Ｍ４とＭ５の両方はＰ－ＬＤＭＯＳトランジスタ（Ｐ型横方向拡散金属酸化物半導体トランジスタ）であってもよく、且つＭ４とＭ５のドレインソース電極は基板に接続される。第３トランジスタは、ソース電極がゲート電極に接続されず、高電圧に耐え且つ完全に対称的な構造の、電流がドレイン電極からソース電極に流れることができると同時に、ソース電極からドレイン電極に流れることができるトランジスタを使用する必要がある。Ｎ－ＪＦＥＴトランジスタのソース電極及びドレイン電極がＮ領域であり、ゲート電極がＰ領域であるため、ソース電極及びドレイン電極に接続される電圧がいくら大きくても、ドレイン電極又はソース電極とゲート電極との間に経路が形成されることはない。この他、Ｎ－ＪＦＥＴトランジスタのソース電極はゲート電極に接続されず、且つそれは完全に対称的な構造であり、その電流はドレイン電極からソース電極に流れることができ、又はソース電極からドレイン電極に流れてもよい。それにより第３トランジスタはＮ－ＪＦＥＴトランジスタ（Ｎ型接合型電界効果トランジスタ）であってもよい。Ｊ１のソース電極及びドレイン電極を各回路グリッド交差点に接続してもよく、具体的には、Ｊ１のソース電極及びドレイン電極はそれぞれコンポーネントのリード及びノードに接続され、Ｒ１のリード１及びノードＮ１はそれぞれ交差点Ｎ１－１での不揮発性メモリのＪ１のソース電極及びドレイン電極に接続され、Ｒ１のリード１及びノードＮ２はそれぞれ交差点Ｎ２－１での不揮発性メモリのＪ１のソース電極及びドレイン電極に接続される。図９に示される不揮発性メモリの構造に基づき、不揮発性メモリの作動状態は以下のとおりであってもよい。

【0089】

第３トランジスタがオンモードにある場合、ＴＧ端子が高電圧ＶＰに接続され、ＣＧ端子が０Ｖに接続され、このとき、トンネルトランジスタＭ４には非常に大きな逆方向降下電圧があり、電子は、ポリシリコンゲートからグリッド酸化層をトンネルして通過し、Ｍ４のウェル領域に引き出され、ＦＧ端に「０」として蓄積され、この過程においてＦＧ上の電位が連続的に増加し、従ってＭ４上の逆方向電圧は連続的に低下し、最終的にトンネルが発生するのに電圧が十分ではなくなり、ＦＧ端での蓄積が「０」に保持され、この時、ポリシリコンゲートには電子が蓄積されず、Ｊ１のドレイン電極及びソース電極がいずれもＮ型領域であるため、Ｊ１のドレイン電極とソース電極は、ドレイン電極とソース電極との間のＮ型導電性チャネルを介してオンにされ、すなわち、Ｊ１はオンにされ、コンポーネントのリードはノードに一体に接続される。第３トランジスタがオフモードにある場合、ＣＧ端子が高電圧ＶＰに接続され、ＴＧ端子が０Ｖに接続され、このとき、トンネルトランジスタＭ４には非常に大きな順方向降下電圧があり、電子はＭ４のグリッド酸化層の下方のチャネルからグリッド酸化層をトンネルして通過し、ポリシリコンゲートに蓄積され、ＦＧ端に「１」として蓄積され、この過程においてＦＧ上の電位が連続的に低下し、従ってＭ４上の順方向電圧は連続的に低下し、最終的にトンネルが発生するのに電圧が十分ではなくなり、ＦＧ端での蓄積が「１」に保持され、この時、ポリシリコンゲートに複数の電子があり、該複数の電子により、Ｊ１のＮ型導電性チャネルのゲート電極近くの電子が反発され、正孔が引かれ、該引かれた正孔はＮ型導電性チャネルをブロックし、Ｎ型伝導性チャネルが電子を伝導することができなくなり、その結果、Ｊ１のドレイン電極がソース電極と切断され、すなわち、Ｊ１がオフにされ、コンポーネントのリードとノードとの接続が切断される。

【0090】

上記不揮発性メモリの作動状態に基づき、回路調節信号に基づいて、実体回路グリッドの現在のグリッド交差点に配備された現在の不揮発性メモリの第３トランジスタがオン状態であると判定した場合、現在の不揮発性メモリのトンネル電極が高電圧ＶＰ端子に接続され、現在の不揮発性メモリの制御電極が０Ｖ端子に接続され、回路調節信号に基づいて、現在の不揮発性メモリの第３トランジスタがオフ状態であると判定した場合、現在の不揮発性メモリの制御電極が高電圧ＶＰ端子に接続され、現在の不揮発性メモリのトンネル電極が０Ｖ端子に接続される。

【0091】

これに対応して、上記実体回路発生器７０２の構造に基づき、回路調節信号の生成方法は以下のとおりであってもよい。前記回路グリッド制御図中の交差点が目標交差点であるか否かに基づいて実体回路発生器７０２の実体回路グリッドに配備される不揮発性メモリの第３トランジスタがオン状態にあるか又はオフ状態にあるかを決定する。オン状態にある第１タイプの目標不揮発性メモリのＣＧ端の調節信号は０Ｖに接続されるように設定され、ＴＧ端の調節信号は高電圧ＶＰ端子に接続されるように設定される。オフ状態にある第２タイプの目標不揮発性メモリのＣＧ端の調節信号は高電圧ＶＰ端子に接続されるように設定され、ＴＧ端の調節信号は０Ｖに接続されるように設定される。図２を例として、交差点Ｎ１－１、交差点Ｎ１－２、交差点Ｎ３－３、交差点Ｎ４－４等のオンにする必要がある交差点の対応するメモリのＴＧ端の調節信号を高電圧に設計し、ＣＧ端の調節信号を０Ｖに設計し、且つその他のメモリのＣＧ端の調節信号を高電圧に設計し、ＴＧ端の調節信号を０Ｖに設計する。

【0092】

上記から分かるように、本実施例の実体回路発生器７０２の不揮発性メモリは回路の再構成を実現し、停電された後、実体回路発生器７０２における回路構造が変化せず、常に上位コンピューターが設計した回路構造として保持し、それにより実体回路発生器７０２は上位コンピューターに依存せずにシミュレーション検証を随時に行うことができ、それと同時に、実体回路発生器７０２をシミュレーション検証する際に、給電のたびに実体回路発生器７０２をプログラムしシミュレーション検証が必要な回路を生成する必要がなくなり、それにより回路シミュレーション検証の効率を効果的に向上させ、ユーザーの使用体験を向上させることができる。アナログ回路の特徴に基づき、不揮発性メモリのスイッチングトランジスタを高電圧に耐えるスイッチングトランジスタとして設計し、対応する制御方法と組み合わせて不揮発性メモリを制御することで、アナログ回路の任意の再構成が実現され、耐電圧及び電流電圧の方向等の問題を考慮する必要がなくなる。本実施例は様々な不揮発性メモリの構造を提供し、柔軟性がより良好で、実用性もより高く、ユーザーの使用体験の向上に有利である。

【0093】

理解できるように、実体回路発生器７０２中の回路コンポーネントの数が制限されているため、回路構造が大きい場合、１つの実体回路発生器７０２は大きな回路全体の組み立てを実現できない可能性があり、大規模の回路のシミュレーション検証を満たし、実用性を高めるために、上記実施例によれば、本願は以下を含んでもよい。

【0094】

チップ回路シミュレーション検証システムは構造が同様の複数の実体回路発生器７０２を含んでもよく、各実体回路発生器７０２はモジュール接続インタフェースを介して接続され、それにより、任意の規模の回路構造を得ることができ、さらに様々な規模の構造の回路構造のシミュレーション検証が実現される。

【0095】

本明細書の各実施例はいずれも漸進的な方式で説明され、各実施例の説明の焦点はいずれも他の実施例との相違点であり、各実施例の同じ又は類似の部分は互いに参照すればよい。実施例に開示されているハードウェアが装置及び電子機器を含むことについて、それが実施例に開示されている方法に対応するので、簡単に説明されており、関連する部分は方法部分の説明に参照すればよい。

【0096】

当業者は、本明細書に開示されている実施例と組み合わせて説明された各例示的なユニット及びアルゴリズムステップが電子ハードウェア、コンピューターソフトウェア又は両方の組み合わせで実現されてもよいことを理解されるはずであり、ハードウェアとソフトウェアの交換可能性を明確に説明するために、上記説明では、既に機能に従って各例の構成とステップを一般的に説明した。これらの機能がハードウェアによって実行されるか又はソフトウェアによって実行されるかは、技術的解決手段の特定の用途及び設計の制約条件によって決められる。当業者は各特定の用途に応じて異なる方法で説明される機能を実現できるが、このような実現は本願の範囲を超えると考えられるべきではない。

【0097】

上述では本願に係るチップ回路シミュレーション検証方法、システム、装置及び記憶媒体が詳細に説明された。本明細書では、具体的な例を用いて本願の原理及び実施形態を説明したが、以上の実施例に関する説明は本願の方法及びその核心的な発想を理解するためのものに過ぎない。なお、当業者にとって、本願の原理を逸脱することなく、本願に対して様々な改良や修飾を行うことができ、これらの改良や修飾は同様に本願の請求項の保護範囲内に属する。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】