特許 7520114 加算式通信アレイ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-07-11

(45)【発行日】2024-07-22

(54)【発明の名称】加算式通信アレイ

(51)【国際特許分類】

   H01Q 21/06 20060101AFI20240712BHJP

   H01Q 13/08 20060101ALI20240712BHJP

【ＦＩ】

H01Q21/06

H01Q13/08

【請求項の数】 10

(21)【出願番号】P 2022528020

(86)(22)【出願日】2020-11-02

(65)【公表番号】

(43)【公表日】2023-01-26

(86)【国際出願番号】 US2020058536

(87)【国際公開番号】W WO2021096717

(87)【国際公開日】2021-05-20

【審査請求日】2022-07-11

(31)【優先権主張番号】16/683,593

(32)【優先日】2019-11-14

(33)【優先権主張国・地域又は機関】US

(73)【特許権者】

【識別番号】503455363

【氏名又は名称】レイセオン カンパニー

(74)【代理人】

【識別番号】100107766

【弁理士】

【氏名又は名称】伊東 忠重

(74)【代理人】

【識別番号】100070150

【弁理士】

【氏名又は名称】伊東 忠彦

(74)【代理人】

【識別番号】100135079

【弁理士】

【氏名又は名称】宮崎 修

(72)【発明者】

【氏名】シキナ，トーマス，ヴイ．

(72)【発明者】

【氏名】ヘイヴン，ジョン，ピー．

(72)【発明者】

【氏名】ワイルダー，ケヴィン

(72)【発明者】

【氏名】ベネディクト，ジェームズ，イー．

(72)【発明者】

【氏名】サウスワース，アンドリュー，アール．

(72)【発明者】

【氏名】ハーンドン，メアリー，ケー．

【審査官】岸田 伸太郎

(56)【参考文献】

【文献】特開２０１６－１２７４８１（ＪＰ，Ａ）

【文献】特開２００９－０６５２５２（ＪＰ，Ａ）

【文献】特開２０１９－０９７１１１（ＪＰ，Ａ）

【文献】米国特許出願公開第２０１９／０１４８８２８（ＵＳ，Ａ１）

【文献】Ayman A. Althuwayb, et al.，"3-D-Printed Dielectric Resonator Antenna Arrays Based on Standing-Wave Feeding Approach" ，IEEE Antennas and Wireless Propagation Letters，2019年09月06日，Vol.18, No.10，pp.2180 - 2183，DOI: 10.1109/LAWP.2019.2939734

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｑ ２１／０６

Ｈ０１Ｑ １３／０８

ＩＥＥＥ Ｘｐｌｏｒｅ

(57)【特許請求の範囲】

【請求項1】

通信アレイであって：
複数のアレイ素子を支持するように構成された支持構造体；
前記支持構造体によって支持される前記複数のアレイ素子；及び
銅垂直送出；
を含み、
前記支持構造体は、当該支持構造体の上に導電性材料を配置した表面を含み、前記支持構造体の前記表面は、前記複数のアレイ素子のためのミリングされた複数の正方形形状の開口を含み、
前記銅垂直送出は、前記支持構造体内に形成された孔の中に突き刺されている銅線を含む、
通信アレイ。

【請求項2】

前記支持構造体は、プリント回路基板を含む、請求項１に記載の通信アレイ。

【請求項3】

前記複数のアレイ素子の各アレイ素子は放射器を含む、請求項１に記載の通信アレイ。

【請求項4】

前記複数のアレイ素子の各アレイ素子はビームフォーマを含む、請求項１に記載の通信アレイ。

【請求項5】

前記複数のアレイ素子は、64個のアレイ素子を有する８×８アレイを含む、請求項１に記載の通信アレイ。

【請求項6】

前記複数のアレイ素子の各アレイ素子は正方形であり、約1.69インチの長さ及び幅を含む、請求項１に記載の通信アレイ。

【請求項7】

電磁境界をさらに含む、請求項１に記載の通信アレイ。

【請求項8】

前記電磁境界は、前記支持構造体を通して機械加工されたトレンチを含み、前記トレンチは導電性材料で充填されている、請求項７に記載の通信アレイ。

【請求項9】

前記導電性材料は、導電性インクを含む、請求項８に記載の通信アレイ。

【請求項10】

前記通信アレイの重量が0.7オンス（20g）を超えない、請求項１に記載の通信アレイ。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、通信アレイに関し、特に複数のアレイ素子の各々が加算製造技術プロセスにより製造される通信アレイに関する。

【発明の概要】

【発明が解決しようとする課題】

【0002】

通信アレイ設計は、現在、複数のプロセス工程、高価な材料及び低速サイクルターンアラウンド時間に依存する標準的なPCBプロセスを採用している。従来のPCB製造プロセスステップは、積層、電気めっき、マスキング、エッチングその他の複雑なプロセスステップを含むことがあり、また複数のステップ、高価な及び／又は危険な材料、多重反復、大規模な労力などを必要とすることがあり、これらは全て、より高いコスト及びより遅いターンアラウンド時間につながる。さらに、従来のPCB製造プロセスは、伝送線路（例えば、ストリップ線路）の寸法、及び導体間の誘電体材料の寸法（例えば、誘電体の厚さ、ビア間の間隔など）のような小さな特徴サイズを可能にする能力が限られており、それによって、そのような回路によって支持され得る最高周波数信号の範囲を制限する。複数のプロセスステップが、高コスト及び遅いターンアラウンド時間の両方のための推進力である。

【0003】

アセンブリが１つのプロセスから次のプロセス（積層、導電性ビア埋め戻しなど）に移行すると、全体のアセンブリに人件費が追加される。追加の人件費は、サイクル時間を増加させ、長いビルド時間をもたらし、あらゆるトラブルシューティングフェーズを延長する。さらに、典型的なPCBプロセスでは、30GHz以上のミリ波周波数用の寸法のアレイを生成するのに必要な小さなフィーチャサイズが許容されない。新たに開発されたアレイが、PCBの限界を用いて、第５世代通信市場で出現している。このような従来のプロセスによって製造された典型的な通信アレイを、図１の10で概示する。

【課題を解決するための手段】

【0004】

本開示の一態様は、素子を配列するように構成された支持構造体と、該支持構造体によって支持された複数のアレイ素子とを含む通信アレイを対象とする。各アレイ素子は、加算製造技術（AMT）プロセスから製造される。

【0005】

通信アレイの実施形態は、プリント回路基板又は同様な誘電体材料から支持構造体を製造することをさらに含んでもよい。複数のアレイ素子の各アレイ素子は、AMTプロセスを使用して製造された放射器を含んでもよい。支持構造体は、その上に導電性材料を配置した表面を含んでもよい。開口部が、支持構造体の表面に正方形の形状にミリングされてもよい。複数のアレイ素子の各アレイ素子は、AMTプロセスを使用して製造されたビームフォーマ（beam former）を含んでもよい。ビームフォーマは、複数の受容体及びアコーダント出力信号トレースを含んでもよい。複数のアレイ素子は、64個のアレイ素子を有する８×８アレイを含んでもよい。各アレイ素子は、正方形であってもよく、約1.69インチの長さ及び幅を含む。各アレイ素子は、0.210インチの全長及び幅を含み得、アレイ素子は、0.90インチの長さ及び幅を有する。プロセスパネルを使用して、通信アレイを製造することができる。通信アレイは、さらに、銅垂直送出（CVL）を含んでもよい。CVLは、支持構造体に形成された孔に銅線をステーキングすることを含むことができる。通信アレイは、さらに、電磁境界を含んでもよい。電磁境界は、支持構造体を通してトレンチを機械加工し、導電性材料でトレンチを充填することを含んでもよい。導電性材料は、AMTプロセスによって適用される導電性インクを含んでもよい。通信アレイの重量は0.7オンス（20g）を超えてはならない。

【0006】

少なくとも１つの実施形態の種々の態様を、添付の図面を参照して後述するが、これらは、縮尺通りに描かれることを意図されていない。図は、種々の態様及び実施形態の説明及びさらなる理解を提供するために含まれ、本明細書に組み込まれ、本明細書の一部を構成するが、本開示の限界の定義として意図されるものではない。図において、種々の図に示されている同一又はほぼ同一の各構成要素は、同様の数字で表すことができる。明瞭にするために、全ての構成要素が全ての図においてラベル付けされているわけではない。前述の特徴は、以下の図面の説明からより十分に理解され得る。

【図面の簡単な説明】

【0007】

【図1】従来の通信アレイを有する装置の斜視図である。

【図2】本開示の一実施形態の通信アレイの斜視図である。

【図3】図２に示す通信アレイの平面図である。

【図4】通信アレイを処理するために使用されるプロセスパネルの平面図である。

【図5】通信アレイの回路レイアウトの平面図である。

【図6】通信アレイに設けられた銅垂直送出（CVL）の斜視図である。

【図7】通信アレイ内に設けられたファラデー壁の斜視図である。

【発明を実施するための形態】

【0008】

本明細書に記載される態様及び実施例は、携帯電話のような種々の装置内に提供される通信アレイ構造を提供する。本明細書に記載される通信アレイ構造は、特性インピーダンスを維持し、信号損失を最小化しながら、信号電流を効率的に分配する。本明細書に記載される通信アレイ構造は、高周波回路の実施形態を含む種々の回路基板製造に好適であり、有利的には、減算及び加算製造技術を適用する。このような技術は、マイクロ波及びミリ波の範囲、例えば28GHzにおいて、無線周波数信号の搬送及び封じ込めが可能な構造を提供することができる。

【0009】

本明細書に記載される概念、システム及び技術は、加算製造技術を使用して製造される通信アレイ構造に向けられる。本明細書に記載される製造プロセスは、例えば、適切な減算（例えば、機械加工、フライス削り、穴あけ、切断、スタンピング）及びより重要な加算（例えば、充填、流動、三次元印刷）製造装置を使用して、8～75GHz又はそれ以上の範囲の電磁信号をサポートすることができる物理的に小さな特徴を有する回路構造の製造に特に適切であり得る。本明細書に記載されるシステム及び方法に従う電磁回路構造は、ミリ波通信、センシング、レンジング等を含む28GHzシステムへの適用に特に適している。

【0010】

本明細書に記載された方法及び装置の実施形態は、以下の説明に記載された、又は添付の図面に例示された構成及び構成要素の配置の詳細に適用することに限定されないことを理解されたい。当該方法及び装置は、他の実施形態で実施可能であり、実施可能であるか、或いは種々の方法で実施可能である。具体的な実施例は、例示的な目的のためだけに本明細書で提供されており、限定することを意図したものではない。また、本明細書中で私用される表現及び用語は制限的に理解されるべきではない。本明細書における「含む」、「からなる」、「有する」、「包含する」、「含有する」及びそれらの派生語の使用は、その後にリストされた項目及びそれらの等価物ならびに追加の項目を包含することを意味する。「又は」への言及は、「又は」を使用して記載される用語が、記載される用語の単一の、複数の、及び全てを示すことができるように、包括的であると解釈することができる。前後、左右、上下、頂部底部、上方下方、端部、側部、垂直及び水平などへの言及は、本システム及び方法又はそれらの構成要素を、いずれか１つの位置又は空間方向に限定するのではなく、説明の便宜のために意図されたものである。

【0011】

本明細書で使用される用語「無線周波数」は、コンテキストによって明示的に記載されないか、及び／又は特に示されない限り、特定の周波数、周波数の範囲、バンド、スペクトルなどに限定されることを意図しない。同様に、用語「無線周波数信号」及び「電磁信号」は、交換可能に使用され、任意の特定の実装のために、情報伝搬信号の伝搬のための種々の適切な周波数の信号を指すことができる。このような無線周波数信号は、一般に、キロヘルツ範囲の周波数によってローエンドで結合され、数百ギガヘルツまでの周波数によってハイエンドで結合され、マイクロ波又はミリ波範囲の信号を明示的に含む。一般に、本明細書に記載されているものと一致するシステム及び方法は、光学分野で従来取り扱われている周波数以下、例えば赤外線信号よりも低い周波数で、非電離放射線を取り扱うのに適している。

【0012】

無線周波数回路の種々の実施形態は、種々の周波数で動作するように選択される寸法及び／又は公称に製造される寸法を有するように設計され得る。適切な寸法の選択は、一般的な電磁原理から行うことができ、本明細書では詳細に示さない。

【0013】

本明細書に記載される方法及び装置は、従来のプロセスが可能であるよりも小さな配置及び寸法を支持することができる。従来の回路基板は、約30GHz未満の周波数に制限されるかも知れない。本明細書に記載される方法及び装置は、より安全でより複雑でない製造を用い、より低いコストで、より高い周波数で動作することを意図される無線周波数回路に適した、より小さな寸法の電磁回路の製造を可能にし、又はこれを収容することができる。

【0014】

本明細書に記載されているものに従った電磁回路及び製造方法は、従来の回路及び方法よりも、低プロファイルで、低コストで、低サイクル時間で、及び低設計リスクで、より高い周波数を取り扱うことが可能な電磁回路及び部品を製造するための、種々の加法的及び減法的製造技術を含む。技術の例としては、伝送波フェーズドアレイを形成するために基板の表面から導電性材料を機械加工（例えば、ミリング）し、従来のPCBプロセスによって許容される寸法よりも著しく小さくすることができる。トレンチを形成するために、１つ以上の基板を機械加工し、印刷された導電性インクをトレンチ内に堆積させて連続電気バリア（例えば、ファラデー壁）を形成する（それらの間の間隔を最小にする一連のグラウンドビアとは対照的に）３次元印刷技術を用い、基板の一部を通る穴を機械加工（例えば、ミリング、ドリリング、又はパンチング）して形成し、導体（例えば、ワイヤセグメント）が配置され、及び／又は導電性インクが印刷され、基板（又は、対向する基板）の表面に配置された伝送線と電気的に接触させ、抵抗性構成要素を形成するために印刷されたインクを堆積させる３次元印刷技術を用いて、「垂直送出」信号経路を形成する。

【0015】

上記の例示的な技術及び／又は他の技術（例えば、はんだ付け及び／又ははんだリフロー）のいずれかを組み合わせて、種々の電磁構成要素及び／又は回路を作製してもよい。このような技術の態様及び例は、一次元の電磁回路の層に沿って電磁信号を閉じ込め、搬送するための波形フェーズドアレイに関して本明細書に記載され、図示されている。ここに記載される技術は、種々の電磁構成要素、コネクタ、回路、アセンブリ及びシステムを形成するために使用され得る。

【0016】

本開示の実施形態の通信アレイ構造は、加算製造技術を利用して、商業的に実行可能なフェーズドアレイを第５世代通信市場のために構築する。AMTアプローチを実装できる設計は、生産コストが非常に低く、迅速にプロトタイピングでき、設計ニーズに合わせてカスタマイズできる。通信アレイは、所望の周波数、例えば28GHzで動作するのに必要なアレイ寸法に適合するように構成要素寸法を小型化するためにAMTを使用する。これは、標準的なフォトエッチング又はプリント回路基板（PCB）製造プロセスの現在の制限を超える。

【0017】

本明細書に開示される通信アレイ構造は、AMTによって提供される能力を使用する設計を提供することによって、従来のPCB製造プロセスに関連する問題を解決する。AMTマシンのミリング及び印刷能力は、所望の周波数で動作するアレイに必要なより小さなフィーチャサイズを可能にする。これらの寸法は、トレース幅に対して0.002インチ、ビア直径に対して0.005インチまで小型化することができる。プリント導電性ファラデー壁は、電場を閉じ込めるために使用され、他の特徴をミリングするのと同じ製造工程で製造することができる。これは、アセンブリの全体的なコストを下げる、かなりの人件費を節約する。最後に、カスタムプリントコネクタインタフェースを、標準的な同軸及び集積チップ接続に使用することができる。

【0018】

通信アレイ構造は、ファラデー壁、銅垂直送出（CVL）接続、シングルステップミリング及び充填操作、及びミリングされた銅トレースなどのAMT技術を使用する。これは、AMTを用いて信頼性をもって製造され、コスト効率の良い方法のアレイを生成するアレイを表す。他のアレイ設計は、小型の特徴サイズ、印刷された導電性要素、急速プロトタイピング能力、及び標準コネクタへの接続の組み合わせを有していない。

【0019】

図面を参照し、より詳細には、図２及び図３を参照すると、本開示の一実施形態の通信アレイが、全体として20で示される。一実施形態では、通信アレイ20は、プリント回路基板（PCB）又は同様の誘電体材料から製造された支持構造22を含む。支持構造の例としては、ガラス繊維、ポリテトラフルオロエチレン（PTFE）、又は回路カードに典型的に使用される他の誘電体材料が挙げられる。代表的には、平面状、剛性及び直線状であるが、支持構造は、同一平面及び／又は可撓性であり得る。支持構造は、モノリシック又は多層であってもよい。通信アレイ20は、さらに、本開示の例示的実施形態に従った加算製造技術を用いて形成され得る放射器、ビームフォーマ、回路層及び／又はマイクロストリップ層を含むが、これらに限定されない、各々24で示される素子のアレイを含む。図示の実施形態では、通信アレイ20は、64個のアレイ素子24を含む8×8個のアレイとして構成される。いくつかの実施形態では、通信アレイ20は正方形であり、約1.69インチの長さ及び幅を含む。いくつかの実施形態では、各アレイ素子24は、0.210インチの全長及び幅を含み、アレイ素子は、0.90インチの長さ及び幅を有する。

【0020】

例えば、一実施形態では、アレイ素子24は、加算製造技術を用いて製造された放射器を含んでもよい。支持構造22は、第２誘電体基板上に配置され、第２誘電体基板に接合（又は他の方法で結合）された第１誘電体基板を含むように構成されてもよい。第１基板の表面は、導電性材料（例えば、銅又は等価な導電性材料）がその上に配置されている。正方形の形状を有する開口アンテナ素子（又はより単純に「開口」）が、放射器を生成するために第１誘電体基板の表面にミリングされる。ある実施形態では、正方形の開口は、基板表面から導電性材料を除去して正方形の開口を形成するAMTミリング操作によって形成される。いくつかの実施態様において、導電性材料は、0.0007インチ（すなわち、1/2オンス（oz）銅）の厚さを有する銅として基板表面上に配置される。したがって、特定の開口幅は、限定されるわけではないが、所望の動作周波数（又は動作周波数帯域幅）、放射器を提供する基板の厚さ、及び開口の特定の形状を含む種々のファクタに従って選択される。

【0021】

別の実施形態では、アレイ素子24は、加算製造技術（additive manufacturing technology, AMT）製造プロセスを使用して製造されたビーム成形器を含んでもよい。一般に電磁回路構造と称されるビーム成形器は、加算製造技術を用いて製造することができる。ビーム成形器は、複数の受容体及びアコーダント（accordant）出力信号トレースを有するように製造され得る。

【0022】

図４を参照すると、通信アレイを製造するために使用されるプロセスパネルの全体が40で示されている。プロセスパネル40は、通信アレイの小型化、低コスト及び急速プロトタイピングを容易にするように構成される。AMT技術を採用することにより、通信アレイは、28GHz以上の周波数に対して小型化されたフィーチャサイズと低プロファイルを達成することができる。具体的には、AMTは、両方のアレイフィーチャサイズを低減し、商業的に実行可能なフェーズドアレイの製造コストを低減し、絶縁を提供するためにミリングしかつプリントした壁を提供し、アレイプロファイルをプラットフォーム制約内に適合させ、応用のために広い帯域幅を有するパッチ放射器形状を可能にする。AMTはさらに、開発及び生産のための短いサイクル時間、例えば、５週間の製造及び組立を容易にする。

【0023】

アクティブ回路レイアウト50の一例を示す図５を参照すると、通信アレイ20は、平均消費電力が12.5W未満の小型化要求を達成するように製造することができる。例えば、回路レイアウト50は、従来のPCB製造方法では現在達成不可能な2.0ミリのトレース幅を達成することができる。

【0024】

図６を参照すると、通信アレイは、60で概示される銅垂直送出（CVL）を含むように製造することができる。垂直の相互接続部又はビアは、１つ以上の隣接する層の平面を貫通して延在する物理的電子回路内の層間の電気的接続を提供する。非常に小さなビアが必要とされる場合、ビアは、レーザ又はプラズマドリリングのようなドリリング以外のプロセスによって形成されてもよい。特定の実施形態では、プリント回路基板に穴をあける。従来の方法は、基板層を接続するために、中空金属アイレットを電気めっき又は挿入することによってホールを導電性にすることを含む。CVL 60は、銅ワイヤを孔内に突き刺す（staking）ことによって形成することができる。いくつかの知られた実施態様において、スルーホール構成要素のリードは、例えば、ホールに挿入され、ウェーブはんだ付けプロセスによってはんだ付けされる。現在、CVLが、めっきされた導電性ビアに取って代わっている。

【0025】

図７を参照すると、通信アレイは、電磁境界、例えば、70で概示されるファラデー壁を含むように製造することができる。このような電磁境界70は、例えば、信号及び／又は特性インピーダンスのモードを制御又は制限するために、電磁信号の境界条件を強制したり、信号を電磁回路の領域に閉じ込めるために分離を提供したりすることができる。フェンスを介してフェンスを置き換え、回路のある領域における信号が回路の別の領域に影響を及ぼすのを防止する、例えば遮蔽するために、ファラデー壁又は境界が設けられる。一実施形態では、ファラデー壁は、１つ以上の基板を通して「垂直に」電磁境界を提供する導体である。ファラデー壁は、基板を通して接地面にトレンチを機械加工し、導電性材料、例えば、加算製造技術、例えば、3-D印刷で適用される導電性インクをトレンチに充填することによって製造することができる。導電性インクは、セットされた場合、実質的に電気的に連続した導体を形成することができる。

【0026】

いくつかの実施形態において、通信アレイは、軽量、例えば、0.7オンス（20g）であり、低散逸を有し、DC電力の下で動作するように構成することができる。

【0027】

いくつかの実施形態において、通信アレイは、単一走査ビーム、例えば、RFICP偏波アンテナとして構成することができる。

【0028】

いくつかの実施形態では、通信アレイは、60°の円錐走査体積を達成するように構成することができる。

【0029】

いくつかの実施形態では、通信アレイは、低コストで、低散逸で、軽量のフェーズドアレイを提供して、5G通信市場で動作する。

【0030】

いくつかの実施形態では、通信アレイは、広範囲の地上の用途及び環境に適応可能である。

【0031】

いくつかの実施形態では、通信アレイは、ロボットベースのCAD駆動プロセスを含むAMTプロセスを使用して製造される。

【0032】

いくつかの実施形態において、回路は、通信アレイに組み立てる前に特徴付けることができ、より高い全体的な歩留まりを可能にし、欠陥部品のスクラップをより少なくすることができる。

【0033】

本明細書で使用される場合、AMTは、物体を製造するために使用される製造プロセス、装置及び材料を指す。例えば、AMTは、三次元物体を生成するために使用される三次元印刷プロセスを含むことができる。ジェッティング、融解、押出、堆積及び積層プロセスのような他のプロセスを実施することができる。どのプロセスを追求するかを決定する要因には、生産速度、コスト、材料の使用及び幾何学的制限が含まれるが、これらに限定されない。

【0034】

AMT技術を使用することにより、従来のプリント回路基板プロセスに関連するコストのかかる動作の大部分を除去することができる。加えて、構築時間と労力も短縮された。本開示の実施形態の放射器及びビームフォーマの設計に関連する材料及びプロセスは、RFケーブル配線を使用する場合と比較して安価である。AMT技術は、めっきビアなしで優れた分離を提供するプリントファラデー壁を可能にする。

【0035】

さらに他の態様、例、及び利点を、以下で詳細に議論する。

【0036】

本明細書に開示された実施形態は、本明細書に開示された原理の少なくとも１つと矛盾しない任意の方法で他の実施形態と組み合わせることができ、「実施形態」、「一部の実施形態」、「代替の実施形態」、「種々の実施形態」、「１つの実施形態」などへの言及は、必ずしも相互に排他的ではなく、記載された特定の特徴、構造又は特徴が少なくとも１つの実施形態に含まれ得ることを示すことを意図している。本明細書におけるこのような用語の外観は、必ずしも同一の実施形態を指すものではない。ここに記載される種々の態様及び実施形態は、記載される方法又は機能のいずれかを実施するための手段を含み得る。

【0037】

本明細書に記載されるシステム及び方法のさらなる利点を実現することができる。

【0038】

例えば、従来のPCBの製造は、本明細書に記載されるシステム及び方法と比較して、信号トレースの幅のような回路の特徴サイズに制限を課してしまうので、従来の電磁回路が好適であり得る最高周波数を制限し得る。さらに、基板の厚さは、トレースの幅に関連して、特性インピーダンス（例えば、対向する表面上に配置された接地面までの距離による）に影響を与える。従って、従来のPCBプロセスで必要とされるより広いトレースは、（特定の特性インピーダンスを維持するために）より厚い基板の選択をもたらし、したがって、回路の製造可能な薄さを制限してしまう。例えば、従来のPCB製造における一般的な推奨事項には、約60ミル（0.060インチ）の全厚さが含まれる。比較すると、通信アレイに使用される電磁回路は、態様に応じて以下のようになる。加算製造技術を用いて記載された実施形態は、約10ミル以下の厚さまでの低プロファイルを有する回路基板と、約4.4ミル又は2.7ミル以下の幅を有する信号線トレースと、基板の表面と実質的に同一平面上にある相互接続幾何学的形状とをもたらすことができる。

【0039】

加算的な製造技術を使用する、本明細書に記載される態様及び実施形態に従った通信アレイ及び方法は、接地面を接続するための電気的に連続した構造を可能にする。従って、電場を閉じ込める「ファラデー壁」を形成するために、１つ以上の基板（例えば、基板の対向する表面間）を通して、電気的に連続した構造が提供され、垂直に配置される。様々な実施形態では、かかるファラデー壁は、２つ以上の接地面を電気的に結合することができる。さらに、様々な実施形態では、かかるファラデー壁は、隣接する回路構成要素から電磁場を閉じ込め、分離することができる。いくつかの実施形態では、そのようなファラデー壁は、通信アレイで使用される電磁信号を局所的に横断する電磁場、例えば、信号伝搬をTEMモードに制限するように制限する境界条件を強制することができる。

【0040】

様々な実施形態では、種々の減算（ミリング、穴あけ）、加算（印刷、充填）、及び付着（ボンディング）ステップを、必要に応じて、種々の順序で、はんだ付け及びリフロー動作を行って、１つ又は任意の数の基板層を有する電磁回路を形成することができ、これは、本明細書に記載される１つ又は複数の相互接続特徴を含み得る。

【0041】

通信アレイのための種々の電磁回路のいずれかを製造するための一般化された方法は、回路特徴を形成するために基板上に配置された導電性材料を粉砕する工程、例えば抵抗インクで形成された抵抗器のような付加的な回路特徴を印刷する工程（又は、例えば、三次元印刷、加算製造技術を介して堆積する工程）を含む。本方法は、必要に応じて、例えば、端子パッド上の任意の特徴上に半田を堆積することを含んでもよい。本方法はまた、空隙、ビア又はトレンチのような開口を形成するために基板材料（及び／又は導電材料）を介して粉砕（又はドリル加工）することを含み得、例えばファラデー壁又は垂直信号送出（例えば銅）を形成するために、空隙／トレンチに導電材料（導電性インク又はワイヤ導体のような）を堆積又は印刷（例えば、3-D印刷、加算製造技術）することを含む。これらのステップのいずれも、所与の回路設計のために必要に応じて、異なる順序で行われ、反復され、又は省略され得、本明細書に記載されるような相互接続構造を含み得る。いくつかの実施形態において、複数の基板は、電磁回路の製造に関与することができ、本方法は、必要に応じて、さらなる基板を接合し、さらなるミリング及び充填作業を含む。

【0042】

少なくとも１つの実施形態のいくつかの態様及び通信アレイ用の電磁回路を製造するための方法を説明してきたが、使用される種々の粉砕及び加算製造装置の許容範囲及び精度に応じて、上述の説明を使用して、全体の厚さが10ミル（0.010インチ、254ミクロン）以下の種々の電磁回路を製造することができ、4.4ミル（111.8ミクロン）、2.7ミル（68.6ミクロン）、又は1.97ミル（50ミクロン）のような信号トレースを含むことができる。従って、本明細書に記載されたものと一致する電磁回路は、Xバンド及びより高い周波数、場合によっては70GHz以上に適している。

【0043】

加えて、本明細書に記載されるものと一致する通信アレイ用の電磁回路は、宇宙空間に配置されたときに展開される折畳み構造を含む、宇宙空間用途に適した十分に低いプロファイル（例えば、10ミル以下の厚さ）を有し得る。

【0044】

さらに、本明細書に記載される方法に従って製造される電磁回路は、腐食性化学薬品、マスキング、エッチング、電気めっき等の必要性なしに、より安価でより高速なプロトタイピングを可能にする。片面又は両面に予めめっきされた導電性材料を有する単純な基板は、コア出発材料を形成することができ、電磁回路のすべての要素は、ミリング（減算、穴あけ）、充填（加算、導電性インク及び／又は抵抗性インクの印刷）、及び１つ以上の基板の結合によって形成することができる。単純なはんだリフロー操作及び単純な導体（例えば、銅線）の挿入は、本明細書に記載される方法及びシステムにより受け入れられる。

【0045】

さらに、本明細書に記載される方法に従って製造される電磁回路は、非平面上への展開、又は非平面を要求する設計に対応することができる。本明細書に記載されるような薄型、薄型の電磁回路及びその他の回路は、本明細書に記載されるようなミリング、充填、及びボンディング技術を用いて製造することができる。例えば、表面（ビヒクルのような）に接着するため、又は複雑なアレイ構造を支持するための任意の所望の輪郭を有する電磁回路を製造することができる。

【0046】

本明細書に開示されているように、製造は何度も繰り返し可能であり、現場でのアセンブリが単純化される。AMT技術は、同軸ケーブルと比較してストリップ線路の損失を低減する。ランダム化された同時Rxビームのためのサブアレイビーム形成方法を作製することができる。インターロック部から構成される拡張可能な設計、種々の入力構成に使用される同一部品、インターロックPWBから構成されるRFビームフォーマ回路、最大回路サイズの増加、エポキシ、接着剤、ラミネーションフリーのアセンブリ手順従来のRFコネクタを組立から削除することを単純化できる。

【0047】

この特許の主題である種々の概念、構造及び技術を例示するのに役立つ好ましい実施形態を記述してきたが、これらの概念、構造及び技術を組み込んだ他の実施形態が使用され得ることが当業者に明らかになるであろう。さらに、本明細書に記載の異なる実施形態の要素を組み合わせて、上記以外の実施形態を形成してもよい。

【0048】

したがって、当該特許の範囲は、記載された実施形態に限定されるべきではなく、むしろ、以下の特許請求の範囲の精神及び範囲によってのみ限定されるべきである。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】