(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B1)
(11)【特許番号】
(24)【登録日】2024-07-11
(45)【発行日】2024-07-22
(54)【発明の名称】電源装置
(51)【国際特許分類】
H02M 3/28 20060101AFI20240712BHJP
【ＦＩ】
H02M3/28 S
H02M3/28 Q
【請求項の数】
9
(21)【出願番号】P 2024529117
(86)(22)【出願日】2023-10-26
(86)【国際出願番号】 JP2023038715
【審査請求日】2024-05-15
【早期審査対象出願】
(73)【特許権者】
【識別番号】000002037
【氏名又は名称】新電元工業株式会社
(74)【代理人】
【識別番号】100161207
【弁理士】
【氏名又は名称】西澤 和純
(74)【代理人】
【識別番号】100206081
【弁理士】
【氏名又は名称】片岡 央
(74)【代理人】
【識別番号】100206391
【弁理士】
【氏名又は名称】柏野 由布子
(74)【代理人】
【識別番号】100188891
【弁理士】
【氏名又は名称】丹野 拓人
(72)【発明者】
【氏名】廣▲瀬▼ 友哉
(72)【発明者】
【氏名】松田 善秋
【審査官】安池 一貴
(56)【参考文献】
【文献】特開昭５４－００１８１９（ＪＰ，Ａ）
【文献】特開２０１７－０９３１７９（ＪＰ，Ａ）
【文献】特開２０１７－０３８４５６（ＪＰ，Ａ）
【文献】特開平０７－３２２６１３（ＪＰ，Ａ）
【文献】特開２００９－０６０７４７（ＪＰ，Ａ）
【文献】国際公開第２０１８／２２９８５３（ＷＯ，Ａ１）
【文献】特開２００４－２７４８６４（ＪＰ，Ａ）
【文献】特開２００８－０１１６６５（ＪＰ，Ａ）
【文献】特開平０７－３２７３６６（ＪＰ，Ａ）
【文献】国際公開第２０２２／１９０９２５（ＷＯ，Ａ１）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０２Ｍ ３／２８
(57)【特許請求の範囲】
【請求項1】
第１の１次巻線及び第２の１次巻線と、第１の２次巻線及び第２の２次巻線とを有し、前記第１の２次巻線と前記第２の２次巻線とが直列に接続されたトランス部と、第１の電源線と第２の電源線との間に２つのスイッチング素子の組を少なくとも１組有し、当該２つのスイッチング素子の組が前記第１の１次巻線に接続される第１のスイッチング回路と、
前記第１の電源線と前記第２の電源線との間に２つのスイッチング素子の組を少なくとも１組有し、当該２つのスイッチング素子の組が前記第２の１次巻線に接続される第２のスイッチング回路と、
前記直列に接続された前記第１の２次巻線及び前記第２の２次巻線に流れる交流電圧を整流する整流部と、
チョークコイルを有し、前記整流部の出力を平滑化するチョークインプット型平滑回路と、
前記第１のスイッチング回路のスイッチング素子を、ＺＶＳ（Zero Volt Switching）可能な固定のデューティ比でスイッチングさせ、前記第２のスイッチング回路のスイッチング素子を、前記固定のデューティ比で位相をシフトさせてスイッチングさせるシフト制御を行う電源制御部と、
直列に接続されている前記第１の２次巻線と前記第２の２次巻線との間に配置され、前記第１の２次巻線と前記第２の２次巻線と直列に接続されている共振インダクタンスと
を備える電源装置。
【請求項2】
前記第１のスイッチング回路及び前記第２のスイッチング回路が、ハーフブリッジ回路である請求項１に記載の電源装置。
【請求項3】
前記トランス部は、前記第１の１次巻線と前記第１の２次巻線とを有する第１トランスと、前記第２の１次巻線と前記第２の２次巻線とを有する第２トランスとを含む請求項１に記載の電源装置。
【請求項4】
前記第１の１次巻線が、前記第１のスイッチング回路の出力と前記第２の電源線との間で、直流遮断コンデンサと直列に接続されており、前記第２の１次巻線が、前記第２のスイッチング回路の出力と前記第２の電源線との間で、直流遮断コンデンサと直列に接続されている
請求項３に記載の電源装置。
【請求項5】
前記直流遮断コンデンサが、前記第１の１次巻線及び前記第２の１次巻線と、前記第２の電源線との間で、共通に配置されている請求項４に記載の電源装置。
【請求項6】
前記第１のスイッチング回路及び前記第２のスイッチング回路を複数備え、前記トランス部は、前記第１トランスと前記第２トランスとの組を複数備える
請求項３に記載の電源装置。
【請求項7】
複数の前記第１トランスと前記第２トランスとの組の全ての２次巻線は、直列に接続され、１つの整流部に接続されている請求項６に記載の電源装置。
【請求項8】
並列に接続された複数の前記整流部を備え、複数の前記第１トランスと前記第２トランスとの組のそれぞれの２次巻線は、複数の前記整流部のそれぞれに接続されている
請求項６に記載の電源装置。
【請求項9】
前記第１のスイッチング回路及び前記第２のスイッチング回路が、フルブリッジ回路、及びプッシュプル方式のいずれかのスイッチング回路である請求項１に記載の電源装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、電源装置に関する。
【背景技術】
【0002】
近年、ＺＶＳ（Zero Voltage Switching）を用いた電源装置が広く普及している（例えば、特許文献１を参照）。例えば、電動車で使用される高電圧バッテリから低電圧バッテリへの電力変換に使用する電源装置では、位相シフトフルブリッジ回路構成が主流である。
【先行技術文献】
【特許文献】
【0003】
【文献】特開２０１７－３８４５６号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
しかしながら、上述のような従来の電源装置では、広負荷変動範囲、及び広入力範囲で使用しようとすると、軽負荷時にＺＶＳに必要な励磁電流が確保できずに、損失が大きくなるという問題があった。
【0005】
本発明は、上記問題を解決すべくなされたもので、その目的は、広負荷変動範囲及び広入力範囲においてＺＶＳを実現することができ、高効率化することができる電源装置を提供することにある。
【課題を解決するための手段】
【0006】
上記問題を解決するために、本発明の一態様は、第１の１次巻線及び第２の１次巻線と、第１の２次巻線及び第２の２次巻線とを有し、前記第１の２次巻線と前記第２の２次巻線とが直列に接続されたトランス部と、第１の電源線と第２の電源線との間に２つのスイッチング素子の組を少なくとも１組有し、当該２つのスイッチング素子の組が前記第１の１次巻線に接続される第１のスイッチング回路と、前記第１の電源線と前記第２の電源線との間に２つのスイッチング素子の組を少なくとも１組有し、当該２つのスイッチング素子の組が前記第２の１次巻線に接続される第２のスイッチング回路と、前記直列に接続された前記第１の２次巻線及び前記第２の２次巻線に流れる交流電圧を整流する整流部と、チョークコイルを有し、前記整流部の出力を平滑化するチョークインプット型平滑回路と、前記第１のスイッチング回路のスイッチング素子を、ＺＶＳ（Zero Voltage Switching）可能な固定のデューティ比でスイッチングさせ、前記第２のスイッチング回路のスイッチング素子を、前記固定のデューティ比で位相をシフトさせてスイッチングさせるシフト制御を行う電源制御部とを備える電源装置である。
【0007】
また、本発明の一態様は、上記の電源装置において、前記第１のスイッチング回路及び前記第２のスイッチング回路が、ハーフブリッジ回路であってもよい。
【0008】
また、本発明の一態様は、上記の電源装置において、前記トランス部は、前記第１の１次巻線と前記第１の２次巻線とを有する第１トランスと、前記第２の１次巻線と前記第２の２次巻線とを有する第２トランスとを含んでもよい。
【0009】
また、本発明の一態様は、上記の電源装置において、直列に接続されている前記第１の２次巻線と前記第２の２次巻線との間に、配置され、前記第１の２次巻線と前記第２の２次巻線と直列に接続されている共振インダクタンスを備えてもよい。
【0010】
また、本発明の一態様は、上記の電源装置において、前記第１の１次巻線が、前記第１のスイッチング回路の出力と前記第２の電源線との間で、直流遮断コンデンサと直列に接続されており、前記第２の１次巻線が、前記第２のスイッチング回路の出力と前記第２の電源線との間で、直流遮断コンデンサと直列に接続されていてもよい。
【0011】
また、本発明の一態様は、上記の電源装置において、前記直流遮断コンデンサが、前記第１の１次巻線及び前記第２の１次巻線と、前記第２の電源線との間で、共通に配置されていてもよい。
【0012】
また、本発明の一態様は、上記の電源装置において、前記トランス部は、２次側にセンタタップを有し、前記整流部は、前記センタタップを用いて、両波整流を行ってもよい。
【0013】
また、本発明の一態様は、上記の電源装置において、前記第１のスイッチング回路と前記第２のスイッチング回路との組を複数備え、前記トランス部は、前記第１トランスと前記第２トランスとの組を複数備えていてもよい。
【0014】
また、本発明の一態様は、上記の電源装置において、複数の前記第１トランスと前記第２トランスとの組の全ての２次巻線は、直列に接続され、１つの整流部に接続されていてもよい。
【0015】
また、本発明の一態様は、上記の電源装置において、並列に接続された複数の前記整流部を備え、複数の前記第１トランスと前記第２トランスとの組のそれぞれの２次巻線は、複数の前記整流部のそれぞれに接続されていてもよい。
【0016】
また、本発明の一態様は、上記の電源装置において、前記第１のスイッチング回路及び前記第２のスイッチング回路が、フルブリッジ回路、プッシュプル方式、及びアクティブクランプ方式のいずれかのスイッチング回路であってもよい。
【発明の効果】
【0017】
本発明によれば、電源装置は、第１の１次巻線及び第２の１次巻線と、第１の２次巻線及び第２の２次巻線とを有し、第１の２次巻線と第２の２次巻線とが直列に接続されたトランス部とを備え、電源制御部が、第１の１次巻線に接続されている第１のスイッチング回路のスイッチング素子を、ＺＶＳ可能な固定のデューティ比でスイッチングさせ、第２の１次巻線に接続されている第２のスイッチング回路のスイッチング素子を、固定のデューティ比で位相をシフトさせてスイッチングさせるシフト制御を行う。これにより、電源装置は、ＺＶＳに必要な励磁電流を確保した状態でシフト制御を行うため、広負荷変動範囲及び広入力範囲においてＺＶＳを実現することができ、高効率化することができる。
【図面の簡単な説明】
【0018】
【図1】第１の実施形態による電源装置の一例を示すブロック図である。
【図2】第１の実施形態による電源装置の動作の一例を示す図である。
【図3】第２の実施形態による電源装置の一例を示すブロック図である。
【図4】第３の実施形態による電源装置の一例を示すブロック図である。
【図5】第４の実施形態による電源装置の一例を示すブロック図である。
【図6】第５の実施形態による電源装置の一例を示すブロック図である。
【図7】第６の実施形態による電源装置の一例を示すブロック図である。
【図8】第６の実施形態におけるスイッチング回路の第１の変形例を示す図である。
【図9】第６の実施形態におけるスイッチング回路の第２の変形例を示す図である。
【図10】第６の実施形態におけるスイッチング回路の第３の変形例を示す図である。
【図11】第６の実施形態におけるスイッチング回路の第４の変形例を示す図である。
【図12】第６の実施形態における整流部の第１の変形例を示す図である。
【図13】第６の実施形態における整流部の第２の変形例を示す図である。
【図14】第７の実施形態による電源装置の一例を示すブロック図である。
【発明を実施するための形態】
【0019】
以下、本発明の実施形態による電源装置について、図面を参照して説明する。
【0020】
［第１の実施形態］
図１は、第１の実施形態による電源装置１の一例を示すブロック図である。
図１に示すように、電源装置１は、直流電源２から供給する入力電圧Ｖｉｎの直流電圧から、負荷部３に供給する出力電圧Ｖｏｕｔの直流電圧を生成するＤＣ／ＤＣコンバータである。
図１は、第１の実施形態による電源装置１の一例を示すブロック図である。
図１に示すように、電源装置１は、直流電源２から供給する入力電圧Ｖｉｎの直流電圧から、負荷部３に供給する出力電圧Ｖｏｕｔの直流電圧を生成するＤＣ／ＤＣコンバータである。
【0021】
電源装置１は、コンデンサ（１１、１２）と、スイッチング回路（２１、２２）と、トランス部３０と、整流部４０と、平滑回路５０と、電源制御部６０とを備える。
【0022】
直流電源２は、例えば、電動車で使用される高電圧バッテリであり、電源装置１に入力電圧Ｖｉｎの直流電圧を供給する。直流電源２は、正極側の電源端子に、正極側の電源線Ｌ１が接続され、負極側の電源端子に、負極側の電源線Ｌ２が接続されている。
【0023】
負荷部３は、例えば、電動車で使用される低電圧バッテリや各種負荷であり、電源装置１から出力電圧Ｖｏｕｔの直流電圧を供給する。負荷部３は、電源装置１の２次側の負極の電源線Ｌ４と、出力端子ＶＯとの間に接続される。
【0024】
コンデンサ１１と、コンデンサ１２とは、電源線Ｌ１（第１の電源線）と、電源線Ｌ２（第２の電源線）との間に直列に接続されている。直列に接続されているコンデンサ１１とコンデンサ１２との中点（ノードＮ３）が、後述するトランス３１及びトランス３２の１次側の一端に接続されている。
【0025】
スイッチング回路２１（第１のスイッチング回路の一例）は、例えば、ハーフブリッジ回路であり、２つのスイッチング素子（２１１、２１２）を備える。スイッチング回路２１では、電源線Ｌ１（電力供給線）と電源線Ｌ２（１次側ＧＮＤ線）との間に２つのスイッチング素子（２１１、２１２）が直列に接続されている。スイッチング回路２１は、直列に接続された当該２つのスイッチング素子（２１１、２１２）の中点（ノードＮ１）を出力として１次コイル３１１に接続される。スイッチング回路２１は、電源線Ｌ１（電力供給線）と電源線Ｌ２（１次側ＧＮＤ線）との間に少なくとも１つのスイッチング素子（２１１、２１２）が含まれ、当該スイッチング素子（２１１、２１２）が１次コイル３１１に接続される。
【0026】
スイッチング素子２１１及びスイッチング素子２１２は、例えば、ｎＭＯＳＦＥＴ（ｎ型ＭＯＳ電界効果トランジスタ）であり、電源線Ｌ１と電源線Ｌ２との間に、直列に接続されている。
【0027】
スイッチング素子２１１は、ソース端子がノードＮ１に、ドレイン端子が電源線Ｌ１に、ゲート端子が電源制御部６０から出力される制御信号Ｇ１の信号線に、それぞれ接続されている。ここで、制御信号Ｇ１は、スイッチング素子２１１を制御するパルス信号である。
【0028】
また、スイッチング素子２１２は、ソース端子が電源線Ｌ２に、ドレイン端子がノードＮ１に、ゲート端子が電源制御部６０から出力される制御信号Ｇ２の信号線に、それぞれ接続されている。ここで、制御信号Ｇ２は、スイッチング素子２１２を制御するパルス信号である。
【0029】
スイッチング回路２１は、電源制御部６０によりスイッチング素子（２１１、２１２）がスイッチングされることにより、ノードＮ１から交流信号を出力して、交流信号をトランス３１の１次コイル３１１に供給する。
【0030】
スイッチング回路２２（第２のスイッチング回路の一例）は、例えば、ハーフブリッジ回路であり、２つのスイッチング素子（２２１、２２２）を備える。スイッチング回路２２では、電源線Ｌ１と電源線Ｌ２との間に２つのスイッチング素子（２２１、２２２）が直列に接続されている。スイッチング回路２２は、直列に接続された当該２つのスイッチング素子（２２１、２２２）の中点（ノードＮ２）を出力として１次コイル３２１に接続される。スイッチング回路２２は、電源線Ｌ１と電源線Ｌ２との間に少なくとも１つのスイッチング素子（２２１、２２２）が含まれ、当該スイッチング素子（２２１、２２２）が１次コイル３２１に接続される。
【0031】
スイッチング素子２２１及びスイッチング素子２２２は、例えば、ｎＭＯＳＦＥＴであり、電源線Ｌ１と電源線Ｌ２との間に、直列に接続されている。
【0032】
スイッチング素子２２１は、ソース端子がノードＮ２に、ドレイン端子が電源線Ｌ１に、ゲート端子が電源制御部６０から出力される制御信号Ｇ３の信号線に、それぞれ接続されている。ここで、制御信号Ｇ３は、スイッチング素子２２１を制御するパルス信号である。
【0033】
また、スイッチング素子２２２は、ソース端子が電源線Ｌ２に、ドレイン端子がノードＮ２に、ゲート端子が電源制御部６０から出力される制御信号Ｇ４の信号線に、それぞれ接続されている。ここで、制御信号Ｇ４は、スイッチング素子２２２を制御するパルス信号である。
【0034】
スイッチング回路２２は、電源制御部６０によりスイッチング素子（２２１、２２２）がスイッチングされることにより、ノードＮ２から交流信号を出力して、交流信号をトランス３２の１次コイル３２１に供給する。
【0035】
トランス部３０は、１次コイル３１１（第１の１次巻線）及び１次コイル３２１（第２の１次巻線）と、２次コイル３１２（第１の２次巻線）及び２次コイル３２２（第２の２次巻線）とを有し、２次コイル３１２と２次コイル３２２とが直列に接続されている。
トランス部３０は、トランス３１と、トランス３２とを備える。
トランス部３０は、トランス３１と、トランス３２とを備える。
【0036】
トランス３１（第１トランスの一例）は、スイッチング回路２１に接続されている。トランス３１は、１次コイル３１１と２次コイル３１２とを備える。
１次コイル３１１は、第１端が漏れインダクタンスＬｒ１を介して、スイッチング回路２１のノードＮ１に、第２端がノードＮ３に接続されている。なお、漏れインダクタンスＬｒ１は、１次コイル３１１の漏れインダクタンスである。
１次コイル３１１は、第１端が漏れインダクタンスＬｒ１を介して、スイッチング回路２１のノードＮ１に、第２端がノードＮ３に接続されている。なお、漏れインダクタンスＬｒ１は、１次コイル３１１の漏れインダクタンスである。
【0037】
なお、漏れインダクタンスＬｒ１は、ＺＶＳのための共振回路として利用される。漏れインダクタンスＬｒ１は、共振インダクタンス（共振チョーク）として、挿入されていてもよいし、外付けの共振チョークでもよい。
【0038】
２次コイル３１２は、後述する整流部４０に接続されている。２次コイル３１２は、第１端が後述するノードＮ４に、第２端が２次コイル３２２の第１端に接続されている。
【0039】
トランス３２（第２トランスの一例）は、スイッチング回路２２に接続されている。トランス３２は、１次コイル３２１と２次コイル３２２とを備える。
１次コイル３２１は、第１端が漏れインダクタンスＬｒ２を介して、スイッチング回路２２のノードＮ２に、第２端がノードＮ３に接続されている。なお、漏れインダクタンスＬｒ２は、１次コイル３２１の漏れインダクタンスである。
１次コイル３２１は、第１端が漏れインダクタンスＬｒ２を介して、スイッチング回路２２のノードＮ２に、第２端がノードＮ３に接続されている。なお、漏れインダクタンスＬｒ２は、１次コイル３２１の漏れインダクタンスである。
【0040】
なお、漏れインダクタンスＬｒ２は、ＺＶＲのための共振回路として利用される。漏れインダクタンスＬｒ２は、共振インダクタンス（共振チョーク）として、挿入されていてもよい。
【0041】
２次コイル３２２は、後述する整流部４０に接続されている。２次コイル３２２は、第１端が２次コイル３１２の第２端に、第２端が後述するノードＮ５に接続されている。
【0042】
整流部４０は、直列に接続された２次コイル３１２及び２次コイル３２２に流れる交流電圧を整流する。整流部４０は、例えば、同期整流回路であり、スイッチング素子４１、スイッチング素子４２、スイッチング素子４３、及びスイッチング素子４４を備える。整流部４０は、トランス部３０の出力を整流した直流電圧を、電源線Ｌ３と電源線Ｌ４（２次側ＧＮＤ線）との間に出力する。
【0043】
スイッチング素子４１及びスイッチング素子４２は、例えば、ｎＭＯＳＦＥＴであり、電源線Ｌ３と電源線Ｌ４との間に、直列に接続されている。また、直列に接続されたスイッチング素子４１とスイッチング素子４２との中点（ノードＮ４）が、トランス３１の２次コイル３１２の第１端に接続されている。
【0044】
スイッチング素子４１は、ソース端子がノードＮ４に、ドレイン端子が電源線Ｌ３に、ゲート端子が電源制御部６０から出力される制御信号Ｇ５の信号線に、それぞれ接続されている。ここで、制御信号Ｇ５は、スイッチング素子４１を制御するパルス信号である。
【0045】
また、スイッチング素子４２は、ソース端子が電源線Ｌ４に、ドレイン端子がノードＮ４に、ゲート端子が電源制御部６０から出力される制御信号Ｇ６の信号線に、それぞれ接続されている。ここで、制御信号Ｇ６は、スイッチング素子４２を制御するパルス信号である。
【0046】
スイッチング素子４３及びスイッチング素子４４は、例えば、ｎＭＯＳＦＥＴであり、電源線Ｌ３と電源線Ｌ４との間に、直列に接続されている。また、直列に接続されたスイッチング素子４３とスイッチング素子４４との中点（ノードＮ５）が、トランス３２の２次コイル３２２の第２端に接続されている。
【0047】
スイッチング素子４３は、ソース端子がノードＮ５に、ドレイン端子が電源線Ｌ３に、ゲート端子が電源制御部６０から出力される制御信号Ｇ７の信号線に、それぞれ接続されている。ここで、制御信号Ｇ７は、スイッチング素子４３を制御するパルス信号である。
【0048】
また、スイッチング素子４４は、ソース端子が電源線Ｌ４に、ドレイン端子がノードＮ５に、ゲート端子が電源制御部６０から出力される制御信号Ｇ８の信号線に、それぞれ接続されている。ここで、制御信号Ｇ８は、スイッチング素子４４を制御するパルス信号である。
【0049】
平滑回路５０は、整流部４０の出力を平滑化する。平滑回路５０は、例えば、チョークインプット型平滑回路であり、チョークコイル５１と、コンデンサ５２とを有する。平滑回路５０は、平滑化した直流電圧を、出力端子ＶＯから負荷部３に出力する。
【0050】
チョークコイル５１は、電源線Ｌ３と、出力線Ｌ５との間に接続され、チョークインプット型平滑回路に利用される。
コンデンサ５２は、例えば、平滑コンデンサであり、出力線Ｌ５と、電源線Ｌ４との間に接続されている。
コンデンサ５２は、例えば、平滑コンデンサであり、出力線Ｌ５と、電源線Ｌ４との間に接続されている。
【0051】
電源制御部６０は、例えば、ＣＰＵ（Central Processing Unit）を含むプロセッサであり、電源装置１を統括的に制御する。電源制御部６０は、スイッチング回路２１のスイッチング素子（２１１、２１２）を、固定のデューティ比（例えば、デューティ比５０％）でスイッチングさせ、スイッチング回路２２のスイッチング素子（２２１、２２２）を、同様の固定のデューティ比（例えば、デューティ比５０％）で位相をシフトさせてスイッチングさせるシフト制御を行う。
【0052】
ここで、固定のデューティ比は、軽負荷時でもＺＶＳ可能なデューティ比である。また、ＺＶＳが可能な条件は、下記の式（１）により表される。
【0053】
（１／２）・Ｌｒ・（ｉｏ＋ｉＬｍ）２＞（１／２）・（２Ｃｏｓｓ・Ｖｉｎ２）… （１）
【0054】
ここで、Ｌｒは、漏れインダクタンスＬｒ１（Ｌｒ２）のインダクタンス値であり、ｉは、漏れインダクタンスＬｒ１（Ｌｒ２）に流れる電流である。また、Ｃｏｓｓは、スイッチング素子２１１（２１２、２２１、２２２）の出力容量値であり、Ｖｉｎは、直流電源２による入力電圧である。また、ｉｏは、負荷電流の１次側換算値であり、ｉＬｍは、励磁電流である。
【0055】
電源制御部６０では、直流電源２による入力電圧Ｖｉｎの使用範囲、及び電源装置１の使用負荷範囲において、上記の式（１）を満たすように、スイッチング素子（２１１、２１２、２２１、２２２）のデューティ比が、固定で設定されている。
【0056】
また、電源制御部６０は、入力電圧Ｖｉｎ及び負荷部３の負荷に応じて、出力電圧Ｖｏｕｔが、設定電圧（目標電圧）になるように、スイッチング回路２２の位相のシフト量を変更するシフト制御を行う。具体的に、電源制御部６０は、シフト制御による制御信号Ｇ１から制御信号Ｇ４を出力する。
【0057】
また、電源制御部６０は、スイッチング回路２１及びスイッチング回路２２のスイッチング素子（２１１、２１２、２２１、２２２）のスイッチングタイミングに応じて、整流部４０の同期整流を制御する制御信号Ｇ５～制御信号Ｇ８を出力する。すなわち、電源制御部６０は、整流部４０のスイッチング素子４１～スイッチング素子４４のスイッチングを制御する制御信号Ｇ５～制御信号Ｇ８を出力する。
【0058】
次に、図面を参照して、本実施形態による電源装置１の動作について説明する。
図２は、本実施形態による電源装置１の動作の一例を示す図である。
図２は、本実施形態による電源装置１の動作の一例を示す図である。
【0059】
図２において、波形Ｗ１～波形Ｗ７の各波形は、上から順に、制御信号Ｇ１、制御信号Ｇ２、制御信号Ｇ３、制御信号Ｇ４、トランス３１の出力電圧Ｖｓ１、トランス３２の出力電圧Ｖｓ２、及び整流部４０の出力電圧Ｖｓ３の波形を示している。
【0060】
また、波形Ｗ８～波形Ｗ１１の各波形は、上から順に、スイッチング素子２１１のドレイン電流ＩＤ＿Ｑ１、スイッチング素子２１２のドレイン電流ＩＤ＿Ｑ２、スイッチング素子２２１のドレイン電流ＩＤ＿Ｑ３、及びスイッチング素子２２２のドレイン電流ＩＤ＿Ｑ４の波形を示している。
【0061】
また、波形Ｗ１２～波形Ｗ１５の各波形は、上から順に、スイッチング素子２１１のドレイン－ソース電圧ＶＤＳ＿Ｑ１、スイッチング素子２１２のドレイン－ソース電圧ＶＤＳ＿Ｑ２、スイッチング素子２２１のドレイン－ソース電圧ＶＤＳ＿Ｑ３、及びスイッチング素子２２２のドレイン－ソース電圧ＶＤＳ＿Ｑ４の波形を示している。
また、上述した波形Ｗ１～波形Ｗ１５の各波形の横軸は、時間を示している。
また、上述した波形Ｗ１～波形Ｗ１５の各波形の横軸は、時間を示している。
【0062】
図２に示すように、時刻Ｔ１において、電源制御部６０は、制御信号Ｇ２をＨ状態（Ｈｉｇｈ状態）からＬ状態（Ｌｏｗ状態）に変更して、スイッチング素子２１２をオフ状態（非接続状態）にする。また、時刻Ｔ２において、電源制御部６０は、制御信号Ｇ１をＬ状態からＨ状態に変更して、スイッチング素子２１１をオン状態（接続状態）にする。なお、時刻Ｔ２において、電源制御部６０は、制御信号Ｇ３をＬ状態にしており、制御信号Ｇ４をＨ状態にしている。これにより、スイッチング素子２２１は、オフ状態であり、スイッチング素子２２２は、オン状態である。
【0063】
また、時刻Ｔ２において、電源装置１は、モードＭＤ１に移行し、１次側で、トランス３１の１次コイル３１１からノードＮ１を介して、スイッチング素子２１１に電流が流れるとともに、スイッチング素子２２２からノードＮ２を介して、トランス３２の１次コイル３２１に電流が流れる。また、電源制御部６０は、制御信号Ｇ５及び制御信号Ｇ８をＨ状態にし、制御信号Ｇ６及び制御信号Ｇ７をＬ状態にすることで、２次側において、スイッチング素子４１及びスイッチング素子４４をオン状態にし、スイッチング素子４２及びスイッチング素子４３をオフ状態にする。ここでは、波形Ｗ７が示すように、整流部４０の出力電圧Ｖｓ３は、０Ｖとなる。
【0064】
次に、時刻Ｔ３において、電源制御部６０は、制御信号Ｇ４をＨ状態からＬ状態に変更して、スイッチング素子２２２をオフ状態にする。また、時刻Ｔ４において、電源制御部６０は、制御信号Ｇ３をＬ状態からＨ状態に変更して、スイッチング素子２２１をオン状態にする。
【0065】
また、時刻Ｔ４において、電源装置１は、モードＭＤ２に移行し、１次側で、トランス３１の１次コイル３１１からノードＮ１を介して、スイッチング素子２１１に電流が流れるとともに、スイッチング素子２２１からノードＮ２を介して、トランス３２の１次コイル３２１に電流が流れる。また、電源制御部６０は、モードＭＤ２において、モードＭＤ１と同様に、制御信号Ｇ５及び制御信号Ｇ８をＨ状態にし、制御信号Ｇ６及び制御信号Ｇ７をＬ状態にすることで、２次側において、スイッチング素子４１及びスイッチング素子４４をオン状態にし、スイッチング素子４２及びスイッチング素子４３をオフ状態にする。ここでは、波形Ｗ７が示すように、整流部４０の出力電圧Ｖｓ３は、（電圧Ｖｓ１＋電圧Ｖｓ２）となる。
【0066】
次に、時刻Ｔ５において、電源制御部６０は、制御信号Ｇ１をＨ状態からＬ状態に変更して、スイッチング素子２１１をオフ状態にする。また、時刻Ｔ６において、電源制御部６０は、制御信号Ｇ２をＬ状態からＨ状態に変更して、スイッチング素子２１２をオン状態にする。
【0067】
また、時刻Ｔ６において、電源装置１は、モードＭＤ３に移行し、１次側で、トランス３１の１次コイル３１１からノードＮ１を介して、スイッチング素子２１２に電流が流れるとともに、スイッチング素子２２１からノードＮ２を介して、トランス３２の１次コイル３２１に電流が流れる。また、電源制御部６０は、モードＭＤ３において、制御信号Ｇ５及び制御信号Ｇ８をＬ状態にし、制御信号Ｇ６及び制御信号Ｇ７をＨ状態にすることで、２次側において、スイッチング素子４１及びスイッチング素子４４をオフ状態にし、スイッチング素子４２及びスイッチング素子４３をオン状態にする。ここでは、波形Ｗ７が示すように、整流部４０の出力電圧Ｖｓ３は、０Ｖとなる。
【0068】
次に、時刻Ｔ７において、電源制御部６０は、制御信号Ｇ３をＨ状態からＬ状態に変更して、スイッチング素子２２１をオフ状態にする。また、時刻Ｔ８において、電源制御部６０は、制御信号Ｇ４をＬ状態からＨ状態に変更して、スイッチング素子２２２をオン状態にする。
【0069】
また、時刻Ｔ８において、電源装置１は、モードＭＤ４に移行し、１次側で、トランス３１の１次コイル３１１からノードＮ１を介して、スイッチング素子２１２に電流が流れるとともに、トランス３２の１次コイル３２１からノードＮ２を介して、スイッチング素子２２１に電流が流れる。また、電源制御部６０は、モードＭＤ４において、モードＭＤ３と同様に、制御信号Ｇ５及び制御信号Ｇ８をＬ状態にし、制御信号Ｇ６及び制御信号Ｇ７をＨ状態にすることで、２次側において、スイッチング素子４１及びスイッチング素子４４をオフ状態にし、スイッチング素子４２及びスイッチング素子４３をオン状態にする。ここでは、波形Ｗ７が示すように、整流部４０の出力電圧Ｖｓ３は、（電圧Ｖｓ１＋電圧Ｖｓ２）となる。
【0070】
次に、時刻Ｔ９及び時刻Ｔ１０は、上述した時刻Ｔ１及び時刻Ｔ２と同様な状態である。
このように、図２において、モードＭＤ１は、時刻Ｔ２から時刻Ｔ３までの期間であり、モードＭＤ２は、時刻Ｔ４から時刻Ｔ５までの期間である。また、モードＭＤ３は、時刻Ｔ６から時刻Ｔ７までの期間であり、モードＭＤ４は、時刻Ｔ８から時刻Ｔ９までの期間である。
このように、図２において、モードＭＤ１は、時刻Ｔ２から時刻Ｔ３までの期間であり、モードＭＤ２は、時刻Ｔ４から時刻Ｔ５までの期間である。また、モードＭＤ３は、時刻Ｔ６から時刻Ｔ７までの期間であり、モードＭＤ４は、時刻Ｔ８から時刻Ｔ９までの期間である。
【0071】
また、図２において、期間Ｔは、電源装置１の１周期の処理機関を示し、位相シフト量ΔＰＨは、シフト制御の位相シフト値を示している。電源装置１は、出力電圧Ｖｏｕｔが設定された目標電圧値になるように、位相シフト量ΔＰＨを変更する。
【0072】
【0073】
Ｖｓ１＝Ｖｐ１×Ｎ２／Ｎ１ … （２）
Ｖｓ２＝Ｖｐ２×Ｎ２／Ｎ１ … （３）
Ｖｓ２＝Ｖｐ２×Ｎ２／Ｎ１ … （３）
【0074】
ここで、電圧Ｖｐ１は、トランス３１の入力電圧であり、電圧Ｖｐ２は、トランス３２の入力電圧である。なお、電圧Ｖｐ１の絶対値と、電圧Ｖｐ２の絶対値とは、等しいものとする（｜Ｖｐ１｜＝｜Ｖｐ２｜）。また、Ｎ１は、１次コイル３１１及び１次コイル３２１のコイルの巻き数を示し、Ｎ２は、２次コイル３１２及び２次コイル３２２のコイルの巻き数を示している。
【0075】
また、整流部４０の出力電圧Ｖｓ３は、下記の式（４）により表される。
【0076】
Ｖｓ３＝Ｖｓ１＋Ｖｓ２ … （４）
【0077】
また、本実施形態による電源装置１の出力電圧Ｖｏｕｔは、下記の式（５）により表される。
【0078】
Ｖｏｕｔ＝Ｖｓ３の平均値 … （５）
【0079】
なお、電源制御部６０は、出力電圧Ｖｏｕｔが、設定された目標電圧より低い場合に、上述したモードＭＤ２及びモードＭＤ４の期間が長くなるように、スイッチング回路２２の位相のシフトを変更する。また、電源制御部６０は、出力電圧Ｖｏｕｔが、設定された目標電圧より低い場合に、上述したモードＭＤ２及びモードＭＤ４の期間が短くなるように、スイッチング回路２２の位相のシフトを変更する。
【0080】
以上説明したように、本実施形態による電源装置１は、トランス部３０と、スイッチング回路２１（第１のスイッチング回路）と、スイッチング回路２２（第２のスイッチング回路）と、整流部４０と、平滑回路５０（チョークインプット型平滑回路）と、電源制御部６０とを備える。トランス部３０は、１次コイル３１１（第１の１次巻線）及び１次コイル３２１（第２の１次巻線）と、２次コイル３１２（第１の２次巻線）及び２次コイル３２２（第２の２次巻線）とを有し、２次コイル３１２と２次コイル３２２とが直列に接続されている。スイッチング回路２１は、電源線Ｌ１（第１の電源線）と電源線Ｌ２（第２の電源線）との間に２つのスイッチング素子（２１１、２１２）の組を少なくとも１組有し、当該２つのスイッチング素子（２１１、２１２）の組が１次コイル３１１に接続される。スイッチング回路２２は、電源線Ｌ１と電源線Ｌ２との間に２つのスイッチング素子（２２１、２２２）の組を少なくとも１組有し、当該２つのスイッチング素子（２２１、２２２）の組が１次コイル３２１に接続される。整流部４０は、直列に接続された２次コイル３１２及び２次コイル３２２に流れる交流電圧を整流する。平滑回路５０は、チョークコイル５１を有し、整流部４０の出力を平滑化するチョークインプット型平滑回路である。電源制御部６０は、スイッチング回路２１のスイッチング素子（２１１、２１２）を、ＺＶＳ可能な固定のデューティ比（例えば、デューティ比５０％）でスイッチングさせ、スイッチング回路２２のスイッチング素子（２２１、２２２）を、固定のデューティ比（例えば、デューティ比５０％）で位相をシフトさせてスイッチングさせるシフト制御を行う。
【0081】
これにより、本実施形態による電源装置１は、ＺＶＳに必要な励磁電流を確保した状態でシフト制御を行うため、広負荷変動範囲及び広入力範囲においてＺＶＳを実現することができ、高効率化することができる。本実施形態による電源装置１は、例えば、電動車で使用される高電圧バッテリから低電圧バッテリへの電力変換に使用する場合のように、広負荷変動範囲、及び広入力範囲で使用しても、軽負荷時にＺＶＳに必要な励磁電流が確保することができ（図２参照）、損失を低減することができる。
【0082】
また、本実施形態による電源装置１は、出力側（２次側）に、チョークインプット型平滑回路である平滑回路５０を備えるため、単純にコンデンサで平滑化する場合に比べて、電流リプルを低減することができる。
【0083】
また、本実施形態では、スイッチング回路２１は、電源線Ｌ１（第１の電源線）と電源線Ｌ２（第２の電源線）の間に２つのスイッチング素子（２１１、２１２）が直列に接続され、直列に接続された当該２つのスイッチング素子（２１１、２１２）の中点（ノードＮ１）を出力として１次コイル３１１に接続される。スイッチング回路２２は、電源線Ｌ１（第１の電源線）と電源線Ｌ２（第２の電源線）との間に２つのスイッチング素子（２２１、２２２）が直列に接続され、直列に接続された当該２つのスイッチング素子（２２１、２２２）の中点（ノードＮ２）を出力として１次コイル３２１に接続される。スイッチング回路２１及びスイッチング回路２２が、ハーフブリッジ回路である。
これにより、本実施形態による電源装置１は、ハーフブリッジ回路という簡易なスイッチング回路により、広負荷変動範囲及び広入力範囲で高効率化を実現することができる。
これにより、本実施形態による電源装置１は、ハーフブリッジ回路という簡易なスイッチング回路により、広負荷変動範囲及び広入力範囲で高効率化を実現することができる。
【0084】
また、本実施形態では、トランス部３０は、１次コイル３１１と２次コイル３１２とを有するトランス３１（第１トランス）と、１次コイル３２１と２次コイル３２２とを有するトランス３２（第２トランス）とを含む。
【0085】
これにより、本実施形態による電源装置１は、２つのトランス（３１、３２）を用いて、２つの２次コイル（３１２、３２２）を直列に接続することで、汎用の部品を用いて簡単に、広負荷変動範囲及び広入力範囲で高効率化を実現することができる。
【0086】
［第２の実施形態］
次に、図面を参照して、第２の実施形態による電源装置１ａについて説明する。
第２の実施形態では、トランス部３０の１次側に、ＤＣカットコンデンサを挿入する変形例について説明する。
次に、図面を参照して、第２の実施形態による電源装置１ａについて説明する。
第２の実施形態では、トランス部３０の１次側に、ＤＣカットコンデンサを挿入する変形例について説明する。
【0087】
図３は、第２の実施形態による電源装置１ａの一例を示すブロック図である。
図３に示すように、電源装置１ａは、コンデンサ１０と、コンデンサ１３と、コンデンサ１４と、スイッチング回路（２１、２２）と、トランス部３０と、整流部４０と、平滑回路５０と、電源制御部６０とを備える。
図３に示すように、電源装置１ａは、コンデンサ１０と、コンデンサ１３と、コンデンサ１４と、スイッチング回路（２１、２２）と、トランス部３０と、整流部４０と、平滑回路５０と、電源制御部６０とを備える。
【0088】
【0089】
コンデンサ１０は、電源線Ｌ１と電源線Ｌ２との間に接続された平滑コンデンサである。コンデンサ１０は、直流電源２からの入力電圧を平滑化する。
【0090】
コンデンサ１３は、ノードＮ１と、漏れインダクタンスＬｒ１との間に接続されたＤＣカットコンデンサ（直流遮断コンデンサ）である。すなわち、１次コイル３１１が、スイッチング回路２１の出力と電源線Ｌ２（第２の電源線）との間で、コンデンサ１３と直列に接続されている。
【0091】
コンデンサ１３は、スイッチング回路２１から、漏れインダクタンスＬｒ１を介して、１次コイル３１１に、スイッチング回路２１の出力の直流成分を遮断し、交流成分を伝達する。
【0092】
コンデンサ１４は、ノードＮ２と、漏れインダクタンスＬｒ２との間に接続されたＤＣカットコンデンサ（直流遮断コンデンサ）である。すなわち、１次コイル３２１が、スイッチング回路２２の出力と電源線Ｌ２（第２の電源線）との間で、コンデンサ１４と直列に接続されている。
【0093】
コンデンサ１４は、スイッチング回路２２から、漏れインダクタンスＬｒ２を介して、１次コイル３２１に、スイッチング回路２２の出力の直流成分を遮断し、交流成分を伝達する。
【0094】
その他の構成及び電源装置１ａの動作は、上述した第１の実施形態と同様であるため、ここではその説明を省略する。
【0095】
以上説明したように、本実施形態による電源装置１ａは、コンデンサ１３と、コンデンサ１４と、スイッチング回路（２１、２２）と、トランス部３０と、整流部４０と、平滑回路５０と、電源制御部６０とを備える。１次コイル３１１が、スイッチング回路２１の出力と電源線Ｌ２（第２の電源線）との間で、コンデンサ１３（直流遮断コンデンサ）と直列に接続されている。また、１次コイル３２１が、スイッチング回路２２の出力と電源線Ｌ２（第２の電源線）との間で、コンデンサ１４（直流遮断コンデンサ）と直列に接続されている。
【0096】
これにより、本実施形態による電源装置１ａは、第１の実施形態による電源装置１と同様の効果を奏し、広負荷変動範囲及び広入力範囲においてＺＶＳを実現することができ、高効率化することができる。
【0097】
［第３の実施形態］
次に、図面を参照して、第３の実施形態による電源装置１ｂについて説明する。
第３の実施形態では、トランス部３０の１次側に、ＤＣカットコンデンサを挿入する別の変形例について説明する。第３の実施形態では、１次側ＧＮＤ線（電源線Ｌ２）側に、ＤＣカットコンデンサを挿入する例を説明する。
次に、図面を参照して、第３の実施形態による電源装置１ｂについて説明する。
第３の実施形態では、トランス部３０の１次側に、ＤＣカットコンデンサを挿入する別の変形例について説明する。第３の実施形態では、１次側ＧＮＤ線（電源線Ｌ２）側に、ＤＣカットコンデンサを挿入する例を説明する。
【0098】
図４は、第３の実施形態による電源装置１ｂの一例を示すブロック図である。
図４に示すように、電源装置１ｂは、コンデンサ１０と、コンデンサ１５と、スイッチング回路（２１、２２）と、トランス部３０と、整流部４０と、平滑回路５０と、電源制御部６０とを備える。
図４に示すように、電源装置１ｂは、コンデンサ１０と、コンデンサ１５と、スイッチング回路（２１、２２）と、トランス部３０と、整流部４０と、平滑回路５０と、電源制御部６０とを備える。
【0099】
【0100】
コンデンサ１５は、１次コイル３１１及び１次コイル３２１（ノードＮ６）と電源線Ｌ２との間に接続されたＤＣカットコンデンサ（直流遮断コンデンサ）である。すなわち、１次コイル３１１が、スイッチング回路２１の出力と電源線Ｌ２との間で、コンデンサ１５と直列に接続されているとともに、１次コイル３２１が、スイッチング回路２２の出力と電源線Ｌ２との間で、コンデンサ１５と直列に接続されている。すなわち、コンデンサ１５が、１次コイル３１１及び１次コイル３２１と、電源線Ｌ２との間で、共通に配置されている。
【0101】
その他の構成及び電源装置１ｂの動作は、上述した第１の実施形態と同様であるため、ここではその説明を省略する。
【0102】
以上説明したように、本実施形態による電源装置１ｂは、コンデンサ１５と、スイッチング回路（２１、２２）と、トランス部３０と、整流部４０と、平滑回路５０と、電源制御部６０とを備える。１次コイル３１１が、スイッチング回路２１の出力と電源線Ｌ２（第２の電源線）との間で、コンデンサ１５（直流遮断コンデンサ）と直列に接続されている。また、１次コイル３２１が、スイッチング回路２２の出力と電源線Ｌ２（第２の電源線）との間で、コンデンサ１５（直流遮断コンデンサ）と直列に接続されている。
【0103】
これにより、本実施形態による電源装置１ｂは、第１の実施形態による電源装置１と同様の効果を奏し、広負荷変動範囲及び広入力範囲においてＺＶＳを実現することができ、高効率化することができる。なお、本実施形態による電源装置１ｂでは、電源線Ｌ２側に、ＤＣカットコンデンサ（コンデンサ１５）を接続あいているため、１次コイル３１１と１次コイル３２１とで、ＤＣカットコンデンサを共通化することができる。
【0104】
［第４の実施形態］
次に、図面を参照して、第４の実施形態による電源装置１ｃについて説明する。
第４の実施形態では、トランス部３０の２次側をセンタタップ方式に変更した変形例について説明する。
次に、図面を参照して、第４の実施形態による電源装置１ｃについて説明する。
第４の実施形態では、トランス部３０の２次側をセンタタップ方式に変更した変形例について説明する。
【0105】
図５は、第４の実施形態による電源装置１ｃの一例を示すブロック図である。
図５に示すように、電源装置１ｃは、コンデンサ（１１、１２）と、スイッチング回路（２１、２２）と、トランス部３０ａと、整流部４０ａと、平滑回路５０と、電源制御部６０ａとを備える。
図５に示すように、電源装置１ｃは、コンデンサ（１１、１２）と、スイッチング回路（２１、２２）と、トランス部３０ａと、整流部４０ａと、平滑回路５０と、電源制御部６０ａとを備える。
【0106】
なお、図５において、図１と同一の構成には、同一の符号を付与して、その説明を省略する。本実施形態では、トランス部３０ａの２次側がセンタタップ方式に変更されている点と、整流部４０ａが、センタタップを用いて、両波整流を行う点、及び電源制御部６０ａの整流部４０ａに対する制御が異なる点が、第１の実施形態と異なる。
【0107】
トランス部３０ａは、トランス３１ａ（第１トランス）と、トランス３２ａ（第２トランス）とを備える。トランス部３０ａは、１次コイル３１１及び１次コイル３２１と、２次コイル３１２Ａ及び２次コイル３１２Ｂと、２次コイル３２２Ａ及び２次コイル３２２Ｂとを有している。また、トランス部３０ａでは、２次コイル３１２Ａと２次コイル３２２Ａとが直列に接続されているとともに、２次コイル３１２Ｂと２次コイル３２２Ｂとが直列に接続されている。
【0108】
トランス３１ａは、１次コイル３１１と、２次コイル３１２Ａ及び２次コイル３１２Ｂとを備える。
２次コイル３１２Ａ（第１の２次巻線の一例）は、第１端が整流部４０ａのスイッチング素子４２のドレイン端子に、第２端が２次コイル３２２Ａの第１端に接続されている。
２次コイル３１２Ａ（第１の２次巻線の一例）は、第１端が整流部４０ａのスイッチング素子４２のドレイン端子に、第２端が２次コイル３２２Ａの第１端に接続されている。
【0109】
また、２次コイル３１２Ｂ（第１の２次巻線の一例）は、第１端が２次コイル３２２Ａの第２端（ノードＮ７）に、第２端が２次コイル３２２Ｂの第１端に接続されている。
【0110】
トランス３２ａは、１次コイル３２１と、２次コイル３２２Ａ及び２次コイル３２２Ｂとを備える。
２次コイル３２２Ａ（第２の２次巻線の一例）は、第１端が２次コイル３１２Ａの第２端に、第２端が２次コイル３１２Ｂの第１端（ノードＮ７）に接続されている。
２次コイル３２２Ａ（第２の２次巻線の一例）は、第１端が２次コイル３１２Ａの第２端に、第２端が２次コイル３１２Ｂの第１端（ノードＮ７）に接続されている。
【0111】
また、２次コイル３２２Ｂ（第２の２次巻線の一例）は、第１端が２次コイル３１２Ｂの第２端に、第２端が整流部４０ａのスイッチング素子４４のドレイン端子に、接続されている。
なお、トランス部３０ａにおいて、ノードＮ７が、センタタップに相当する。
なお、トランス部３０ａにおいて、ノードＮ７が、センタタップに相当する。
【0112】
整流部４０ａは、トランス部３０ａの２次側に流れる交流電圧を整流する。整流部４０ａは、例えば、同期整流回路であり、センタタップ（ノードＮ７）を用いて、両波整流を行う。
整流部４０ａは、スイッチング素子４２及びスイッチング素子４４を備える。整流部４０ａは、トランス部３０の出力を整流した直流電圧を、電源線Ｌ３と電源線Ｌ４（２次側ＧＮＤ線）との間に出力する。
整流部４０ａは、スイッチング素子４２及びスイッチング素子４４を備える。整流部４０ａは、トランス部３０の出力を整流した直流電圧を、電源線Ｌ３と電源線Ｌ４（２次側ＧＮＤ線）との間に出力する。
【0113】
スイッチング素子４２は、例えば、ｎＭＯＳＦＥＴであり、２次コイル３１２Ａの第１端と電源線Ｌ４との間に接続されている。スイッチング素子４２は、ソース端子が電源線Ｌ４に、ドレイン端子が２次コイル３１２Ａの第１端に、ゲート端子が電源制御部６０ａから出力される制御信号Ｇ６の信号線に、それぞれ接続されている。ここで、制御信号Ｇ６は、スイッチング素子４２を制御するパルス信号である。
【0114】
スイッチング素子４４は、例えば、ｎＭＯＳＦＥＴであり、２次コイル３２２Ｂの第２端と電源線Ｌ４との間に接続されている。スイッチング素子４４は、ソース端子が電源線Ｌ４に、ドレイン端子が２次コイル３２２Ｂの第２端に、ゲート端子が電源制御部６０ａから出力される制御信号Ｇ８の信号線に、それぞれ接続されている。ここで、制御信号Ｇ８は、スイッチング素子４４を制御するパルス信号である。
【0115】
本実施形態における平滑回路５０は、トランス部３０ａの２次側のセンタタップ（ノードＮ７）である電源線Ｌ３に接続され、整流部４０ａの出力を平滑化する。
【0116】
電源制御部６０ａは、第１の実施形態の電源制御部６０と同様に、スイッチング回路２１のスイッチング素子（２１１、２１２）及びスイッチング回路２２のスイッチング素子（２２１、２２２）を制御する。すなわち、電源制御部６０ａは、スイッチング回路２１のスイッチング素子（２１１、２１２）を、固定のデューティ比（例えば、デューティ比５０％）でスイッチングさせ、スイッチング回路２２のスイッチング素子（２２１、２２２）を、同様の固定のデューティ比（例えば、デューティ比５０％）で位相をシフトさせてスイッチングさせるシフト制御を行う。
【0117】
また、電源制御部６０ａは、スイッチング回路２１及びスイッチング回路２２のスイッチング素子（２１１、２１２、２２１、２２２）のスイッチングタイミングに応じて、整流部４０ａの同期整流を制御する制御信号Ｇ６及び制御信号Ｇ８を出力する。すなわち、電源制御部６０ａは、整流部４０ａのスイッチング素子４２及びスイッチング素子４４のスイッチングを制御する制御信号Ｇ６及び制御信号Ｇ８を出力する。
【0118】
なお、本実施形態による電源装置１ｃの動作は、トランス部３０ａのセンタタップ（ノードＮ７）を用いる点を除いて、第１の実施形態とどうようであるため、ここではその説明を省略する。
【0119】
以上説明したように、本実施形態による電源装置１ｃは、スイッチング回路（２１、２２）と、トランス部３０ａと、整流部４０ａと、平滑回路５０と、電源制御部６０ａとを備える。トランス部３０ａは、２次側にセンタタップ（ノードＮ７）を有する。整流部４０ａは、センタタップ（ノードＮ７）を用いて、両波整流を行う。
【0120】
これにより、本実施形態による電源装置１ｃは、第１の実施形態による電源装置１と同様の効果を奏し、広負荷変動範囲及び広入力範囲においてＺＶＳを実現することができ、高効率化することができる。
【0121】
［第５の実施形態］
次に、図面を参照して、第５の実施形態による電源装置１ｄについて説明する。
第５の実施形態では、電源装置１ｄが、ハーフブリッジ回路であるスイッチング回路２０を、４個以上の複数備える場合の変形例について説明する。
次に、図面を参照して、第５の実施形態による電源装置１ｄについて説明する。
第５の実施形態では、電源装置１ｄが、ハーフブリッジ回路であるスイッチング回路２０を、４個以上の複数備える場合の変形例について説明する。
【0122】
図６は、第５の実施形態による電源装置１ｄの一例を示すブロック図である。
図６に示すように、電源装置１ｄは、複数のスイッチング回路２０と、トランス部３０ｄと、整流部４０と、平滑回路５０と、電源制御部６０ｂとを備える。
図６に示すように、電源装置１ｄは、複数のスイッチング回路２０と、トランス部３０ｄと、整流部４０と、平滑回路５０と、電源制御部６０ｂとを備える。
【0123】
なお、図６において、図１と同一の構成には、同一の符号を付与して、その説明を省略する。
スイッチング回路２０は、上述したスイッチング回路２１又はスイッチング回路２２と同様のハーフブリッジ回路である。電源装置１ｄは、スイッチング回路２０－１～スイッチング回路２０－ＮのＮ個のスイッチング回路２０を備える。ここで、Ｎは、偶数であり、例えば、４以上の偶数である。
スイッチング回路２０は、上述したスイッチング回路２１又はスイッチング回路２２と同様のハーフブリッジ回路である。電源装置１ｄは、スイッチング回路２０－１～スイッチング回路２０－ＮのＮ個のスイッチング回路２０を備える。ここで、Ｎは、偶数であり、例えば、４以上の偶数である。
【0124】
また、Ｎ個のスイッチング回路２０のうち、スイッチング回路２１とスイッチング回路２２とのいずれとして機能させるかは、任意であり、電源装置１ｄの仕様に応じて、決定される。例えば、Ｎ個のスイッチング回路２０のうち、スイッチング回路２１とスイッチング回路２２とのが、同数になるようにしてもよい。この場合、電源装置１ｄは、スイッチング回路２１とスイッチング回路２２との組を、（Ｎ／２）個備える。
【0125】
トランス部３０ｄは、トランス３３－１～トランス３３－ＮのＮ個のトランス３３を備える。なお、Ｎ個のトランス３３の２次コイルは、直列に接続され、１つの整流部４０に接続されている。この場合、Ｎ個のトランス３３の２次コイルが全て直列に接続されるため、電源装置１ｄの出力の高電圧化を実現することいができる。
【0126】
トランス３３は、上述したトランス３１又はトランス３２と同様のトランスである。Ｎ個のトランス３３のうち、半分のトランス３３が、トランス３１として機能し、残りの半分のトランス３３が、トランス３２として機能する。すなわち、トランス部３０ｄは、トランス３１とトランス３２との組を、（Ｎ／２）個備えている。
【0127】
電源制御部６０ｂは、Ｎ個のスイッチング回路２０のスイッチング素子に対して、スイッチング回路２１のスイッチング素子（２１１、２１２）及びスイッチング回路２２のスイッチング素子（２２１、２２２）と同様の位相シフト制御を行う。
【0128】
なお、上述した例では、１つの整流部４０を備える例を説明したが、複数（（Ｎ／２）個）の整流部４０を備え、トランス３１とトランス３２との組のそれぞれに、整流部４０が接続されるようにしてもよい。この場合、整流部４０の各出力が並列に接続されるため、電源装置１ｄの出力の大容量化を実現することができる。
【0129】
以上説明したように、本実施形態による電源装置１ｄは、Ｎ個のスイッチング回路２０と、トランス部３０ｄと、整流部４０と、平滑回路５０と、電源制御部６０ｂとを備える。Ｎ個のスイッチング回路２０のうち、スイッチング回路２１とスイッチング回路２２とのいずれとして機能させるかは、電源装置１ｄの仕様（例えば、出力電圧、出力容量、等）に応じて、決定される。電源制御部６０ｂは、Ｎ個のスイッチング回路２０を、（Ｎ／２）個のスイッチング回路２１及び（Ｎ／２）個のスイッチング回路２２として制御する。電源制御部６０ｂは、（Ｎ／２）個のスイッチング回路２１のスイッチング素子（２１１、２１２）を、ＺＶＳ可能な固定のデューティ比（例えば、デューティ比５０％）でスイッチングさせ、（Ｎ／２）個のスイッチング回路２２のスイッチング素子（２２１、２２２）を、固定のデューティ比（例えば、デューティ比５０％）で位相をシフトさせてスイッチングさせるシフト制御を行う。
【0130】
すなわち、本実施形態による電源装置１ｄは、スイッチング回路２１（第１のスイッチング回路）とスイッチング回路２２（第２のスイッチング回路）との組を複数備え、トランス部３０ｂは、トランス３１（第１トランス）とトランス３２（第２トランス）との組を複数備える。複数のトランス３１とトランス３２との組の全ての２次コイル（３１２、３２２）は、直列に接続され、１つの整流部４０に接続されている。
【0131】
これにより、本実施形態による電源装置１ｄは、第１の実施形態による電源装置１と同様の効果を奏し、広負荷変動範囲及び広入力範囲においてＺＶＳを実現することができ、高効率化することができる。
また、本実施形態による電源装置１ｄは、Ｎ個のスイッチング回路２０及びトランス３３を備え、トランス３３の全ての２次コイル（３１２、３２２）が直列に接続されているため、高電圧の出力に対応することができる。
また、本実施形態による電源装置１ｄは、Ｎ個のスイッチング回路２０及びトランス３３を備え、トランス３３の全ての２次コイル（３１２、３２２）が直列に接続されているため、高電圧の出力に対応することができる。
【0132】
また、本実施形態による電源装置１ｄは、並列に接続された複数の整流部４０を備え、複数のトランス３１とトランス３２との組のそれぞれの２次コイル（３１２、３２２）は、複数の整流部４０のそれぞれに接続されてもよい。
これにより、本実施形態による電源装置１ｄは、複数の整流部４０が並列に接続されているため、大容量の出力に対応することができる。
これにより、本実施形態による電源装置１ｄは、複数の整流部４０が並列に接続されているため、大容量の出力に対応することができる。
【0133】
［第６の実施形態］
次に、図面を参照して、第６の実施形態による電源装置１ｅについて説明する。
第６の実施形態では、電源装置１ｅを用いて、スイッチング回路２０及び整流部４０の変形例について説明する。
次に、図面を参照して、第６の実施形態による電源装置１ｅについて説明する。
第６の実施形態では、電源装置１ｅを用いて、スイッチング回路２０及び整流部４０の変形例について説明する。
【0134】
図７は、第６の実施形態による電源装置１ｅの一例について説明するブロック図である。
図７に示すように、電源装置１ｅは、スイッチング回路２０－１（２０ａ～２０ｄ）と、スイッチング回路２０－２（２０ａ～２０ｄ）と、トランス部３０と、整流部４０（４０ｂ、４０ｃ）と、平滑回路５０（５０ａ）と、電源制御部６０ｃとを備える。
図７に示すように、電源装置１ｅは、スイッチング回路２０－１（２０ａ～２０ｄ）と、スイッチング回路２０－２（２０ａ～２０ｄ）と、トランス部３０と、整流部４０（４０ｂ、４０ｃ）と、平滑回路５０（５０ａ）と、電源制御部６０ｃとを備える。
【0135】
【0136】
図７において、スイッチング回路２０－１（２０）及びスイッチング回路２０－２（２０）は、スイッチング回路２０の代わりに、スイッチング回路２０ａ～スイッチング回路２０ｄの変形例の適用が可能であり、図８～図１１を参照して、スイッチング回路２０の変形例について説明する。
【0137】
また、図８は、本実施形態におけるスイッチング回路２０の第１の変形例を示す図である。
図８に示すように、第１の変形例のスイッチング回路２０ａは、フルブリッジ回路であり、スイッチング回路２０は、フルブリッジ回路を適用してもよい。
図８に示すように、第１の変形例のスイッチング回路２０ａは、フルブリッジ回路であり、スイッチング回路２０は、フルブリッジ回路を適用してもよい。
【0138】
図８に示すように、スイッチング回路２０ａは、スイッチング素子２０１～スイッチング素子２０４と、コンデンサＣ２１～コンデンサＣ２４とを備える。
なお、図８において、スイッチング回路２０ａの入力端子ＩＮ１は、電源線Ｌ１に接続され、スイッチング回路２０ａの入力端子ＩＮ２は、電源線Ｌ２に接続されている。
なお、図８において、スイッチング回路２０ａの入力端子ＩＮ１は、電源線Ｌ１に接続され、スイッチング回路２０ａの入力端子ＩＮ２は、電源線Ｌ２に接続されている。
【0139】
スイッチング素子２０１及びスイッチング素子２０２は、電源線Ｌ１と電源線Ｌ２との間に、直列に接続されており、スイッチング素子２０１とスイッチング素子２０２との中点（ノードＮ１１）が、出力端子ＯＵＴ１に接続されている。
【0140】
また、スイッチング素子２０３及びスイッチング素子２０４は、電源線Ｌ１と電源線Ｌ２との間に、直列に接続されており、スイッチング素子２０３とスイッチング素子２０４との中点（ノードＮ１２）が、出力端子ＯＵＴ２に接続されている。
【0141】
また、スイッチング素子２０１～スイッチング素子２０４は、例えば、ｎＭＯＳＦＥＴであり、スイッチング素子２０１～スイッチング素子２０４の各素子の制御端子に、電源制御部６０ｃから出力された制御信号Ｇ１１、制御信号Ｇ１２、制御信号Ｇ２１、制御信号Ｇ２２の信号線がそれぞれ接続されている。
【0142】
コンデンサＣ２１～コンデンサＣ２４は、スイッチング素子２０１～スイッチング素子２０４の寄生容量でもよいし、外付けコンデンサを使用してもよい。すなわち、コンデンサＣ２１は、スイッチング素子２０１と並列に接続され、コンデンサＣ２２は、スイッチング素子２０２と並列に接続されている。また、コンデンサＣ２３は、スイッチング素子２０３と並列に接続され、コンデンサＣ２４は、スイッチング素子２０４と並列に接続されている。
【0143】
また、図９は、本実施形態におけるスイッチング回路２０の第２の変形例を示す図である。
図９に示すように、第２の変形例のスイッチング回路２０ｂは、アクティブクランプ方式のスイッチング回路（アクティブクランプ回路）であり、スイッチング回路２０は、アクティブクランプ方式のスイッチング回路（スイッチング回路２０ｂ）を適用してもよい。
図９に示すように、第２の変形例のスイッチング回路２０ｂは、アクティブクランプ方式のスイッチング回路（アクティブクランプ回路）であり、スイッチング回路２０は、アクティブクランプ方式のスイッチング回路（スイッチング回路２０ｂ）を適用してもよい。
【0144】
図９に示すように、スイッチング回路２０ｂは、スイッチング素子２０１及びスイッチング素子２０２と、コンデンサＣ２１及びコンデンサＣ２２と、コンデンサＣ２５とを備える。
なお、図９において、スイッチング回路２０ｂの入力端子ＩＮ１は、電源線Ｌ１に接続され、スイッチング回路２０ｂの入力端子ＩＮ２は、電源線Ｌ２に接続されている。
なお、図９において、スイッチング回路２０ｂの入力端子ＩＮ１は、電源線Ｌ１に接続され、スイッチング回路２０ｂの入力端子ＩＮ２は、電源線Ｌ２に接続されている。
【0145】
また、スイッチング素子２０１及びスイッチング素子２０２と、コンデンサ２５とは、電源線Ｌ１と電源線Ｌ２との間に、直列に接続されており、スイッチング素子２０１とスイッチング素子２０２との中点（ノードＮ１１）が、出力端子ＯＵＴ２に接続されている。
また、電源線Ｌ１は、そのまま出力端子ＯＵＴ２に接続されている。
また、電源線Ｌ１は、そのまま出力端子ＯＵＴ２に接続されている。
【0146】
また、スイッチング素子２０１及びスイッチング素子２０２と、コンデンサＣ２１及びコンデンサＣ２２とは、図８と同様であるため、ここではその説明を省略する。
【0147】
なお、スイッチング素子２０１及びスイッチング素子２０２の各素子の制御端子に、電源制御部６０ｃから出力された制御信号Ｇ１、及び制御信号Ｇ２の信号線がそれぞれ接続されている。スイッチング回路２０ｂは、制御信号Ｇ１及び制御信号Ｇ２により、スイッチング素子２０１及びスイッチング素子２０２を交互にスイッチングさせることで、出力端子ＯＵＴ１と出力端子ＯＵＴ２との間に交流信号を出力する。
【0148】
また、図１０は、本実施形態におけるスイッチング回路２０の第３の変形例を示す図である。
図１０に示すように、第３の変形例のスイッチング回路２０ｃは、プッシュプル方式のスイッチング回路（プッシュプル回路）であり、スイッチング回路２０は、プッシュプル方式のスイッチング回路（スイッチング回路２０ｃ）を適用してもよい。
図１０に示すように、第３の変形例のスイッチング回路２０ｃは、プッシュプル方式のスイッチング回路（プッシュプル回路）であり、スイッチング回路２０は、プッシュプル方式のスイッチング回路（スイッチング回路２０ｃ）を適用してもよい。
【0149】
図１０に示すように、スイッチング回路２０ｃは、スイッチング素子２０１及びスイッチング素子２０２と、コンデンサＣ２１及びコンデンサＣ２２と、チョークＬ２１及びチョークＬ２２とを備える。
【0150】
なお、図１０に示すように、プッシュプル方式では、スイッチング回路２０ｃの入力端子ＩＮ１は、直列に接続されたスイッチング素子２０１とスイッチング素子２０２との中点（ノードＮ１１）に接続され、入力端子ＩＮ２は、直列に接続されたチョークＬ２１とチョークＬ２２との中点（ノードＮ１３）に接続されている。なお、本実施形態では、スイッチング素子２０１とスイッチング素子２０２とは、逆向きに接続されており、ソース端子が中点（ノードＮ１１）に接続されている。
【0151】
また、スイッチング素子２０１及びスイッチング素子２０２と、コンデンサ２５とは、電源線である出力端子ＯＵＴと出力端子ＯＵＴ２との間に、直列に接続されている。
また、チョークＬ２１とチョークＬ２２とは、電源線である出力端子ＯＵＴと出力端子ＯＵＴ２との間に、直列に接続されている。
また、チョークＬ２１とチョークＬ２２とは、電源線である出力端子ＯＵＴと出力端子ＯＵＴ２との間に、直列に接続されている。
【0152】
スイッチング回路２０ｃは、制御信号Ｇ１及び制御信号Ｇ２により、スイッチング素子２０１及びスイッチング素子２０２を交互にスイッチングさせることで、出力端子ＯＵＴ１と出力端子ＯＵＴ２との間に交流信号を出力する。
【0153】
また、図１１は、本実施形態におけるスイッチング回路２０の第４の変形例を示す図である。
図１１に示すように、第４の変形例のスイッチング回路２０ｄは、プッシュプル方式のスイッチング回路（プッシュプル回路）の変形例であり、スイッチング回路２０は、プッシュプル方式のスイッチング回路（スイッチング回路２０ｄ）を適用してもよい。
図１１に示すように、第４の変形例のスイッチング回路２０ｄは、プッシュプル方式のスイッチング回路（プッシュプル回路）の変形例であり、スイッチング回路２０は、プッシュプル方式のスイッチング回路（スイッチング回路２０ｄ）を適用してもよい。
【0154】
図１１に示すプッシュプル回路の変形例では、入力端子ＩＮ２が、トランス３３の一次コイル（コイル３３１Ａ及びコイル３３１Ｂ）の中点（ノードＮ１４）に接続され、共振チョークＬｒ３が、２次コイル３３２に接続されている点を除いて、上述した図１０に示すスイッチング回路２０ｃと同様であるため、説明を省略する。
【0155】
再び、図７の説明にも戻り、整流部４０は、同期整流回路の代わりに、整流素子にダイオードを用いた整流部４０ｂ及び整流部４０ｃの変形例の適用が可能である。ここで、図１２及び図１３を参照して、整流部４０の変形例について説明する。
【0156】
図１２は、第６の実施形態における整流部４０の第１の変形例を示す図である。
図１２に示すように、第１の変形例の整流部４０ｂは、ダイオードによる全波整流方式の整流回路（ダイオードフルブリッジ回路）の変形例であり、整流部４０は、全波整流方式の整流回路（整流部４０ｃ）を適用してもよい。
図１２に示すように、第１の変形例の整流部４０ｂは、ダイオードによる全波整流方式の整流回路（ダイオードフルブリッジ回路）の変形例であり、整流部４０は、全波整流方式の整流回路（整流部４０ｃ）を適用してもよい。
【0157】
整流部４０ｃは、上述したスイッチング素子４１、スイッチング素子４２、スイッチング素子４３、及びスイッチング素子４４の代わりに、ダイオード４１ａ、ダイオード４２ａ、ダイオード４３ａ、及びダイオード４４ａを備える。
整流部４０ｂは、トランス部３０の出力を整流した直流電圧を、電源線Ｌ３と電源線Ｌ４（２次側ＧＮＤ線）との間に出力する。
整流部４０ｂは、トランス部３０の出力を整流した直流電圧を、電源線Ｌ３と電源線Ｌ４（２次側ＧＮＤ線）との間に出力する。
【0158】
ダイオード４１ａ及びダイオード４２ａは、出力端子ＯＵＴ３と出力端子ＯＵＴ４との間に、直列に接続されている。また、直列に接続されたダイオード４１ａ及びダイオード４２ａとの中点（ノードＮ４１）が、入力端子ＩＮ３に接続されている。
【0159】
また、ダイオード４３ａ及びダイオード４４ａは、出力端子ＯＵＴ３と出力端子ＯＵＴ４との間に、直列に接続されている。また、直列に接続されたダイオード４３ａ及びダイオード４４ａとの中点（ノードＮ４２）が、入力端子ＩＮ４に接続されている。
【0160】
また、スイッチング素子４２は、ソース端子が電源線Ｌ４に、ドレイン端子がノードＮ４に、ゲート端子が電源制御部６０から出力される制御信号Ｇ６の信号線に、それぞれ接続されている。ここで、制御信号Ｇ６は、スイッチング素子４２を制御するパルス信号である。
【0161】
スイッチング素子４３及びスイッチング素子４４は、例えば、ｎＭＯＳＦＥＴであり、電源線Ｌ３と電源線Ｌ４との間に、直列に接続されている。また、直列に接続されたスイッチング素子４３とスイッチング素子４４との中点（ノードＮ５）が、トランス３２の２次コイル３２２の第２端に接続されている。
【0162】
また、図１３は、第６の実施形態における整流部４０の第２の変形例を示す図である。
図１３に示すように、第２の変形例の整流部４０ｃは、ダイオードによる倍整流方式の整流回路の変形例であり、整流部４０は、倍整流方式の整流回路（整流部４０ｃ）を適用してもよい。
図１３に示すように、第２の変形例の整流部４０ｃは、ダイオードによる倍整流方式の整流回路の変形例であり、整流部４０は、倍整流方式の整流回路（整流部４０ｃ）を適用してもよい。
【0163】
整流部４０ｃは、ダイオード４１ｂと、ダイオード４２ｂとを備える。
ダイオード４１ｂ及びダイオード４２ｂは、入力端子ＩＮ３及び入力端子ＩＮ４と、出力端子ＯＵＴ３及び出力端子ＯＵＴ４とに接続され、さらに、平滑回路５０ａのチョークコイル５１１及びチョークコイル５１２に接続されている。
ダイオード４１ｂ及びダイオード４２ｂは、入力端子ＩＮ３及び入力端子ＩＮ４と、出力端子ＯＵＴ３及び出力端子ＯＵＴ４とに接続され、さらに、平滑回路５０ａのチョークコイル５１１及びチョークコイル５１２に接続されている。
【0164】
平滑回路５０ａは、チョークコイル５１１及びチョークコイル５１２と、コンデンサ５２とを備える。平滑回路５０ａは、整流部４０ｃが整流した信号を、チョークコイル５１１及びチョークコイル５１２と、コンデンサ５２とにより平滑化した直流電圧を出力する、
【0165】
再び、図７の説明に戻り、電源制御部６０ｃの基本的な機能は、上述した電源制御部６０と同様である。電源制御部６０ｃは、上述したスイッチング回路２０（２０ａ～２０ｄ）及び整流部４０に対応した制御信号（Ｇ＊）を生成する。電源制御部６０ｃは、上述した電源制御部６０と同様に、位相シフト制御により、スイッチング回路２０―１（２０ａ～２０ｄ）と、スイッチング回路２０―２（２０ａ～２０ｄ）とを制御する、
【0166】
以上説明したように、本実形態によるスイッチング回路２０（２０ａ～２０ｄ）は、電源線Ｌ１と電源線Ｌ２との間に２つのスイッチング素子の組を少なくとも１組有し、当該２つのスイッチング素子が交互にスイッチングすることで、交流信号を生成する。
これにより、本実施形態による電源装置１ｅは、第１～第５の実施形態と同様の効果を奏し、広負荷変動範囲及び広入力範囲においてＺＶＳを実現することができ、高効率化することができる。
これにより、本実施形態による電源装置１ｅは、第１～第５の実施形態と同様の効果を奏し、広負荷変動範囲及び広入力範囲においてＺＶＳを実現することができ、高効率化することができる。
【0167】
また、図８～図１１に示すように、スイッチング回路２０－１（第１のスイッチング回路）及びスイッチング回路２０－２（第２のスイッチング回路）が、フルブリッジ回路（図８参照）、プッシュプル方式（図１０及び図１１）、及びアクティブクランプ方式（図９参照）のいずれかのスイッチング回路であってもよい。
【0168】
これにより、本実施形態による電源装置１ｅは、第１～第５の実施形態と同様の効果を奏し、様々な方式のスイッチング回路により、広負荷変動範囲及び広入力範囲においてＺＶＳを実現することができ、高効率化することができる。
【0169】
［第７の実施形態］
次に、図面を参照して、第７の実施形態による電源装置１ｆについて説明する。
第７の実施形態では、電源装置１ｆを用いて、２次側に共振チョークＬｒ３を備える変形例について説明する。
次に、図面を参照して、第７の実施形態による電源装置１ｆについて説明する。
第７の実施形態では、電源装置１ｆを用いて、２次側に共振チョークＬｒ３を備える変形例について説明する。
【0170】
図１４は、第７の実施形態による電源装置１ｆの一例について説明するブロック図である。
図１４に示すように、電源装置１ｆは、スイッチング回路２０－１（２０ａ～２０ｄ）と、スイッチング回路２０－２（２０ａ～２０ｃ）と、トランス部３０ｃと、整流部４０（４０ｂ、４０ｃ）と、平滑回路５０（５０ａ）と、電源制御部６０ｃとを備える。
図１４に示すように、電源装置１ｆは、スイッチング回路２０－１（２０ａ～２０ｄ）と、スイッチング回路２０－２（２０ａ～２０ｃ）と、トランス部３０ｃと、整流部４０（４０ｂ、４０ｃ）と、平滑回路５０（５０ａ）と、電源制御部６０ｃとを備える。
【0171】
【0172】
トランス部３０ｃは、一次側の共振チョーク（共振インダクタンス）である漏れインダクタンス（Ｌｒ１、Ｌｒ２）の代わりに、２次側に１個の共振チョークＬｒ３（共振インダクタ）を備えるようにしてもよい。なお、共振チョークＬｒ３は、下記の式（６）のようなインダクタンスを挿入してもよい。
【0173】
ＬＬ３＝（ＬＬ１＋ＬＬ２）／ｎ２ … （６）
【0174】
ここで、ＬＬ３は、２次側に挿入する共振チョークＬｒ３（共振インダクタンス）のインダクタンス値であり、ＬＬ１は、漏れインダクタンスＬｒ１のインダクタンス値である。また、ＬＬ２は、漏れインダクタンスＬｒ２のインダクタンス値である。また、ｎは、トランスの巻き数比であり、ｎ＝（一次側巻き数／２次側巻き数）である。
【0175】
また、本実施形態による電源装置１ｆは、漏れインダクタンス（Ｌｒ２、Ｌｒ３）を用いないため、トランスの結合係数を高めることができ、出力効率を高めることできる。
【0176】
なお、本発明は、上記の各実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で変更可能である。
例えば、上記の各実施形態において、スイッチング回路（２１、２２）は、ハーフブリッジ回路である例を説明したが、これに限定されるものではなく、例えば、図８～図１１に示すように、フルブリッジ回路、プッシュプル回路、アクティブクランプ回路、等の他の方式の回路を用いてもよい。
例えば、上記の各実施形態において、スイッチング回路（２１、２２）は、ハーフブリッジ回路である例を説明したが、これに限定されるものではなく、例えば、図８～図１１に示すように、フルブリッジ回路、プッシュプル回路、アクティブクランプ回路、等の他の方式の回路を用いてもよい。
【0177】
また、上記の各実施形態において、漏れインダクタンス（Ｌｒ１、Ｌｒ２）の代わりに、共振チョークを用いてもよい。
【0178】
また、上記の各実施形態において、固定のデューティ比が５０％である例を説明したが、これに限定されるものではなく、励磁電流が十分確保される固定のデューティ比であれば、他のデューティ比であってもよい。
【0179】
また、上記の各実施形態において、電源制御部６０（６０ａ、６０ｂ、６０ｃ）は、ハードウエアにより実現されてもよいし、ソフトウエアにより実現されてもよい。また、電源制御部６０（６０ａ、６０ｂ、６０ｃ）は、ハードウエアとソフトウエアとの組み合わせにより実現されてもよい。また、ＣＰＵにプログラムが実行されることにより、コンピュータが、電源制御部６０（６０ａ、６０ｂ、６０ｃ）の一部として機能してもよい。プログラムは、コンピュータ読み取り可能な媒体に記憶されていてもよく、ネットワークに接続された記憶装置に記憶されていてもよい。
【0180】
なお、上述の電源装置１（１ａ、１ｂ、１ｃ、１ｄ、１ｅ、１ｆ）は内部に、コンピュータシステムを有している。そして、上述した電源制御の処理過程は、プログラムの形式でコンピュータ読み取り可能な記録媒体に記憶されており、このプログラムをコンピュータが読み出して実行することによって、上記処理が行われる。ここでコンピュータ読み取り可能な記録媒体とは、磁気ディスク、光磁気ディスク、ＣＤ－ＲＯＭ、ＤＶＤ－ＲＯＭ、半導体メモリ等をいう。また、このコンピュータプログラムを通信回線によってコンピュータに配信し、この配信を受けたコンピュータが当該プログラムを実行するようにしてもよい。
【符号の説明】
【0181】
１、１ａ、１ｂ、１ｃ、１ｄ、１ｅ、１ｆ 電源装置
２ 直流電源
３ 負荷部
１０、１１、１２、１３、１４、１５、５２ コンデンサ
２０、２０－１、２０－Ｎ、２１、２２、２０ａ、２０ｂ、２０ｃ、２０ｄ スイッチング回路
３０、３０ａ、３０ｂ トランス部
３１、３１ａ、３２、３２ａ、３３、３３－Ｎ トランス
４０、４０ａ、４０ｂ、４０ｃ 整流部
４１、４２、４３、４４、２０１、２０２、２０３、２０４、２１１、２１２、２２１、２２２ スイッチング素子
４１ａ、４１ｂ、４２ａ、４２ｂ、４３ａ、４４ａ ダイオード
５０、５０ａ 平滑回路
５１、５１１、５１２ チョークコイル
６０、６０ａ、６０ｂ、６０ｃ 電源制御部
３１１、３２１ １次コイル
３１２、３１２Ａ、３１２Ｂ、３２２、３２２Ａ、３２２Ｂ ２次コイル
Ｃ２１、Ｃ２２、Ｃ２３、Ｃ２４、Ｃ２５ コンデンサ
Ｌｒ１、Ｌｒ２、Ｌｒ２－Ｎ 漏れインダクタンス
Ｌｒ２１，Ｌｒ２２、Ｌｒ３ 共振チョーク
２ 直流電源
３ 負荷部
１０、１１、１２、１３、１４、１５、５２ コンデンサ
２０、２０－１、２０－Ｎ、２１、２２、２０ａ、２０ｂ、２０ｃ、２０ｄ スイッチング回路
３０、３０ａ、３０ｂ トランス部
３１、３１ａ、３２、３２ａ、３３、３３－Ｎ トランス
４０、４０ａ、４０ｂ、４０ｃ 整流部
４１、４２、４３、４４、２０１、２０２、２０３、２０４、２１１、２１２、２２１、２２２ スイッチング素子
４１ａ、４１ｂ、４２ａ、４２ｂ、４３ａ、４４ａ ダイオード
５０、５０ａ 平滑回路
５１、５１１、５１２ チョークコイル
６０、６０ａ、６０ｂ、６０ｃ 電源制御部
３１１、３２１ １次コイル
３１２、３１２Ａ、３１２Ｂ、３２２、３２２Ａ、３２２Ｂ ２次コイル
Ｃ２１、Ｃ２２、Ｃ２３、Ｃ２４、Ｃ２５ コンデンサ
Ｌｒ１、Ｌｒ２、Ｌｒ２－Ｎ 漏れインダクタンス
Ｌｒ２１，Ｌｒ２２、Ｌｒ３ 共振チョーク
【要約】
電源装置は、第１の２次巻線と第２の２次巻線とが直列に接続されたトランス部と、第１の電源線と第２の電源線との間に少なくとも１つのスイッチング素子が含まれ、当該スイッチング素子が第１の１次巻線に接続される第１のスイッチング回路と、第１の電源線と第２の電源線との間に少なくとも１つのスイッチング素子が含まれ、当該スイッチング素子が第２の１次巻線に接続される第２のスイッチング回路と、直列に接続された第１の２次巻線及び第２の２次巻線に流れる交流電圧を整流する整流部と、チョークコイルを有し、整流部の出力を平滑化するチョークインプット型平滑回路と、第１のスイッチング回路のスイッチング素子を、ＺＶＳ可能な固定のデューティ比でスイッチングさせ、第２のスイッチング回路のスイッチング素子を、固定のデューティ比で位相をシフトさせてスイッチングさせるシフト制御を行う電源制御部とを備える。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】