IP Force 特許公報掲載プロジェクト 2022.1.31 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ 株式会社ジャパンディスプレイの特許一覧

<>
  • 特許-表示装置 図1
  • 特許-表示装置 図2
  • 特許-表示装置 図3
  • 特許-表示装置 図4
  • 特許-表示装置 図5
  • 特許-表示装置 図6
  • 特許-表示装置 図7
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-07-12
(45)【発行日】2024-07-23
(54)【発明の名称】表示装置
(51)【国際特許分類】
   H10K 50/824 20230101AFI20240716BHJP
   G09F 9/30 20060101ALI20240716BHJP
   H10K 50/10 20230101ALI20240716BHJP
   H10K 50/80 20230101ALI20240716BHJP
   H10K 50/88 20230101ALI20240716BHJP
   H10K 59/122 20230101ALI20240716BHJP
   H10K 59/82 20230101ALI20240716BHJP
   H10K 59/88 20230101ALI20240716BHJP
【FI】
H10K50/824
G09F9/30 365
H10K50/10
H10K50/80
H10K50/88
H10K59/122
H10K59/82
H10K59/88
【請求項の数】 6
(21)【出願番号】P 2020190930
(22)【出願日】2020-11-17
(65)【公開番号】P2022080004
(43)【公開日】2022-05-27
【審査請求日】2023-10-19
(73)【特許権者】
【識別番号】502356528
【氏名又は名称】株式会社ジャパンディスプレイ
(74)【代理人】
【識別番号】110001737
【氏名又は名称】弁理士法人スズエ国際特許事務所
(72)【発明者】
【氏名】柳澤 昌
(72)【発明者】
【氏名】森田 哲生
(72)【発明者】
【氏名】原田 賢治
(72)【発明者】
【氏名】田畠 弘志
(72)【発明者】
【氏名】高橋 英幸
【審査官】藤岡 善行
(56)【参考文献】
【文献】特開2009-032673(JP,A)
【文献】中国特許出願公開第110212001(CN,A)
【文献】特開2017-120782(JP,A)
(58)【調査した分野】(Int.Cl.,DB名)
H10K 50/00 - 99/00
G09F 9/30
(57)【特許請求の範囲】
【請求項1】
基材と、
前記基材の上に配置された第1絶縁層と、
表示領域に位置する画素において前記第1絶縁層の上に配置された第1画素電極と、
前記表示領域の外側の周辺領域に位置するダミー画素において前記第1絶縁層の上に配置された第2画素電極と、
前記第1絶縁層の上に配置され、前記第1画素電極に重畳する開口部を有する第2絶縁層と、
前記画素に配置され、前記開口部を通じて前記第1画素電極に接する第1有機層と、
前記ダミー画素に配置された第2有機層と、
前記第2絶縁層の上に配置された第1給電線および第2給電線と、
前記第1給電線の上に配置された第1隔壁と、
前記第2給電線の上に配置された第2隔壁と、
前記第1有機層を覆う第1部分および前記第2有機層を覆う第2部分を含む共通電極と、を備え、
前記第1有機層は、前記第1隔壁と前記第2隔壁の間に位置し、かつ前記第1隔壁および前記第2隔壁から離間しており、
前記第2給電線および前記第2隔壁は、前記第1有機層と前記第2有機層の間に位置し、
前記第1隔壁および前記第2隔壁は、上部の幅が下部の幅よりも大きい形状を有し、
前記第1部分は、前記第1隔壁と前記第1有機層の間において前記第1給電線に接しており、前記第2給電線に接していない
表示装置。
【請求項2】
前記第2有機層は、前記第2隔壁から離間しており、
前記第2部分は、前記第2隔壁と前記第2有機層の間において前記第2給電線に接している、
請求項1に記載の表示装置。
【請求項3】
前記第2給電線は、前記第1有機層の側の第1端部と、前記第2有機層の側の第2端部とを有し、
前記第1端部は、前記第2隔壁により覆われ、
前記第2端部は、前記第2隔壁により覆われていない、
請求項に記載の表示装置。
【請求項4】
前記共通電極は、前記第1隔壁および前記第2隔壁の上部にそれぞれ配置された第3部分をさらに含み、
前記第3部分は、前記第1部分および前記第2部分から離間している、
請求項1乃至のうちいずれか1項に記載の表示装置。
【請求項5】
前記周辺領域において前記第2絶縁層の上に配置され、前記第1給電線および前記第2給電線が接続された第1導電層と、
前記周辺領域において前記第1絶縁層と前記第2絶縁層の間に配置された第2導電層と、をさらに備え、
前記第2絶縁層は、前記周辺領域において第1コンタクトホールを有し、
前記第1導電層は、前記第1コンタクトホールを通じて前記第2導電層に接している、
請求項1乃至のうちいずれか1項に記載の表示装置。
【請求項6】
前記周辺領域において前記基材と前記第1絶縁層の間に配置された第3導電層をさらに備え、
前記第1絶縁層は、前記周辺領域において第2コンタクトホールを有し、
前記第2導電層は、前記第2コンタクトホールを通じて前記第3導電層に接している、
請求項に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明の実施形態は、表示装置に関する。
【背景技術】
【0002】
近年、表示素子として有機発光ダイオード(OLED)を適用した表示装置が実用化されている。この表示素子は、画素電極と、共通電極と、これら画素電極および共通電極の間に配置された有機層とを備えている。
【0003】
表示領域において繰り返し配置される電極や配線などの要素をパターニングする際に、これら要素のうち最外周に位置するものの形状が設計通りにならないことがある。例えば、各画素の画素電極をエッチングによりパターニングする場合、最外周の画素電極が過度に侵食され得る。このような形状不良が生じると、表示装置の表示品位が低下する。
【先行技術文献】
【特許文献】
【0004】
【文献】特開2000-195677号公報
【文献】特開2004-207217号公報
【文献】特開2008-135325号公報
【文献】特開2009-32673号公報
【文献】特開2010-118191号公報
【文献】国際公開第2018/179308号
【発明の概要】
【発明が解決しようとする課題】
【0005】
本発明の目的は、表示品位を改善することが可能な表示装置を提供することにある。
【課題を解決するための手段】
【0006】
一実施形態に係る表示装置は、基材と、前記基材の上に配置された第1絶縁層と、表示領域に位置する画素において前記第1絶縁層の上に配置された第1画素電極と、前記表示領域の外側の周辺領域に位置するダミー画素において前記第1絶縁層の上に配置された第2画素電極と、前記第1絶縁層の上に配置され、前記第1画素電極に重畳する開口部を有する第2絶縁層と、前記画素に配置され、前記開口部を通じて前記第1画素電極に接する第1有機層と、前記ダミー画素に配置された第2有機層と、前記第2絶縁層の上に配置された第1給電線および第2給電線と、前記第1給電線の上に配置された第1隔壁と、前記第2給電線の上に配置された第2隔壁と、前記第1有機層を覆う第1部分および前記第2有機層を覆う第2部分を含む共通電極と、を備えている。前記第1有機層は、前記第1隔壁と前記第2隔壁の間に位置し、かつ前記第1隔壁および前記第2隔壁から離間している。前記第2給電線および前記第2隔壁は、前記第1有機層と前記第2有機層の間に位置している。前記第1隔壁および前記第2隔壁は、上部の幅が下部の幅よりも大きい形状を有している。前記第1部分は、前記第1隔壁と前記第1有機層の間において前記第1給電線に接しており、前記第2給電線に接していない
【図面の簡単な説明】
【0007】
図1図1は、第1実施形態に係る表示装置の一構成例を示す図である。
図2図2は、副画素およびダミー副画素のレイアウトの一例を示す図である。
図3図3は、図2のIII-III線に沿う表示装置の概略的な断面図である。
図4図4は、有機層に適用し得る層構成の一例を示す断面図である。
図5図5は、図3に示した画素電極および有機層の概略的な平面図である。
図6図6は、図3に示した給電線、隔壁、共通電極および導電層の概略的な平面図である。
図7図7は、第2実施形態に係る表示装置の概略的な断面図である。
【発明を実施するための形態】
【0008】
以下、本発明の実施形態について、図面を参照しながら説明する。
なお、開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は、説明をより明確にするため、実際の態様に比べて、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同一または類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を適宜省略することがある。
【0009】
なお、図面には、必要に応じて理解を容易にするために、互いに直交するX軸、Y軸、及び、Z軸を記載する。X軸に沿った方向をX方向または第1方向と称し、Y軸に沿った方向をY方向または第2方向と称し、Z軸に沿った方向をZ方向または第3方向と称する。X軸およびY軸によって規定される面をX-Y平面と称し、X軸およびZ軸によって規定される面をX-Z平面と称する。X-Y平面を見ることを平面視という。
【0010】
本実施形態に係る表示装置DSPは、表示素子として有機発光ダイオード(OLED)を備える有機エレクトロルミネッセンス表示装置であり、テレビ、パソコン、車載機器、携帯端末、携帯電話等に搭載される。
【0011】
[第1実施形態]
図1は、第1実施形態に係る表示装置DSPの一構成例を示す図である。表示装置DSPは、絶縁性の基材10の上に、画像を表示する表示領域DAと、表示領域DAの外側の周辺領域SAとを有している。基材10は、ガラスであってもよいし、可撓性を有する樹脂フィルムであってもよい。
【0012】
表示領域DAは、第1方向Xおよび第2方向Yにマトリクス状に配列された複数の画素PXを備えている。画素PXは、複数の副画素SPを備えている。一例では、画素PXは、赤色の副画素SP1、緑色の副画素SP2および青色の副画素SP3を備えている。なお、画素PXは、上記の3色の副画素の他に、白色などの他の色の副画素を加えた4個以上の副画素を備えていてもよい。
【0013】
副画素SPは、画素回路1と、画素回路1によって駆動制御される表示素子20とを備えている。画素回路1は、画素スイッチ2と、駆動トランジスタ3と、キャパシタ4とを備えている。画素スイッチ2および駆動トランジスタ3は、例えば薄膜トランジスタにより構成されたスイッチング素子である。
【0014】
画素スイッチ2において、ゲート電極は走査線GLに接続され、ソース電極は信号線SLに接続され、ドレイン電極はキャパシタ4を構成する一方の電極および駆動トランジスタ3のゲート電極に接続されている。駆動トランジスタ3において、ソース電極はキャパシタ4を構成する他方の電極および電源線PLに接続され、ドレイン電極は表示素子20のアノードに接続されている。表示素子20のカソードは、共通電圧が供給される給電線FL(補助配線)に接続されている。なお、画素回路1の構成は図示した例に限らない。
【0015】
表示素子20は、発光素子としての有機発光ダイオード(OLED)である。例えば、副画素SP1は赤波長に対応した光を出射する表示素子を備え、副画素SP2は緑波長に対応した光を出射する表示素子を備え、副画素SP3は青波長に対応した光を出射する表示素子を備えている。表示素子20の構成については後述する。
【0016】
周辺領域SAは、画像を表示しない複数のダミー画素DPを備えている。例えば、複数のダミー画素DPは、表示領域DAを囲っている。すなわち、ダミー画素DPは、最外周の画素PXと基材10の各辺との間に位置している。
【0017】
ダミー画素DPは、複数のダミー副画素DSを備えている。一例では、ダミー画素DPは、副画素SP1に類似した構造を有するダミー副画素DS1と、副画素SP2に類似した構造を有するダミー副画素DS2と、副画素SP3に類似した構造を有するダミー副画素DS3とを備えている。
【0018】
図2は、副画素SP1,SP2,SP3およびダミー副画素DS1,DS2,DS3のレイアウトの一例を示す図である。ここでは、図1において一点鎖線の枠で囲った4個の画素PXとその周囲の5個のダミー画素DPに着目する。
【0019】
それぞれの画素PXにおいて、副画素SP1および副画素SP2は第2方向Yに並び、副画素SP1および副画素SP3は第1方向Xに並び、副画素SP2および副画素SP3は第1方向Xに並んでいる。副画素SP1は第1方向Xに延びた略長方形状に形成され、副画素SP2および副画素SP3は第2方向Yに延びた略長方形状に形成されている。副画素SP2の面積は副画素SP1の面積より大きく、副画素SP3の面積は副画素SP2の面積より大きい。なお、副画素SP1の面積は、副画素SP2の面積と同一であってもよい。
【0020】
表示領域DAに配置された複数の画素PXに着目すると、副画素SP1および副画素SP3が第1方向Xにおいて交互に並んでいる。副画素SP2および副画素SP3も第1方向Xにおいて交互に並んでいる。また、副画素SP1および副画素SP2が第2方向Yにおいて交互に並んでいる。副画素SP3は、第2方向Yにおいて副画素SP1,SP2を介さずに並んでいる。
【0021】
ダミー副画素DS1は副画素SP1と同じ形状を有し、ダミー副画素DS2は副画素SP2と同じ形状を有し、ダミー副画素DS3は副画素SP3と同じ形状を有している。ダミー画素DPにおけるダミー副画素DS1,DS2,DS3の配置態様は、画素PXにおける副画素SP1,SP2,SP3の配置態様と同様である。
【0022】
なお、図2に示した副画素SP1,SP2,SP3およびダミー副画素DS1,DS2,DS3の外形は、表示素子の画素電極、あるいは、表示素子の発光領域の外形に相当するが、簡略化して示したものであり、必ずしも実際の形状を反映したものとは限らない。また、ダミー副画素DS1、DS2、DS3のそれぞれの形状は、副画素SP1、SP2、SP3のそれぞれの形状に類似した形状であればよく、必ずしも同じ形状に限定されない。
【0023】
図3は、図2のIII-III線に沿う表示装置DSPの概略的な断面図である。表示装置DSPは、基材10の上に配置された絶縁層11(第1絶縁層)と、絶縁層11の上に配置された絶縁層12(第2絶縁層)とを備えている。図1に示した画素回路1、走査線GL、信号線SLおよび電源線PLは、基材10の上に配置され、絶縁層11によって覆われているが、ここでは図示を省略する。絶縁層11,12は、例えば有機絶縁層である。絶縁層11は、表示素子20の下地層と称される場合がある。絶縁層12は、表示素子20あるいは副画素SPを区画するように形成されており、リブや隔壁などと称される場合がある。
【0024】
図3に示した副画素SP3のように、各副画素SPの表示素子20は、画素電極PE1(第1画素電極)と、有機層OR1(第1有機層)と、共通電極CEとを備えている。画素電極PE1は、副画素SP毎あるいは表示素子20毎に配置された電極であり、下部電極またはアノードなどと称される場合がある。共通電極CEは、複数の副画素SPまたは複数の表示素子20に対して共通に配置された電極であり、対向電極、上部電極またはカソードなどと称される場合がある。
【0025】
画素電極PE1は、絶縁層11の上に配置され、その周縁部が絶縁層12によって覆われている。画素電極PE1は、図1に示した駆動トランジスタ3と電気的に接続されている。画素電極PE1は、例えば、インジウム錫酸化物(ITO)やインジウム亜鉛酸化物(IZO)などの透明導電材料によって形成された透明電極である。なお、画素電極PE1は、銀、アルミニウムなどの金属材料によって形成された金属電極であってもよい。また、画素電極PE1は、透明電極および金属電極の積層体であってもよい。例えば、画素電極PE1は、透明電極、金属電極および透明電極の順に積層された積層体として構成されてもよいし、3層以上の積層体として構成されてもよい。
【0026】
絶縁層12は、各副画素SPにおいて画素電極PE1に重畳する開口部OPを有している。有機層OR1は、絶縁層12の上に配置され、開口部OPを通じて画素電極PE1に接している。
【0027】
図4は、有機層OR1に適用し得る層構成の一例を示す断面図である。例えば、有機層OR1は、画素電極PE1から共通電極CEに向けて順に積層された機能層F1、発光層ELおよび機能層F2を含んでいる。機能層F1,F2は、例えば、ホール注入層、ホール輸送層、ホールブロック層、電子注入層、電子輸送層、電子ブロック層であるが、その他の機能層であってもよい。機能層F1,F2の各々は、単層体に限らず、複数の機能層が積層された積層体であってもよい。また、機能層F1,F2の少なくとも一方が省略されてもよい。
【0028】
図3および図4に示すように、共通電極CEは、有機層OR1を覆っている。共通電極CEは、例えば、ITOやIZOなどの透明導電材料によって形成された透明電極である。なお、共通電極CEは、透明な保護膜(無機絶縁膜および有機絶縁膜の少なくとも1つを含む)によって覆われる場合があり得る。
【0029】
画素電極PE1の電位が共通電極CEの電位よりも相対的に高い場合、画素電極PE1がアノードに相当し、共通電極CEがカソードに相当する。また、共通電極CEの電位が画素電極PE1の電位よりも相対的に高い場合、共通電極CEがアノードに相当し、画素電極PE1がカソードに相当する。
【0030】
一例として、画素電極PE1がアノードに相当する場合、機能層F1はホール注入層およびホール輸送層の少なくとも1つを含み、機能層F2は電子輸送層および電子注入層の少なくとも1つを含んでいる。
【0031】
図3に示したダミー副画素DS1,DS3のように、ダミー副画素DSは、画素電極PE2(第2画素電極)と、有機層OR2(第2有機層)とを含んでいる。画素電極PE2は、画素電極PE1と同じく絶縁層11の上に配置され、絶縁層12によって覆われている。画素電極PE2は、画素電極PE1と同じプロセスで、画素電極PE1と同じ材料によって形成されている。有機層OR2は、有機層OR1と同じく絶縁層12の上に配置され、共通電極CEによって覆われている。有機層OR2は、有機層OR1と同じ構造を有しており、一例では発光層ELおよび機能層F1,F2を含んでいる。
【0032】
図3の例において、絶縁層12は、ダミー副画素DSにおいて開口部を有していない。これにより、各ダミー副画素DSの画素電極PE2と有機層OR2は、絶縁層12を介して対向している。このような構成のダミー副画素DSにおいては、仮に画素電極PE2と共通電極CEの間に電位差が形成された場合であっても、有機層OR2が発光しない。
【0033】
ダミー副画素DSは、副画素SPと同様の画素回路1を備えてもよい。この画素回路1は、画素電極PE2に接続されてもよいし、接続されていなくてもよい。ダミー副画素DSが画素回路1を備える場合には、この画素回路1により、表示装置DSPの製造プロセス等で生じる静電気放電から副画素SPの画素回路1を保護することができる。
【0034】
隣り合う2つの副画素SPのそれぞれに配置された有機層OR1の間、副画素SPに配置された有機層OR1とこの副画素SPに隣り合うダミー副画素DSに配置された有機層OR2の間、隣り合う2つのダミー副画素DSのそれぞれに配置された有機層OR2の間には、給電線FLおよび隔壁PTが配置されている。図3の例においては、ダミー副画素DS3の右方にも隔壁PTが配置されている。給電線FLは、金属材料で形成されている。隔壁PTは、例えば有機絶縁層である。
【0035】
以下の説明においては、図3に示された3つの給電線FLを、左方から順に給電線FL1(第1給電線)、給電線FL2(第2給電線)および給電線FL3(第3給電線)と称することがある。また、図3に示された4つの隔壁PTを、左方から順に隔壁PT1(第1隔壁)、隔壁PT2(第2隔壁)、隔壁PT3(第3隔壁)および隔壁PT4(第4隔壁)と称することがある。
【0036】
隔壁PT1は、給電線FL1の上に配置されている。隔壁PT2は、給電線FL2の上に配置されている。隔壁PT3は、給電線FL3の上に配置されている。隔壁PT4は、導電層CL1(第1導電層)の上に配置されている。導電層CL1は、絶縁層12の上に配置されており、各給電線FLと同じプロセスで、各給電線FLと同じ金属材料によって形成されている。
【0037】
各隔壁PTは、逆テーパ形状を有している。ここで、逆テーパ形状とは、図3において隔壁PT1に示すように、上部の幅W1が下部の幅W2よりも大きい形状を意味する。隔壁PTの側面は、第3方向Zに対して傾斜した平面であってもよいし、曲面であってもよい。また、隔壁PTは、上部から下部に向けて段階的に幅が小さくなる複数の部分によって構成されてもよい。
【0038】
副画素SP3の有機層OR1は、隔壁PT1と隔壁PT2の間に位置し、かつ隔壁PT1および隔壁PT2から離間している。ダミー副画素DS1の有機層OR2は、隔壁PT2と隔壁PT3の間に位置し、かつ隔壁PT2および隔壁PT3から離間している。ダミー副画素DS3の有機層OR2は、隔壁PT3と隔壁PT4の間に位置し、かつ隔壁PT3および隔壁PT4から離間している。
【0039】
給電線FLの幅は、隔壁PTの下部の幅W2よりも大きい。さらに、図3の例においては、給電線FLの幅が隔壁PTの上部の幅W1よりも大きい。給電線FLの両端部は、この給電線FLの上に配置された隔壁PTから突出している。すなわち、例えば第2給電線FL2に着目すると、この第2給電線FL2は、副画素SP3の有機層OR1の側の第1端部E11と、ダミー副画素DS1の有機層OR2の側の第2端部E12とを有している。第1端部E11は、隔壁PT2よりも有機層OR1の側に突出しており、隔壁PT2によって覆われていない。第2端部E12は、隔壁PT2よりも有機層OR2の側に突出しており、隔壁PT2によって覆われていない。第1端部E11は、有機層OR1によって覆われている。第2端部E12は、有機層OR2によって覆われている。第1端部E11と有機層OR1の間には隙間が形成されている。第2端部E12と有機層OR2の間には隙間が形成されている。なお、隔壁PTの上部の幅W1と高さ、および、給電線FLの幅との条件によっては、有機層ORは給電線FLの端部を覆っていなくてもよい。
【0040】
導電層CL1は、ダミー副画素DS3に配置された有機層OR2の側の第1端部E21と、その反対側の第2端部E22とを有している。これら端部E21,E22は、隔壁PT4によって覆われていない。
【0041】
共通電極CEは、例えば蒸着により、副画素SPおよびダミー副画素DSを含む領域に対して全体的に形成される。このとき、有機層OR1,OR2や隔壁PTの上部は共通電極CEで覆われる。図3の例においては、導電層CL1も共通電極CEで覆われている。一方、隔壁PTが上述の逆テーパ形状であるために、隔壁PTの側面には共通電極CEが殆ど形成されない。したがって、共通電極CEは、隔壁PTの位置において分断されている。
【0042】
ここで、共通電極CEのうち、有機層OR1を覆う部分を第1部分P1、有機層OR2を覆う部分を第2部分P2、隔壁PTの上部を覆う部分を第3部分P3、導電層CL1を覆う部分を第4部分P4と称する。第3部分P3は、第1部分P1、第2部分P2および第4部分P4のいずれからも離間している。
【0043】
図3に示すように、副画素SP3の有機層OR1を覆う第1部分P1は、隔壁PT1と有機層OR1の間の隙間を通じて給電線FL1に接している。さらに、この第1部分P1は、隔壁PT2と有機層OR1の間の隙間を通じて給電線FL2に接している。他の副画素SPも、図3に示す副画素SP3と同様の構造を有している。
【0044】
ダミー副画素DS1の有機層OR2を覆う第2部分P2は、隔壁PT2と有機層OR2の間の隙間を通じて給電線FL2に接している。さらに、この第2部分P2は、隔壁PT3と有機層OR2の間の隙間を通じて給電線FL3に接している。ダミー副画素DS3の有機層OR2を覆う第2部分P2は、隔壁PT3と有機層OR2の間の隙間を通じて給電線FL3に接している。さらに、この第2部分P2は、隔壁PT4と有機層OR2の間の隙間を通じて導電層CL1に接している。他のダミー副画素DSも、図3に示すダミー副画素DS1またはダミー副画素DS3と同様の構造を有している。
【0045】
表示装置DSPは、絶縁層11,12の間に配置された導電層CL2(第2導電層)と、基材10と絶縁層11の間に配置された導電層CL3(第3導電層)とをさらに備えている。周辺領域SAにおいて、絶縁層12はコンタクトホールCH1(第1コンタクトホール)を有し、絶縁層11はコンタクトホールCH2(第2コンタクトホール)を有している。例えば、導電層CL2は、画素電極PE1,PE2と同じプロセスで、画素電極PE1,PE2と同じ材料により形成される。
【0046】
導電層CL1は、コンタクトホールCH1を通じて導電層CL2に接している。導電層CL2は、コンタクトホールCH2を通じて導電層CL3に接している。導電層CL3には、共通電圧が供給される。この共通電圧は、導電層CL2、導電層CL1および給電線FLを介して共通電極CEの第1部分P1、第2部分P2および第4部分P4に供給される。
【0047】
図3の例において、導電層CL1の上には、有機層OR3が配置されている。有機層OR3は、第4部分P4によって覆われている。例えば、有機層OR1,OR2のうち上述の発光層ELは、副画素SPやダミー副画素DSの色ごとに個別に形成される。一方、上述の機能層F1,F2に含まれる層の少なくとも一部は、副画素SPおよびダミー副画素DSを含む領域に対して全体的に同時形成される。例えば、有機層OR3は、このように各副画素SPおよび各ダミー副画素DSに対して同時形成される層(共通層)が隔壁PT4により分断された部分である。この場合において、有機層OR3は、発光層ELを含まなくてもよい。
【0048】
なお、隔壁PTの上部に有機層OR1,OR2を構成する層の少なくとも一部が配置されてもよい。例えば、隔壁PTと重なる範囲に発光層ELおよび機能層F1,F2を成膜した場合、隔壁PTの上部と第3部分P3の間に発光層ELおよび機能層F1,F2の一部が配置される。当該一部は、隔壁PTが逆テーパ形状であるため、有機層OR1,OR2からは分断される。
【0049】
図5は、画素電極PE1,PE2および有機層OR1,OR2,OR3の概略的な平面図である。画素電極PE1は、副画素SP1,SP2,SP3のそれぞれに対し、互いに離間して配置されている。これら画素電極PE1は、上述の開口部OPと重なっている。画素電極PE2は、ダミー副画素DS1,DS2,DS3のそれぞれに対し、互いに離間して配置されている。
【0050】
有機層OR1は、副画素SP1,SP2,SP3のそれぞれにおいて画素電極PE1と重なっている。図5の例においては、第2方向Yに並ぶ複数の副画素SP3に対し、連続した有機層OR1が配置されている。
【0051】
有機層OR2は、ダミー副画素DS1,DS2,DS3のそれぞれにおいて画素電極PE2と重なっている。図5の例においては、第2方向Yに並ぶ複数のダミー副画素DS3に対し、連続した有機層OR2が配置されている。副画素SP3と第2方向Yに隣り合うダミー副画素DS3の有機層OR2は、当該副画素SP3の有機層OR1と繋がっている。
【0052】
有機層OR3は、第1方向Xに延びる部分と、第2方向Yに延びる部分とを有している。例えば、有機層OR3は、周辺領域SAにおいて環状に形成されている。ダミー副画素DS1,DS2,DS3は、表示領域DAと有機層OR3の間に位置している。
【0053】
図6は、給電線FL、隔壁PT、共通電極CEおよび導電層CL1,CL2,CL3の概略的な平面図である。給電線FLは、第1方向Xに延びる給電線FLxと、第2方向Yに延びる給電線FLyとを含んでいる。
【0054】
給電線FLx,FLyは、隣り合う2つの副画素SPの間、隣り合う2つのダミー副画素DSの間、および、隣り合う副画素SPとダミー副画素DSの間に配置され、全体として格子状に形成されている。図3に示した給電線FL1,FL2,FL3は、いずれも給電線FLyである。
【0055】
隔壁PTは、図中のドットを付した領域に相当する。隔壁PTは、第1方向Xに延びる隔壁PTxと、第2方向Yに延びる隔壁PTyとを含んでいる。図3に示した隔壁PT1,PT2,PT3,PT4は、いずれも隔壁PTyである。
【0056】
隔壁PTyは、給電線FLyの上に配置されている。第1方向Xにおける最端の隔壁PTyは、導電層CL1と重なっている。隔壁PTxは、給電線FLxの上に配置され、第2方向Yに並ぶ副画素SP1,SP2の間、および、第2方向Yに並ぶダミー副画素DS1,DS2の間において、隣り合う隔壁PTyに繋がっている。隔壁PTxは、第2方向Yに並ぶ副画素SP3の間、および、第2方向Yに並ぶダミー副画素DS3の間には配置されていない。なお、第2方向Yにおける最端の隔壁PTxは、導電層CL1と重なって他の隔壁PTxよりも長尺に延び、全ての隔壁PTyと繋がっている。
【0057】
例えば、導電層CL1,CL2,CL3は、周辺領域SAにおいて環状に形成されている。ダミー副画素DS1,DS2,DS3は、表示領域DAと導電層CL1,CL2,CL3の間に位置している。給電線FLx,FLyは、導電層CL1に接続されている。
【0058】
図6の例においては、多数のコンタクトホールCH1,CH2がダミー副画素DS1,DS2,DS3の周囲に形成されている。コンタクトホールCH1は、コンタクトホールCH2よりも表示領域DAの側に位置している。他の例として、コンタクトホールCH1は、図6において第1方向Xに並ぶ複数のコンタクトホールCH1や第2方向Yに並ぶ複数のコンタクトホールCH1を1つに繋げた長尺な形状を有してもよい。同様に、コンタクトホールCH2は、図6において第1方向Xに並ぶ複数のコンタクトホールCH2や第2方向Yに並ぶ複数のコンタクトホールCH2を1つに繋げた長尺な形状を有してもよい。
【0059】
図6において破線で示すように、共通電極CEは、副画素SP1,SP2,SP3およびダミー副画素DS1,DS2,DS3を含む領域に配置されている。共通電極CEの端辺は、コンタクトホールCH1,CH2の間に位置している。
【0060】
図3においては副画素SP3およびダミー副画素DS1,DS3の第1方向Xに沿う断面構造を示したが、副画素SP1,SP2の第1方向Xに沿う断面構造も副画素SP3と同様であり、ダミー副画素DS2の第1方向Xに沿う断面構造もダミー副画素DS1と同様である。また、副画素SP1,SP2の第2方向Yに沿う断面構造は、図3における副画素SP3の断面構造と同様であり、ダミー副画素DS1,DS2の第2方向Yに沿う断面構造は、図3におけるダミー副画素DS1の断面構造と同様である。
【0061】
表示領域DAにおいて各副画素SPに配置される要素のうち、例えば画素電極PE1は、エッチングによりパターニングされる。このようにエッチングで複数の要素を同時に形成する際に、これら要素のうち最外周部分が過度に侵食されることがある。そのため、表示領域DAにおける最外周の画素電極PE1よりも外側に画素電極PE1と同様の導電層が存在しない場合には、当該最外周の画素電極PE1を含む画素PXにおいて設計通りの構成が得られず、表示品位が低下し得る。
【0062】
これに対し、本実施形態においては表示領域DAにおける最外周の画素PXの外側に、画素電極PE1と同形状の画素電極PE2を含むダミー画素DPが配置されている。そのため、最外周の画素PXの画素電極PE1には過度の侵食が生じにくくなり、結果として表示装置DSPの表示品位を改善することができる。
【0063】
また、図3に示したような逆テーパ形状の隔壁PTを副画素SPとダミー副画素DSの間に配置する場合には、この隔壁PTによって共通電極CEが分断されるため、副画素SPに配置される共通電極CEへの給電に関する構造を工夫する必要がある。この点に関し、図3および図6を用いて説明したように給電線FLを隔壁PTの下に配置し、この給電線FLと共通電極CEを接続する構造であれば、各副画素SPの共通電極CEに対し好適に電圧を印加できる。
その他にも、本実施形態からは種々の好適な効果を得ることができる。
【0064】
[第2実施形態]
第2実施形態について説明する。特に言及しない構成については第1実施形態と同様である。
図7は、本実施形態に係る表示装置DSPの概略的な断面図である。この図の例においては、給電線FLの一方の端部が隔壁PTで覆われている。すなわち、例えば第2給電線FL2に着目すると、その第1端部E11は隔壁PT2によって覆われ、第2端部E12は隔壁PT2によって覆われていない。給電線FL1と隔壁PT1の関係や、給電線FL3と隔壁PT3の関係も同様である。また、図7の例においては、導電層CL1の第1端部E21は隔壁PT4によって覆われ、第2端部E22は隔壁PT4によって覆われていない。
【0065】
共通電極CEのうち、副画素SP3の有機層OR1を覆う第1部分P1は、隔壁PT1と有機層OR1の間の隙間を通じて給電線FL1に接している。給電線FL2の第1端部E11が隔壁PT2で覆われているために、この第1部分P1は、給電線FL2には接していない。他の副画素SPも、図7に示す副画素SP3と同様の構造を有している。
【0066】
共通電極CEのうち、ダミー副画素DS1の有機層OR2を覆う第2部分P2は、隔壁PT2と有機層OR2の間の隙間を通じて給電線FL2に接しているが、給電線FL3には接していない。また、ダミー副画素DS3の有機層OR2を覆う第2部分P2は、隔壁PT3と有機層OR2の間の隙間を通じて給電線FL3に接しているが、導電層CL1には接していない。他のダミー副画素DSも、図7に示すダミー副画素DS1またはダミー副画素DS3と同様の構造を有している。
【0067】
このように、本実施形態においては、隣り合う副画素SPにそれぞれ配置された2つの第1部分P1が、その間の給電線FLを介して接続されていない。同様に、隣り合う副画素SPとダミー副画素DSにそれぞれ配置された第1部分P1と第2部分P2や、隣り合うダミー副画素DSにそれぞれ配置された2つの第2部分P2も、その間の給電線FLを介して接続されていない。図7においては第1方向Xに沿う断面について説明したが、第2方向Yに沿う断面についても同様である。
【0068】
上述の図3の例のように、隣り合う副画素SPにそれぞれ配置された第1部分P1が給電線FLを介して接続されている場合、一方の副画素SPの表示素子20に流れる電流が他方の副画素SPの表示素子20にリークする可能性がある。このような副画素SP間でのリークが発生すると、表示不良や表示装置DSPの駆動電力上昇の一因となり得る。これに対し、本実施形態の構造であれば、隣り合う副画素SPの表示素子20の間における電流のリークを抑制できる。
【0069】
以上の各実施形態において、画素PXおよびダミー画素DPのレイアウトや構成は、図1および図2に示したものに限られない。例えば、各画素PXにおいて、同じ形状の副画素SP(SP1,SP2,SP3)が第1方向Xに並んでもよい。同様に、ダミー画素DPにおいて、同じ形状のダミー副画素DS(DS1,DS2,DS3)が第1方向Xに並んでもよい。図1および図2においては、ダミー画素DPが表示領域DAの周りに1周のみ配置されているが、2周以上配置されてもよい。
【0070】
図7においては、給電線FL2の第1端部E11が隔壁PT2で覆われ、第2端部E12が隔壁PT2で覆われない構成を例示した。他の例として、第1端部E11が隔壁PT2で覆われず、第2端部E12が隔壁PT2で覆われてもよい。他の給電線FLと隔壁PTの関係も同様に変更し得る。
【0071】
図3および図7においては、ダミー副画素DSに配置された第2部分P2がいずれかの給電線FLに接続される構成を例示した。他の例として、第2部分P2は、いずれの給電線FLにも接続されなくてもよい。この場合においては、第2部分P2がフローティングとなる。
【0072】
以上、本発明の実施形態として説明した表示装置を基にして、当業者が適宜設計変更して実施し得る全ての表示装置も、本発明の要旨を包含する限り、本発明の範囲に属する。
【0073】
本発明の思想の範疇において、当業者であれば、各種の変形例に想到し得るものであり、それら変形例についても本発明の範囲に属するものと解される。例えば、上述の実施形態に対して、当業者が適宜、構成要素の追加、削除、もしくは設計変更を行ったもの、または、工程の追加、省略もしくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。
【0074】
また、上述の実施形態において述べた態様によりもたらされる他の作用効果について、本明細書の記載から明らかなもの、または当業者において適宜想到し得るものについては、当然に本発明によりもたらされるものと解される。
【符号の説明】
【0075】
DSP…表示装置、DA…表示領域、SA…周辺領域、PX…画素、SP…副画素、DP…ダミー画素、DS…ダミー副画素、PE…画素電極、CE…共通電極、OR…有機層、FL…給電線、PT…隔壁、10…基材、11,12…絶縁層、20…表示素子。
図1
図2
図3
図4
図5
図6
図7