知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-07-12
(45)【発行日】2024-07-23
(54)【発明の名称】固体撮像装置および電子機器
(51)【国際特許分類】
H01L 27/146 20060101AFI20240716BHJP
H04N 25/70 20230101ALI20240716BHJP
【ＦＩ】
H01L27/146 A
H04N25/70
【請求項の数】
21
(21)【出願番号】P 2020557557
(86)(22)【出願日】2019-11-19
(86)【国際出願番号】 JP2019045276
(87)【国際公開番号】W WO2020105634
(87)【国際公開日】2020-05-28
【審査請求日】2022-10-11
(31)【優先権主張番号】P 2018216342
(32)【優先日】2018-11-19
(33)【優先権主張国・地域又は機関】JP
(31)【優先権主張番号】P 2019206785
(32)【優先日】2019-11-15
(33)【優先権主張国・地域又は機関】JP
(73)【特許権者】
【識別番号】316005926
【氏名又は名称】ソニーセミコンダクタソリューションズ株式会社
(74)【代理人】
【識別番号】110001357
【氏名又は名称】弁理士法人つばさ国際特許事務所
(72)【発明者】
【氏名】古屋 晶吾
(72)【発明者】
【氏名】坂野 頼人
(72)【発明者】
【氏名】高橋 了
(72)【発明者】
【氏名】鈴木 篤
(72)【発明者】
【氏名】吉川 良一
(72)【発明者】
【氏名】末永 淳
(72)【発明者】
【氏名】古賀 慎一
(72)【発明者】
【氏名】千葉 洋平
(72)【発明者】
【氏名】塩山 正真
【審査官】加藤 俊哉
(56)【参考文献】
【文献】特開２００５－３４７６５５（ＪＰ，Ａ）
【文献】特開２００９－２８３５５２（ＪＰ，Ａ）
【文献】国際公開第２０１５／１５２２９７（ＷＯ，Ａ１）
【文献】特開２０１０－１０９１３６（ＪＰ，Ａ）
【文献】特開２０１３－１６１８６８（ＪＰ，Ａ）
【文献】国際公開第２０１５／０６８３１５（ＷＯ，Ａ１）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０１Ｌ ２７／１４６
Ｈ０４Ｎ ２５／７０
(57)【特許請求の範囲】
【請求項1】
半導体層と、前記半導体層に設けられ、受光量に応じた電荷を光電変換により生成する光電変換部と、
前記半導体層に設けられ、第１の電気的膜厚を有する第１の絶縁膜を含む蓄積容量素子と、
前記半導体層に設けられ、前記第１の電気的膜厚よりも厚い第２の電気的膜厚を有する第２の絶縁膜を含む第１のトランジスタと
を備え、
前記蓄積容量素子は、前記半導体層の厚さ方向において前記光電変換部と重なり合う位置に積層されており、
前記第１のトランジスタは、前記半導体層の厚さ方向に延びるゲート電極を第２の導電層として含む縦型トランジスタであり、
前記第２の絶縁膜は前記縦型トランジスタのゲート絶縁膜であり、
前記縦型トランジスタのゲート電極は、前記半導体層に形成された厚さ方向に延びるトレンチに挿入されたプラグを有し、
前記トレンチは、前記第２の絶縁膜により全面的に覆われた壁面および底面を有する
固体撮像装置。
【請求項2】
前記第２の電気的膜厚よりも薄い第３の電気的膜厚を有する第３の絶縁膜を含む第２のトランジスタ、をさらに備えた請求項１記載の固体撮像装置。
【請求項3】
前記第２のトランジスタは増幅トランジスタであり、前記第３の絶縁膜は前記増幅トランジスタのゲート絶縁膜である請求項２記載の固体撮像装置。
【請求項4】
前記第１の絶縁膜の物理的膜厚の最小値は、前記第２の絶縁膜の物理的膜厚の最小値よりも薄い請求項１記載の固体撮像装置。
【請求項5】
前記蓄積容量素子は、ＭＯＳ容量である請求項１記載の固体撮像装置。
【請求項6】
前記ＭＯＳ容量は、プレーン型である請求項５記載の固体撮像装置。
【請求項7】
前記ＭＯＳ容量は、トレンチ型である請求項５記載の固体撮像装置。
【請求項8】
前記蓄積容量素子は、前記光電変換部により生成される前記電荷を蓄積する請求項１記載の固体撮像装置。
【請求項9】
前記光電変換部および前記蓄積容量素子を含む画素と隣接するように前記半導体層に設けられた隣接画素をさらに備え、前記隣接画素は、受光量に応じた電荷を光電変換により生成する隣接光電変換部を有し、
前記蓄積容量素子は、前記光電変換部により生成される前記電荷を蓄積すると共に、前記隣接光電変換部により生成される前記電荷をも蓄積する
請求項１記載の固体撮像装置。
【請求項10】
前記蓄積容量素子は、前記半導体層の面内方向において前記光電変換部および前記隣接光電変換部の双方にまたがるように設けられている請求項９記載の固体撮像装置。
【請求項11】
前記光電変換部の感度は、前記隣接光電変換部の感度よりも高い請求項９記載の固体撮像装置。
【請求項12】
前記光電変換部および前記蓄積容量素子を含む画素と隣接するように前記半導体層に設けられた隣接画素をさらに備え、前記隣接画素は、受光量に応じた電荷を光電変換により生成する隣接光電変換部を有し、
前記蓄積容量素子は、前記隣接光電変換部により生成される前記電荷を蓄積する
請求項１記載の固体撮像装置。
【請求項13】
前記第１のトランジスタは、前記電荷を前記光電変換部から転送先へ転送する転送トランジスタである請求項１記載の固体撮像装置。
【請求項14】
前記半導体層に設けられ、前記光電変換部において生成された前記電荷を電圧に変換する、前記転送先としての電荷電圧変換部をさらに有する請求項１３記載の固体撮像装置。
【請求項15】
前記蓄積容量素子は、前記電荷電圧変換部と接続されている請求項１４記載の固体撮像装置。
【請求項16】
前記蓄積容量素子は、前記光電変換部と前記電荷電圧変換部との間に設けられ、前記光電変換部により生成された前記電荷を前記電荷電圧変換部へ転送する前に一時的に保持する、前記転送先としての電荷保持部である
請求項１４記載の固体撮像装置。
【請求項17】
前記蓄積容量素子と前記電荷電圧変換部との間に設けられ、前記蓄積容量素子と前記電荷電圧変換部との電気的接続と前記蓄積容量素子と前記電荷電圧変換部との電気的切断とを行う切替部をさらに備えた請求項１４記載の固体撮像装置。
【請求項18】
前記第１の絶縁膜における第１の誘電率は、前記第２の絶縁膜における第２の誘電率よりも高い請求項１記載の固体撮像装置。
【請求項19】
前記第１の絶縁膜における第１の物理的膜厚は、前記第２の絶縁膜における第２の物理的膜厚よりも薄い請求項１記載の固体撮像装置。
【請求項20】
半導体層と、前記半導体層に設けられ、受光量に応じた電荷を光電変換により生成する光電変換部と、
前記半導体層に設けられ、第１の絶縁耐圧を有する第１の絶縁膜を含む蓄積容量素子と、
前記半導体層に設けられ、前記第１の絶縁耐圧よりも高い第２の絶縁耐圧を有する第２の絶縁膜を含む第１のトランジスタと
を備え、
前記蓄積容量素子は、前記半導体層の厚さ方向において前記光電変換部と重なり合う位置に積層されており、
前記第１のトランジスタは、前記半導体層の厚さ方向に延びるゲート電極を第２の導電層として含む縦型トランジスタであり、
前記第２の絶縁膜は前記縦型トランジスタのゲート絶縁膜であり、
前記縦型トランジスタのゲート電極は、前記半導体層に形成された厚さ方向に延びるトレンチに挿入されたプラグを有し、
前記トレンチは、前記第２の絶縁膜により全面的に覆われた壁面および底面を有する
固体撮像装置。
【請求項21】
固体撮像装置を備えた電子機器であって、前記固体撮像装置は、
半導体層と、
前記半導体層に設けられ、受光量に応じた電荷を光電変換により生成する光電変換部と、
前記半導体層に設けられ、第１の電気的膜厚を有する第１の絶縁膜を含む蓄積容量素子と、
前記半導体層に設けられ、前記第１の電気的膜厚よりも厚い第２の電気的膜厚を有する第２の絶縁膜を含む第１のトランジスタと
を備え、
前記蓄積容量素子は、前記半導体層の厚さ方向において前記光電変換部と重なり合う位置に積層されており、
前記第１のトランジスタは、前記半導体層の厚さ方向に延びるゲート電極を第２の導電層として含む縦型トランジスタであり、
前記第２の絶縁膜は前記縦型トランジスタのゲート絶縁膜であり、
前記縦型トランジスタのゲート電極は、前記半導体層に形成された厚さ方向に延びるトレンチに挿入されたプラグを有し、
前記トレンチは、前記第２の絶縁膜により全面的に覆われた壁面および底面を有する
電子機器。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、光電変換を行うことで撮像を行う固体撮像装置、およびその固体撮像装置を備えた電子機器に関する。
【背景技術】
【0002】
これまでに、半導体層に設けられた光電変換部において生成される信号電荷を、その半導体層に設けられたメモリに一時的に蓄積するようにした固体撮像装置が提案されている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【0003】
【文献】特開２００５－３４７６５５号公報
【発明の概要】
【0004】
ところで、このような固体撮像装置では、撮像性能を維持しつつ、さらなる高集積化が求められている。
【0005】
したがって、高集積化に適した構造を有する固体撮像装置、およびそのような撮像装置を備えた電子機器を提供することが望まれる。
【0006】
本開示の一実施形態としての固体撮像装置は、半導体層と、その半導体層に設けられ受光量に応じた電荷を光電変換により生成する光電変換部と、半導体層に設けられ第１の電気的膜厚を有する第１の絶縁膜を含む蓄積容量素子と、半導体層に設けられ第１の電気的膜厚よりも厚い第２の電気的膜厚を有する第２の絶縁膜を含む第１のトランジスタとを備える。
また、本開示の一実施形態としての電子機器は、上記撮像装置を備えたものである。
また、本開示の一実施形態としての電子機器は、上記撮像装置を備えたものである。
【0007】
本開示の一実施形態としての撮像装置および電子機器では、上記の構成により蓄積容量素子の絶縁膜を薄くすることができるので、蓄積容量素子の占有面積を広げることなく蓄積容量素子の容量が増加する。
【図面の簡単な説明】
【0008】
【図1A】本開示の第１の実施の形態に係る固体撮像装置の機能の構成例を示すブロック図である。
【図1B】第１の変形例としての固体撮像装置の機能の構成例を示すブロック図である。
【図1C】第２の変形例としての固体撮像装置の機能の構成例を示すブロック図である。
【図6】本開示の第２の実施の形態に係る固体撮像装置における一のセンサ画素の回路構成例を表す回路図である。
【図8】本開示の第３の実施の形態に係る固体撮像装置における一のセンサ画素の回路構成例を表す回路図である。
【図10】本開示の第４の実施の形態に係る固体撮像装置における一のセンサ画素の平面構成例を表す平面図である。
【図12】本開示の第５の実施の形態に係る固体撮像装置における一のセンサ画素の断面構成例を含む説明図である。
【図13】本開示の第６の実施の形態に係る固体撮像装置における一のセンサ画素の断面構成例を含む説明図である。
【図14】本開示の第７の実施の形態に係る固体撮像装置における一のセンサ画素の断面構成例を含む説明図である。
【図15】本開示の第８の実施の形態に係る固体撮像装置における一のセンサ画素の断面構成例を含む説明図である。
【図16A】本開示の第９の実施の形態に係る固体撮像装置において隣り合う２つのセンサ画素の断面構成例を含む説明図である。
【図17】本開示の第１０の実施の形態に係る固体撮像装置において隣り合う２つのセンサ画素の断面構成例を含む説明図である。
【図18】電子機器の全体構成例を表す概略図である。
【図19】車両制御システムの概略的な構成の一例を示すブロック図である。
【図20】車外情報検出部及び撮像部の設置位置の一例を示す説明図である。
【図21A】第３の変形例としての固体撮像装置の要部構成例を表す断面図である。
【図22】第４の変形例としての固体撮像装置の要部構成例を表す断面図である。
【図23】第５の変形例としての固体撮像装置の要部構成例を表す断面図である。
【図24】第６の変形例としての固体撮像装置の要部構成例を表す断面図である。
【図25】第７の変形例としての固体撮像装置の要部構成例を表す断面図である。
【発明を実施するための形態】
【0009】
以下、本開示の実施の形態について図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．第１の実施の形態
電荷電圧変換部に接続された蓄積容量素子における第１の絶縁膜の電気的膜厚を、転送トランジスタのゲート絶縁膜の電気的膜厚よりも薄くするようにした固体撮像装置の例。
２．第２の実施の形態
電荷保持部としての蓄積容量素子における第１の絶縁膜の電気的膜厚を、転送トランジスタのゲート絶縁膜の電気的膜厚よりも薄くするようにした固体撮像装置の例。
３．第３の実施の形態
切替部を介して電荷電圧変換部に接続された蓄積容量素子における第１の絶縁膜の電気的膜厚を、転送トランジスタのゲート絶縁膜の電気的膜厚よりも薄くするようにした固体撮像装置の例。
４．第４の実施の形態
増幅トランジスタのゲート絶縁膜の電気的膜厚を、転送トランジスタのゲート絶縁膜の電気的膜厚よりも薄くするようにした固体撮像装置の例。
５．第５の実施の形態
蓄積容量素子が光電変換部と重なり合う位置に積層されるようにした固体撮像装置の例。
６．第６の実施の形態
プラグを含む縦型トランジスタを転送トランジスタとして有するようにした固体撮像装置の例。
７．第７の実施の形態
蓄積容量素子がプレーンタイプのｎ型ＭＯＳ容量である固体撮像装置の例。
８．第８の実施の形態
蓄積容量素子が凹凸構造を含むトレンチ型ＭＯＳ容量である固体撮像装置の例。
９．第９の実施の形態
蓄積容量素子を含まない隣接画素をさらに備えるようにした固体撮像装置の例。
１０．第１０の実施の形態
２つの画素における各々の光電変換部の双方に跨るように蓄積容量素子が設けられた固体撮像装置の例。
１１．電子機器への適用例
１２．移動体への適用例
１３．その他の変形例
１．第１の実施の形態
電荷電圧変換部に接続された蓄積容量素子における第１の絶縁膜の電気的膜厚を、転送トランジスタのゲート絶縁膜の電気的膜厚よりも薄くするようにした固体撮像装置の例。
２．第２の実施の形態
電荷保持部としての蓄積容量素子における第１の絶縁膜の電気的膜厚を、転送トランジスタのゲート絶縁膜の電気的膜厚よりも薄くするようにした固体撮像装置の例。
３．第３の実施の形態
切替部を介して電荷電圧変換部に接続された蓄積容量素子における第１の絶縁膜の電気的膜厚を、転送トランジスタのゲート絶縁膜の電気的膜厚よりも薄くするようにした固体撮像装置の例。
４．第４の実施の形態
増幅トランジスタのゲート絶縁膜の電気的膜厚を、転送トランジスタのゲート絶縁膜の電気的膜厚よりも薄くするようにした固体撮像装置の例。
５．第５の実施の形態
蓄積容量素子が光電変換部と重なり合う位置に積層されるようにした固体撮像装置の例。
６．第６の実施の形態
プラグを含む縦型トランジスタを転送トランジスタとして有するようにした固体撮像装置の例。
７．第７の実施の形態
蓄積容量素子がプレーンタイプのｎ型ＭＯＳ容量である固体撮像装置の例。
８．第８の実施の形態
蓄積容量素子が凹凸構造を含むトレンチ型ＭＯＳ容量である固体撮像装置の例。
９．第９の実施の形態
蓄積容量素子を含まない隣接画素をさらに備えるようにした固体撮像装置の例。
１０．第１０の実施の形態
２つの画素における各々の光電変換部の双方に跨るように蓄積容量素子が設けられた固体撮像装置の例。
１１．電子機器への適用例
１２．移動体への適用例
１３．その他の変形例
【0010】
【0011】
固体撮像装置１０１Ａは、例えばＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサである。固体撮像装置１０１Ａは、被写体からの光を受光して光電変換し、画像信号を生成することで画像を撮像するものである。
【0012】
固体撮像装置１０１Ａは、例えば、画素アレイ部１１１、垂直駆動部１１２、カラム信号処理部１１３、データ格納部１１９、水平駆動部１１４、システム制御部１１５、および信号処理部１１８を備えている。
【0013】
固体撮像装置１０１Ａでは、半導体層１１（後出）上に画素アレイ部１１１が形成される。垂直駆動部１１２、カラム信号処理部１１３、データ格納部１１９、水平駆動部１１４、システム制御部１１５、および信号処理部１１８などの周辺回路は、例えば、画素アレイ部１１１と同じ半導体層１１上に形成される。
【0014】
画素アレイ部１１１は、被写体から入射した光の量に応じた電荷を生成して蓄積する光電変換部５１（後出）を含むセンサ画素１１０を複数有する。センサ画素１１０は、図１に示したように、横方向（行方向）および縦方向（列方向）のそれぞれに配列される。画素アレイ部１１１では、行方向に一列に配列されたセンサ画素１１０からなる画素行ごとに、画素駆動線１１６が行方向に沿って配線され、列方向に一列に配列されたセンサ画素１１０からなる画素列ごとに、垂直信号線（ＶＳＬ）１１７が列方向に沿って配線されている。
【0015】
垂直駆動部１１２は、シフトレジスタやアドレスデコーダなどからなる。垂直駆動部１１２は、複数の画素駆動線１１６を介して複数のセンサ画素１１０に対し信号等をそれぞれ供給することにより、画素アレイ部１１１における複数のセンサ画素１１０の全てを同時に駆動させ、または画素行単位で駆動させる。
【0016】
垂直駆動部１１２は、例えば読み出し走査系と掃き出し走査系との２つの走査系を有する。読み出し走査系は、単位画素から信号を読み出すために、画素アレイ部１１１の単位画素を行単位で順に選択走査する。掃き出し走査系は、読み出し走査系によって読み出し走査が行われる読み出し行に対し、その読み出し走査よりもシャッタスピードの時間分だけ先行して掃き出し走査を行う。
【0017】
この掃き出し走査系による掃き出し走査により、読み出し行の単位画素の光電変換部５１から不要な電荷が掃き出される。これをリセットという。そして、この掃き出し走査系による不要電荷の掃き出し、すなわちリセットにより、いわゆる電子シャッタ動作が行われる。ここで、電子シャッタ動作とは、光電変換部５１の光電荷を捨てて、新たに露光を開始する、すなわち光電荷の蓄積を新たに開始する動作のことをいう。
【0018】
読み出し走査系による読み出し動作によって読み出される信号は、その直前の読み出し動作または電子シャッタ動作以降に入射した光量に対応する。直前の読み出し動作による読み出しタイミングまたは電子シャッタ動作による掃き出しタイミングから、今回の読出し動作による読出しタイミングまでの期間が、単位画素における光電荷の蓄積時間、すなわち露光時間となる。
【0019】
垂直駆動部１１２によって選択走査された画素行の各単位画素から出力される信号は、垂直信号線１１７の各々を通してカラム信号処理部１１３に供給されるようになっている。カラム信号処理部１１３は、画素アレイ部１１１の画素列ごとに、選択行の各単位画素から垂直信号線１１７を通して出力される信号に対して所定の信号処理を行うとともに、信号処理後の画素信号を一時的に保持するようになっている。
【0020】
具体的には、カラム信号処理部１１３は、例えばシフトレジスタやアドレスデコーダなどからなり、ノイズ除去処理、相関二重サンプリング処理、アナログ画素信号のＡ／Ｄ（Analog/Digital）変換処理等を行い、ディジタル画素信号を生成する。カラム信号処理部１１３は、生成した画素信号を信号処理部１１８に供給する。
【0021】
水平駆動部１１４は、シフトレジスタやアドレスデコーダなどによって構成され、カラム信号処理部１１３の画素列に対応する単位回路を順番に選択するようになっている。この水平駆動部１１４による選択走査により、カラム信号処理部１１３において単位回路ごとに信号処理された画素信号が順番に信号処理部１１８に出力されるようになっている。
【0022】
システム制御部１１５は、各種のタイミング信号を生成するタイミングジェネレータ等からなる。システム制御部１１５は、タイミングジェネレータで生成されたタイミング信号に基づいて、垂直駆動部１１２、カラム信号処理部１１３、および水平駆動部１１４の駆動制御を行なうものである。
【0023】
信号処理部１１８は、必要に応じてデータ格納部１１９にデータを一時的に格納しながら、カラム信号処理部１１３から供給された画素信号に対して演算処理等の信号処理を行ない、各画素信号からなる画像信号を出力するものである。
【0024】
データ格納部１１９は、信号処理部１１８での信号処理にあたり、その信号処理に必要なデータを一時的に格納するようになっている。
【0025】
なお、本技術の固体撮像装置は図１Ａに示した固体撮像装置１０１Ａに限定されるものではなく、例えば図１Ｂに示した固体撮像装置１０１Ｂや図１Ｃに示した固体撮像装置１０１Ｃのような構成を有していてもよい。図１Ｂは、本技術の第１の実施の形態に係る第１の変形例としての固体撮像装置１０１Ｂの機能の構成例を示すブロック図である。図１Ｃは、本技術の第１の実施の形態に係る第２の変形例としての固体撮像装置１０１Ｃの機能の構成例を示すブロック図である
【0026】
図１Ｂの固体撮像装置１０１Ｂでは、カラム信号処理部１１３と水平駆動部１１４との間にデータ格納部１１９が配設され、カラム信号処理部１１３から出力される画素信号が、データ格納部１１９を経由して信号処理部１１８に供給されるようになっている。
【0027】
また、図１Ｃの固体撮像装置１０１Ｃは、カラム信号処理部１１３と水平駆動部１１４との間にデータ格納部１１９と信号処理部１１８とを並列に配設するようにしたものである。固体撮像装置１０１Ｃでは、カラム信号処理部１１３が画素アレイ部１１１の列ごと、あるいは画素アレイ部１１１の複数列ごとにアナログ画素信号をディジタル画素信号に変換するＡ／Ｄ変換を行うようになっている。
【0028】
［センサ画素１１０の構成］
（回路構成例）
次に、図２を参照して、図１Ａの画素アレイ部１１１に設けられたセンサ画素１１０の回路構成例について説明する。図２は、画素アレイ部１１１を構成する複数のセンサ画素１１０のうちの１つのセンサ画素１１０における画素回路５０の回路構成例を示している。
（回路構成例）
次に、図２を参照して、図１Ａの画素アレイ部１１１に設けられたセンサ画素１１０の回路構成例について説明する。図２は、画素アレイ部１１１を構成する複数のセンサ画素１１０のうちの１つのセンサ画素１１０における画素回路５０の回路構成例を示している。
【0029】
図２に示した例では、画素回路５０は、光電変換部（ＰＤ）５１、転送トランジスタ（ＴＧ）５２、電荷電圧変換部（ＦＤ）５３、リセットトランジスタ（ＲＳＴ）５４、増幅トランジスタ（ＡＭＰ）５５、選択トランジスタ（ＳＥＬ）５６および蓄積容量素子（ＣＰ）５７を含んでいる。
【0030】
この例では、ＴＧ５２、ＲＳＴ５４、ＡＭＰ５５、およびＳＥＬ５６は、いずれもＮ型のＭＯＳトランジスタである。これらＴＧ５２、ＲＳＴ５４、ＡＭＰ５５、およびＳＥＬ５６における各ゲート電極には、駆動信号Ｓ５２，Ｓ５４，Ｓ５５，Ｓ５６がそれぞれシステム制御部１１５の駆動制御に基づき垂直駆動部１１２および水平駆動部１１４により供給される。駆動信号Ｓ５２，Ｓ５４，Ｓ５５，Ｓ５６は、高レベルの状態がアクティブ状態（オンの状態）となり、低レベルの状態が非アクティブ状態（オフの状態）となるパルス信号である。なお、以下、駆動信号をアクティブ状態にすることを、駆動信号をオンするとも称し、駆動信号を非アクティブ状態にすることを、駆動信号をオフするとも称する。
【0031】
ＰＤ５１は、例えばＰＮ接合のフォトダイオードからなる光電変換素子であり、被写体からの光を受光して、その受光量に応じた電荷を光電変換により生成し、蓄積するように構成されている。
【0032】
ＴＧ５２は、ＰＤ５１とＦＤ５３との間に接続されており、ＴＧ５２のゲート電極に印加される駆動信号Ｓ５２に応じて、ＰＤ５１に蓄積されている電荷をＦＤ５３に転送するように構成されている。ＴＧ５２は、本開示の「第１のトランジスタ」および「転送トランジスタ」にそれぞれ対応する一具体例である。
【0033】
ＲＳＴ５４は、例えば電源ＶＤＤ１に接続されたドレインと、ＦＤ５３に接続されたソースとを有している。ＲＳＴ５４は、そのゲート電極に印加される駆動信号Ｓ５４に応じて、ＦＤ５３を初期化、すなわちリセットする。例えば、駆動信号Ｓ５４がオンし、ＲＳＴ５４がオンすると、ＦＤ５３の電位が電源ＶＤＤ１の電圧レベルにリセットされる。すなわち、ＦＤ５３の初期化が行われる。
【0034】
ＦＤ５３は、ＰＤ５１において生成された電荷の転送先であり、ＴＧ５２を介してＰＤ５１から転送されてきた電荷を電気信号（例えば、電圧信号）に変換して出力する浮遊拡散領域である。ＦＤ５３には、ＲＳＴ５４が接続されるとともに、ＡＭＰ５５およびＳＥＬ５６を介してＶＳＬ１１７が接続されている。ＦＤ５３には、さらに、金属などからなる配線Ｗ５７（後出の図３および図４参照）を介して、ＣＰ５７が接続されている。ＣＰ５７は、ＰＤ５１において生成されてＰＤ５１から転送された電荷をＦＤ５３と共に蓄積する蓄積容量素子である。
【0035】
ＡＭＰ５５は、例えばＦＤ５３に接続されたゲートと、電源ＶＤＤ２に接続されたドレインと、ＳＥＬ５６に接続されたソースとを有している。ＡＭＰ５５は、ＦＤ５３の電位に応じた電気信号を出力する。ＳＥＬ５６は、例えばＡＭＰ５５に接続されたドレインと、ＶＳＬ１１７に接続されたソースとを有している。ＳＥＬ５６は、当該センサ画素１１０が選択されたときにオンされ、ＦＤ５３からＡＭＰ５５を経由した電気信号を、ＶＳＬ１１７を通してカラム信号処理部１１３へ出力するようになっている。
【0036】
（平面構成例および断面構成例）
次に、図３および図４を参照して、図１Ａの画素アレイ部１１１に設けられたセンサ画素１１０の平面構成例および断面構成例について説明する。図３は、画素アレイ部１１１を構成する複数のセンサ画素１１０のうちの１つのセンサ画素１１０の平面構成例を示している。また、図４は、１つのセンサ画素１１０の断面構成例を示しており、図３に示したＩＶ－ＩＶ切断線に沿った矢視方向の断面に相当する。但し、図４において、位置Ｐ１から位置Ｐ２までの部分はＹ軸方向に沿ったＹＺ断面を示し、位置Ｐ２から位置Ｐ３までの部分はＸ軸方向に沿ったＸＺ断面を示している。
次に、図３および図４を参照して、図１Ａの画素アレイ部１１１に設けられたセンサ画素１１０の平面構成例および断面構成例について説明する。図３は、画素アレイ部１１１を構成する複数のセンサ画素１１０のうちの１つのセンサ画素１１０の平面構成例を示している。また、図４は、１つのセンサ画素１１０の断面構成例を示しており、図３に示したＩＶ－ＩＶ切断線に沿った矢視方向の断面に相当する。但し、図４において、位置Ｐ１から位置Ｐ２までの部分はＹ軸方向に沿ったＹＺ断面を示し、位置Ｐ２から位置Ｐ３までの部分はＸ軸方向に沿ったＸＺ断面を示している。
【0037】
図３に示したセンサ画素１１０の例では、ＰＤ５１がセンサ画素１１０の大部分の領域を占めており、その周辺の領域にＦＤ５３、ＲＳＴ５４、ＡＭＰ５５、ＳＥＬ５６、ＣＰ５７、電源ＶＤＤ１、電源ＶＤＤ２およびＶＳＬ１１７が設けられている。ＴＧ５２は、Ｚ軸方向（厚さ方向あるいは深さ方向ともいう。）においてＰＤ５１と一部重なり合う位置に設けられている。
【0038】
図３および図４に示したように、センサ画素１１０は、Ｓｉ（シリコン）などの半導体材料により形成された半導体層１１と、半導体層１１の内部に設けられたＰＤ５１と、半導体層１１の上に設けられた転送部としてのＴＧ５２とを有している。ＴＧ５２は、半導体層１１の上に、ケイ素酸化物などからなるゲート絶縁膜５２１と、ゲート電極層５２２とが順に積層された積層構造を含んでいる。同様に、ＲＳＴ５４は、半導体層１１の上に、ケイ素酸化物などからなるゲート絶縁膜５４１と、ゲート電極層５４２とが順に積層された積層構造を含んでいる。半導体層１１の最上部のうち、ＴＧ５２とＲＳＴ５４との間には、ＦＤ５３が設けられている。ＣＰ５７は、半導体層１１の最上部に設けられた不純物拡散層１２の上に積層された絶縁膜５７１と、その絶縁膜５７１に積層された金属層５７２とを含んでいる。ＦＤ５３は、配線Ｗ５７を介してＣＰ５７の金属層５７２と接続されている。ＲＳＴ５４とＣＰ５７との間には、素子分離部ＳＰが設けられている。なお、以下では素子分離部ＳＰの説明は省略する。不純物拡散層１２には、コンタクト層１２Ｔ（図３参照）が設けられている。
【0039】
ここで、ＣＰ５７の絶縁膜５７１は、第１の電気的膜厚としての膜厚ＥＴ１を有すると共に第１の物理的膜厚としての膜厚Ｔ１を有する。これに対し、ＴＧ５２のゲート絶縁膜５２１およびＲＳＴ５４のゲート絶縁膜５４１は、いずれも、第２の電気的膜厚としての膜厚ＥＴ２を有すると共に第２の物理的膜厚としての膜厚Ｔ２を有する。膜厚ＥＴ２は膜厚ＥＴ１よりも厚い（ＥＴ１＜ＥＴ２）。また、膜厚Ｔ２は膜厚Ｔ１よりも厚いとよい（Ｔ１＜Ｔ２）。すなわち、絶縁膜５７１は第１の絶縁耐圧を有し、ゲート絶縁膜５２１，５４１は第１の絶縁耐圧よりも高い第２の絶縁耐圧を有する。なお、絶縁膜５７１は、本開示の「第１の絶縁膜」に対応する一具体例であり、ゲート絶縁膜５２１，５４１は、本開示の「第２の絶縁膜」に対応する一具体例である。また、ＡＭＰ５５およびＳＥＬ５６における各ゲート絶縁膜は、例えば膜厚ＥＴ１よりも厚い膜厚ＥＴ２をそれぞれ有すると共に膜厚Ｔ１よりも厚い膜厚Ｔ２をそれぞれ有している。
【0040】
電気的膜厚とは、その膜の物理的膜厚をその膜の誘電率で除した値（物理的膜厚／誘電率）に比例するパラメータであり、例えば、ＳｉＯ2に換算した電気容量的に等価な膜厚を表すＥＯＴ(Equivalent oxide thickness)がその一具体例である。
【0041】
また、ＣＰ５７の絶縁膜５７１、ＴＧ５２のゲート絶縁膜５２１およびＲＳＴ５４のゲート絶縁膜５４１は、いずれも同種の材料、すなわち同じ誘電率を有する材料により構成されていてもよい。但し、ＣＰ５７の絶縁膜５７１における誘電率は、ＴＧ５２のゲート絶縁膜５２１の誘電率やＲＳＴ５４のゲート絶縁膜５４１の誘電率よりも高いことが望ましい。ＣＰ５７の蓄積容量、すなわち、単位画素が占める面積あたりの飽和電荷量をより大きくすることができるからである。
【0042】
（センサ画素１１０の動作）
次に、図２～図４を参照して、センサ画素１１０の動作について説明する。センサ画素１１０では、被写体からの光を受光したＰＤ５１において生成および蓄積された電荷を読み出す際、システム制御部１１５の駆動制御に基づき、ＴＧ５２への駆動信号Ｓ５２をオンにする。これにより、ＰＤ５１に蓄積された電荷は、ＰＤ５１からＴＧ５２を介して、ＦＤ５３へ転送されることとなる。ＦＤ５３へ電荷が転送されると、ＦＤ５３は、各々の電荷に応じたレベルの電気信号に変換する。そののち、ＳＥＬ５６が駆動信号Ｓ５６によりオンされると、ＦＤ５３からの電気信号が、ＡＭＰ５５とＳＥＬ５６とを順次経由してＶＳＬ１１７を通してカラム信号処理部１１３へ出力される。
次に、図２～図４を参照して、センサ画素１１０の動作について説明する。センサ画素１１０では、被写体からの光を受光したＰＤ５１において生成および蓄積された電荷を読み出す際、システム制御部１１５の駆動制御に基づき、ＴＧ５２への駆動信号Ｓ５２をオンにする。これにより、ＰＤ５１に蓄積された電荷は、ＰＤ５１からＴＧ５２を介して、ＦＤ５３へ転送されることとなる。ＦＤ５３へ電荷が転送されると、ＦＤ５３は、各々の電荷に応じたレベルの電気信号に変換する。そののち、ＳＥＬ５６が駆動信号Ｓ５６によりオンされると、ＦＤ５３からの電気信号が、ＡＭＰ５５とＳＥＬ５６とを順次経由してＶＳＬ１１７を通してカラム信号処理部１１３へ出力される。
【0043】
［センサ画素１１０の製造方法］
続いて、図５Ａ～図５Ｇを参照して、固体撮像装置１０１Ａの製造方法について説明する。図５Ａ～図５Ｇは、固体撮像装置１０１Ａの製造方法における一工程をそれぞれ表す断面図であり、図４に対応する断面図である。
続いて、図５Ａ～図５Ｇを参照して、固体撮像装置１０１Ａの製造方法について説明する。図５Ａ～図５Ｇは、固体撮像装置１０１Ａの製造方法における一工程をそれぞれ表す断面図であり、図４に対応する断面図である。
【0044】
まず、図５Ａに示したように、ＰＤ５１が埋設された半導体層１１を用意し、その半導体層１１の最上層の所定の位置に、イオン注入により不純物拡散層１２を形成する。
【0045】
次に、図５Ｂに示したように、半導体層１１を全面に亘って覆うように、例えば熱酸化法やスパッタリング法により絶縁材料を堆積させて絶縁膜Ｚ１を形成する。そのとき、絶縁膜Ｚ１が所定の厚さＴ２を有するように調整する。そののち、絶縁膜Ｚ１の上に、不純物拡散層１２の一部領域と重なり合う位置に開口Ｋ１を有するレジストマスクＲＭ１を形成する。
【0046】
続いて、図５Ｃに示したように、絶縁膜Ｚ１のうちレジストマスクＲＭ１により覆われていない部分を選択的に除去することにより開口Ｚ１Ｋを形成し、不純物拡散層１２の一部を露出させる。
【0047】
そののち、図５Ｄに示したように、レジストマスクＲＭ１を除去したのち、開口Ｚ１Ｋを埋めるように絶縁膜Ｚ２を選択的に形成する。絶縁膜Ｚ２は、例えば熱酸化法やスパッタリング法などによって絶縁材料を付着させることにより得る。そのとき、絶縁膜Ｚ２が所定の厚さＴ１となるように調整する。
【0048】
次に、図５Ｅに示したように、絶縁膜Ｚ１および絶縁膜Ｚ２を覆うようにゲート電極材料膜Ｍを形成する。さらに、ゲート電極材料膜Ｍを選択的に覆うレジストマスクＲＭ２を形成する。レジストマスクＲＭ２は、部分ＲＭ２Ａ～ＲＭ２Ｃを含んでいる。ここで部分ＲＭ２Ａは、ＴＧ５２が形成されるべき領域に形成し、部分ＲＭ２Ａは、ＲＳＴ５４が形成されるべき領域に形成し、部分ＲＭ２Ｃは、ＣＰ５７が形成されるべき領域に形成する。
【0049】
そののち、レジストマスクＲＭ２により覆われていないゲート電極材料膜Ｍの一部を選択的に除去したのち、レジストマスクＲＭ２を除去する。その結果、図５Ｆに示したように、半導体層１１の上に、ゲート絶縁膜５２１とゲート電極層５２２とが順に積層されたＴＧ５２、ゲート絶縁膜５４１とゲート電極層５４２とが順に積層されたＲＳＴ５４、および不純物拡散層１２の上に絶縁膜５７１と金属層５７２とが順に積層されたＣＰ５７をそれぞれ得る。
【0050】
そののち、フォトリソグラフィやイオン注入などの手法を用いて、図５Ｇに示したように、半導体層１１の最上層の所定の位置にＦＤ５３および電源ＶＤＤ１などを形成する。なお、図５Ａ～図５Ｇでは、ＡＭＰ５５およびＳＥＬ５６が示されていないが、ＴＧ５２およびＲＳＴ５４と同様の手法により、ＴＧ５２およびＲＳＴ５４の形成と同時にＡＭＰ５５およびＳＥＬ５６を形成するとよい。
【0051】
最後に、配線Ｗ５７を形成するなどして、固体撮像装置１０１Ａの製造が完了する。
【0052】
［固体撮像装置１０１Ａの効果］
このように、本実施の形態の固体撮像装置１０１Ａでは、各々のセンサ画素１１０内において、画素回路５０を構成する各トランジスタ、例えばＴＧ５２のゲート絶縁膜５２１およびＲＳＴ５４のゲート絶縁膜５４１における膜厚Ｔ２（膜厚ＥＴ２）よりも、ＣＰ５７の絶縁膜５７１の膜厚Ｔ１（膜厚ＥＴ１）を薄くするようにした。このため、固体撮像装置１０１Ａでは、各センサ画素１１０におけるＣＰ５７の飽和電荷量を、ＣＰ５７の占有面積を拡大することなく向上させることができる。すなわち、個々のセンサ画素１１０においてＣＰ５７の単位面積あたりの飽和電荷量が大きくなる。このため、固体撮像装置１０１Ａでは、個々のセンサ画素１１０において例えばＰＤ５１の面積占有率を大きくすることができ、センサ画素１１０の高集積化を実現することができる。
このように、本実施の形態の固体撮像装置１０１Ａでは、各々のセンサ画素１１０内において、画素回路５０を構成する各トランジスタ、例えばＴＧ５２のゲート絶縁膜５２１およびＲＳＴ５４のゲート絶縁膜５４１における膜厚Ｔ２（膜厚ＥＴ２）よりも、ＣＰ５７の絶縁膜５７１の膜厚Ｔ１（膜厚ＥＴ１）を薄くするようにした。このため、固体撮像装置１０１Ａでは、各センサ画素１１０におけるＣＰ５７の飽和電荷量を、ＣＰ５７の占有面積を拡大することなく向上させることができる。すなわち、個々のセンサ画素１１０においてＣＰ５７の単位面積あたりの飽和電荷量が大きくなる。このため、固体撮像装置１０１Ａでは、個々のセンサ画素１１０において例えばＰＤ５１の面積占有率を大きくすることができ、センサ画素１１０の高集積化を実現することができる。
【0053】
また、本実施の形態の固体撮像装置１０１Ａでは、ＴＧ５２のゲート絶縁膜５２１の膜厚Ｔ２（膜厚ＥＴ２）を、ＣＰ５７の絶縁膜５７１の膜厚Ｔ１（膜厚ＥＴ１）よりも大きくするようにしたので、ＴＧ５２に対し、より高い電圧を印加することができ、ＰＤ５１からＦＤ５３への電荷の転送をより速やかに行うことができる。
【0054】
＜２．第２の実施の形態＞
［センサ画素２１０の構成］
図６は、本技術の第２の実施の形態に係るセンサ画素２１０における画素回路５０Ａの回路構成例を表している。また、図７は、センサ画素２１０の断面構成例を表している。
［センサ画素２１０の構成］
図６は、本技術の第２の実施の形態に係るセンサ画素２１０における画素回路５０Ａの回路構成例を表している。また、図７は、センサ画素２１０の断面構成例を表している。
【0055】
図６に示したように、センサ画素２１０は、上記第１の実施の形態に係るセンサ画素１１０に替わって固体撮像装置１０１Ａに搭載され、いわゆるグローバルシャッタ方式のイメージセンサを実現している。
【0056】
グローバルシャッタ方式とは、基本的には全画素同時に露光を開始し、全画素同時に露光を終了するグローバル露光を行う方式である。ここで、全画素とは、画像に現れる部分の画素の全てということであり、ダミー画素等は除外される。また、時間差や画像の歪みが問題にならない程度に十分小さければ、全画素同時ではなく、複数行（例えば、数十行）単位でグローバル露光を行いながら、グローバル露光を行う領域を移動する方式もグローバルシャッタ方式に含まれる。また、画像に表れる部分の画素の全てでなく、所定領域の画素に対してグローバル露光を行う方式もグローバルシャッタ方式に含まれる。
【0057】
図６に示した例では、画素回路５０Ａは、画素回路５０と比較すると、ＣＰ５７の代わりに、ＰＤ５１とＦＤ５３との間に電荷保持部（ＭＥＭ）５９をさらに有する点が異なっている。さらに、画素回路５０Ａは、画素回路５０と比較すると、ＴＧ５２の代わりに第１の転送トランジスタ（ＴＧ）５２Ａおよび第２の転送トランジスタ（ＴＧ）５２Ｂを有する点も異なっている。ＴＧ５２ＡはＰＤ５１とＭＥＭ５９との間に配置され、ＴＧ５２ＢはＭＥＭ５９とＦＤ５３との間に配置されている。画素回路５０Ａは、さらに、ＰＤ５１において生成される電荷の転送先として電源ＶＤＤ３を有すると共に、ＰＤ５１と電源ＶＤＤ３との間に排出トランジスタ（ＯＦＧ）５８を有する。画素回路５０Ａは、これらの点を除き、他は上記第１の実施の形態としての画素回路５０と実質的に同じ構成を有する。
【0058】
図７に示したように、センサ画素２１０では、半導体層１１の最上層に、例えば電源ＶＤＤ３、不純物拡散層１２、ＦＤ５３、電源ＶＤＤ１などが形成されている。半導体層１１の上には、ＯＦＧ５８、ＴＧ５２Ａ、ＭＥＭ５９、ＴＧ５２Ｂ、ＲＳＴ５４などが形成されている。
【0059】
ＯＦＧ５８は、電源ＶＤＤ３に接続されたドレインと、ＴＧ５２とＰＤ５１とを結ぶ配線に接続されたソースとを有している。ＯＦＧ５８は、半導体層１１の上に、ケイ素酸化物などからなるゲート絶縁膜５８１と、ゲート電極層５８２とが順に積層された積層構造を含んでいる。ＯＦＧ５８は、そのゲート電極層５８２に印加される駆動信号Ｓ５８に応じて、ＰＤ５１を初期化、すなわちリセットする。ＰＤ５１をリセットする、とは、ＰＤ５１を空乏化するという意味である。
【0060】
また、ＯＦＧ５８は、ＴＧ５２と電源ＶＤＤ３との間にオーバーフローパスを形成し、ＰＤ５１から溢れた電荷を電源ＶＤＤ３へ排出するようになっている。このように、本実施の形態のセンサ画素２１０では、ＯＦＧ５８が直接ＰＤ５１をリセットすることができる、ＦＤ保持型のグローバルシャッタを実現できる。
【0061】
ＭＥＭ５９は、ＰＤ５１とＦＤ５３との間に設けられており、グローバルシャッタ機能を実現するため、ＰＤ５１において生成されて蓄積された電荷をＦＤ５３に転送するまでの間、一時的にその電荷を保持する領域である。ＭＥＭ５９は、半導体層１１の上に、ケイ素酸化物などからなる絶縁膜５９１と、ポリシリコンなどからなるゲート電極層５９２とが順に積層された積層構造を含んでいる。
【0062】
ＴＧ５２ＡはＰＤ５１とＭＥＭ５９との間に配置されており、ＴＧ５２ＢはＭＥＭ５９とＦＤ５３との間に配置されている。ＴＧ５２Ａは、半導体層１１の上に、ケイ素酸化物などからなるゲート絶縁膜５２１Ａと、ゲート電極層５２２Ａとが順に積層された積層構造を含んでいる。ＴＧ５２Ａは、ゲート電極層５２２Ａに印加される駆動信号Ｓ５２Ａに応じて、ＰＤ５１に蓄積されている電荷をＭＥＭ５９へ転送するように構成されている。ＴＧ５２Ｂは、半導体層１１の上に、ケイ素酸化物などからなるゲート絶縁膜５２１Ｂと、ゲート電極層５２２Ｂとが順に積層された積層構造を含んでいる。ＴＧ５２Ｂは、ゲート電極層５２２Ｂに印加される駆動信号Ｓ５２Ｂに応じて、ＭＥＭ５９に一時的に保持された電荷をＦＤ５３に転送するように構成されている。センサ画素２１０では、例えば、駆動信号Ｓ５２Ａがオフし、ＴＧ５２Ａがオフし、駆動信号Ｓ５２Ｂがオンし、ＴＧ５２Ｂがオンすると、ＭＥＭ５９に保持されている電荷がＴＧ５２Ｂを介して、ＦＤ５３へ転送されるようになっている。
【0063】
ここで、ＭＥＭ５９の絶縁膜５９１は、第１の電気的膜厚としての膜厚ＥＴ１を有すると共に第１の物理的膜厚としての膜厚Ｔ１を有する。絶縁膜５９１は、本開示の「第１の絶縁膜」に対応する一具体例である。これに対し、ＯＦＧ５８のゲート絶縁膜５８１、ＴＧ５２Ａのゲート絶縁膜５２１Ａ、ＴＧ５２Ｂのゲート絶縁膜５２１Ｂ、およびＲＳＴ５４のゲート絶縁膜５４１は、いずれも、第２の電気的膜厚としての膜厚ＥＴ２を有すると共に第２の物理的膜厚としての膜厚Ｔ２を有する。膜厚ＥＴ２は膜厚ＥＴ１よりも厚い（ＥＴ１＜ＥＴ２）。また、膜厚Ｔ２は、膜厚Ｔ１よりも厚い（Ｔ１＜Ｔ２）。ゲート絶縁膜５８１，５２１Ａ，５２１Ｂ，５４１は、本開示の「第２の絶縁膜」に対応する一具体例である。なお、ＡＭＰ５５およびＳＥＬ５６における各ゲート絶縁膜は、例えば膜厚ＥＴ１よりも厚い膜厚ＥＴ２をそれぞれ有すると共に膜厚Ｔ１よりも厚い膜厚Ｔ２をそれぞれ有している。
【0064】
また、ＭＥＭ５９の絶縁膜５９１、およびゲート絶縁膜５８１，５２１Ａ，５２１Ｂ，５４１は、いずれも同種の材料、すなわち同じ誘電率を有する材料により構成されていてもよい。但し、ＭＥＭ５９の絶縁膜５９１における誘電率は、ゲート絶縁膜５８１，５２１Ａ，５２１Ｂ，５４１の各誘電率よりも高いことが望ましい。ＭＥＭ５９の蓄積容量、すなわち、単位画素が占める面積あたりの飽和電荷量をより大きくすることができるからである。
【0065】
本実施の形態のセンサ画素２１０では、ＭＥＭ５９をさらに設けることにより、ＰＤ５１からの電荷がＭＥＭ５９に転送され、メモリ保持型のグローバルシャッタを実現できる。具体的には、センサ画素２１０では、ＴＧ５２Ａのゲート電極に印加される駆動信号Ｓ５２Ａがオンし、ＴＧ５２Ａがオンすると、ＰＤ５１に蓄積されている電荷が、ＴＧ５２Ａを介してＭＥＭ５９に転送されるようになっている。ＭＥＭ５９は、グローバルシャッタ機能を実現するために、ＰＤ５１に蓄積された電荷を一時的に保持する領域である。ＴＧ５２Ｂは、ＴＧ５２Ｂのゲート電極層５２２Ｂに印加される駆動信号Ｓ５２Ｂに応じて、ＭＥＭ５９に保持されている電荷をＦＤ５３に転送するようになっている。例えば、駆動信号Ｓ５２がオフし、ＴＧ５２Ａがオフし、駆動信号Ｓ５２Ｂがオンし、ＴＧ５２Ｂがオンすると、ＭＥＭ５９に保持されている電荷がＴＧ５２Ｂを介して、ＦＤ５３へ転送される。
【0066】
［センサ画素２１０の効果］
このように、本実施の形態のセンサ画素２１０は、ＭＥＭ５９の飽和電荷量を、ＭＥＭ５９の占有面積を拡大することなく向上させることができる。すなわち、個々のセンサ画素２１０においてＭＥＭ５９の単位面積あたりの飽和電荷量が大きくなる。このため、このセンサ画素２１０を複数備えたグローバルシャッタ方式の固体撮像装置では、センサ画素２１０の高集積化を実現することができる。
このように、本実施の形態のセンサ画素２１０は、ＭＥＭ５９の飽和電荷量を、ＭＥＭ５９の占有面積を拡大することなく向上させることができる。すなわち、個々のセンサ画素２１０においてＭＥＭ５９の単位面積あたりの飽和電荷量が大きくなる。このため、このセンサ画素２１０を複数備えたグローバルシャッタ方式の固体撮像装置では、センサ画素２１０の高集積化を実現することができる。
【0067】
＜３．第３の実施の形態＞
［センサ画素３１０の構成］
図８は、本技術の第３の実施の形態に係るセンサ画素３１０における画素回路５０Ｂの回路構成例を表している。また、図９は、センサ画素３１０の断面構成例を表している。
［センサ画素３１０の構成］
図８は、本技術の第３の実施の形態に係るセンサ画素３１０における画素回路５０Ｂの回路構成例を表している。また、図９は、センサ画素３１０の断面構成例を表している。
【0068】
図８に示したように、センサ画素３１０は、上記第１の実施の形態に係るセンサ画素１１０に加えて、ＦＤ５３とＣＰ５７との間に設けられた切替トランジスタ（ＦＤＧ）６０をさらに有する。センサ画素３１０は、その点を除き、他はセンサ画素１１０と実質的に同じ構成を有する。ＦＤＧ６０は、図９に示したように、例えば半導体層１１の最上層に設けられた不純物拡散層６０３と、半導体層１１の上に積層されたゲート絶縁膜６０１と、そのゲート絶縁膜６０１の上に積層されたゲート電極層６０２とを含んでいる。ゲート電極層６０２には、駆動信号Ｓ６０がシステム制御部１１５の駆動制御に基づき垂直駆動部１１２および水平駆動部１１４により供給されるようになっている。ここで、ゲート電極層６０２に駆動信号Ｓ６０が印加されることで、ＦＤ５３とＣＰ５７とが接続されるようになっている。
【0069】
本実施の形態では、ＦＤＧ６０をさらに備えるようにしたので、ＦＤ５３とＣＰ５７との接続状態と、ＦＤ５３とＣＰ５７との切断状態とを自在に切り替えることができる。また、ゲート絶縁膜６０１の電気的膜厚は例えばＴＧ５２のゲート絶縁膜５２１の膜厚ＥＴ２と実質的に同じであり、ＣＰ５７の絶縁膜５７１の膜厚ＥＴ１よりも厚くなっている。例えばゲート絶縁膜６０１、ゲート絶縁膜５２１および絶縁膜５７１の各構成材料がいずれも同じである場合、ゲート絶縁膜６０１の物理的膜厚は例えばＴＧ５２のゲート絶縁膜５２１の膜厚Ｔ２と実質的に同じであり、ＣＰ５７の絶縁膜５７１の膜厚Ｔ１よりも厚くなっている。
【0070】
［センサ画素３１０の効果］
このように、本実施の形態のセンサ画素３１０においても、ＣＰ５７の絶縁膜５７１の膜厚Ｔ１（膜厚ＥＴ１）を、画素回路５０Ｂを構成する各トランジスタのゲート絶縁膜、例えばＴＧ５２のゲート絶縁膜５２１およびＦＤＧ６０のゲート絶縁膜６０１における膜厚Ｔ２（膜厚ＥＴ２）よりも薄くするようにした。このため、上記第１の実施の形態のセンサ画素１１０と同様の効果が期待できる。
このように、本実施の形態のセンサ画素３１０においても、ＣＰ５７の絶縁膜５７１の膜厚Ｔ１（膜厚ＥＴ１）を、画素回路５０Ｂを構成する各トランジスタのゲート絶縁膜、例えばＴＧ５２のゲート絶縁膜５２１およびＦＤＧ６０のゲート絶縁膜６０１における膜厚Ｔ２（膜厚ＥＴ２）よりも薄くするようにした。このため、上記第１の実施の形態のセンサ画素１１０と同様の効果が期待できる。
【0071】
＜４．第４の実施の形態＞
［センサ画素４１０の構成］
図１０は、本技術の第４の実施の形態に係るセンサ画素４１０の平面構成例を示している。また、図１１は、センサ画素４１０の断面構成例を示しており、図１０に示したＸＩ－ＸＩ切断線に沿った矢視方向の断面に相当する。但し、図１１において、位置Ｐ１１から位置Ｐ１２までの部分、および位置Ｐ１３から位置Ｐ１４までの部分は、いずれもＹ軸方向に沿ったＹＺ断面を示し、位置Ｐ１２から位置Ｐ１３までの部分はＸ軸方向に沿ったＸＺ断面を示している。
［センサ画素４１０の構成］
図１０は、本技術の第４の実施の形態に係るセンサ画素４１０の平面構成例を示している。また、図１１は、センサ画素４１０の断面構成例を示しており、図１０に示したＸＩ－ＸＩ切断線に沿った矢視方向の断面に相当する。但し、図１１において、位置Ｐ１１から位置Ｐ１２までの部分、および位置Ｐ１３から位置Ｐ１４までの部分は、いずれもＹ軸方向に沿ったＹＺ断面を示し、位置Ｐ１２から位置Ｐ１３までの部分はＸ軸方向に沿ったＸＺ断面を示している。
【0072】
図１１に示したように、ＡＭＰ５５は、半導体層１１の上に、ケイ素酸化物などからなるゲート絶縁膜５５１と、ゲート電極層５５２とが順に積層された積層構造を含んでいる。上記第１の実施の形態に係るセンサ画素１１０では、ＡＭＰ５５におけるゲート絶縁膜は、例えば膜厚Ｔ１（膜厚ＥＴ１）よりも厚い膜厚Ｔ２（膜厚ＥＴ２）を有するようにした。これに対し、本実施の形態に係るセンサ画素４１０では、ＡＭＰ５５におけるゲート絶縁膜５５１が、例えば第３の電気的膜厚としての膜厚ＥＴ３を有すると共に第３の物理的膜厚としての膜厚Ｔ３を有する。ゲート絶縁膜５５１の膜厚ＥＴ３は、例えばＴＧ５２のゲート絶縁膜５２１における膜厚ＥＴ２よりも薄い。また、例えばゲート絶縁膜５５１およびゲート絶縁膜５２１の各構成材料がいずれも同じである場合、すなわちゲート絶縁膜５５１およびゲート絶縁膜５２１がいずれも同じ誘電率の材料からなる場合、ゲート絶縁膜５５１の膜厚Ｔ３は、ゲート絶縁膜５２１の膜厚Ｔ２よりも薄くなっている。
なお、図１１では、膜厚Ｔ３（膜厚ＥＴ３）が膜厚Ｔ１（膜厚ＥＴ１）と実質的に同じである場合を例示しているが、膜厚Ｔ３（膜厚ＥＴ３）は膜厚Ｔ１（膜厚ＥＴ１）と異なっていてもよい。
なお、図１１では、膜厚Ｔ３（膜厚ＥＴ３）が膜厚Ｔ１（膜厚ＥＴ１）と実質的に同じである場合を例示しているが、膜厚Ｔ３（膜厚ＥＴ３）は膜厚Ｔ１（膜厚ＥＴ１）と異なっていてもよい。
【0073】
ここで、ＡＭＰ５５は本開示の「第２のトランジスタ」に対応する一具体例であり、ゲート絶縁膜５５１は本開示の「第３の絶縁膜」に対応する一具体例である。
【0074】
［センサ画素４１０の効果］
このように、本実施の形態のセンサ画素４１０においても、ＣＰ５７の絶縁膜５７１の膜厚Ｔ１（膜厚ＥＴ１）を、センサ画素４１０を構成する各トランジスタのゲート絶縁膜、例えばＴＧ５２のゲート絶縁膜５２１における膜厚Ｔ２（膜厚ＥＴ２）よりも薄くするようにした。このため、上記第１の実施の形態のセンサ画素１１０と同様の効果が期待できる。
このように、本実施の形態のセンサ画素４１０においても、ＣＰ５７の絶縁膜５７１の膜厚Ｔ１（膜厚ＥＴ１）を、センサ画素４１０を構成する各トランジスタのゲート絶縁膜、例えばＴＧ５２のゲート絶縁膜５２１における膜厚Ｔ２（膜厚ＥＴ２）よりも薄くするようにした。このため、上記第１の実施の形態のセンサ画素１１０と同様の効果が期待できる。
【0075】
また、本実施の形態のセンサ画素４１０では、ＡＭＰ５５におけるゲート絶縁膜５５１の膜厚Ｔ３（膜厚ＥＴ３）が、ＴＧ５２のゲート絶縁膜５２１やＦＤＧ６０のゲート絶縁膜６０１における膜厚Ｔ２（膜厚ＥＴ２）よりも薄くなっている。このため、ＡＭＰ５５におけるＲＴＳ雑音（ランダム・テレグラフ・シグナル・ノイズ）を低減することができる。
【0076】
＜５．第５の実施の形態＞
［センサ画素５１０の構成］
図１２は、本技術の第５の実施の形態に係るセンサ画素５１０の全体構成例を示している。センサ画素５１０では、半導体層１１の厚み方向において、蓄積容量素子（ＣＰ）５７が光電変換部（ＰＤ）５１と重なり合う位置に積層されている。センサ画素５１０では、ＣＰ５７は、ＦＤＧ６０と接続されたＭＯＳ容量である。センサ画素５１０は、この点を除き、他は上記第３の実施の形態に係るセンサ画素３１０と実質的に同じ構成を有している。
［センサ画素５１０の構成］
図１２は、本技術の第５の実施の形態に係るセンサ画素５１０の全体構成例を示している。センサ画素５１０では、半導体層１１の厚み方向において、蓄積容量素子（ＣＰ）５７が光電変換部（ＰＤ）５１と重なり合う位置に積層されている。センサ画素５１０では、ＣＰ５７は、ＦＤＧ６０と接続されたＭＯＳ容量である。センサ画素５１０は、この点を除き、他は上記第３の実施の形態に係るセンサ画素３１０と実質的に同じ構成を有している。
【0077】
センサ画素５１０では、被写体照度に応じて、低変換効率の場合と高変換効率の場合との切り替えが可能である。すなわち、ＦＤＧ６０のオンオフ動作により、ＦＤ５３の容量を切り替えることができるようになっている。例えばＦＤＧ６０をオンすることによりＦＤ５３がＭＯＳ容量であるＣＰ５７と接続される。その結果、ＦＤ５３の容量が増加し、変換効率が低下する。
【0078】
［センサ画素５１０の効果］
このように、本実施の形態のセンサ画素５１０においても、ＣＰ５７の絶縁膜５７１の膜厚Ｔ１（膜厚ＥＴ１）を、センサ画素５１０を構成する各トランジスタのゲート絶縁膜、例えばＴＧ５２のゲート絶縁膜５２１およびＦＤＧ６０のゲート絶縁膜６０１における膜厚Ｔ２（膜厚ＥＴ２）よりも薄くするようにした。このため、上記第１の実施の形態のセンサ画素１１０と同様の効果が期待できる。
このように、本実施の形態のセンサ画素５１０においても、ＣＰ５７の絶縁膜５７１の膜厚Ｔ１（膜厚ＥＴ１）を、センサ画素５１０を構成する各トランジスタのゲート絶縁膜、例えばＴＧ５２のゲート絶縁膜５２１およびＦＤＧ６０のゲート絶縁膜６０１における膜厚Ｔ２（膜厚ＥＴ２）よりも薄くするようにした。このため、上記第１の実施の形態のセンサ画素１１０と同様の効果が期待できる。
【0079】
さらに本実施の形態のセンサ画素５１０では、ＣＰ５７がＰＤ５１に積層されるようにしたので、センサ画素５１０の占有面積におけるＰＤ５１の形成面積の割合を高めることができる。よって、固体撮像装置の高集積化に有利となる。
【0080】
＜６．第６の実施の形態＞
［センサ画素６１０の構成］
図１３は、本技術の第６の実施の形態に係るセンサ画素６１０の全体構成例を示している。センサ画素６１０では、ＴＧ５２の代わりにＴＧ６１を設けるようにした。ＴＧ６１は、ゲート絶縁膜６１１と、半導体層１１の厚さ方向に延びるプラグ６１２ａを含むゲート電極６１２とを有する縦型トランジスタである。プラグ６１２ａは、半導体層１１に形成された、半導体層１１の厚さ方向に延びるトレンチ１１ＴＲに挿入されている。プラグ６１２ａの上端にはヘッド６１２ｂが設けられている。ゲート電極６１２は、トレンチ１１ＴＲの内面を覆うゲート絶縁膜６１１により半導体層１１から分離されている。トレンチ１１ＴＲは、ゲート絶縁膜６１１により全面的に覆われた壁面および底面を有する。センサ画素６１０は、この点を除き、他は上記第５の実施の形態に係るセンサ画素５１０と実質的に同じ構成を有している。
［センサ画素６１０の構成］
図１３は、本技術の第６の実施の形態に係るセンサ画素６１０の全体構成例を示している。センサ画素６１０では、ＴＧ５２の代わりにＴＧ６１を設けるようにした。ＴＧ６１は、ゲート絶縁膜６１１と、半導体層１１の厚さ方向に延びるプラグ６１２ａを含むゲート電極６１２とを有する縦型トランジスタである。プラグ６１２ａは、半導体層１１に形成された、半導体層１１の厚さ方向に延びるトレンチ１１ＴＲに挿入されている。プラグ６１２ａの上端にはヘッド６１２ｂが設けられている。ゲート電極６１２は、トレンチ１１ＴＲの内面を覆うゲート絶縁膜６１１により半導体層１１から分離されている。トレンチ１１ＴＲは、ゲート絶縁膜６１１により全面的に覆われた壁面および底面を有する。センサ画素６１０は、この点を除き、他は上記第５の実施の形態に係るセンサ画素５１０と実質的に同じ構成を有している。
【0081】
なお、ＴＧ６１は、本開示の「第１のトランジスタ」および「縦型トランジスタ」に対応する一具体例である。また、ゲート絶縁膜６１１は、本開示の「第２の絶縁膜」に対応する一具体例である。
【0082】
センサ画素６１０において、ＣＰ５７の絶縁膜５７１の電気的膜厚である膜厚ＥＴ１の最小値は、ゲート絶縁膜６１１の電気的膜厚である膜厚ＥＴ２の最小値よりも薄くなっている。したがって、例えば、絶縁膜５７１の誘電率とゲート絶縁膜６１１の誘電率とが同じである場合、ＣＰ５７の絶縁膜５７１の物理的膜厚である膜厚Ｔ１の最小値は、ゲート絶縁膜６１１の物理的膜厚である膜厚Ｔ２の最小値よりも薄くなっている。このため、上記第１の実施の形態のセンサ画素１１０と同様の効果が期待できる。
【0083】
センサ画素６１０では、縦型トランジスタであるＴＧ６１を設けるようにした。このため、ＴＧ６１のプラグ６１２ａをＰＤ５１により近づけることができる。このため、ＰＤ５１からＦＤ５３への電荷の転送がより容易となる。
【0084】
＜７．第７の実施の形態＞
［センサ画素７１０の構成］
図１４は、本技術の第７の実施の形態に係るセンサ画素７１０の全体構成例を示している。センサ画素７１０は、ＰＤ５１とＣＰ５７との間に、例えばｎ＋領域６４をさらに備えている。すなわち、ＣＰ５７は、プレーンタイプのｎ型ＭＯＳ容量である。センサ画素７１０は、この点を除き、他は上記第６の実施の形態に係るセンサ画素６１０と実質的に同じ構成を有している。
［センサ画素７１０の構成］
図１４は、本技術の第７の実施の形態に係るセンサ画素７１０の全体構成例を示している。センサ画素７１０は、ＰＤ５１とＣＰ５７との間に、例えばｎ＋領域６４をさらに備えている。すなわち、ＣＰ５７は、プレーンタイプのｎ型ＭＯＳ容量である。センサ画素７１０は、この点を除き、他は上記第６の実施の形態に係るセンサ画素６１０と実質的に同じ構成を有している。
【0085】
センサ画素７１０においても、ＣＰ５７の絶縁膜５７１の電気的膜厚である膜厚ＥＴ１の最小値は、ゲート絶縁膜６１１の電気的膜厚である膜厚ＥＴ２の最小値よりも薄くなっている。したがって、例えば、絶縁膜５７１の誘電率とゲート絶縁膜６１１の誘電率とが同じである場合、ＣＰ５７の絶縁膜５７１の物理的膜厚である膜厚Ｔ１の最小値は、ゲート絶縁膜６１１の物理的膜厚である膜厚Ｔ２の最小値よりも薄くなっている。このため、上記第１の実施の形態のセンサ画素１１０と同様の効果が期待できる。
【0086】
＜８．第８の実施の形態＞
［センサ画素８１０の構成］
図１５は、本技術の第８の実施の形態に係るセンサ画素８１０の全体構成例を示している。センサ画素８１０は、ＣＰ５７の代わりに、絶縁膜６３１と導電層６３２とを有する蓄積容量素子（ＣＰ）６３を備えている。センサ画素８１０では、ｎ＋領域６４に複数のトレンチ６４ＴＲが形成され、その内面を覆うようにＣＰ６３の絶縁膜６３１が設けられている。ＣＰ６３の導電層６３２は、複数のトレンチ６４ＴＲに挿入される突起部６３２Ｔを含んでいる。すなわち、ＣＰ６３は、凹凸構造を含むトレンチ型ＭＯＳ容量である。センサ画素８１０は、これらの点を除き、他は上記第７の実施の形態に係るセンサ画素７１０と実質的に同じ構成を有している。
［センサ画素８１０の構成］
図１５は、本技術の第８の実施の形態に係るセンサ画素８１０の全体構成例を示している。センサ画素８１０は、ＣＰ５７の代わりに、絶縁膜６３１と導電層６３２とを有する蓄積容量素子（ＣＰ）６３を備えている。センサ画素８１０では、ｎ＋領域６４に複数のトレンチ６４ＴＲが形成され、その内面を覆うようにＣＰ６３の絶縁膜６３１が設けられている。ＣＰ６３の導電層６３２は、複数のトレンチ６４ＴＲに挿入される突起部６３２Ｔを含んでいる。すなわち、ＣＰ６３は、凹凸構造を含むトレンチ型ＭＯＳ容量である。センサ画素８１０は、これらの点を除き、他は上記第７の実施の形態に係るセンサ画素７１０と実質的に同じ構成を有している。
【0087】
センサ画素８１０において、ＣＰ６３の絶縁膜６３１の電気的膜厚である膜厚ＥＴ１の最小値は、ゲート絶縁膜６１１の電気的膜厚である膜厚ＥＴ２の最小値よりも薄くなっている。したがって、例えば、絶縁膜６３１の誘電率とゲート絶縁膜６１１の誘電率とが同じである場合、ＣＰ６３の絶縁膜６３１の物理的膜厚である膜厚Ｔ１の最小値は、ゲート絶縁膜６１１の物理的膜厚である膜厚Ｔ２の最小値よりも薄くなっている。このため、上記第１の実施の形態のセンサ画素１１０と同様の効果が期待できる。
【0088】
このように、センサ画素８１０では、凹凸構造を含むＣＰ６３をＣＰ５７の代わりに備え、絶縁膜６３１の表面積を絶縁膜５７１の表面積よりも増加させるようにしたので、ＣＰ５７の容量よりもＣＰ６３の容量を増加させることができる。
【0089】
＜９．第９の実施の形態＞
図１６Ａは、本技術の第９の実施の形態に係る固体撮像装置の要部構成例を表している。本実施の形態の固体撮像装置は、互いに隣接するように配置されたセンサ画素９１０ａおよびセンサ画素９１０ｂを有している。センサ画素９１０ａは、図１４に示した第７の実施の形態のセンサ画素７１０と実質的に同じ構成を有している。センサ画素９１０ｂは、半導体層１１と隣接する半導体層８０に設けられ、光電変換部（ＰＤ）８１、転送トランジスタ（ＴＧ）８２、電荷電圧変換部（ＦＤ）８３、リセットトランジスタ（ＲＳＴ）８４、増幅トランジスタ（ＡＭＰ）８５、および選択トランジスタ（ＳＥＬ）８６を含んでいる。ＰＤ８１、ＴＧ８２、ＦＤ８３、ＲＳＴ８４、ＡＭＰ８５、およびＳＥＬ８６は、それぞれ、ＰＤ５１、ＴＧ５２、ＦＤ５３、ＲＳＴ５４、ＡＭＰ５５、およびＳＥＬ５６に対応する機能を有する。すなわち、例えばセンサ画素９１０ｂにおけるＰＤ８１は、ＰＤ５１と同様、受光量に応じた電荷を光電変換により生成するようになっている。
図１６Ａは、本技術の第９の実施の形態に係る固体撮像装置の要部構成例を表している。本実施の形態の固体撮像装置は、互いに隣接するように配置されたセンサ画素９１０ａおよびセンサ画素９１０ｂを有している。センサ画素９１０ａは、図１４に示した第７の実施の形態のセンサ画素７１０と実質的に同じ構成を有している。センサ画素９１０ｂは、半導体層１１と隣接する半導体層８０に設けられ、光電変換部（ＰＤ）８１、転送トランジスタ（ＴＧ）８２、電荷電圧変換部（ＦＤ）８３、リセットトランジスタ（ＲＳＴ）８４、増幅トランジスタ（ＡＭＰ）８５、および選択トランジスタ（ＳＥＬ）８６を含んでいる。ＰＤ８１、ＴＧ８２、ＦＤ８３、ＲＳＴ８４、ＡＭＰ８５、およびＳＥＬ８６は、それぞれ、ＰＤ５１、ＴＧ５２、ＦＤ５３、ＲＳＴ５４、ＡＭＰ５５、およびＳＥＬ５６に対応する機能を有する。すなわち、例えばセンサ画素９１０ｂにおけるＰＤ８１は、ＰＤ５１と同様、受光量に応じた電荷を光電変換により生成するようになっている。
【0090】
上述のように、センサ画素９１０ｂは、センサ画素９１０ａとは異なり、蓄積容量素子を含んでいない。したがって、センサ画素９１０ａにおけるＣＰ５７は、ＰＤ５１により生成される電荷を蓄積すると共に、ＰＤ８１により生成される電荷をも蓄積するようになっている。
【0091】
本実施の形態の固体撮像装置では、例えばセンサ画素９１０ａのＰＤ５１の感度は、隣接するセンサ画素９１０ｂのＰＤ８１の感度よりも高い。すなわち、センサ画素９１０ａにおけるＰＤ５１の受光面積はセンサ画素９１０ｂにおけるＰＤ８１の受光面積よりも大きい。したがって、本実施の形態の固体撮像装置では、ＣＰ５７を含むセンサ画素９１０ａは高感度画素として用い、センサ画素９１０ｂは低感度画素として用いることにより、ダイナミックレンジを拡大することができる。
【0092】
なお、図１６Ａに示した固体撮像装置では、半導体層１１と異なる半導体層８０にセンサ画素９１０ｂを設けるようにしたが、センサ画素９１０ｂをセンサ画素９１０ａと同じ半導体層１１に設けるようにしてもよい。
【0093】
また、図１６Ａに示した固体撮像装置では、センサ画素９１０ａとセンサ画素９１０ｂとでＣＰ５７を共有するようにした。しかしながら、本開示はこれに限定されるものではない。例えば、図１６Ａの固体撮像装置の変形例としての図１６Ｂの固体撮像装置のように、センサ画素９１０ａとセンサ画素９１０ｂとでＣＰ５７を共有しなくともよい。図１６Ｂの固体撮像装置では、センサ画素９１０ａにおけるＣＰ５７に対し、センサ画素９１０ａのＦＤ５３は接続されず、センサ画素９１０ｂのＦＤ８３が接続されるようにしている。図１６Ｂの固体撮像装置では、センサ画素９１０ａのＰＤ５１により生成される電荷はＣＰ５７には蓄積されず、センサ画素９１０ｂのＰＤ８１により生成される電荷がＣＰ５７に蓄積されることとなる。
【0094】
＜１０．第１０の実施の形態＞
図１７は、本技術の第１０の実施の形態に係る固体撮像装置の要部構成例を表している。本実施の形態の固体撮像装置は、上記第９の実施の形態の固体撮像装置と同様
、互いに隣接するように配置されたセンサ画素９１０ａおよびセンサ画素９１０ｂを有している。但し、センサ画素９１０ｂは、センサ画素９１０ａと同じ半導体層１１に設けられている。さらに、本実施の形態の固体撮像装置では、ＣＰ５７は、半導体層１１の面内方向においてＰＤ５１およびＰＤ８１の双方にまたがるように、すなわち、ＣＰ５７の一部が半導体層１１の厚み方向においてＰＤ５１およびＰＤ８１の双方と重なり合う位置に設けられている。本実施の形態の固体撮像装置（図１７）は、これらの点を除き、他は上記第９の実施の形態に係る固体撮像装置（図１６）と実質的に同じ構成を有している。
図１７は、本技術の第１０の実施の形態に係る固体撮像装置の要部構成例を表している。本実施の形態の固体撮像装置は、上記第９の実施の形態の固体撮像装置と同様
、互いに隣接するように配置されたセンサ画素９１０ａおよびセンサ画素９１０ｂを有している。但し、センサ画素９１０ｂは、センサ画素９１０ａと同じ半導体層１１に設けられている。さらに、本実施の形態の固体撮像装置では、ＣＰ５７は、半導体層１１の面内方向においてＰＤ５１およびＰＤ８１の双方にまたがるように、すなわち、ＣＰ５７の一部が半導体層１１の厚み方向においてＰＤ５１およびＰＤ８１の双方と重なり合う位置に設けられている。本実施の形態の固体撮像装置（図１７）は、これらの点を除き、他は上記第９の実施の形態に係る固体撮像装置（図１６）と実質的に同じ構成を有している。
【0095】
このように、本実施の形態では、隣り合う２つのセンサ画素９１０ａおよびセンサ画素９１０ｂの双方と重なり合うように１つのＣＰ５７を設けるようにしたので、固体撮像装置全体の占有面積を拡大することなく、ＣＰ５７の容量をより増大させることができる。よって、固体撮像装置の高集積化に有利となる。
【0096】
＜１１．電子機器への適用例＞
図１８は、本技術を適用した電子機器としてのカメラ２０００の構成例を示すブロック図である。
図１８は、本技術を適用した電子機器としてのカメラ２０００の構成例を示すブロック図である。
【0097】
カメラ２０００は、レンズ群などからなる光学部２００１、上述の固体撮像装置１０１Ａなど（以下、固体撮像装置１０１Ａ等という。）が適用される撮像装置（撮像デバイス）２００２、およびカメラ信号処理回路であるＤＳＰ(Digital Signal Processor)回路２００３を備える。また、カメラ２０００は、フレームメモリ２００４、表示部２００５、記録部２００６、操作部２００７、および電源部２００８も備える。ＤＳＰ回路２００３、フレームメモリ２００４、表示部２００５、記録部２００６、操作部２００７および電源部２００８は、バスライン２００９を介して相互に接続されている。
【0098】
光学部２００１は、被写体からの入射光（像光）を取り込んで撮像装置２００２の撮像面上に結像する。撮像装置２００２は、光学部２００１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。
【0099】
表示部２００５は、例えば、液晶パネルや有機ＥＬパネル等のパネル型表示装置からなり、撮像装置２００２で撮像された動画または静止画を表示する。記録部２００６は、撮像装置２００２で撮像された動画または静止画を、ハードディスクや半導体メモリ等の記録媒体に記録する。
【0100】
操作部２００７は、ユーザによる操作の下に、カメラ２０００が持つ様々な機能について操作指令を発する。電源部２００８は、ＤＳＰ回路２００３、フレームメモリ２００４、表示部２００５、記録部２００６および操作部２００７の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
【0101】
上述したように、撮像装置２００２として、上述した固体撮像装置１０１Ａ等を用いることで、良好な画像の取得が期待できる。
【0102】
＜１２．移動体への応用例＞
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
【0103】
図１９は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
【0104】
車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図１９に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（Interface）１２０５３が図示されている。
【0105】
駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
【0106】
ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
【0107】
車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
【0108】
撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
【0109】
車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
【0110】
マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Advanced Driver Assistance System）の機能実現を目的とした協調制御を行うことができる。
【0111】
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
【0112】
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
【0113】
音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図１９の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
【0114】
図２０は、撮像部１２０３１の設置位置の例を示す図である。
【0115】
図２０では、撮像部１２０３１として、撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５を有する。
【0116】
撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２、１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
【0117】
なお、図２０には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
【0118】
撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
【0119】
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０km/h以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
【0120】
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
【0121】
撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
【0122】
以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１２０３１に適用され得る。具体的には、図１などに示した固体撮像装置１０１Ａ等を撮像部１２０３１に適用することができる。撮像部１２０３１に本開示に係る技術を適用することにより、車両制御システムの優れた動作が期待できる。
【0123】
＜１３．その他の変形例＞
以上、いくつかの実施の形態および変形例を挙げて本開示を説明したが、本開示は上記実施の形態等に限定されるものではなく、種々の変形が可能である。例えば、本開示の固体撮像装置は、上記実施の形態等で説明した画素回路を有するもの限定されず、種々の画素回路を有するものが含む。
以上、いくつかの実施の形態および変形例を挙げて本開示を説明したが、本開示は上記実施の形態等に限定されるものではなく、種々の変形が可能である。例えば、本開示の固体撮像装置は、上記実施の形態等で説明した画素回路を有するもの限定されず、種々の画素回路を有するものが含む。
【0124】
図２１Ａは、本開示の第３の変形例としての固体撮像装置２０１の要部構成例を表す断面図である。図２１Ｂは、固体撮像装置２０１の回路図である。固体撮像装置２０１は、互いに隣接するように配置された２つのセンサ画素ＰＸ１，ＰＸ２を有している。センサ画素ＰＸ１は、半導体層２００に埋設された光電変換部ＰＤ１と、半導体層２００の表面２００Ａの近傍に設けられた転送ゲートＴＧＬ、電荷電圧変換部ＦＤ１、電荷電圧変換ゲートＦＤＧ、リセットトランジスタＲＳＴ１、増幅トランジスタＡＭＰ、選択トランジスタＳＥＬおよびフローティングキャパシタＦＣとを含んでいる。ここで、リセットトランジスタＲＳＴ１における、電荷電圧変換ゲートＦＤＧと反対側の端部は電源ＶＤＤ１と接続されている。センサ画素ＰＸ２は、半導体層２００に埋設された光電変換部ＰＤ２と、半導体層２００の表面２００Ａの近傍に設けられた転送ゲートＴＧＳおよびフローティングキャパシタゲートＦＣＧとを含んでいる。ここで、フローティングキャパシタＦＣの第１端部はセンサ画素ＰＸ１において電源ＦＣＶＤＤと接続され、フローティングキャパシタＦＣの第２端部はセンサ画素ＰＸ２において転送ゲートＴＧＳおよびフローティングキャパシタゲートＦＣＧの中間部分と接続されている。センサ画素ＰＸ１において、半導体層２００の裏面２００ＢにはカラーフィルタＣＦ１とオンチップレンズＬＮ１とが順に積層されている。同様に、センサ画素ＰＸ２において、半導体層２００の裏面２００ＢにはカラーフィルタＣＦ２とオンチップレンズＬＮ２とが順に積層されている。カラーフィルタＣＦ１，ＣＦ２には、遮光膜ＢＭが選択的に埋設されている。遮光膜ＢＭは、隣り合うセンサ画素同士の境界部分に設けられている。各々の遮光膜ＢＭの直下には、半導体層２００の厚み方向に延びる遮光壁ＢＷがそれぞれ設けられている。遮光膜ＢＭや遮光壁ＢＷは、例えば金属からなるがこれに限定されるものではない。
【0125】
固体撮像装置２０１では、センサ画素ＰＸ１において、光電変換部ＰＤ１とフローティングキャパシタＦＣとが半導体層２００の厚さ方向において重なり合うように積層されている。また、転送ゲートＴＧＬは、光電変換部ＰＤ１に至るまで半導体層２００の厚さ方向に延びる縦型ゲートである。
【0126】
また、固体撮像装置２０１では、カラーフィルタＣＦ１，ＣＦ２に遮光膜ＢＭを埋設するようにしたが、本開示はこれに限定されるものではない。例えば、図２２に示した本開示の第４の変形例としての固体撮像装置２０２のように、遮光膜ＢＭを含む層とは別にカラーフィルタＣＦ１，ＣＦ２を含む層を設けるようにしてもよい。
【0127】
また、上記各実施の形態では、縦型トランジスタのゲート電極のプラグを、平面視において光電変換部と異なる位置に設けるようにしたが本開示はこれに限定されるものではない。さらに、上記各実施の形態では、縦型トランジスタのゲート電極が、プラグと、その上端を覆うキャップとを含むものを例示したが、本開示はこれに限定されるものではない。すなわち、本開示は、図２３～図２５にそれぞれ示す各形態をも包含するものである。
【0128】
具体的には、図２３に示した本開示の第５の変形例としての固体撮像装置２０３のように、縦型トランジスタであるＴＧ６１のゲート電極６１２のプラグ６１２ａを、平面視においてＰＤ５１と重なる位置に設け、プラグ６１２ａをＰＤ５１に差し込むようにしてもよい。
【0129】
また、図２４に示した本開示の第６の変形例としての固体撮像装置２０４のように、縦型トランジスタであるＴＧ６１のゲート電極６１２が、ヘッド６１２ｂを有さずプラグ６１２ａのみを有するようにしてもよい。
【0130】
さらに、図２５に示した本開示の第７の変形例としての固体撮像装置２０５のように、縦型トランジスタであるＴＧ６１のゲート電極６１２が、ヘッド６１２ｂを有さずプラグ６１２ａのみを有し、プラグ６１２ａがＰＤ５１に差し込まれるようにしてもよい。
【0131】
また、本開示の撮像装置は、可視光の光量分布を検出して画像として取得する撮像装置に限定されるものではなく、赤外線やＸ線、あるいは粒子等の入射量の分布を画像として取得する撮像装置であってもよい。
【0132】
以上説明したように、本開示の一実施形態としての固体撮像装置および電子機器によれば、画素の高集積化に適する。なお、本開示の効果はこれに限定されるものではなく、以下の記載のいずれの効果であってもよい。また、本技術は以下のような構成を取り得るものである。
（１）
半導体層と、
前記半導体層に設けられ、受光量に応じた電荷を光電変換により生成する光電変換部と、
前記半導体層に設けられ、第１の電気的膜厚を有する第１の絶縁膜を含む蓄積容量素子と、
前記半導体層に設けられ、前記第１の電気的膜厚よりも厚い第２の電気的膜厚を有する第２の絶縁膜を含む第１のトランジスタと
を備えた固体撮像装置。
（２）
前記第２の電気的膜厚よりも薄い第３の電気的膜厚を有する第３の絶縁膜を含む第２のトランジスタ、をさらに備えた
上記（１）記載の固体撮像装置。
（３）
前記第２のトランジスタは増幅トランジスタであり、前記第３の絶縁膜は前記増幅トランジスタのゲート絶縁膜である
上記（２）記載の固体撮像装置。
（４）
前記蓄積容量素子は、前記半導体層の厚さ方向において前記光電変換部と重なり合う位置に積層されている
上記（１）から（３）のいずれか１つに記載の固体撮像装置。
（５）
前記第１のトランジスタは、前記半導体層の厚さ方向に延びるゲート電極を第２の導電層として含む縦型トランジスタであり、
前記第２の絶縁膜は前記縦型トランジスタのゲート絶縁膜である
上記（４）記載の固体撮像装置。
（６）
前記第１の絶縁膜の物理的膜厚の最小値は、前記第２の絶縁膜の物理的膜厚の最小値よりも薄い
上記（５）記載の固体撮像装置。
（７）
前記縦型トランジスタのゲート電極は、前記半導体層に形成された厚さ方向に延びるトレンチに挿入されたプラグを有し、
前記トレンチは、前記第２の絶縁膜により全面的に覆われた壁面および底面を有する
上記（５）または（６）記載の固体撮像装置。
（８）
前記蓄積容量素子は、ＭＯＳ容量である
上記（１）から（７）のいずれか１つに記載の固体撮像装置。
（９）
前記ＭＯＳ容量は、プレーン型である
上記（８）記載の固体撮像装置。
（１０）
前記ＭＯＳ容量は、トレンチ型である
上記（８）記載の固体撮像装置。
（１１）
前記蓄積容量素子は、前記光電変換部により生成される前記電荷を蓄積する
上記（５）から（１０）のいずれか１つに記載の固体撮像装置。
（１２）
前記光電変換部および前記蓄積容量素子を含む画素と隣接するように前記半導体層に設けられた隣接画素をさらに備え、
前記隣接画素は、受光量に応じた電荷を光電変換により生成する隣接光電変換部を有し、
前記蓄積容量素子は、前記光電変換部により生成される前記電荷を蓄積すると共に、前記隣接光電変換部により生成される前記電荷をも蓄積する
上記（１）から（１１）のいずれか１つに記載の固体撮像装置。
（１３）
前記蓄積容量素子は、前記半導体層の面内方向において前記光電変換部および前記隣接光電変換部の双方にまたがるように設けられている
上記（１２）記載の固体撮像装置。
（１４）
前記光電変換部の感度は、前記隣接光電変換部の感度よりも高い
上記（１２）または（１３）記載の固体撮像装置。
（１５）
前記光電変換部および前記蓄積容量素子を含む画素と隣接するように前記半導体層に設けられた隣接画素をさらに備え、
前記隣接画素は、受光量に応じた電荷を光電変換により生成する隣接光電変換部を有し、
前記蓄積容量素子は、前記隣接光電変換部により生成される前記電荷を蓄積する
上記（１）から（１１）のいずれか１つに記載の固体撮像装置。
（１６）
前記第１のトランジスタは、前記電荷を前記光電変換部から転送先へ転送する転送トランジスタである
上記（１）から（１５）のいずれか１つに記載の固体撮像装置。
（１７）
前記半導体層に設けられ、前記光電変換部において生成された前記電荷を電圧に変換する、前記転送先としての電荷電圧変換部をさらに有する
上記（１６）記載の固体撮像装置。
（１８）
前記蓄積容量素子は、前記電荷電圧変換部と接続されている
上記（１７）記載の固体撮像装置。
（１９）
前記蓄積容量素子は、
前記光電変換部と前記電荷電圧変換部との間に設けられ、前記光電変換部により生成された前記電荷を前記電荷電圧変換部へ転送する前に一時的に保持する、前記転送先としての電荷保持部である
上記（１７）または（１８）記載の固体撮像装置。
（２０）
前記蓄積容量素子と前記電荷電圧変換部との間に設けられ、前記蓄積容量素子と前記電荷電圧変換部との電気的接続と前記蓄積容量素子と前記電荷電圧変換部との電気的切断とを行う切替部をさらに備えた
上記（１７）から（１９）のいずれか１つに記載の固体撮像装置。
（２１）
前記第１の絶縁膜における第１の誘電率は、前記第２の絶縁膜における第２の誘電率よりも高い
上記（１）から（２０）のいずれか１つに記載の固体撮像装置。
（２２）
前記第１の絶縁膜における第１の物理的膜厚は、前記第２の絶縁膜における第２の物理的膜厚よりも薄い
上記（１）から（２１）のいずれか１つに記載の固体撮像装置。
（２３）
半導体層と、
前記半導体層に設けられ、受光量に応じた電荷を光電変換により生成する光電変換部と、
前記半導体層に設けられ、第１の絶縁耐圧を有する第１の絶縁膜を含む蓄積容量素子と、
前記半導体層に設けられ、前記第１の絶縁耐圧よりも高い第２の絶縁耐圧を有する第２の絶縁膜を含む第１のトランジスタと
を備えた固体撮像装置。
（２４）
固体撮像装置を備えた電子機器であって、
前記固体撮像装置は、
半導体層と、
前記半導体層に設けられ、受光量に応じた電荷を光電変換により生成する光電変換部と、
前記半導体層に設けられ、第１の電気的膜厚を有する第１の絶縁膜を含む蓄積容量素子と、
前記半導体層に設けられ、前記第１の電気的膜厚よりも厚い第２の電気的膜厚を有する第２の絶縁膜を含む第１のトランジスタと
を備えた電子機器。
（１）
半導体層と、
前記半導体層に設けられ、受光量に応じた電荷を光電変換により生成する光電変換部と、
前記半導体層に設けられ、第１の電気的膜厚を有する第１の絶縁膜を含む蓄積容量素子と、
前記半導体層に設けられ、前記第１の電気的膜厚よりも厚い第２の電気的膜厚を有する第２の絶縁膜を含む第１のトランジスタと
を備えた固体撮像装置。
（２）
前記第２の電気的膜厚よりも薄い第３の電気的膜厚を有する第３の絶縁膜を含む第２のトランジスタ、をさらに備えた
上記（１）記載の固体撮像装置。
（３）
前記第２のトランジスタは増幅トランジスタであり、前記第３の絶縁膜は前記増幅トランジスタのゲート絶縁膜である
上記（２）記載の固体撮像装置。
（４）
前記蓄積容量素子は、前記半導体層の厚さ方向において前記光電変換部と重なり合う位置に積層されている
上記（１）から（３）のいずれか１つに記載の固体撮像装置。
（５）
前記第１のトランジスタは、前記半導体層の厚さ方向に延びるゲート電極を第２の導電層として含む縦型トランジスタであり、
前記第２の絶縁膜は前記縦型トランジスタのゲート絶縁膜である
上記（４）記載の固体撮像装置。
（６）
前記第１の絶縁膜の物理的膜厚の最小値は、前記第２の絶縁膜の物理的膜厚の最小値よりも薄い
上記（５）記載の固体撮像装置。
（７）
前記縦型トランジスタのゲート電極は、前記半導体層に形成された厚さ方向に延びるトレンチに挿入されたプラグを有し、
前記トレンチは、前記第２の絶縁膜により全面的に覆われた壁面および底面を有する
上記（５）または（６）記載の固体撮像装置。
（８）
前記蓄積容量素子は、ＭＯＳ容量である
上記（１）から（７）のいずれか１つに記載の固体撮像装置。
（９）
前記ＭＯＳ容量は、プレーン型である
上記（８）記載の固体撮像装置。
（１０）
前記ＭＯＳ容量は、トレンチ型である
上記（８）記載の固体撮像装置。
（１１）
前記蓄積容量素子は、前記光電変換部により生成される前記電荷を蓄積する
上記（５）から（１０）のいずれか１つに記載の固体撮像装置。
（１２）
前記光電変換部および前記蓄積容量素子を含む画素と隣接するように前記半導体層に設けられた隣接画素をさらに備え、
前記隣接画素は、受光量に応じた電荷を光電変換により生成する隣接光電変換部を有し、
前記蓄積容量素子は、前記光電変換部により生成される前記電荷を蓄積すると共に、前記隣接光電変換部により生成される前記電荷をも蓄積する
上記（１）から（１１）のいずれか１つに記載の固体撮像装置。
（１３）
前記蓄積容量素子は、前記半導体層の面内方向において前記光電変換部および前記隣接光電変換部の双方にまたがるように設けられている
上記（１２）記載の固体撮像装置。
（１４）
前記光電変換部の感度は、前記隣接光電変換部の感度よりも高い
上記（１２）または（１３）記載の固体撮像装置。
（１５）
前記光電変換部および前記蓄積容量素子を含む画素と隣接するように前記半導体層に設けられた隣接画素をさらに備え、
前記隣接画素は、受光量に応じた電荷を光電変換により生成する隣接光電変換部を有し、
前記蓄積容量素子は、前記隣接光電変換部により生成される前記電荷を蓄積する
上記（１）から（１１）のいずれか１つに記載の固体撮像装置。
（１６）
前記第１のトランジスタは、前記電荷を前記光電変換部から転送先へ転送する転送トランジスタである
上記（１）から（１５）のいずれか１つに記載の固体撮像装置。
（１７）
前記半導体層に設けられ、前記光電変換部において生成された前記電荷を電圧に変換する、前記転送先としての電荷電圧変換部をさらに有する
上記（１６）記載の固体撮像装置。
（１８）
前記蓄積容量素子は、前記電荷電圧変換部と接続されている
上記（１７）記載の固体撮像装置。
（１９）
前記蓄積容量素子は、
前記光電変換部と前記電荷電圧変換部との間に設けられ、前記光電変換部により生成された前記電荷を前記電荷電圧変換部へ転送する前に一時的に保持する、前記転送先としての電荷保持部である
上記（１７）または（１８）記載の固体撮像装置。
（２０）
前記蓄積容量素子と前記電荷電圧変換部との間に設けられ、前記蓄積容量素子と前記電荷電圧変換部との電気的接続と前記蓄積容量素子と前記電荷電圧変換部との電気的切断とを行う切替部をさらに備えた
上記（１７）から（１９）のいずれか１つに記載の固体撮像装置。
（２１）
前記第１の絶縁膜における第１の誘電率は、前記第２の絶縁膜における第２の誘電率よりも高い
上記（１）から（２０）のいずれか１つに記載の固体撮像装置。
（２２）
前記第１の絶縁膜における第１の物理的膜厚は、前記第２の絶縁膜における第２の物理的膜厚よりも薄い
上記（１）から（２１）のいずれか１つに記載の固体撮像装置。
（２３）
半導体層と、
前記半導体層に設けられ、受光量に応じた電荷を光電変換により生成する光電変換部と、
前記半導体層に設けられ、第１の絶縁耐圧を有する第１の絶縁膜を含む蓄積容量素子と、
前記半導体層に設けられ、前記第１の絶縁耐圧よりも高い第２の絶縁耐圧を有する第２の絶縁膜を含む第１のトランジスタと
を備えた固体撮像装置。
（２４）
固体撮像装置を備えた電子機器であって、
前記固体撮像装置は、
半導体層と、
前記半導体層に設けられ、受光量に応じた電荷を光電変換により生成する光電変換部と、
前記半導体層に設けられ、第１の電気的膜厚を有する第１の絶縁膜を含む蓄積容量素子と、
前記半導体層に設けられ、前記第１の電気的膜厚よりも厚い第２の電気的膜厚を有する第２の絶縁膜を含む第１のトランジスタと
を備えた電子機器。
【0133】
本出願は、日本国特許庁において２０１８年１１月１９日に出願された日本特許出願番号２０１８－２１６３４２号および２０１９年１１月１５日に出願された日本特許出願番号２０１９－２０６７８５号を基礎として優先権を主張するものであり、この出願のすべての内容を参照によって本出願に援用する。
【0134】
当業者であれば、設計上の要件や他の要因に応じて、種々の修正、コンビネーション、サブコンビネーション、および変更を想到し得るが、それらは添付の請求の範囲やその均等物の範囲に含まれるものであることが理解される。
【図1A】
【図1B】
【図1C】
【図2】
【図3】
【図4】
【図5A】
【図5B】
【図5C】
【図5D】
【図5E】
【図5F】
【図5G】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16A】
【図16B】
【図17】
【図18】
【図19】
【図20】
【図21A】
【図21B】
【図22】
【図23】
【図24】
【図25】
