特許 7520952 半導体構造及びその製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-07-12

(45)【発行日】2024-07-23

(54)【発明の名称】半導体構造及びその製造方法

(51)【国際特許分類】

   H01L 21/8234 20060101AFI20240716BHJP

   H01L 27/088 20060101ALI20240716BHJP

【ＦＩ】

H01L27/088 C

【請求項の数】 19

(21)【出願番号】P 2022202345

(22)【出願日】2022-12-19

(65)【公開番号】P2023098661

(43)【公開日】2023-07-10

【審査請求日】2022-12-19

(31)【優先権主張番号】202111623111.4

(32)【優先日】2021-12-28

(33)【優先権主張国・地域又は機関】CN

(73)【特許権者】

【識別番号】599039843

【氏名又は名称】聯華電子股▲ふん▼有限公司

(74)【代理人】

【識別番号】100107766

【弁理士】

【氏名又は名称】伊東 忠重

(74)【代理人】

【識別番号】100070150

【弁理士】

【氏名又は名称】伊東 忠彦

(74)【代理人】

【識別番号】100135079

【弁理士】

【氏名又は名称】宮崎 修

(72)【発明者】

【氏名】王 家麟

(72)【発明者】

【氏名】江 品宏

(72)【発明者】

【氏名】▲黄▼ 偉倫

(72)【発明者】

【氏名】呂 佳紋

(72)【発明者】

【氏名】邱 達偉

【審査官】岩本 勉

(56)【参考文献】

【文献】特開２０１６－１２２７７３（ＪＰ，Ａ）

【文献】特開２００３－０６００２５（ＪＰ，Ａ）

【文献】特開２００２－２８０４４６（ＪＰ，Ａ）

【文献】特開２０１２－０２８５６２（ＪＰ，Ａ）

【文献】米国特許第０６５６６２０７（ＵＳ，Ｂ２）

【文献】米国特許第０９９７２６７８（ＵＳ，Ｂ２）

【文献】韓国公開特許第１０－２００３－００１１９９９（ＫＲ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２７／０８８

Ｈ０１Ｌ ２１／８２３４

(57)【特許請求の範囲】

【請求項1】

半導体構造であって、当該半導体構造は、
第１のデバイス領域、及び該第１のデバイス領域に近接する第２のデバイス領域を含む基板と、
前記基板内の、前記第１のデバイス領域と前記第２のデバイス領域との間に連続して延びるトレンチ分離構造と、を含み、
前記トレンチ分離構造は、前記第１のデバイス領域内の第１の底面と、前記第２のデバイス領域内の第２の底面とを含み、前記第１の底面は、前記第２の底面と同一平面上にあり、
前記第１のデバイス領域内の前記基板自体の上面が、前記第２のデバイス領域内の前記基板自体の上面よりも低い、
半導体構造。

【請求項2】

前記トレンチ分離構造は、前記第１のデバイス領域内の第１の上面と、前記第２のデバイス領域内の第２の上面とを含み、前記第１の上面は、前記第２の上面と同一平面上にある、請求項１に記載の半導体構造。

【請求項3】

前記第１のデバイス領域は中電圧デバイス領域であり、前記第２のデバイス領域は低電圧デバイス領域である、請求項１に記載の半導体構造。

【請求項4】

前記第１のデバイス領域内の前記基板の前記上面上の第１のゲート酸化物層と、
前記第２のデバイス領域内の前記基板の前記上面上の第２のゲート酸化物層と、をさらに含み、
前記第１のゲート酸化物層は前記第２のゲート酸化物層より厚い、請求項１に記載の半導体構造。

【請求項5】

前記第１のデバイス領域内の前記第１のゲート酸化物層上に配置される第１のゲートと、
前記第２のデバイス領域内の前記第２のゲート酸化物層上に配置される第２のゲートと、をさらに含む、請求項４に記載の半導体構造。

【請求項6】

前記第１のゲート及び前記第２のゲートは金属ゲートである、請求項５に記載の半導体構造。

【請求項7】

半導体構造の製造方法であって、当該製造方法は、
第１のデバイス領域、及び該第１のデバイス領域に近接する第２のデバイス領域を含む基板を提供するステップと、
前記第１のデバイス領域と前記第２のデバイス領域との間の前記基板内にトレンチ分離構造を形成するステップと、
前記第１のデバイス領域、前記第２のデバイス領域、及び前記トレンチ分離構造を覆うように、前記基板上にマスク層をコンフォーマルに（conformally）堆積するステップと、
前記マスク層上に第１のレジストパターンを形成するステップであって、該第１のレジストパターンは、前記トレンチ分離構造及び前記第２のデバイス領域を覆う、ステップと、
前記第１のレジストパターンによって覆われていない前記マスク層及びパッド酸化物層を前記第１のデバイス領域から除去して、それにより前記第１のデバイス領域の前記基板の上面を露出させるステップと、
前記第１のレジストパターンを除去するステップと、
前記第１のデバイス領域内の前記基板の前記上面を酸化して、犠牲酸化物層を形成するステップと、
前記犠牲酸化物層を除去して、前記第１のデバイス領域内の前記基板の前記上面を露出させるステップと、
前記マスク層を除去して、前記トレンチ分離構造の上面を露出させるステップと、を含む、
製造方法。

【請求項8】

前記マスク層は窒化ケイ素層である、請求項７に記載の製造方法。

【請求項9】

前記マスク層は約２００～２２０オングストロームの厚さを有する、請求項７に記載の製造方法。

【請求項10】

前記パッド酸化物層は約１００～１１０オングストロームの厚さを有する、請求項７に記載の製造方法。

【請求項11】

前記マスク層を除去した後に、前記第１のデバイス領域内の前記基板の前記上面に第１のゲート酸化物層を成長させるステップをさらに含む、請求項７に記載の製造方法。

【請求項12】

前記第１のゲート酸化物層は、約２００～２２０オングストロームの厚さを有する、請求項１１に記載の製造方法。

【請求項13】

前記犠牲酸化物層を形成することによって消費される、前記第１のデバイス領域における前記基板の上面の消費される厚さが、約１９０～２１０オングストロームである、請求項７に記載の製造方法。

【請求項14】

前記基板上に第２のレジストパターンを形成するステップであって、該第２のレジストパターンは、前記第１のデバイス領域内の前記第１のゲート酸化物層を覆うが、前記トレンチ分離構造及び前記第２のデバイス領域は覆わない、ステップと、
前記トレンチ分離構造及び前記第２のデバイス領域をエッチングして、それにより前記第２のデバイス領域の前記基板の上面を露出させるステップと、
前記第２のレジストパターンを除去するステップと、をさらに含む、請求項１１に記載の製造方法。

【請求項15】

前記第２のデバイス領域内の前記基板の前記上面に第２のゲート酸化物層を成長させるステップをさらに含む、請求項１４に記載の製造方法。

【請求項16】

前記トレンチ分離構造は、前記第１のデバイス領域内の第１の上面と、前記第２のデバイス領域内の第２の上面とを含み、前記第１の上面は、前記第２の上面と同一平面上にある、請求項１４に記載の製造方法。

【請求項17】

前記第１のデバイス領域内の前記基板の前記上面は、前記第２のデバイス領域内の前記基板の上面よりも低い、請求項１４に記載の製造方法。

【請求項18】

前記トレンチ分離構造は、前記第１のデバイス領域内の第１の底面と、前記第２のデバイス領域内の第２の底面とを含み、前記第１の底面は、前記第２の底面と同一平面上にある、請求項７に記載の製造方法。

【請求項19】

前記第１のデバイス領域は中電圧デバイス領域であり、前記第２のデバイス領域は低電圧デバイス領域である、請求項７に記載の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体技術の分野に関し、特に、半導体構造及びその製造方法に関する。

【背景技術】

【0002】

半導体集積回路技術の発展は日進月歩であり、新世代の製品の回路設計は前世代のものよりも小さく複雑になっている。一部の製品では、集積回路内に異なる閾値電圧及び／又は動作電圧を有する半導体デバイスが必要であり、半導体デバイスの構造は、異なる閾値電圧及び／又は動作電圧を実現するために互いに異なる場合がある。例えば、相対的に厚いゲート酸化物層を使用して、相対的に高い電圧領域において半導体デバイスの動作電圧を高めることができ、相対的に高い電圧領域の部分と相対的に低い電圧領域の部分との間の高さの差をそれ（電圧）に応じて生成することができる。高低差は、関連する製造プロセスにおいて問題を引き起こす可能性があり、製造歩留まりに悪影響を及ぼす可能性がある。

【先行技術文献】

【特許文献】

【0003】

【文献】米国特許第６,５６６，２０７号

【文献】米国特許第９，９７２，６７８号

【文献】特開２００２－２８０４４６号公報

【文献】特開２０１２－０２８５６２号公報

【文献】韓国公開特許第１０－２００３－００１１９９９号公報

【発明の概要】

【0004】

本発明の１つの目的は、従来技術の上述の短所又は欠点を解決するような、改良した半導体構造及びその製造方法を提供することである。

【0005】

本発明の一態様は、第１のデバイス領域、及び第１のデバイス領域に近接する第２のデバイス領域を含む基板と、第１のデバイス領域と第２のデバイス領域との間の基板内のトレンチ分離構造とを含む半導体構造を提供する。トレンチ分離構造は、第１のデバイス領域内の第１の底面と、第２のデバイス領域内の第２の底面とを含む。第１の底面は、第２の底面と同一平面上にある。

【0006】

いくつかの実施形態によれば、トレンチ分離構造は、第１のデバイス領域内の第１の上面と、第２のデバイス領域内の第２の上面とを含み、第１の上面は第２の上面と同一平面上にある。

【0007】

いくつかの実施形態によれば、第１のデバイス領域は中電圧デバイス領域であり、第２のデバイス領域は低電圧デバイス領域である。

【0008】

いくつかの実施形態によれば、第１のデバイス領域内の基板の上面が、第２のデバイス領域内の基板の上面よりも低い。

【0009】

いくつかの実施形態によれば、半導体構造は、第１のデバイス領域内の基板の上面上の第１のゲート酸化物層と、第２のデバイス領域内の基板の上面上の第２のゲート酸化物層とをさらに含み、第１のゲート酸化物層は、第２のゲート酸化物層よりも厚い。

【0010】

いくつかの実施形態によれば、半導体構造は、第１のデバイス領域内の第１のゲート酸化物層上に配置される第１のゲートと、第２のデバイス領域内の第２のゲート酸化物層上に配置される第２のゲートとをさらに含む。

【0011】

いくつかの実施形態によれば、第１のゲート及び第２のゲートは金属ゲートである。

【0012】

本発明の別の態様は、半導体構造を製造する製造方法を提供する。第１のデバイス領域と、第１のデバイス領域に近接する第２のデバイス領域とを含む基板が提供される。第１のデバイス領域と第２のデバイス領域との間の基板内にトレンチ分離構造が形成される。マスク層が、第１のデバイス領域、第２のデバイス領域、及びトレンチ分離構造を覆うように、基板上にコンフォーマルに堆積される。第１のレジストパターンをマスク層上に形成する。第１のレジストパターンは、トレンチ分離構造及び第２のデバイス領域を覆う。次に、第１のレジストパターンによって覆われていないマスク層及びパッド酸化物層が第１のデバイス領域から除去され、それにより第１のデバイス領域の基板の上面が露出される。その後、第１のレジストパターンが除去される。第１のデバイス領域内の基板の上面が酸化されて、犠牲酸化物層が形成される。次に、犠牲酸化物層を除去して、第１のデバイス領域の基板の上面を露出させる。マスク層を除去して、トレンチ分離構造の上面を露出させる。

【0013】

いくつかの実施形態によれば、マスク層は窒化ケイ素層である。

【0014】

いくつかの実施形態によれば、マスク層は、約２００～２２０オングストロームの厚さを有する。

【0015】

いくつかの実施形態によれば、パッド酸化物層は、約１００～１１０オングストロームの厚さを有する。

【0016】

いくつかの実施形態によれば、この製造方法は、マスク層を除去した後に、第１のデバイス領域内の基板の上面に第１のゲート酸化物層を成長させるステップをさらに含む。

【0017】

いくつかの実施形態によれば、第１のゲート酸化物層は、約２００～２２０オングストロームの厚さを有する。

【0018】

いくつかの実施形態によれば、犠牲酸化物層を形成することによって消費される、第１のデバイス領域内の基板の上面の厚さは、約１９０～２１０オングストロームである。

【0019】

いくつかの実施形態によれば、第２のレジストパターンが基板上に形成される。第２のレジストパターンは、第１のデバイス領域内の第１のゲート酸化物層を覆うが、トレンチ分離構造及び第２のデバイス領域は覆わない。次に、トレンチ分離構造及び第２のデバイス領域がエッチングされ、それにより第２のデバイス領域内の基板の上面が露出される。その後、第２のレジストパターンが除去される。

【0020】

いくつかの実施形態によれば、この製造方法は、第２のデバイス領域内の基板の上面上に第２のゲート酸化物層を成長させるステップをさらに含む。

【0021】

いくつかの実施形態によれば、トレンチ分離構造は、第１のデバイス領域内の第１の上面と、第２のデバイス領域内の第２の上面とを含み、第１の上面は第２の上面と同一平面上にある。

【0022】

いくつかの実施形態によれば、第１のデバイス領域内の基板の上面は、第２のデバイス領域内の基板の上面よりも低い。

【0023】

いくつかの実施形態によれば、トレンチ分離構造は、第１のデバイス領域内の第１の底面と、第２のデバイス領域内の第２の底面とを含み、第１の底面は第２の底面と同一平面上にある。

【0024】

いくつかの実施形態によれば、第１のデバイス領域は中電圧デバイス領域であり、第２のデバイス領域は低電圧デバイス領域である。

【0025】

本発明のこれら及び他の目的は、様々な図及び図面に示される好ましい実施形態の以下の詳細な説明を読んだ後に、当業者には紛れもなく明らかになるであろう。

【図面の簡単な説明】

【0026】

【図1】本発明の一実施形態による半導体構造の製造方法を示す概略断面図である。

【図2】本発明の一実施形態による半導体構造の製造方法を示す概略断面図である。

【図3】本発明の一実施形態による半導体構造の製造方法を示す概略断面図である。

【図4】本発明の一実施形態による半導体構造の製造方法を示す概略断面図である。

【図5】本発明の一実施形態による半導体構造の製造方法を示す概略断面図である。

【図6】本発明の一実施形態による半導体構造の製造方法を示す概略断面図である。

【図7】本発明の一実施形態による半導体構造の製造方法を示す概略断面図である。

【図8】本発明の一実施形態による半導体構造の製造方法を示す概略断面図である。

【図9】本発明の一実施形態による半導体構造の製造方法を示す概略断面図である。

【図10】本発明の一実施形態による半導体構造の製造方法を示す概略断面図である。

【発明を実施するための形態】

【0027】

以下の本開示の詳細な説明では、本明細書の一部を形成し、本発明を実施できる特定の実施形態を例として示す添付の図面を参照する。これらの実施形態は、当業者が本発明を実施できるように十分に詳細に説明している。

【0028】

本発明の範囲から逸脱することなく、他の実施形態を利用することができ、構造的、論理的、及び電気的な変更を行うことができる。従って、以下の詳細な説明は限定と見なすべきではなく、本明細書に含まれる実施形態は、添付の特許請求の範囲によって規定される。

【0029】

図１～図１０を参照されたい。これらの図は、本発明の一実施形態による半導体構造の製造方法の概略断面図である。図１に示されるように、まず、基板１００、例えばシリコン基板等の半導体基板が提供される。本発明の一実施形態によれば、基板１００は、第１のデバイス領域ＲＭと、第１のデバイス領域ＲＭに近接する第２のデバイス領域ＲＬとを含む。本発明の一実施形態によれば、第１のデバイス領域ＲＭは中電圧デバイス領域であり、第２のデバイス領域ＲＬは低電圧デバイス領域である。第１のデバイス領域ＲＭと第２のデバイス領域ＲＬとの間の基板１００内にトレンチ分離構造２００、例えばシャロートレンチ分離（ＳＴＩ）構造が形成される。

【0030】

本発明の一実施形態によれば、例えば、トレンチ分離構造２００を形成するために、パッド酸化物層１０２及びパッド窒化物層１０４が、最初に、基板１００の上面１００ａに堆積される。次に、パッド窒化物層１０４は、リソグラフィ・プロセス及びエッチングプロセスによってパターン化される。次に、エッチングプロセスを実行して、基板１００内にトレンチ２０１を形成する。次に、絶縁層がトレンチ２０１内に堆積され、化学機械研磨（ＣＭＰ）プロセスによって平坦化され、トレンチ分離構造２００が完成する。この時点で、トレンチ分離構造２００の上面２００ａ及びパッド窒化物層１０４の上面１０４ａは同一平面上にある。

【0031】

続いて、図２に示されるように、パッド窒化物層１０４が選択的に除去され、パッド酸化物層１０２が露出される。この時点で、トレンチ分離構造２００の上部は、パッド酸化物層１０２から突出することができる。しきい値電圧（Ｖｔ）注入プロセスを実行して、第１のデバイス領域ＲＭ及び第２のデバイス領域ＲＬのドーパント濃度をそれぞれ調整することができる。

【0032】

続いて、マスク層２１４が、第１のデバイス領域ＲＭ、第２のデバイス領域ＲＬ、及びトレンチ分離構造２００を覆うように、基板１００上にコンフォーマルに（conformally）堆積される。本発明の一実施形態によれば、マスク層２１４は、窒化ケイ素層である。本発明の一実施形態によれば、マスク層２１４の厚さは約２００～２２０オングストロームである。本発明の一実施形態によれば、パッド酸化物層１０２の厚さは約１００～１１０オングストロームである。

【0033】

図３に示されるように、第１のフォトレジストパターンＰＲ１をマスク層２１４上に形成する。第１のフォトレジストパターンＰＲ１は、トレンチ分離構造２００及び第２のデバイス領域ＲＬを覆う。本発明の一実施形態によれば、第１のフォトレジストパターンＰＲ１の形成は、フォトレジストコーティング、露光、現像、ベーキング等の複数のステップを含む。フォトレジストパターンの形成は周知の技術であるため、詳細は繰り返さない。

【0034】

続いて、図４に示されるように、第１のフォトレジストパターンＰＲ１によって覆われていないマスク層２１４及びパッド酸化物層１０２を第１のデバイス領域ＲＬから除去し、それにより第１のデバイス領域ＲＬの基板１００の上面１００ａを露出させる。本発明の一実施形態によれば、マスク層２１４を除去する方法は、乾式エッチング及び湿式エッチングを含むことができる。例えば、異方性乾式エッチングプロセスを先に行い、第１のフォトレジストパターンＰＲ１によって覆われていないマスク層２１４をエッチングし、次に、湿式エッチングプロセスによりパッド酸化物層１０２を選択的に除去する。この時点で、トレンチ分離構造２００の近くであって、トレンチ分離構造２００の側壁２００ｓ上のマスク層２１４の下にアンダーカット構造２１４ｃが形成される。続いて、第１のフォトレジストパターンＰＲ１を除去する。

【0035】

次に、図５に示されるように、酸化プロセスを実行して、第１のデバイス領域ＲＭの基板１００の上面１００ａを酸化して、犠牲酸化物層２３０を形成する。本発明の一実施形態によれば、犠牲酸化物層２３０の厚さは、約４２０～４５０オングストローム、例えば４４０オングストロームである。本発明の一実施形態によれば、犠牲酸化物層２３０が形成されるときに、第１のデバイス領域ＲＭの基板１００の上面１００ａの消費される厚さは、約１９０～２１０オングストロームである。本発明の一実施形態によれば、アンダーカット構造２１４ｃは、犠牲酸化物層２３０で充填され得る。

【0036】

続いて、図６に示されるように、犠牲酸化物層２３０を選択的に除去して、第１のデバイス領域ＲＭの基板１００の上面１００ａを露出させる。本発明の一実施形態によれば、犠牲酸化物層２３０を選択的に除去する方法は、希フッ酸（ＤＨＦ）溶液を使用して実施することができる。続いて、残りのマスク層２１４を除去して、トレンチ分離構造２００の上面２００ａ及び第２のデバイス領域ＲＬのパッド酸化物層１０２を露出させる。

【0037】

図７に示されるように、マスク層２１４を除去した後に、酸化プロセスを用いて、第１のデバイス領域ＲＭの基板１００の上面１００ａ上に第１のゲート酸化物層３１０を成長させる。本発明の一実施形態によれば、第１のゲート酸化物層３１０の厚さは約２００～２２０オングストロームである。

【0038】

次に、図８に示されるように、第２のフォトレジストパターンＰＲ２を基板１００上に形成する。第２のフォトレジストパターンＰＲ２は、第１のデバイス領域ＲＭの第１のゲート酸化物層３１０を覆うが、トレンチ分離構造２００及び第２のデバイス領域ＲＬは覆わない。本発明の一実施形態によれば、第２のフォトレジストパターンＰＲ２の開口部ＰＲＯは、第２のデバイス領域ＲＬのトレンチ分離構造２００及びパッド酸化物層１０２を露出させる。

【0039】

図９に示されるように、第２のフォトレジストパターンＰＲ２の開口部ＰＲＯを通じて第２のデバイス領域ＲＬのトレンチ分離構造２００及びパッド酸化物層１０２をエッチングし、それにより第２のデバイス領域ＲＬの基板１００の上面１００ｂを露出させるエッチングプロセスを行う。次に、第２のフォトレジストパターンＰＲ２を除去する。この時点で、第１のデバイス領域ＲＭの第１のゲート酸化物層３１０の上面３１０ａは、トレンチ分離構造２００の上面２００ａ及び第２のデバイス領域ＲＬの基板１００の上面１００ｂと略面一である。

【0040】

本発明の一実施形態によれば、トレンチ分離構造２００の上面２００ａは、第１のデバイス領域ＲＭの第１の上面ＴＳ１と、第２のデバイス領域ＲＬの第２の上面ＴＳ２とを含む。第１の上面ＴＳ１は、第２の上面ＴＳ２と面一である。本発明の一実施形態によれば、トレンチ分離構造２００は、第１のデバイス領域ＲＭの第１の底面ＢＳ１と、第２のデバイス領域ＲＬの第２の底面ＢＳ２とを含む。第１の底面ＢＳ１は、第２の底面ＢＳ２と面一である。本発明の一実施形態によれば、第１のデバイス領域ＲＭの基板１００の上面１００ａは、第２のデバイス領域ＲＬの基板１００の上面１００ｂより低い。

【0041】

次に、図１０に示されるように、酸化プロセスを用いて、第２のデバイス領域ＲＬの基板１００の上面１００ｂ上に第２のゲート酸化物層３２０を成長させる。本発明の一実施形態によれば、例えば、第２のゲート酸化物層３２０の厚さは約１０オングストロームであるが、これに限定されるものではない。続いて、第１のデバイス領域ＲＭの第１のゲート酸化物層３１０及び第２のデバイス領域ＲＬの第２のゲート酸化物層３２０にそれぞれ第１のゲート４１０及び第２のゲート４２０を形成する。本発明の一実施形態によれば、第１のゲート４１０及び第２のゲート４２０は誘電層ＩＬによって取り囲まれ得る。本発明の一実施形態によれば、例えば、第１のゲート４１０及び第２のゲート４２０は金属ゲートであり得る。

【0042】

本発明の構造上の特徴は、図１０から確認することができる。半導体構造１は、その上に第１のデバイス領域ＲＭと、第１のデバイス領域ＲＭに近接する第２のデバイス領域ＲＬとを有する基板１００を含む。トレンチ分離構造２００は、第１のデバイス領域ＲＭと第２のデバイス領域ＲＬとの間の基板１００に設けられる。トレンチ分離構造２００は、第１のデバイス領域ＲＭの第１の底面ＢＳ１と、第２のデバイス領域ＲＬの第２の底面ＢＳ２とを含む。第１の底面ＢＳ１は、第２の底面ＢＳ２と同一平面上にある。

【0043】

本発明の一実施形態によれば、トレンチ分離構造２００は、第１のデバイス領域ＲＭの第１の上面ＴＳ１と、第２のデバイス領域ＲＬの第２の上面ＴＳ２とを含む。第１の上面ＴＳ１及び第２の上面ＴＳ２は同一平面上にある。

【0044】

本発明の一実施形態によれば、第１のデバイス領域ＲＭは中電圧デバイス領域であり、第２のデバイス領域ＲＬは低電圧デバイス領域である。

【0045】

本発明の一実施形態によれば、第１のデバイス領域ＲＭの基板１００の上面１００ａは、第２のデバイス領域ＲＬの基板１００の上面１００ｂより低い。

【0046】

本発明の一実施形態によれば、半導体構造１は、第１のデバイス領域ＲＭの基板１００の上面１００ａに位置する第１のゲート酸化物層３１０と、第２のデバイス領域ＲＬの基板１００の上面１００ｂに位置する第２のゲート酸化物層３２０とをさらに含む。本発明の一実施形態によれば、第１のゲート酸化物層３１０は、第２のゲート酸化物層３２０より厚い。

【0047】

本発明の一実施形態によれば、半導体構造１は、第１のデバイス領域ＲＭの第１のゲート酸化物層３１０に配置される第１のゲート４１０と、第２のデバイス領域ＲＬの第２のゲート酸化物層３２０に配置される第２のゲート４２０とをさらに含む。本発明の一実施形態によれば、例えば、第１のゲート４１０及び第２のゲート４２０は金属ゲートであり得る。

【0048】

当業者は、本発明の教示を維持しながら、装置及び方法の多数の修正及び変更を行い得ることを容易に理解するであろう。従って、上記の開示は、添付の特許請求の範囲によってのみ限定されると解釈すべきである。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】